JP5141070B2 - Wafer dicing method - Google Patents
Wafer dicing method Download PDFInfo
- Publication number
- JP5141070B2 JP5141070B2 JP2007086200A JP2007086200A JP5141070B2 JP 5141070 B2 JP5141070 B2 JP 5141070B2 JP 2007086200 A JP2007086200 A JP 2007086200A JP 2007086200 A JP2007086200 A JP 2007086200A JP 5141070 B2 JP5141070 B2 JP 5141070B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dicing
- back surface
- street
- marker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ウェーハの裏面外周部を厚くしたリブ構造ウェーハのダイシング方法に関するものである。 The present invention relates to a rib structure wafer dicing method in which the outer peripheral portion of the back surface of a wafer is thickened.
IC、LSI等のデバイスが表(おもて)面側に複数形成されたウェーハは、ダイシング装置等を用い、ストリートに沿って個々のデバイスに分割され、各種電子機器に組み込まれて広く使用されている。そして、電子機器の小型化、軽量化等を図るために、個々のデバイスに分割される前のウェーハは、裏面が研削され、その厚みが例えば100μm〜50μmになるように形成される。 A wafer on which a plurality of devices such as IC and LSI are formed on the front (front) surface side is divided into individual devices along a street using a dicing machine etc., and is widely used by being incorporated into various electronic devices. ing. In order to reduce the size and weight of the electronic device, the wafer before being divided into individual devices is formed such that the back surface is ground and the thickness is, for example, 100 μm to 50 μm.
ところが、研削によりウェーハが薄くなると、剛性がなくなるために、その後の工程での取り扱いが困難となる。例えば、ウェーハの表面および裏面に形成した膜の応力により大きな反りが発生し、搬送や工程処理自身が困難となる。さらには、ウェーハ端面がナイフエッジになることで割れや欠けによる不良発生が増大する。
その対策として、ウェーハの表面のデバイスが形成されない外周余剰領域に接着剤を介してリング状の保護部材を貼着し、その状態で保護部材側を保持して裏面を研削する技術が公知である(特許文献1)。同文献中には、リング状の保護部材を設けたウェーハ上から通常のダイシングを行ってデバイスを分離しチップ化する方法が開示されている。
However, if the wafer is thinned by grinding, the rigidity is lost, making it difficult to handle in subsequent processes. For example, a large warp is generated by the stress of the film formed on the front surface and the back surface of the wafer, making it difficult to carry and process itself. Furthermore, the occurrence of defects due to cracks and chips increases because the wafer end surface becomes a knife edge.
As a countermeasure, a technique is known in which a ring-shaped protective member is attached to an outer peripheral surplus region where a device on the surface of the wafer is not formed via an adhesive, and the back surface is ground while holding the protective member side in that state. (Patent Document 1). This document discloses a method of separating a device into chips by performing normal dicing on a wafer provided with a ring-shaped protective member.
また、ウェーハの補強対策として、外周部を幅2〜5mm程度厚肉部として残し、これに囲まれるウェーハ裏面の中央部のみを薄くする構造(リブ構造)および製造方法が公知である(特許文献2)。ウェーハの中央部を薄くする方法としては、研削および化学的エッチングが公知である。前者としてはウェーハより小径の研削ホイールを用い、インフィード研削より加工する方法が知られている。また、後者としてはアルカリ溶液を用いてエッチングする方法が知られている。
しかしながら、ウェーハの裏面外周部を厚肉部として残し中央部を薄くするとダイシングが困難になる問題がある。
まず、表面側からダイシングを行う場合、裏面にダイシングテープを貼り付けたときにリブと称するウェーハ外周の厚肉部付近に隙間が発生する。このため、ダイシング時にウェーハの振動が大きくなりチッピング等のダイシング不良が発生しやすくなる。
However, there is a problem that dicing becomes difficult if the outer peripheral portion of the back surface of the wafer is left as a thick portion and the central portion is thinned.
First, when dicing is performed from the front surface side, a gap is generated in the vicinity of the thick portion on the outer periphery of the wafer called a rib when a dicing tape is attached to the back surface. For this reason, the vibration of the wafer is increased during dicing, and dicing defects such as chipping are likely to occur.
また、ウェーハの裏面側をステージ吸着させた際にウェーハがたわむため、(1)ダイシングの高さが場所によって変化して加工状態が不安定になる、(2)焦点調整が難しくなりマーカー位置を検出できないエラーが発生するという問題がある。
他方、ウェーハの表(おもて)面にダイシングテープを貼り付けて裏面側からダイシングを行う場合、外周部の厚肉部と内部の薄肉部の厚さが大きく異なることに起因した不具合が発生する。すなわち、ウェーハ内部の薄い領域に合わせてダイシング加工条件を設定すると外周の厚肉部を加工する時の負荷が大きくなり、外周部付近でチッピング等の加工不良が発生する、ブレード破損の可能性が大きくなるという問題がある。さらに、裏面側からダイシングを行う場合は目印となるマーカーが無いため、表面側のストリートに合わせてダイシングを行うことが困難という問題もある。
In addition, since the wafer bends when the back side of the wafer is attracted to the stage, (1) the dicing height changes depending on the location and the processing state becomes unstable. (2) Focus adjustment becomes difficult and the marker position is changed. There is a problem that an undetectable error occurs.
On the other hand, when a dicing tape is attached to the front (front) surface of the wafer and dicing is performed from the back side, there is a problem caused by the difference between the thick part of the outer periphery and the thin part of the inner part. To do. In other words, if the dicing conditions are set according to the thin area inside the wafer, the load when processing the thick part on the outer periphery increases, and processing defects such as chipping occur near the outer periphery, possibly causing blade damage. There is a problem of growing. Furthermore, when dicing from the back side, there is no marker as a mark, so there is a problem that it is difficult to perform dicing according to the street on the front side.
これらの問題はIGBT(Insulated Gate Bipolar Transistor)等のパワーデバイスのように特性向上のためウェーハを薄くし、裏面側に電極を形成する場合により一層顕著となる。裏面の全面に電極を形成したウェーハに対してダイシングを行うとブレードの目詰まりにより突発的なチッピングが発生するからである。 These problems become more conspicuous when the wafer is thinned and the electrodes are formed on the back surface side in order to improve the characteristics like a power device such as an IGBT (Insulated Gate Bipolar Transistor). This is because when chipping is performed on a wafer having electrodes formed on the entire back surface, sudden chipping occurs due to clogging of the blade.
上記課題を解決するため、リブ構造を備えるウェーハの表(おもて)面をダイシングテープに貼り付け、裏面側から2段階のダイシングを行う方法を見出した。第1工程ではハーフカットにより外周部のリブを部分的にカットし、第2工程でリブカット部に合わせてフルカットを行うものである。
すなわち本発明は、裏面の外周に沿って厚肉部(リブ)が形成され、この厚肉部に囲まれた薄肉部の表(おもて)面側にストリートによって区分された複数のデバイスが形成されたウェーハのダイシング方法である。この方法では少なくとも2つの工程を有する。第1の工程では、ウェーハの裏面側から切削ブレードによるダイシングを行うことにより、前記ストリートの位置に合わせて前記厚肉部を部分的に除去し、いわゆるハーフカットして溝を形成する。この溝の下方にはウェーハが厚さ方向に部分的に残される。第2工程では、この溝の位置に合わせて厚肉部と薄肉部とをストリートに沿ってフルカットし前記複数のデバイスを分離する。
In order to solve the above-mentioned problems, the inventors have found a method in which the front surface of a wafer having a rib structure is attached to a dicing tape, and two-stage dicing is performed from the back surface side. In the first step, the outer peripheral rib is partially cut by half cutting, and in the second step, full cutting is performed in accordance with the rib cutting portion.
That is, according to the present invention, a thick portion (rib) is formed along the outer periphery of the back surface, and a plurality of devices divided by streets on the front (front) surface side of the thin portion surrounded by the thick portion. It is a dicing method for a formed wafer. This method has at least two steps. In the first step, dicing with a cutting blade is performed from the back side of the wafer to partially remove the thick portion in accordance with the position of the street, and so-called half cut is performed to form a groove. Below this groove, a wafer is partially left in the thickness direction. In the second step, the thick part and the thin part are fully cut along the street in accordance with the position of the groove to separate the plurality of devices.
このように厚肉部について2段階のダイシングを行うことにより、フルカット時の加工負荷を均一化できるので、ウェーハ全面にわたってチッピングを発生することなくデバイスを分離することができる。
さらに本発明では、裏面に電極を形成したウェーハを用いる場合に、表面のストリートに対向する裏面電極をフォトリソグラフィーにより除去して電極パターンを形成することが有効である。この際、ストリートに対向する領域全てを除去するのではなく、ストリートを認識するためのマーカーを含む電極パターンとしても良い。このように裏面電極を除去すればダイシングの際、裏面側からストリートの位置を確認でき、加えて、切削ブレードの目詰まりが減り突発的なチッピングを防止することができる。
By performing the two-stage dicing for the thick portion in this way, the processing load at the time of full cutting can be made uniform, so that the device can be separated without causing chipping over the entire wafer surface.
Furthermore, in the present invention, when using a wafer having an electrode formed on the back surface, it is effective to form the electrode pattern by removing the back electrode facing the street on the front surface by photolithography. At this time, instead of removing the entire area facing the street, an electrode pattern including a marker for recognizing the street may be used. If the back electrode is removed in this way, the position of the street can be confirmed from the back side during dicing, and in addition, clogging of the cutting blade is reduced and sudden chipping can be prevented.
また、表面側のストリートの位置を識別するためのマーカーをウェーハ裏面にレーザー照射等により形成し、ダイシング時の位置あわせに用いることも好ましい。この方法によれば、ウェーハ裏面についてはフォトリソグラフィーを行うことなく、簡便にマーカーを形成することができる。 It is also preferable to form a marker for identifying the position of the street on the front surface side by laser irradiation or the like on the back surface of the wafer and use it for alignment during dicing. According to this method, the marker can be easily formed on the back surface of the wafer without performing photolithography.
本発明のダイシング方法によれば、外周部に厚肉部を有するウェーハを加工する場合であっても、フルカット時の加工負荷を均一化できるので、ウェーハ全面にわたってチッピングを発生することなくデバイスを分離することができる。
また、裏面に電極を形成したウェーハを用いる場合には、表面のストリートに対向する裏面電極をフォトリソグラフィーにより除去することにより、裏面側からストリートの位置を確認でき、加えて、切削ブレードの目詰まりが減り突発的なチッピングを防止することができる。IGBT等のパワーデバイスのように裏面側に金属電極を形成するデバイスにおいて特に有効である。
According to the dicing method of the present invention, even when processing a wafer having a thick portion on the outer peripheral portion, the processing load at the time of full cutting can be made uniform, so that the device can be produced without causing chipping over the entire wafer surface. Can be separated.
In addition, when using a wafer with electrodes on the back side, the back electrode facing the street on the front side is removed by photolithography, so that the position of the street can be confirmed from the back side, and in addition, the cutting blade is clogged. This can reduce sudden chipping. This is particularly effective in a device in which a metal electrode is formed on the back side, such as a power device such as an IGBT.
また、表面側のストリートの位置を識別するためのマーカーをウェーハ裏面にレーザー照射等により形成することにより、ダイシング時の位置あわせに用いるマーカーを簡便に形成することができる。この方法もIGBT等のパワーデバイスにおいて特に有効である。 Further, by forming a marker for identifying the position of the street on the front surface side by laser irradiation or the like on the back surface of the wafer, a marker used for alignment during dicing can be easily formed. This method is also particularly effective in power devices such as IGBTs.
本発明の第1の実施の形態として、裏面に電極を形成する薄型パワーデバイスを例にとり、そのダイシング方法を図面を参照して説明する。
図1は本発明に係るウェーハの形状を模式的に示す斜視図である。ウェーハ1のおもて面にはストリート2によって区分された複数のデバイス3が形成されている。図2は、ウェーハ1の裏面を示す平面図(a)と、(a)におけるIIa-IIa'断面を示す図(b)である。デバイス3は厚肉部4に囲まれた薄肉部5の表面側に形成される。
As a first embodiment of the present invention, a thin power device in which an electrode is formed on the back surface is taken as an example, and the dicing method will be described with reference to the drawings.
FIG. 1 is a perspective view schematically showing the shape of a wafer according to the present invention. A plurality of
ウェーハ1の製造工程の概略を説明する。まず、厚い状態のウェーハの表面側にゲート構造やソース/エミッタ構造を公知の方法により形成し、ストリートによって区分された複数のデバイスを形成する。つぎに、ウェーハ裏面の外周部をマスクしてウェーハ内周部のみをエッチングし、ウェーハ内周部の厚みを薄くする。または、ウェーハ内周部のみをホイール研磨して、ウェーハ内周部の厚みを薄くすることとしてもよい。そして、薄化されたウェーハの裏面に金属電極膜を形成する。金属電極膜の材料としては、たとえば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、金(Au)などを積層して用いることができる。以上のような手順によって裏面の外周に沿って厚肉部を有するウェーハ1が形成される。
An outline of the manufacturing process of the
ウェーハは例えばシリコン等の半導体からなる。ウェーハ1の形状は、例えば外周に沿って幅5mmのリブ(厚肉部)4を形成した構造となっている。ここで、ウェーハ内部の薄肉部5の厚さt1は50〜100μm、リブ4の厚さt2は200〜500μmである(図2(b))。リブが突出している側が裏面である。
ウェーハ1の裏面に電極を形成する場合、両面露光器を用い、フォトリソグラフィーにより表面ストリート2に対向する部分を除去して裏面電極パターンを形成する。パターニングの方法としては、(1)表裏両面の電極を形成後に一括で行う方法、(2)表側のパターンに合わせて裏面電極パターニングを別工程で行う方法のどちらでもよい。
The wafer is made of a semiconductor such as silicon. The shape of the
When forming an electrode on the back surface of the
図3は裏面電極パターンを模式的に示す平面図である。おもて面のストリート2と対向するように電極除去領域6をフォトリソグラフィーにより形成し、分離された裏面電極7とマーカー8を形成する。ここで、電極除去領域6の幅は60〜150μmである。
次に、このウェーハ1をダイシングする方法を図面を用いて説明する。図4は本発明によるダイシング方法の工程フローを示す断面図、図5は図4に示す工程Bにおけるウェーハの要部を拡大した断面図である。まず、ダイシングフィルム9へウェーハ1を貼り付ける(工程A)。このとき、ウェーハ1の表面をダイシングフィルム9に貼り付け、同時に略ドーナツ形状のフレーム10で支持する。続いて、裏面に形成したマーカー8(図3)を位置あわせの目印として外周部のリブ4をブレードにより切削、除去する第1のダイシング(工程B)を行う。この工程により、おもて面のストリート2の延長線とリブ4との交差する位置に溝11が形成される。
FIG. 3 is a plan view schematically showing the back electrode pattern. The
Next, a method for dicing the
このとき図5に示すように、ウェーハ底面から溝の底までの切削高さをa、ウェーハ内部の薄肉部の厚さをdとして、 At this time, as shown in FIG. 5, the cutting height from the bottom surface of the wafer to the bottom of the groove is a, and the thickness of the thin portion inside the wafer is d,
を満たすようにリブ4を除去することが望ましい。a/dの値が1.05より小さいと、ウェーハ内部の薄肉部裏面にダイシングブレードが接触する可能性があり、リブ近傍のウェーハ内部でチッピングが発生することがある。一方、a/dが1.5より大きいと、切削領域の高さの不均一性により、ウェーハ内部でチッピングを発生する可能性がある。
続いて、溝11の位置に合わせて厚肉部4と薄肉部5をフルカット(工程C)することにより、ストリートを挟んで並ぶデバイスを分離する。
It is desirable to remove the
Subsequently, the
尚、工程Cのフルカット時のダイシングブレード幅は、工程Bのハーフカット時のダイシングブレード幅と同等以下にする必要がある。また、工程Bに用いるブレードの幅は溝11の深さと幅に応じて選ぶ必要がある。これを実現する方法としては、幅の異なるブレードを2スピンドルタイプのダイシング装置に装着して加工するか、1スピンドルタイプのダイシング装置で2段階に分けて加工する方法が考えられる。
In addition, the dicing blade width at the time of the full cut in the process C needs to be equal to or less than the dicing blade width at the time of the half cut in the process B. Further, the width of the blade used in the process B needs to be selected according to the depth and width of the
以上の工程B,Cを全てのストリートについて繰り返すことによりウェーハから複数のデバイスが分離される。この繰り返しの順番は任意に設定することができるが、全てのストリートについてまず工程Bを行った後工程Cを行うと、ウェーハへの負荷を低減でき好ましい。
この方法を用いて、ダイシングすることにより、全面にわたってチッピングを発生させることなく良好な加工を行うことができる。本発明は幅の違うブレードを用いる二段加工であるが、これは、二段目の加工でブレードがリブの厚い部分に接触するのを避け、加工負荷の均一化を図る上で効果がある。
A plurality of devices are separated from the wafer by repeating the above steps B and C for all the streets. Although the repetition order can be set arbitrarily, it is preferable to perform the process C after performing the process B for all the streets, so that the load on the wafer can be reduced.
By performing dicing using this method, satisfactory processing can be performed without causing chipping over the entire surface. The present invention is a two-stage process using blades with different widths, but this is effective in avoiding the blade from contacting the thick part of the rib in the second stage process and making the processing load uniform. .
比較のために、リブ付きウェーハ1を、1回のダイシングで裏面から加工する(フルカット)方式と表面から加工する方式も検討した。前者の場合、リブ4と薄肉部5の境界付近で負荷変動に起因すると考えられる50〜100μm程度のチッピングが発生した。また、後者の場合は、外周に近い領域でチップ飛びや割れが発生し、極めて悪い加工状態となった。
For comparison, a method of processing the wafer with
本発明の第2の実施の形態を図面を用いて説明する。図6はリブ構造ウェーハの裏面へのアライメントマーク形成処理を模式的に示した説明図である。ここでは第1の実施の形態と同様に作成し、裏面に金属電極膜を形成したウェーハ1を用いて説明する。
本実施例では、ウェーハ1表面のストリート2とデバイス3の構造のパターンを認識し、裏面電極の一部にレーザーマーキングによる位置合せ用のアライメントマーカーを形成する。ダイシングのための位置あわせであれば、ウェーハ上に数点のマーキングを行うだけで十分であり、第一の実施例で用いた両面露光器を用いるよりも格段に低コストかつ短縮されたプロセスでマーキング可能である。
A second embodiment of the present invention will be described with reference to the drawings. FIG. 6 is an explanatory view schematically showing alignment mark formation processing on the back surface of the rib structure wafer. Here, description will be made using a
In this embodiment, the pattern of the structure of the
具体的には、リブ構造ウェーハ1にアライメントマークを形成する際、リブ構造ウェーハ1の裏面をレーザーマーカー206側に、リブ構造ウェーハ1のおもて面をCCDカメラ205に向けて、XYステージ201上に置く。すなわち、リブ構造の段差がある面をXYステージ201の上面側に、ゲート構造などの表面デバイス構造が形成された面をXYステージ201の下面側に置く。
Specifically, when forming an alignment mark on the
CCDカメラ205は、XYステージ201に載せられたリブ構造ウェーハ1のおもて面側を撮影し、画像信号をモニター230に出力する。モニター230は、CCDカメラ205によって撮影されたリブ構造ウェーハ1のおもて面側の画像を表示する。そして、モニター230に表示されたリブ構造ウェーハ1のおもて面の画像を見ながら、XYステージ201を調節し、所望の位置(マーキングをおこないたい点)が画像の中心になるようにする。
The
具体的には、たとえば、図6に示すように、表面デバイス構造部の隣り合うチップC1〜C4の中心位置Pが画像の中心となるように調節する。また、たとえば、リブ構造ウェーハ1のおもて面に、あらかじめアライメントマークが形成されている場合には、その位置が画像の中心となるように調節する。いずれの位置を中心とする場合にもデバイスを区分するストリートとの位置関係が明確になるよう調節する。そして、その位置でレーザーマーカー206からレーザーを照射させて、リブ構造ウェーハ1の裏面側の金属電極膜上に切断位置調節用のアライメントマーク(照射痕)を形成する。このときレーザーマーカー206から照射されるレーザーの種類は、たとえば、YLF2ωレーザーまたはYAG2ωレーザーを用いることができる。また、レーザーの照射エネルギー密度は、たとえば、0.2〜4.0J/cm2とする。
Specifically, for example, as shown in FIG. 6, the center position P of the adjacent chips C1 to C4 of the surface device structure unit is adjusted to be the center of the image. Further, for example, when an alignment mark is previously formed on the front surface of the
尚、マーキングの方法としては、レーザーの照射に代えて、先の尖った硬質材による打痕やインクによるマーキング等を用いても良い。 In addition, as a marking method, instead of laser irradiation, a dent made of a pointed hard material, marking with ink, or the like may be used.
本発明では、リブ構造のウェーハをチッピング等の不良を発生させることなく切断することが可能になるため、特に薄く形成されるウェーハのダイシング加工に利用することができる。 In the present invention, a rib-structured wafer can be cut without causing defects such as chipping, and thus can be used for dicing processing of a wafer that is formed to be thin.
1 ウェーハ
2 ストリート
3 デバイス
4 リブ(厚肉部)
5 薄肉部
6 電極除去領域
7 裏面電極
8 マーカー
9 ダイシングフィルム
10 ダイシングフレーム
201 XYステージ
205 CCDカメラ
206 レーザーマーカー
230 モニター
1
5 Thin-
Claims (3)
ウェーハの裏面側から切削ブレードによるダイシングを行うことにより、前記ストリートの位置に合わせて前記厚肉部を部分的に除去して溝を形成する第1工程と、
この溝の位置に合わせて厚肉部と薄肉部とをフルカットし前記複数のデバイスを分離する第2工程と、
前記ウェーハの裏面に電極を形成し、この電極の前記ストリートに対向する領域を除去して電極パターンを形成する工程を有し、この領域にあわせて前記第1工程の溝を形成することを特徴とするウェーハのダイシング方法。 A wafer dicing method in which a thick part is formed along the outer periphery of the back surface, and a plurality of devices divided by streets are formed on the surface side of the thin part surrounded by the thick part,
A first step of forming a groove by partially removing the thick portion according to the position of the street by dicing with a cutting blade from the back side of the wafer;
A second step of separating the plurality of devices by fully cutting the thick part and the thin part according to the position of the groove ;
Forming an electrode pattern by forming an electrode on the back surface of the wafer, removing an area of the electrode facing the street, and forming a groove of the first process in accordance with the area; A wafer dicing method.
ウェーハの裏面側から切削ブレードによるダイシングを行うことにより、前記ストリートの位置に合わせて前記厚肉部を部分的に除去して溝を形成する第1工程と、
この溝の位置に合わせて厚肉部と薄肉部とをフルカットし前記複数のデバイスを分離する第2工程と、
前記ストリートに対応したマーカーを前記ウェーハの裏面側の金属電極膜上に形成する工程を有し、このマーカーを目印として前記第1工程の溝を形成することを特徴とするウェーハのダイシング方法。 A wafer dicing method in which a thick part is formed along the outer periphery of the back surface, and a plurality of devices divided by streets are formed on the surface side of the thin part surrounded by the thick part,
A first step of forming a groove by partially removing the thick portion according to the position of the street by dicing with a cutting blade from the back side of the wafer;
A second step of separating the plurality of devices by fully cutting the thick part and the thin part according to the position of the groove;
A wafer dicing method comprising: forming a marker corresponding to the street on a metal electrode film on a back surface side of the wafer, and forming the groove in the first step using the marker as a mark .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086200A JP5141070B2 (en) | 2007-03-29 | 2007-03-29 | Wafer dicing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086200A JP5141070B2 (en) | 2007-03-29 | 2007-03-29 | Wafer dicing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244375A JP2008244375A (en) | 2008-10-09 |
JP5141070B2 true JP5141070B2 (en) | 2013-02-13 |
Family
ID=39915297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086200A Expired - Fee Related JP5141070B2 (en) | 2007-03-29 | 2007-03-29 | Wafer dicing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5141070B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5181209B2 (en) * | 2008-12-05 | 2013-04-10 | リンテック株式会社 | Semiconductor wafer dicing method |
JP5356890B2 (en) * | 2009-04-02 | 2013-12-04 | 株式会社ディスコ | Wafer processing method |
US9224650B2 (en) * | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
JP6504750B2 (en) * | 2014-05-07 | 2019-04-24 | 株式会社ディスコ | Wafer processing method |
CN114415268A (en) * | 2022-01-28 | 2022-04-29 | 宁波舜宇奥来技术有限公司 | Method for manufacturing optical phase plate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100666A (en) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | Method of manufacturing semiconductor device |
JP4749849B2 (en) * | 2005-11-28 | 2011-08-17 | 株式会社ディスコ | Wafer dividing method |
JP4767702B2 (en) * | 2006-01-23 | 2011-09-07 | 株式会社ディスコ | Wafer division method |
JP2008187153A (en) * | 2007-01-31 | 2008-08-14 | Toyota Motor Corp | Method of fabricating a plurality of semiconductor devices |
-
2007
- 2007-03-29 JP JP2007086200A patent/JP5141070B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008244375A (en) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4751634B2 (en) | Manufacturing method of semiconductor device | |
JP4398686B2 (en) | Wafer processing method | |
JP5141070B2 (en) | Wafer dicing method | |
US20140329373A1 (en) | Method of Dicing a Wafer | |
KR101938426B1 (en) | Forming method of chip with die attach film | |
US7709295B2 (en) | Method of manufacturing semiconductor device | |
US10553489B2 (en) | Partitioned wafer and semiconductor die | |
JP2006344816A (en) | Method of manufacturing semiconductor chip | |
JP2005032903A (en) | Semiconductor device and its manufacturing method | |
US20180015569A1 (en) | Chip and method of manufacturing chips | |
JP2017055012A (en) | Manufacturing method for device | |
JP2011077429A (en) | Workpiece dividing method | |
JP2006318966A (en) | Semiconductor wafer | |
JP2010161107A (en) | Method of manufacturing semiconductor device | |
JP2006073690A (en) | Dividing method of wafer | |
JP5241904B2 (en) | Film sticking apparatus and film sticking method | |
KR20070074937A (en) | Method for dicing semiconductor wafer using trench along scribe lane | |
JP2010050295A (en) | Method of cutting workpiece | |
US10636707B2 (en) | Method of manufacturing a semiconductor device | |
JP4553878B2 (en) | Manufacturing method of semiconductor device | |
JP6591240B2 (en) | Device manufacturing method | |
JP2011171382A (en) | Dividing method | |
JP5711931B2 (en) | Method for manufacturing device with protective cover | |
JP2003234312A (en) | Method for manufacturing semiconductor device | |
JP2007207871A (en) | Semiconductor wafer equipped witt plural semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |