JP5134311B2 - Semiconductor manufacturing apparatus and semiconductor manufacturing method - Google Patents
Semiconductor manufacturing apparatus and semiconductor manufacturing method Download PDFInfo
- Publication number
- JP5134311B2 JP5134311B2 JP2007226419A JP2007226419A JP5134311B2 JP 5134311 B2 JP5134311 B2 JP 5134311B2 JP 2007226419 A JP2007226419 A JP 2007226419A JP 2007226419 A JP2007226419 A JP 2007226419A JP 5134311 B2 JP5134311 B2 JP 5134311B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- gate
- semiconductor manufacturing
- reactor
- reaction furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、例えば半導体ウェーハの裏面より加熱しながら表面に反応ガスを供給して成膜を行なう半導体製造装置および半導体製造方法に関する。 The present invention relates to a semiconductor manufacturing apparatus and a semiconductor manufacturing method for forming a film by supplying a reaction gas to the front surface while heating from the back surface of a semiconductor wafer, for example.
近年、半導体装置の微細化に伴い、成膜工程における高い膜厚均一性が要求されている。成膜工程には、一般にエピタキシャル成長装置などCVD(Chemical Vapor Deposition)装置が用いられる。このようなCVD装置において、裏面から加熱を行う裏面加熱方式は、上方に加熱源がなく、成膜に用いられる反応ガスを、等距離から垂直方向にウェーハ上に供給することができるため、均一な成膜が可能である。 In recent years, with the miniaturization of semiconductor devices, high film thickness uniformity in a film forming process is required. In the film forming process, a CVD (Chemical Vapor Deposition) apparatus such as an epitaxial growth apparatus is generally used. In such a CVD apparatus, the backside heating method in which heating is performed from the backside has no heating source above, and the reaction gas used for film formation can be supplied on the wafer in the vertical direction from the same distance. Film formation is possible.
このような裏面加熱方式において、良好な膜厚均一性を得るためには、ウェーハの面内温度を均一に制御するとともに、プロセスガスをウェーハ上に均一に供給する必要がある。そこで、ウェーハを高速で回転させるとともに、プロセスガスをできるだけ近距離から供給することにより、ガス流が対流などにより乱れることなく、均一に供給することができると考えられる。 In such a backside heating method, in order to obtain good film thickness uniformity, it is necessary to uniformly control the in-plane temperature of the wafer and supply the process gas uniformly onto the wafer. Therefore, it is considered that the gas flow can be supplied uniformly without being disturbed by convection or the like by rotating the wafer at a high speed and supplying the process gas as close as possible.
しかしながら、反応炉の側面には、ウェーハを搬出入するためのゲートが設けられているため、プロセスガスをウェーハ表面に供給するための整流板を、構造上ゲートより高い位置に設ける必要がある。そのためプロセスガスの供給位置をゲートの上端より下げることが困難となるとともに、プロセスガスの供給位置がゲート部より高くなるため、ゲート部にプロセスガスが流れ込む。ゲート部は、比較的温度が低くなるために反応副生成物が付着しやすく、これが堆積、飛散することにより、反応炉内にダストが発生し、半導体装置の歩留が低下してしまうという問題がある。反応炉の容積を大きくすることにより、ゲート部への反応副生成物の付着をある程度抑えることができるが、十分とはいえず、装置の製造コスト、ランニングコストの低減を図る上では好ましくない。 However, since a gate for carrying in and out the wafer is provided on the side surface of the reaction furnace, a rectifying plate for supplying process gas to the wafer surface needs to be provided at a position higher than the gate in terms of structure. Therefore, it is difficult to lower the process gas supply position from the upper end of the gate, and the process gas supply position is higher than the gate part, so that the process gas flows into the gate part. Since the gate part is relatively low in temperature, reaction by-products are likely to adhere to it, and this accumulates and scatters, generating dust in the reaction furnace and reducing the yield of the semiconductor device. There is. Increasing the volume of the reaction furnace can suppress the adhesion of reaction by-products to the gate part to some extent, but it is not sufficient, and is not preferable for reducing the manufacturing cost and running cost of the apparatus.
一方、枚葉式の熱処理炉において、シャワーヘッド部と保持台のいずれか一方の高さ位置を、必要に応じて調整することが提案されている(例えば特許文献1など参照)。このようにシャワーヘッドなどの高さ位置を調整することにより、プロセスガスの供給位置をよりウェーハに近づけることが可能となるとともに、ゲート部より低い位置でプロセスガスを供給することが可能になると考えられる。しかしながら、特許文献1に示されるように単に保持台を上下駆動させるだけではなく、加えてウェーハを高速回転させる場合、反応炉内の駆動機構が複雑になるという問題がある。
上述したように、反応炉内の駆動機構を複雑にすることなく、プロセスガスの供給位置をウェーハに近づけ、ゲート部への反応副生成物の付着を抑制することが困難であるという問題がある。 As described above, there is a problem in that it is difficult to bring the process gas supply position closer to the wafer and suppress the adhesion of reaction byproducts to the gate portion without complicating the drive mechanism in the reaction furnace. .
本発明は、ウェーハ上に均一に成膜することができ、ガス使用量低減を図るとともに、反応炉内のダストの発生を抑え、歩留の低下を抑えることが可能な半導体製造装置および半導体製造方法を提供することを目的とするものである。 The present invention provides a semiconductor manufacturing apparatus and a semiconductor manufacturing apparatus that can uniformly form a film on a wafer, reduce the amount of gas used, suppress the generation of dust in a reaction furnace, and suppress a decrease in yield. It is intended to provide a method.
本発明の半導体製造装置は、ウェーハが導入される反応炉と、反応炉内にプロセスガスを供給するためのガス供給機構と、反応炉よりプロセスガスを排出するためのガス排出機構と、反応炉内に所定の高さ位置で設けられ、ウェーハをその外周部において保持するためのホルダーと、ウェーハを下部より加熱するためのヒータと、ウェーハを回転させるための回転機構と、プロセスガスをウェーハ上に整流状態で供給するための整流板と、ウェーハおよび整流板を、反応炉に搬入あるいは反応炉より搬出するために、反応炉の側面に設けられた開閉可能なゲートと、整流板と一体化され、整流板をゲートの上端よりも下方で保持しつつ、ゲートから反応炉内へ水平方向に搬入してウェーハの上面から所定の離間距離にある位置で支持するとともに、反応炉より搬出するための搬送機構と、を備えることを特徴とする。 The semiconductor manufacturing apparatus of the present invention, the reactor wafer is introduced, and a gas supply mechanism for supplying a process gas into the reaction furnace, and a gas discharge mechanism for discharging the process gas from the reaction furnace, reactor provided at a predetermined height position within, a holder for holding the wafer at the outer periphery thereof, a heater for heating from the bottom of the wafer, a rotating mechanism for rotating the wafer, the process gas on the wafer integrated with the current plate for supplying at commutation state, the wafer and the rectifying plate, in order to unload from the loading or the reactor into the reactor, and the gate can be opened and closed provided on the side of the reaction furnace, and the rectifying plate And holding the rectifying plate below the upper end of the gate, carrying it horizontally from the gate into the reactor and supporting it at a predetermined distance from the upper surface of the wafer. In, characterized in that and a conveying mechanism for conveying from the reaction furnace.
この本発明の半導体製造装置において、搬送機構は、ウェーハおよび整流板を、反応炉内にそれぞれ搬入するとともに、反応炉より搬出することが好ましい。 In the semiconductor manufacturing apparatus of the present invention, the transport mechanism, the wafer and the rectifying plate, is transported, respectively in the reaction furnace, it is preferable to carry-out from the reactor.
また、本発明の半導体製造装置において、整流板は、搬送機構およびゲートを開閉するためのゲートバルブと一体化されていることが好ましい。 In the semiconductor manufacturing apparatus of the present invention, the rectifying plate is preferably integrated with a transfer mechanism and a gate valve for opening and closing the gate.
さらに、本発明の半導体製造装置において、整流板上に前記プロセスガスを導入するためのガス導入機構を備えることが好ましい。 Furthermore, the semiconductor manufacturing apparatus of the present invention preferably includes a gas introduction mechanism for introducing the process gas onto the rectifying plate.
また、本発明の半導体製造方法は、反応炉の側面に設けられたゲートから、搬送機構によって反応炉内にウェーハを搬入し、反応炉内に所定の高さ位置で設置されたホルダー上に、ウェーハを載置し、搬送機構と一体化された整流板をゲートの上端よりも下方で保持しつつ、ゲートから反応炉内へ水平方向に搬入し、ウェーハの上面から所定の離間距離となるように設置し、ウェーハを下部より加熱し、ウェーハを回転させ、整流板を介して、ウェーハ上にプロセスガスを供給することを特徴とする。 Further, in the semiconductor manufacturing method of the present invention, from the gate provided on the side surface of the reaction furnace, the wafer is carried into the reaction furnace by a transport mechanism, and on a holder installed at a predetermined height in the reaction furnace , placing the wafer, while the rectifier plate integrated with the transport mechanism and held at below the upper end of the gate, and carried horizontally from the gate to the reactor consists of the upper surface of the wafer with a predetermined distance The wafer is heated from below, the wafer is rotated, and a process gas is supplied onto the wafer through a current plate.
本発明の半導体製造装置および半導体製造方法を用いることにより、ウェーハ上に均一に成膜することができ、ガス使用量低減を図れ、反応炉内のダストの発生を抑え、歩留の低下を抑えることが可能となる。 By using the semiconductor manufacturing apparatus and the semiconductor manufacturing method of the present invention, a uniform film can be formed on the wafer, the amount of gas used can be reduced, the generation of dust in the reactor is suppressed, and the yield is suppressed. It becomes possible.
以下本発明の実施形態について、図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施形態1)
図1に本実施形態の半導体製造装置の断面図を示す。図に示すように、ウェーハwが成膜処理される反応炉11には、反応炉11上方よりプロセスガスをウェーハw上に整流板12を介して供給するためのガス供給口13と、反応炉11下方よりプロセスガスを排出するためのガス排出口14が設置されている。反応炉11の下方には、ウェーハwを回転させるための回転機構15と、回転機構15と接続され、ウェーハwをその外周部において保持するための環状のホルダー16が設置されている。反応炉11の上方には、整流板12にプロセスガスを導入するためのガス導入機構17が設けられている。
(Embodiment 1)
FIG. 1 shows a cross-sectional view of the semiconductor manufacturing apparatus of this embodiment. As shown in the figure, in a
ホルダー16の下方には、ウェーハwを加熱するためのインヒータ18aが設置され、ホルダー16とインヒータ18aの間に、ウェーハwの周縁部を加熱するためのアウトヒータ18bが設置されている。これらインヒータ18a、アウトヒータ18bは、温度測定機構(図示せず)により測定されるウェーハ温度に基づき、温度制御機構(図示せず)により制御される。インヒータ18aの下方には、円盤状のリフレクター19が設置されている。そして、インヒータ17a、リフレクター19を貫通するように、ウェーハwを持ち上げるための突き上げピン20が設置されている。
An in-
反応炉11の側面には、ホルダー16より高い位置に、ウェーハwおよび整流板12を搬出入するためのゲート21が設けられている。ウェーハwおよび整流板12は、隣接する搬送室(図示せず)に設けられる搬送機構22によりゲート21を介して搬出入される。搬送機構22は、ウェーハw用の搬送アーム22aと、整流板12用の搬送アーム22bを備え、搬送アーム22bは、整流板12およびゲートを開閉するためのゲートバルブ23と一体化されている。
On the side surface of the
このような半導体製造装置を用いて、ウェーハw上に例えばSiエピタキシャル膜が形成される。先ず、例えば図3に成膜ユニットの概念図を示すように、12インチのウェーハwが、収納されたカセット31からロードロックユニット32を経て、搬送アーム22aにより搬送室33に搬入される。そして、搬送アーム22aにより、ゲート21より反応炉11に搬入され、突き上げピン20上に載置される。そして、突き上げピン20を降下させることにより、ウェーハwがホルダー16に保持される。
For example, a Si epitaxial film is formed on the wafer w using such a semiconductor manufacturing apparatus. First, for example, as shown in a conceptual diagram of the film forming unit in FIG. 3, a 12-inch wafer w is carried into the
そして、図2に示すように、搬送アーム22bと一体化された整流板12が、反応炉11内に搬入され、必要に応じて整流板12を、例えばウェーハwとの離間距離が20mmとなるように、搬送機構22を上下させる。そして、一体化されたゲートバルブ23によりゲート21が閉じられる。
Then, as shown in FIG. 2, the rectifying
次いで、温度測定機構(図示せず)により測定されるウェーハwの温度に基づき、温度制御機構(図示せず)により、インヒータ18a、アウトヒータ18bの温度が例えば1400〜1500℃の範囲で適宜制御することにより、ウェーハwの温度を、面内で均一に例えば1100℃となるように制御する。さらに、回転機構15によりウェーハwを例えば900rpmで回転させる。
Next, based on the temperature of the wafer w measured by a temperature measurement mechanism (not shown), the temperature of the in-
そして、ガス供給口13より、例えば、キャリアガス:H2を20〜100SLM、成膜ガス:SiHCl3を50sccm〜2SLM、ドーパントガス:B2H6、PH3:微量からなるプロセスガスが、反応炉11内に供給される。さらに、ガス導入機構17により整流板12上に導入され、整流状態でウェーハw上に供給される。このとき、反応炉11内の圧力は、ガス供給口13、ガス排出口14のバルブを調整することにより、例えば1333Pa(10Torr)〜常圧に制御される。このようにして、各条件が制御され、ウェーハw上にエピタキシャル膜が形成される。
From the
このように、ウェーハを高速回転させるとともに、整流板をウェーハに近づけることにより、整流状態を維持してプロセスガスをウェーハ上に供給することができるため、ウェーハ面内に均一にプロセスガスが供給される。その結果、ウェーハ上に、例えば膜厚のばらつきが0.5%以下の均一なエピタキシャル膜を形成することが可能となる。また、整流板とウェーハの距離が近いため、ガスが横に広がることなくウェーハ上に無駄なく流れ、ガスの反応効率が上がり、ガス使用量の低減が可能となる。また、ウェーハの成膜位置(ホルダー位置)をゲートより低い位置とすることができるため、ゲート部への反応副生成物の付着、ダストの発生を抑え、ウェーハの歩留りを向上させることが可能となる。 In this way, the process gas can be supplied onto the wafer while maintaining the rectification state by rotating the wafer at a high speed and bringing the rectification plate closer to the wafer, so that the process gas is uniformly supplied within the wafer surface. The As a result, it is possible to form a uniform epitaxial film having a thickness variation of 0.5% or less on the wafer, for example. Further, since the distance between the rectifying plate and the wafer is short, the gas does not spread laterally and flows on the wafer without waste, the gas reaction efficiency is increased, and the amount of gas used can be reduced. In addition, since the wafer deposition position (holder position) can be set lower than the gate, it is possible to improve the yield of the wafer by suppressing the adhesion of reaction by-products to the gate and the generation of dust. Become.
そして、素子形成工程及び素子分離工程を経て半導体装置が形成される際、素子特性のばらつきを抑え、歩留りの向上を図ることが可能となる。特にN型ベース領域、P型ベース領域や、絶縁分離領域などに数10μm〜100μm程度の厚膜成長が必要な、パワーMOSFETやIGBT(絶縁ゲート型バイポーラトランジスタ)などのパワー半導体装置のエピタキシャル形成工程に適用されることにより、良好な素子特性を得ることが可能となる。 Then, when a semiconductor device is formed through an element formation process and an element isolation process, it is possible to suppress variation in element characteristics and improve yield. In particular, an epitaxial formation process of a power semiconductor device such as a power MOSFET or IGBT (insulated gate bipolar transistor) that requires a thick film growth of several tens to 100 μm in an N-type base region, a P-type base region, an insulating isolation region, or the like. As a result, good device characteristics can be obtained.
(実施形態2)
図4に本実施形態の半導体製造装置の断面図を示す。図に示すように、ほぼ実施形態1と同様の構成であるが、整流板41、ゲートバルブ42が独立しており、これらが搬送機構43の搬送アーム43aと一体化されていない点、ウェーハwと整流板41の双方に搬送アーム43aが共通で用いられる点、整流板41がホルダー16上に設置されたピン44により保持される点で異なっている。
(Embodiment 2)
FIG. 4 shows a cross-sectional view of the semiconductor manufacturing apparatus of this embodiment. As shown in the figure, the configuration is almost the same as in the first embodiment, but the rectifying
そして、実施形態1と同様に、ウェーハwがホルダー16上に保持された後、搬送アーム43aにより整流板41が反応炉11内に搬入され、ホルダー16上に設置された整流板保持ピン44上に載置、保持される。次いで、ゲートバルブ42によりゲート21が閉じられ、実施形態1と同様に、各条件が制御され、ウェーハw上にエピタキシャル膜が形成される。
As in the first embodiment, after the wafer w is held on the
このようにして、ウェーハ上にエピタキシャル膜を形成することにより、実施形態1と同様の効果を得ることができる。さらに、実施形態1と異なり、ウェーハと整流板の搬送アームを共通化するため、部品の削減、搬送制御系の簡素化を図ることが可能となる。 In this way, by forming the epitaxial film on the wafer, the same effect as in the first embodiment can be obtained. Further, unlike the first embodiment, since the transfer arm for the wafer and the current plate is made common, it is possible to reduce the number of parts and simplify the transfer control system.
これら実施形態において、整流板が反応炉より搬出された後、ウェーハwが反応炉より搬出される。このとき、搬出された整流板をクリーニングしてもよい。クリーニングにより、整流板に付着する反応副生成物などを除去することができ、ダストの発生を抑え、歩留りの向上を図ることが可能となるとともに、反応炉内のクリーニング頻度を低減することができるため、稼働率の向上を図ることが可能となる。そして、図5に成膜ユニットの概念図を示すように、搬送室33に隣接してクリーニングユニット51を設けることにより、成膜ユニット内でクリーニングを行うことができ、さらに稼働率の向上を図ることが可能となる。
In these embodiments, after the current plate is unloaded from the reaction furnace, the wafer w is unloaded from the reaction furnace. At this time, the discharged current plate may be cleaned. By cleaning, reaction by-products attached to the current plate can be removed, dust generation can be suppressed, yield can be improved, and cleaning frequency in the reactor can be reduced. Therefore, it is possible to improve the operation rate. Then, as shown in the conceptual diagram of the film forming unit in FIG. 5, by providing the
また、整流板にプロセスガスを導入するためのガス導入機構は、図1に示されるような形状に限定されるものではなく、例えば図6に示すようなガス導入機構61を用いることができる。また、図7に示すように、整流板71側にリング状の突起72を設け、ガス導入機構73と接続してもよい。このようなガス導入機構は、さらに上下駆動機構(図示せず)を設け、上下駆動させてもよい。
Further, the gas introduction mechanism for introducing the process gas into the rectifying plate is not limited to the shape as shown in FIG. 1, and for example, a
上述した実施例においては、Si単結晶層(エピタキシャル成長層)形成の場合を説明したが、本実施形態は、ポリSi層形成時にも適用されることも可能である。また、他の化合物半導体、例えばGaAs層、GaAlAsやInGaAsなどにも適用可能である。また、SiO2膜やSi3N4膜形成の場合にも適用可能で、SiO2膜の場合、モノシラン(SiH4)の他、N2、O2、Arガスを、Si3N4膜の場合、モノシラン(SiH4)の他、NH3、N2、O2、Arガスなどが供給されることになる。その他要旨を逸脱しない範囲で種々変形して実施することができる。 In the above-described examples, the case of forming the Si single crystal layer (epitaxial growth layer) has been described. However, the present embodiment can also be applied when forming the poly-Si layer. The present invention can also be applied to other compound semiconductors such as a GaAs layer, GaAlAs, InGaAs, and the like. Further, the present invention can be applied to the case of forming a SiO 2 film or a Si 3 N 4 film. In the case of a SiO 2 film, in addition to monosilane (SiH 4 ), N 2 , O 2 , and Ar gas are used as the Si 3 N 4 film. In this case, NH 3 , N 2 , O 2 , Ar gas and the like are supplied in addition to monosilane (SiH 4 ). Various other modifications can be made without departing from the scope of the invention.
11…反応炉、12、41、71…整流板、13…ガス供給口、14…ガス排出口、15…回転機構、16…ホルダー、17、61、73…ガス導入機構、18a…インヒータ、18b…アウトヒータ、19…リフレクター、20…突き上げピン、21…ゲート、22、43…搬送機構、22a、22b、43a…搬送アーム、23、42…ゲートバルブ、31…カセット、32…ロードロックユニット、33…搬送室、44…整流板保持ピン、51…クリーニングユニット、72…突起。
DESCRIPTION OF
Claims (5)
前記反応炉内にプロセスガスを供給するためのガス供給機構と、
前記反応炉より前記プロセスガスを排出するためのガス排出機構と、
前記反応炉内に所定の高さ位置で設けられ、前記ウェーハをその外周部において保持するためのホルダーと、
前記ウェーハを下部より加熱するためのヒータと、
前記ウェーハを回転させるための回転機構と、
前記プロセスガスを前記ウェーハ上に整流状態で供給するための整流板と、
前記ウェーハおよび前記整流板を、前記反応炉に搬入あるいは前記反応炉より搬出するために、前記反応炉の側面に設けられた開閉可能なゲートと、
前記整流板と一体化され、前記整流板を前記ゲートの上端よりも下方で保持しつつ、前記ゲートから前記反応炉内へ水平方向に搬入して前記ウェーハの上面から所定の離間距離にある位置で支持するとともに、前記反応炉より搬出するための搬送機構と、
を備えることを特徴とする半導体製造装置。 A reactor into which the wafer is introduced;
A gas supply mechanism for supplying a process gas into the reaction furnace,
A gas discharge mechanism for discharging the process gas from the reactor;
A holder provided at a predetermined height in the reactor, and a holder for holding the wafer at an outer periphery thereof;
A heater for heating the wafer from below;
A rotation mechanism for rotating the wafer;
A rectifying plate for supplying the process gas on the wafer in a rectified state ;
An openable and closable gate provided on a side surface of the reaction furnace in order to carry the wafer and the rectifying plate into or out of the reaction furnace ;
A position that is integrated with the current plate, is held at a position lower than the upper end of the gate, and is horizontally introduced from the gate into the reactor and is at a predetermined distance from the upper surface of the wafer. And a transport mechanism for unloading from the reactor,
A semiconductor manufacturing apparatus comprising:
前記反応炉内に所定の高さ位置で設置されたホルダー上に、前記ウェーハを載置し、
前記搬送機構と一体化された整流板を前記ゲートの上端よりも下方で保持しつつ、前記ゲートから前記反応炉内へ水平方向に搬入し、前記ウェーハの上面から所定の離間距離となるように設置し、
前記ウェーハを下部より加熱し、
前記ウェーハを回転させ、
前記整流板を介して、前記ウェーハ上にプロセスガスを供給することを特徴とする半導体製造方法。 From the gate provided on the side of the reaction furnace, the wafer is carried into the reaction furnace by a transfer mechanism ,
Place the wafer on a holder installed at a predetermined height in the reactor,
While maintaining the rectifying plate that is integrated with the transport mechanism below the upper end of the gate, and carried horizontally from the gate to the reactor, so that a predetermined distance from the upper surface of the wafer Installed in
Heating the wafer from below,
Rotate the wafer,
A semiconductor manufacturing method, wherein a process gas is supplied onto the wafer through the current plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226419A JP5134311B2 (en) | 2007-08-31 | 2007-08-31 | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226419A JP5134311B2 (en) | 2007-08-31 | 2007-08-31 | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059934A JP2009059934A (en) | 2009-03-19 |
JP5134311B2 true JP5134311B2 (en) | 2013-01-30 |
Family
ID=40555396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226419A Expired - Fee Related JP5134311B2 (en) | 2007-08-31 | 2007-08-31 | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5134311B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5432608B2 (en) * | 2009-06-26 | 2014-03-05 | 株式会社ニューフレアテクノロジー | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
US20120244685A1 (en) * | 2011-03-24 | 2012-09-27 | Nuflare Technology, Inc. | Manufacturing Apparatus and Method for Semiconductor Device |
CN104934353B (en) * | 2014-03-18 | 2018-01-19 | 北京北方华创微电子装备有限公司 | Transmission system, reaction chamber and semiconductor processing equipment |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216181B2 (en) * | 1991-11-21 | 2001-10-09 | ソニー株式会社 | Optical CVD equipment |
JP3909608B2 (en) * | 1994-09-30 | 2007-04-25 | 株式会社アルバック | Vacuum processing equipment |
JP2778574B2 (en) * | 1995-03-30 | 1998-07-23 | 日本電気株式会社 | Semiconductor manufacturing equipment |
JP2001267254A (en) * | 2000-03-21 | 2001-09-28 | Hitachi Kokusai Electric Inc | Device for producing semiconductor |
JP4484185B2 (en) * | 2000-08-29 | 2010-06-16 | コバレントマテリアル株式会社 | Chemical vapor deposition method for silicon semiconductor substrate |
JP2002270524A (en) * | 2001-03-13 | 2002-09-20 | Hitachi Kokusai Electric Inc | Substrate processing device |
-
2007
- 2007-08-31 JP JP2007226419A patent/JP5134311B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009059934A (en) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7699604B2 (en) | Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device | |
TWI396250B (en) | Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method | |
JP2010129764A (en) | Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method | |
KR101154639B1 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
JP5158068B2 (en) | Vertical heat treatment apparatus and heat treatment method | |
JP5038073B2 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
US7923355B2 (en) | Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device | |
TW200905776A (en) | Vapor phase growth apparatus and vapor phase growth method | |
US9552983B2 (en) | Manufacturing method for semiconductor device | |
JP2008218734A (en) | Vapor phase growth method and apparatus | |
US9093484B2 (en) | Manufacturing apparatus and method for semiconductor device | |
JP5134311B2 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
JP4933409B2 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
JP5432608B2 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
CN112201568A (en) | Method and equipment for epitaxial growth of silicon wafer | |
KR101237091B1 (en) | Semiconductor manufacturing method | |
JP2013048262A (en) | Susceptor, semiconductor manufacturing device, and semiconductor manufacturing method | |
KR100975716B1 (en) | Vapor phase growing apparatus and vapor phase growing method | |
JP2011151118A (en) | Apparatus and method for manufacturing semiconductor | |
JP2012049475A (en) | Film formation method, and substrate processing apparatus | |
JP2008159790A (en) | Vapor deposition apparatus | |
JP2011171479A (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
JP2008066559A (en) | Method and apparatus of manufacturing semiconductor | |
JP2017135170A (en) | Vapor-phase growth apparatus and vapor phase growth method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |