JP2010129764A - Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method - Google Patents

Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method Download PDF

Info

Publication number
JP2010129764A
JP2010129764A JP2008302596A JP2008302596A JP2010129764A JP 2010129764 A JP2010129764 A JP 2010129764A JP 2008302596 A JP2008302596 A JP 2008302596A JP 2008302596 A JP2008302596 A JP 2008302596A JP 2010129764 A JP2010129764 A JP 2010129764A
Authority
JP
Japan
Prior art keywords
susceptor
wafer
spacer
holding
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008302596A
Other languages
Japanese (ja)
Inventor
Hironobu Hirata
博信 平田
Taisan Goto
泰山 後藤
Shinichi Mitani
慎一 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2008302596A priority Critical patent/JP2010129764A/en
Publication of JP2010129764A publication Critical patent/JP2010129764A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a susceptor, a semiconductor manufacturing apparatus and a semiconductor manufacturing method, capable of uniformly depositing a film on a wafer while suppressing metal contamination in a film deposition process, suppressing the decrease of manufacturing yield, and improving reliability of a semiconductor device. <P>SOLUTION: The susceptor 11 includes: a first susceptor part 12 which has an external diameter smaller than the diameter of the wafer w and holding the center part of the wafer w; a spacer 14 holding an outermost periphery of the wafer w; and a second susceptor part 13 holding the first susceptor part 12 and spacer 14. The thermal conductivity of the spacer 14 is lower than those of the first and second susceptor parts 12 and 13. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば半導体ウェーハの裏面より加熱しながら表面に反応ガスを供給して成膜を行なうために用いられ、半導体ウェーハを保持するためのサセプタと、半導体製造装置および半導体製造方法に関する。   The present invention relates to a susceptor for holding a semiconductor wafer, a semiconductor manufacturing apparatus, and a semiconductor manufacturing method, for example, used for film formation by supplying a reaction gas to the surface while heating from the back surface of a semiconductor wafer.

一般に、半導体製造工程におけるエピタキシャル膜の形成などに用いられるCVD(Chemical Vapor Deposition)装置において、ウェーハの下方に熱源、回転機構を有し、上方から均一なプロセスガスを供給することが可能な裏面加熱方式が用いられている。   In general, a CVD (Chemical Vapor Deposition) apparatus used for forming an epitaxial film in a semiconductor manufacturing process has a heat source and a rotating mechanism below the wafer and can supply a uniform process gas from above. The method is used.

近年、半導体装置の微細化、高機能化に伴い、成膜工程における金属汚染のレベルには高い水準が要求されている。上述した裏面加熱方式においては、ウェーハの下方に熱源、回転機構を有しており、これら熱源、回転機構と完全に分離されていないことから、金属原子の拡散、移動により、ウェーハ汚染が生じるという問題がある。   In recent years, with the miniaturization and high functionality of semiconductor devices, a high level of metal contamination is required in the film forming process. In the above-described backside heating method, the wafer has a heat source and a rotation mechanism below the wafer, and is not completely separated from the heat source and the rotation mechanism, so that the wafer contamination occurs due to diffusion and movement of metal atoms. There's a problem.

通常ウェーハは、成膜装置(反応炉)内において、サセプタにより保持され、搬送の際には、サセプタに設けられたピン穴を貫通する突き上げピンにより、上昇移動される。そのため、特にピン穴からのウェーハ汚染を遮断することが困難であるという問題がある。   Usually, a wafer is held by a susceptor in a film forming apparatus (reaction furnace), and is moved up by a push-up pin penetrating a pin hole provided in the susceptor during transport. Therefore, there is a problem that it is particularly difficult to block wafer contamination from the pin holes.

一方、例えば特許文献1などにおいて、ウェーハ温度分布の均一性を図るために、ピン穴を設けないサセプタの構造が提案されている。しかしながら、実際にピン穴を有していないサセプタ構造とすると、ウェーハを載置する際に、ウェーハ下部に気体の層が形成され、ウェーハが浮かび上がるため、安定して保持することが困難である。   On the other hand, for example, Patent Document 1 proposes a susceptor structure in which pin holes are not provided in order to achieve uniform wafer temperature distribution. However, if the susceptor structure does not actually have pin holes, a gas layer is formed at the bottom of the wafer when the wafer is placed, and the wafer rises, making it difficult to hold it stably. .

そこで、ウェーハ下部に空隙が形成されるようなサセプタ構造とすることが考えられる。しかしながら、ウェーハとサセプタを離間させると、ウェーハ面内の温度分布が不均一となり、均一な成膜が困難となるという問題がある。
特開2000−43302号公報([0019]〜[0022]、[0036]、図1など)
Therefore, it is conceivable to adopt a susceptor structure in which a gap is formed in the lower part of the wafer. However, when the wafer and the susceptor are separated from each other, there is a problem that the temperature distribution in the wafer surface becomes non-uniform and uniform film formation becomes difficult.
JP 2000-43302 A ([0019] to [0022], [0036], FIG. 1 etc.)

上述したように、サセプタに設けられるピン穴からの汚染を遮断するために、ピン穴を設けないサセプタ構造とすると、ウェーハを安定して保持し、均一に成膜することが困難であるため、ウェーハ下に空隙を設けると、温度分布が不均一となり、均一な成膜が困難となるという問題がある。   As described above, in order to block contamination from the pin holes provided in the susceptor, if the susceptor structure is not provided with pin holes, it is difficult to stably hold the wafer and form a film uniformly. If a gap is provided under the wafer, there is a problem that the temperature distribution becomes non-uniform and uniform film formation becomes difficult.

本発明は、成膜工程における金属汚染を抑え、ウェーハ上に均一に成膜することができ、歩留の低下を抑えるとともに、半導体装置の信頼性の向上を図ることが可能なサセプタ、半導体製造装置および半導体製造方法を提供することを目的とするものである。   The present invention suppresses metal contamination in a film forming process, can form a film uniformly on a wafer, suppresses a decrease in yield, and improves the reliability of a semiconductor device, and semiconductor manufacturing An object is to provide an apparatus and a semiconductor manufacturing method.

本発明のサセプタは、外径がウェーハの径より小さく、ウェーハの中心部を保持する第1のサセプタパーツと、ウェーハの最外周を保持するスペーサと、第1のサセプタパーツとスペーサを保持する第2のサセプタパーツを備え、スペーサの熱伝導率は、第1および第2のサセプタパーツの熱伝導率より低いことを特徴とする。   The susceptor of the present invention has an outer diameter smaller than the diameter of the wafer, a first susceptor part that holds the center of the wafer, a spacer that holds the outermost periphery of the wafer, a first susceptor part that holds the first susceptor part, and the spacer. 2 susceptor parts, and the thermal conductivity of the spacer is lower than that of the first and second susceptor parts.

本発明のサセプタにおいて、第1のサセプタパーツは、円板状であり、表面にウェーハが載置される凸部を有することが好ましい。   In the susceptor of the present invention, it is preferable that the first susceptor part has a disk shape and has a convex portion on which a wafer is placed.

また、この発明のサセプタにおいて、スペーサは、石英からなることが好ましい。   In the susceptor of the present invention, the spacer is preferably made of quartz.

本発明の半導体製造装置は、ウェーハが導入される反応炉と、反応炉にプロセスガスを供給するためのガス供給機構と、反応炉よりガスを排出するためのガス排出機構と、外径がウェーハの径より小さく、ウェーハの中心部を保持する第1のサセプタパーツと、ウェーハの最外周を保持するスペーサと、第1のサセプタパーツとスペーサを保持する第2のサセプタパーツを有し、スペーサの熱伝導率が、第1および第2のサセプタパーツの熱伝導率より低いサセプタと、ウェーハを第1および第2のサセプタパーツの下部より加熱するためのヒータと、ウェーハを回転させるための回転機構と、ヒータを貫通し、第1のサセプタパーツを上下駆動させるための突き上げピンを備えることを特徴とする。   The semiconductor manufacturing apparatus of the present invention includes a reaction furnace into which a wafer is introduced, a gas supply mechanism for supplying process gas to the reaction furnace, a gas discharge mechanism for discharging gas from the reaction furnace, and an outer diameter of the wafer. Having a first susceptor part that holds the center of the wafer, a spacer that holds the outermost periphery of the wafer, a first susceptor part and a second susceptor part that holds the spacer. A susceptor having a thermal conductivity lower than that of the first and second susceptor parts, a heater for heating the wafer from below the first and second susceptor parts, and a rotation mechanism for rotating the wafer And a push-up pin for penetrating the heater and driving the first susceptor part up and down.

また、本発明の半導体製造方法は、反応炉内にウェーハを搬入し、反応炉内に設置され、ウェーハの中心部を保持する第1のサセプタパーツを、突き上げピンにより上昇させて、第1のサセプタパーツ上にウェーハを載置し、突き上げピンを下降させ、第1のサセプタパーツを第2のサセプタパーツ上に載置するとともに、ウェーハの最外周を、第1および第2のサセプタパーツより熱伝導率が低いスペーサ上に載置し、ウェーハを第1および第2のサセプタパーツを介して加熱し、ウェーハを回転させ、ウェーハ上にプロセスガスを供給することを特徴とする。   In the semiconductor manufacturing method of the present invention, the first susceptor part that carries the wafer into the reaction furnace, is installed in the reaction furnace, and holds the center of the wafer is lifted by the push-up pin, The wafer is placed on the susceptor part, the push-up pin is lowered, the first susceptor part is placed on the second susceptor part, and the outermost periphery of the wafer is heated by the first and second susceptor parts. It is placed on a spacer having low conductivity, the wafer is heated through first and second susceptor parts, the wafer is rotated, and a process gas is supplied onto the wafer.

本発明のサセプタ、半導体製造装置および半導体製造方法を用いることにより、成膜工程における金属汚染を抑え、ウェーハ上に均一に成膜することができ、歩留の低下を抑え、半導体装置の信頼性の向上を図ることが可能となる。   By using the susceptor, the semiconductor manufacturing apparatus, and the semiconductor manufacturing method of the present invention, metal contamination in the film forming process can be suppressed, and a film can be uniformly formed on the wafer. Can be improved.

以下本発明の実施形態について、図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

(実施形態1)
図1に本実施形態のサセプタの断面図を示す。図に示すように、サセプタ11は、第1のサセプタパーツであり、例えばSiCからなるインナーサセプタ12と、このインナーサセプタ12の外周に設けられる第2のサセプタパーツであり、例えばSiCからなるアウターサセプタ13と、インナーサセプタ12とアウターサセプタ13の間に設けられ、例えば石英からなるリング状のスペーサ14から構成されている。
(Embodiment 1)
FIG. 1 shows a cross-sectional view of the susceptor of this embodiment. As shown in the figure, the susceptor 11 is a first susceptor part, for example, an inner susceptor 12 made of SiC, and a second susceptor part provided on the outer periphery of the inner susceptor 12, for example, an outer susceptor made of SiC. 13 and is formed between an inner susceptor 12 and an outer susceptor 13, and is composed of a ring-shaped spacer 14 made of, for example, quartz.

インナーサセプタ12は、載置されるウェーハwの径(例えばφ20cm)より小さい円板状で、エッジ部分にテーパを有する段部12aが設けられている。そして、その上面には、例えば4か所に同じ高さのドット状の凸部12bが、同一円周上に略等間隔に配置されている。   The inner susceptor 12 has a disk shape smaller than the diameter (for example, φ20 cm) of the wafer w to be placed, and is provided with a step portion 12a having a taper at the edge portion. Then, on the upper surface, for example, dot-like convex portions 12b having the same height are arranged at substantially equal intervals on the same circumference in four places.

アウターサセプタ13は、開口部が設けられており、内壁のエッジ部分にテーパを有する段部13aが設けられている。段部13aには、開口部を遮蔽するように、インナーサセプタ12が載置されるとともに、その外周に、内壁にテーパを有するスペーサ14が載置される。スペーサ14の断面形状は、例えば幅5mm、厚さ1.3mmの長方形とする。スペーサ14の上面は、インナーサセプタ12の凸部12bの上端と同じ高さで、かつアウターサセプタ13の上面より低くなっている。スペーサ14より突出したアウターサセプタ13の内壁13bは、例えばウェーハwの22°のベベルテーパ角とほぼ等しい角度となるように、テーパを有している。   The outer susceptor 13 is provided with an opening, and a step portion 13a having a taper is provided at an edge portion of the inner wall. The inner susceptor 12 is placed on the stepped portion 13a so as to shield the opening, and a spacer 14 having a taper on the inner wall is placed on the outer periphery thereof. The cross-sectional shape of the spacer 14 is a rectangle having a width of 5 mm and a thickness of 1.3 mm, for example. The upper surface of the spacer 14 is the same height as the upper end of the convex portion 12 b of the inner susceptor 12 and is lower than the upper surface of the outer susceptor 13. The inner wall 13b of the outer susceptor 13 protruding from the spacer 14 has a taper so as to have an angle substantially equal to the bevel taper angle of 22 ° of the wafer w, for example.

このような構成のサセプタ11上に、ウェーハwが載置される。ウェーハwは、その裏面の中心部がインナーサセプタ12の凸部12bに、最外周がスペーサ14に接している。なお、中心部とは、最外周より中心に近い領域を示している。そして、ウェーハwのエッジ(外周)がアウターサセプタ13の内壁13bに囲まれた状態となる。常温では、インナーサセプタ12とスペーサ14間、ウェーハwとアウターサセプタ13間には、加熱後の熱膨張を考慮して、それぞれ0.5〜1.0mm、1.0〜1.5mm程度の間隙が形成されている。   A wafer w is placed on the susceptor 11 having such a configuration. The wafer w is in contact with the convex portion 12 b of the inner susceptor 12 at the center of the back surface and the spacer 14 at the outermost periphery. The central portion indicates a region closer to the center than the outermost periphery. Then, the edge (outer periphery) of the wafer w is surrounded by the inner wall 13 b of the outer susceptor 13. At room temperature, the gap between the inner susceptor 12 and the spacer 14 and between the wafer w and the outer susceptor 13 are about 0.5 to 1.0 mm and 1.0 to 1.5 mm, respectively, in consideration of thermal expansion after heating. Is formed.

このようなサセプタ11は、半導体製造装置内に載置され、以下のように用いられる。   Such a susceptor 11 is placed in a semiconductor manufacturing apparatus and used as follows.

図2に本実施形態の半導体製造装置であるエピタキシャル成長装置の断面図を示す。例えばφ200mmのウェーハwが成膜処理される反応室21には、反応室21上方より、TCS、ジクロロシランなどのソースガスを含むプロセスガスをウェーハw上に供給するためのガス供給機構(図示せず)と接続されたガス供給口22が設置されている。そして、反応室21下方には、例えば2箇所にガスを排出し、反応室21内の圧力を一定(常圧)に制御するためのガス排出機構(図示せず)と接続されたガス排出口23が設置されている。   FIG. 2 shows a cross-sectional view of an epitaxial growth apparatus which is a semiconductor manufacturing apparatus of this embodiment. For example, in the reaction chamber 21 in which a wafer w having a diameter of 200 mm is formed, a gas supply mechanism (not shown) for supplying a process gas including a source gas such as TCS and dichlorosilane onto the wafer w from above the reaction chamber 21. A gas supply port 22 connected to (1) is installed. A gas discharge port connected to a gas discharge mechanism (not shown) for discharging gas to, for example, two places under the reaction chamber 21 and controlling the pressure in the reaction chamber 21 to be constant (normal pressure). 23 is installed.

反応室21上部には、ガス供給口22から供給されたプロセスガスを、ウェーハw上に整流状態で供給するための整流板24が設置されている。   A rectifying plate 24 for supplying the process gas supplied from the gas supply port 22 to the wafer w in a rectified state is installed in the upper part of the reaction chamber 21.

反応室21の下方には、モータ(図示せず)、回転軸(図示せず)、リング25aなどから構成されるウェーハwを回転させるための回転駆動機構25と、回転駆動機構25と接続され、ウェーハwを保持するためのサセプタ11が設置されている。   Below the reaction chamber 21, a rotation drive mechanism 25 for rotating a wafer w composed of a motor (not shown), a rotation shaft (not shown), a ring 25 a and the like is connected to the rotation drive mechanism 25. A susceptor 11 for holding the wafer w is installed.

サセプタ11の下方には、例えばSiCからなるウェーハwを加熱するためのインヒータ26aが設置されている。さらに、サセプタ11とインヒータ26aの間には、例えばSiCからなるウェーハwの周縁部を加熱するためのアウトヒータ26bが設置されている。インヒータ26aの下部には、ウェーハwを効率的に加熱するための円盤状のリフレクター27が設置されている。そして、インヒータ26a、リフレクター27を貫通するように設けられ、ウェーハwを上下に移動させるための突き上げピン28が設置されている。   Below the susceptor 11, an in-heater 26a for heating a wafer w made of, for example, SiC is installed. Furthermore, between the susceptor 11 and the in-heater 26a, an out-heater 26b for heating a peripheral portion of a wafer w made of, for example, SiC is installed. A disc-shaped reflector 27 for efficiently heating the wafer w is installed below the in-heater 26a. Further, push-up pins 28 are provided so as to penetrate the in-heater 26a and the reflector 27 and move the wafer w up and down.

このような半導体製造装置を用いて、ウェーハw上に例えばSiエピタキシャル膜が形成される。先ず、図3に示すように、例えばφ20cmのウェーハwを、外周部分において搬送アーム29により保持し、反応炉21に搬入する。そして、突き上げピン28により、インナーサセプタ12を上昇させる。このとき、ウェーハwは、インナーサセプタ12の外側で搬送アーム29により保持されており、インナーサセプタ12を上昇させることにより、インナーサセプタ12上にウェーハwが載置される。そして、突き上げピン28により、インナーサセプタ12を下降させることにより、ウェーハwおよびインナーサセプタ12をアウターサセプタ13に保持させる。   For example, a Si epitaxial film is formed on the wafer w using such a semiconductor manufacturing apparatus. First, as shown in FIG. 3, for example, a wafer w having a diameter of 20 cm is held by the transfer arm 29 at the outer peripheral portion and is carried into the reaction furnace 21. Then, the inner susceptor 12 is raised by the push-up pin 28. At this time, the wafer w is held by the transfer arm 29 outside the inner susceptor 12, and the wafer w is placed on the inner susceptor 12 by raising the inner susceptor 12. Then, the inner susceptor 12 is lowered by the push-up pins 28, thereby holding the wafer w and the inner susceptor 12 on the outer susceptor 13.

このとき、ウェーハwは、その中心部がインナーサセプタ12の凸部12b上に、最外周がスペーサ14上に載置され、ウェーハw裏面とインナーサセプタ12との間には間隙が形成されている。   At this time, the wafer w is placed on the convex portion 12 b of the inner susceptor 12 and the outermost periphery is placed on the spacer 14, and a gap is formed between the back surface of the wafer w and the inner susceptor 12. .

次いで、温度測定機構(図示せず)により測定されるウェーハwの温度に基づき、温度制御機構(図示せず)により、インヒータ26a、アウトヒータ26bの温度を例えば1400〜1500℃の範囲で適宜制御して、ウェーハwの温度が例えば1100℃となるように制御する。さらに、回転機構25によりウェーハwを例えば900rpmで回転させる。   Next, based on the temperature of the wafer w measured by a temperature measurement mechanism (not shown), the temperature of the in-heater 26a and the out-heater 26b is appropriately controlled within a range of, for example, 1400 to 1500 ° C. by a temperature control mechanism (not shown). Then, the temperature of the wafer w is controlled to be 1100 ° C., for example. Further, the wafer w is rotated by, for example, 900 rpm by the rotation mechanism 25.

そして、ガス供給口23より、例えば、キャリアガス:Hを20〜100SLM、成膜ガス:SiHClを50sccm〜2SLM、ドーパントガス:B、PH:微量からなるプロセスガスが、整流板22上に導入され、整流状態でウェーハw上に供給される。このとき、反応炉21内の圧力は、ガス供給口23、ガス排出口24のバルブを調整することにより、例えば1333Pa(10Torr)〜常圧に制御される。このようにして、各条件が制御され、ウェーハw上にエピタキシャル膜が形成される。 Then, from the gas supply port 23, for example, a carrier gas: H 2 of 20 to 100 SLM, a deposition gas: SiHCl 3 of 50 sccm to 2 SLM, a dopant gas: B 2 H 6 , and a PH 3 : trace amount of process gas are rectified. It is introduced onto the plate 22 and supplied onto the wafer w in a rectified state. At this time, the pressure in the reaction furnace 21 is controlled to, for example, 1333 Pa (10 Torr) to normal pressure by adjusting the valves of the gas supply port 23 and the gas discharge port 24. In this way, each condition is controlled, and an epitaxial film is formed on the wafer w.

図4に、エピタキシャル膜形成時のウェーハw温度の位置依存性を示す。なお、図5に比較例として、スペーサを設けないで、同様にエピタキシャル膜を形成したときのウェーハw温度の位置依存性を示す。これら図に示すように、本実施形態によれば、特にウェーハの最外周における温度上昇を従来の1/10程度に抑えることが可能となり、例えば面内の膜厚のばらつきが0.5%以下の均一なエピタキシャル膜を形成することが可能となる。   FIG. 4 shows the position dependency of the wafer w temperature during the formation of the epitaxial film. As a comparative example, FIG. 5 shows the position dependency of the wafer w temperature when an epitaxial film is similarly formed without providing a spacer. As shown in these figures, according to the present embodiment, it is possible to suppress the temperature rise particularly at the outermost periphery of the wafer to about 1/10 of the conventional one. For example, the in-plane film thickness variation is 0.5% or less. It is possible to form a uniform epitaxial film.

最外周の温度上昇を抑えるには、単にアウトヒータ26bの温度を下げることも考えられるが、その場合、よりウェーハwの中心に近い領域の温度が下がり過ぎてしまう。そのため、最外周の温度のみを下げる必要がある。本実施形態においては、ウェーハwの最外周が、熱伝導率の低いスペーサ14と接触しているため、最外周からの急激な温度上昇が抑えることができる。   In order to suppress the temperature rise at the outermost periphery, it is conceivable to simply lower the temperature of the outheater 26b. In this case, however, the temperature in the region closer to the center of the wafer w is excessively lowered. Therefore, it is necessary to reduce only the temperature at the outermost periphery. In the present embodiment, since the outermost periphery of the wafer w is in contact with the spacer 14 having a low thermal conductivity, a rapid temperature rise from the outermost periphery can be suppressed.

その結果、ウェーハw上に、例えば膜厚のばらつきが0.5%以下の均一なエピタキシャル膜を形成することが可能となる。   As a result, it is possible to form a uniform epitaxial film having a thickness variation of 0.5% or less on the wafer w, for example.

また、温度分布のばらつきに起因する結晶方向のせん断応力で規定されるスリップ応力についても、ウェーハw面内の最大値を、1つの目安として、起点が存在するときにスリップが進行する応力として定義される転位停止臨界応力より小さくすることができる。また、サセプタ11との接触位置(最外周)におけるスリップ応力については、従来の1/10近くまで抑えることができ、ウェーハwへのスリップの発生を抑えることが可能となる。   In addition, the slip stress defined by the shear stress in the crystal direction due to temperature distribution variation is defined as the stress at which the slip progresses when there is a starting point, using the maximum value in the wafer w plane as a guide. It can be made smaller than the dislocation stopping critical stress. Further, the slip stress at the contact position (outermost circumference) with the susceptor 11 can be suppressed to nearly 1/10 of the conventional one, and the occurrence of slip to the wafer w can be suppressed.

また、このようにして形成されたエピタキシャル膜において、SPV(Surface Photovoltage)法によるFeの拡散長が例えば400μmとなり、十分に金属汚染が抑えることが可能となる。   Further, in the epitaxial film formed in this way, the diffusion length of Fe by the SPV (Surface Photovoltage) method becomes, for example, 400 μm, and metal contamination can be sufficiently suppressed.

そして、素子形成工程及び素子分離工程を経て半導体装置が形成される際、素子特性のばらつきを抑え、歩留り、信頼性の向上を図ることが可能となる。特にN型ベース領域、P型ベース領域や、絶縁分離領域などに数10μm〜100μm程度の厚膜成長が必要な、パワーMOSFETやIGBT(絶縁ゲート型バイポーラトランジスタ)などのパワー半導体装置のエピタキシャル形成工程に適用されることにより、良好な素子特性を得ることが可能となる。   When a semiconductor device is formed through an element formation process and an element isolation process, variations in element characteristics can be suppressed, and yield and reliability can be improved. In particular, an epitaxial formation process of a power semiconductor device such as a power MOSFET or IGBT (insulated gate bipolar transistor) that requires a thick film growth of several tens to 100 μm in an N-type base region, a P-type base region, an insulating isolation region, or the like. As a result, good device characteristics can be obtained.

本実施形態において、図1に示すように、スペーサ14の断面形状を所定の長方形としたが、段面積を変動させることにより、ウェ−ハwへの熱伝導量を変えることができる。従って、最外周の温度上昇に応じて、スペーサ14の断面積を適宜最適化し、ウェーハwの温度分布を均一に制御することができる。   In this embodiment, as shown in FIG. 1, the cross-sectional shape of the spacer 14 is a predetermined rectangle, but the amount of heat conduction to the wafer w can be changed by changing the step area. Accordingly, the cross-sectional area of the spacer 14 can be optimized as appropriate according to the temperature rise at the outermost periphery, and the temperature distribution of the wafer w can be uniformly controlled.

また、図6にサセプタの部分拡大図を示すように、スペーサ64の断面形状を、内周側にテーパを有する台形形状としてもよい。アウターサセプタ63の段差上にスペーサ64を配置し、このテーパに合わせてインナーサセプタ62の相対する部分にテーパを形成することにより、インナーサセプタ62の芯出しを容易に行うことができる。   In addition, as shown in the partial enlarged view of the susceptor in FIG. 6, the cross-sectional shape of the spacer 64 may be a trapezoidal shape having a taper on the inner peripheral side. The spacer 64 is disposed on the step of the outer susceptor 63, and the inner susceptor 62 can be easily centered by forming a taper in the opposite portion of the inner susceptor 62 in accordance with the taper.

なお、インナーサセプタ12を円板状としたが、リング状でもよい。インナーサセプタ12の上面に設けられる凸部12bは、ドット状のものを4か所としたが、ウェーハwを水平に保持できればよく、特にその形状、配置などは限定されるものではない。例えば、ウェーハwとの接触面積をできだけ小さくするためには、3か所のドット状の凸部で保持することが好ましい。また、1か所以上に切り欠き(非連続部)を有するリング状であってもよい。   Although the inner susceptor 12 has a disk shape, it may have a ring shape. The convex portions 12b provided on the upper surface of the inner susceptor 12 have four dot-like portions. However, the shape and arrangement are not particularly limited as long as the wafer w can be held horizontally. For example, in order to make the contact area with the wafer w as small as possible, it is preferable to hold it at three dot-shaped convex portions. Moreover, the ring shape which has a notch (non-continuous part) in one or more places may be sufficient.

また、インナーサセプタ、アウターサセプタの材料としてSiCを用いたが、加工性、高温安定性の観点で好ましい。SiCは、焼結体を用いることが可能であり、さらに高純度のSiCを被覆してもよい。また、カーボンに高純度のSiCを被覆したものも用いることができる。一方、スペーサとして石英を用いたが、SiCやカーボンより熱伝導率が低く、高温安定性に優れているため、好適である。   Moreover, although SiC was used as a material for the inner susceptor and the outer susceptor, it is preferable from the viewpoint of workability and high-temperature stability. For SiC, a sintered body can be used, and high purity SiC may be coated. Also, carbon coated with high purity SiC can be used. On the other hand, quartz is used as the spacer, but it is preferable because it has lower thermal conductivity than SiC and carbon and is excellent in high-temperature stability.

また、本実施形態においては、Si単結晶層(エピタキシャル成長層)形成の場合を説明したが、ポリSi層形成時にも適用されることも可能である。さらに、他の化合物半導体、例えばGaAs層、GaAlAsやInGaAsなどにも適用可能である。また、SiO膜やSi膜形成の場合にも適用可能で、SiO膜の場合、モノシラン(SiH)の他、N、O、Arガスを、Si膜の場合、モノシラン(SiH)の他、NH、N、O、Arガスなどが供給されることになる。その他要旨を逸脱しない範囲で種々変形して実施することができる。 In the present embodiment, the case of forming the Si single crystal layer (epitaxial growth layer) has been described. However, the present embodiment can also be applied when forming the poly-Si layer. Furthermore, the present invention can be applied to other compound semiconductors such as a GaAs layer, GaAlAs, InGaAs, and the like. Further, the present invention can be applied to the case of forming a SiO 2 film or a Si 3 N 4 film. In the case of a SiO 2 film, in addition to monosilane (SiH 4 ), N 2 , O 2 , and Ar gas are used as the Si 3 N 4 film. In this case, NH 3 , N 2 , O 2 , Ar gas and the like are supplied in addition to monosilane (SiH 4 ). Various other modifications can be made without departing from the scope of the invention.

本発明の一態様におけるサセプタの断面図。FIG. 6 is a cross-sectional view of a susceptor according to one embodiment of the present invention. 本発明の一態様における半導体製造装置の断面図。1 is a cross-sectional view of a semiconductor manufacturing apparatus in one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様におけるエピタキシャル膜形成時のウェーハw温度の位置依存性を示す図。The figure which shows the position dependence of the wafer w temperature at the time of epitaxial film formation in 1 aspect of this invention. 比較例におけるエピタキシャル膜形成時のウェーハw温度の位置依存性を示す図。The figure which shows the position dependence of the wafer w temperature at the time of epitaxial film formation in a comparative example. 本発明の一態様におけるサセプタの部分拡大図。The elements on larger scale of the susceptor in 1 aspect of this invention.

符号の説明Explanation of symbols

11…サセプタ
12、62…インナーサセプタ
12a、13a…段部
12b…凸部
13、63…アウターサセプタ
14、64…スペーサ
21…反応炉
22…ガス供給口
23…ガス排出口
24…整流板
25…回転機構
26a…インヒータ
26b…アウトヒータ
27…リフレクター
28…突き上げピン
29…搬送アーム
DESCRIPTION OF SYMBOLS 11 ... Susceptor 12, 62 ... Inner susceptor 12a, 13a ... Step part 12b ... Convex part 13, 63 ... Outer susceptor 14, 64 ... Spacer 21 ... Reactor 22 ... Gas supply port 23 ... Gas discharge port 24 ... Current plate 25 ... Rotating mechanism 26a ... in heater 26b ... out heater 27 ... reflector 28 ... push-up pin 29 ... conveying arm

Claims (5)

外径がウェーハの径より小さく、ウェーハの中心部を保持する第1のサセプタパーツと、
前記ウェーハの最外周を保持するスペーサと、
前記第1のサセプタパーツと前記スペーサを保持する第2のサセプタパーツを備え、
前記スペーサの熱伝導率は、前記第1および第2のサセプタパーツの熱伝導率より低いことを特徴とするサセプタ。
A first susceptor part having an outer diameter smaller than the diameter of the wafer and holding the center of the wafer;
A spacer for holding the outermost periphery of the wafer;
A second susceptor part for holding the first susceptor part and the spacer;
The susceptor according to claim 1, wherein a thermal conductivity of the spacer is lower than a thermal conductivity of the first and second susceptor parts.
前記第1のサセプタパーツは、円板状であり、表面に前記ウェーハが載置される凸部を有することを特徴とする請求項1に記載のサセプタ。   2. The susceptor according to claim 1, wherein the first susceptor part has a disk shape and has a convex portion on which the wafer is placed. 前記スペーサは、石英からなることを特徴とする請求項1または請求項2に記載のサセプタ。   The susceptor according to claim 1, wherein the spacer is made of quartz. ウェーハが導入される反応炉と、
前記反応炉にプロセスガスを供給するためのガス供給機構と、
前記反応炉よりガスを排出するためのガス排出機構と、
外径が前記ウェーハの径より小さく、前記ウェーハの中心部を保持する第1のサセプタパーツと、前記ウェーハの最外周を保持するスペーサと、前記第1のサセプタパーツと前記スペーサを保持する第2のサセプタパーツを有し、前記スペーサの熱伝導率が、前記第1および第2のサセプタパーツの熱伝導率より低いサセプタと、
前記ウェーハを前記第1および第2のサセプタパーツの下部より加熱するためのヒータと、
前記ウェーハを回転させるための回転機構と、
前記ヒータを貫通し、前記第1のサセプタパーツを上下駆動させるための突き上げピンを備えることを特徴とする半導体製造装置。
A reactor into which the wafer is introduced;
A gas supply mechanism for supplying process gas to the reactor;
A gas discharge mechanism for discharging gas from the reactor;
A first susceptor part having an outer diameter smaller than the diameter of the wafer and holding a central portion of the wafer; a spacer holding the outermost periphery of the wafer; and a second holding the first susceptor part and the spacer. A susceptor having a thermal conductivity of the spacer lower than that of the first and second susceptor parts;
A heater for heating the wafer from below the first and second susceptor parts;
A rotation mechanism for rotating the wafer;
A semiconductor manufacturing apparatus comprising a push-up pin that penetrates the heater and drives the first susceptor part up and down.
反応炉内にウェーハを搬入し、
前記反応炉内に設置され、前記ウェーハの中心部を保持する第1のサセプタパーツを、突き上げピンにより上昇させて、前記第1のサセプタパーツ上に前記ウェーハを載置し、
前記突き上げピンを下降させ、前記第1のサセプタパーツを第2のサセプタパーツ上に載置するとともに、前記ウェーハの最外周を、前記第1および第2のサセプタパーツより熱伝導率が低いスペーサ上に載置し、
前記ウェーハを前記第1および第2のサセプタパーツを介して加熱し、
前記ウェーハを回転させ、
前記ウェーハ上にプロセスガスを供給することを特徴とする半導体製造方法。
Bring wafers into the reactor,
The first susceptor part that is installed in the reaction furnace and holds the center of the wafer is raised by a push-up pin, and the wafer is placed on the first susceptor part,
The push-up pin is lowered, the first susceptor part is placed on the second susceptor part, and the outermost periphery of the wafer is on a spacer having a lower thermal conductivity than the first and second susceptor parts. Placed on the
Heating the wafer through the first and second susceptor parts;
Rotate the wafer,
A semiconductor manufacturing method, wherein a process gas is supplied onto the wafer.
JP2008302596A 2008-11-27 2008-11-27 Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method Pending JP2010129764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008302596A JP2010129764A (en) 2008-11-27 2008-11-27 Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008302596A JP2010129764A (en) 2008-11-27 2008-11-27 Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method

Publications (1)

Publication Number Publication Date
JP2010129764A true JP2010129764A (en) 2010-06-10

Family

ID=42329960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008302596A Pending JP2010129764A (en) 2008-11-27 2008-11-27 Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method

Country Status (1)

Country Link
JP (1) JP2010129764A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054639A (en) * 2009-08-31 2011-03-17 Showa Denko Kk Apparatus and method for manufacturing compound semiconductor, and compound semiconductor
CN102543810A (en) * 2010-12-27 2012-07-04 无锡华润上华科技有限公司 Wafer bearing base
KR20130097184A (en) * 2010-08-13 2013-09-02 비코 인스트루먼츠 인코포레이티드 Enhanced wafer carrier
US20150075431A1 (en) * 2012-05-18 2015-03-19 Veeco Instruments Inc. Rotating Disk Reactor With Ferrofluid Seal For Chemical Vapor Deposition
JP2015103727A (en) * 2013-11-27 2015-06-04 株式会社村田製作所 Manufacturing method for vertical resonator type surface light emission laser
KR20150111085A (en) * 2014-03-25 2015-10-05 엘지이노텍 주식회사 Susceptor
DE102014116342A1 (en) * 2014-11-10 2016-05-25 Von Ardenne Gmbh Substrate holding device and method for processing a substrate
US20160281227A1 (en) * 2013-08-29 2016-09-29 Bridgestone Corporation Susceptor
JP2017076652A (en) * 2015-10-13 2017-04-20 大陽日酸株式会社 Substrate mounting table and vapor phase growth apparatus
JP2017163022A (en) * 2016-03-10 2017-09-14 大陽日酸株式会社 Substrate holding member and vapor phase growth apparatus
WO2017220272A1 (en) * 2016-06-20 2017-12-28 Heraeus Noblelight Gmbh Substrate support element for a support rack
USD810705S1 (en) 2016-04-01 2018-02-20 Veeco Instruments Inc. Self-centering wafer carrier for chemical vapor deposition
USD819580S1 (en) 2016-04-01 2018-06-05 Veeco Instruments, Inc. Self-centering wafer carrier for chemical vapor deposition
CN109841542A (en) * 2017-11-24 2019-06-04 昭和电工株式会社 SiC epitaxial growth device
US10438795B2 (en) 2015-06-22 2019-10-08 Veeco Instruments, Inc. Self-centering wafer carrier system for chemical vapor deposition
US10801128B2 (en) 2017-11-24 2020-10-13 Showa Denko K.K. SiC epitaxial growth apparatus
WO2023273950A1 (en) * 2021-06-28 2023-01-05 北京北方华创微电子装备有限公司 Semiconductor process device and wafer transmission system thereof

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054639A (en) * 2009-08-31 2011-03-17 Showa Denko Kk Apparatus and method for manufacturing compound semiconductor, and compound semiconductor
KR101885747B1 (en) * 2010-08-13 2018-08-06 비코 인스트루먼츠 인코포레이티드 Enhanced wafer carrier
KR20130097184A (en) * 2010-08-13 2013-09-02 비코 인스트루먼츠 인코포레이티드 Enhanced wafer carrier
JP2013541183A (en) * 2010-08-13 2013-11-07 ビーコ・インストゥルメンツ・インコーポレイテッド Improved wafer carrier
CN102543810A (en) * 2010-12-27 2012-07-04 无锡华润上华科技有限公司 Wafer bearing base
US20150075431A1 (en) * 2012-05-18 2015-03-19 Veeco Instruments Inc. Rotating Disk Reactor With Ferrofluid Seal For Chemical Vapor Deposition
US10718052B2 (en) 2012-05-18 2020-07-21 Veeco Instruments, Inc. Rotating disk reactor with ferrofluid seal for chemical vapor deposition
CN105734532A (en) * 2012-05-18 2016-07-06 维易科精密仪器国际贸易(上海)有限公司 Rotating disk reactor with ferrofluid seal for chemical vapor deposition
CN105734532B (en) * 2012-05-18 2019-04-30 维易科精密仪器国际贸易(上海)有限公司 The disk reactor with ferrofluid seal for chemical vapor deposition
US10287685B2 (en) * 2013-08-29 2019-05-14 Maruwa Co., Ltd. Susceptor
US20160281227A1 (en) * 2013-08-29 2016-09-29 Bridgestone Corporation Susceptor
JP2015103727A (en) * 2013-11-27 2015-06-04 株式会社村田製作所 Manufacturing method for vertical resonator type surface light emission laser
KR20150111085A (en) * 2014-03-25 2015-10-05 엘지이노텍 주식회사 Susceptor
KR102203022B1 (en) * 2014-03-25 2021-01-14 엘지이노텍 주식회사 Susceptor
DE102014116342B4 (en) * 2014-11-10 2016-06-09 Von Ardenne Gmbh Substrate holding device and method for processing a substrate
DE102014116342A1 (en) * 2014-11-10 2016-05-25 Von Ardenne Gmbh Substrate holding device and method for processing a substrate
US10438795B2 (en) 2015-06-22 2019-10-08 Veeco Instruments, Inc. Self-centering wafer carrier system for chemical vapor deposition
JP2017076652A (en) * 2015-10-13 2017-04-20 大陽日酸株式会社 Substrate mounting table and vapor phase growth apparatus
JP2017163022A (en) * 2016-03-10 2017-09-14 大陽日酸株式会社 Substrate holding member and vapor phase growth apparatus
USD810705S1 (en) 2016-04-01 2018-02-20 Veeco Instruments Inc. Self-centering wafer carrier for chemical vapor deposition
USD819580S1 (en) 2016-04-01 2018-06-05 Veeco Instruments, Inc. Self-centering wafer carrier for chemical vapor deposition
WO2017220272A1 (en) * 2016-06-20 2017-12-28 Heraeus Noblelight Gmbh Substrate support element for a support rack
CN109841542A (en) * 2017-11-24 2019-06-04 昭和电工株式会社 SiC epitaxial growth device
US10801128B2 (en) 2017-11-24 2020-10-13 Showa Denko K.K. SiC epitaxial growth apparatus
CN109841542B (en) * 2017-11-24 2023-09-26 株式会社力森诺科 SiC epitaxial growth device
WO2023273950A1 (en) * 2021-06-28 2023-01-05 北京北方华创微电子装备有限公司 Semiconductor process device and wafer transmission system thereof

Similar Documents

Publication Publication Date Title
JP2010129764A (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
TWI396250B (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
JP4262763B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP5038073B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
US8795435B2 (en) Susceptor, coating apparatus and coating method using the susceptor
KR100852857B1 (en) Vapor-phase epitaxial growth method and vapor-phase epitaxy apparatus
JP2010157536A (en) Method for manufacturing susceptor
JP5275935B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP5443096B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP5432608B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP4933409B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP5271648B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR101237091B1 (en) Semiconductor manufacturing method
JP5513578B2 (en) Susceptor, semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2010074037A (en) Susceptor, and apparatus and method for manufacturing semiconductor
JP5802052B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP5079726B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP5134311B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2009135202A (en) Semiconductor manufacturing device and semiconductor manufacturing method
JP2008066559A (en) Method and apparatus of manufacturing semiconductor
JP2008066558A (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
KR100729996B1 (en) Apparatus for prevention of out gassing in substrate