JP5130673B2 - Plasma display device - Google Patents
Plasma display device Download PDFInfo
- Publication number
- JP5130673B2 JP5130673B2 JP2006218053A JP2006218053A JP5130673B2 JP 5130673 B2 JP5130673 B2 JP 5130673B2 JP 2006218053 A JP2006218053 A JP 2006218053A JP 2006218053 A JP2006218053 A JP 2006218053A JP 5130673 B2 JP5130673 B2 JP 5130673B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- printed circuit
- sustain
- electrode
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。 The present invention relates to a plasma display device which is an image display device using a plasma display panel.
画像表示パネルとして代表的なプラズマディスプレイパネル(以下、単に「パネル」と略記する)を用いたプラズマディスプレイ装置は、視野角が広く大画面化が容易であり、かつ自発光型であり画像表示品質が高いこと等から大画面画像表示装置の主流となりつつある。 A plasma display device using a typical plasma display panel (hereinafter simply abbreviated as “panel”) as an image display panel has a wide viewing angle, is easy to enlarge, is self-luminous, and has an image display quality. Is becoming the mainstream of large-screen image display devices.
パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極が形成され、さらに隔壁と蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。 In the panel, a large number of discharge cells are formed between a front plate and a back plate arranged to face each other. In the front plate, a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other. In the back plate, a plurality of parallel data electrodes are formed on a back glass substrate, and barrier ribs and phosphor layers are further formed. Then, the front plate and the rear plate are arranged opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas is sealed in the internal discharge space. Here, a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
プラズマディスプレイ装置は、表示電極対に交互に維持パルスを印加してこれらの放電セルを放電、発光させることにより画像を表示している。 The plasma display device displays images by applying sustain pulses alternately to the display electrode pairs to discharge and emit light from these discharge cells.
各放電セルで維持放電を安定して発生させるためには、通常百数十ボルトの振幅で立上
り時間が1μsec以下の急峻な形状を持つ維持パルスを表示電極対に印加する必要があ
る。そしてこのとき、例えば表示画面サイズが40インチのパネルであれば数十アンペア
を超える大きな電流が瞬間的に流れる。そのため、駆動回路から表示電極対のそれぞれに
いたる電流経路のインピーダンスを小さくして維持パルスにリンギング等が重畳しないよ
うに、また大きな電流による電圧降下が発生しないように、駆動回路の配置や配線等を工
夫することが安定した放電を発生させるために非常に重要である。例えば、駆動回路の配
置とその配線を工夫して、寄生インダクタンスを低減しパネルの電圧波形のリンギングを
低減したプラズマディスプレイ装置が特許文献1に開示されている。
しかしながら、さらにパネルの大画面化が進むにつれて、パネル容量を充放電するための変位電流や放電に伴う放電電流も表示画面サイズの2乗に比例して増大し、電流経路のわずかなインピーダンスも画像表示品質を低下させる要因となってきている。また、パネルの大画面化に伴い、駆動回路からそれぞれの表示電極対までの電流経路のインピーダンスの差も大きくなるが、この電流経路の差に起因する画像表示品質の差も無視できないほど大きくなってきている。 However, as the screen of the panel further increases, the displacement current for charging and discharging the panel capacity and the discharge current accompanying the discharge increase in proportion to the square of the display screen size, and the slight impedance of the current path is also imaged. It has become a factor that degrades display quality. As the screen of the panel increases, the difference in the impedance of the current path from the drive circuit to each display electrode pair also increases, but the difference in image display quality due to the difference in the current path also becomes so large that it cannot be ignored. It is coming.
実際、パネルの表示画面サイズが100インチ程度に大きくなると、パネルの短辺の長さが1m以上、長辺の長さが2m以上となり、その分、電流経路の長さが長くなってインピーダンスが高くなるだけでなく、駆動回路から表示電極対のそれぞれにいたる電流経路の長さが同じにならず、表示画面の中央部の表示電極対までは比較的短く配線することが可能であるが、表示画面の上部および下部の表示電極対までは長くなってしまう。そのため、表示電極対のそれぞれに同じ駆動電圧波形を供給することが極めて難しくなる。そして、駆動電圧波形に大きなリンギングが重畳されたり、表示電極対のそれぞれに印加される駆動電圧波形に大きなバラツキが生じると、輝度むら、色むら等が発生し、画像表示品質が大きく低下する。 In fact, when the display screen size of the panel is increased to about 100 inches, the length of the short side of the panel is 1 m or more and the length of the long side is 2 m or more. Not only is it high, the length of the current path from the drive circuit to each of the display electrode pairs is not the same, and the display electrode pair in the center of the display screen can be wired relatively short, The upper and lower display electrode pairs on the display screen become longer. For this reason, it is extremely difficult to supply the same drive voltage waveform to each of the display electrode pairs. If a large ringing is superimposed on the drive voltage waveform or a large variation occurs in the drive voltage waveform applied to each of the display electrode pairs, brightness unevenness, color unevenness, etc. occur, and the image display quality is greatly reduced.
本発明は、これらの課題に鑑みなされたものであり、大画面のパネルであっても表示電極対のそれぞれに所望の駆動電圧波形を供給して、品質の良い画像を表示できるプラズマディスプレイ装置を提供することを目的とする。 The present invention has been made in view of these problems, and provides a plasma display device that can display a high-quality image by supplying a desired drive voltage waveform to each of a pair of display electrodes even in a large-screen panel. The purpose is to provide.
本発明は、走査電極および維持電極からなる表示電極対とデータ電極との交差部に放電セルを形成したパネルを有し、そのプラズマディスプレイパネルの走査電極および維持電極に駆動電圧を印加して画像を表示するプラズマディスプレイ装置であって、走査電極および維持電極の少なくとも一方に駆動電圧を供給するための複数の電圧供給用プリント基板と、この電圧供給用プリント基板を介して走査電極および維持電極の少なくとも一方に供給する維持パルスを発生させる維持パルス発生用プリント基板とを備え、複数の電圧供給用プリント基板のうち、プラズマディスプレイパネルの上部および下部の走査電極または維持電極に接続される電圧供給用プリント基板は、その一辺が維持パルス発生用プリント基板の上辺および下辺と対向するように配置し、かつ電圧供給用プリント基板および維持パルス発生用プリント基板それぞれの対向する辺に接続部を設けたことを特徴とする。この構成により、大画面のパネルであっても表示電極対のそれぞれに所望の駆動電圧波形を供給して、品質の良い画像を表示できるプラズマディスプレイ装置を提供することができる。 The present invention has a panel in which discharge cells are formed at intersections between a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode, and an image is generated by applying a drive voltage to the scan electrode and the sustain electrode of the plasma display panel. A plurality of voltage supply printed boards for supplying a drive voltage to at least one of the scan electrodes and the sustain electrodes, and the scan electrodes and the sustain electrodes via the voltage supply printed boards. A sustain pulse generating printed circuit board for generating a sustain pulse to be supplied to at least one of the plurality of voltage supply printed circuit boards, the voltage supply being connected to the upper or lower scan electrode or sustain electrode of the plasma display panel One side of the printed circuit board faces the upper and lower sides of the printed circuit board for generating sustain pulses Arranged so that, and is characterized in that a voltage connection to supply printed circuit board and the sustain pulse generating PCB respective opposing sides. With this configuration, it is possible to provide a plasma display device that can display a high-quality image by supplying a desired drive voltage waveform to each of the display electrode pairs even in a large-screen panel.
また本発明のプラズマディスプレイ装置の電圧供給用プリント基板は走査パルスを発生するものであってもよい。 Further, the voltage supply printed circuit board of the plasma display device of the present invention may generate a scanning pulse.
本発明によれば、大画面のパネルであっても表示電極対のそれぞれに所望の駆動電圧波形を供給して、品質の良い画像を表示できるプラズマディスプレイ装置を提供することが可能となる。 According to the present invention, it is possible to provide a plasma display device that can display a high-quality image by supplying a desired drive voltage waveform to each of the display electrode pairs even in a large-screen panel.
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。 Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the drawings.
(実施の形態1)
本実施の形態におけるパネルは表示画面サイズが103インチであり、パネルの大きさは、長辺の長さが約2.3m、短辺の長さが約1.3mである。
(Embodiment 1)
The panel in the present embodiment has a display screen size of 103 inches, and the panel has a long side length of about 2.3 m and a short side length of about 1.3 m.
図1は、本発明の実施の形態1におけるパネル10の構造を示す分解斜視図である。ガラス製の前面基板21上には、走査電極22と維持電極23とからなる表示電極対28が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層24が形成され、その誘電体層24上に保護層25が形成されている。背面基板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色、緑色および青色の各色に発光する蛍光体層35が設けられている。
FIG. 1 is an exploded perspective view showing the structure of
これら前面基板21と背面基板31とは、微小な放電空間を挟んで表示電極対28とデータ電極32とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対28とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
The
なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
Note that the structure of the
図2は、本発明の実施の形態1におけるパネル10の電極配列図である。パネル10には、行方向に長いn本(本実施の形態においてはn=1080)の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向に長いm本(本実施の形態においてはm=5760)のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。なお、図1、図2に示したように、走査電極SCiと維持電極SUiとは互いに平行に対をなして形成されているために、走査電極SC1〜SCnと維持電極SU1〜SUnとの間に大きな電極間容量Cpが存在する。
FIG. 2 is an electrode array diagram of
図3は、本発明の実施の形態1におけるプラズマディスプレイ装置1の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路51、データ電極駆動回路52、走査電極駆動回路53、維持電極駆動回路54、タイミング発生回路55および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
FIG. 3 is a circuit block diagram of
画像信号処理回路51は、入力された画像信号sigをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路52はサブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極D1〜Dmを駆動する。タイミング発生回路55は水平同期信号H、垂直同期信号Vをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路53は、維持期間において維持パルスを発生するための維持パルス発生部100、初期化期間において傾斜波形電圧を発生させるための初期化波形発生部300、書込み期間において走査パルスを発生させる走査パルス発生部400を有し、タイミング信号にもとづいて各走査電極SC1〜SCnをそれぞれ駆動する。維持電極駆動回路54は、維持期間において維持パルスを発生するための維持パルス発生部200を有し、タイミング信号にもとづいて維持電極SU1〜SUnを駆動する。
The image
図4は、本発明の実施の形態1におけるプラズマディスプレイ装置1の走査電極駆動回路53の詳細を示す回路図である。維持パルス発生部100は、電力回収部110とクランプ部120とを備えている。電力回収部110は、電力回収用のコンデンサC100、スイッチング素子Q111、Q112、逆流防止用のダイオードD101、D102、共振用のインダクタL100を有している。なお、電力回収用のコンデンサC100は電極間容量Cpに比べて十分に大きい容量を持ち、電力回収部110の電源として働くように、後述する電圧値Vsの半分の約Vs/2に充電されている。クランプ部120は、スイッチング素子Q121、Q122を有している。さらに電圧源Vsのインピーダンスを下げるための平滑コンデンサC150を備えている。初期化波形発生部300は、スイッチング素子Q311とコンデンサC310と抵抗R310とを有するミラー積分回路、スイッチング素子Q322とコンデンサC320と抵抗R320とを有するミラー積分回路、スイッチング素子Q312を用いた分離回路およびスイッチング素子Q321を用いた分離回路を備える。走査パルス発生部400は、走査電極SC1〜SCnのそれぞれに走査パルス電圧を出力するスイッチ部OUT1〜OUTnと、スイッチ部OUT1〜OUTnの低電圧側を電圧Vaにクランプするためのスイッチング素子Q401とを備えている。そしてスイッチ部OUT1〜OUTnのそれぞれは、電圧Vcを出力するためのスイッチング素子QH1〜QHnと電圧Vaを出力するためのスイッチング素子QL1〜QLnとを有している。
FIG. 4 is a circuit diagram showing details of scan
ここで、スイッチング素子Q121、Q122、Q312、Q321には非常に大きな電流が流れるために、これらのスイッチング素子にはFET、IGBT等を複数並列接続してインピーダンスを低下させている。 Here, since a very large current flows through the switching elements Q121, Q122, Q312 and Q321, a plurality of FETs, IGBTs and the like are connected in parallel to these switching elements to reduce the impedance.
図5は、本発明の実施の形態1におけるプラズマディスプレイ装置1の維持電極駆動回路54の詳細を示す回路図である。維持パルス発生部200は維持パルス発生部100と同様の構成である。すなわち、電力回収用のコンデンサC200、スイッチング素子Q211、Q212、逆流防止用のダイオードD201、D202、共振用のインダクタL200を有する電力回収部210と、スイッチング素子Q221、Q222、平滑コンデンサC250を有するクランプ部220とを備え、パネル10の維持電極SU1〜SUnに接続されている。また、図5には、電圧Ve1を維持電極SU1〜SUnに印加するためのスイッチング素子Q231、Q232と逆流防止用のダイオードD231と、電圧Ve1に電圧ΔVeを積み上げた電圧Ve2を維持電極SU1〜SUnに印加するためのスイッチング素子Q241、Q242およびコンデンサC241もあわせて示している。
FIG. 5 is a circuit diagram showing details of sustain
ここでも、スイッチング素子Q221、Q222には非常に大きな電流が流れるために、これらのスイッチング素子にはFET、IGBT等を複数並列接続してインピーダンスを低下させている。 Again, since a very large current flows through the switching elements Q221 and Q222, a plurality of FETs, IGBTs and the like are connected in parallel to these switching elements to reduce the impedance.
次に、パネルを駆動するための駆動電圧波形とその動作について説明する。パネルを駆動する方法としてはサブフィールド法を用いている。これは、1フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光・非発光を制御することにより階調表示を行う方法である。そして、サブフィールドのそれぞれは、初期化期間、書込み期間および維持期間を有する。初期化期間では放電セルで初期化放電を行い、続く書込み動作のために必要な壁電荷を形成する。書込み期間では、走査電極に順次走査パルスを印加するとともにデータ電極には表示すべき画像信号に対応した書込みパルスを印加して書込み放電を行い、選択的な壁電荷形成を行う。続く維持期間では発光させるべき表示輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電、発光させる。 Next, a driving voltage waveform for driving the panel and its operation will be described. The subfield method is used as a method for driving the panel. In this method, one field period is divided into a plurality of subfields, and gradation display is performed by controlling light emission / non-light emission of each discharge cell in each subfield. Each subfield has an initialization period, an address period, and a sustain period. In the initializing period, initializing discharge is performed in the discharge cells, and wall charges necessary for the subsequent address operation are formed. In the address period, a scan pulse is sequentially applied to the scan electrodes and an address pulse corresponding to an image signal to be displayed is applied to the data electrodes to perform address discharge, thereby selectively forming wall charges. In the subsequent sustain period, a predetermined number of sustain pulses corresponding to the display luminance to be emitted is applied between the scan electrode and the sustain electrode, and the discharge cells in which the wall charges are formed by the address discharge are selectively discharged and emitted. .
以下に、パネル10を駆動するための駆動電圧波形の詳細とその動作について説明する。図6は、本発明の実施の形態1におけるプラズマディスプレイ装置の駆動電圧波形図である。図6には、第1のサブフィールドと第2のサブフィールドとの駆動電圧波形を示している。
Below, the detail of the drive voltage waveform for driving the
第1のサブフィールドの初期化期間前半部では、データ電極D1〜Dm、維持電極SU1〜SUnにそれぞれ0(V)を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧は、図4においてスイッチング素子Q311とコンデンサC310と抵抗R310で構成されるミラー積分回路をオンすることで発生させる。そしてスイッチング素子Q321、QL1を介して走査電極SC1に印加され、スイッチング素子Q321、QL2を介して走査電極SC2に印加され、以下同様に、スイッチング素子Q321、QLnを介して走査電極SCnに印加される。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SU1〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。 In the first half of the initializing period of the first subfield, 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn, and the scan electrodes SC1 to SCn are applied to the sustain electrodes SU1 to SUn. A ramp waveform voltage that gently rises from a voltage Vi1 equal to or lower than the discharge start voltage toward a voltage Vi2 that exceeds the discharge start voltage is applied. This ramp waveform voltage is generated by turning on a Miller integrating circuit comprising switching element Q311, capacitor C310 and resistor R310 in FIG. Then, it is applied to scan electrode SC1 via switching elements Q321 and QL1, applied to scan electrode SC2 via switching elements Q321 and QL2, and similarly applied to scan electrode SCn via switching elements Q321 and QLn. . While this ramp waveform voltage rises, a weak initializing discharge occurs between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm. Negative wall voltage is accumulated on scan electrodes SC1 to SCn, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Here, the wall voltage above the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
初期化期間後半部では、維持電極SU1〜SUnにスイッチング素子Q231、Q232を介して正の電圧Ve1を印加する。なお、このときスイッチング素子Q242をオンし、コンデンサC241の電圧が電圧Ve1になるように充電しておく。走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この傾斜波形電圧は、図4においてスイッチング素子Q322とコンデンサC320と抵抗R320で構成されるミラー積分回路をオンすることで発生させる。そしてスイッチング素子Q321およびスイッチング素子QL1〜QLnを介して走査電極SC1〜SCnに印加される。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。 In the latter half of the initialization period, positive voltage Ve1 is applied to sustain electrodes SU1 to SUn via switching elements Q231 and Q232. At this time, the switching element Q242 is turned on, and charging is performed so that the voltage of the capacitor C241 becomes the voltage Ve1. A scan waveform SC1 to SCn is applied with a ramp waveform voltage that gently decreases from voltage Vi3 that is equal to or lower than the discharge start voltage to voltage Vi4 that exceeds the discharge start voltage with respect to sustain electrodes SU1 to SUn. This ramp waveform voltage is generated by turning on the Miller integrating circuit composed of the switching element Q322, the capacitor C320, and the resistor R320 in FIG. Then, it is applied to scan electrodes SC1 to SCn via switching element Q321 and switching elements QL1 to QLn. During this time, weak initializing discharges occur between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm, respectively. Then, the negative wall voltage above scan electrodes SC1 to SCn and the positive wall voltage above sustain electrodes SU1 to SUn are weakened, and the positive wall voltage above data electrodes D1 to Dm is adjusted to a value suitable for the write operation. The
以上により、初期化動作が終了する。なお、初期化期間の駆動電圧波形としては、図6の第2のサブフィールドの初期化期間に示したように、初期化期間後半部の電圧波形だけを印加してもよく、この場合には直前のサブフィールドの維持期間において維持放電を行った放電セルで選択的に初期化放電が発生する。 Thus, the initialization operation ends. Note that, as shown in the initialization period of the second subfield in FIG. 6, only the voltage waveform in the latter half of the initialization period may be applied as the drive voltage waveform in the initialization period. Initializing discharge is selectively generated in the discharge cells that have undergone sustain discharge in the sustain period of the immediately preceding subfield.
続く書込み期間では、スイッチング素子Q401をオンにし、スイッチング素子QH1〜QHnをオンにすることにより、走査電極SC1〜SCnに電圧Vcを印加する。そしてスイッチング素子Q242をオフにし、スイッチング素子Q231、Q232、Q241をオンにして、維持電極SU1〜SUnに電圧Ve1+ΔVe、すなわち電圧Ve2を印加する。次に、スイッチング素子QH1をオフにしスイッチング素子QL1をオンにすることにより、1行目の走査電極SC1に負の走査パルス電圧Vaを印加する。そして、データ電極D1〜Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。するとデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルにいたるまで行い、書込み期間が終了する。 In the subsequent address period, switching element Q401 is turned on and switching elements QH1 to QHn are turned on to apply voltage Vc to scan electrodes SC1 to SCn. Then, switching element Q242 is turned off, switching elements Q231, Q232, and Q241 are turned on, and voltage Ve1 + ΔVe, that is, voltage Ve2, is applied to sustain electrodes SU1 to SUn. Next, the switching element QH1 is turned off and the switching element QL1 is turned on, so that the negative scan pulse voltage Va is applied to the scan electrode SC1 in the first row. Then, a positive address pulse voltage Vd is applied to the data electrode Dk (k = 1 to m) of the discharge cell that should emit light in the first row among the data electrodes D1 to Dm. Then, the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is obtained by adding the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 to the difference between the externally applied voltages (Vd−Va). The discharge start voltage is exceeded. Then, address discharge occurs between data electrode Dk and scan electrode SC1, and between sustain electrode SU1 and scan electrode SC1, positive wall voltage is accumulated on scan electrode SC1, and negative wall is applied on sustain electrode SU1. A voltage is accumulated, and a negative wall voltage is also accumulated on the data electrode Dk. In this manner, an address operation is performed in which an address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode. On the other hand, the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse voltage Vd is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is performed until reaching the discharge cell in the nth row, and the address period ends.
維持期間では、スイッチング素子Q212をオンにする。すると維持電極SU1〜SUn側の電荷はインダクタL200、ダイオードD202、スイッチング素子Q212を通してコンデンサC200に流れ始め、維持電極SU1〜SUnの電圧が下がり始める。そして、維持電極SU1〜SUnの電圧が0(V)付近まで低下したときスイッチング素子Q222をオンにする。すると維持電極SU1〜SUnはスイッチング素子Q222を通して0(V)にクランプされる。 In the sustain period, switching element Q212 is turned on. Then, the charges on the sustain electrodes SU1 to SUn side start to flow to the capacitor C200 through the inductor L200, the diode D202, and the switching element Q212, and the voltage of the sustain electrodes SU1 to SUn starts to decrease. Then, switching element Q222 is turned on when the voltage of sustain electrodes SU1 to SUn drops to near 0 (V). Then, sustain electrodes SU1 to SUn are clamped to 0 (V) through switching element Q222.
さらに、スイッチング素子Q111をオンにする。すると電力回収用のコンデンサC100からスイッチング素子Q111、ダイオードD101、インダクタL100、スイッチング素子Q312、Q321およびスイッチング素子QL1〜QLnを介して電流が流れ始め、走査電極SC1〜SCnの電圧が上がり始める。そして、走査電極SC1〜SCnの電圧がVs付近まで上昇したときスイッチング素子Q121をオンにする。すると走査電極SC1〜SCnはスイッチング素子Q121、スイッチング素子Q312、Q321およびスイッチング素子QL1〜QLnを通して平滑コンデンサC150の電圧Vsにクランプされる。 Further, the switching element Q111 is turned on. Then, current begins to flow from switching capacitor Q111, diode D101, inductor L100, switching elements Q312, Q321, and switching elements QL1 to QLn from power recovery capacitor C100, and the voltages of scan electrodes SC1 to SCn begin to rise. Then, when the voltage of scan electrodes SC1 to SCn rises to near Vs, switching element Q121 is turned on. Then, scan electrodes SC1 to SCn are clamped to voltage Vs of smoothing capacitor C150 through switching element Q121, switching elements Q312 and Q321 and switching elements QL1 to QLn.
このようにして、維持電極SU1〜SUnに0(V)を印加するとともに走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。すると書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差が維持パルス電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。
In this manner, 0 (V) is applied to sustain electrodes SU1 to SUn, and positive sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn. Then, in the discharge cell in which the address discharge has occurred, the voltage difference between scan electrode SCi and sustain electrode SUi is the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi. Exceeds the discharge start voltage. Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and
そしてこの放電により、走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。 As a result of this discharge, negative wall voltage is accumulated on scan electrode SCi, and positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred during the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.
続いて、詳細は省略するが、走査電極SC1〜SCnには0(V)を、維持電極SU1〜SUnには維持パルス電圧Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超えるので再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。 Subsequently, although not described in detail, 0 (V) is applied to scan electrodes SC1 to SCn, and sustain pulse voltage Vs is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the sustain discharge has occurred, the voltage difference between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage, so that the sustain discharge occurs again between the sustain electrode SUi and the scan electrode SCi. A negative wall voltage is accumulated on SUi, and a positive wall voltage is accumulated on scan electrode SCi.
以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。 Thereafter, similarly, the number of sustain pulses corresponding to the luminance weight is alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and a potential difference is applied between the electrodes of the display electrode pair, so that the address discharge is performed in the address period. The sustain discharge is continuously performed in the discharge cell that has caused the failure.
そして、維持期間の最後には、走査電極SC1〜SCnと維持電極SU1〜SUnとの間にいわゆる細幅パルス状の電位差を与えて、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を消去している。こうして維持期間における維持動作が終了する。 At the end of the sustain period, a so-called narrow pulse-like potential difference is applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and the positive wall voltage on data electrode Dk is left while scanning. The wall voltage on the electrode SCi and the sustain electrode SUi is erased. Thus, the maintenance operation in the maintenance period is completed.
なお、上述した維持放電に伴い、放電を起こした放電セルの数に応じた放電電流が流れる。例えばすべての放電セルで放電が発生したとすると、瞬間的に100Aを超える非常に大きな電流が流れる。しかしながら本実施の形態においては、詳細は後述するが、平滑コンデンサC150から各走査電極SCiにいたる電流経路のインピーダンスが非常に小さくなるように駆動回路の配置を工夫しているため、大きな電圧降下を発生させることなく所望の維持パルスを表示電極対に印加することができる。 Along with the sustain discharge described above, a discharge current corresponding to the number of discharge cells that have caused discharge flows. For example, assuming that discharge occurs in all the discharge cells, a very large current exceeding 100 A instantaneously flows. However, in the present embodiment, although details will be described later, since the arrangement of the drive circuit is devised so that the impedance of the current path from the smoothing capacitor C150 to each scan electrode SCi is very small, a large voltage drop is caused. A desired sustain pulse can be applied to the display electrode pair without being generated.
続くサブフィールドの動作は第1サブフィールドの動作とほぼ同様であるため説明を省略する。 The operation of the subsequent subfield is substantially the same as the operation of the first subfield, and thus description thereof is omitted.
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Vi1=電圧Vi3=電圧Vs=195(V)、電圧Vi2=435(V)、電圧Vi4=−77(V)、電圧Va=−85(V)、電圧Ve1=150(V)、電圧Ve2=155(V)、電圧Vc=30(V)である。ただしこれらの電圧値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。 In this embodiment, the voltage value applied to each electrode is, for example, voltage Vi1 = voltage Vi3 = voltage Vs = 195 (V), voltage Vi2 = 435 (V), voltage Vi4 = −77 (V), voltage Va = −85 (V), voltage Ve1 = 150 (V), voltage Ve2 = 155 (V), and voltage Vc = 30 (V). However, these voltage values are merely an example, and it is desirable to set them appropriately to optimum values according to the panel characteristics, the specifications of the plasma display device, and the like.
図7は、本発明の実施の形態1におけるプラズマディスプレイ装置1の構造を示す分解斜視図である。プラズマディスプレイ装置1は、パネル10と、パネル10を保持するシャーシ80と、パネル10で発生した熱をシャーシ80に伝達するとともに、パネル10とシャーシ80とを接着するための熱伝導シート82と、電源回路、走査電極駆動回路、維持電極駆動回路、タイミング発生回路等、パネル10を駆動するための回路ブロック84と、これらを収納する前面枠86およびバックカバー88とを備える。
FIG. 7 is an exploded perspective view showing the structure of
なお、上述したように103インチのパネルでは短辺の長さがほぼ1.3mであるが、通常使用できるプリント基板の大きさは大きくとも一辺の長さが50cm程度であるため、複数枚のプリント基板を用いて走査電極駆動回路53、維持電極駆動回路54を構成している。
As described above, the 103-inch panel has a short side length of about 1.3 m. However, since the size of a printed circuit board that can be normally used is about 50 cm at most, Scan
図8は、本発明の実施の形態1における各電極駆動回路を搭載したプリント基板の配置を示す図であり、プラズマディスプレイ装置1のバックカバー88を外した状態で、各電極駆動回路を搭載したプリント基板とその配置を模式的に示す図である。図8には、シャーシ80、データ電極駆動回路52を搭載した12枚のプリント基板521と32枚のフレキシブル基板(以下、「FPC」と略記する)529、走査電極駆動回路53を搭載した4枚のプリント基板531〜534、維持電極駆動回路54を搭載した3枚のプリント基板541〜543を示している。さらに走査電極駆動回路53の出力電圧を走査電極SC1〜SCnのそれぞれに印加するためのFPC539、維持電極駆動回路54の出力電圧を維持電極SU1〜SUnに印加するためのFPC549も示している。ここで、走査電極駆動回路53を搭載した4枚のプリント基板は、走査電極に駆動電圧を供給するための3枚の電圧供給用プリント基板532〜534と、電圧供給用プリント基板532〜534のそれぞれに供給する維持パルスを発生させる維持パルス発生用プリント基板531である。
FIG. 8 is a diagram showing the arrangement of the printed circuit board on which each electrode driving circuit is mounted according to
本実施の形態においては、走査電極駆動回路53は上述したように維持パルス発生用プリント基板531と電圧供給用プリント基板532〜534に分割して搭載されている。そして維持パルス発生用プリント基板531には維持パルス発生部100および初期化波形発生部300が搭載されている。さらに図に示すように、維持パルス発生用プリント基板531の上側の辺には電圧供給用プリント基板532に接続し維持パルスおよび初期化波形を供給するための接続部としてカプラ631が搭載されている。また、維持パルス発生用プリント基板531の左側の辺には電圧供給用プリント基板533に接続するための接続部としてカプラ632が、維持パルス発生用プリント基板531の下側の辺には電圧供給用プリント基板534に接続するための接続部としてカプラ633がそれぞれ搭載されている。
In the present embodiment, scan
電圧供給用プリント基板532には走査パルス発生部400の走査電極SC1〜SC360に対応する部分が搭載されている。また電圧供給用プリント基板532の形状は略3角形であり、維持パルス発生用プリント基板531の上側の辺に対向する辺には維持パルス発生用プリント基板531に接続するためのカプラ634が搭載され、シャーシ80の短辺と対向する辺にはFPC539が接続されている。電圧供給用プリント基板533には走査パルス発生部400の走査電極SC361〜SC720に対応する部分が搭載されている。また電圧供給用プリント基板533の形状は略矩形であり、維持パルス発生用プリント基板531の左側の辺に対向する辺には維持パルス発生用プリント基板531に接続するためのカプラ635が搭載され、シャーシ80の短辺と対向する辺にはFPC539が接続されている。電圧供給用プリント基板534には走査パルス発生部400の走査電極SC721〜SC1080に対応する部分が搭載されている。また電圧供給用プリント基板534の形状は略3角形であり、維持パルス発生用プリント基板531の下側の辺に対向する辺には維持パルス発生用プリント基板531に接続するためのカプラ636が搭載され、シャーシ80の短辺と対向する辺にはFPC539が接続されている。
A portion corresponding to scan electrodes SC <b> 1 to SC <b> 360 of
このように本実施の形態においては、走査電極SC1〜SC1080をパネルの上部の走査電極SC1〜SC360、パネルの中央部の走査電極SC361〜SC720、パネルの下部の走査電極SC721〜SC1080に分割し、この3つの走査電極群のそれぞれに対して、その走査電極群に属する走査電極に印加する走査パルスを発生するとともに、駆動電圧を供給するための3枚の電圧供給用プリント基板532〜534を備えている。さらに、電圧供給用プリント基板532〜534のそれぞれに供給する維持パルスを発生させる維持パルス発生用プリント基板531とを備えている。
Thus, in the present embodiment, scan electrodes SC1 to SC1080 are divided into scan electrodes SC1 to SC360 at the top of the panel, scan electrodes SC361 to SC720 at the center of the panel, and scan electrodes SC721 to SC1080 at the bottom of the panel. Each of the three scan electrode groups includes three voltage supply printed
図9は、本発明の実施の形態1における維持パルス発生用プリント基板531と電圧供給用プリント基板532〜534の拡大図である。維持パルス発生用プリント基板531には、平滑コンデンサC150のおよその実装位置、およびスイッチング素子Q321のおよその実装位置も示している。本実施の形態においてはインピーダンスを下げるためにスイッチング素子Q321としてそれぞれ12個のIGBTを並列接続して使用している。
FIG. 9 is an enlarged view of sustain pulse generating printed
走査電極駆動回路53を4枚のプリント基板に搭載し、それらのプリント基板を上述したように配置すると、平滑コンデンサC150から走査電極SC1〜SCnのそれぞれを結ぶ最短距離の直線にほぼ沿うように電流を流すことが可能となり、電流経路のインピーダンスを抑制することができる。また、平滑コンデンサC150から表示画面の上側および下側に位置する走査電極、例えばSC1およびSC1080までの電流経路は表示画面の中央部に位置する走査電極、例えばSC500までの電流経路より長くなるが、それぞれの走査電極までの電流経路の長さはそれぞれの最短距離の直線に沿って徐々に変化するので、電流経路のインピーダンスの差が画像表示品質を大きく劣化させるおそれがない。
When scan
このように、3枚の電圧供給用プリント基板532〜534のうち、前記プラズマディスプレイパネルの上部および下部の走査電極または維持電極に接続される電圧供給用プリント基板532、534は、その一辺が維持パルス発生用プリント基板531の上辺および下辺と対向するように配置し、かつ電圧供給用プリント基板532、534および維持パルス発生用プリント基板531それぞれの対向する辺に接続部631、633、634、636を設けた。
As described above, among the three voltage supply printed
このように、電圧供給用プリント基板に駆動電圧を供給するための接続部を、維持パルス発生用プリント基板の上辺側および下辺側に設けることにより、電流経路のインピーダンスを小さくすることができる。このとき電圧供給用プリント基板532、534は、維持パルス発生部100の平滑コンデンサC150と走査電極のそれぞれとを結ぶ直線を含むような形状となるように略3角形に設計されている。
Thus, by providing the connection portions for supplying the drive voltage to the voltage supply printed board on the upper side and the lower side of the sustain pulse generation printed board, the impedance of the current path can be reduced. At this time, the voltage supply printed
なお、本実施の形態における走査電極駆動回路53は4枚のプリント基板531〜534を用いて構成するものとして説明したが、維持パルス発生用プリント基板531と電圧供給用プリント基板533とを接続して1枚のプリント基板で構成してもよい。
Although scan
(実施の形態2)
図10は、本発明の実施の形態2における各電極駆動回路を搭載したプリント基板の配置を示す図である。実施の形態1と同じ構成については同一の符号を付して説明を省略する。本実施の形態が実施の形態1と異なるのは、維持電極駆動回路54も4枚のプリント基板、すなわち維持パルス発生用プリント基板741と電圧供給用プリント基板742〜744に分割して搭載した点である。維持パルス発生用プリント基板741には維持パルス発生部200が搭載されている。さらに維持パルス発生用プリント基板741の上側の辺には電圧供給用プリント基板742に接続し維持パルスを供給するための接続部としてカプラ841が搭載されている。また、維持パルス発生用プリント基板741の右側の辺には電圧供給用プリント基板743に接続するための接続部としてカプラ842が、維持パルス発生用プリント基板741の下側の辺には電圧供給用プリント基板744に接続するための接続部としてカプラ843がそれぞれ搭載されている。さらに電圧供給用プリント基板742、744は略3角形に設計されている。
(Embodiment 2)
FIG. 10 is a diagram showing an arrangement of a printed board on which each electrode drive circuit is mounted according to
維持電極に駆動電圧を供給するための電圧供給用プリント基板742〜744には能動部品は特に搭載されていないが、維持パルス発生用プリント基板741に接続するカプラおよび維持電極に接続するFPCがそれぞれ設けられている。すなわち、電圧供給用プリント基板742には、維持パルス発生用プリント基板741の上側の辺に対向する辺に維持パルス発生用プリント基板741に接続するためのカプラ844が搭載され、シャーシ80の短辺と対向する辺にはFPC549が接続されている。電圧供給用プリント基板743には、維持パルス発生用プリント基板741の右側の辺に対向する辺に維持パルス発生用プリント基板741に接続するためのカプラ845が搭載され、シャーシ80の短辺と対向する辺にはFPC549が接続されている。電圧供給用プリント基板744には、維持パルス発生用プリント基板741の下側の辺に対向する辺に維持パルス発生用プリント基板741に接続するためのカプラ846が搭載され、シャーシ80の短辺と対向する辺にはFPC549が接続されている。
Active components are not particularly mounted on the voltage supply printed
図11は、本発明の実施の形態2における維持パルス発生用プリント基板741と電圧供給用プリント基板742〜744の拡大図である。維持パルス発生用プリント基板741にも、平滑コンデンサC250のおよその実装位置、およびスイッチング素子Q221、Q222のおよその実装位置を示している。スイッチング素子Q221、Q222もインピーダンスを下げるために、12個のIGBTを並列接続して使用している。
FIG. 11 is an enlarged view of sustain pulse generating printed
プリント基板741〜744を上述したように構成、配置すると、平滑コンデンサC250から維持電極のそれぞれを結ぶ最短距離の直線にほぼ沿うように電流を流すことが可能となり、電流経路のインピーダンスを抑制することができる。
When the printed
なお、本実施の形態においては、維持電極駆動回路54を4枚のプリント基板741〜744を用いて構成するものとして説明したが、維持パルス発生用プリント基板741と電圧供給用プリント基板743とを接続して1枚のプリント基板で構成してもよい。
In the present embodiment, the sustain
本発明は、大画面のパネルであっても表示電極対のそれぞれに所望の駆動電圧波形を供給して、品質の良い画像を表示できるので、パネルを用いた画像表示装置として有用である。 The present invention is useful as an image display apparatus using a panel because a desired drive voltage waveform can be supplied to each display electrode pair to display a high-quality image even in a large-screen panel.
1 プラズマディスプレイ装置
10 パネル(プラズマディスプレイパネル)
21 前面基板
22 走査電極
23 維持電極
28 表示電極対
31 背面基板
32 データ電極
51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
80 シャーシ
521,541,542,543 プリント基板
529,539,549 FPC
531,741 (維持パルス発生用)プリント基板
532,533,534,742,743,744 (電圧供給用)プリント基板
631,632,633,634,635,636,841,842,843,844,845,846 カプラ(接続部)
SC1〜SCn 走査電極
SU1〜SUn 維持電極
D1〜Dm データ電極
C150,C250 平滑コンデンサ
Q221,Q222,Q321 スイッチング素子
1
DESCRIPTION OF
531,741 (for sustain pulse generation) Printed circuit board 532,533,534,742,743,744 (For voltage supply) Printed circuit board 631,632,633,634,635,636,841,842,843,844,845 , 846 Coupler (connection part)
SC1 to SCn Scan electrode SU1 to SUn Sustain electrode D1 to Dm Data electrode C150, C250 Smoothing capacitor Q221, Q222, Q321 Switching element
Claims (3)
前記シャーシ上に、前記走査電極に前記駆動電圧を供給するための複数の電圧供給用プリント基板と、
前記電圧供給用プリント基板を介して前記走査電極に供給する前記駆動電圧を発生する維持パルス発生用プリント基板とを備え、前記複数の電圧供給用プリント基板のうち、前記プラズマディスプレイパネルの上部または下部の走査電極に接続する電圧供給用プリント基板は、その一辺が前記維持パルス発生用プリント基板の上辺または下辺と対向するように配置し、かつ前記電圧供給用プリント基板と前記維持パルス発生用プリント基板のそれぞれの対向する辺に接続部を設けたことを特徴とするプラズマディスプレイ装置。 A plasma display panel having discharge cells formed at intersections between a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode, and a chassis for holding the plasma display panel, and driven by the scan electrode and the sustain electrode A plasma display device that displays an image by applying a voltage,
On the chassis, a plurality of voltage supply printed boards for supplying the drive voltage to the scan electrodes ,
And a printed circuit board sustain pulse for generating for generating the driving voltage supplied to the scan electrode through the voltage supply printed circuit board, the plurality of voltage supply PCB, top or bottom of the plasma display panel The voltage supply printed circuit board connected to the scanning electrode is arranged so that one side thereof faces the upper side or the lower side of the sustain pulse generation printed circuit board, and the voltage supply printed circuit board and the sustain pulse generation printed circuit board A plasma display device characterized in that a connection portion is provided on each of opposite sides of the plasma display device.
前記シャーシ上に、前記維持電極に前記駆動電圧を供給するための複数の電圧供給用プリント基板と、
前記電圧供給用プリント基板を介して前記維持電極に供給する前記駆動電圧を発生する維持パルス発生用プリント基板とを備え、前記複数の電圧供給用プリント基板のうち、前記プラズマディスプレイパネルの上部または下部の維持電極に接続する電圧供給用プリント基板は、その一辺が前記維持パルス発生用プリント基板の上辺または下辺と対向するように配置し、かつ前記電圧供給用プリント基板と前記維持パルス発生用プリント基板のそれぞれの対向する辺に接続部を設けたことを特徴とするプラズマディスプレイ装置。 A plasma display panel having discharge cells formed at intersections between a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode, and a chassis for holding the plasma display panel, and driven by the scan electrode and the sustain electrode A plasma display device that displays an image by applying a voltage,
On the chassis, a plurality of voltage supply printed boards for supplying the drive voltage to the sustain electrodes;
A sustain pulse generating printed circuit board for generating the driving voltage to be supplied to the sustain electrode through the voltage supplying printed circuit board, and the upper part or the lower part of the plasma display panel among the plurality of voltage supplying printed circuit boards The voltage supply printed circuit board connected to the sustain electrodes is arranged so that one side thereof faces the upper or lower side of the sustain pulse generation printed circuit board, and the voltage supply printed circuit board and the sustain pulse generation printed circuit board A plasma display device characterized in that a connection portion is provided on each of opposite sides of the plasma display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218053A JP5130673B2 (en) | 2006-08-10 | 2006-08-10 | Plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218053A JP5130673B2 (en) | 2006-08-10 | 2006-08-10 | Plasma display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040408A JP2008040408A (en) | 2008-02-21 |
JP5130673B2 true JP5130673B2 (en) | 2013-01-30 |
Family
ID=39175434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006218053A Expired - Fee Related JP5130673B2 (en) | 2006-08-10 | 2006-08-10 | Plasma display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130673B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4352680B2 (en) * | 2002-10-07 | 2009-10-28 | パナソニック株式会社 | Method for manufacturing plasma display device |
KR100943900B1 (en) * | 2003-05-23 | 2010-02-24 | 엘지전자 주식회사 | Plasma Display Panel Module |
-
2006
- 2006-08-10 JP JP2006218053A patent/JP5130673B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008040408A (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837726B2 (en) | Display device | |
KR20090057720A (en) | Plasma display device thereof | |
KR101088288B1 (en) | Plasma display device | |
JP5130673B2 (en) | Plasma display device | |
JP5130672B2 (en) | Plasma display device | |
JP5157112B2 (en) | Plasma display device | |
JP5067374B2 (en) | Plasma display apparatus and driving method of plasma display panel | |
EP1887545A2 (en) | Sustain driver for a plasma display | |
JP2011145427A (en) | Plasma display device | |
JP4697334B2 (en) | Plasma display device | |
JP4984699B2 (en) | Driving method of plasma display panel | |
JP2008083135A (en) | Plasma display device | |
JPWO2007091325A1 (en) | Display device | |
KR100649603B1 (en) | Plasma display panel device | |
JP4929948B2 (en) | Plasma display device | |
JP2009145546A (en) | Plasma display device | |
JP5245225B2 (en) | Plasma display device | |
KR20080092477A (en) | Display apparatus | |
JP2008096801A (en) | Plasma display device | |
JP2007233223A (en) | Plasma display device | |
EP1890279A2 (en) | Plasma display apparatus and method of driving the same | |
JP2008083136A (en) | Plasma display device | |
US20090085842A1 (en) | Plasma display apparatus | |
KR20050077614A (en) | Driving apparatus of plasma display panel | |
KR20100112942A (en) | Plasma display panel device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090730 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |