JP5129092B2 - Voltage controlled oscillator - Google Patents
Voltage controlled oscillator Download PDFInfo
- Publication number
- JP5129092B2 JP5129092B2 JP2008291510A JP2008291510A JP5129092B2 JP 5129092 B2 JP5129092 B2 JP 5129092B2 JP 2008291510 A JP2008291510 A JP 2008291510A JP 2008291510 A JP2008291510 A JP 2008291510A JP 5129092 B2 JP5129092 B2 JP 5129092B2
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- variable
- value
- resistance
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 41
- 230000010355 oscillation Effects 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、制御電圧の変化により発生する負性抵抗の変化を抑制する電圧制御発振器に関する。 The present invention relates to a voltage controlled oscillator that suppresses a change in negative resistance caused by a change in control voltage.
従来から、水晶振動子等の圧電振動子(振動子)を用いる発振器としては、図7中に示す構成の電圧制御発振器1がある。なお、図7は、従来の電圧制御発振器1の構成を示す図である。
図7中に示すように、この電圧制御発振器1は、増幅回路Aと、二つの可変容量素子CLと、抵抗素子R1とを備えている。
増幅回路Aは、反転増幅回路を用いて形成し、振動子Xに並列に接続されている
各可変容量素子CLは、それぞれ、増幅回路Aの入力側及び出力側に接続されており、印加する制御電圧Vcontにより容量値が変化する。
Conventionally, as an oscillator using a piezoelectric vibrator (vibrator) such as a crystal vibrator, there is a voltage controlled
As shown in FIG. 7, the voltage controlled
The amplification circuit A is formed using an inverting amplification circuit, and each variable capacitance element C L connected in parallel to the vibrator X is connected to the input side and the output side of the amplification circuit A, respectively. The capacitance value changes depending on the control voltage V cont to be applied.
抵抗素子R1は、振動子Xと増幅回路Aの出力側との間に接続されている。
振動子Xは水晶振動子であり、図8中に示す等価回路を有する。なお、図8は、振動子Xの等価回路の構成を示す図である。
このような電圧制御発振器1においては、振動子Xが発振する発振周波数を制御するために、各可変容量素子CLに印加する制御電圧Vcontを変化させることにより、各可変容量素子CLの容量値を変化させて、発振周波数を変化させている。
発振周波数の変化は、発振周波数を「F」とすると、以下の式(1)で表される。
The resistance element R 1 is connected between the vibrator X and the output side of the amplifier circuit A.
The resonator X is a crystal resonator and has an equivalent circuit shown in FIG. FIG. 8 is a diagram illustrating a configuration of an equivalent circuit of the vibrator X.
In such a voltage controlled
The change in the oscillation frequency is expressed by the following equation (1), where the oscillation frequency is “F”.
なお、上記の式(1)は、以下の式(2)を満足していることを前提とする。 In addition, said Formula (1) presupposes that the following formula | equation (2) is satisfied.
上記のような電圧制御発振器1では、発振開始の条件として、振動子Xの等価抵抗を「R」とし、電圧制御発振器1を形成する回路の負性抵抗(以下、「負性抵抗」と記載する)を「−R」とした場合に、等価抵抗Rよりも負性抵抗−Rの絶対値が大きい(|−R|>R)必要がある。
負性抵抗−Rは、増幅回路Aのゲインを「A」とすると、以下の式(3)で表される。
In the voltage controlled
The negative resistance -R is represented by the following formula (3), where the gain of the amplifier circuit A is “A”.
なお、上記の式(3)は、以下の式(4)を満足していることを前提とする。 In addition, said Formula (3) presupposes that the following formula | equation (4) is satisfied.
以上により、発振周波数を変化させるために各可変容量素子CLの容量値を変化させると、負性抵抗が変化する。
可変容量素子CLの容量値及び抵抗素子R1の抵抗値と負性抵抗との関係は、以下の式(5)で表される。
Thus, when changing the capacitance value of each variable capacitance element C L in order to vary the oscillation frequency, negative resistance changes.
The relationship between the capacitance value of the variable capacitance element C L and the resistance value of the resistance element R 1 and the negative resistance is expressed by the following equation (5).
なお、上記の式(5)は、以下の式(6)を満足していることを前提とする。 In addition, said Formula (5) presupposes that the following formula | equation (6) is satisfied.
上記の式(5)で示されるように、可変容量素子CLの容量値が増加するにつれて、負性抵抗の絶対値が減少する。同様に、抵抗素子R1として抵抗値の高い部品を選択した場合等、抵抗素子R1の抵抗値が増加するにつれて、負性抵抗の絶対値が減少する。
一方、可変容量素子CLの容量値が減少するにつれて、負性抵抗の絶対値が増加する。同様に、抵抗素子R1として抵抗値の低い部品を選択した場合等、抵抗素子R1の抵抗値が減少するにつれて、負性抵抗の絶対値が増加する。
一般的に、負性抵抗の絶対値は、安定した発振を可能とするために、振動子Xの等価抵抗の五倍以上に設定(|−R|≧5R)する場合が多い。
As shown in the above equation (5), as the capacitance value of the variable capacitance element C L increases, the absolute value of the negative resistance decreases. Similarly, etc. When selecting a high resistance value components as the resistance element R 1, as the resistance value of the resistance element R 1 increases, the absolute value of the negative resistance decreases.
On the other hand, as the capacitance of the variable capacitor C L is decreased, the absolute value of the negative resistance is increased. Similarly, etc. When selecting a low resistance component as the resistance element R 1, as the resistance value of the resistance element R 1 is decreased, the absolute value of the negative resistance is increased.
In general, the absolute value of the negative resistance is often set to at least five times the equivalent resistance of the vibrator X (| −R | ≧ 5R) in order to enable stable oscillation.
しかしながら、可変容量素子CLの容量値が大きく、負性抵抗が最低値である状態で負性抵抗の絶対値を設定すると、負性抵抗が最低値である状態から可変容量素子CLの容量値が減少した場合に、負性抵抗の絶対値が過大なものとなる。
負性抵抗の絶対値が過大なものとなると、副共振点で発振するなど、異常発振が生じるという問題が発生するおそれがある。一方、負性抵抗の絶対値が小さすぎると、発振が生じないという問題や、発振が停止するという問題が発生するおそれがある。
However, if the absolute value of the negative resistance is set in a state where the capacitance value of the variable capacitance element C L is large and the negative resistance is the minimum value, the capacitance of the variable capacitance element C L is changed from the state where the negative resistance is the minimum value. When the value decreases, the absolute value of the negative resistance becomes excessive.
If the absolute value of the negative resistance is excessive, there may be a problem that abnormal oscillation occurs, such as oscillation at the sub-resonance point. On the other hand, if the absolute value of the negative resistance is too small, there may be a problem that oscillation does not occur and a problem that oscillation stops.
したがって、可変容量素子CLの容量値を変化させることが可能な可変範囲が制限されてしまい、安定した発振と周波数可変範囲との関係が、トレードオフの関係となるという問題が発生するおそれがある。
この問題に対し、例えば、特許文献1から3に記載されている発明が提案されている。
特許文献1に記載の発明は、振動子に、増幅器と二つの分割容量を含む発振用増幅部を直列に接続し、発振用増幅部が含む二つの分割容量のうち少なくとも一方を、可変容量素子(可変容量ダイオード)により形成する。これにより、負性抵抗を制御電圧と共に変化させ、負性抵抗の絶対値を常に振動子の実効抵抗より大きい値として、発振停止を防止する。
Therefore, the variable range in which the capacitance value of the variable capacitance element C L can be changed is limited, and there is a possibility that the relationship between stable oscillation and the frequency variable range becomes a trade-off relationship. is there.
For this problem, for example, inventions described in
In the invention described in
特許文献2に記載の発明は、振動子と直列に接続する可変容量素子に、抵抗素子と容量素子とを直列に接続したものを、並列に挿入する。これにより、振動子の発振位相条件を変化させ、従来よりも大きな周波数可変範囲を得る。
特許文献3に記載の発明は、振動子の発振動作を検出する検出回路を備え、振動子の発振動作が初期状態である発振開始を検出すると、負性抵抗を低下させる。これにより、良好な発振起動性を維持するために必要な負性抵抗を得て、発振周波数の変化幅を大きくする。
The invention described in Patent Document 3 includes a detection circuit that detects the oscillation operation of the vibrator, and reduces the negative resistance when detecting the oscillation start in which the oscillation operation of the vibrator is in the initial state. As a result, the negative resistance necessary for maintaining good oscillation startability is obtained, and the variation width of the oscillation frequency is increased.
しかしながら、特許文献1及び2に記載の発明では、共に、部品点数が増加するため、コストが増加するという問題が発生するおそれがある。また、部品点数の増加により、制御が複雑化するため、回路及び各素子の定数がばらつき等の影響を受け易くなり、安定した発振を得ることが困難となるという問題が発生するおそれがある。
また、特許文献3に記載の発明では、発振開始前の負性抵抗の絶対値が大きいため、副共振点で発振するなど、異常発振が生じるという問題が発生するおそれがある。さらに、発振開始を検出して負性抵抗を低下させることにより、発振の停止が生じるという問題が発生するおそれがある。また、発振開始後に、検出回路が負性抵抗を低下させて、発振停止、検出回路が負性抵抗を増加させ、発振開始と、発振、停止状態を繰り返す恐れもある。
本発明は、上記のような問題点に着目してなされたもので、制御電圧を変化させて発振周波数を変化させた状態において、安定した発振と広い周波数可変範囲を得ることが可能な電圧制御発振器を提供することを課題とする。
However, in the inventions described in
Further, in the invention described in Patent Document 3, since the absolute value of the negative resistance before the start of oscillation is large, there may be a problem that abnormal oscillation occurs, such as oscillation at the secondary resonance point. Furthermore, there is a possibility that a problem that oscillation stops occurs by detecting the start of oscillation and lowering the negative resistance. In addition, after the oscillation starts, the detection circuit may decrease the negative resistance to stop the oscillation, and the detection circuit may increase the negative resistance, thereby repeating the oscillation start, oscillation, and stop states.
The present invention has been made paying attention to the above problems, and voltage control capable of obtaining stable oscillation and a wide frequency variable range in a state where the oscillation frequency is changed by changing the control voltage. It is an object to provide an oscillator.
上記課題を解決するために、本発明のうち、請求項1に記載した発明は、振動子に並列に接続された増幅回路と、当該増幅回路の入力側に接続され且つ印加する制御電圧により容量値が変化する可変容量素子、及び前記増幅回路の出力側に接続され且つ印加する前記制御電圧により容量値が変化する可変容量素子のうち少なくとも一方と、前記振動子と前記増幅回路の出力側との間に接続され且つ印加する前記制御電圧により抵抗値が変化する可変抵抗素子と、前記可変容量素子及び前記可変抵抗素子へ前記制御電圧を同時に印加する制御電圧印加手段と、を備え、
前記可変容量素子及び前記可変抵抗素子を、前記制御電圧の印加によるチャネルの変化分が同一または略同一のMOSトランジスタで形成することを特徴とするものである。
In order to solve the above-mentioned problems, the invention described in
It said variable capacitance element and the variable resistance element, variation of the channel due to the application of the control voltage is one that is characterized that you formed in the same or substantially the same MOS transistor.
本発明によると、制御電圧印加手段により、印加する制御電圧により容量値が変化する可変容量素子と、印加する制御電圧により抵抗値が変化する可変抵抗素子へ、制御電圧を同時に印加する。
このため、制御電圧を印加することにより生じる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、相殺することが可能となり、制御電圧の変化により発生する負性抵抗の変化を抑制することが可能となる。これは、可変容量素子と可変抵抗素子との関係が、同じ値の制御電圧を可変容量素子及び可変抵抗素子へ印加した場合に、可変容量素子の容量値の変化による負性抵抗の変化分の増減と、可変抵抗素子の抵抗値の変化による負性抵抗の変化分の増減が反対となる関係である場合に該当する。
また、本発明によると、可変容量素子及び可変抵抗素子を、制御電圧の印加によるチャネルの変化分が同一または略同一のMOSトランジスタで形成する。
このため、制御電圧の印加による、可変容量素子の容量値の変化特性と可変抵抗素子の抵抗値の変化特性が同一または略同一となり、可変容量素子及び可変抵抗素子へ印加する制御電圧を共通化することが可能となる。
According to the present invention, the control voltage is applied simultaneously to the variable capacitance element whose capacitance value is changed by the applied control voltage and the variable resistance element whose resistance value is changed by the applied control voltage.
For this reason, it is possible to cancel out the change in the negative resistance due to the change in the capacitance value of the variable capacitance element and the change in the negative resistance due to the change in the resistance value of the variable resistance element caused by applying the control voltage. It becomes possible to suppress the change in the negative resistance caused by the change in the control voltage. This is because when the control voltage having the same value is applied to the variable capacitance element and the variable resistance element, the relationship between the variable capacitance element and the variable resistance element is the amount of change in the negative resistance due to the change in the capacitance value of the variable capacitance element. This corresponds to the case where the increase / decrease and the increase / decrease in the negative resistance change due to the change in the resistance value of the variable resistance element are opposite to each other.
Further, according to the present invention, the variable capacitance element and the variable resistance element are formed by MOS transistors having the same or substantially the same change in channel due to application of the control voltage.
For this reason, the change characteristic of the capacitance value of the variable capacitance element and the change characteristic of the resistance value of the variable resistance element are the same or substantially the same due to the application of the control voltage, and the control voltage applied to the variable capacitance element and the variable resistance element is shared. It becomes possible to do.
次に、請求項2に記載した発明は、振動子に並列に接続された増幅回路と、当該増幅回路の入力側に接続され且つ印加する制御電圧により容量値が変化する可変容量素子、及び前記増幅回路の出力側に接続され且つ印加する前記制御電圧により容量値が変化する可変容量素子のうち少なくとも一方と、前記振動子と前記増幅回路の出力側との間に接続され且つ印加する前記制御電圧により抵抗値が変化する可変抵抗素子と、前記可変容量素子及び前記可変抵抗素子へ前記制御電圧を同時に印加する制御電圧印加手段と、を備え、
前記可変容量素子及び前記可変抵抗素子を、一つの前記MOSトランジスタを共用して形成することを特徴とするものである。
本発明によると、制御電圧印加手段により、印加する制御電圧により容量値が変化する可変容量素子と、印加する制御電圧により抵抗値が変化する可変抵抗素子へ、制御電圧を同時に印加する。
このため、制御電圧を印加することにより生じる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、相殺することが可能となり、制御電圧の変化により発生する負性抵抗の変化を抑制することが可能となる。これは、可変容量素子と可変抵抗素子との関係が、同じ値の制御電圧を可変容量素子及び可変抵抗素子へ印加した場合に、可変容量素子の容量値の変化による負性抵抗の変化分の増減と、可変抵抗素子の抵抗値の変化による負性抵抗の変化分の増減が反対となる関係である場合に該当する。
また、本発明によると、可変容量素子及び可変抵抗素子を、一つのMOSトランジスタを共用して形成する。
このため、一つのMOSトランジスタが、可変容量素子と可変抵抗素子とを形成するため、可変容量素子と可変抵抗素子とのマッチングが悪化するという問題が発生せず、可変容量素子及び可変抵抗素子の動作を安定させることが可能となる。
Next, the invention described in
Said variable capacitance element and the variable resistance element and is characterized that you formed by sharing one of said MOS transistors.
According to the present invention, the control voltage is applied simultaneously to the variable capacitance element whose capacitance value is changed by the applied control voltage and the variable resistance element whose resistance value is changed by the applied control voltage.
For this reason, it is possible to cancel out the change in the negative resistance due to the change in the capacitance value of the variable capacitance element and the change in the negative resistance due to the change in the resistance value of the variable resistance element caused by applying the control voltage. It becomes possible to suppress the change in the negative resistance caused by the change in the control voltage. This is because when the control voltage having the same value is applied to the variable capacitance element and the variable resistance element, the relationship between the variable capacitance element and the variable resistance element is the amount of change in the negative resistance due to the change in the capacitance value of the variable capacitance element. This corresponds to the case where the increase / decrease and the increase / decrease in the negative resistance change due to the change in the resistance value of the variable resistance element are opposite to each other.
According to the present invention, the variable capacitance element and the variable resistance element are formed by sharing one MOS transistor.
For this reason, since one MOS transistor forms a variable capacitance element and a variable resistance element, there is no problem that matching between the variable capacitance element and the variable resistance element deteriorates. The operation can be stabilized.
次に、請求項3に記載した発明は、請求項1または2に記載した発明であって、前記制御電圧印加手段と前記可変抵抗素子との間に接続され且つ前記可変抵抗素子へ印加する可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を、前記可変容量素子へ印加する可変容量素子側制御電圧と異なる値に変換する制御電圧変換手段を備え、
前記制御電圧変換手段は、前記容量値の変化による負性抵抗の変化分と前記抵抗値の変化による負性抵抗の変化分とを相殺するように、前記可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を変換することを特徴とする。
本発明によると、制御電圧変換手段により、制御電圧の印加による容量値の変化による負性抵抗の変化分と抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を、可変容量素子側制御電圧と異なる値に変換する。
このため、制御電圧を印加することにより生じる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、より効率的に相殺することが可能となり、制御電圧の変化により発生する負性抵抗の変化を、より効率的に抑制することが可能となる。
Next, the invention described in claim 3 is the invention described in
The control voltage conversion means adjusts the level and gain of the variable resistance element side control voltage so as to cancel out the change in the negative resistance due to the change in the capacitance value and the change in the negative resistance due to the change in the resistance value. At least one of them is converted.
According to the present invention, the control voltage converting means cancels the change in the negative resistance due to the change in the capacitance value due to the application of the control voltage and the change in the negative resistance due to the change in the resistance value. At least one of the level and gain of the control voltage is converted to a value different from the variable capacitor side control voltage.
For this reason, the change in negative resistance due to the change in the capacitance value of the variable capacitance element and the change in negative resistance due to the change in the resistance value of the variable resistance element caused by applying the control voltage can be more efficiently performed. It becomes possible to cancel out, and it becomes possible to more efficiently suppress the change in the negative resistance caused by the change in the control voltage.
本発明によれば、可変容量素子及び可変抵抗素子へ制御電圧を同時に印加することにより、制御電圧を印加することによる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、相殺することが可能となる。このため、部品点数の増加を抑制するとともに、制御電圧の変化により発生する負性抵抗の変化を抑制することが可能となり、安定した発振と広い周波数可変範囲を得ることが可能となる。 According to the present invention, by applying a control voltage to the variable capacitance element and the variable resistance element at the same time, by applying the control voltage, the change in the negative resistance due to the change in the capacitance value of the variable capacitance element and the variable resistance element It is possible to cancel out the change in the negative resistance due to the change in the resistance value. For this reason, it is possible to suppress an increase in the number of components and to suppress a change in negative resistance caused by a change in control voltage, and to obtain a stable oscillation and a wide frequency variable range.
以下、本発明の実施形態について、図面を参照しつつ説明する。
(第一実施形態)
まず、本発明の第一実施形態(以下、「本実施形態」と記載する)について、図面を参照しつつ説明する。
(構成)
まず、図1を参照して、本実施形態の構成を説明する。なお、上述した従来の電圧制御発振器と同様の構成については、同一符号を付して説明する。
図1は、本実施形態の電圧制御発振器1の構成を示す図である。
図1中に示すように、この電圧制御発振器1は、増幅回路Aと、二つの可変容量素子CLと、可変抵抗素子RVと、制御電圧印加手段2と、制御電圧変換手段4とを備えている。
増幅回路Aは、振動子Xに並列に接続されている。
また、増幅回路Aは、例えば、反転増幅回路を用いて形成されている。なお、本実施形態では、増幅回路Aを、反転増幅回路を用いて形成した場合を例に挙げて説明する。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
First, a first embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described with reference to the drawings.
(Constitution)
First, the configuration of the present embodiment will be described with reference to FIG. The same components as those of the above-described conventional voltage controlled oscillator will be described with the same reference numerals.
FIG. 1 is a diagram showing a configuration of a voltage controlled
As shown in FIG. 1, the voltage controlled
The amplifier circuit A is connected to the vibrator X in parallel.
The amplifier circuit A is formed using, for example, an inverting amplifier circuit. In the present embodiment, the case where the amplifier circuit A is formed using an inverting amplifier circuit will be described as an example.
振動子Xは、二箇所の接続端子6を介して増幅回路Aに接続されている。
また、振動子Xは、例えば、水晶振動子等の圧電振動子を用いて形成されている。なお、本実施形態では、振動子Xを、水晶振動子を用いて形成した場合を例に挙げて説明する。
各可変容量素子CLは、それぞれ、増幅回路Aの入力側及び出力側に接続されている。
また、各可変容量素子CLは、例えば、MOSトランジスタ型容量を用いて形成されている。なお、本実施形態では、各可変容量素子CLを、MOSトランジスタ型容量を用いて形成した場合を例に挙げて説明する。
The vibrator X is connected to the amplifier circuit A through two
The vibrator X is formed using a piezoelectric vibrator such as a quartz vibrator. In the present embodiment, the case where the vibrator X is formed using a crystal vibrator will be described as an example.
Each variable capacitance element C L is connected to the input side and the output side of the amplifier circuit A, respectively.
Each variable capacitance element C L is formed using, for example, a MOS transistor type capacitor. In the present embodiment, the case where each variable capacitance element CL is formed using a MOS transistor type capacitor will be described as an example.
また、各可変容量素子CLは、制御電圧印加手段2が印加する制御電圧Vcontにより、その容量値が変化する。具体的には、制御電圧Vcontの電圧値が増加するにつれて容量値が増加し、制御電圧Vcontの電圧値が減少するにつれて容量値が減少する。
可変抵抗素子RVは、振動子Xと増幅回路Aの出力側との間に接続されている。
また、可変抵抗素子RVは、例えば、MOSトランジスタを用いて形成されている。なお、本実施形態では、可変抵抗素子RVを、MOSトランジスタを用いて形成した場合を例に挙げて説明する。
Further, the capacitance value of each variable capacitance element C L changes according to the control voltage V cont applied by the control voltage application means 2. More specifically, the control voltage capacitance value increases as V voltage value of cont increases, the voltage value of the control voltage V cont is the capacitance value decreases with decreasing.
The variable resistance element R V is connected between the vibrator X and the output side of the amplifier circuit A.
The variable resistance element R V is formed using, for example, a MOS transistor. In the present embodiment, a case where the variable resistance element R V is formed using a MOS transistor will be described as an example.
また、可変抵抗素子RVは、制御電圧印加手段2が印加する制御電圧Vcontにより、その抵抗値が変化する。具体的には、制御電圧Vcontの電圧値が増加するにつれて抵抗値が減少し、制御電圧Vcontの電圧値が減少するにつれて抵抗値が増加する。
なお、本実施形態では、各可変容量素子CL及び可変抵抗素子RVを選択する際に、各可変容量素子CLと可変抵抗素子RVとの関係が、同じ値の制御電圧Vcontを各可変容量素子CL及び可変抵抗素子RVへ印加した場合に、各可変容量素子CLの容量値の変化による負性抵抗の変化分の増減と、可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分の増減が反対となる関係となる部品を選択する。
Further, the resistance value of the variable resistance element R V is changed by the control voltage V cont applied by the control
In the present embodiment, when selecting the respective variable capacitance elements C L and the variable resistor element R V, the relationship between each of the variable capacitance elements C L and the variable resistor element R V is, the control voltage V cont of the same value When applied to each variable capacitance element C L and variable resistance element R V , the amount of change in negative resistance due to the change in capacitance value of each variable capacitance element C L and the change in resistance value of variable resistance element R V Select the parts that have the opposite relationship between the increase and decrease of the negative resistance change due to.
制御電圧印加手段2は、各可変容量素子CL及び可変抵抗素子RVへ、制御電圧Vcontを同時に印加する。
制御電圧印加手段2が各可変容量素子CLへ印加する制御電圧Vcontは、振動子Xが発振する発振周波数を、所望の周波数へ制御するために必要な値とする。この値は、振動子X及び各可変容量素子CLに固有の特性に依存した値であり、予め設定する。なお、図1中及び以降の説明では、各可変容量素子CLへ印加する制御電圧Vcontを、「可変容量素子側制御電圧CVcont」と記載して、可変抵抗素子RVへ印加する制御電圧Vcontと区別する。
The control
The control voltage V cont applied by the control
制御電圧変換手段4は、制御電圧印加手段2と可変抵抗素子RVとの間に接続されている。
また、制御電圧変換手段4は、例えば、バッファーを用いて形成されている。なお、本実施形態では、制御電圧変換手段4を、バッファーを用いて形成した場合を例に挙げて説明する。
また、制御電圧変換手段4は、可変抵抗素子RVへ印加する制御電圧Vcontのレベル及びゲインのうち少なくとも一方を、可変容量素子側制御電圧CVcontと異なる値に変換する。なお、図1中及び以降の説明では、制御電圧変換手段4が変換して可変抵抗素子RVへ印加する制御電圧Vcontを、「可変抵抗素子側制御電圧RVcont」と記載して、上述した可変容量素子側制御電圧CVcontと区別する。
The control voltage conversion unit 4 is connected between the control
Further, the control voltage conversion means 4 is formed using, for example, a buffer. In the present embodiment, the case where the control voltage conversion means 4 is formed using a buffer will be described as an example.
Further, the control voltage converting means 4, at least one of the level and gain of the control voltage V cont is applied to the variable resistive element R V, into a value different from the variable capacitor the control voltage CV cont. In FIG. 1 and the following description, the control voltage V cont converted by the control voltage conversion means 4 and applied to the variable resistance element R V is referred to as “variable resistance element side control voltage RV cont ”, and is described above. It is distinguished from the variable capacitor side control voltage CV cont .
具体的には、制御電圧変換手段4は、可変容量素子側制御電圧CVcontを印加した各可変容量素子CLの容量値の変化による負性抵抗の変化分と、可変抵抗素子側制御電圧RVcontを印加した可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧RVcontのレベル及びゲインのうち少なくとも一方を変換する。 Specifically, the control voltage conversion means 4 includes the amount of change in the negative resistance due to the change in the capacitance value of each variable capacitance element C L to which the variable capacitance element side control voltage CV cont is applied, and the variable resistance element side control voltage RV. so as to cancel the variation of the negative resistance due to the change in the resistance value of the variable resistor element R V was applied to cont, converting at least one of the level and the gain of the variable resistive element the control voltage RV cont.
ここで、可変容量素子側制御電圧CVcontは、上述したように、振動子X及び各可変容量素子CLに固有の特性に依存した値であり、予め設定する。このため、可変抵抗素子側制御電圧RVcontのレベル及びゲインのうち少なくとも一方を変換する際には、予め設定した可変容量素子側制御電圧CVcontに応じて変換する。したがって、制御電圧変換手段4による、可変抵抗素子側制御電圧RVcontのレベル及びゲインのうち少なくとも一方の変換度合いは、予め設定した固有値となる。 Here, as described above, the variable capacitor side control voltage CV cont is a value depending on the characteristic unique to the vibrator X and each variable capacitor C L and is set in advance. For this reason, when converting at least one of the level and gain of the variable resistance element side control voltage RVcont , the conversion is performed according to the preset variable capacitance element side control voltage CVcont . Therefore, the degree of conversion of at least one of the level and the gain of the variable resistance element side control voltage RV cont by the control voltage conversion means 4 is a predetermined eigenvalue.
(動作)
次に、図1を参照しつつ、上記の構成を備えた電圧制御発振器1の動作について説明する。
電圧制御発振器1の作動時には、制御電圧印加手段2が、各可変容量素子CL及び可変抵抗素子RVへ、制御電圧Vcontを同時に印加する。具体的には、制御電圧印加手段2は、各可変容量素子CL及び制御電圧変換手段4へ、同じ値の制御電圧Vcontを、同時に印加する。
(Operation)
Next, the operation of the voltage controlled
When the voltage controlled
以下、制御電圧Vcont(可変容量素子側制御電圧CVcont)を印加した各可変容量素子CLに関する動作を説明する。
制御電圧印加手段2が各可変容量素子CLへ印加する可変容量素子側制御電圧CVcontは、振動子Xが発振する共振周波数を、所望の周波数とするために、発振周波数を所望の周波数へ制御するために必要な値に設定した電圧である。
したがって、可変容量素子側制御電圧CVcontを各可変容量素子CLへ印加すると、各可変容量素子CLの容量値が変化して、振動子Xが発振する発振周波数が、所望の周波数となる。
Hereinafter, the operation regarding each variable capacitance element C L to which the control voltage V cont (variable capacitance element side control voltage CV cont ) is applied will be described.
The variable capacitance element side control voltage CV cont applied by the control voltage application means 2 to each variable capacitance element C L is set to the desired frequency in order to set the resonance frequency at which the vibrator X oscillates to a desired frequency. The voltage is set to a value necessary for control.
Therefore, the application of a variable capacitance element the control voltage CV cont to the variable capacitance elements C L, and changes the capacitance value of the variable capacitance elements C L, the oscillation frequency of the oscillator X oscillates, the desired frequency .
次に、制御電圧Vcontを印加した制御電圧変換手段4に関する動作を説明する。
制御電圧変換手段4は、制御電圧印加手段2が印加する制御電圧Vcontを変換し、この変換した可変抵抗素子側制御電圧RVcontを、可変抵抗素子RVへ印加する。具体的には、各可変容量素子CLの容量値の変化による負性抵抗の変化分と可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧RVcontのレベル及びゲインのうち少なくとも一方を変換する。
Next, the operation relating to the control voltage conversion means 4 to which the control voltage V cont is applied will be described.
The control voltage conversion means 4 converts the control voltage V cont applied by the control voltage application means 2 and applies the converted variable resistance element side control voltage RV cont to the variable resistance element R V. Specifically, to cancel the variation of the negative resistance due to the change in the resistance value of the variable capacitance elements C L variation of the negative resistance due to the change of the capacitance value of the variable resistor element R V, a variable resistor At least one of the level and gain of the element side control voltage RV cont is converted.
ここで、各可変容量素子CLの容量値は、可変容量素子側制御電圧CVcontの電圧値が増加するにつれて増加し、可変容量素子側制御電圧CVcontの電圧値が減少するにつれて減少する。
一方、可変抵抗素子RVの抵抗値は、可変抵抗素子側制御電圧RVcontの電圧値が増加するにつれて減少し、可変抵抗素子側制御電圧RVcontの電圧値が減少するにつれて増加する。
したがって、可変抵抗素子側制御電圧RVcontを可変抵抗素子RVへ印加すると、可変抵抗素子RVの抵抗値が変化して、各可変容量素子CLの容量値の変化による負性抵抗の変化分と可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
Here, the capacitance value of each variable capacitance element C L increases as the voltage of the variable capacitor side control voltage CV cont increases, decreases as the voltage of the variable capacitor side control voltage CV cont decreases.
On the other hand, the resistance value of the variable resistor element R V decreases as the voltage value of the variable resistive element the control voltage RV cont increases, increases as the voltage value of the variable resistive element the control voltage RV cont decreases.
Therefore, the application of a variable resistive element the control voltage RV cont to the variable resistive element R V, the resistance value of the variable resistor element R V is changed, the change of the negative resistance due to the change of the capacitance value of each variable capacitance element C L minutes and variation of the negative resistance due to the change in the resistance value of the variable resistor element R V is canceled, the change of the negative resistance is suppressed.
具体的には、制御電圧Vcontが増加し、可変容量素子側制御電圧CVcontの電圧値が増加すると、各可変容量素子CLの容量値が増加して、負性抵抗が減少する。一方、制御電圧Vcontが増加し、可変抵抗素子側制御電圧RVcontの電圧値が増加すると、可変抵抗素子RVの抵抗値が減少して、負性抵抗が増加する。これにより、各可変容量素子CLの容量値の増加による負性抵抗の減少分と、可変抵抗素子RVの抵抗値の減少による負性抵抗の増加分が相殺され、負性抵抗の変化が抑制される。 More specifically, the control voltage V cont is increased, the voltage value of the variable capacitance element the control voltage CV cont increases, increasing the capacitance value of the variable capacitance elements C L, the negative resistance is decreased. On the other hand, when the control voltage V cont increases and the voltage value of the variable resistance element side control voltage RV cont increases, the resistance value of the variable resistance element R V decreases and the negative resistance increases. As a result, the decrease in the negative resistance due to the increase in the capacitance value of each variable capacitance element C L and the increase in the negative resistance due to the decrease in the resistance value of the variable resistance element R V are offset. It is suppressed.
また、制御電圧変換手段4が、各可変容量素子CLの容量値の変化による負性抵抗の変化分と可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧RVcontのレベル及びゲインのうち少なくとも一方を変換し、この変換した可変抵抗素子側制御電圧RVcontを、可変抵抗素子RVへ印加する。これにより、可変容量素子CLの容量値の変化による負性抵抗の変化分と可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分が、より効率的に相殺され、負性抵抗の変化が、より効率的に抑制される。 Also, as the control voltage converting means 4, to offset the respective variable capacitance elements C L variation of the negative resistance due to the change in the resistance value of the negative resistance change of the variable resistor element R V due to the change of the capacitance value of to convert at least one of the level and the gain of the variable resistive element the control voltage RV cont, the converted variable resistive element the control voltage RV cont, it applied to the variable resistive element R V. As a result, the change in the negative resistance due to the change in the capacitance value of the variable capacitance element C L and the change in the negative resistance due to the change in the resistance value of the variable resistance element R V are more effectively canceled out. Is more efficiently suppressed.
(第一実施形態の効果)
以下、本実施形態の効果を列挙する。
(1)本実施形態の電圧制御発振器1では、制御電圧印加手段2により、印加する制御電圧Vcontにより容量値が変化する可変容量素子CLと、印加する制御電圧Vcontにより抵抗値が変化する可変抵抗素子RVへ、制御電圧Vcontを同時に印加する。
このため、制御電圧Vcontを印加することにより生じる、可変容量素子CLの容量値の変化による負性抵抗の変化分と可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分とを相殺することが可能となり、制御電圧Vcontの変化により発生する負性抵抗の変化を抑制することが可能となる。
その結果、新たな部品を追加することなく、制御電圧Vcontの変化により発生する負性抵抗の変化を抑制することが可能となる。これにより、部品点数の増加を抑制して、コスト増加を抑制することが可能となるとともに、安定した発振と広い周波数可変範囲を得ることが可能となる。
(Effects of the first embodiment)
The effects of this embodiment are listed below.
(1) the voltage controlled
Therefore, a change in negative resistance due to a change in the capacitance value of the variable capacitance element C L and a change in negative resistance due to a change in the resistance value of the variable resistance element R V caused by applying the control voltage V cont Can be offset, and the change in the negative resistance caused by the change in the control voltage Vcont can be suppressed.
As a result, it is possible to suppress a change in negative resistance that occurs due to a change in the control voltage V cont without adding new parts. As a result, it is possible to suppress an increase in the number of parts and suppress an increase in cost, and it is possible to obtain a stable oscillation and a wide frequency variable range.
(2)本実施形態の電圧制御発振器1では、制御電圧変換手段4により、制御電圧Vcontの印加による容量値の変化による負性抵抗の変化分と抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧RVcontのレベル及びゲインのうち少なくとも一方を、可変容量素子側制御電圧CVcontと異なる値に変換する。
このため、可変容量素子側制御電圧CVcontを印加することにより生じる可変容量素子の容量値の変化による負性抵抗の変化分と、可変抵抗素子側制御電圧RVcontを印加することにより生じる可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、より効率的に相殺することが可能となる。
その結果、制御電圧変換手段4を備えていない構成の電圧制御発振器1と比較して、制御電圧Vcontの変化により発生する負性抵抗の変化を、より効率的に抑制することが可能となる。
(2) In the voltage controlled
Therefore, the change in the negative resistance due to the change in the capacitance value of the variable capacitance element caused by applying the variable capacitance element side control voltage CV cont and the variable resistance caused by applying the variable resistance element side control voltage RV cont It becomes possible to more efficiently cancel out the change in the negative resistance due to the change in the resistance value of the element.
As a result, the negative resistance change caused by the change in the control voltage V cont can be more efficiently suppressed as compared with the voltage controlled
(応用例)
以下、本実施形態の応用例を列挙する。
(1)本実施形態の電圧制御発振器1では、制御電圧変換手段4を備える構成としたが、これに限定するものではなく、制御電圧変換手段4を備えていない構成としてもよい。
(2)本実施形態の電圧制御発振器1では、増幅回路Aのみが、振動子Xに並列に接続されている構成としたが、これに限定するものではない。すなわち、例えば、図2中に示すように、増幅回路Aを、動作点を決定するための抵抗素子ROを備える構成とし、増幅回路A及び抵抗素子ROが、振動子Xに並列に接続されている構成としてもよい。なお、図2は、本実施形態の変形例を示す図である。
(Application examples)
Hereinafter, application examples of this embodiment will be listed.
(1) Although the voltage controlled
(2) In the voltage controlled
(第二実施形態)
次に、本発明の第二実施形態(以下、「本実施形態」と記載する)について、図面を参照しつつ説明する。
(構成)
まず、図3を参照して、本実施形態の構成を説明する。なお、上述した第一実施形態のものと同様の構成については、詳細な説明を省略する。
図3は、本実施形態の電圧制御発振器1の構成を示す図である。
図3中に示すように、本実施形態の電圧制御発振器1は、各可変容量素子CL及び可変抵抗素子RVが、共に、MOSトランジスタで形成されている点と、制御電圧変換手段を備えていない点を除き、上述した第一実施形態のものと同様の構成を有する。なお、図3中では、各可変容量素子CLを形成しているMOSトランジスタを「MOSC」と記載し、可変抵抗素子RVを形成しているMOSトランジスタを「MOSR」と記載する。
(Second embodiment)
Next, a second embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described with reference to the drawings.
(Constitution)
First, the configuration of the present embodiment will be described with reference to FIG. Detailed description of the same configuration as that of the first embodiment described above will be omitted.
FIG. 3 is a diagram showing a configuration of the voltage controlled
As shown in FIG. 3, the voltage controlled
各可変容量素子CLを形成しているMOSトランジスタと、可変抵抗素子RVを形成しているMOSトランジスタは、制御電圧Vcontの印加によるチャネルの変化分が同一または略同一のMOSトランジスタとする。
各可変容量素子CLを形成しているMOSトランジスタは、共に、ソースとドレインを短絡(ショート)させて形成されている。
また、各可変容量素子CLを形成しているMOSトランジスタは、制御電圧Vcontの印加によりチャネルが形成され、このチャネルの変化分に応じて容量値が変化する。具体的には、チャネルが増加するにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
The MOS transistor forming each variable capacitance element C L and the MOS transistor forming the variable resistance element R V are the MOS transistors having the same or substantially the same change in channel due to application of the control voltage V cont. .
Both MOS transistors forming each variable capacitance element CL are formed by short-circuiting the source and drain.
Further, in the MOS transistor forming each variable capacitance element C L , a channel is formed by applying the control voltage V cont , and the capacitance value changes according to the change in the channel. Specifically, the capacity value increases as the number of channels increases, and the capacity value decreases as the number of channels decreases.
可変抵抗素子RVを形成しているMOSトランジスタは、その抵抗値が最低となった状態で、このMOSトランジスタを流れる電圧を制御するための抵抗素子R2を備えている。これにより、可変抵抗素子RVを形成しているMOSトランジスタと抵抗素子R2は、振動子Xと増幅回路Aの出力側との間に、並列に接続されている。
また、可変抵抗素子RVを形成しているMOSトランジスタは、制御電圧Vcontの印加によりチャネルが形成され、このチャネルの変化分に応じて抵抗値が変化する。具体的には、チャネルが増加するにつれて抵抗値が減少し、チャネルが減少するにつれて抵抗値が増加する。
その他の構成は、上述した第一実施形態と同様である。
The MOS transistor forming the variable resistance element R V includes a resistance element R 2 for controlling the voltage flowing through the MOS transistor in a state where the resistance value is minimized. Thus, the MOS transistor forming the variable resistance element R V and the resistance element R 2 are connected in parallel between the vibrator X and the output side of the amplifier circuit A.
In the MOS transistor forming the variable resistance element R V , a channel is formed by applying the control voltage V cont , and the resistance value changes according to the change in the channel. Specifically, the resistance value decreases as the channel increases, and the resistance value increases as the channel decreases.
Other configurations are the same as those of the first embodiment described above.
(動作)
次に、図3を参照しつつ、上記の構成を備えた電圧制御発振器1の動作について説明する。なお、以下の説明では、上述した第一実施形態と異なる点を中心に記載する。
電圧制御発振器1の作動時には、制御電圧印加手段2が、各可変容量素子CL及び可変抵抗素子RVへ、同じ値の制御電圧Vcontを同時に印加する。
制御電圧Vcontを各可変容量素子CLへ印加すると、各可変容量素子CLの容量値が変化して、振動子Xが発振する発振周波数が、所望の周波数となる。
ここで、各可変容量素子CLを形成しているMOSトランジスタは、制御電圧Vcontの印加によりチャネルが形成されるにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
(Operation)
Next, the operation of the voltage controlled
When the voltage controlled
Applying a control voltage V cont to the variable capacitance elements C L, and changes the capacitance value of the variable capacitance elements C L, the oscillation frequency of the oscillator X oscillates, the desired frequency.
Here, the MOS transistor forming each variable capacitance element C L increases in capacitance value as the channel is formed by application of the control voltage V cont and decreases as the channel decreases.
一方、可変抵抗素子RVを形成しているMOSトランジスタは、制御電圧Vcontの印加により形成されるチャネルが増加するにつれて抵抗値が減少し、チャネルが減少するにつれて抵抗値が増加する。
したがって、同じ値の制御電圧Vcontを各可変容量素子CL及び可変抵抗素子RVへ同時に印加すると、各可変容量素子CLの容量値の変化による負性抵抗の変化分と可変抵抗素子RVの抵抗値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
On the other hand, in the MOS transistor forming the variable resistance element R V , the resistance value decreases as the number of channels formed by applying the control voltage V cont increases, and the resistance value increases as the number of channels decreases.
Therefore, when the control voltage V cont having the same value is simultaneously applied to each variable capacitance element C L and variable resistance element R V , the change in the negative resistance due to the change in the capacitance value of each variable capacitance element C L and the variable resistance element R The change in the negative resistance due to the change in the resistance value of V is canceled out, and the change in the negative resistance is suppressed.
具体的には、制御電圧Vcontが増加し、制御電圧Vcontの印加により形成されるチャネルが増加すると、各可変容量素子CLの容量値が増加して、負性抵抗が減少する。一方、制御電圧Vcontが増加し、制御電圧Vcontの印加により形成されるチャネルが増加すると、可変抵抗素子RVの抵抗値が減少して、負性抵抗が増加する。これにより、各可変容量素子CLの容量値の増加による負性抵抗の減少分と、可変抵抗素子RVの抵抗値の減少による負性抵抗の増加分が相殺され、負性抵抗の変化が抑制される。 More specifically, the control voltage V cont is increased, the channel formed by the application of a control voltage V cont is increased, increasing the capacitance value of the variable capacitance elements C L, the negative resistance is decreased. On the other hand, when the control voltage V cont increases and the number of channels formed by applying the control voltage V cont increases, the resistance value of the variable resistance element R V decreases and the negative resistance increases. As a result, the decrease in the negative resistance due to the increase in the capacitance value of each variable capacitance element C L and the increase in the negative resistance due to the decrease in the resistance value of the variable resistance element R V are offset. It is suppressed.
ここで、本実施形態では、各可変容量素子CL及び可変抵抗素子RVを、制御電圧Vcontの印加によるチャネルの変化分が同一または略同一のMOSトランジスタで形成する。
これにより、制御電圧Vcontの印加による、可変容量素子CLの容量値の変化特性と可変抵抗素子RVの抵抗値の変化特性は、同一または略同一となるため、制御電圧Vcontを共通化することが可能となる。
その他の動作は、上述した第一実施形態と同様である。
Here, in this embodiment, each variable capacitance element C L and variable resistance element R V are formed of MOS transistors having the same or substantially the same change in channel due to application of the control voltage V cont .
As a result, the change characteristic of the capacitance value of the variable capacitance element C L and the change characteristic of the resistance value of the variable resistance element R V due to the application of the control voltage V cont are the same or substantially the same, so the control voltage V cont is shared. Can be realized.
Other operations are the same as those in the first embodiment described above.
(第二実施形態の効果)
以下、本実施形態の効果を記載する。
(1)本実施形態の電圧制御発振器1では、可変容量素子CL及び可変抵抗素子RVを、制御電圧Vcontの印加によるチャネルの変化分が同一または略同一のMOSトランジスタで形成する。
このため、制御電圧Vcontの印加による、可変容量素子CLの容量値の変化特性と可変抵抗素子RVの抵抗値の変化特性が同一または略同一となり、可変容量素子CL及び可変抵抗素子RVへ印加する制御電圧を共通化することが可能となる。
その結果、制御電圧Vcontを、振動子Xが発振する発振周波数を、所望の周波数へ制御するために必要な値とするとともに、負性抵抗を抑制することが可能な値に設定することが容易となる。
(Effect of the second embodiment)
Hereinafter, effects of the present embodiment will be described.
(1) In the voltage controlled
Therefore, the control by the application of the voltage V cont, variable capacitance elements C L change characteristics of the resistance value of the change characteristics and the variable resistive element R V capacitance value becomes equal to or substantially equal, the variable capacitance element C L and the variable resistor element It becomes possible to share the control voltage applied to R V.
As a result, the control voltage V cont can be set to a value necessary for controlling the oscillation frequency at which the vibrator X oscillates to a desired frequency and to suppress negative resistance. It becomes easy.
(応用例)
以下、本実施形態の応用例を記載する。
(1)本実施形態の電圧制御発振器1では、可変容量素子CLを形成しているMOSトランジスタ(MOSC)を、ソースとドレインを短絡させて形成しているが、これに限定するものではない。すなわち、例えば、図4中に示すように、可変容量素子CLを形成しているMOSトランジスタ(MOSC)を、ソースとドレインを短絡させずに、ソースとドレインとのどちらかを開放した状態で形成してもよい。なお、図4は、本実施形態の変形例を示す図である。
(Application examples)
Hereinafter, application examples of this embodiment will be described.
(1) In the voltage controlled
(第三実施形態)
次に、本発明の第三実施形態(以下、「本実施形態」と記載する)について、図面を参照しつつ説明する。
(構成)
まず、図5を参照して、本実施形態の構成を説明する。なお、上述した第一実施形態のものと同様の構成については、詳細な説明を省略する。
図5は、本実施形態の電圧制御発振器1の構成を示す図である。
図5中に示すように、本実施形態の電圧制御発振器1は、上述した第二実施形態における二つの可変容量素子のうち一方と可変抵抗素子とを、一つのMOSトランジスタを共用して形成する点と、制御電圧変換手段を備えていない点を除き、上述した第一実施形態のものと同様の構成を有する。
(Third embodiment)
Next, a third embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described with reference to the drawings.
(Constitution)
First, the configuration of the present embodiment will be described with reference to FIG. Detailed description of the same configuration as that of the first embodiment described above will be omitted.
FIG. 5 is a diagram showing a configuration of the voltage controlled
As shown in FIG. 5, the voltage controlled
なお、図5中では、二つの可変容量素子のうち一方と可変抵抗素子とを形成しているMOSトランジスタを「MOSRC」と記載し、二つの可変容量素子のうち他方を形成しているMOSトランジスタを「MOSC」と記載する。また、以降の説明では、一つのMOSトランジスタを共用して形成した、二つの可変容量素子のうち一方と可変抵抗素子を共用する素子を、「共用素子E1」と記載する。同様に、二つの可変容量素子のうち他方の素子を、「単一素子E2」と記載する。 In FIG. 5, the MOS transistor forming one of the two variable capacitance elements and the variable resistance element is referred to as “MOSRC”, and the MOS transistor forming the other of the two variable capacitance elements. Is described as “MOSC”. In the following description, an element formed by sharing one MOS transistor and sharing a variable resistance element with one of two variable capacitance elements will be referred to as “shared element E 1 ”. Similarly, the other element of the two variable capacitance elements is referred to as “single element E 2 ”.
共用素子E1を形成しているMOSトランジスタと、単一素子E2を形成しているMOSトランジスタは、例えば、制御電圧Vcontの印加によるチャネルの変化分が同一または略同一のMOSトランジスタとする。
共用素子E1を形成しているMOSトランジスタは、その抵抗値が最低となった状態で、このMOSトランジスタを流れる電圧を制御するための抵抗素子R2を備えている。これにより、共用素子E1を形成しているMOSトランジスタと抵抗素子R2は、振動子Xと増幅回路Aの出力側との間に、並列に接続されている。
The MOS transistor forming the shared element E 1 and the MOS transistor forming the single element E 2 are, for example, MOS transistors whose channel changes due to application of the control voltage V cont are the same or substantially the same. .
The MOS transistor forming the shared element E 1 includes a resistance element R 2 for controlling the voltage flowing through the MOS transistor in a state where the resistance value is minimized. As a result, the MOS transistor forming the shared element E 1 and the resistor element R 2 are connected in parallel between the vibrator X and the output side of the amplifier circuit A.
また、共用素子E1を形成しているMOSトランジスタは、制御電圧Vcontの印加によりチャネルが形成され、このチャネルの変化分に応じて容量値及び抵抗値が変化する。具体的には、チャネルが増加するにつれて容量値が増加するとともに抵抗値が減少し、チャネルが減少するにつれて容量値が減少するとともに抵抗値が増加する。
なお、本実施形態では、図5中に示すように、上述した第二実施形態における二つの可変容量素子のうち一方及び可変抵抗素子の全てを、一つのMOSトランジスタを共用して形成する
In the MOS transistor forming the shared element E 1 , a channel is formed by applying the control voltage V cont , and the capacitance value and the resistance value change according to the change in the channel. Specifically, as the channel increases, the capacitance value increases and the resistance value decreases, and as the channel decreases, the capacitance value decreases and the resistance value increases.
In this embodiment, as shown in FIG. 5, one of the two variable capacitance elements in the second embodiment described above and all of the variable resistance elements are formed by sharing one MOS transistor.
単一素子E2を形成しているMOSトランジスタは、ソースとドレインを短絡させて形成する。
また、単一素子E2を形成しているMOSトランジスタは、制御電圧Vcontの印加によりチャネルが形成され、このチャネルの変化分に応じて容量値が変化する。具体的には、チャネルが増加するにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
その他の構成は、上述した第一実施形態と同様である。
The MOS transistor forming the single element E 2 is formed by short-circuiting the source and drain.
In the MOS transistor forming the single element E 2 , a channel is formed by applying the control voltage V cont , and the capacitance value changes according to the change in the channel. Specifically, the capacity value increases as the number of channels increases, and the capacity value decreases as the number of channels decreases.
Other configurations are the same as those of the first embodiment described above.
(動作)
次に、図5を参照しつつ、上記の構成を備えた電圧制御発振器1の動作について説明する。なお、以下の説明では、上述した第二実施形態と異なる点を中心に記載する。
電圧制御発振器1の作動時には、制御電圧印加手段2が、共用素子E1及び単一素子E2へ、同じ値の制御電圧Vcontを同時に印加する。
制御電圧Vcontを共用素子E1及び単一素子E2へ印加すると、共用素子E1及び単一素子E2の容量値が変化して、振動子Xが発振する発振周波数が、所望の周波数となる。
ここで、共用素子E1を形成しているMOSトランジスタは、制御電圧Vcontの印加により形成されるチャネルが増加するにつれて容量値が増加するとともに抵抗値が減少し、チャネルが減少するにつれて容量値が減少するとともに抵抗値が増加する。
(Operation)
Next, the operation of the voltage controlled
When the voltage controlled
Applying a control voltage V cont to the shared elements E 1 and a single element E 2, and changes the capacitance value of the shared elements E 1 and a single element E 2, the oscillation frequency of the oscillator X oscillates the desired frequency It becomes.
Here, in the MOS transistor forming the shared element E 1 , the capacitance value increases and the resistance value decreases as the number of channels formed by application of the control voltage V cont increases, and the capacitance value decreases as the number of channels decreases. As the value decreases, the resistance value increases.
一方、単一素子E2を形成しているMOSトランジスタは、制御電圧Vcontの印加により形成されるチャネルが増加するにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
したがって、同じ値の制御電圧Vcontを共用素子E1及び単一素子E2へ同時に印加すると、共用素子E1の容量値及び抵抗値の変化による負性抵抗の変化分と単一素子E2の容量値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
On the other hand, in the MOS transistor forming the single element E 2 , the capacitance value increases as the number of channels formed by application of the control voltage V cont increases, and the capacitance value decreases as the number of channels decreases.
Therefore, when the control voltage V cont having the same value is simultaneously applied to the shared element E 1 and the single element E 2 , the change in the negative resistance due to the change in the capacitance value and resistance value of the shared element E 1 and the single element E 2. The change in the negative resistance due to the change in the capacitance value is offset, and the change in the negative resistance is suppressed.
これにより、共用素子E1の容量値及び抵抗値の変化による負性抵抗の変化分と、単一素子E2の容量値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
ここで、本実施形態では、上述した第二実施形態における二つの可変容量素子のうち一方と可変抵抗素子とを、一つのMOSトランジスタ(「MOSRC」)を共用して形成する。
これにより、一つのMOSトランジスタが、可変容量素子と可変抵抗素子とを形成するため、可変容量素子と可変抵抗素子とのマッチングが悪化するという問題が発生せず、可変容量素子及び可変抵抗素子の動作を安定させることが可能となる。
その他の動作は、上述した第一実施形態と同様である。
As a result, the change in the negative resistance due to the change in the capacitance value and the resistance value of the shared element E 1 and the change in the negative resistance due to the change in the capacitance value of the single element E 2 are canceled out. Is suppressed.
Here, in this embodiment, one of the two variable capacitance elements in the second embodiment described above and the variable resistance element are formed by sharing one MOS transistor (“MOSRC”).
Accordingly, since one MOS transistor forms a variable capacitance element and a variable resistance element, there is no problem that matching between the variable capacitance element and the variable resistance element is deteriorated. The operation can be stabilized.
Other operations are the same as those in the first embodiment described above.
(第三実施形態の効果)
以下、本実施形態の効果を記載する。
(1)本実施形態の電圧制御発振器1では、可変容量素子及び可変抵抗素子を、一つのMOSトランジスタを共用して形成する。
このため、一つのMOSトランジスタが、可変容量素子と可変抵抗素子とを形成するため、可変容量素子と可変抵抗素子とのマッチングが悪化するという問題が発生せず、可変容量素子及び可変抵抗素子の動作を安定させることが可能となる。
その結果、部品点数を減少させて、コストを低減することが可能となるとともに、安定した発振と広い周波数可変範囲を得ることが可能となる。
(Effect of the third embodiment)
Hereinafter, effects of the present embodiment will be described.
(1) In the voltage controlled
For this reason, since one MOS transistor forms a variable capacitance element and a variable resistance element, there is no problem that matching between the variable capacitance element and the variable resistance element deteriorates. The operation can be stabilized.
As a result, it is possible to reduce the number of parts and reduce costs, and it is possible to obtain stable oscillation and a wide frequency variable range.
(応用例)
以下、本実施形態の応用例を記載する。
(1)本実施形態の電圧制御発振器1では、可変容量素子及び可変抵抗素子の全てを、一つのMOSトランジスタを共用して形成したが、これに限定するものではない。すなわち、例えば、図6中に示すように、可変容量素子CL及び可変抵抗素子RVの一部を、一つのMOSトランジスタを共用して形成してもよい。なお、図6は、本実施形態の変形例を示す図である。
(Application examples)
Hereinafter, application examples of this embodiment will be described.
(1) In the voltage controlled
1 電圧制御発振器
2 制御電圧印加手段
4 制御電圧変換手段
6 接続端子
A 増幅回路
CL 可変容量素子
RV 可変抵抗素子
X 振動子
Vcont 制御電圧
CVcont 可変容量素子側制御電圧
RVcont 可変抵抗素子側制御電圧
MOSC 可変容量素子CLを形成しているMOSトランジスタ
MOSR 可変抵抗素子RVを形成しているMOSトランジスタ
MOSRC 可変容量素子と可変抵抗素子とを形成しているMOSトランジスタ
E1 共用素子
E2 単一素子
RO 抵抗素子
R1 抵抗素子
DESCRIPTION OF
Claims (3)
前記可変容量素子及び前記可変抵抗素子を、前記制御電圧の印加によるチャネルの変化分が同一または略同一のMOSトランジスタで形成することを特徴とする電圧制御発振器。 An amplifier circuit connected in parallel to the vibrator, a variable capacitance element that is connected to the input side of the amplifier circuit and whose capacitance value changes according to the applied control voltage, and the output circuit that is connected to and applied to the output side of the amplifier circuit A variable resistance element that is connected between at least one of the variable capacitance elements whose capacitance value is changed by a control voltage and the output side of the vibrator and the amplification circuit and whose resistance value is changed by the applied control voltage; Control voltage application means for simultaneously applying the control voltage to the variable capacitance element and the variable resistance element ,
It said variable capacitance element and the variable resistance element, a voltage controlled oscillator variation of the channel by application of the control voltage is characterized that you formed in the same or substantially the same MOS transistor.
前記可変容量素子及び前記可変抵抗素子を、一つの前記MOSトランジスタを共用して形成することを特徴とする電圧制御発振器。 An amplifier circuit connected in parallel to the vibrator, a variable capacitance element that is connected to the input side of the amplifier circuit and whose capacitance value changes according to the applied control voltage, and the output circuit that is connected to and applied to the output side of the amplifier circuit A variable resistance element that is connected between at least one of the variable capacitance elements whose capacitance value is changed by a control voltage and the output side of the vibrator and the amplification circuit and whose resistance value is changed by the applied control voltage; Control voltage application means for simultaneously applying the control voltage to the variable capacitance element and the variable resistance element,
A voltage-controlled oscillator, wherein the variable capacitance element and the variable resistance element are formed by sharing one MOS transistor .
前記制御電圧変換手段は、前記容量値の変化による負性抵抗の変化分と前記抵抗値の変化による負性抵抗の変化分とを相殺するように、前記可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を変換することを特徴とする請求項1または2に記載した電圧制御発振器。 A variable capacitance element that is connected between the control voltage applying means and the variable resistance element and applies at least one of the level and gain of the variable resistance element side control voltage applied to the variable resistance element to the variable capacitance element Control voltage conversion means for converting to a value different from the side control voltage,
The control voltage conversion means adjusts the level and gain of the variable resistance element side control voltage so as to cancel out the change in the negative resistance due to the change in the capacitance value and the change in the negative resistance due to the change in the resistance value. The voltage controlled oscillator according to claim 1, wherein at least one of them is converted .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291510A JP5129092B2 (en) | 2008-11-13 | 2008-11-13 | Voltage controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291510A JP5129092B2 (en) | 2008-11-13 | 2008-11-13 | Voltage controlled oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118967A JP2010118967A (en) | 2010-05-27 |
JP5129092B2 true JP5129092B2 (en) | 2013-01-23 |
Family
ID=42306318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291510A Active JP5129092B2 (en) | 2008-11-13 | 2008-11-13 | Voltage controlled oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5129092B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6106018B2 (en) * | 2013-04-24 | 2017-03-29 | ルネサスエレクトロニクス株式会社 | Semiconductor device, oscillation circuit, and signal processing system |
US11362623B2 (en) | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5349315Y2 (en) * | 1973-11-07 | 1978-11-27 | ||
JPH0846473A (en) * | 1994-07-27 | 1996-02-16 | Mitsubishi Electric Corp | Microwave variable attenuator |
JP2003283249A (en) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | Quartz oscillator circuit and electronic apparatus using the same |
JP4155447B2 (en) * | 2002-09-30 | 2008-09-24 | 京セラキンセキ株式会社 | Oscillator circuit |
JP2006060797A (en) * | 2004-07-23 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Voltage controlled oscillator |
EP2482447A1 (en) * | 2005-12-15 | 2012-08-01 | Asahi Kasei EMD Corporation | Voltage controlled oscillator |
JP2008078898A (en) * | 2006-09-20 | 2008-04-03 | Matsushita Electric Ind Co Ltd | Variable attenuation circuit |
-
2008
- 2008-11-13 JP JP2008291510A patent/JP5129092B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010118967A (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058941B2 (en) | Voltage control type temperature compensation piezoelectric oscillator | |
US8037755B2 (en) | Physical quantity sensor | |
JP5129394B2 (en) | Oscillator | |
JP5839884B2 (en) | Temperature compensated crystal oscillator | |
JP2006237463A (en) | Mos variable capacitor, and voltage-control oscillator using same | |
JP5129092B2 (en) | Voltage controlled oscillator | |
EP3182583B1 (en) | Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise | |
JP2008306331A (en) | Semiconductor integrated circuit device | |
JP5299628B2 (en) | Temperature compensated voltage generation circuit, temperature compensated oscillation circuit | |
WO2021205695A1 (en) | Variable-capacitance element and oscillator comprising same | |
US10193557B2 (en) | Oscillation control apparatus and oscillation apparatus | |
JP2009075060A (en) | Physical quantity sensor | |
JP6339252B2 (en) | Oscillation control device and oscillation device | |
JP2006033238A (en) | Voltage-controlled oscillator | |
JP2009075060A6 (en) | Physical quantity sensor | |
JP5839936B2 (en) | Crystal oscillator | |
JP5147221B2 (en) | Voltage controlled SAW oscillation circuit | |
JP5556928B2 (en) | Temperature compensated voltage generation circuit, temperature compensated oscillation circuit | |
WO2005046046A1 (en) | Crystal oscillator | |
JP5198971B2 (en) | Oscillator circuit | |
JP4634459B2 (en) | Varactor equipment with low temperature dependence | |
JP2006222645A (en) | Temperature-compensated oscillator | |
JP5098979B2 (en) | Piezoelectric oscillator | |
KR101726973B1 (en) | Ring oscillator | |
JP2010028335A (en) | Colpitts oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5129092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |