JP5121380B2

JP5121380B2 - パルス変調器

Info

Publication number: JP5121380B2
Application number: JP2007264660A
Authority: JP
Inventors: 治夫小島; 和博菅藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-10-10
Filing date: 2007-10-10
Publication date: 2013-01-16
Anticipated expiration: 2027-10-10
Also published as: JP2009092565A

Description

本発明は、例えば信号の波形整形を行うドライバー回路に用いて好適なパルス変調器に関する。

レーダ装置は、所定の繰り返し周波数をもつ基準のパルス波を用いて搬送波をパルス変調して変調した高周波信号を送信する。高周波信号は物体によって反射されて、レーダ装置は反射された信号を受信する。レーダ装置は、受信した高周波信号からパルス波を復調し、このパルス波と基準のパルス波とを比較することによって、レーダ装置と、反射が行われたときの物体の位置との間の距離を把握する。パルス波は、パルス変調器によって生成される。

図５は従来のパルス変調器の回路図である。同図のパルス変調器はパルス波の波形整形を行って波形整形をしたパルス波を用いて搬送波をドライブするものであり、高周波スイッチング素子としてＮチャネルのＭＥＳＦＥＴ（以下、ＦＥＴと呼ぶ）を使用している。高周波信号が入力される入力端子５１には高周波信号に含まれるＤＣ成分をカットするためのキャパシタ５２の一端が接続されており、このキャパシタ５２の他端には、ＦＥＴ５３のソース電極と抵抗５４の一端とが接続されている。抵抗５４の他端は接地される。ＦＥＴ５３のドレイン電極はＤＣ成分のカット用のキャパシタ５５の一端に接続されており、このキャパシタ５５の他端は高周波信号が出力される出力端子５６に接続されている。また、端子５７には波形整形用の抵抗５８の一端が接続される。この抵抗５８の他端はＦＥＴ５３のゲート電極と波形整形用のキャパシタ５９の一端とに接続されている。このキャパシタ５９の他端は接地される。

ここで、出力端子５６から出力される変調信号のスペクトラムは、図６（ａ）に示されるように、ｓｉｎＸ／Ｘで表される形状と同じ形状の周波数特性を有する。このスペクトラムの占有帯域幅は広がっており、占有帯域よりも大きい帯域と小さい帯域とにおいては、スペクトラムレベルについての規格を満たすことが必要である。

端子５７に図７（ａ）に示すような波形をもつ制御信号が入力された場合、抵抗５８とキャパシタ５９とによって、この制御信号の波形は整形されて、ＦＥＴ５３のゲート電極へ加わるゲート電圧の波形は図７（ｂ）に示すようになる。このゲート電圧の波形の立上り時間と立下り時間とは共に、抵抗５８及びキャパシタ５９により決定される時定数によって決まる。出力端子５６における高周波信号のスペクトラムは図６（ｂ）に示すようになり、この占有帯域幅は図６（ａ）に示すスペクトラムの占有帯域幅よりも狭い。

また、レーダ装置は、変調信号を図７（ａ）の時間Ｔ１の間送信した後、送受信の処理を切り替える。この切り替えは時間Ｔ２を要し、切り替えの後、レーダ装置は時間Ｔ３の受信動作を開始する。電磁波の往復に要する時間内では、レーダ装置は、物体を探知することができない。そこで、レーダ装置が物体への探知距離を短くするためには、送受信の切り替えに要する時間Ｔ２を短くする必要がある。

パルスの波形整形に関しては、従来、入力された矩形波を第１の信号と第２の信号に分ける分配回路と、第１及び第２の信号の間に遅延時間差を生じさせる遅延回路と、トランジスタを含んで構成され第１及び第２の信号を入力して遅延時間差に対応したパルス幅を有する第１のパルスを発生させる波形整形回路とを備えた短パルス発生回路が知られている（例えば特許文献１参照）。
特開２００５−４９２００号公報

しかしながら、図６（ｂ）の例で説明したような波形整形が行われた場合には、波形のパルスの立下り時間が長い。このため、最小探知距離が大きくなり、レーダ装置は探知距離を短くすることができないという欠点がある。

そこで本発明は、上記の課題に鑑み、変調信号のスペクトラムの占有帯域幅に影響を与えずに、最小探知距離を改善することが可能なパルス変調器を提供することを目的とする。

このため、本発明の一態様によれば、電界効果トランジスタのソース電極およびドレイン電極間を流れる高周波信号をパルス変調するパルス変調器であって、前記電界効果トランジスタのゲート電極に一端が接続され他端が接地された波形整形用のキャパシタと、前記ゲート電極に一端が接続されパルス波が入力される制御端子に他端が接続された波形整形用の第一の抵抗と、一端が前記制御端子に接続された波形整形用の第二の抵抗と、前記ゲート電極に接続されたアノード端子およびこの第二の抵抗の他端に接続されたカソード端子を有し、このゲート電極の電圧を整流するダイオードと、を備えたことを特徴とするパルス変調器が提供される。

本発明のパルス変調器によれば、パルス変調された変調信号のスペクトラムの占有帯域幅の広がりを抑制でき、かつ最小探知距離を改善することができる。

以下、本発明の実施形態に係るパルス変調器について、図面を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。

図１は本発明の一実施形態に係るパルス変調器の回路図である。本発明の実施の形態に係るパルス変調器は、パルス波の波形整形を行って、波形整形をしたパルス波を用いて搬送波をドライブするものであり、図１に示すように、高周波スイッチング素子としてＦＥＴ１を用いている。

入力端子２には入力信号に含まれるＤＣ成分をカットするためのキャパシタ５の一端が接続されており、このキャパシタ５の他端はＦＥＴ１のソース電極と抵抗６の一端とに接続されている。抵抗６の他端は接地される。ＦＥＴ１のドレイン電極は、ＤＣ成分のカット用のキャパシタ７を介して出力端子４に接続されている。また、制御信号入力端子である制御端子３には第一の波形整形用抵抗８の一端と第二の波形整形用抵抗９の一端とが接続されている。この抵抗８の他端にはＦＥＴ１のゲート電極と、波形整形用のキャパシタ１０の一端とが接続されており、キャパシタ１０の他端は接地される。抵抗９の他端には整流用ダイオード１１のカソード端子が接続されており、このダイオード１１のアノード端子はＦＥＴ１のゲート電極に接続されている。抵抗９の抵抗値は抵抗８の抵抗値の１／１０以下にされている。

従って、本発明のパルス変調器は、制御端子３に第一の抵抗８の一端と第二の抵抗９の一端とを接続し、この抵抗８の他端をキャパシタ１０の一端とダイオード１１のアノード端子とＦＥＴ１のゲート端子とに各々接続し、また、キャパシタ１０の他端を接地し、ダイオード１１のカソード端子と抵抗９の他端とを接続して構成される。

これにより、本発明のパルス変調器は、入力端子２から入力される高周波信号を、制御端子３から入力されるパルス波によって変調し、生成した変調信号を出力端子４から出力する。例えば図２（ａ）に示すような連続波（ＣＷ）が入力端子２に入力された場合、出力端子４から出力される変調信号の波形は例えば図２（ｂ）に示されるようになる。このパルス変調器は、矩形状のパルス波を用いて変調波を生成する際に、このパルス波に含まれる複数の異なる周波数成分のうちの急峻な波形部分に相当する周波数成分を、送信しようとするパルス波から取り除くようにして波形整形を行う。本発明のパルス変調器は、パルス変調した変調信号のスペクトラムの帯域に広がりを小さくするともいえる。

ＦＥＴ１のゲート電極が有する容量値は小さいため、キャパシタ１０はチャージを行う。そして抵抗９はキャパシタ１０にチャージされた電荷を放電する。この抵抗９に直列に接続されたダイオード１１はキャパシタ１０の放電を行う。キャパシタ１０に抵抗９が接続されているため、キャパシタ１０にチャージされた電荷の急速な放電が防止される。従って、ＦＥＴ１のゲート電極へ加わるパルス波の立下りの部分がなだらかにされるので、変調信号のスペクトルの占有帯域の広がりが抑制される。また、本発明のパルス変調器は、パルス波がある程度ゆっくりと立下るようにし、かつパルス波の振幅が０になるまでの間に、受信動作が開始しないようにしている。

このような構成により、このパルス変調器が波形整形を行わない場合には、出力端子４から出力される高周波信号のスペクトラムは広い占有帯域幅を有する。図３（ａ）はパルス変調器の制御端子３に入力される制御信号の電圧Ｖｃの波形の一例を示す図である。図３（ｂ）は波形整形を行わない場合に図３（ａ）の波形が制御端子３へ入力されたときのＦＥＴ１のゲート電圧Ｖｇの波形の一例を示す図である。

本発明のパルス変調器が波形整形を行う場合、制御端子３に、図３（ａ）に示すような制御信号としてパルス波が入力されると、このパルス波は、抵抗８とキャパシタ１０とにより決まる時定数によって決定される時間で立上がる。一方、ダイオード１１に順方向バイアスが加わる間はダイオード１１はオン状態になるため、パルス波は抵抗９とキャパシタ１０とにより決まる時定数により決定される時間で立下がる。

図３（ｃ）は波形整形を行う場合に図３（ａ）の波形が制御端子３へ入力されたときのＦＥＴ１のゲート電圧の波形の一例を示す図である。本発明のパルス変調器が波形整形を行う場合には、ＦＥＴ１のゲート電極の電圧の波形は図３（ｃ）に示すように整形される。出力端子４から出力される高周波信号のスペクトラムは図４に示すようになり、このスペクトラムの占有帯域幅は、従来のパルス変調器が生成する変調信号のスペクトラム（図６（ａ））の占有帯域幅よりも狭くすることができる。これにより、パルス変調器は、パルス変調時の変調スペクトラムの占有帯域幅を保ったまま、最小探知距離を改善することができる。

さらに、本発明のパルス変調器によれば、抵抗９の抵抗値は、抵抗１０の抵抗値の１／１０以下であるため、従来のパルス変調器を用いた場合のパルスの立下がり時間よりもパルスの立下がり時間を大幅に短縮させることができる。その結果、最小探知距離が大幅に短縮される。

このように、本発明によれば、占有帯域幅に影響を与えずに、パルスの立ち上がり時間を短縮して最小探知距離を改善することが可能となる。

また、本発明がレーダ装置に用いられる場合には、レーダ装置から発射される占有帯域外におけるスプリアスに関する規格を満たすことができるため、このレーダ装置は、パルス変調した高周波信号のスプリアス発射の強度を法令により定められた値以下にすることができる。

上記の実施形態では、本発明がレーダ装置の波形整形用のドライバー回路に用いられる例を説明したが、本発明は波形整形を行う他の回路に適用することもできる。

上記の実施形態では、第二の波形整形用の抵抗９の抵抗値は第一の波形整形用の抵抗１０の抵抗値の１／１０以下にされていたが、この抵抗９の具体値はパルス波の立下り時間の設計値に応じて変更可能である。従って第二の波形整形用の抵抗９の抵抗値は最小探知距離に応じて種々変更可能である。

本発明の一実施形態に係るパルス変調器の回路図である。（ａ）は本発明のパルス変調器に入力される高周波信号の一例を示す図であり、（ｂ）は本発明のパルス変調器から出力される変調信号の波形の一例を示す図である。（ａ）は本発明のパルス変調器の端子に入力される制御信号の電圧波形の一例を示す図であり、（ｂ）は波形整形を行わない場合における電界効果トランジスタのゲート電圧の波形の一例を示す図であり、（ｃ）は波形整形を行う場合における電界効果トランジスタのゲート電圧の波形の一例を示す図である。本発明のパルス変調器から出力される波形整形された変調信号のスペクトラムの一例を示す図である。従来のパルス変調器の回路図である。（ａ）、（ｂ）はいずれも従来のパルス変調器が生成する変調信号のスペクトラムの一例を示す図である。（ａ）は従来のパルス変調器に入力される制御信号の波形の一例を示す図であり、（ｂ）は電界効果トランジスタのゲート電圧の波形の一例を示す図である。

符号の説明

１…電界効果トランジスタ、２…入力端子、３…制御端子、４…出力端子、５、７、１０…キャパシタ、６…抵抗、８…第１の抵抗、９…第２の抵抗、１１…ダイオード。

Claims

電界効果トランジスタのソース電極およびドレイン電極間を流れる高周波信号をパルス変調するパルス変調器であって、
前記電界効果トランジスタのゲート電極に一端が接続され他端が接地された波形整形用のキャパシタと、
前記ゲート電極に一端が接続されパルス波が入力される制御端子に他端が接続された波形整形用の第一の抵抗と、
一端が前記制御端子に接続された波形整形用の第二の抵抗と、
前記ゲート電極に接続されたアノード端子およびこの第二の抵抗の他端に接続されたカソード端子を有し、このゲート電極の電圧を整流するダイオードと、
を備えたことを特徴とするパルス変調器。
前記第二の抵抗の抵抗値は前記第一の抵抗の抵抗値の１／１０以下であることを特徴とする請求項１記載のパルス変調器。