JP5114898B2 - Package-type electronic component and method for manufacturing package-type electronic component - Google Patents
Package-type electronic component and method for manufacturing package-type electronic component Download PDFInfo
- Publication number
- JP5114898B2 JP5114898B2 JP2006242987A JP2006242987A JP5114898B2 JP 5114898 B2 JP5114898 B2 JP 5114898B2 JP 2006242987 A JP2006242987 A JP 2006242987A JP 2006242987 A JP2006242987 A JP 2006242987A JP 5114898 B2 JP5114898 B2 JP 5114898B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- getter
- wiring
- electronic component
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/04—Casings
- G01J5/041—Mountings in enclosures or in a particular environment
- G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
本発明は、検出素子その他の素子が真空雰囲気のキャビティ内に実装された電子部品及び電子部品の製造方法に関し、電子部品の小型化とともに、ゲッタ搭載量の増量を図ることのできる電子部品及び電子部品の製造方法に関する。 The present invention relates to an electronic component in which a detection element and other elements are mounted in a cavity in a vacuum atmosphere and a method for manufacturing the electronic component, and an electronic component and an electronic device capable of increasing the amount of getters mounted while reducing the size of the electronic component The present invention relates to a part manufacturing method.
素子が設けられた第1基板と、この基板に貼りあわされる第2基板とを有するパッケージ型の電子部品において、素子の入出力端子が、第2基板に設けられた貫通孔とその貫通孔に充填された導体とを含むように構成されたものが知られている(特許文献1参照)。特許文献1に記載された技術によれば、第2基板に形成された貫通孔を利用して各入出力端子を構成したため、パッケージを小型にすることができる。
In a package-type electronic component having a first substrate on which an element is provided and a second substrate attached to the substrate, input / output terminals of the element are provided in a through hole provided in the second substrate and the through hole. What is comprised so that a filled conductor may be included is known (refer patent document 1). According to the technique described in
しかしながら、特許文献1のように第2基板側(上面側)から配線を引き出す構造では、基板を積み重ねるスタック構造とした場合、配線の長さが長くなってしまうという問題があった。配線の長さが長くなると、動作速度が遅くなり、高速動作において不利となる不都合があった。また、特許文献1のように第2基板側(上面側)から配線を引き出す構造では、第2基板側から引き出した配線をレイアウトするためのスペースが必要となり、その分だけパッケージサイズが大きくなってしまうという問題があった。
However, in the structure in which the wiring is drawn from the second substrate side (upper surface side) as in
パッケージ型の電子部品は、デバイス素子やその駆動回路が高密度で配置されているため、そのダウンサイジングは一般に難しい。特に、素子が真空雰囲気乃至希ガス雰囲気で動作するものである場合、パッケージ内部表面から放出される放出ガス又はそのパッケージ外部から進入してくるリークガス等の不純ガスを除去するためのゲッタを多量に搭載するスペースが必要となるため、電子部品のダウンサイジングがより困難となる。さらに、素子が赤外線検出素子のように受光用の窓基板を備える場合、窓基板から入射する光を遮る位置にゲッタを配置することができないため、ゲッタ搭載スペースの配置位置が制限され、効率的なレイアウトが難しいという不都合があった。このように、ゲッタを搭載する必要のある真空パッケージ型に電子部品や、透過窓を有するパッケージ型の電子部品においては、パッケージサイズの小型化が難しいという問題があった。 Package-type electronic components are generally difficult to downsize because device elements and their drive circuits are arranged at high density. In particular, in the case where the device operates in a vacuum atmosphere or a rare gas atmosphere, a large amount of getters are provided for removing an impurity gas such as a released gas emitted from the inner surface of the package or a leak gas entering from the outside of the package. Since space for mounting is required, downsizing of electronic components becomes more difficult. Furthermore, when the element is provided with a window substrate for light reception like an infrared detection element, the getter cannot be disposed at a position that blocks light incident from the window substrate, so the arrangement position of the getter mounting space is limited and efficient. There was an inconvenience that difficult layout was difficult. As described above, there is a problem that it is difficult to reduce the package size in the case of an electronic component or a package-type electronic component having a transmission window in a vacuum package type in which a getter needs to be mounted.
本発明は、ゲッタの搭載可能量を増加させつつ、電子部品自体の小型化を図ることのできるパッケージ型電子部品及びパッケージ型電子部品の製造方法を提供することを目的とする。また、本発明は、パッケージの下側(底面側)から配線を引き出す構造を有するパッケージ型電子部品の製造方法を提供することを目的とする。 An object of the present invention is to provide a packaged electronic component and a method of manufacturing the packaged electronic component that can reduce the size of the electronic component itself while increasing the mountable amount of getters. Another object of the present invention is to provide a method for manufacturing a packaged electronic component having a structure in which wiring is drawn from the lower side (bottom surface side) of the package.
本発明によれば、真空雰囲気のキャビティ内に検出素子が実装されたパッケージ型電子部品であって、検出素子が配設される素子基板と、素子基板の受光側に配置される窓基板と、ゲッタが搭載され、素子基板の受光側とは反対側に配置されるゲッタ基板と、素子基板と窓基板との間に形成される第1空間と素子基板とゲッタ基板との間に形成される第2空間とを連通させる連通路と、を備えたパッケージ型電子部品が提供される。 According to the present invention, a package-type electronic component in which a detection element is mounted in a vacuum atmosphere cavity, an element substrate on which the detection element is disposed, a window substrate disposed on the light receiving side of the element substrate, A getter is mounted and formed between a getter substrate disposed on the opposite side of the light receiving side of the element substrate, a first space formed between the element substrate and the window substrate, and the element substrate and the getter substrate. There is provided a packaged electronic component including a communication path that communicates with the second space.
これにより、パッケージ内に搭載できるゲッタの量の増量化ととともに、電子部品の小型化を図ることができる。 As a result, the amount of getters that can be mounted in the package can be increased, and the electronic components can be miniaturized.
<第1実施形態>
本発明の第1実施形態を図面に基づいて説明する。図1乃至図3は、本発明の第1実施形態に係る電子部品100の構成を説明するための図である。図1は本実施形態の電子部品100を斜視方向から透視した図、図2は図1に示すII−II断面を示した図、図3は本実施形態の電子部品100の分解斜視図である。図1乃至図3に示すように、本実施形態の電子部品100は、検出素子1が真空雰囲気、すなわち雰囲気圧よりも低い圧力状態にあるキャビティ内、又は希ガス雰囲気とされたキャビティ内に実装されたパッケージ型の電子部品100であり、素子基板11と、窓基板13と、ゲッタ4を有するゲッタ基板14とを備える。特に限定されないが、本実施形態の電子部品100では、素子基板11と窓基板13との間にサイドウォール12を介在させている。
<First Embodiment>
A first embodiment of the present invention will be described with reference to the drawings. 1 to 3 are views for explaining the configuration of the
本実施形態では、素子基板11の受光側に窓基板13を配置し、素子基板11の受光側とは反対側にゲッタ基板14を配置する。素子基板11と窓基板13、および素子基板11とゲッタ基板14は、略平行に対向している。これらの基板(11〜14)は、受光側から見ると、窓基板13、サイドウォール12、素子基板11、ゲッタ基板14の順でスタック(積層)され、真空雰囲気において互いに気密接合される。その結果、図2に示すように、電子部品100内部にはキャビティCが形成される。具体的に、素子基板11と窓基板13との間には真空状態に保たれた第1空間2が形成され、素子基板11とゲッタ基板14との間には真空状態に保たれた第2空間3が形成される。
In the present embodiment, the
素子基板11には、検出素子1と電気的に接続する配線15と、この配線15と電気的に接続する埋め込み配線16とが設けられている。ゲッタ基板14には、導電性のあるゲッタ基板配線17がその厚さ方向を貫通するように貫設されている。このゲッタ基板配線17は、素子基板11の埋め込み配線16と電気的に接続されている。パッケージ型電子部品100内部の検出素子1は、埋め込み配線16及びゲッタ基板配線17を介して外部と電気的信号を送受信することができる。図示しないが、ゲッタ基板配線17は、電子部品100の下側(受光側とは反対側)から引き出され、バンプを介するなどして、マイクロプロセッサやメモリ等を搭載した回路基板と接続する。外部との電気的接続手法は図示したものに限定されず、サイドウォール12から配線15を引き出し、ワイヤボンドにより回路基板と接続してもよい、この場合には、ゲッタ基板14にゲッタ基板配線17を設ける必要がない。
The
以下、本実施形態の電子部品100が備える各基板の構成を説明する。
Hereinafter, the structure of each board | substrate with which the
窓基板13は、検出素子1に対向するように配置され、赤外線を含む検出対象光を透過させる。窓基板13の母体材料は検出素子1の種類によって適宜選択できる。検出素子1が窓基板13を透過して入射する光を検出するものである場合は、その検出対象となる光の波長帯によって材料を選択する。波長帯が可視光であれば、石英、ガラスを用いることが好ましい。本実施形態のように検出素子1が遠赤外線を検出する素子である場合は、遠赤外線を透過するシリコン、ゲルマニウム、硫化亜鉛、セレン化亜鉛などを用いることが好ましい。窓基板13の全体をこれらの材料で形成してもよいし、窓基板13の検出素子1に対向する所定領域に透過窓を設けてもよい。この場合、透過窓は低融点ガラス等により窓基板13に気密接合する。なお、窓基板13又は窓基板13に形成された透過窓の外側には光の透過率を向上させるために、反射防止膜を形成してもよい。もっとも、検出素子がジャイロセンサ素子のように透過光が問題とならない素子であれば、シリコン、ガラス、セラミクス等、気密のとれる材料であれば良い。
The
サイドウォール12は、素子基板11と窓基板13との間に配置される。サイドウォール12は、素子基板11の周囲を取り囲み、素子基板11と窓基板13との間に第1空間2を形成する。サイドウォール12の態様は特に限定されず、素子基板11と窓基板13の接合方法に応じて態様を決定する。たとえば、素子基板11と窓基板13の接合をAu−Si共晶接合により行う場合、サイドウォール12は素子基板11や窓基板13にパターニングされたAuとなる。本実施形態のように、サイドウォール12を基板状の部品とし、素子基板11、窓基板13と直接接合、陽極接合、表面活性化接合などの方法で接合してもよい。サイドウォール12を独立の部品とせずに、窓基板13又は素子基板11と一体として構成してもよい。
The
素子基板11の母体材料は、シリコンなどの半導体材料である。素子基板11の主面には検出素子1、その駆動回路18、配線15が形成・配置されている。配置される検出素子1は赤外線検出素子1であり、素子基板11にアレイ状に配置又は装着される。検出素子1、駆動回路18、配線15は、各々所定の電気的な接続がされている。さらに、素子基板11の裏面(主面とは反対側の面)には埋め込み配線16が形成され、配線15と埋め込み配線16は電気的に接続されている。埋め込み配線16は素子基板11の裏面(検出素子1の形成された面の裏面)に引き出され、素子基板11は外部とは電気信号の送受信を行うことができる。特に限定されないが、本実施形態の埋め込み配線16は、一般的なメッキダマシン法にて形成する。
The base material of the
本実施形態の素子基板11には連通路10が設けられている。連通路10は、素子基板11と窓基板13との間に形成される第1空間2と、素子基板11とゲッタ基板14との間に形成される第2空間3とを連通させる。この連通路10を介して、電子部品100のキャビティC(第1空間2及び第2空間3)の表面から放出される放出ガス又はその電子部品100の外部から進入してくるリークガス等の不純ガスは第2空間3へと導入され、さらにこれらのガスが活性化処理されたゲッタ4の表面に到達すると、ゲッタ4の表面に物理的または化学的に吸着されて、除去される。このように、連通路10を設けたことにより、窓基板13、素子基板11、及びゲッタ基板14の間に分割して形成されたキャビティC内に発生する不純ガスをゲッタ4で除去し、キャビティC内の真空雰囲気あるいは希ガス雰囲気を長期間に渡り維持することができる。
The
設けられる連通路10の数は限定されず、1又は複数設けることができる。連通路の配置位置は特に限定されないが、配置された検出素子1の間に設けてもよいし、アレイ状に配置された検出素子1の配置領域の周囲に設けてもよい。連通路10の態様は限定されないが、本実施形態の連通路10は、素子基板11をその厚さ方向に貫通する孔である。具体的に、本実施形態の連通路10は、その一端が(素子基板11と窓基板13との間に形成された)第1空間2に開口するとともに、他端が(素子基板11とゲッタ基板14との間に形成された)第2空間3に開口するように設けられている。
The number of
特に好ましい態様として、本実施形態の連通路10は、検出素子1の周囲に形成された空隙部7と第2空間3とを連通させる。具体的な連通路10の態様を図4に基づいて説明する。図4は、1つの検出素子1と1つの連通路10とが設けられた素子基板11の単位領域を示す図である。図4(A)は、図1に示した電子部品100の素子基板11にアレイ状に配置された検出素子(赤外線検出素子)1の平面を示す図であり、図4(B)は、連通路10の設けられた同図(A)に示す検出素子1のIV−IV断面である。また、図4(C)は連通路10のない場合の同図(A)に示す検出素子1のIV−IV断面である。
As a particularly preferable aspect, the
ここに示す検出素子1は、物体から発生される赤外線を窓基板13を介して受光すると、そのエネルギー量に応じた熱起電力を発生し、赤外線を定量的に検出するサーモパイル型の赤外線検出素子1であるが、これに限定されるものではない。
The detecting
図4(A)に示すように、本実施形態の赤外線検出素子1は、検出対象となる赤外線を受光する受光部1aと、この受光部1aを支える支持梁110とを有する。受光部1aの上面には赤外線吸収膜が形成されている。受光部1aはポリシリコンとアルミニウムからなる複数対のサーモカップル(温接点)と接続する。支持梁110と受光部1aとは温点接合部6aにおいて接続され、冷点接合部6bにおいて支持梁110と検出素子1とが接続されている。支持梁110の内部には、サーモパイルとしてP型ポリシリコン5aと、N型ポリシリコン5bとが設けられ、温度検出部として機能する。P型ポリシリコン5aとN型ポリシリコン5bとは、支持梁110の長手方向に沿って略平行に配置され、電気的にはPNPNの順で、受光部1a内のアルミ配線6cと基枠内のアルミ配線6dによって直列に接続されている。6eはポリシリコン5a,5bとアルミ配線をつなぐコンタクトである。
As shown in FIG. 4A, the infrared detecting
図4(B)に示すように、赤外線検出素子1の受光部1a、支持梁110の底面は、シリコン窒化膜8bであり、その上にサーモパイル5a,5bが形成され、これらと受光部1a内のアルミ配線6cを覆うようにシリコン酸化膜8cが形成され、その上面をシリコン酸化膜又はシリコン窒化膜などの保護膜8dが支持梁110、受光部1aを覆っている。更に受光部1aの表面には赤外線吸収材料として、赤外線吸収膜8eが形成されている。
As shown in FIG. 4B, the
検出素子(赤外線検出素子)1の周囲には空隙部7が形成されている。この空隙部7は、素子基板11の受光部1aと支持梁110に対向する部分に設けられている。空隙部7は、受光部1aと他の部分を熱的に分離する機能を有する。空隙部7は、TMAH(水酸化テトラメチルアンモニウム)や、ヒドラジン等のウェットエッチングにより形成する。検出素子1が圧力センサなどの力学的変化を検出するものである場合も空隙部7を設けることが好ましい。
A
本実施形態の空隙部7の下方(ゲッタ基板14側)には連通路10が形成されている。この連通路10は、その一端が空隙部7に開口するとともに他端が第2空間に開口する孔(10)である。空隙部7は、素子基板11と窓基板13との間に形成される第1空間2の一部として形成され又は第1空間2と連通するように形成されているため、本実施形態の連通路(孔)10は空隙部7と連通可能な第1空間2と第2空間3とを連通させる。本実施形態のように、連通路10を、その一端が空隙部7に開口するように配置構成したことにより、連通路10を設けるための領域を必要とせず、素子基板11の表面を有効に利用することができるため、電子部品100の表面積(受光面と平行方向の面の面積)を小さくすることができ、電子部品100の小型化、検出素子1の高密度搭載が可能となる。
A
図5〜図7は、連通路10を備えた本実施形態の赤外線検出素子1の製造方法を説明するための図である。まず、赤外線検出素子1を形成する素子基板11を準備する。第1工程の赤外線検出素子1の上面を図5(A)に示した。さらに、図5(A)の連通路10を形成する場合のV−V断面を図5(B)に示し、図5(A)の連通路10を形成しない場合のV−V断面を図5(C)に示した。図5(A)(B)(C)に示すように、シリコン素子基板11内の基枠に囲まれるエリアの全面にポリシリコンエッチング犠牲層8aを蒸着する。素子基板11やポリシリコンエッチング犠牲層8aの中で空隙7を形成しない領域を選択可能とするため、所定の領域にB(ホウ素)を注入(インプランテーション)し、ストッパーポリシリコン8asを形成する。また、連通路10を形成しない部分については基板下側にストッパーポリシリコン8asを形成する。
5-7 is a figure for demonstrating the manufacturing method of the
第2工程の赤外線検出素子1の上面を図6(A)に示し、図6(A)のVI−VI断面を図6(B)に示した。第2工程では、ポリシリコンエッチング犠牲層8aの上(受光側)にシリコン窒化膜8bを形成後、サーモパイルとしてP型ポリシリコン5a,N型ポリシリコン5bを形成する。このポリシリコン5a,5bを覆うようにシリコン酸化膜8cを蒸着後、アルミ配線6c、6dを形成し、コンタクト6eを介してP型ポリシリコン5a,N型ポリシリコン5bと直列につなぐ。そして保護膜、たとえばシリコン窒化膜8dを形成する。
The upper surface of the
第3工程の赤外線検出素子1の上面を図7(A)に示した。さらに、連通路10を形成する場合の図7(A)のVII−VII断面を図7(B)に示し、連通路10を形成しない場合の図7(A)のVII−VII断面を図7(C)に示した。第3工程では、支持梁110と受光部1aを分離するためのスリット9をRIE(reactive ion etching:反応性イオンエッチング)などの異方性エッチングによって形成し、ポリシリコンエッチング犠牲層8aを露出させる。このスリット9を介して、ヒドラジンなどの強アルカリエッチング液を作用させ、ストッパーポリシリコン8asが形成されていない領域のポリシリコンエッチング犠牲層6aを等方的にエッチングする。ポリシリコンエッチング犠牲層8aではエッチングは等方的に進むので、エッチング液に浸されると先ず、エッチングストッパー8as以外のポリシリコンエッチング犠牲層8aが溶け、空隙部7が形成される領域の単結晶シリコン素子基板11の(100)表面が露出する。この(100)表面が露出されたシリコン素子基板11のエッチングをさらに進めると、(111)面が露出した四角錘状の空隙部7と連通路10が形成される(破線7aで断面を示した)。アルカリ系エッチング液によるエッチングにおいては、シリコン製素子基板11の(111)面のエッチングレートがシリコン製素子基板11の(100)面のエッチングレートに比べて極めて遅いからである。
The upper surface of the infrared detecting
連通路10を設けない場合には、図7(C)に破線7cで示した四角錘状の空隙部7が形成されるまでエッチングが行われる。シリコン素子基板11の下側がストッパーポリシリコン8asに覆われているためエッチングされず、上側のみエッチングされて空隙部7のみが形成され、受光部1aと支持梁110は、共に素子基板11から熱分離された構造となる。
In the case where the
受光部1aの上面に赤外線吸収膜8eの層を蒸着する。これらの工程を行うと、図4に示した連通路10が形成されるとともに赤外線検出素子1が実装された素子基板11得ることができる。
A layer of an
なお、エッチング後の赤外線検出素子1は物理的ダメージに弱いため、埋め込み配線16はエッチング工程以前に適宜、メッキダマシン法等により形成しておく。
Since the infrared detecting
図1〜3に戻り、ゲッタ基板14について説明する。ゲッタ基板14にはゲッタ4が搭載されている。ゲッタ基板14の母体材料は特に限定されないが、各配線間において絶縁性を確保する必要から、製造工程の簡素化の観点からはガラス等の絶縁材料を採用することが好ましい。また、絶縁性が低いシリコンであっても、酸素雰囲気で高温過熱処理を行い、酸化絶縁膜を形成すれば採用することができる。
Returning to FIGS. 1 to 3, the
ゲッタ基板14は、ゲッタ基板14を貫通するゲッタ基板配線17を有する。ゲッタ基板配線17は、レーザーやサンドブラストを用いてゲッタ基板14に形成された貫通孔に、ダマシンめっき法などを用いてCu,Niなどのめっき金属を充填することにより形成される。めっき金属は使用するゲッタの活性化温度よりも高い融点を有する金属を用いることが好ましい。形成されるゲッタ基板配線17の断面形状は特に限定されず、断面円形であっても断面多角形であってもよい。
The
ゲッタ基板14に搭載されるゲッタ4は、密閉されたパッケージ型の電子部品の内部の気体を吸着する機能を有する。ゲッタ4は、パッケージの内部表面より放出される放出ガス、又は外部から進入するリークガスなどの不純ガスといった、パッケージ内部の真空雰囲気又は希ガス雰囲気を劣化、電子部品の性能を劣化させる原因となるガスを吸着する。特に限定されないが、本実施形態のゲッタ4は、ジルコニア、バナジウム、鉄などによる多孔質合金を用いる。種類にもよるが300℃から数百℃程度の温度で、活性化処理(加熱処理)を行うと、ゲッタとしての機能を発揮し、不活性ガスや水分の吸着を開始する。連通路10は、素子基板11と窓基板13との間に形成される第1空間2と、素子基板11とゲッタ基板14との間に形成される第2空間3とを連通させるため、素子基板11によって2つに区分されたパッケージ内の空間(第1空間2及び第2空間3)に存在する不純ガスをゲッタ4に吸着させることができる。
The
本実施形態では、素子基板11の受光側とは反対側にゲッタ4を配置する。膜状乃至板状のゲッタ4は素子基板11と略平行となるように配置されている。ゲッタ4の搭載手法は特に限定されないが、本実施形態では、ゲッタ基板14の略中央部分をブラスト加工やエッチング等により掘り下げ、この掘り下げた部分にゲッタ4として機能する金属を蒸着させることによりゲッタ4をゲッタ基板14に搭載する。ちなみに、ゲッタ4の活性化は真空中でゲッタ基板14のみをヒーター加熱などすることにより行う。
In the present embodiment, the
図8は、図1〜図3に示した電子部品100の製造方法の概要を示す。まず、窓基板13、素子基板11、及びゲッタ基板14を準備する。窓基板13と素子基板11とをサイドウォール12を介して接合する。接合手法は窓基板13、素子基板11、サイドウォール12の材質や表面状態に合わせて、直接接合、陽極接合、表面活性化接合などの手法を用いることができる。
FIG. 8 shows an outline of a method for manufacturing the
次にゲッタ基板配線17が形成されたゲッタ基板14と素子基板11とを、真空乃至希ガス雰囲気下が保たれた減圧真空チャンバ内で直接接合、陽極接合、表面活性化接合などの手法等により接合し、図1〜3に示す電子部品100を得る。
Next, the
なお、本例では、窓基板13とサイドウォール12と素子基板11を先に接合してから、素子基板11とゲッタ基板14とを真空中で接合する手法を説明したが、素子基板11とゲッタ基板14とを接合してから、ゲッタ基板14と素子基板11又はサイドウォール12を真空中で接合してもよい。
In this example, the method of bonding the
本実施形態の電子部品100は、第1空間2と第2空間3とを連通させる連通路10を設けたことにより、素子基板11の受光側に窓基板13を対向配置し、素子基板11の受光側とは反対側にゲッタ基板14が対向配置された構造とすることができる。これにより、ゲッタ搭載量の増量化とともにダウンサイジングを実現した電子部品を提供することができる。
The
また、このような構成にすることにより、電子部品のパッケージの下面から配線を引き出すことができるため、チップスタック実装後の面積を小さくすることができ、電子部品110の小型化を図ることができる。特に受光面に沿う面の占有面積を小さくすることができる。受光窓側から配線を引き出す態様のパッケージ型電子部品に比べて、配線長を短くすることができ、高速動作に有利となる。またワイヤを配線する領域が不要となるため、サイズを小さくすることができる。これらの利点はチップスタック構成にしたときに特に顕著である。
Further, with such a configuration, since the wiring can be drawn from the lower surface of the electronic component package, the area after chip stack mounting can be reduced, and the
本実施形態のゲッタ4は素子基板11の受光側とは反対側に配置されているため、検出対象となる赤外線の入射を遮ることがなく、レイアウト制限を受けずに大量のゲッタを搭載することができる。つまり、電子部品100の体積あたりの搭載可能なゲッタ量を従来のもの(例えば、素子基板と窓基板との間にゲッタが配置されたようなもの)よりも多くすることができる。また、本実施形態のゲッタ4は膜状乃至板状に配置されるため、搭載されるゲッタ量に対するゲッタ表面積を大きくすること、すなわちゲッタ4とキャビティC内の気体の接触面積(キャビティの容積あたりのゲッタ面積)を大きくすることができるため、不純ガスの吸着性能を向上させることができる。以上のことから、本実施形態の電子部品100は、電子部品パッケージ内部に発生する不純ガスの吸着を効率良くかつ長時間継続することができ、電子部品の正常動作寿命を延長させることができる。
Since the
<第2実施形態>
本実施形態の電子部品110は、窓基板13と素子基板11とゲッタ基板14とが第1実施形態の電子部品100と同様にスタックされた構造を有するとともに、埋め込み配線16とゲッタ基板配線17との間に導電性のバンプ19が配置される点を特徴とする。
Second Embodiment
The
第1の実施形態の電子部品100では、素子基板11に設けられた埋め込み配線16と、ゲッタ基板14に設けられたゲッタ基板配線17を直接接続していた。めっきダマシン法によりこれらの配線を形成した場合、同手法のCMP(ケミカルメカニカルポリッシュ)の工程にて、基板材料と配線材料の機械的特性の違いによりポリッシング量が異なるため、それら基板材料と配線材料の高さを平坦にすることが難しく、例えば基板材料部分が窪む、或いは配線材料部分が窪むような形状となりがちであった。そのため、素子基板11とゲッタ基板17を接合する際に、素子基板11とゲッタ基板17の接合に支障が起きたり、埋め込み配線16とゲッタ基板配線17がうまく電気的接続ができないという問題がしばしば起きた。
In the
本実施の形態はこのような問題を解決するものである。 The present embodiment solves such a problem.
本実施形態の電子部品110の構造は、第1実施形態の電子部品100の構造と基本的に共通するため、第1実施形態と共通する部分については説明を省略し、異なる部分を中心に説明する。
Since the structure of the
図9(A)は、素子基板11と接合させる前に、ゲッタ基板配線17の端部に導電性のバンプ19が配置されたゲッタ基板14を示し、図9(B)は、図9(A)のゲッタ基板14のIX−IX断面を示す図である。図9(B)に示すように、本実施形態のゲッタ基板14には、ゲッタ基板配線17がその厚さ方向に貫通するように貫設されている。ゲッタ基板配線17の素子基板11側の端部は、素子基板11に設けられる埋め込み配線16とバンプ19を介して接続され、ゲッタ基板配線17の他端(ゲッタ基板14の底面側)の端部は外部と電気的に接続されている。これら埋め込み配線16、バンプ19、ゲッタ基板配線17を介して検出素子1は外部と電気的信号の授受を行う。
FIG. 9A shows the
バンプ19には、柔らかく変形が容易である材料を用いることが好ましい。AuやSn、In等の金属あるいは導電性ペーストは、柔らかく変形が容易であるため、本実施形態のバンプ19に適している。
A material that is soft and easily deformed is preferably used for the
ゲッタ基板14と素子基板11との接合前における、ゲッタ基板配線17の素子基板11側の端部の位置は、素子基板11と面接触するゲッタ基板14の表面の位置よりも素子基板11から離隔した位置であることが好ましい。ゲッタ基板配線17の端部は、素子基板11と接するゲッタ基板14の接合面よりも下側(ゲッタ基板14側、素子基板11とは反対側)に位置する。ゲッタ基板配線17の端部がゲッタ基板14の(素子基板11との)接合面より下側に位置するため、ゲッタ基板配線17の端部からゲッタ基板14の(素子基板11との)接合面までの間に空洞ができる。この空洞に金属バンプ19を配置する。特に限定されないが、図9(B)に示すように、このゲッタ基板配線17の素子基板11側の端部の周囲には、バンプ19を収容するバンプ収容凹部19aが形成されている
すなわち、図9(B)に示すように、ゲッタ基板配線17の素子基板11側の端部の位置(d2)は、素子基板11と面接触するゲッタ基板14の表面の位置(d1)よりも、ゲッタ基板14側に離隔した位置であることが好ましい。つまり、ゲッタ基板配線17の高さ(ゲッタ基板14の厚み方向に沿う高さ(h2)はゲッタ基板14と素子基板11との接合面の高さ(ゲッタ基板14の厚み方向に沿う高さ(h1)よりも低くすることが好ましい。
Before joining the
他方、ゲッタ基板14と素子基板11との接合前における、バンプ19の素子基板11側の端部の位置(d3)は、素子基板11と面接触するゲッタ基板14の表面の位置(d1)よりも、素子基板11側に凸状であることが好ましい。これらの基板が接合される際に加圧されると、接合面よりも突出したバンプ19は、押しつぶされて変形し、その弾性によって埋め込み配線16とゲッタ基板配線17とを確実に接続させる。
On the other hand, the position (d3) of the end portion on the
なお、図9ではバンプ19がゲッタ基板14に設けられている例を示したが、上述のバンプ19、素子基板11、ゲッタ基板14の高さ関係を満足できるのであれば、素子基板11とゲッタ基板14の接合前に、バンプ19が素子基板11に設けられていてもよい。
Although FIG. 9 shows an example in which the
第2実施形態の電子部品の製造方法を、図10に基づいて説明する。 The manufacturing method of the electronic component of 2nd Embodiment is demonstrated based on FIG.
第1実施形態と同様に、窓基板13を準備し、赤外線素子1が設けられるとともに、この赤外線素子1と電気的に接続可能な埋め込み配線16が設けられた素子基板11を準備する。準備された窓基板13と素子基板11とを直接接合、陽極接合、表面活性化接合などの手法等により接合する。
Similar to the first embodiment, the
ゲッタ基板14にゲッタ基板配線17を形成する。第1実施形態と同様に、ゲッタ4の膜を形成する。レーザーやサンドブラストを用いてゲッタ基板14にその厚さ方向に貫通する貫通孔を形成する。このとき、本実施形態では、ゲッタ基板配線17が形成される貫通孔の接合面側(素子基板11との接合面側)の端部の周囲にバンプ収容用の凹部19aを形成する。凹部19aの形成手法は特に限定されないが、本実施形態ではレーザーやサンドブラストなどの微細加工技術、又はエッチング技術を用いる。形成した貫通孔にダマシンめっき法その他の手法を用いてCu,Niなどのめっき金属を充填する。貫通孔の全部に金属を充填してゲッタ基板配線17を形成してもよいが、本実施形態のゲッタ基板配線17の素子基板11側の端部の位置が、素子基板11と面接触するゲッタ基板14の表面の位置よりもゲッタ基板14側に離隔した位置とする。特に限定されないが、先述した凹部19aを設ける場合には、この凹部19aの底部の位置(高さ)と金属が充填されたゲッタ基板配線17の端部の位置(高さ)とがほぼ同じ位置(高さ)とする。このように、ゲッタ基板配線17の端部をゲッタ基板側に短くするとともに、ゲッタ基板配線17の端部周囲に凹部19aを設けることにより、ゲッタ基板配線17と素子基板11の埋め込み配線16との間に空間を設けることができる。
Getter substrate wirings 17 are formed on the
なお、図9では凹部19aがゲッタ基板14側に設けられている例を示したが、凹部19aが素子基板11側に設けられていてよい。
Although FIG. 9 shows an example in which the
ゲッタ基板配線17の素子基板11側の端部にバンプ19を配置する。バンプ19は、ゲッタ基板配線17と素子基板11の埋め込み配線16との間に形成される空間に配置される。
バンプ19がゲッタ活性化温度より低い融点をもつ金属材料であったり、導電性ペーストのように熱により固化するものであれば、熱処理によるゲッタ活性化処理後にディスペンサによる塗布やボールボンダを用いてバンプ19を形成する。活性化したゲッタ4の保護のため真空或いは希ガス雰囲気下で行う。
If the
ゲッタ4が活性化され、バンプ19が配置されたゲッタ基板14と、窓基板13と接合された素子基板11とを直接接合、陽極接合、表面活性化接合などの手法等により接合する。
The
以上の工程により、図10の下方に示す電子部品110を得ることができる。埋め込み配線16とゲッタ基板配線17との間にバンプ19を配置することにより、素子基板11の受光側に窓基板13を配置し、素子基板11の受光側とは反対側にゲッタ基板14が配置された構造をとりながらも、素子基板11の埋め込み配線16とゲッタ基板14のゲッタ基板配線17との接続性を確保し、ゲッタ搭載量の増量化とともにダウンサイジングを実現した電子部品を提供することができる。
Through the above steps, an
図10に示すように、窓基板13側及びゲッタ基板14側から圧接されると、これらの間に配置されたバンプ19は変形して横方向に広がるが、バンプ19はゲッタ基板配線17端部と素子基板11の埋め込み配線16との間に形成された空間及びバンプ収容凹部19aに収容されるため、バンプ19がゲッタ基板14と素子基板11との接合面にまで拡がらない。これにより、接合面を汚染することを防止することができる。
As shown in FIG. 10, when pressed from the
このような構成にすることにより、電子部品のパッケージの下面から配線を引き出すことができるため、チップスタック実装後の面積を小さくすることができ、電子部品110の小型化を図ることができる。特に受光面に沿う面の占有面積を小さくすることができる。受光窓側から配線を引き出す態様のパッケージ型電子部品に比べて、配線長を短くすることができ、高速動作に有利となる。またワイヤを配線する領域が不要となるため、サイズを小さくすることができる。これらの利点はチップスタック構成とする際に特に顕著である。
With such a configuration, wiring can be drawn from the lower surface of the package of the electronic component, so that the area after chip stack mounting can be reduced and the
<第3実施形態>
第3実施形態の電子部品120は、製造方法に特徴があり、ゲッタ基板配線17の形成手法が、ゲッタ基板14が窓基板13と接合された素子基板11と気密接合された後に、導電性材料(溶融金属、導電性ペースト)を充填することを特徴とする。
<Third Embodiment>
The
本実施形態も第2の実施形態と同様、第1の実施形態で起きた、素子基板11とゲッタ基板17を接合する際に、素子基板11とゲッタ基板17の接合に支障が起きたり、埋め込み配線16とゲッタ基板配線17がうまく電気的接続ができないという問題を解決するものである。
Similarly to the second embodiment, in the present embodiment, when the
第3実施形態の電子部品120の構造は、図1〜図3に示した第1実施形態の電子部品100の構造と共通するため、ここでは電子部品120の構造についての説明を省略し、製造方法を中心に説明する。
Since the structure of the
本実施形態の電子部品120の製造方法を図11に基づいて説明する。
A method for manufacturing the
まず、第1実施形態と同様に、窓基板13と、赤外線素子1が設けられるとともに、この赤外線素子1と電気的に接続可能な埋め込み配線16が設けられた素子基板11を準備する。準備された窓基板13と素子基板11とをサイドウォール12を介して接合する。接合された窓基板13及び素子基板11を図11(A)の上側に示した。なお、本例では、窓基板13と素子基板11を先に接合し、その後に素子基板11とゲッタ基板14を接合する手法を示したが、接合の順序はこれに限定されず、ゲッタ基板14と素子基板11を先に接合し、その後に素子基板11と窓基板13を接合してもよい。
First, similarly to the first embodiment, an
これと前後して、ゲッタ4の膜が形成されたゲッタ基板14を準備する。ゲッタ4の形成手法は第1実施形態と同様である。ゲッタ基板14には、その厚さ方向に貫通するゲッタ基板配線用貫通孔17aを形成する。ゲッタ基板配線用貫通孔17aの形成手法は特に限定されず、本実施形態ではレーザーやサンドブラストなどの微細加工技術や、エッチング技術を用いることができる。準備したゲッタ基板14を図11(A)の下側に示した。
Before and after this, a
次に、図11(B)に示すように、窓基板13と接合した素子基板11と、ゲッタ基板配線用貫通孔17aが形成されゲッタ4を活性化処理したゲッタ基板14とを真空中で接合する。
Next, as shown in FIG. 11B, the
図11(B)に示した接合処理後のものを天地反転させ、図11(C)に示すようにゲッタ基板配線用貫通孔17aの開口が上側に向くように配置する。図11(C)及び図11(D)に示すように貫設されたゲッタ基板配線用貫通孔17aの内側表面に金属めっきをめっき技術とパターニング技術や研磨技術により施し、その後ゲッタ基板配線用貫通孔17a内に導電性材料である溶融金属あるいは導電性ペーストを充填する。導電性材料17bは、ゲッタ4の活性温度よりも低い融点を有するものであってもよい。導電性材料17bで充填されたゲッタ基板配線用貫通孔17aは、第1実施形態のゲッタ基板配線17と同様の機能を有する。
The one after the bonding process shown in FIG. 11B is inverted so that the opening of the getter substrate wiring through
これにより、第1実施形態の電子部品と同様に、素子基板11の受光側に窓基板13を配置し、素子基板11の受光側とは反対側にゲッタ基板14が配置された構造をとりながらも、素子基板11の埋め込み配線16とゲッタ基板14のゲッタ基板配線17との接続性を確保し、ゲッタ搭載量の増量化とともにダウンサイジングを実現した電子部品120を提供することができる。
Thus, like the electronic component of the first embodiment, the
また、本実施形態の電子部品120は、下側(受光方向と反対側)から配線を引き出すことができるため、電子部品120の実装後の表面積(受光側の表面積)を小さくすることができ、小型化することができる。また、第2実施形態のようにバンプ19を形成する工程を設けなくてもゲッタ基板用配線17を形成することができ、検出素子1に対する電気的信号の入出力を行うことができる。
Moreover, since the
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiment described above is described for facilitating the understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
100,110,120…電子部品
1…素子,赤外線検出器
2…第1空間
3…第3空間
4…ゲッタ
5a…P型ポリシリコン
5b…N型ポリシリコン
6a…温点接合部
6b…冷点接合部
キャビティ
7…空隙部
9…スリット
10…連通路
11…素子基板
12…サイドウォール
13…窓基板
14…ゲッタ基板
15…配線
16…埋め込み配線
17…ゲッタ基板用配線
17a…ゲッタ基板配線用孔
17b…導電性材料
18…駆動回路
19…バンプ
19a…バンプ収容用凹部
DESCRIPTION OF SYMBOLS 100,110,120 ...
Claims (6)
検出素子が配設される素子基板と、
前記素子基板の受光側に配置される窓基板と、
ゲッタが搭載され、前記素子基板の受光側とは反対側に配置されるゲッタ基板と、
前記素子基板と前記窓基板との間に形成される第1空間と前記素子基板と前記ゲッタ基板との間に形成される第2空間とを連通させる連通路と、を備え、
前記ゲッタ基板には、当該ゲッタ基板を厚さ方向に貫通し、外部と電気的に接続するゲッタ基板配線が設けられるとともに、前記素子基板には、当該素子基板に搭載される検出素子と電気的に接続する埋め込み配線とが設けられ、
前記ゲッタ基板配線の素子基板側の端部と前記埋め込み配線との間に、導電性バンプが設けられたことを特徴とするパッケージ型電子部品。 A packaged electronic component in which a detection element is mounted in a cavity in a vacuum atmosphere,
An element substrate on which a detection element is disposed;
A window substrate disposed on the light receiving side of the element substrate;
A getter substrate on which a getter is mounted and disposed on the side opposite to the light receiving side of the element substrate;
E Bei and a communication passage for communicating the second space formed between the first space formed between the element substrate and the getter substrate between said device substrate and the window substrate,
The getter substrate is provided with getter substrate wiring that penetrates the getter substrate in the thickness direction and is electrically connected to the outside, and the element substrate is electrically connected to a detection element mounted on the element substrate. Embedded wiring connected to the
A package type electronic component , wherein conductive bumps are provided between an end of the getter substrate wiring on the element substrate side and the embedded wiring .
前記連通路は、前記空隙部と前記第2空間とを連通させる請求項1〜4の何れか一項に記載の電子部品。 A gap is formed around the detection element,
The electronic component according to any one of claims 1 to 4, wherein the communication path communicates the gap and the second space.
窓基板を準備するステップと、
検出素子が設けられるとともに、当該設けられた検出素子と電気的に接続可能な埋め込み配線が形成された素子基板を準備するステップと、
ゲッタが搭載されるとともに、外部と電気的に接続可能なゲッタ基板配線がその厚さ方向に貫設されたゲッタ基板を準備するステップと、
前記ゲッタ基板配線の素子基板側の端部と前記埋め込み配線との間に、導電性バンプを配置するステップと、
前記ゲッタ基板を真空あるいは不活性ガス雰囲気で加熱して前記ゲッタを活性化するステップと、
前記導電性バンプが配置されたゲッタ基板と前記素子基板とを接合するステップと、
前記ゲッタ基板と前記素子基板とを接合するステップに相前後して前記準備された窓基板と前記素子基板とを接合するステップと、
を有するパッケージ型電子部品の製造方法。
A method for manufacturing a packaged electronic component in which a detection element is mounted in a cavity in a vacuum atmosphere,
Preparing a window substrate;
Providing an element substrate on which a detection element is provided and an embedded wiring electrically connected to the provided detection element is formed;
Preparing a getter board on which a getter board is mounted and a getter board wiring electrically connectable to the outside is provided in the thickness direction;
Disposing conductive bumps between the element substrate side end of the getter substrate wiring and the embedded wiring;
Heating the getter substrate in a vacuum or inert gas atmosphere to activate the getter;
Bonding the getter substrate on which the conductive bumps are disposed and the element substrate;
Joining the prepared window substrate and the element substrate before and after joining the getter substrate and the element substrate ;
A method of manufacturing a packaged electronic component having
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006242987A JP5114898B2 (en) | 2006-09-07 | 2006-09-07 | Package-type electronic component and method for manufacturing package-type electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006242987A JP5114898B2 (en) | 2006-09-07 | 2006-09-07 | Package-type electronic component and method for manufacturing package-type electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008066521A JP2008066521A (en) | 2008-03-21 |
| JP5114898B2 true JP5114898B2 (en) | 2013-01-09 |
Family
ID=39288953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006242987A Active JP5114898B2 (en) | 2006-09-07 | 2006-09-07 | Package-type electronic component and method for manufacturing package-type electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5114898B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009241030A (en) * | 2008-03-31 | 2009-10-22 | Kyocera Corp | Package, vacuum container and reaction apparatus |
| FR2946777B1 (en) * | 2009-06-12 | 2011-07-22 | Commissariat Energie Atomique | DEVICE FOR DETECTING AND / OR EMITTING ELECTROMAGNETIC RADIATION AND METHOD FOR MANUFACTURING SUCH A DEVICE |
| DE102011056742B4 (en) | 2011-05-09 | 2019-07-18 | Conti Temic Microelectronic Gmbh | Control unit with a getter layer in a motor vehicle |
| JP2014048109A (en) * | 2012-08-30 | 2014-03-17 | Ricoh Co Ltd | Far-infrared ray detector and manufacturing method of the same |
| JP5953252B2 (en) | 2013-03-08 | 2016-07-20 | 日立オートモティブシステムズ株式会社 | Physical quantity sensor structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040147056A1 (en) * | 2003-01-29 | 2004-07-29 | Mckinnell James C. | Micro-fabricated device and method of making |
-
2006
- 2006-09-07 JP JP2006242987A patent/JP5114898B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008066521A (en) | 2008-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154173B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2006145501A (en) | Infrared detector | |
| US9567206B2 (en) | Structures and formation methods of micro-electro mechanical system device | |
| KR102715529B1 (en) | Infrared device | |
| CN108291840A (en) | Thermal Infrared Sensor Array in Wafer Level Package | |
| US8415622B2 (en) | Infrared imaging element | |
| JP2006019428A (en) | Semiconductor package and manufacturing method thereof | |
| JP2005109221A (en) | Wafer level package and manufacturing method thereof | |
| TWI744398B (en) | Integrated circuits apparatus and method of forming thereof | |
| JP5114017B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP6470311B2 (en) | SAW device and method for manufacturing SAW device | |
| KR101068042B1 (en) | Ultra-small human body infrared sensor and its manufacturing method | |
| US20070013082A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5114898B2 (en) | Package-type electronic component and method for manufacturing package-type electronic component | |
| KR20220031082A (en) | How to Producing Thermal Infrared Sensor Arrays in Vacuum Filled Wafer Level Housings | |
| JP2012033718A (en) | Semiconductor device and manufacturing method of the same | |
| KR101470946B1 (en) | hermetic package of Semiconductor chip and thereof. | |
| JP2008182014A (en) | Package substrate and manufacturing method thereof | |
| JP7688993B2 (en) | Far-infrared sensor package and manufacturing method thereof, and far-infrared sensor and manufacturing method thereof | |
| US6720635B1 (en) | Electronic component | |
| JP2023133922A (en) | Infrared sensor and infrared sensor manufacturing method | |
| JP2007042750A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2015099046A (en) | Electronic device and manufacturing method thereof | |
| JP2009111054A (en) | Optical semiconductor device | |
| JP2007115850A (en) | Optical semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5114898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |