JP5110422B2 - シフトレジスタ型光メモリ装置 - Google Patents
シフトレジスタ型光メモリ装置 Download PDFInfo
- Publication number
- JP5110422B2 JP5110422B2 JP2007106297A JP2007106297A JP5110422B2 JP 5110422 B2 JP5110422 B2 JP 5110422B2 JP 2007106297 A JP2007106297 A JP 2007106297A JP 2007106297 A JP2007106297 A JP 2007106297A JP 5110422 B2 JP5110422 B2 JP 5110422B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- optical
- laser
- shift register
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
光信号を電気信号に変換することなく一時的に記憶する方法として、従来からファイバ遅延線を用いた光バッファメモリが知られている。しかし、読み出しの細かなタイミング制御が困難であるという問題があった。
時系列信号として入力される光信号を各双安定半導体レーザに1ビットずつ記録し、記録された光信号を所定のタイミングで時系列信号として読み出す光メモリ装置において、
a)複数個の双安定半導体レーザがm×nの行列状に配置されたレーザアレイと、
b)最終列の双安定半導体レーザを除く双安定半導体レーザの出力光がレーザアレイにおいて一方に隣接する列の双安定半導体レーザに垂直に入力されるように光路を形成するシフトレジスタ光学系と、
c)前記シフトレジスタ光学系によって形成される光路上に、順方向の出力光のみが通過するように配置される光アイソレータと、
d)前記シフトレジスタ光学系によって形成される光路上に配置される空間光変調器と、
を備えたことを特徴としている。
少なくともn−1個の互いに平行なミラー要素から成り、各ミラー要素は前記レーザアレイにおける最終列の双安定半導体レーザを除く各列の双安定半導体レーザからの出力光に対応するミラーアレイと、
複数の平面ミラーと、
ハーフミラーと、
から構成するのが好適である。
・双安定半導体レーザが2次元アレイ状に集積化されたレーザアレイを用いることにより、簡単な構成で多ビットのデータを記録/再生可能である。
・シフトレジスタ光学系により、双安定半導体レーザの出力光が隣接する列の双安定半導体レーザに順次入力される構成が実現される。これによって、簡単な構成で光メモリ装置にシフトレジスタ機能を付与することができる。
・双安定半導体レーザに入力光が垂直に入力されるように光路が形成されているため、高い光入力効率が得られる。またこれにより、双安定半導体レーザ間の間隔を狭めることができるから、双安定半導体レーザの一層の高集積化が可能となる。
・光路上に光アイソレータを配置することにより、隣接する双安定半導体レーザに光を入射する際に隣接する双安定半導体レーザの出力光が逆方向に伝搬してしまうという問題を回避することができる。
・光アイソレータや空間光変調器などを個別に設ける必要が無く、全体的に簡便な構成であるため、低コスト化を図ることができる。動作電力も小さい。
従来知られているように(例えば非特許文献2参照)、双安定半導体レーザは外部からの光入力が無い場合にはレーザの発振偏光を保持し、外部から光が入力されるとレーザの発振偏光が切り替わるという特性を有している。従って0゜偏光と90゜偏光の光により、二値情報を扱う光メモリとして利用することが可能である。
図2に示す入力光変換部2は全て平面光回路(Planar Lightwave Circuit;PLC)によって構成しているが、これに限られるものではなく、図3に示すように光ファイバカプラにより光分波器と光合波器を、光ファイバ遅延線により光遅延器を構成することも可能である。またPLCと光ファイバを併用することも可能である。
レーザアレイの1列目のレーザの出力光は第二レンズアレイ4によって平行光となり、ハーフミラー23を通過し、光アイソレータ6を下から上に通過し、空間光変調器7に入力される。光アイソレータ6は、一方向に光を通過し逆方向の光は通過しない素子である。この場合は矢印のように図1の下から上方向(順方向)に光が通過するように配置されている。本明細書では、光が進行すべき向きを順方向と呼ぶ。
空間光変調器7は、面内の一部分のみ光のオン/オフ(透過/阻止)が制御可能な素子である。例えばレーザアレイ5における1列目のレーザからの出力光だけを透過させ、他の列からの出力光は透過させず阻止するといった制御が可能である。空間光変調器7としては液晶を用いたものや磁気光学効果を用いたものを利用できる。
レーザアレイ5の1列目に相当する部分の空間光変調器7をオンにすると、1列目のレーザの出力光は空間光変調器7を通過し、ミラーアレイ20のミラーで反射し、第一平面ミラー21、第二平面ミラー22、ハーフミラー23でそれぞれ90°回転するように反射し、第二レンズアレイ4により集光され、レーザアレイ5の2列目のレーザに上書き入力される。同様に、2列目のレーザの出力光は3列目のレーザに入力され、3列目のレーザの出力光は4列目のレーザに入力される。ここで、例えば3列目のレーザの出力光がハーフミラー23で左側に反射し、図1の矢印と逆方向に伝搬する光は、光アイソレータ6に対して上方向から入力されるので光アイソレータ6を通過せず、2列目のレーザに入力されることは無い。
4列目のレーザの出力光は第二レンズアレイ4によって平行光となり、ハーフミラー23、光アイソレータ6、空間光変調器7を通過し(光アイソレータ6、空間光変調器7を避けて通ってもよい)、ミラーアレイ20のミラーの無い部分を通過またはミラーアレイ20を避けて通過し、偏光子8に入力される。偏光子8は、特定の方向の偏光成分のみを通過する素子であり、ここでは90゜偏光の光を通過し、0゜偏光の光は通過しないように配置する。これにより、4列目のレーザの発振偏光が90゜の場合のみ偏光子8を通過して第三レンズアレイ9で集光され、光変調器アレイ10に入力される。
光パワーを大きくするためにはレーザの注入電流を大きくすればよい。
以上の実施例では、データの“1”を90°偏光、データの“0”を0°偏光に割り当てたが、これに限られるものではなく、逆にデータの“1”を0°偏光に割り当てても同様に光バッファメモリとして動作可能であることは言うまでもない。
双安定半導体レーザに記録されたデータを他の双安定半導体レーザに転送するシフトレジスタ機能を実現する方法として、二つの方式が考えられる。一つは既に述べた上書き方式で、もう一つが消去後書込方式である。
消去後書込方式のシフトレジスタ型光メモリ装置では、レーザアレイの一列目以外の双安定半導体レーザにリセット光を入力するリセット光入力部を更に設け、また、前記シフトレジスタ光学系によって形成される光路上に偏光子を設ける。
好適には、上述した上書き方式におけるミラーアレイのミラー要素をハーフミラーとし、さらに、レーザアレイの一列目以外の双安定半導体レーザにリセット光を入力するリセット光入力部を備え、該リセット光入力部から出力されるリセット光の光路が、ハーフミラーである各ミラー要素を透過することにより、前記シフトレジスタ光学系によって形成される光路に重ね合されるようにするとよい。
図8は、本発明に係るシフトレジスタ型光メモリ装置1の他の構成(消去後書込方式)の全体構成図である。入力光変換部2に入力される第一リセット光は上書き方式のリセット光と同じである。第一空間光変調器31は上書き方式の空間光変調器7と同様の機能を持つが、90°偏光の光に対してのみ変調されるもので良い。光アイソレータ6は上書き方式の光アイソレータと同様の機能を持つが、90°偏光の光に対してのみ逆方向の伝搬を阻止するもので良い。入力信号光、セット光、入力光変換部2、第一レンズアレイ3、第一平面ミラー21、第二平面ミラー22、ハーフミラー23、第二レンズアレイ4、レーザアレイ5、第三レンズアレイ9、光変調器アレイ10、出力光変換部11、出力信号光は、図1に示した上書き方式のシフトレジスタ型光メモリ装置と同一である。
また、入力信号光、セット光、第一リセット光が入力光変換部2に入力され、入力光変換部2から出力される注入光a、注入光b、注入光c、注入光dがレーザアレイ5の1列目のレーザに入力されるところまでは上述した上書き方式と同じである。
さらに、消去後書込方式のシフトレジスタ型光メモリ装置においても、上述した上書き方式のシフトレジスタ型光メモリ装置の場合と同様に、入力信号を記録する1列目のレーザの光パワーを大きく設定し、それ以外のレーザは小さな光パワーに設定してもよい。入力信号を記録する列のレーザと外部に光を出力する列のレーザを大きな光パワーに設定し、それ以外のレーザは小さな光パワーに設定してももちろんよい。
さらにまた、上書き方式の場合と同様に、図6に示すようにレーザアレイ5においてヒータを設けることもできる。
第一リセット光分波部41は、光分波器41−a、41−b、41−cの三つの光分波器を備えており、入力された第二リセット光を4つ(リセット光rs−a、リセット光rs−b、リセット光rs−c、リセット光rs−d)に分波する。
リセット光分波用レンズアレイ42は、第一リセット光分波部41の後段(光の進行方向)に設けられ、第一リセット光分波部41によって分波された光をそれぞれ平行光にする。
ハーフミラーHM1はリセット光分波用レンズアレイ42より入力される第二リセット光の進行方向に設けられる。ここでは図9(b)を参照しつつ第一リセット光分波部41によって4つに分波された第二リセット光の一つであるリセット光rs−aを例にとって考える。
リセット光rs−a1は次にハーフミラーHM2において半分が透過してリセット光rs−a3として後方に進み、半分が反射してリセット光rs−a4となって下方に進む。
ハーフミラーHM2の下方にはミラーM2が設けられており、ハーフミラーHM2を透過せずに反射したリセット光rs−a4はこのミラーM2で反射して、上記リセット光rs−a3の下方を後段に向かって進行する。
また、ハーフミラーHM1の下方にはミラーM1が設けられており、ハーフミラーHM1を透過せずに反射したリセット光rs−a2はこのミラーM1によって後方に向かうように進行し、ミラーM1の後方に設けられているハーフミラーHM3に到達する。リセット光rs−a2はこのハーフミラーHM3において半分が透過してリセット光rs−a5となって後段に進む。ハーフミラーHM3において透過せずに反射した光はリセット光rs−a6として下方に進むが、ハーフミラーHM3の下方に設けられているミラーM3によって左方に反射し、後段に進む。
ハーフミラーHM2とミラーM2の間隔とハーフミラーHM3とミラーM3の間隔を等しくし、ハーフミラーHM1とミラーM1の間隔をハーフミラーMH2とミラーM2の間隔の2倍にすることにより、入力されたリセット光rs−aが1/4ずつ分波された光であるリセット光rs−a3、rs−a4、rs−a5、rs−a6もまた、それぞれ等間隔となって後段に送られる。
このようにして、リセット分波部により、一つの光が4×4=16に分波される。
図10(a)は空間変調器のレーザアレイの列に対応した分割例(独立動作可能な箇所を示す例)を示しており、上述した上書き方式のシフトレジスタ型光メモリ装置及び消去後書込方式のシフトレジスタ型光メモリ装置の両者に適用可能である。しかし、この構成では、最初の一列分のデータを一列目のレーザに記録し、転送を行った後でなければ次の新たな一列分のデータを一列目に記録することができないため、最初の一列分のデータと次の一列分のデータを記録する間に、記録ができない時間が存在してしまう。この問題を解決して連続的にデータを記録するためには、空間光変調器において、レーザアレイ上の双安定半導体レーザの各列の出力光に対応する箇所(一列)を複数の箇所(ブロック)に分割するとよい。これによって、一列分のデータを全て記録完了する前に、既に記録したブロック分のデータを転送して次のデータの記録に備えることができるようになる。図10(b)は、一列を前半と後半の二つのブロックに分割する例である。この場合は、データを前半、後半の順に4列目まで転送する。この他、図10(c)に示すように1列目のみ分割し、2列目以降は分割しないようにしてもよい。
入力信号光は、時間的に連続したb0からb15までの16ビットのデータで変調された光信号である。入力光変換部を例えば図12に示す例のように変更することにより、前半(注入光aと注入光b)と後半(注入光cと注入光d)のセット光とリセット光のタイミングをそれぞれ2ビット分異なるようにする。そして入力信号光に対しては、注入光aと注入光cが1ビット遅延、注入光bと注入光dが遅延なしとなり、遅延入力信号光a、b、c、dに示すタイミングとなる。これより、注入光a、b、c、dはそれぞれ入力信号光のb0、b1、b2、b3とセット光のタイミングが一致し、注入光c、dは注入光a、bよりもセット光とリセット光のタイミングが2ビット分遅れている。注入光a、b、c、dをそれぞれレーザアレイの1列目の1、2、3、4行目のレーザに入力すると、1列目の前半にb0とb1が記録され、2ビット分の時間だけ遅れて1列目の後半にb2とb3が記録される。空間光変調器の1列目の前半をオンにすると、1列目の前半のレーザの出力光が2列目の前半のレーザに入力され、1列目の前半のレーザの発振偏光状態が2列目の前半のレーザに転送され、2列目の前半のレーザ出力がb0-1に相当する発振偏光となる。その後、1列目の前半がリセットされ、次のデータ(b4とb5)が1列目の前半に記録される。2ビット分の時間だけ遅れて空間光変調器の1列目の後半をオンにすると、同様にして2列目の後半のレーザ出力がb2-3に相当する発振偏光となる。その後、1列目の後半がリセットされ、次のデータ(b6とb7)が1列目の後半に記録される。2列目のレーザにb0-1とb2-3が共存する時間内に空間光変調器の2列目をオンにすると、b0-1とb2-3が同時に3列目のレーザに転送され、3列目のレーザ出力がb0-3に相当する発振偏光となる。空間光変調器の3列目をオンにすると、4列目のレーザ出力がb0-3に相当する発振偏光となる。4列目にb0-3、3列目にb4-7、2列目にb8-11、1列目にb12-15が記録された状態で、再生までの時間待ちを行なう。再生時には、図14に示すように以降のデータについての転送を順次行なうと、4列目のレーザ出力は4ビットの時間間隔でb4-7、b8-11、b12-15の順に切り替わる。偏光子8により4列目のレーザ出力の90°偏光成分を抽出し、光変調器によりパルス化し、出力光変換部の光遅延器によって遅延光変調器出力光a、b、c、dのように1ビットずつタイミングの異なる信号に変換され、合波されて、入力信号光と同様の連続したb0からb15が再生される。
この場合もまた、上述した上書き方式のシフトレジスタ型光メモリ装置において連続的にデータを記録する場合と同様に、入力光変換部2を図12のように変更する。そして、入力信号光の入力から1列目のレーザ出力までは、上記の上書き方式と同様の動作を行う。
2…入力光変換部
3…第一レンズアレイ
4…第二レンズアレイ
5…レーザアレイ
6…光アイソレータ
7…空間光変調器
8…偏光子
9…第三レンズアレイ
10…光変調器アレイ
11…出力光変換部
20…ミラーアレイ
20−1…第一ミラー要素
20−2…第二ミラー要素
20−3…第三ミラー要素
21…第一平面ミラー
22…第二平面ミラー
23…ハーフミラー
30…ハーフミラーアレイ
30−1…第一ハーフミラー要素
30−2…第二ハーフミラー要素
30−3…第三ハーフミラー要素
31…第一空間光変調器
32…第二空間光変調器
33…レンズ
41…第一リセット光分波部
42…リセット光分波用レンズアレイ
43…第二リセット光分波部
Claims (11)
- 時系列信号として入力される光信号を各双安定半導体レーザに1ビットずつ記録し、記録された光信号を所定のタイミングで時系列信号として読み出す光メモリ装置において、
a)複数個の双安定半導体レーザがm×nの行列状に配置されたレーザアレイと、
b)最終列の双安定半導体レーザを除く双安定半導体レーザの出力光がレーザアレイにおいて一方に隣接する列の双安定半導体レーザに垂直に入力されるように光路を形成するシフトレジスタ光学系と、
c)前記シフトレジスタ光学系によって形成される光路上に、順方向の出力光のみが通過するように配置される光アイソレータと、
d)前記シフトレジスタ光学系によって形成される光路上に配置される空間光変調器と、
を備えたことを特徴とするシフトレジスタ型光メモリ装置。 - 前記シフトレジスタ光学系が、
少なくともn−1個の互いに平行なミラー要素から成り、各ミラー要素は前記レーザアレイにおける最終列の双安定半導体レーザを除く各列の双安定半導体レーザからの出力光に対応するミラーアレイと、
複数の平面ミラーと、
ハーフミラーと、
から構成されることを特徴とする請求項1に記載のシフトレジスタ型光メモリ装置。 - さらに、前記レーザアレイの一列目以外の双安定半導体レーザにリセット光を入力するリセット光入力部を備え、
前記シフトレジスタ光学系によって形成される光路上に偏光子を設けた
ことを特徴とする請求項1又は2に記載のシフトレジスタ型光メモリ装置。 - 前記ミラーアレイのミラー要素がハーフミラーであり、
さらに、前記レーザアレイの一列目以外の双安定半導体レーザにリセット光を入力するリセット光入力部を備え、該リセット光入力部から出力されるリセット光の光路が、該ハーフミラーを透過することにより、前記シフトレジスタ光学系によって形成される光路に重ね合される
ことを特徴とする請求項2に記載のシフトレジスタ型光メモリ装置。 - 前記光アイソレータおよび前記空間光変調器が、所定の偏光状態の光のみに作用するものであることを特徴とする請求項3又は4に記載のシフトレジスタ型光メモリ装置。
- 前記空間光変調器よりも高速に動作する、光の強度を変調するための光変調器を前記レーザアレイにおける最終列の双安定半導体レーザの出力光の光路上に備えた
ことを特徴とする請求項1〜5のいずれかに記載のシフトレジスタ型光メモリ装置。 - 前記レーザアレイにおいて、一列目及び/又は最終列の双安定半導体レーザの光パワーが他の双安定半導体レーザの光パワーよりも大きいことを特徴とする請求項1〜6のいずれかに記載のシフトレジスタ型光メモリ装置。
- 前記レーザアレイの面内に、双安定半導体レーザの波長を調節するための一又は複数個の、個々に温度調節が可能なヒータを配置することを特徴とする請求項1〜7のいずれかに記載のシフトレジスタ型光メモリ装置。
- 前記空間光変調器が、前記レーザアレイ上の双安定半導体レーザの各列の出力光に対応する箇所毎に独立して動作可能であることを特徴とする請求項1〜8のいずれかに記載のシフトレジスタ型光メモリ装置。
- 前記空間光変調器が、前記レーザアレイ上の双安定半導体レーザの各列の出力光に対応する箇所において、一列目に対応する箇所のみが、又は全ての箇所が更に複数領域に分割されており、各箇所が独立して動作可能であることを特徴とする請求項1〜8のいずれかに記載のシフトレジスタ型光メモリ装置。
- 請求項10に記載のシフトレジスタ型光メモリ装置において、
前記空間光変調器の一列目に対応する複数箇所をそれぞれタイミングをずらして動作させることにより、連続的に光信号を記録することを特徴とするシフトレジスタ型光メモリ装置における光信号の記録方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007106297A JP5110422B2 (ja) | 2007-04-13 | 2007-04-13 | シフトレジスタ型光メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007106297A JP5110422B2 (ja) | 2007-04-13 | 2007-04-13 | シフトレジスタ型光メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008262122A JP2008262122A (ja) | 2008-10-30 |
JP5110422B2 true JP5110422B2 (ja) | 2012-12-26 |
Family
ID=39984618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007106297A Expired - Fee Related JP5110422B2 (ja) | 2007-04-13 | 2007-04-13 | シフトレジスタ型光メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5110422B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5737651B2 (ja) * | 2011-06-10 | 2015-06-17 | 日本電信電話株式会社 | 可変光バッファ回路および回路装置 |
JP6260896B2 (ja) * | 2013-12-09 | 2018-01-17 | 大学共同利用機関法人情報・システム研究機構 | イジングモデルの量子計算装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61259235A (ja) * | 1985-05-14 | 1986-11-17 | Nec Corp | 光シフトレジスタ回路 |
JPH0653936A (ja) * | 1992-07-30 | 1994-02-25 | Kouenerugii Butsurigaku Kenkyu Shocho | 光信号時分割多重伝送方法 |
JP4660731B2 (ja) * | 2001-08-10 | 2011-03-30 | 独立行政法人科学技術振興機構 | 双安定半導体レーザを用いた再生中継器 |
JP4368573B2 (ja) * | 2002-03-12 | 2009-11-18 | 独立行政法人科学技術振興機構 | 双安定半導体レーザを用いた超高速光メモリー装置 |
-
2007
- 2007-04-13 JP JP2007106297A patent/JP5110422B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008262122A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5314815B2 (ja) | 光信号転送方法、光信号中継装置、および光信号記憶装置 | |
CN100589348C (zh) | 多波长并行缓存全光缓存器 | |
US7167620B2 (en) | Devices and methods for all-optical processing and storage | |
JP2004029811A (ja) | 導波型光クロスポイントスイッチ | |
US10110313B2 (en) | Optical switching apparatus, optical cross-connect node, and optical signal switching method | |
EP2091167B1 (en) | Optical processing devices and optical processing method | |
JP5110422B2 (ja) | シフトレジスタ型光メモリ装置 | |
US20140133800A1 (en) | Optical switch control method, optical switch control device, and optical transmission system | |
JP4854767B2 (ja) | フォトニック結晶光ビットメモリアレイ | |
Yang et al. | Polarization-independent bidirectional 4× 4 optical switch in free space | |
CN111095829A (zh) | 多波长光信号分路 | |
Fitsios et al. | Multi-wavelength access gate for WDM-formatted words in optical RAM row architectures | |
JP2007272229A (ja) | 光信号に遅延を与える装置及び方法 | |
JP5944844B2 (ja) | 光信号バッファメモリ回路ならびに光信号バッファ方法 | |
US7428384B2 (en) | Optical router | |
Lee | Silicon photonic switching: Technology and architecture | |
JP5944849B2 (ja) | 光信号バッファメモリ回路 | |
US6753993B1 (en) | Passive optical wavelength converter | |
JP3455723B2 (ja) | 光時分割多重光スイッチ | |
WO2023105729A1 (ja) | 光経路切り替えシステム | |
WO2023157408A1 (ja) | 光スイッチ及び切替方法 | |
US7466914B2 (en) | Optoelectronic switch having cascaded optical nodes | |
EP0282228A1 (en) | Improvements relating to pipeline sort matrices | |
JPH08204213A (ja) | 光交換装置 | |
CN117157568A (zh) | 解多路复用器及其使用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100402 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5110422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |