JP5100184B2

JP5100184B2 - 半導体装置の製造方法および半導体装置

Info

Publication number: JP5100184B2
Application number: JP2007096714A
Authority: JP
Inventors: 健生影山
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2007-04-02
Filing date: 2007-04-02
Publication date: 2012-12-19
Anticipated expiration: 2027-04-02
Also published as: JP2008258276A

Description

本発明は、基板上に複数の半導体素子を有する半導体装置の製造方法および半導体装置に関するものである。

半導体装置の小型化、多機能化のために、１つの基板上に異なる特性を有する複数の半導体素子を集積して形成することが求められている。たとえば、波長多重（ＷＤＭ）光通信に用いられる光半導体装置として、１つの基板上に互いに異なる発振波長を有する半導体レーザ素子をアレイ状に形成した多波長レーザアレイ素子が開示されている（非特許文献１〜５参照）。

たとえば、垂直共振器型の面発光レーザ（ＶＣＳＥＬ）素子を用いた多波長レーザアレイ素子として、非特許文献１においては、基板の裏面にエッチングによって空洞部を形成し、分子線成長法（ＭＢＥ）法によって基板上に光共振器を構成する半導体層をエピタキシャル成長させ、その後半導体層を熱エッチングする技術が開示されている。この技術によれば、空洞形成部と非形成部とで基板に温度差ができるため、熱エッチングのエッチングレートが互いに異なるものとなる。その結果、１つの基板上に共振器長が互いに異なる光共振器を形成できるので、多波長レーザアレイ素子を実現できる。

また、非特許文献２においては、ＭＯＣＶＤ法によって基板上に半導体層をエピタキシャル成長させる際に、異なる直径の開口部を有するマスクを設け、半導体層の成長速度に差をつけることによって、互いに異なる厚さの半導体層を形成している。また、非特許文献３においては、基板に段差を設け、互いに異なる厚さの半導体層を形成している。

W. Yuen et al., "Multiple-Wavelength Vertical-Cavity Surface-Emitting Laser Arrays", IEEE Journal of Selected Topics in Quantum Electron., vol.3, No.2, pp.422-428(1997) F. Koyama et al., "Wavelength Control of Vertical Cavity Surface-Emitting Laser by Using Nonpolar MOCVD", IEEE Photon. Technol. Lett., vol.7 No.1, pp.10-12(1995) M. Arai et al., "Growth of Highly Strained GaInAs-GaAs Quantum Wells on Patterned Substrate and Its Application for Multiple-Wavelength Vertical-Cavity Surface Emitting Laser Array", IEEE Journal of Selected Topics in Quantum Electron., vol.8, No.4, pp.811-815(2002) H. Saito et al., "Uniform CW operation of Multiple-Wavelength Vertical-Cavity Surface-Emitting Lasers Fabricated by Mask Molecular Beam Epitaxy", IEEE Photon. Technol. Lett., vol.8 No.9, pp.1118-1120(1996) Connie J. Chang-Hasnain, "Tunable VCSEL", IEEE Journal of Selected Topics in Quantum Electron., vol.6, No.6, pp.978-987(2000)

ところで、多波長レーザアレイ素子を実現するためには、集積度を高くするために、たとえば１辺が１ｍｍ以内の微小領域で発振波長特性を変化させることが必要であり、半導体層の厚さ等の特性の制御精度が高いことが要求される。また、大量に必要とされるため、製造コストが低いことも要求される。しかしながら、非特許文献１〜５に開示される従来の方法は、特性の制御性と製造コストとを同時に満足するものではなかった。

本発明は、上記に鑑みてなされたものであって、基板上に互いに特性が異なる複数の半導体素子を有する半導体装置を、制御性高くかつ低コストで製造することができる半導体装置の製造方法および半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る半導体装置の製造方法は、基板上に複数の半導体素子を有する半導体装置の製造方法であって、前記基板に熱輻射量または熱伝導量が互いに異なる複数の領域を有する加熱制御層を形成する加熱制御層形成工程と、前記加熱制御層を形成した基板を加熱する加熱工程と、を含むことを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記加熱工程は、前記加熱制御層を形成した基板を加熱しながら該基板上に半導体層を積層する積層工程を含むことを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記基板上に半導体層を積層する積層工程を含み、前記加熱工程は、前記積層した半導体層を熱エッチングすることを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記基板上に半導体層を積層する積層工程を含み、前記加熱工程は、前記積層した半導体層をアニーリングすることを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記加熱制御層形成工程は、前記加熱制御層を前記基板の表面または内部の少なくとも一方に形成することを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記加熱制御層形成工程は、前記各領域において互いに異なるパターンを有するように前記加熱制御層を形成することを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記加熱制御層形成工程は、前記各領域において輻射熱の反射量が互いに異なるように前記加熱制御層を形成することを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記加熱制御層形成工程は、前記各領域において輻射熱の吸収量が互いに異なるように前記加熱制御層を形成することを特徴とする。

また、本発明に係る半導体装置の製造方法は、上記発明において、前記基板から前記形成した加熱制御層を除去する加熱制御層除去工程を含むことを特徴とする。

また、本発明に係る半導体装置は、上記発明に係る方法によって製造した半導体装置であって、互いに厚さが異なる半導体層を有する複数の半導体素子を備えることを特徴とする。

また、本発明に係る半導体装置は、上記発明に係る方法によって製造した半導体装置であって、互いに光吸収ピーク波長が異なる半導体層を有する複数の半導体素子を備えることを特徴とする。

また、本発明に係る半導体装置は、上記発明に係る方法によって製造した半導体装置であって、互いに利得ピーク波長が異なる半導体活性層を有する複数の半導体素子を備える。

本発明によれば、基板に熱輻射量または熱伝導量が互いに異なる複数の領域を有する加熱制御層を形成する加熱制御層形成工程と、前記加熱制御層を形成した基板を加熱する加熱工程とを含むので、各領域において互いに異なる温度条件で加熱を行うことができるため、基板上に互いに特性が異なる複数の半導体素子を有する半導体装置を、制御性高くかつ低コストで製造することができるという効果を奏する。

以下に、図面を参照して本発明に係る半導体装置の製造方法および半導体装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

（実施の形態１）
はじめに、本発明の実施の形態１に係る半導体装置について説明する。本実施の形態１に係る半導体装置は、面発光レーザ素子を用いた多波長レーザ素子である。

図１は、本実施の形態１に係る多波長レーザ素子を模式的に表した断面概略図である。図１に示すように、本実施の形態１に係る多波長レーザ素子１００は、面発光レーザ素子ＶＣＳＥＬａとＶＣＳＥＬｂとを備える。以下、具体的に説明する。

多波長レーザ素子１００において、半導体基板であるｎ−ＧａＡｓ基板１の下面に加熱制御層２が形成されている。加熱制御層２は、矩形の領域Ａａ、Ａｂにおいて、互いに輻射熱の反射量が異なることによって熱輻射量が異なる部分２ａ、２ｂを有する。また、ｎ−ＧａＡｓ基板１の上面には、領域Ａａ、Ａｂにわたって、多層膜反射鏡であるｎ−ＤＢＲ（ＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇＲｅｆｌｅｃｔｏｒ）ミラー３が形成されている。

また、領域Ａａにおいては、ｎ−ＤＢＲミラー３上に、ｎ−ＧａＡｓクラッド層４ａ、多重量子井戸構造を有する活性層５ａ、ｐ−ＧａＡｓクラッド層６ａ、電流狭窄層７ａ、ｐ−ＤＢＲミラー８ａが順次積層し、ｎ−ＤＢＲミラー３とｐ−ＤＢＲミラー８ａとによって光共振器を構成している。同様に、領域Ａｂにおいては、ｎ−ＤＢＲミラー３上に、ｎ−ＧａＡｓクラッド層４ｂ、多重量子井戸構造を有する活性層５ｂ、ｐ−ＧａＡｓクラッド層６ｂ、電流狭窄層７ｂ、ｐ−ＤＢＲミラー８ｂが順次積層し、ｎ−ＤＢＲミラー３とｐ−ＤＢＲミラー８ｂとによって光共振器を構成している。ｎ−ＧａＡｓクラッド層４ａからｐ−ＤＢＲミラー８ａまで、およびｎ−ＧａＡｓクラッド層４ｂからｐ−ＤＢＲミラー８ｂまではそれぞれメサポスト構造を有し、各メサポスト構造の周囲にはＳｉＮからなる絶縁膜９が形成されている。また、ｐ−ＤＢＲミラー８ａ、８ｂの上面には開口部を有するｐ側電極１０ａ、１０ｂがそれぞれ形成され、加熱制御層２の下面には領域Ａａ、Ａｂにわたってｎ側電極１１が形成されている。

ここで、図１に示すように、ｎ−ＧａＡｓクラッド層４ａとｎ−ＧａＡｓクラッド層４ｂとは厚さが互いに異なるので、面発光レーザ素子ＶＣＳＥＬａ、ＶＣＳＥＬｂは共振器長が互いに異なる。その結果、面発光レーザ素子ＶＣＳＥＬａ、ＶＣＳＥＬｂは、発振波長が互いに異なるレーザ光Ｌａ、Ｌｂをそれぞれ出力する。なお、発振波長は各光共振器の共振器長と同じになるので、所望の発振波長を実現するように各半導体層の層厚を調整する。Ｌａ、Ｌｂの波長は、たとえば、それぞれ１２８０ｎｍ、１３００ｎｍである。

図２は、加熱制御層２を模式的に表した平面概略図である。図２に示すように、加熱制御層２の部分２ａ、２ｂは、Ｃｒ、Ｔｉなどの金属膜が形成された充填部Ｆと空白部Ｂとからなる矩形のパターンを有している。部分２ａ、２ｂは充填部Ｆと空白部Ｂとの面積比が互いに異なるようにパターンが形成されており、輻射熱の反射量が互い異なるものとなっている。このような均等に分割された矩形のパターンであれば、充填部Ｆと空白部Ｂとの面積比を容易に所望の値にでき、輻射熱の反射量を制御しやすくなる。なお、充填部Ｆは、金属膜の代わりにＳｉＯ₂、ＴｉＯ₂、ＳｉＮ、ＭｇＦ、Ａｌ₂Ｏ₃、ＴｉＮ、ＡｌＮＳｉＯ₂などからなる誘電体膜あるいは誘電体多層膜などでもよい。

以下、多波長レーザ素子１００の構成についてさらに具体的に説明する。ｎ−ＧａＡｓ基板１の表面には、表面の平滑化のためにキャリア濃度が１×１０¹⁸ｃｍ^-3のｎ−ＧａＡｓバッファ層が０．１μｍの厚さで積層している。また、この多波長レーザ素子１００の発振波長を１３００ｎｍ、各構成材料の屈折率をｎとすると、ｎ−ＤＢＲミラー３は、層厚がそれぞれλ／４ｎのｎ型Ａｌ_0.9Ｇａ_0.1Ａｓ層とｎ型ＧａＡｓ層とを１ペアとする多層膜が、３５．５ぺア積層したものである。また、ｐ−ＤＢＲミラー８ａ、８ｂは、層厚がそれぞれλ／４ｎのｐ型Ａｌ_0.9Ｇａ_0.1Ａｓ層とｐ型ＧａＡｓ層とを１ペアとする多層膜が、２３ぺア積層したものである。

一方、活性層５ａ、５ｂは、それぞれＧａＩｎ_0.37Ｎ_0.01Ａｓからなる量子井戸層と、ＧａＡｓからなる障壁層とが交互に積層されて構成されている。また、電流狭窄層７ａ、７ｂは、層厚が１５ｎｍであって、選択酸化によって形成した酸化アルミニウムからなる選択酸化部７ａｂ、７ｂｂと、選択酸化部７ａｂまたは７ｂｂの中央に位置し、ｐ−Ａｌ_0.98ＧａＡｓからなる円板状の電流狭窄部７ａａ、７ｂａを有する。この電流狭窄層７ａ、７ｂは、ｐ側電極１０ａ、１０ｂおよびｎ側電極１１に電圧を印加することによって供給される電流の経路を制限し、電流密度を高める。

つぎに、本実施の形態１に係る多波長レーザ素子１００の製造方法について図３〜５を参照して説明する。まず、図３に示すように、ｎ−ＧａＡｓ基板１の下面に、上述のパターンを有する加熱制御層２を形成する。つぎに、ヒータＨが発する赤外線の輻射熱によってｎ−ＧａＡｓ基板１を輻射加熱しながら、たとえば分子線ビームエピタキシー（ＭＢＥ）法、ガスソースＭＢＥ法、化学的分子線ビームエピタキシー（ＣＢＥ）法のいずれかによって、ｎ−ＤＢＲミラー３、ｎ−ＧａＡｓクラッド層４を順次エピタキシャル成長させる。ここで、加熱制御層２が上述のパターンを有するので、ｎ−ＧａＡｓ基板１は、熱輻射によって領域Ａａ、Ａｂにおいて反射量に応じた互いに異なる温度に加熱される。なお、このエピタキシャル成長の際には、ｎ−ＧａＡｓ基板１の温度が約５５０〜７００℃程度となるように加熱する。この温度範囲であれば、領域Ａａ、Ａｂにおいて温度差があっても、ｎ−ＤＢＲミラー３、ｎ−ＧａＡｓクラッド層４の成長速度はほぼ同一であり、一様な厚さに形成される。

つぎに、図４に示すように、Ａｓビーム照射下で、ｎ−ＧａＡｓ基板１の温度が約７００〜８００℃になるように加熱し、ｎ−ＧａＡｓクラッド層４を表面から熱エッチングする。このとき、加熱制御層２が上述のパターンを有するので、ｎ−ＧａＡｓ基板１は領域Ａａに対応する部分１ａが、領域Ａｂに対応する部分１ｂよりも高温となる。その結果、ｎ−ＧａＡｓクラッド層４は、領域Ａａにおいて領域Ａｂよりもエッチングレートが速くなるので、エッチング量が多くなり、互いに異なる厚さを有するｎ−ＧａＡｓクラッド層４ａ、４ｂが形成される。すなわち、加熱制御層２のパターンを適宜設計することによって、ｎ−ＧａＡｓ基板１の部分１ａ、１ｂの温度を制御して最適なエッチングレートとできるので、領域Ａａ、Ａｂの面積が小さく、素子の集積度が高くても、ｎ−ＧａＡｓクラッド層４ａ、４ｂの厚さを正確に制御することができ、その結果、面発光レーザ素子ＶＣＳＥＬａ、ＶＣＳＥＬｂの発振波長を正確に制御できる。

その後、図５に示すように、再びｎ−ＧａＡｓ基板１の温度が約５５０〜７００℃程度となるように加熱しながら、活性層５、ｐ−ＧａＡｓクラッド層６、ｐ−Ａｌ_0.98ＧａＡｓからなる電流狭窄層７、ｐ−ＤＢＲミラー８を、それぞれ一様な厚さで順次エピタキシャル成長させる。

その後、プラズマＣＶＤ法によって、ｐ−ＤＢＲミラー８の成長表面にＳｉＮ膜を成膜し、直径約３０μｍの円形パターンをフォトレジストによるフォトリソグラフィ技術を用いて転写する。この転写された円形レジストマスクを用いて、ＳｉＮ膜を、ＣＦ₄ガスを用いた反応性イオンエッチング（ＲＩＥ）法でエッチングする。さらに、塩素ガスを用いた反応性イオンビームエッチング（ＲＩＢＥ）法によってｎ−ＤＢＲミラー３に到達するまでエッチングし、直径約３０μｍの柱状構造のメサポストを領域Ａａ、Ａｂにそれぞれ形成する。なお、ＲＩＢＥ法によるエッチング深さは、ｎ−ＤＢＲミラー３内で停止させるようにする。

つぎに、この状態で、水蒸気雰囲気中で４００℃に加熱し、放置することによって選択酸化を行い、電流狭窄層７ａ、７ｂに選択酸化部７ａｂ、７ｂｂと電流狭窄部７ａａ、７ｂａを形成する。なお、電流狭窄部７ａａ、７ｂａは直径３〜１０μｍであり、たとえば６μｍとなる。その後、ＲＩＥ法によってＳｉＮ膜を完全に除去した後に、再びＳｉＮ膜を積層し、ｐ側電極１０ａ、１０ｂに対応する領域のＳｉＮ膜を除去することによって絶縁膜９を形成した後、Ｔｉ／Ｐｔ／Ａｕからなるリング形状のｐ側電極１０ａ、１０ｂを形成する。そして、ｎ−ＧａＡｓ基板１の下面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極１１を形成し、素子ごとに分離して、多波長レーザ素子１００が完成する。

なお、上記の製造方法によれば、ｎ−ＧａＡｓ基板１を容易に大型化できるので、多波長レーザ素子１００の製造コストを容易に低下させることができる。

以上説明したように、本実施の形態１によれば、良好に制御された発振波長を有する面発光レーザ素子を用いた多波長レーザ素子を、集積度高くかつ低コストで製造することができる。

なお、本実施の形態１において、ｐ−ＧａＡｓクラッド層６についても熱エッチングを行って厚さを調整し、面発光レーザ素子ＶＣＳＥＬａ、ＶＣＳＥＬｂにおいて各活性層５ａ、５ｂが各光共振器の中央位置となるようにすれば、活性層５ａ、５ｂへの光閉じ込め係数を高めることができ、各面発光レーザ素子ＶＣＳＥＬａ、ＶＣＳＥＬｂの閾値電流を低下させることができる。

また、選択酸化を行う際に、処理温度を調整してメサごとに電流狭窄層７ａ、７ｂの酸化速度を変化させれば、電流狭窄部７ａａ、７ｂａの直径、すなわちアパーチャ径の異なる面発光レーザ素子を同一基板上に製造できる。

また、加熱制御層２は、輻射熱の反射量が互いに異なる部分２ａ、２ｂを有していたが、たとえば図６に示すような、互いに輻射熱の反射量が互いに異なる他の矩形の部分２ｃ、２ｄ、２ｅ、２ｆを有していてもよい。この部分２ｃ〜２ｆは、充填部Ｆと空白部Ｂとの面積比が互いに異なるようにパターンが形成されており、上述したように、熱エッチングの際に、対応する各領域Ａｃ〜Ａｆにおいて互いに異なる厚さを有するｎ−ＧａＡｓクラッド層を形成できるので、互いに異なる共振器長の光共振器を形成できる。その結果、各領域Ａｃ〜Ａｆに、発振波長が互いに異なる面発光レーザ素子を形成できる。

（実施の形態２）
つぎ、本発明の実施の形態２に係る半導体装置について説明する。本実施の形態２に係る半導体装置は、ファブリーペローレーザ素子を用いた多波長レーザ素子である。

図７は、本実施の形態２に係る多波長レーザ素子を模式的に表した斜視概略図である。図７に示すように、本実施の形態２に係る多波長レーザ素子２００は、ファブリーペローレーザ素子ＦＰＬｇ、ＦＰＬｈ、ＦＰＬｉを備える。以下、具体的に説明する。

多波長レーザ素子２００において、半導体基板であるｎ−ＧａＡｓ基板１２の下面に、加熱制御層１３が形成されている。加熱制御層２は、実施の形態１と同様に、矩形の領域Ａｇ、Ａｈ、Ａｉにおいて、図２、図６に示すいずれかのパターンを有し、互いに輻射熱の反射量が異なることによって熱輻射量が異なる部分１３ｇ、１３ｈ、１３ｉを備える。また、ｎ−ＧａＡｓ基板１２の上面には、領域Ａｇ〜Ａｉにわたって、下部クラッドを兼ねるｎ−ＡｌＧａＡｓクラッド層１４が形成されている。

また、領域Ａｇにおいては、ｎ−ＡｌＧａＡｓクラッド層１４上に、組成を連続的に変化させた下部ＧａＡｓ−ＳＣＨ（Separate Confinement Heterostructure）層１５ｇ、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｇ、上部ＧａＡｓ−ＳＣＨ層１７ｇ、ｐ−ＡｌＧａＡｓクラッド層１８ｇが順次積層している。また、ｐ−ＡｌＧａＡｓクラッド層１８ｇの上面に、ｐ−ＡｌＧａＡｓクラッド層１９ｇ、ｎ-ＧａＡｓ層にｎ−ＡｌＧａＡｓ層が積層された電流ブロッキング層２０ｇが形成されている。さらに、ｐ−ＡｌＧａＡｓクラッド層１９ｇと電流ブロッキング層２０ｇとの上面に、ｐ−ＡｌＧａＡｓクラッド層２１ｇ、ｐ−ＧａＡｓコンタクト層２２ｇが積層し、全体としてメサストライプ構造を有している。

同様に、領域Ａｈには、ｎ−ＡｌＧａＡｓクラッド層１４上に、下部ＧａＡｓ−ＳＣＨ層１５ｈ、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｈ、上部ＧａＡｓ−ＳＣＨ層１７ｈ、ｐ−ＡｌＧａＡｓクラッド層１８ｈ、ｐ−ＡｌＧａＡｓクラッド層１９ｈ、電流ブロッキング層２０ｈ、ｐ−ＡｌＧａＡｓクラッド層２１ｈ、ｐ−ＧａＡｓコンタクト層２２ｈが積層している。また、同様に、領域Ａｉには、ｎ−ＡｌＧａＡｓクラッド層１４上に、下部ＧａＡｓ−ＳＣＨ層１５ｉ、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｉ、上部ＧａＡｓ−ＳＣＨ層１７ｉ、ｐ−ＡｌＧａＡｓクラッド層１８ｉ、ｐ−ＡｌＧａＡｓクラッド層１９ｉ、電流ブロッキング層２０ｉ、ｐ−ＡｌＧａＡｓクラッド層２１ｉ、ｐ−ＧａＡｓコンタクト層２２ｉが積層している。

また、各メサストライプ構造は、周囲にＳｉＮからなる絶縁膜２３が形成されており、かつトレンチ溝Ｔで分離されている。また、絶縁膜２３はｐ−ＧａＡｓコンタクト層２２ｇ〜２２ｉ上に開口部を有しており、これらの開口部にｐ側電極２４ｇ、２４ｈ、２４ｉがそれぞれ形成されている。また、加熱制御層１３の下面には領域Ａｇ〜Ａｉにわたってｎ側電極２５が形成されている。また、各メサストライプ構造の後端面ＢＳには反射率が９９％の反射膜ＨＲが形成され、前端面ＦＳには不図示の反射防止膜が形成されている。すなわち、領域Ａｇ〜Ａｉにそれぞれファブリーペローレーザ素子ＦＰＬｇ、ＦＰＬｈ、ＦＰＬｉが形成されている。

ファブリーペローレーザ素子ＦＰＬｇ〜ＦＰＬｉは、各ＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｇ〜１６ｉが互いにピーク波長が異なる利得スペクトルを有しており、波長が互いに異なるレーザ光を前端面ＦＳからそれぞれ出力する。これらのレーザ光の波長は、たとえば、それぞれ１２８０ｎｍ、１３００ｎｍ、１３２０ｎｍである。以下、この多波長レーザ素子２００の製造方法とともに、図８〜１０を参照して具体的に説明する。なお、以下では、説明の便宜上、たとえば下部ＧａＡｓ−ＳＣＨ層１５ｇ〜１５ｉ等をトレンチ溝Ｔによって分離する前の各層を、下部ＧａＡｓ−ＳＣＨ層１５等と表記する。

まず、実施の形態１と同様に、ＭＢＥ法などで、ｎ−ＧａＡｓ基板１２上に、ｎ−ＡｌＧａＡｓクラッド層１４、下部ＧａＡｓ−ＳＣＨ層１５、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６、上部ＧａＡｓ−ＳＣＨ層１７、ｐ−ＡｌＧａＡｓクラッド層１８を順次エピタキシャル成長させた後、加熱制御層１３を形成する。なお、このエピタキシャル成長の際には、実施の形態１と同様に、ｎ−ＧａＡｓ基板１２の温度が約５５０〜７００℃程度となるように加熱し、各領域Ａｇ〜Ａｉにおいて、ｎ−ＡｌＧａＡｓクラッド層１４からｐ−ＡｌＧａＡｓクラッド層１８までをそれぞれ一様な厚さに形成する。

図９は、上述のエピタキシャル成長をさせた後のＧａＩｎＮＡｓ（Ｓｂ）活性層１６の井戸型ポテンシャルを示す図である。縦軸はエネルギーｈνであり、符号Ｗｇ、Ｗｈ、Ｗｉはそれぞれ領域Ａｇ、Ａｈ、ＡｉにおけるＧａＩｎＮＡｓ（Ｓｂ）活性層１６の井戸型ポテンシャルを示し、符号Ｕｇ、Ｕｈ、Ｕｉは導電帯の井戸型ポテンシャル、符号Ｌｇ、Ｌｈ、Ｌｉは価電子帯の井戸型ポテンシャルを示す。このとき、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６のバンドギャップエネルギーは、領域Ａｇ〜Ａｉのいずれにおいてもｈν₀である。なお、ｈはプランク定数、ν、ν₀周波数である。

ここで、ｎ−ＧａＡｓ基板１２の温度が約６００〜９００℃になるように加熱してＧａＩｎＮＡｓ（Ｓｂ）活性層１６をアニーリングし、井戸層と障壁層との間でＧａとＩｎを相互拡散させる。このとき、加熱制御層１３が上述のパターンを有するので、ｎ−ＧａＡｓ基板１２の温度は領域Ａｇにおいて最も高く、領域Ａｉにおいて最も低くなる。その結果、領域Ａｇ、Ａｈ、ＡｉにおいてＧａＩｎＮＡｓ（Ｓｂ）活性層１６に互いに異なる程度の相互拡散が発生し、図１０に示すように、井戸型ポテンシャルＷｇ〜Ｗｉが互いに異なる形状のＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｇ、１６ｈ、１６ｉとなる。したがって、各井戸型ポテンシャルＷｇ〜Ｗｉにおけるバンドギャップエネルギーも互いに異なる値ｈν_g、ｈν_h、ｈν_iとなり、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｇ、１６ｈ、１６ｉは、互いにピーク波長が異なる利得スペクトルを有するものとなる。すなわち、加熱制御層１３のパターンを適宜設計することによって、ｎ−ＧａＡｓ基板１２の各領域Ａｇ〜Ａｉの面積が小さく、素子の集積度が高くても、温度を制御して最適な程度の相互拡散を発生させることができるので、ＧａＩｎＮＡｓ（Ｓｂ）活性層１６ｇ〜１６ｉの利得のピーク波長を正確に制御できる。

その後、ｐ−ＡｌＧａＡｓクラッド層１８上に、ｎ−ＧａＡｓ層およびｎ−ＡｌＧａＡｓ層をエピタキシャル成長させた後、ｐ−ＡｌＧａＡｓクラッド層１９ｇ〜１９ｉが形成される以外の部分をホトレジストで覆い、ホトレジストをマスクとしてｎ−ＡｌＧａＡｓ層およびｎ−ＧａＡｓ層を選択エッチングする。この際電流ブロッキング層２０の一部を形成するｎ−ＧａＡｓ層がわずかにｐ−ＡｌＧａＡｓクラッド層１８上に残される。

続いて、ホトレジストを除去し、ＭＢＥ装置内にてＡｓ分子線を照射しながら６５０〜８００℃に加熱する。この処理によって残っていたｎ−ＧａＡｓ層が蒸発し、ｐ−ＡｌＧａＡｓクラッド層１８が露出する。なお、この処理では、ＧａＡｓ層が選択的に蒸発し、ＡｌＧａＡｓ層は蒸発しないため、電流ブロッキング層２０では、表面のｎ−ＡｌＧａＡｓ層が蒸発を防ぎ、ｐ−ＡｌＧａＡｓクラッド層１８も蒸発しない。このｎ−ＧａＡｓ層を除去する熱処理と、前述の井戸層と障壁層との間でＧａとＩｎを相互拡散させるための活性層のアニーリングの熱処理は同時におこなってもよい。

つぎに、ｐ−ＡｌＧａＡｓクラッド層１９ｇ〜１９ｉをエピタキシャル成長させ、さらに、ｐ−ＡｌＧａＡｓクラッド層２１、ｐ−ＧａＡｓコンタクト層２２を順次エピタキシャル成長させる。

つぎに、トレンチ溝Ｔに対応するパターンを形成し、ＳｉＮ膜をマスクとしてｎ−ＡｌＧａＡｓクラッド層１４の一部に到達する深さまでエッチングを行い、トレンチ溝Ｔを形成する。これによってファブリーペローレーザ素子ＦＰＬｇ〜ＦＰＬｉは電気的に分離される。

つぎに、ＳｉＮ膜のマスクを除去した後、全面に再びＳｉＮ膜を堆積し、ファブリーペローレーザ素子ＦＰＬｇ〜ＦＰＬｉに対する開口部を形成して絶縁膜２３とし、各開口部にＡｕＺｎ／Ａｕからなるｐ側電極２４ｇ〜２４ｉを形成する。一方、ｎ−ＧａＡｓ基板１２の下面にＡｕＧｅＮｉ／Ａｕからなるｎ側電極２５を形成する。

最後に、ファブリーペローレーザ素子ＦＰＬｇ〜ＦＰＬｉの後端面ＢＳに反射膜ＨＲを形成し、前端面ＦＳに不図示の反射防止膜を形成した後、素子ごとに分離して、多波長レーザ素子２００が完成する。なお、実施の形態１と同様に、上記の製造方法によれば、基板を容易に大型化できるので、多波長レーザ素子１００の製造コストを容易に低下させることができる。

以上説明したように、本実施の形態２によれば、良好に制御された発振波長を有するファブリーペローレーザ素子を用いた多波長レーザ素子を、集積度高くかつ低コストで製造することができる。

なお、上記実施の形態１において、実施の形態２と同様に、活性層５ａ、５ｂのアニーリングを行って、利得スペクトルを互いに異なるものとしてもよい。

また、上記実施の形態１、２において、加熱制御層２、１３については、たとえばｎ側電極１１、２５を形成する前に、ｎ−ＧａＡｓ基板１、１２の下面を研磨して除去してもよい。

また、上記実施の形態１、２では、ＭＢＥ法等を用いて半導体層を成長させていたが、有機金属気相成長（ＭＯＣＶＤ）法を用いることもできる。この場合、ヒータは、ｎ−ＧａＡｓ基板１、１２の加熱制御層２、１３が形成された下面に密着して配置され、熱伝導によってｎ−ＧａＡｓ基板１、１２を加熱するが、加熱制御層２、１３は、各部分２ａ、２ｂ、または各部分１３ｇ〜１３ｉにおいて異なるパターンが形成されており、互いに異なる熱伝導量を有するので、各領域Ａａ、Ａｂ、または各領域Ａｇ〜Ａｉは互いに異なる温度となる。

また、加熱制御層のパターンは、上記実施の形態１、２のように矩形に限られない。図１１は、加熱制御層の別の一例を示す平面概略図である。図１１に示すように、この加熱制御層２６の部分２６ｊ、２６ｋは、金属からなる波状のラインパターンＬを形成したものである。形成するラインパターンＬの数の増減によってラインパターンＬと空白部との面積比を変えれば、加熱制御層２６の部分２６ｊ、２６ｋの熱輻射量を容易に変えることができ、かつ部分２６ｊ、２６ｋの面内の熱輻射量の分布を均一にし易い。

また、加熱制御層は、金属などのパターンを形成して熱輻射量に差をつけたものに限らず、互いに熱輻射率が異なる材質からなる膜を各領域に均一に形成してもよい。また、各領域における熱輻射量の差は、輻射熱の吸収量に差をつけることによって実現してもよい。図１２は、加熱制御層の別の一例を示す断面概略図である。図１２に示すように、この加熱制御層２７は、ｎ−ＧａＡｓ基板１の上面に形成したものであり、加熱制御層２７の部分２７ｌ、２７ｍは、互いに異なる種類のドーパントを添加したｎ−ＧａＡｓからなるものである。

図１３は、加熱制御層２７の部分２７ｌ、２７ｍの透過スペクトルを示す図である。図１３に示すように、部分２７ｌは、吸収端の波長がλlであり、線Ｓｌで示される透過スペクトルを有する。一方、部分２７ｍは、吸収端の波長がλｍであり、線Ｓｍで示される透過スペクトルを有する。その結果、部分２７ｌと部分２７ｍとは、ヒータからの赤外線の輻射熱の吸収量が互いに異なるので、加熱した場合の温度も互いに異なるものとなり、対応する領域Ａｌ、Ａｍにおいて、異なる温度での加熱を行うことができる。たとえば、ヒータの温度が６００℃の場合に、輻射される赤外線は３．３μｍを中心に１．０〜１００μｍ程度の波長を有するが、部分２７ｌに窒素Ｎを１％添加し、部分２７ｍには何も添加しなければ、吸収端の波長は、λｌが１１５５ｎｍ、λｍが１３９０ｎｍとなり、上述の赤外線の帯域において輻射熱の吸収量が互いに異なるものとなり、熱輻射量も互いに異なるものとなる。

なお、上述の添加するドーパントとして、Ｉｎ、Ｓｂ、Ｐ、Ｚｎ、Ｃ、Ｍｇ、Ｓｉ、Ｓ、Ｓｅ等を用いることができる。また、互いに異なる種類のドーパントを用いずに、同一種類のドーパントを互いに異なる添加量で添加してもよい。

また、加熱制御層は、基板の上面、または下面、あるいは両面に形成してもよいし、基板の内部に形成してもよい。図１４は、加熱制御層を半導体基板の内部に形成した例を示す断面概略図である。図１４に示すように、この加熱制御層３２は、上記と同様の種類のドーパントを添加したｎ−ＧａＡｓからなり、ｎ−ＧａＡｓ基板３１の内部に形成されている。そして、加熱制御層３２の部分３２ｎ、３２ｏは層厚が異なり、ヒータからの赤外線の輻射熱の吸収量が異なるので、加熱した場合の温度も、ｎ−ＧａＡｓ基板３１の部分３１ｎ、３１ｏを含めて互いに異なるものとなり、対応する領域Ａｎ、Ａｏにおいて、異なる温度での加熱を行うことができる。なお、このような加熱制御層３２は、イオン注入法を用いて、添加するドーパントのイオンをｎ−ＧａＡｓ基板３１に打ち込むことによって形成することができる。

また、本発明を適用して様々な光半導体装置を製造できる。たとえば、各領域間の基板温度差を利用して、各領域において互いに異なる成長速度で半導体層をエピタキシャル成長させることによって、各領域において互いに異なる厚さの半導体光導波路を有し、たとえば偏波特性が互いに異なる光導波路アレイを製造することができる。また、レーザ素子として、分布帰還型（ＤＦＢ）レーザ素子を製造することもできる。この場合、利得ピーク波長を互いに異なるものとするとともに、これに対応して各領域におけるグレーティングの特性を互いに異なるものとしてもよい。また、ある領域にＥＡ変調素子を形成し、それと隣接する領域にＤＦＢレーザ素子を形成して、ＥＡ−ＤＦＢレーザ素子を形成することもできる。また、互いに発光波長が異なる発光ダイオード（ＬＥＤ）や互いに利得特性が異なる半導体光増幅器（ＳＯＡ）素子のアレイを製造することもできる。

また、基板温度によって添加されるドーパントの量が異なるような工程を利用して、各領域においてドーパント濃度が互いに異なる半導体層を形成することもできる。これによっても多波長レーザ素子を製造できる。また各領域で互いに異なる光吸収係数を有する半導体層を形成して、多波長受光素子（ＰＤ）アレイを製造できる。また、互いに異なる共振器長を有する共振器型ＰＤアレイも製造できる。また、各領域において互いに異なるスポットサイズを有するスポットサイズコンバータアレイを製造することもできる。また、上記の各素子、およびＭＭＩカプラなどの光合流器を同一基板上にモノリシック集積した光集積素子を製造することもできる。

また、上記では主に光半導体装置を製造する場合について説明したが、本発明はこれに限定されず、電子デバイス用の半導体装置に対しても適用できる。

本発明の実施の形態１に係る多波長レーザ素子を模式的に表した断面図である。加熱制御層の輻射熱の反射量が互いに異なる部分を模式的に表した平面概略図である。本発明の実施の形態１に係る多波長レーザ素子の製造方法を説明する図である。本発明の実施の形態１に係る多波長レーザ素子の製造方法を説明する図である。本発明の実施の形態１に係る多波長レーザ素子の製造方法を説明する図である。加熱制御層の輻射熱の反射量が互いに異なる他の部分の一例を模式的に表した平面概略図である。本発明の実施の形態２に係る多波長レーザ素子を模式的に表した斜視概略図である。本発明の実施の形態２に係る多波長レーザ素子の製造方法を説明する図である。エピタキシャル成長をさせた後の活性層の井戸型ポテンシャルを示す図である。アニーリング後の活性層の井戸型ポテンシャルを示す図である。加熱制御層の別の一例を示す平面概略図である。加熱制御層の別の一例を示す断面概略図である。図１２に示す加熱制御層の各部分の透過スペクトルを示す図である。加熱制御層を半導体基板の内部に形成した例を示す断面概略図である。

符号の説明

１、１２、３１ｎ−ＧａＡｓ基板
１ａ、１ｂ、２ａ〜２ｆ、１３ｇ〜１３ｉ、２６ｊ、２６ｋ、２７ｌ、２７ｍ、３１ｎ、３１ｏ部分
２、１３、２６、３２加熱制御層
３ｎ−ＤＢＲミラー
４、４ａ、４ｂｎ−ＧａＡｓクラッド層
５、５ａ、５ｂ活性層
６、６ａ、６ｂｐ−ＧａＡｓクラッド層
７、７ａ、７ｂ電流狭窄層
７ａａ、７ｂａ電流狭窄部
７ａｂ、７ｂｂ選択酸化部
８、８ａ、８ｂｐ−ＤＢＲミラー
９、２３絶縁膜
１０ａ、１０ｂ、２４ｇ〜２４ｉｐ側電極
１１、２５ｎ側電極
１４ｎ−ＡｌＧａＡｓクラッド層
１５、１５ｇ〜１５ｉ下部ＧａＡｓ−ＳＣＨ層
１６、１６ｇ〜１６ｉＧａＩｎＮＡｓ（Ｓｂ）活性層
１７、１７ｇ〜１７ｉ上部ＧａＡｓ−ＳＣＨ層
１８、１９、２１、１８ｇ〜１８ｉ、１９ｇ〜１９ｉ、２１ｇ〜２１ｉｐ−ＡｌＧａＡｓクラッド層
２０、２０ｇ〜２０ｉ電流ブロッキング層
２２、２２ｇ〜２２ｉｐ−ＧａＡｓコンタクト層
１００、２００多波長レーザ素子
Ａａ〜Ａｏ領域
Ｂ空白部
ＢＳ後端面
Ｆ充填部
ＦＰＬｇ〜ＦＰＬｉファブリーペローレーザ素子
ＦＳ前端面
Ｈヒータ
ＨＲ反射膜
Ｌラインパターン
Ｌａ、Ｌｂレーザ光
Ｌｇ〜Ｌｉ、Ｕｇ〜ＵｉＷｇ〜Ｗｉ井戸型ポテンシャル
Ｓｌ、Ｓｍ線
Ｔトレンチ溝
ＶＣＳＥＬａ、ＶＣＳＥＬｂ面発光レーザ素子

Claims

基板上に複数の半導体素子を有する半導体装置の製造方法であって、
前記基板の裏面に、充填部と空白部とからなるパターンが形成された金属膜を含み、熱輻射量または熱伝導量が互いに異なる複数の領域を有する加熱制御層を形成する加熱制御層形成工程と、
前記加熱制御層を形成した基板を前記加熱制御層側から加熱する加熱工程と、
前記加熱制御層上に電極を形成する電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。
前記加熱工程は、前記加熱制御層を形成した基板を加熱しながら該基板上に半導体層を積層する積層工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
前記基板上に半導体層を積層する積層工程を含み、
前記加熱工程は、前記積層した半導体層を熱エッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
前記基板上に半導体層を積層する積層工程を含み、
前記加熱工程は、前記積層した半導体層をアニーリングすることを特徴とする請求項１に記載の半導体装置の製造方法。
前記加熱制御層形成工程は、前記各領域において互いに異なるパターンを有するように前記加熱制御層を形成することを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
前記加熱制御層形成工程は、前記各領域において輻射熱の反射量が互いに異なるように前記加熱制御層を形成することを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
前記加熱制御層形成工程は、前記各領域において輻射熱の吸収量が互いに異なるように前記加熱制御層を形成することを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
請求項１〜７のいずれか１つに記載の方法によって製造した半導体装置であって、
互いに厚さが異なる半導体層を有する複数の半導体素子を備えることを特徴とする半導体装置。
請求項１〜７のいずれか１つに記載の方法によって製造した半導体装置であって、
互いに光吸収ピーク波長が異なる半導体層を有する複数の半導体素子を備えることを特徴とする半導体装置。
請求項１〜７のいずれか１つに記載の方法によって製造した半導体装置であって、
互いに利得ピーク波長が異なる半導体活性層を有する複数の半導体素子を備えることを特徴とする半導体装置。
基板の裏面に、充填部と空白部とからなるパターンが形成された金属膜を含み、熱輻射量または熱伝導量が互いに異なる複数の領域を有する加熱制御層を形成する加熱制御層形成工程と、
前記基板上に、該基板側から順に下部ＤＢＲミラー、下部クラッド層、半導体活性層、上部クラッド層、及び上部ＤＢＲミラーを含む積層部を積層する積層工程と、
を含み、前記積層工程は、前記加熱制御層を形成した基板を前記加熱制御層側から加熱し、前記積層部の前記下部クラッド層および／または前記上部クラッド層を熱エッチングして、前記下部ＤＢＲミラーおよび前記上部ＤＢＲミラーが形成する光共振器の共振器長を所望の発振波長に調整する加熱工程をさらに含むことを特徴とする半導体装置の製造方法。
請求項１１に記載の方法によって製造したことを特徴とする半導体装置。