JP5099974B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP5099974B2
JP5099974B2 JP2005018836A JP2005018836A JP5099974B2 JP 5099974 B2 JP5099974 B2 JP 5099974B2 JP 2005018836 A JP2005018836 A JP 2005018836A JP 2005018836 A JP2005018836 A JP 2005018836A JP 5099974 B2 JP5099974 B2 JP 5099974B2
Authority
JP
Japan
Prior art keywords
transistor
light
power supply
emitting element
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005018836A
Other languages
Japanese (ja)
Other versions
JP2005242341A5 (en
JP2005242341A (en
Inventor
剛司 野田
良太 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005018836A priority Critical patent/JP5099974B2/en
Publication of JP2005242341A publication Critical patent/JP2005242341A/en
Publication of JP2005242341A5 publication Critical patent/JP2005242341A5/ja
Application granted granted Critical
Publication of JP5099974B2 publication Critical patent/JP5099974B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y02B20/347
    • Y02B20/36

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、電流を発光素子に供給するための手段と発光素子とを、複数の各画素に有する発光装置に関する。   The present invention relates to a light emitting device having a light emitting element and means for supplying current to the light emitting element in each of a plurality of pixels.

発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が進んでいる。具体的に提案されているアクティブマトリクス型発光装置の画素の構成は、メーカーによって異なるが、通常少なくとも発光素子と、画素へのビデオ信号の入力を制御するTFT(スイッチング用TFT)と、該発光素子に供給する電流値を制御するTFT(駆動用TFT)とが各画素に設けられている。   Since the light emitting element emits light by itself, the visibility is high, a backlight necessary for a liquid crystal display (LCD) is not necessary, and it is optimal for thinning, and the viewing angle is not limited. For this reason, a light emitting device using a light emitting element has attracted attention as a display device that replaces a CRT or LCD, and in recent years, it has been put into practical use, such as being mounted on an electronic device such as a mobile phone or a digital still camera. The configuration of the pixel of the active matrix light-emitting device that has been specifically proposed differs depending on the manufacturer. Usually, at least the light-emitting element, a TFT (switching TFT) that controls input of a video signal to the pixel, and the light-emitting element Each pixel is provided with a TFT (driving TFT) for controlling a current value supplied to the pixel.

ところで多結晶半導体膜を用いたTFT(薄膜トランジスタ)は、非晶質半導体膜を用いたTFTに比べて移動度が2桁以上高く、発光装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。そして多結晶半導体膜は、レーザアニール法を用いることで、安価なガラス基板上に形成することができる。しかし発振器から出力されるレーザ光のエネルギーは、様々な要因によって少なくとも数%の揺らぎを有しており、この揺らぎによって半導体膜の結晶化を均一に行なうことが妨げられている。結晶化が均一に行なわれず、多結晶半導体膜の結晶性にばらつきが生じると、該多結晶半導体膜を活性層として用いるTFTの特性、例えばオン電流、移動度、閾値等にばらつきが出てしまう。したがって、レーザアニール法により形成された多結晶半導体膜を用いて駆動用TFTを形成すると、該駆動用TFTの特性のばらつきにより発光素子の輝度もばらついてしまう。   By the way, a TFT (thin film transistor) using a polycrystalline semiconductor film has a mobility two or more digits higher than that of a TFT using an amorphous semiconductor film, and the pixel portion of the light emitting device and its peripheral drive circuit are formed on the same substrate. It has the advantage that it can be integrally formed. The polycrystalline semiconductor film can be formed on an inexpensive glass substrate by using a laser annealing method. However, the energy of the laser beam output from the oscillator has a fluctuation of at least several percent due to various factors, and this fluctuation prevents uniform crystallization of the semiconductor film. If the crystallization is not performed uniformly and the crystallinity of the polycrystalline semiconductor film varies, characteristics of TFTs using the polycrystalline semiconductor film as an active layer, such as on-current, mobility, threshold value, etc., vary. . Therefore, when a driving TFT is formed using a polycrystalline semiconductor film formed by a laser annealing method, the luminance of the light emitting element varies due to variations in characteristics of the driving TFT.

駆動用TFTの特性のばらつきを補正するための回路を、各画素に形成することで、特性のばらつきに起因する発光素子の輝度のばらつきを抑えることができる。しかしこの方法だと、画素内のTFTの数が増えるため、高精細化が妨げられてしまい好ましくない。   By forming a circuit for correcting variation in characteristics of the driving TFT in each pixel, variation in luminance of the light-emitting element due to variation in characteristics can be suppressed. However, this method is not preferable because the number of TFTs in the pixel increases, which prevents high definition.

また、発光素子に用いられる電界発光材料の劣化に伴って、発光素子の輝度が低下するという問題もある。発光素子に供給する電流を一定にすることで、発光素子に供給する電圧を一定にするよりも、発光素子の輝度の低下は抑えられる。しかし、たとえ発光素子に供給する電流が一定であっても、電界発光材料が劣化することで輝度は低下する。そしてその劣化の度合いは、発光素子が光っている時間や、発光素子に流れる電流の量に依存する。そのため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。   In addition, there is a problem in that the luminance of the light emitting element is reduced as the electroluminescent material used for the light emitting element is deteriorated. By making the current supplied to the light emitting element constant, a decrease in luminance of the light emitting element can be suppressed as compared to making the voltage supplied to the light emitting element constant. However, even if the current supplied to the light emitting element is constant, the luminance is lowered due to deterioration of the electroluminescent material. The degree of deterioration depends on the time during which the light emitting element is lit and the amount of current flowing through the light emitting element. Therefore, if the gradation for each pixel differs depending on the image to be displayed, a difference occurs in the deterioration of the light emitting element of each pixel, resulting in variations in luminance.

なお、駆動用TFTを飽和領域で動作させることで、電界発光材料の劣化に伴う輝度の低下をある程度抑えることはできる。しかし、飽和領域で動作するTFTのドレイン電流の値は、ゲート・ソース間の電圧(以下、ゲート電圧とする)Vgsの僅かな変動に影響されやすく、発光素子の輝度が変動しやすい。そのため飽和領域で駆動用TFTを動作させる場合、発光素子が発光している期間に、該駆動用TFTのゲート電圧Vgsが変動しないように注意する必要がある。ところが、スイッチング用TFTのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、駆動用TFTのゲート電圧Vgsが変動しやすい。このゲート電圧Vgsの変動を防ぐためには、該TFTのゲート電圧Vgsを保持するための容量素子の容量を大きくしたり、スイッチング用TFTのオフ電流を低く抑えたりする必要がある。しかし、スイッチング用TFTのオフ電流を低く抑えること、且つ、大きな容量を所定の時間内に充電するためにオン電流を高くすることの両方を満たすように、TFTの作製工程を最適化するには、コストと時間を要し、困難な課題である。また、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。さらに駆動用TFTのゲート電圧Vgsは、ゲート電極につく寄生容量に起因して、他のTFTのスイッチングや信号線、走査線の電位の変動等に伴い、変動しやすいという問題もある。   Note that, by operating the driving TFT in the saturation region, it is possible to suppress a decrease in luminance due to deterioration of the electroluminescent material to some extent. However, the value of the drain current of the TFT operating in the saturation region is easily affected by a slight change in the gate-source voltage (hereinafter referred to as the gate voltage) Vgs, and the luminance of the light emitting element is likely to change. Therefore, when the driving TFT is operated in the saturation region, care must be taken so that the gate voltage Vgs of the driving TFT does not fluctuate during the period in which the light emitting element emits light. However, when the off-state current of the switching TFT is large, the gate voltage Vgs of the driving TFT is likely to fluctuate with a change in the potential of the video signal input to another pixel. In order to prevent the fluctuation of the gate voltage Vgs, it is necessary to increase the capacitance of the capacitive element for holding the gate voltage Vgs of the TFT or to suppress the off current of the switching TFT. However, in order to optimize the TFT manufacturing process so as to satisfy both of keeping the off-current of the switching TFT low and increasing the on-current in order to charge a large capacity within a predetermined time. Costly, time consuming and difficult task. Also, increasing the area occupied by the capacitive element is not desirable because it increases the probability of leakage between the electrodes due to dust and the like, thus leading to a decrease in yield. Further, there is a problem that the gate voltage Vgs of the driving TFT is likely to fluctuate due to the parasitic capacitance attached to the gate electrode due to the switching of other TFTs, the fluctuation of the potential of the signal line and the scanning line, and the like.

本発明は上述した問題に鑑み、容量素子の面積を抑え、なおかつ既存のプロセスで作製されたTFTを用いつつ、駆動用TFTの特性の違いや、駆動用TFTのゲート電圧Vgsの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる発光装置の提案を課題とする。   In view of the above-described problems, the present invention is caused by a difference in characteristics of a driving TFT and a variation in a gate voltage Vgs of the driving TFT while using a TFT manufactured by an existing process while suppressing the area of the capacitive element. It is an object of the present invention to provide a light-emitting device that can suppress variations in luminance of light-emitting elements and can suppress a decrease in luminance or uneven luminance due to deterioration of an electroluminescent material.

本発明では、スイッチング素子として機能するトランジスタ(電流制御用トランジスタ)を発光素子に供給する電流の値を決めるトランジスタ(駆動用トランジスタ)と直列に接続する。そして、駆動用トランジスタのゲートに、駆動用トランジスタがオンになるような電位を与えておくことで、常に駆動用トランジスタに電流が流せる状態を作っておく。また、電流制御用トランジスタは線形領域で動作させ、そのゲートの電位を、画素に入力されるビデオ信号で制御する。また駆動用トランジスタは飽和領域で動作させるのが望ましく、該駆動用トランジスタのドレイン電流で、発光素子の輝度を制御する。   In the present invention, a transistor (current control transistor) functioning as a switching element is connected in series with a transistor (driving transistor) that determines the value of the current supplied to the light emitting element. Then, by applying a potential at which the driving transistor is turned on to the gate of the driving transistor, a state in which a current can always flow through the driving transistor is created. Further, the current control transistor is operated in a linear region, and the gate potential is controlled by a video signal input to the pixel. The driving transistor is preferably operated in a saturation region, and the luminance of the light-emitting element is controlled by the drain current of the driving transistor.

電流制御用トランジスタを線形領域で動作させることで、そのソース・ドレイン間電圧(ドレイン電圧)Vdsは発光素子に加わる電圧Velに対して非常に小さくなり、ゲート電圧Vgsの僅かな変動が、発光素子に流れる電流に影響しにくくなる。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するスイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、飽和領域で動作する駆動用トランジスタにより決定される。   By operating the current control transistor in the linear region, the source-drain voltage (drain voltage) Vds becomes very small with respect to the voltage Vel applied to the light emitting element, and a slight variation in the gate voltage Vgs is caused by the light emitting element. It becomes difficult to influence the current flowing through the. Therefore, without increasing the capacitance of the capacitive element provided between the gate and the source of the current control transistor or suppressing the off-current of the switching transistor that controls the input of the video signal to the pixel, The current flowing through the light emitting element is less likely to fluctuate. Further, the current flowing through the light emitting element is not affected by the parasitic capacitance attached to the gate of the current control transistor. The current control transistor only selects whether or not current is supplied to the light emitting element, and the value of the current flowing through the light emitting element is determined by the driving transistor operating in the saturation region.

また本発明では、飽和領域で動作させる駆動用トランジスタのゲートの電位は、ビデオ信号によって制御されず、駆動用トランジスタがオンするような高さに保たれる。飽和領域で動作する駆動用トランジスタは、ゲート電圧Vgsの僅かな変動に対しドレイン電流が影響されやすいが、本発明では駆動用トランジスタのゲートの電位を固定することができるので、ゲート電圧Vgsが変動しない。このため、スイッチング用トランジスタのスイッチングに関わりなく、駆動用トランジスタのドレイン電流を一定に保ちやすく、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。   In the present invention, the potential of the gate of the driving transistor operated in the saturation region is not controlled by the video signal and is maintained at such a height that the driving transistor is turned on. In the driving transistor operating in the saturation region, the drain current is easily influenced by a slight fluctuation in the gate voltage Vgs. However, in the present invention, since the gate potential of the driving transistor can be fixed, the gate voltage Vgs fluctuates. do not do. For this reason, irrespective of the switching of the switching transistor, the drain current of the driving transistor can be easily kept constant, and the image quality can be greatly improved. In addition, since it is not necessary to optimize the process in order to reduce the off-state current of the transistor that controls the input of the video signal to the pixel, the transistor manufacturing process can be simplified, which greatly contributes to cost reduction and yield improvement. be able to.

また、駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン・ソース間電圧(以下、ドレイン電圧とする)Vdsによって変化せず、Vgsのみによって定まるようになるので、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。   In addition, by operating the driving transistor in a saturation region, the drain current does not change with the drain-source voltage (hereinafter referred to as drain voltage) Vds, but is determined only by Vgs, which causes deterioration of the light emitting element. Accordingly, even if Vds decreases instead of Vel increasing, the value of the drain current is kept relatively constant. Therefore, it is possible to suppress a decrease in luminance or luminance unevenness due to deterioration of the electroluminescent material.

さらに本発明では、駆動用トランジスタのゲートに与えられる電位を、補正用トランジスタの特性に合わせて補正する。具体的には、ゲートとドレインが接続された補正用のトランジスタ(以下、補正用トランジスタとする)を用い、電源電位に該補正用トランジスタの閾値電圧を上乗せした電位を、駆動用トランジスタのゲートに与える。駆動用トランジスタのゲートに与えられる電位を、閾値電圧に合わせて補正することで、閾値電圧のばらつきに依存する輝度のばらつきを抑えることができる。特に駆動用トランジスタを飽和領域で動作させる場合、|Vth|に対する|Vgs|の比が小さいので、閾値電圧Vthのばらつきにより発光素子に流れる電流が左右されやすいが、本発明では閾値電圧に合わせて駆動用トランジスタのゲートに与える電位を補正することができるので、飽和領域を用いていても輝度のばらつきを抑えることができる。   Furthermore, in the present invention, the potential applied to the gate of the driving transistor is corrected in accordance with the characteristics of the correcting transistor. Specifically, a correction transistor having a gate and drain connected (hereinafter referred to as a correction transistor) is used, and a potential obtained by adding a threshold voltage of the correction transistor to the power supply potential is applied to the gate of the drive transistor. give. By correcting the potential applied to the gate of the driving transistor in accordance with the threshold voltage, it is possible to suppress variation in luminance depending on variation in threshold voltage. In particular, when the driving transistor is operated in the saturation region, the ratio of | Vgs | to | Vth | is small, so that the current flowing through the light-emitting element is easily influenced by variations in the threshold voltage Vth. Since the potential applied to the gate of the driving transistor can be corrected, variation in luminance can be suppressed even when the saturation region is used.

或いは、電源電位に補正用トランジスタの閾値電圧を単に上乗せした電位を与えるのではなく、補正用トランジスタのドレイン電流が所望の値となるように補正用トランジスタのゲート電圧Vgsを定め、該ゲート電圧を用いて駆動用トランジスタのゲートに与える電位を補正し、駆動用トランジスタのゲートに与えるようにしても良い。この場合、駆動用トランジスタの閾値電圧のばらつきのみならず、ドレイン電流の大きさを左右する他の特性、例えば移動度など、のばらつきをも加味し、駆動用トランジスタのゲートに与える電位を補正することができる。   Alternatively, the gate voltage Vgs of the correction transistor is determined so that the drain current of the correction transistor becomes a desired value, instead of applying a potential obtained by simply adding the threshold voltage of the correction transistor to the power supply potential. The potential applied to the gate of the driving transistor may be corrected and applied to the gate of the driving transistor. In this case, the potential applied to the gate of the driving transistor is corrected by taking into account not only the variation in threshold voltage of the driving transistor but also other characteristics that affect the magnitude of the drain current, such as mobility. be able to.

なお補正用トランジスタの特性は、駆動用トランジスタの特性により近い方が、電位の補正をより正確に行なうことができる。そこで本発明では、トランジスタに用いられる半導体膜をレーザ光で結晶化する際に、駆動用トランジスタの活性層となる領域と、該駆動用トランジスタに対応する補正用トランジスタの活性層となる領域とが、同じビームスポット内に収まるようにするのが望ましい。なお1箇所に複数パルスのレーザ光を照射する場合は、少なくとも1パルスにおいて、同じビームスポット内に上記2つの領域が収まるようにする。上記構成により、パルス間でレーザ光の出力がばらついても、駆動用トランジスタの活性層と、該駆動用トランジスタに対応する補正用トランジスタの活性層とで、結晶性のばらつきを低減できる。よって、これら2つのトランジスタの特性を揃えることができ、電位の補正をより正確に行なうことができる。   Note that when the characteristics of the correcting transistor are closer to the characteristics of the driving transistor, the potential can be corrected more accurately. Therefore, in the present invention, when a semiconductor film used for a transistor is crystallized with laser light, a region serving as an active layer of a driving transistor and a region serving as an active layer of a correction transistor corresponding to the driving transistor are provided. It is desirable to be within the same beam spot. Note that in the case where a plurality of pulses of laser light are irradiated to one place, at least one pulse is set so that the two regions are within the same beam spot. With the above structure, variation in crystallinity can be reduced between the active layer of the driving transistor and the active layer of the correcting transistor corresponding to the driving transistor even if the output of the laser light varies between pulses. Therefore, the characteristics of these two transistors can be made uniform, and the potential can be corrected more accurately.

本発明では、駆動用トランジスタのゲートに電位を与えるための配線を、複数の画素で共有している。よって、画素ごとに補正用トランジスタを形成する必要はなく、駆動用トランジスタのゲートに電位を与えるための配線に対応するように、補正用トランジスタを形成しておけば良い。   In the present invention, a wiring for applying a potential to the gate of the driving transistor is shared by a plurality of pixels. Therefore, it is not necessary to form a correction transistor for each pixel, and the correction transistor may be formed so as to correspond to a wiring for applying a potential to the gate of the driving transistor.

また、駆動用トランジスタと、該駆動用トランジスタに対応する補正用トランジスタの特性を揃えるために、これら2つのトランジスタにおいて、チャネル長とチャネル幅の比をほぼ一致させるようにしても良い。   Further, in order to make the characteristics of the driving transistor and the correcting transistor corresponding to the driving transistor uniform, the ratio of the channel length to the channel width may be made substantially equal in these two transistors.

なお、駆動用トランジスタのLをWより長く、電流制御用トランジスタのLをWと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのWに対するLの比が5以上にするとよい。駆動用トランジスタのLをWより長くすることによって、飽和領域におけるドレイン電流の線形性がより高まり、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長をL1、チャネル幅をW1、電流制御用トランジスタのチャネル長をL2、チャネル幅をW2とすると、L1/W1:L2/W2=X:1のとき、Xは5以上6000以下とするのが望ましい。例としては、L1/W1=500μm/3μm、L2/W2=3μm/100μmという場合が挙げられる。   The drive transistor L may be longer than W, and the current control transistor L may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor is 5 or more. By making L of the driving transistor longer than W, the linearity of the drain current in the saturation region is further increased, and variation in luminance of the light-emitting element between pixels due to a difference in characteristics of the driving transistor can be further suppressed. it can. Further, when the channel length of the driving transistor is L1, the channel width is W1, the channel length of the current control transistor is L2, and the channel width is W2, X is 5 when L1 / W1: L2 / W2 = X: 1. It is desirable to set it to 6000 or more. Examples include L1 / W1 = 500 μm / 3 μm and L2 / W2 = 3 μm / 100 μm.

また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。   In this specification, a light-emitting element includes, in its category, an element whose luminance is controlled by current or voltage. Specifically, the light-emitting element is used in an OLED (Organic Light Emitting Diode) or an FED (Field Emission Display). MIM type electron source elements (electron emitting elements) and the like are included.

発光素子の1つであるOLED(Organic Light Emitting Diode)は、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる電界発光材料を含む層(以下、電界発光層と記す)と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。   An OLED (Organic Light Emitting Diode), which is one of the light emitting elements, includes a layer (hereinafter referred to as an electroluminescent layer) containing an electroluminescent material from which luminescence generated by applying an electric field is obtained, an anode, And a cathode. The electroluminescent layer is provided between the anode and the cathode, and is composed of a single layer or a plurality of layers. In some cases, these layers contain an inorganic compound. Luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state.

本明細書では、陽極と陰極の2つの電極のうち、駆動用トランジスタによって電位を制御することができる一方の電極を第1の電極、他方の電極を第2の電極とする。   In this specification, of the two electrodes of the anode and the cathode, one electrode whose potential can be controlled by the driving transistor is a first electrode, and the other electrode is a second electrode.

また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。   The light-emitting device includes a panel in which the light-emitting element is sealed, and a module in which an IC including a controller or the like is mounted on the panel. Furthermore, the present invention relates to an element substrate corresponding to one mode before the light emitting element is completed in the process of manufacturing the light emitting device, and the element substrate includes a unit for supplying current to the light emitting element. Prepare for.

なお素子基板は、本発明の発光装置を作製する過程における、発光素子が完成する前の一形態に相当する。具体的には、発光素子の第1の電極のみが形成された状態であっても良いし、第1の電極となる導電膜を成膜した後であって、パターニングして第1の電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。   Note that the element substrate corresponds to one mode before the light-emitting element is completed in the process of manufacturing the light-emitting device of the present invention. Specifically, only the first electrode of the light-emitting element may be formed, or after the conductive film to be the first electrode is formed, the first electrode is patterned by patterning. The state before forming may be used, and all forms are applicable.

なお本発明の発光装置において用いられるトランジスタとして、多結晶半導体、微結晶半導体(セミアモルファス半導体を含む)、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。   Note that as a transistor used in the light-emitting device of the present invention, a polycrystalline semiconductor, a microcrystalline semiconductor (including a semi-amorphous semiconductor), or a thin film transistor using an amorphous semiconductor can be used. It is not limited to a thin film transistor. A transistor formed using single crystal silicon or a transistor using SOI may be used. Further, a transistor using an organic semiconductor or a transistor using carbon nanotubes may be used. In addition, the transistor provided in the pixel of the light-emitting device of the present invention may have a single gate structure, a double gate structure, or a multi-gate structure having more gate electrodes.

セミアモルファス半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。 A semi-amorphous semiconductor is a film containing a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal). This semi-amorphous semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline one having a short-range order and having a lattice strain, and having a grain size of 0.5 to 20 nm. It can be dispersed in a single crystal semiconductor. The semi-amorphous semiconductor has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220), which are considered to be derived from the Si crystal lattice in X-ray diffraction, are observed. . Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Here, for convenience, such a semiconductor is referred to as a semi-amorphous semiconductor (SAS). Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a good semi-amorphous semiconductor can be obtained.

本発明では、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。   In the present invention, light emission can be achieved without increasing the capacitance of the capacitive element provided between the gate and source of the current control transistor or suppressing the off-current of the transistor that controls the input of the video signal to the pixel. The current flowing through the element is less likely to fluctuate. Further, the current flowing through the light emitting element is not affected by the parasitic capacitance attached to the gate of the current control transistor. The current control transistor only selects whether or not current is supplied to the light emitting element, and the value of the current flowing through the light emitting element is determined by the driving transistor. For this reason, variation factors can be reduced and the image quality can be greatly improved. In addition, since it is not necessary to optimize the process in order to reduce the off-state current of the transistor that controls the input of the video signal to the pixel, the transistor manufacturing process can be simplified, which greatly contributes to cost reduction and yield improvement. be able to.

また本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位を固定することができるので、ゲート電圧Vgsが変動しにくい。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まるようになるので、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。   Further, in the present invention, even when the driving transistor is operated in the saturation region, the gate potential of the driving transistor can be fixed, and thus the gate voltage Vgs is not easily changed. By operating the driving transistor in the saturation region, the drain current is not changed by the drain voltage Vds, but is determined only by Vgs. Therefore, Vds is reduced instead of increasing Vel as the light emitting element is deteriorated. However, the drain current value is kept constant. Therefore, it is possible to suppress a decrease in luminance or luminance unevenness due to deterioration of the electroluminescent material.

また駆動用トランジスタのゲートに与えられる電位を、閾値電圧に合わせて補正することで、閾値電圧のばらつきに依存する輝度のばらつきを抑えることができる。特に駆動用トランジスタを飽和領域で動作させる場合、|Vth|に対する|Vgs|の比が小さいので、閾値電圧Vthのばらつきにより発光素子に流れる電流が左右されやすいが、本発明では閾値電圧に合わせて駆動用トランジスタのゲートに与える電位を補正することができるので、飽和領域を用いていても輝度のばらつきを抑えることができる。   Further, by correcting the potential applied to the gate of the driving transistor in accordance with the threshold voltage, it is possible to suppress variation in luminance depending on variation in threshold voltage. In particular, when the driving transistor is operated in the saturation region, the ratio of | Vgs | to | Vth | is small, so that the current flowing through the light-emitting element is easily influenced by variations in the threshold voltage Vth. Since the potential applied to the gate of the driving transistor can be corrected, variation in luminance can be suppressed even when the saturation region is used.

さらに本発明では、駆動用トランジスタのゲートに電位を与えるための配線に対応するように、補正用トランジスタを形成しておけば良く、画素ごとに補正用トランジスタを形成する必要はない。よって、画素内のトランジスタの数が増加するのを抑えることができ、高精細化を進めやすい。   Furthermore, in the present invention, the correction transistor may be formed so as to correspond to the wiring for applying a potential to the gate of the driving transistor, and it is not necessary to form the correction transistor for each pixel. Therefore, an increase in the number of transistors in the pixel can be suppressed, and high definition can be easily promoted.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

図1(A)に、本発明の発光装置が有する画素の一形態を示す。図1に示す画素は、発光素子101と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)102と、発光素子101に供給される電流の値を制御する駆動用トランジスタ103と、発光素子101への電流の供給の有無を選択する電流制御用トランジスタ104とを有している。さらに図1(A)には示されていないが、ビデオ信号の電位を保持するための容量素子を画素に形成しても良い。   FIG. 1A illustrates one mode of a pixel included in the light-emitting device of the present invention. The pixel shown in FIG. 1 controls a light emitting element 101, a transistor (switching transistor) 102 used as a switching element for controlling input of a video signal to the pixel, and a value of a current supplied to the light emitting element 101. A driving transistor 103 and a current control transistor 104 for selecting whether or not to supply current to the light emitting element 101 are provided. Further, although not shown in FIG. 1A, a capacitor for holding the potential of the video signal may be formed in the pixel.

駆動用トランジスタ103及び電流制御用トランジスタ104は、同じ極性であっても異なる極性であってもどちらでも良い。駆動用トランジスタ103は飽和領域で動作させ、電流制御用トランジスタ104は線形領域で動作させる。なお駆動用トランジスタ103は飽和領域で動作させることが望ましいが、本発明は必ずしもこの構成に限定されず、駆動用トランジスタ103を線形領域で動作させても良い。また、スイッチング用トランジスタ102は線形領域で動作させる。駆動用トランジスタ103にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。スイッチング用トランジスタ102は、n型であってもp型であってもどちらでも良い。   The driving transistor 103 and the current control transistor 104 may have the same polarity or different polarities. The driving transistor 103 is operated in the saturation region, and the current control transistor 104 is operated in the linear region. Note that the driving transistor 103 is desirably operated in a saturation region; however, the present invention is not necessarily limited to this configuration, and the driving transistor 103 may be operated in a linear region. The switching transistor 102 is operated in a linear region. The driving transistor 103 may be an enhancement type transistor or a depletion type transistor. The switching transistor 102 may be either n-type or p-type.

発光素子101は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極と陰極は、いずれか一方を第1の電極、他方を第2の電極として用いる。   The light emitting element 101 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. One of the anode and the cathode is used as the first electrode, and the other is used as the second electrode.

図1(A)のように、駆動用トランジスタ103がp型の場合、発光素子101の陽極を第1の電極とし、陰極を第2の電極として用いるのが好ましい。逆に駆動用トランジスタ103がn型の場合、発光素子101の陰極を第1の電極とし、陽極を第2の電極として用いるのが好ましい。   As shown in FIG. 1A, in the case where the driving transistor 103 is a p-type, it is preferable to use the anode of the light-emitting element 101 as a first electrode and the cathode as a second electrode. On the other hand, when the driving transistor 103 is n-type, it is preferable to use the cathode of the light-emitting element 101 as the first electrode and the anode as the second electrode.

スイッチング用トランジスタ102のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ102のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ104のゲートに接続されている。駆動用トランジスタ103のゲートは第2の電源線Vbi(i=1〜x)に接続されている。そして駆動用トランジスタ103及び電流制御用トランジスタ104は、第1の電源線Vai(i=1〜x)から供給される電流が、駆動用トランジスタ103及び電流制御用トランジスタ104のドレイン電流として発光素子101に供給されるように、第1の電源線Vai(i=1〜x)、発光素子101と接続されている。本実施の形態では、駆動用トランジスタ103のソースが第1の電源線Vai(i=1〜x)に接続され、駆動用トランジスタ103と発光素子101の第1の電極との間に、電流制御用トランジスタ104が設けられている。   The gate of the switching transistor 102 is connected to the scanning line Gj (j = 1 to y). One of the source and the drain of the switching transistor 102 is connected to the signal line Si (i = 1 to x), and the other is connected to the gate of the current control transistor 104. The gate of the driving transistor 103 is connected to the second power supply line Vbi (i = 1 to x). In the driving transistor 103 and the current control transistor 104, the current supplied from the first power supply line Vai (i = 1 to x) is used as the drain current of the driving transistor 103 and the current control transistor 104. Is connected to the first power supply line Vai (i = 1 to x) and the light emitting element 101. In this embodiment mode, the source of the driving transistor 103 is connected to the first power supply line Vai (i = 1 to x), and current control is performed between the driving transistor 103 and the first electrode of the light-emitting element 101. A transistor 104 is provided.

容量素子を形成する場合、該容量素子が有する2つの電極は、一方が第1の電源線Vai(i=1〜x)に接続され、もう一方が電流制御用トランジスタ104のゲートに接続されるようにする。容量素子は、電流制御用トランジスタ104のゲート電位を保持するために設けられている。   In the case of forming a capacitor, one of the two electrodes of the capacitor is connected to the first power supply line Vai (i = 1 to x), and the other is connected to the gate of the current control transistor 104. Like that. The capacitor element is provided to hold the gate potential of the current control transistor 104.

なお図1(A)に示す画素の構成は、本発明の一形態を示したに過ぎず、本発明の発光装置は図1(A)に限定されない。例えば図1(B)に示すように、駆動用トランジスタ103のドレインを発光素子101の第1の電極に接続し、駆動用トランジスタ103と第1の電源線Vai(i=1〜x)の間に電流制御用トランジスタ104を形成しても良い。なお図1(B)では、図1(A)において既に示したものに同じ符号を付す。   Note that the structure of the pixel illustrated in FIG. 1A is only one embodiment of the present invention, and the light-emitting device of the present invention is not limited to FIG. For example, as shown in FIG. 1B, the drain of the driving transistor 103 is connected to the first electrode of the light-emitting element 101, and between the driving transistor 103 and the first power supply line Vai (i = 1 to x). Alternatively, the current control transistor 104 may be formed. Note that in FIG. 1B, the same reference numerals are given to those already shown in FIG.

また、書き込まれたビデオ信号の電位を消去するためのトランジスタ(消去用トランジスタ)を、各画素に形成しても良い。図1(C)に、図1(A)に示す画素に消去用トランジスタを形成した例を示す。なお図1(C)では、図1(A)において既に示したものに同じ符号を付す。図1(C)に示す画素では、スイッチング用トランジスタ102のゲートに接続された走査線の他に、消去用トランジスタ105のゲートに接続された走査線が形成されている。これら2つの走査線を区別するために、図1(C)では、前者を第1の走査線Gaj(j=1〜y)、後者を第2の走査線Gbj(j=1〜y)と示す。そして消去用TFT105のソースとドレインは、一方が第1の電源線Vai(i=1〜x)に、他方が電流制御用TFT104のゲートに接続されている。   Further, a transistor (erase transistor) for erasing the potential of the written video signal may be formed in each pixel. FIG. 1C illustrates an example in which an erasing transistor is formed in the pixel illustrated in FIG. Note that in FIG. 1C, the same reference numerals are given to those already shown in FIG. In the pixel shown in FIG. 1C, in addition to the scanning line connected to the gate of the switching transistor 102, a scanning line connected to the gate of the erasing transistor 105 is formed. In order to distinguish these two scanning lines, in FIG. 1C, the former is the first scanning line Gaj (j = 1 to y), and the latter is the second scanning line Gbj (j = 1 to y). Show. One of the source and drain of the erasing TFT 105 is connected to the first power supply line Vai (i = 1 to x), and the other is connected to the gate of the current control TFT 104.

なお図1(D)に示すように、図1(C)に示す画素において、駆動用トランジスタ103のドレインを発光素子101の第1の電極に接続し、駆動用トランジスタ103と第1の電源線Vai(i=1〜x)の間に電流制御用トランジスタ104を形成しても良い。なお図1(D)では、図1(C)において既に示したものに同じ符号を付す。   Note that as illustrated in FIG. 1D, in the pixel illustrated in FIG. 1C, the drain of the driving transistor 103 is connected to the first electrode of the light-emitting element 101, and the driving transistor 103 and the first power supply line are connected. The current control transistor 104 may be formed between Vai (i = 1 to x). Note that in FIG. 1D, the same reference numerals are given to those already shown in FIG.

次に、駆動用トランジスタ103のゲートに接続された、第2の電源線Vbi(i=1〜x)の電位を補正するための回路(以下、補正回路とする)について説明する。図2に、本発明の発光装置の画素部と、補正回路の構成を、一例として示す。なお図2では、図1(A)において既に示したものに同じ符号を付す。   Next, a circuit for correcting the potential of the second power supply line Vbi (i = 1 to x) connected to the gate of the driving transistor 103 (hereinafter referred to as a correction circuit) will be described. FIG. 2 shows an example of the structure of the pixel portion and the correction circuit of the light emitting device of the present invention. In FIG. 2, the same reference numerals are given to those already shown in FIG.

図2に示すように、画素部201には複数の画素202が形成されている。なお図2では、図1(A)に示した構成を有する画素202を例示しているが、画素部201が有する画素202の構成はこれに限定されない。   As shown in FIG. 2, a plurality of pixels 202 are formed in the pixel portion 201. Note that FIG. 2 illustrates the pixel 202 having the structure illustrated in FIG. 1A; however, the structure of the pixel 202 included in the pixel portion 201 is not limited thereto.

また第2の電源線Vb1〜Vb3は、補正回路203にそれぞれ接続されている。なお図2では、第1の電源線Va1〜Va3、第2の電源線Vb1〜Vb3、走査線G1〜G3が画素部201に形成されている例を示しているが、各配線の数はこれに限定されず、また図1(C)、図1(D)に示す画素のように、第1の走査線と第2の走査線とが画素部201に形成されていても良い。   The second power supply lines Vb1 to Vb3 are connected to the correction circuit 203, respectively. 2 illustrates an example in which the first power supply lines Va1 to Va3, the second power supply lines Vb1 to Vb3, and the scanning lines G1 to G3 are formed in the pixel portion 201. The first scan line and the second scan line may be formed in the pixel portion 201 as in the pixel illustrated in FIGS. 1C and 1D.

補正回路203は、各第2の電源線Vb1〜Vb3に対応するように、ゲートとドレインが接続された補正用トランジスタ204と、補正用トランジスタ204のドレイン及びゲートと第3の電源線205との間の接続を制御するトランジスタ206と、を有している。また補正用トランジスタ204のソースは、第4の電源線207に接続されている。また補正用トランジスタ204のドレイン及びゲートは、第2の電源線Vb1〜Vb3に接続されている。   The correction circuit 203 includes a correction transistor 204 having a gate and a drain connected to each of the second power supply lines Vb1 to Vb3, a drain and a gate of the correction transistor 204, and a third power supply line 205. And a transistor 206 for controlling the connection therebetween. The source of the correction transistor 204 is connected to the fourth power supply line 207. The drain and gate of the correction transistor 204 are connected to the second power supply lines Vb1 to Vb3.

補正用トランジスタ204は、画素202が有する駆動用トランジスタ103と同じ極性を有するものとする。また補正用トランジスタ204と駆動用トランジスタ103は、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。   The correction transistor 204 has the same polarity as the driving transistor 103 included in the pixel 202. Further, it is desirable that the correction transistor 204 and the driving transistor 103 have the same characteristics such as a threshold voltage. Specifically, it is desirable to make the ratio between the channel length and the channel width substantially the same.

また駆動用トランジスタ103と補正用トランジスタ204がp型である場合、第4の電源線207の電位を、第1の電源線Va1〜Va3の電位よりも低く設定する。また第3の電源線205の電位を、第4の電源線の電位から補正用トランジスタの閾値電圧Vthを差し引いた電位よりも低くなるように設定する。そして第1の電源線Va1〜Va3の電位を、発光素子101が有する第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線Va1〜Va3と、発光素子101が有する第2の電極の電位差は、駆動用トランジスタ103及び電流制御用トランジスタ104が共にオンの場合に、発光素子101に順方向バイアスの電流が供給される程度とする。   When the driving transistor 103 and the correction transistor 204 are p-type, the potential of the fourth power supply line 207 is set lower than the potentials of the first power supply lines Va1 to Va3. The potential of the third power supply line 205 is set to be lower than the potential obtained by subtracting the threshold voltage Vth of the correcting transistor from the potential of the fourth power supply line. Then, the potentials of the first power supply lines Va1 to Va3 are set to be higher than the potential of the second electrode included in the light emitting element 101. Specifically, the potential difference between the first power supply lines Va1 to Va3 and the second electrode of the light-emitting element 101 is such that a forward bias is applied to the light-emitting element 101 when both the driving transistor 103 and the current control transistor 104 are on. It is assumed that the current is supplied.

逆に駆動用トランジスタ103と補正用トランジスタ204がn型である場合、第4の電源線207の電位を、第1の電源線Va1〜Va3の電位よりも高く設定する。また第3の電源線205の電位を、第4の電源線の電位から補正用トランジスタの閾値電圧Vthを加えた電位よりも高くなるように設定する。そして第1の電源線Va1〜Va3の電位を、発光素子101が有する第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線Va1〜Va3と、発光素子101が有する第2の電極の電位差は、駆動用トランジスタ103及び電流制御用トランジスタ104が共にオンの場合に、発光素子101に順方向バイアスの電流が供給される程度とする。   Conversely, when the driving transistor 103 and the correction transistor 204 are n-type, the potential of the fourth power supply line 207 is set higher than the potentials of the first power supply lines Va1 to Va3. Further, the potential of the third power supply line 205 is set to be higher than the potential obtained by adding the threshold voltage Vth of the correcting transistor to the potential of the fourth power supply line. Then, the potentials of the first power supply lines Va1 to Va3 are set to be higher than the potential of the second electrode included in the light emitting element 101. Specifically, the potential difference between the first power supply lines Va1 to Va3 and the second electrode of the light-emitting element 101 is such that a forward bias is applied to the light-emitting element 101 when both the driving transistor 103 and the current control transistor 104 are on. It is assumed that the current is supplied.

なお、トランジスタ206は、n型であってもp型であってもどちらでも良い。   Note that the transistor 206 may be either n-type or p-type.

次に、図1(A)に示した画素を例に挙げ、図2に示した本発明の発光装置の駆動方法について説明する。図1(A)に示す画素は、その動作を書き込み期間と、保持期間とに分けて説明することができる。図3(A)に、書き込み期間において電流制御用トランジスタ104がオンの場合の動作を、図3(B)に、書き込み期間において電流制御用トランジスタ104がオフの場合の動作を示す。また図3(C)に、保持期間において電流制御用トランジスタ104がオンの場合の動作を、図3(D)に、保持期間において電流制御用トランジスタ104がオフの場合の動作を示す。なお、図3(A)〜図3(D)では動作を分かり易くするために、スイッチング用トランジスタ102と、電流制御用トランジスタ104とを単にスイッチとして示す。   Next, taking the pixel shown in FIG. 1A as an example, a driving method of the light-emitting device of the present invention shown in FIG. 2 will be described. The operation of the pixel illustrated in FIG. 1A can be described by being divided into a writing period and a holding period. FIG. 3A shows an operation when the current control transistor 104 is on in the writing period, and FIG. 3B shows an operation when the current control transistor 104 is off in the writing period. FIG. 3C shows an operation when the current control transistor 104 is on in the holding period, and FIG. 3D shows an operation when the current control transistor 104 is off in the holding period. 3A to 3D, the switching transistor 102 and the current control transistor 104 are simply shown as switches for easy understanding of the operation.

まず書き込み期間において、走査線Gj(j=1〜y)が順に選択される。走査線Gjが選択されると、走査線Gjにゲートが接続されているスイッチング用トランジスタ102がオンになる。そして、信号線Si(i=1〜x)に入力されたビデオ信号が、スイッチング用トランジスタ102がオンになることで、電流制御用トランジスタ104のゲートに入力される。   First, in the writing period, the scanning lines Gj (j = 1 to y) are sequentially selected. When the scanning line Gj is selected, the switching transistor 102 whose gate is connected to the scanning line Gj is turned on. Then, the video signal input to the signal line Si (i = 1 to x) is input to the gate of the current control transistor 104 when the switching transistor 102 is turned on.

なお、ビデオ信号の電位に従って、電流制御用トランジスタ104が、図3(A)に示すようにオンになると、第1の電源線Vai(i=1〜x)を介して電流が発光素子101に供給される。発光素子101に流れる電流は、駆動用トランジスタ103のドレイン電流と、発光素子101の電圧電流特性によって決まる。そして発光素子101は、供給される電流に見合った高さの輝度で発光する。逆にビデオ信号の電位に従って、電流制御用トランジスタ104が図3(B)に示すようにオフになると、発光素子101への電流の供給は停止し、発光素子101は非発光の状態となる。   Note that when the current control transistor 104 is turned on in accordance with the potential of the video signal as shown in FIG. 3A, a current is supplied to the light-emitting element 101 through the first power supply line Vai (i = 1 to x). Supplied. The current flowing through the light emitting element 101 is determined by the drain current of the driving transistor 103 and the voltage-current characteristics of the light emitting element 101. Then, the light emitting element 101 emits light with a luminance with a height corresponding to the supplied current. On the other hand, when the current control transistor 104 is turned off in accordance with the potential of the video signal as shown in FIG. 3B, the supply of current to the light-emitting element 101 is stopped, and the light-emitting element 101 enters a non-light-emitting state.

次に保持期間では、走査線Gj(j=1〜y)の選択が終了し、スイッチング用トランジスタ102がオフになる。そして、書き込み期間において画素に入力されたビデオ信号の電位は、保持期間においても容量素子等によって保持されている。よって、書き込み期間において図3(A)に示すように電流制御用トランジスタ104がオンであった場合、図3(C)に示すように保持期間においても電流制御用トランジスタ104はオンのままである。よって発光素子101は、発光の状態を維持する。逆に、書き込み期間において図3(B)に示すように電流制御用トランジスタ104がオフであった場合、図3(D)に示すように保持期間においても電流制御用トランジスタ104はオフのままである。よって発光素子101は、非発光の状態を維持する。   Next, in the holding period, selection of the scanning line Gj (j = 1 to y) is completed, and the switching transistor 102 is turned off. The potential of the video signal input to the pixel in the writing period is held by a capacitor or the like in the holding period. Therefore, when the current control transistor 104 is on as shown in FIG. 3A during the writing period, the current control transistor 104 remains on even during the holding period as shown in FIG. 3C. . Therefore, the light emitting element 101 maintains a light emitting state. On the other hand, when the current control transistor 104 is off in the writing period as shown in FIG. 3B, the current control transistor 104 remains off in the holding period as shown in FIG. 3D. is there. Therefore, the light emitting element 101 maintains a non-light emitting state.

上記動作により、画像を表示することができる。なお階調は、上記動作を1フレーム期間内において繰り返すことで表示することができる。階調数は、1フレーム期間内において、発光素子が発光している書き込み期間と保持期間のトータルの時間を制御することで、決めることができる。   With the above operation, an image can be displayed. Note that gradation can be displayed by repeating the above operation within one frame period. The number of gradations can be determined by controlling the total time of the writing period and the holding period during which the light emitting element emits light within one frame period.

なお上記動作では、書き込み期間において発光素子101の発光がビデオ信号に従って制御されているが、本発明ではこの構成に限定されない。例えば、ビデオ信号に依らず、書き込み期間において発光素子101への電流の供給を停止し、全ての発光素子101を非発光の状態にしても良い。具体的には、書き込み期間だけ、発光素子101の第2の電極と第1の電源線Vai(i=1〜x)の間の電位差を埋めれば良い。または書き込み期間だけ、発光素子をダイオードに見立てたときに、発光素子101が有する一対の電極間に逆方向バイアスの電圧がかけられるように、第2の電極と第1の電源線Vai(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子に流れる電流の経路をスイッチ等で遮断しても良い。   Note that in the above operation, light emission of the light-emitting element 101 is controlled in accordance with the video signal in the writing period; however, the present invention is not limited to this structure. For example, the supply of current to the light-emitting elements 101 may be stopped during the writing period without depending on the video signal so that all the light-emitting elements 101 are in a non-light-emitting state. Specifically, the potential difference between the second electrode of the light-emitting element 101 and the first power supply line Vai (i = 1 to x) may be filled only during the writing period. Alternatively, when the light-emitting element is regarded as a diode only during the writing period, a reverse bias voltage is applied between the pair of electrodes included in the light-emitting element 101 and the first power supply line Vai (i = 1 to x) may be set. Alternatively, the path of the current flowing through the light emitting element may be blocked by a switch or the like.

また、図1(C)、図1(D)に示したような消去用トランジスタ105を有する画素の場合、第2の走査線Gbj(j=1〜y)が選択されて消去用TFT105がオンになると、第1の電源線Va1〜Vaxの電位が電流制御用TFT104のゲートに与えることができる。よって、電流制御用TFT104がオフになるため、発光素子101に強制的に電流が供給されない状態を作り出すことができる。   In the case of a pixel having the erasing transistor 105 as shown in FIGS. 1C and 1D, the second scanning line Gbj (j = 1 to y) is selected and the erasing TFT 105 is turned on. Then, the potentials of the first power supply lines Va1 to Vax can be applied to the gate of the current control TFT 104. Accordingly, since the current control TFT 104 is turned off, a state where no current is forcibly supplied to the light emitting element 101 can be created.

次に図2に示した補正回路203の動作について、図4を用いて説明する。図4(A)では、第2の電源線Vbiの電位を補正する際の、補正回路203の動作を示している。また図4(B)では、補正された電位を維持する期間における、補正回路203の動作を示している。なお、図4(A)、図4(B)では動作を分かり易くするために、トランジスタ206を単にスイッチとして示す。   Next, the operation of the correction circuit 203 shown in FIG. 2 will be described with reference to FIG. FIG. 4A shows the operation of the correction circuit 203 when correcting the potential of the second power supply line Vbi. FIG. 4B illustrates the operation of the correction circuit 203 during a period in which the corrected potential is maintained. Note that in FIGS. 4A and 4B, the transistor 206 is simply illustrated as a switch for easy understanding of the operation.

まず図4(A)に示すように、トランジスタ206をオンにすることで、第3の電源線205の電位を補正用トランジスタ204のゲート及びドレインに与える。また、補正用トランジスタ204のソースには、第4の電源線207の電位が与えられている。また上述したように、補正用トランジスタ204がp型の場合、第3の電源線205の電位は、第4の電源線の電位から補正用トランジスタ204の閾値電圧Vthを差し引いた電位よりも低くなるように設定している。よって、補正用トランジスタ204はオンし、第3の電源線205と第4の電源線207の電位差に見合った電流が、補正用トランジスタ204のソースとドレインの間に流れる。   First, as shown in FIG. 4A, the transistor 206 is turned on, so that the potential of the third power supply line 205 is supplied to the gate and the drain of the correction transistor 204. Further, the potential of the fourth power supply line 207 is applied to the source of the correction transistor 204. As described above, when the correction transistor 204 is p-type, the potential of the third power supply line 205 is lower than the potential obtained by subtracting the threshold voltage Vth of the correction transistor 204 from the potential of the fourth power supply line. It is set as follows. Accordingly, the correction transistor 204 is turned on, and a current corresponding to the potential difference between the third power supply line 205 and the fourth power supply line 207 flows between the source and drain of the correction transistor 204.

次に図4(B)に示すように、トランジスタ206をオフする。すると、補正用トランジスタ204のソースとドレインの間に流れる電流の経路が断たれることになる。よって、補正用トランジスタ204のゲート電圧Vgsが、閾値電圧Vthに等しくなるまで、補正用トランジスタ204のソースとドレインの間に電流がある程度流れ続け、最終的にゲート電圧Vgsが閾値電圧Vthと等しくなり、補正用トランジスタ204はオフする。従って、補正用トランジスタ204がオフするとき、補正用トランジスタ204のゲート及びドレインに接続された第2の電源線Vbiには、第4の電源線207の電位から閾値電圧Vthを差し引いた電位が与えられることになる。   Next, as shown in FIG. 4B, the transistor 206 is turned off. Then, the path of the current flowing between the source and drain of the correction transistor 204 is cut off. Therefore, until the gate voltage Vgs of the correction transistor 204 becomes equal to the threshold voltage Vth, current continues to flow to some extent between the source and drain of the correction transistor 204, and finally the gate voltage Vgs becomes equal to the threshold voltage Vth. The correction transistor 204 is turned off. Therefore, when the correction transistor 204 is turned off, the potential obtained by subtracting the threshold voltage Vth from the potential of the fourth power supply line 207 is applied to the second power supply line Vbi connected to the gate and drain of the correction transistor 204. Will be.

なお上述したように、補正用トランジスタ204がp型である場合、第4の電源線207の電位は、第1の電源線Vaiの電位よりも低く設定する。よって電流制御用トランジスタ104がオンである場合、駆動用トランジスタ103と補正用トランジスタ204の閾値電圧が同じであると仮定すると、駆動用トランジスタ103のゲート電圧は閾値電圧より低くなるのでオンとなり、発光素子101に電流が供給される。上記構成によって、駆動用トランジスタ103の閾値電圧がばらついても、そのばらつきに合わせて駆動用トランジスタ103のゲート電圧Vgsを補正することができるので、発光素子101に供給される電流のばらつきを抑えることができる。   Note that as described above, when the correction transistor 204 is p-type, the potential of the fourth power supply line 207 is set lower than the potential of the first power supply line Vai. Therefore, when the current control transistor 104 is on, assuming that the threshold voltages of the driving transistor 103 and the correction transistor 204 are the same, the gate voltage of the driving transistor 103 is lower than the threshold voltage, so that the transistor is turned on. A current is supplied to the element 101. With the above structure, even if the threshold voltage of the driving transistor 103 varies, the gate voltage Vgs of the driving transistor 103 can be corrected in accordance with the variation, so that variation in current supplied to the light emitting element 101 can be suppressed. Can do.

なお、図2に示す補正回路203は、画素202の動作と並行して動作することができる。   Note that the correction circuit 203 illustrated in FIG. 2 can operate in parallel with the operation of the pixel 202.

なお図2、図4では、補正用トランジスタ204のドレイン及びゲートが、第2の電源線Vb1〜Vb3に直接接続されている例を示しているが、本発明はこの構成に限定されない。補正用トランジスタ204のドレイン及びゲートと、第2の電源線Vb1〜Vb3との接続を制御するためのスイッチを設けても良い。この場合、図4(A)に示すように、トランジスタ206をオンにして、第3の電源線205の電位を補正用トランジスタ204のゲート及びドレインに与える際には、上記スイッチをオンにする。そして図4(B)に示すように、トランジスタ206をオフすることで、補正用トランジスタ204がオフした後、ゲート及びドレインに接続された第2の電源線Vbiに、第4の電源線207の電位から閾値電圧Vthを差し引いた電位が与えられた頃を見計らって、上記スイッチをオフすれば良い。上記スイッチを設けることで、補正した後に第2の電源線Vbiの電位が変動するのをより抑えることができる。   2 and 4 show examples in which the drain and gate of the correction transistor 204 are directly connected to the second power supply lines Vb1 to Vb3, the present invention is not limited to this configuration. A switch for controlling the connection between the drain and gate of the correction transistor 204 and the second power supply lines Vb1 to Vb3 may be provided. In this case, as shown in FIG. 4A, when the transistor 206 is turned on and the potential of the third power supply line 205 is applied to the gate and drain of the correction transistor 204, the switch is turned on. Then, as shown in FIG. 4B, by turning off the transistor 206, the correction transistor 204 is turned off, and then the second power supply line Vbi connected to the gate and the drain is connected to the fourth power supply line 207. The switch may be turned off when the potential obtained by subtracting the threshold voltage Vth from the potential is applied. By providing the switch, fluctuations in the potential of the second power supply line Vbi after correction can be further suppressed.

また補正回路203は、その出力側にインピーダンス変換器を設けていても良い。図17(A)に、第2の電源線Vbiと補正用トランジスタ204のドレイン及びゲートとの間に、ボルテージフォロワ220を設けている例を示す。ボルテージフォロワ220は、非反転入力端子が補正用トランジスタ204のドレイン及びゲートに、出力端子が第2の電源線Vbiに接続されるように設ける。上記構成により、第2の電源線Vbiの配線抵抗に起因する電位の降下を抑えることができる。   The correction circuit 203 may be provided with an impedance converter on the output side. FIG. 17A illustrates an example in which a voltage follower 220 is provided between the second power supply line Vbi and the drain and gate of the correction transistor 204. The voltage follower 220 is provided such that the non-inverting input terminal is connected to the drain and gate of the correction transistor 204 and the output terminal is connected to the second power supply line Vbi. With the above structure, a potential drop due to the wiring resistance of the second power supply line Vbi can be suppressed.

次に、図2とは異なる構成を有する補正回路について説明する。図5に、本発明の発光装置の画素部と、補正回路の構成を、一例として示す。なお図5では、図1(A)において既に示したものに同じ符号を付す。   Next, a correction circuit having a configuration different from that in FIG. 2 will be described. FIG. 5 shows an example of the structure of the pixel portion and the correction circuit of the light emitting device of the present invention. In FIG. 5, the same reference numerals are given to those already shown in FIG.

図5に示すように、画素部501には複数の画素502が形成されている。なお図5では、図1(A)に示した構成を有する画素502を例示しているが、画素部501が有する画素502の構成はこれに限定されない。   As shown in FIG. 5, a plurality of pixels 502 are formed in the pixel portion 501. Note that FIG. 5 illustrates the pixel 502 having the structure illustrated in FIG. 1A; however, the structure of the pixel 502 included in the pixel portion 501 is not limited thereto.

また第2の電源線Vb1〜Vb3は、補正回路503にそれぞれ接続されている。なお図5では、第1の電源線Va1〜Va3、第2の電源線Vb1〜Vb3、走査線G1〜G3が画素部501に形成されている例を示しているが、各配線の数はこれに限定されず、また図1(C)、図1(D)に示す画素のように、第1の走査線と第2の走査線とが画素部501に形成されていても良い。   The second power supply lines Vb1 to Vb3 are connected to the correction circuit 503, respectively. Note that FIG. 5 shows an example in which the first power supply lines Va1 to Va3, the second power supply lines Vb1 to Vb3, and the scanning lines G1 to G3 are formed in the pixel portion 501, but the number of wirings is as follows. The first scan line and the second scan line may be formed in the pixel portion 501 as in the pixel illustrated in FIGS. 1C and 1D.

補正回路503は、各第2の電源線Vb1〜Vb3に対応するように、ゲートとドレインが接続された補正用トランジスタ504と、補正用トランジスタ504のドレイン及びゲートと第3の電源線505との間の接続を制御するトランジスタ506と、補正用トランジスタ504のドレイン及びゲートと第2の電源線Vb1〜Vb3との間の接続を制御するトランジスタ508と、を有している。また補正用トランジスタ504のソースは、第4の電源線507に接続されている。   The correction circuit 503 includes a correction transistor 504 having a gate and a drain connected to each of the second power supply lines Vb1 to Vb3, a drain and a gate of the correction transistor 504, and a third power supply line 505. A transistor 506 for controlling the connection between them, and a transistor 508 for controlling the connection between the drain and gate of the correcting transistor 504 and the second power supply lines Vb1 to Vb3. The source of the correction transistor 504 is connected to the fourth power supply line 507.

なおトランジスタ508は、第4の電源線507と第2の電源線Vbiの間に流れる電流を制御することができれば良いので、必ずしも図5に示すように、補正用トランジスタ504のドレイン及びゲートと第2の電源線Vb1〜Vb3との間に形成する必要はない。例えば、第4の電源線507と補正用トランジスタ504のソースの間に、トランジスタ508を形成しても良い。或いは、補正用トランジスタ504のドレインとゲートの接続のノードと、補正用トランジスタ504のドレインとの間に、トランジスタ508を形成しても良い。   Note that the transistor 508 only needs to be able to control the current flowing between the fourth power supply line 507 and the second power supply line Vbi. Therefore, as shown in FIG. It is not necessary to form between the two power supply lines Vb1 to Vb3. For example, the transistor 508 may be formed between the fourth power supply line 507 and the source of the correction transistor 504. Alternatively, the transistor 508 may be formed between the node between the drain and gate of the correction transistor 504 and the drain of the correction transistor 504.

補正用トランジスタ504は、画素502が有する駆動用トランジスタ103と同じ極性を有するものとする。また補正用トランジスタ504と駆動用トランジスタ103は、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。   The correction transistor 504 has the same polarity as the driving transistor 103 included in the pixel 502. Further, it is desirable that the correction transistor 504 and the driving transistor 103 have the same characteristics such as a threshold voltage. Specifically, it is desirable to make the ratio between the channel length and the channel width substantially the same.

また、第4の電源線507の電位は、第1の電源線Va1〜Va3の電位と同じぐらいに設定するのが最も望ましい。第4の電源線507の電位と第1の電源線Va1〜Va3の電位が同じだと、駆動用トランジスタ103の閾値電圧のばらつきを、第2の電源線Vbiの電位の補正に、正確に反映させることができるからである。しかし必ずしも、第4の電源線507の電位と第1の電源線Va1〜Va3の電位を同じにする必要はない。どの程度同じにするかは、補正に求められる正確さの許容範囲において、設計者が適宜設定すれば良い。   The potential of the fourth power supply line 507 is most preferably set to be about the same as the potential of the first power supply lines Va1 to Va3. If the potential of the fourth power supply line 507 and the potential of the first power supply lines Va1 to Va3 are the same, the variation in the threshold voltage of the driving transistor 103 is accurately reflected in the correction of the potential of the second power supply line Vbi. It is because it can be made. However, the potential of the fourth power supply line 507 and the potential of the first power supply lines Va1 to Va3 are not necessarily the same. The degree of the same may be set as appropriate by the designer within the allowable range of accuracy required for correction.

ただし、駆動用トランジスタ103と補正用トランジスタ504がp型である場合、第4の電源線507の電位を、第1の電源線Va1〜Va3の電位と同じか、それよりも高く設定する。そして第1の電源線Va1〜Va3の電位を、発光素子101の第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線Va1〜Va3と、発光素子101が有する第2の電極の電位差は、駆動用トランジスタ103及び電流制御用トランジスタ104が共にオンの場合に、発光素子101に順方向バイアスの電流が供給される程度とする。   However, when the driving transistor 103 and the correction transistor 504 are p-type, the potential of the fourth power supply line 507 is set to be equal to or higher than the potentials of the first power supply lines Va1 to Va3. Then, the potentials of the first power supply lines Va1 to Va3 are set to be higher than the potential of the second electrode of the light emitting element 101. Specifically, the potential difference between the first power supply lines Va1 to Va3 and the second electrode of the light-emitting element 101 is such that a forward bias is applied to the light-emitting element 101 when both the driving transistor 103 and the current control transistor 104 are on. It is assumed that the current is supplied.

逆に駆動用トランジスタ103と補正用トランジスタ504がn型である場合、第4の電源線507の電位を、第1の電源線Va1〜Va3の電位と同じか、それよりも低く設定する。そして第1の電源線Va1〜Va3の電位を、発光素子101の第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線Va1〜Va3と、発光素子101が有する第2の電極の電位差は、駆動用トランジスタ103及び電流制御用トランジスタ104が共にオンの場合に、発光素子101に順方向バイアスの電流が供給される程度とする。   On the other hand, when the driving transistor 103 and the correction transistor 504 are n-type, the potential of the fourth power supply line 507 is set to be the same as or lower than the potential of the first power supply lines Va1 to Va3. Then, the potentials of the first power supply lines Va1 to Va3 are set to be higher than the potential of the second electrode of the light emitting element 101. Specifically, the potential difference between the first power supply lines Va1 to Va3 and the second electrode of the light-emitting element 101 is such that a forward bias is applied to the light-emitting element 101 when both the driving transistor 103 and the current control transistor 104 are on. It is assumed that the current is supplied.

なお、トランジスタ506とトランジスタ508は、n型であってもp型であってもどちらでも良い。   Note that the transistor 506 and the transistor 508 may be either n-type or p-type.

次に図5に示した補正回路503の動作について、図6を用いて説明する。図6(A)では、第2の電源線Vbiの電位を補正する際の、補正回路503の動作を示している。また図6(B)では、補正された電位を維持する期間における、補正回路503の動作を示している。なお、図6(A)、図6(B)では動作を分かり易くするために、トランジスタ506、トランジスタ508を単にスイッチとして示す。   Next, the operation of the correction circuit 503 shown in FIG. 5 will be described with reference to FIG. FIG. 6A shows the operation of the correction circuit 503 when correcting the potential of the second power supply line Vbi. FIG. 6B illustrates the operation of the correction circuit 503 during a period in which the corrected potential is maintained. Note that in FIGS. 6A and 6B, the transistor 506 and the transistor 508 are simply illustrated as switches for easy understanding of the operation.

まず図6(A)に示すように、トランジスタ506、トランジスタ508をオンにする。そして、第3の電源線505と第4の電源線507との間に、一定の電流Iを流す。この一定の電流Iは、補正用トランジスタ504のドレイン電流に相当する。なお補正用トランジスタ504は飽和領域で動作するので、補正用トランジスタ504のドレイン電流は、以下の数1に示す式1に従う。なお式1において、β=μC0W/Lであり、μは移動度、C0は単位面積あたりのゲート容量、W/Lはチャネル形成領域のチャネル幅Wとチャネル長Lの比とする。 First, as illustrated in FIG. 6A, the transistors 506 and 508 are turned on. Then, a constant current I flows between the third power supply line 505 and the fourth power supply line 507. This constant current I corresponds to the drain current of the correction transistor 504. Note that since the correcting transistor 504 operates in the saturation region, the drain current of the correcting transistor 504 follows Equation 1 shown in Equation 1 below. In Equation 1, β = μC 0 W / L, μ is the mobility, C 0 is the gate capacitance per unit area, and W / L is the ratio of the channel width W to the channel length L in the channel formation region.

式1から、補正用トランジスタ504のゲート電圧Vgsは、第3の電源線505と第4の電源線507との間に流れる電流Iによって定まることが分かる。このとき、トランジスタ508はオンしているので、第4の電源線507の電位と、第1の電源線Vaiの電位が同じである場合、補正用トランジスタ504と駆動用トランジスタ103は、ゲート電圧Vgsが同じになる。よって、補正用トランジスタ504と駆動用トランジスタ103の特性、具体的にはμC0W/L、閾値電圧Vthが同じであればあるほど、電流制御用トランジスタ104がオンのときにおける駆動用トランジスタ103のドレイン電流は、補正用トランジスタ504のドレイン電流Iと同じになる。従って、画素部内で駆動用トランジスタ103の特性がばらついても、発光素子101の輝度のばらつきを抑えることができる。 From Equation 1, it can be seen that the gate voltage Vgs of the correction transistor 504 is determined by the current I flowing between the third power supply line 505 and the fourth power supply line 507. At this time, since the transistor 508 is on, when the potential of the fourth power supply line 507 and the potential of the first power supply line Vai are the same, the correction transistor 504 and the driving transistor 103 have the gate voltage Vgs. Are the same. Therefore, as the characteristics of the correcting transistor 504 and the driving transistor 103, specifically, μC 0 W / L and the threshold voltage Vth are the same, the driving transistor 103 has the same characteristics when the current controlling transistor 104 is on. The drain current is the same as the drain current I of the correction transistor 504. Therefore, variation in luminance of the light-emitting element 101 can be suppressed even when the characteristics of the driving transistor 103 vary in the pixel portion.

次に図6(B)に示すように、トランジスタ506、508をオフする。トランジスタ506よりもトランジスタ508を先にオフするほうが、第2の電源線Vbiの電位が変動するのを抑えることができるので、より好ましい。トランジスタ506、508をオフすることで、駆動用トランジスタ103のゲート電圧Vgsが維持される。   Next, as shown in FIG. 6B, the transistors 506 and 508 are turned off. It is more preferable to turn off the transistor 508 first than the transistor 506, because a change in the potential of the second power supply line Vbi can be suppressed. By turning off the transistors 506 and 508, the gate voltage Vgs of the driving transistor 103 is maintained.

なお、図5に示す補正回路503は、画素502の動作と並行して動作することができる。   Note that the correction circuit 503 illustrated in FIG. 5 can operate in parallel with the operation of the pixel 502.

また補正回路503は、その出力側にインピーダンス変換器を設けていても良い。図17(B)に、第2の電源線Vbiとトランジスタ508のソースまたはドレインとの間に、ボルテージフォロワ520と容量素子521とを設けている例を示す。ボルテージフォロワ520は、非反転入力端子がトランジスタ508のソースまたはドレインに、出力端子が第2の電源線Vbiに接続されるように設ける。容量素子521は、一方の電極がボルテージフォロワ520の非反転入力端子に、他方の電極をグラウンドに接続する。上記構成により、第2の電源線Vbiの配線抵抗に起因する電位の降下を抑えることができる。   The correction circuit 503 may be provided with an impedance converter on the output side. FIG. 17B illustrates an example in which a voltage follower 520 and a capacitor 521 are provided between the second power supply line Vbi and the source or drain of the transistor 508. The voltage follower 520 is provided so that the non-inverting input terminal is connected to the source or drain of the transistor 508 and the output terminal is connected to the second power supply line Vbi. The capacitor 521 has one electrode connected to the non-inverting input terminal of the voltage follower 520 and the other electrode connected to the ground. With the above structure, a potential drop due to the wiring resistance of the second power supply line Vbi can be suppressed.

また本発明では、複数の画素が第2の電源線Vbiを共有している場合、該複数の各画素が有する駆動用トランジスタの特性を、対応する一の補正用トランジスタの特性と揃えることが望ましい。TFTの特性は、チャネル長、チャネル幅や、活性層、絶縁膜、ゲート電極などの材料及び膜厚などを揃えることで、より揃えることができる。また、セミアモルファス半導体や、多結晶半導体を活性層として用いるTFTの場合、このようにTFTの外形や構成する材料を揃える事の他、活性層として用いる半導体膜の結晶性を揃えることも非常に重要である。例えばレーザアニール法を用いて半導体膜の結晶化を行なう場合は、第2の電源線Vbiを共有している複数の駆動用トランジスタの活性層となる領域と、該駆動用トランジスタに対応する補正用トランジスタの活性層となる領域とが、同じビームスポット内に収まるようにする。なお1箇所に複数パルスのレーザ光を照射する場合は、少なくとも1パルスにおいて、同じビームスポット内に上記全ての領域が収まるようにする。   In the present invention, when a plurality of pixels share the second power supply line Vbi, it is desirable that the characteristics of the driving transistor included in each of the plurality of pixels be aligned with the characteristics of the corresponding one correction transistor. . The characteristics of the TFT can be made more uniform by aligning the channel length, channel width, materials such as the active layer, insulating film, and gate electrode, and the film thickness. In addition, in the case of a TFT using a semi-amorphous semiconductor or a polycrystalline semiconductor as an active layer, in addition to aligning the outline and material of the TFT in this way, it is also very easy to align the crystallinity of the semiconductor film used as the active layer. is important. For example, in the case of crystallizing a semiconductor film by using a laser annealing method, a region serving as an active layer of a plurality of driving transistors sharing the second power supply line Vbi and a correction corresponding to the driving transistor The region to be the active layer of the transistor is set within the same beam spot. Note that when a plurality of pulses of laser light are irradiated to one place, at least one pulse is set so that all the above-described regions are within the same beam spot.

なお半導体膜の結晶化は、レーザ結晶化法のならず、触媒元素を用いる結晶化法を組み合わせていても良い。   Note that the crystallization of the semiconductor film may be combined with a crystallization method using a catalytic element instead of a laser crystallization method.

なおレーザは、公知のパルス発振の気体レーザもしくは固体レーザを用いることができる。例えば、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、フォルステライトレーザ(Mg2SiO4)。当該レーザの基本波はドーピングする材料によって異なるが、1μm前後の基本波を有するレーザ光が得られる。基本波に対する第2高調波、第3高調波および第4高調波は、非線形光学素子を用いることで得ることができる。 A known pulse oscillation gas laser or solid-state laser can be used as the laser. For example, YAG laser doped with Cr, Nd, Er, Ho, Ce, Co, Ti or Tm, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, fol Stellite laser (Mg 2 SiO 4 ). Although the fundamental wave of the laser differs depending on the material to be doped, laser light having a fundamental wave of around 1 μm can be obtained. The second harmonic, the third harmonic, and the fourth harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element.

図7、図8を用いて、レーザアニール法を用いて形成された本発明の発光装置の構成について説明する。なお図7では、図2において既に示したものに同じ符号を付す。   The structure of the light-emitting device of the present invention formed using a laser annealing method will be described with reference to FIGS. In FIG. 7, the same reference numerals are given to those already shown in FIG.

図7(A)に、図2に示した画素202の上面図を、一例として示す。ただし図7(A)では、発光素子101のうち第1の電極701と、実際に第1の電極701が電界発光層及び第2の電極と重なり合う領域702のみを示す。図7(A)において、スイッチング用トランジスタ102は活性層703を有しており、また駆動用トランジスタ103と電流制御用トランジスタ104は活性層704を共有している。   FIG. 7A illustrates a top view of the pixel 202 illustrated in FIG. 2 as an example. Note that FIG. 7A illustrates only the first electrode 701 of the light-emitting element 101 and the region 702 where the first electrode 701 actually overlaps the electroluminescent layer and the second electrode. In FIG. 7A, the switching transistor 102 has an active layer 703, and the driving transistor 103 and the current control transistor 104 share the active layer 704.

また図7(B)に、図2に示した補正回路203の上面図を、一例として示す。図7(B)において、補正用トランジスタ204及びトランジスタ206は活性層705を共有している。   FIG. 7B illustrates an example of a top view of the correction circuit 203 illustrated in FIG. In FIG. 7B, the correction transistor 204 and the transistor 206 share the active layer 705.

次に図8に、活性層として用いる半導体膜を、レーザアニール法で結晶化している様子を示す。図8では、白抜きの矢印で示すようにレーザ光を走査している。703a〜703cに示す領域は、後に図7(A)に示したスイッチング用トランジスタ102の活性層703として用いる領域に相当する。704a〜704cに示す領域は、後に図7(A)に示した駆動用トランジスタ103及び電流制御用トランジスタ104の活性層704として用いる領域に相当する。705a〜705cに示す領域は、後に図7(B)に示した補正用トランジスタ204及びトランジスタ206の活性層705として用いる領域に相当する。   Next, FIG. 8 shows a state in which a semiconductor film used as an active layer is crystallized by a laser annealing method. In FIG. 8, the laser beam is scanned as indicated by the white arrow. The regions indicated by reference numerals 703a to 703c correspond to regions used later as the active layer 703 of the switching transistor 102 illustrated in FIG. A region indicated by reference numerals 704a to 704c corresponds to a region to be used later as the active layer 704 of the driving transistor 103 and the current control transistor 104 shown in FIG. The regions indicated by reference numerals 705a to 705c correspond to regions used later as the active layers 705 of the correction transistor 204 and the transistor 206 shown in FIG.

また704aに示す領域は、第2の電源線Vb1を共有している複数の画素202に対応しており、また705aに示す領域は、第2の電源線Vb1の電位を補正するための補正用トランジスタ204に対応している。本発明ではこれら704aに示す領域及び705aに示す領域が、レーザ光のビームスポット710内に収まるように、レーザアニールを行なう。なお1箇所に複数パルスのレーザ光を照射する場合は、少なくとも1パルスにおいて、同じビームスポット710内に、704aに示す領域及び705aに示す領域が収まるようにする。   A region indicated by 704a corresponds to the plurality of pixels 202 sharing the second power supply line Vb1, and a region indicated by 705a is used for correction for correcting the potential of the second power supply line Vb1. This corresponds to the transistor 204. In the present invention, laser annealing is performed so that the region indicated by 704a and the region indicated by 705a are within the beam spot 710 of the laser beam. Note that when a plurality of pulses of laser light are irradiated to one place, the region indicated by 704a and the region indicated by 705a are accommodated in the same beam spot 710 in at least one pulse.

同様に、704bに示す領域は、第2の電源線Vb2を共有している複数の画素202に対応しており、また705bに示す領域は、第2の電源線Vb2の電位を補正するための補正用トランジスタ204に対応している。本発明ではこれら704bに示す領域及び705bに示す領域が、レーザ光のビームスポット710内に収まるように、レーザアニールを行なう。なお1箇所に複数パルスのレーザ光を照射する場合は、少なくとも1パルスにおいて、同じビームスポット710内に、704bに示す領域及び705bに示す領域が収まるようにする。   Similarly, the region indicated by 704b corresponds to the plurality of pixels 202 sharing the second power supply line Vb2, and the region indicated by 705b is used for correcting the potential of the second power supply line Vb2. This corresponds to the correction transistor 204. In the present invention, laser annealing is performed so that the region indicated by 704b and the region indicated by 705b fall within the laser beam spot 710. Note that when a plurality of pulses of laser light are irradiated to one place, the region indicated by 704b and the region indicated by 705b are accommodated in the same beam spot 710 in at least one pulse.

同様に、704cに示す領域は、第2の電源線Vb3を共有している複数の画素202に対応しており、また705cに示す領域は、第2の電源線Vb3の電位を補正するための補正用トランジスタ204に対応している。本発明ではこれら704cに示す領域及び705cに示す領域が、レーザ光のビームスポット710内に収まるように、レーザアニールを行なう。なお1箇所に複数パルスのレーザ光を照射する場合は、少なくとも1パルスにおいて、同じビームスポット710内に、704cに示す領域及び705cに示す領域が収まるようにする。   Similarly, a region indicated by 704c corresponds to the plurality of pixels 202 sharing the second power supply line Vb3, and a region indicated by 705c is for correcting the potential of the second power supply line Vb3. This corresponds to the correction transistor 204. In the present invention, laser annealing is performed so that the region indicated by 704c and the region indicated by 705c fall within the laser beam spot 710. Note that when a plurality of pulses of laser light are irradiated to one place, the region indicated by 704c and the region indicated by 705c are accommodated in the same beam spot 710 in at least one pulse.

駆動用トランジスタの活性層となる領域704a、704b、704cと、補正用トランジスタの活性層となる領域705a、705b、705cは、活性層として用いる際にキャリアが移動する方向及びその経路がほぼ同じになるように、レイアウトすることが望ましい。   The regions 704a, 704b, and 704c that serve as the active layer of the driving transistor and the regions 705a, 705b, and 705c that serve as the active layer of the correction transistor have substantially the same carrier moving direction and path when used as the active layer. It is desirable to lay out so that it becomes.

なお図8では、信号線と第2の電源線とが並列に形成されている場合を前提としているので、ビームスポット710の長軸方向と、信号線の延びている方向とを並列させているが、本発明はこの構成に限定されない。走査線と第2の電源線とが並列に形成されている場合、ビームスポット710の長軸方向と、走査線の延びている方向とを並列させる。   In FIG. 8, since it is assumed that the signal line and the second power supply line are formed in parallel, the major axis direction of the beam spot 710 and the direction in which the signal line extends are arranged in parallel. However, the present invention is not limited to this configuration. When the scanning line and the second power supply line are formed in parallel, the major axis direction of the beam spot 710 and the direction in which the scanning line extends are arranged in parallel.

上記構成により、パルス間でレーザ光の出力がばらついても、駆動用トランジスタの活性層と、該駆動用トランジスタに対応する補正用トランジスタの活性層とで、結晶性のばらつきを低減できる。よって、第2の電源線Vbiを共有する複数の各画素が有する駆動用トランジスタの特性を、対応する一の補正用トランジスタの特性と揃えることができ、閾値電圧の補正をより正確に行なうことができる。   With the above structure, variation in crystallinity can be reduced between the active layer of the driving transistor and the active layer of the correcting transistor corresponding to the driving transistor even if the output of the laser light varies between pulses. Therefore, the characteristics of the driving transistor included in each of the plurality of pixels sharing the second power supply line Vbi can be aligned with the characteristics of the corresponding one correcting transistor, and the threshold voltage can be corrected more accurately. it can.

本実施例では、図1に示した画素に、発光素子101に逆方向バイアスの電圧を印加するためのTFT(交流用トランジスタ)を形成した画素の構成について説明する。図9に、図1(A)に示した画素に、交流用トランジスタ106を形成した画素の構成を示す。なお図9では、図1(A)において既に示したものに同じ符号を付す。   In this embodiment, a structure of a pixel in which a TFT (AC transistor) for applying a reverse bias voltage to the light emitting element 101 is formed in the pixel shown in FIG. FIG. 9 illustrates a structure of a pixel in which an AC transistor 106 is formed in the pixel illustrated in FIG. In FIG. 9, the same reference numerals are given to those already shown in FIG.

交流用トランジスタ106は、ソースまたはドレインのいずれか一方が、発光素子101の第1の電極に、もう一方が第1の電源線Vaiに接続されている。なお図9では、ソースまたはドレインのいずれか一方が第1の電源線Vaiに接続されているが、本発明はこの構成に限定されない。いずれか一方が第2の電源線Vbiに接続されていても良いし、別用意された他の配線に接続されていても良い。   One of the source and the drain of the AC transistor 106 is connected to the first electrode of the light-emitting element 101 and the other is connected to the first power supply line Vai. In FIG. 9, either the source or the drain is connected to the first power supply line Vai, but the present invention is not limited to this configuration. Either one may be connected to the second power supply line Vbi, or may be connected to another wiring prepared separately.

また、交流用トランジスタ106は、ゲート電極が第1の電源線Vaiに接続されている。なお図9では、交流用トランジスタ106のゲート電極が第1の電源線Vaiに接続されているが、本発明はこの構成に限定されない。交流用トランジスタ106のゲート電極が第2の電源線Vbiに接続されていても良いし、別用意された他の配線に接続されていても良い。ただし交流用トランジスタ106は、順方向バイアスの電圧の印加時に、ゲート電極の電位がソースの電位と同じか、もしくはソースの電位よりも低くなるようにする。なお交流用トランジスタ106はn型であってもp型であってもどちらでも良い。   The AC transistor 106 has a gate electrode connected to the first power supply line Vai. In FIG. 9, the gate electrode of the AC transistor 106 is connected to the first power supply line Vai, but the present invention is not limited to this configuration. The gate electrode of the AC transistor 106 may be connected to the second power supply line Vbi or may be connected to another wiring prepared separately. Note that the AC transistor 106 is configured such that the potential of the gate electrode is the same as or lower than the potential of the source when a forward bias voltage is applied. The AC transistor 106 may be either n-type or p-type.

交流用トランジスタ106を形成することで、駆動用TFT103、電流制御用TFT104の動作に関わりなく、発光素子101に逆方向バイアスの電圧を確実に印加することができる。また逆方向バイアスの電圧を発光素子101に印加することで、発光素子101の信頼性を高めることができる。また、第1の電極と第2の電極間においてショートの原因となっている塵埃等を焼き切る事ができるので、歩留まりを高めることができる。   By forming the AC transistor 106, a reverse bias voltage can be reliably applied to the light emitting element 101 regardless of the operation of the driving TFT 103 and the current control TFT 104. Further, by applying a reverse bias voltage to the light-emitting element 101, the reliability of the light-emitting element 101 can be improved. In addition, since dust or the like that causes a short circuit can be burned out between the first electrode and the second electrode, the yield can be increased.

なお本実施例では、図1(A)に示した画素に交流用トランジスタを形成する例について説明したが、本発明はこの構成に限定されない。例えば、図1(B)〜図1(D)に示した画素に、交流用トランジスタを形成しても良い。   Note that although an example in which an AC transistor is formed in the pixel illustrated in FIG. 1A has been described in this embodiment, the present invention is not limited to this structure. For example, an AC transistor may be formed in the pixel illustrated in FIGS. 1B to 1D.

本実施例では、本発明の発光装置に用いられる駆動回路について説明する。図10に本実施例の発光装置のブロック図を示す。図10に示す発光装置は、発光素子を備えた画素を複数有する画素部1111と、各画素を選択する走査線駆動回路1112と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路1113と、第2の電源線Vbiの電位を補正するための補正回路1117を有する。   In this embodiment, a driver circuit used in the light emitting device of the present invention will be described. FIG. 10 shows a block diagram of the light emitting device of this embodiment. The light-emitting device illustrated in FIG. 10 includes a pixel portion 1111 having a plurality of pixels each including a light-emitting element, a scanning line driver circuit 1112 that selects each pixel, and a signal line driver that controls input of a video signal to the selected pixel. A circuit 1113 and a correction circuit 1117 for correcting the potential of the second power supply line Vbi are provided.

図10において信号線駆動回路1113は、シフトレジスタ1114、ラッチA1115、ラッチB1116を有している。シフトレジスタ1114には、クロック信号(CLK)、スタートパルス信号(SP)、切り替え信号(L/R)が入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ1114においてタイミング信号が生成される。また切り替え信号(L/R)によって、タイミング信号のパルスの出現する順序が切り替わる。生成したタイミング信号は、一段目のラッチA1115に順に入力される。ラッチA1115にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号が順にラッチA1115に書き込まれ、保持される。なお、本実施例ではラッチA1115に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチA1115をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。   In FIG. 10, the signal line driver circuit 1113 includes a shift register 1114, a latch A 1115, and a latch B 1116. A clock signal (CLK), a start pulse signal (SP), and a switching signal (L / R) are input to the shift register 1114. When the clock signal (CLK) and the start pulse signal (SP) are input, a timing signal is generated in the shift register 1114. Further, the order of appearance of the pulses of the timing signal is switched by the switching signal (L / R). The generated timing signals are sequentially input to the first-stage latch A1115. When a timing signal is input to the latch A 1115, video signals are sequentially written and held in the latch A 1115 in synchronization with the pulse of the timing signal. In this embodiment, video signals are sequentially written in the latch A 1115, but the present invention is not limited to this configuration. A plurality of stages of latches A1115 may be divided into several groups, and so-called divided driving may be performed in which video signals are input in parallel for each group. Note that the number of groups at this time is called the number of divisions. For example, when the latches are divided into groups for every four stages, it is said that the driving is divided into four.

ラッチA1115の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。   The time until video signal writing to all the latches of the latch A 1115 is completed is called a line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.

1ライン期間が終了すると、2段目のラッチB1116にラッチ信号(Latch Signal)が供給され、該ラッチ信号に同期してラッチA1115に保持されているビデオ信号が、ラッチB1116に一斉に書き込まれ、保持される。ビデオ信号をラッチB1116に送出し終えたラッチA1115には、再びシフトレジスタ1114からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この2順目の1ライン期間中には、ラッチB1116に書き込まれ、保持されているビデオ信号が画素部1111に入力される。   When one line period ends, a latch signal (Latch Signal) is supplied to the second-stage latch B 1116, and the video signal held in the latch A 1115 is simultaneously written to the latch B 1116 in synchronization with the latch signal, Retained. In the latch A 1115 that has finished sending the video signal to the latch B 1116, the next video signal is sequentially written again in synchronization with the timing signal from the shift register 1114. During the second line 1-line period, a video signal written and held in the latch B 1116 is input to the pixel portion 1111.

次に、走査線駆動回路1112の構成について説明する。走査線駆動回路1112は、シフトレジスタ1119、バッファ1118を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路1112において、シフトレジスタ1119にクロックCLK及びスタートパルス信号SPが入力されることによって、選択信号が生成される。生成された選択信号はバッファ1118において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ1118は大きな電流を流すことが可能なものが用いられる。   Next, the configuration of the scan line driver circuit 1112 is described. The scan line driver circuit 1112 includes a shift register 1119 and a buffer 1118. In some cases, a level shifter may be provided. In the scan line driver circuit 1112, when the clock CLK and the start pulse signal SP are input to the shift register 1119, a selection signal is generated. The generated selection signal is buffered and amplified in the buffer 1118 and supplied to the corresponding scanning line. The gate of the transistor of the pixel for one line is connected to the scanning line. Since the transistors of the pixels for one line must be turned on all at once, a buffer 1118 that can flow a large current is used.

なお、シフトレジスタ1114、1119の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。   Instead of the shift registers 1114 and 1119, another circuit capable of selecting a signal line such as a decoder circuit may be used.

また図10では、画素部1111を間に挟んで信号線駆動回路1113の反対側に、補正回路1117をレイアウトする例を示しているが、本発明はこの構成に限定されない。信号線駆動回路1113と画素部1111の間に補正回路1117をレイアウトしても良い。或いは、信号線駆動回路1113と画素部1111の間と、画素部1111を間に挟んで信号線駆動回路1113の反対側との両方に、補正回路1117をレイアウトするようにしても良い。両方に補正回路1117をレイアウトすることで、第2の電源線の電位を補正するのにかかる期間を短くすることができ、また配線抵抗に起因する第2の電源線の電位の降下を抑制することができる。   FIG. 10 illustrates an example in which the correction circuit 1117 is laid out on the opposite side of the signal line driver circuit 1113 with the pixel portion 1111 interposed therebetween, but the present invention is not limited to this structure. A correction circuit 1117 may be laid out between the signal line driver circuit 1113 and the pixel portion 1111. Alternatively, the correction circuit 1117 may be laid out both between the signal line driver circuit 1113 and the pixel portion 1111 and on the opposite side of the signal line driver circuit 1113 with the pixel portion 1111 interposed therebetween. By laying out the correction circuit 1117 in both, the period required to correct the potential of the second power supply line can be shortened, and the potential drop of the second power supply line due to the wiring resistance can be suppressed. be able to.

なお、画素部1111に形成された半導体素子が、アモルファス半導体を用いている場合、走査線駆動回路1112、信号線駆動回路1113を画素部1111が形成されている基板とは別途異なる基板上に形成し、画素部1111が形成されている基板に実装するようにしても良い。   Note that in the case where an amorphous semiconductor is used for the semiconductor element formed in the pixel portion 1111, the scan line driver circuit 1112 and the signal line driver circuit 1113 are formed over a substrate different from the substrate over which the pixel portion 1111 is formed. However, it may be mounted on a substrate on which the pixel portion 1111 is formed.

また画素部1111に形成された半導体素子が、微結晶半導体を用いている場合、走査線駆動回路1112を画素部1111と同じ基板上に形成し、信号線駆動回路1113を画素部1111が形成されている基板とは別途異なる基板上に形成しても良い。そして、信号線駆動回路1113を、画素部1111及び走査線駆動回路1112が形成されている基板に実装しても良い。   In the case where a semiconductor element formed in the pixel portion 1111 uses a microcrystalline semiconductor, the scan line driver circuit 1112 is formed over the same substrate as the pixel portion 1111 and the signal line driver circuit 1113 is formed in the pixel portion 1111. You may form on the board | substrate different from the substrate which is different. The signal line driver circuit 1113 may be mounted on the substrate over which the pixel portion 1111 and the scan line driver circuit 1112 are formed.

本実施例では、駆動用トランジスタがp型の場合における、画素の断面構造について、図11を用いて説明する。なお図11では、第1の電極が陽極、第2の電極が陰極の場合について説明するが、第1の電極が陰極、第2の電極が陽極であっても良い。   In this embodiment, a cross-sectional structure of a pixel when a driving transistor is a p-type is described with reference to FIGS. Note that FIG. 11 illustrates the case where the first electrode is an anode and the second electrode is a cathode; however, the first electrode may be a cathode and the second electrode may be an anode.

図11(A)に、駆動用トランジスタ6001及び電流制御用トランジスタ6002がp型で、発光素子6003から発せられる光を第1の電極6004側から取り出す場合の、画素の断面図を示す。図11(A)では、発光素子6003の第1の電極6004と、電流制御用トランジスタ6002が電気的に接続されているが、図1(B)、図1(D)に示す画素のように、発光素子6003の第1の電極6004と、駆動用トランジスタ6001が電気的に接続されていても良い。   FIG. 11A is a cross-sectional view of a pixel in the case where the driving transistor 6001 and the current control transistor 6002 are p-type and light emitted from the light-emitting element 6003 is extracted from the first electrode 6004 side. In FIG. 11A, the first electrode 6004 of the light-emitting element 6003 and the current control transistor 6002 are electrically connected to each other, but as in the pixels illustrated in FIGS. 1B and 1D. The first electrode 6004 of the light-emitting element 6003 and the driving transistor 6001 may be electrically connected.

駆動用トランジスタ6001及び電流制御用トランジスタ6002は層間絶縁膜6007で覆われており、層間絶縁膜6007上には開口部を有する隔壁6008が形成されている。隔壁6008の開口部において第1の電極6004が一部露出しており、該開口部において第1の電極6004、電界発光層6005、第2の電極6006が順に積層されている。   The driving transistor 6001 and the current control transistor 6002 are covered with an interlayer insulating film 6007, and a partition wall 6008 having an opening is formed over the interlayer insulating film 6007. A part of the first electrode 6004 is exposed in the opening of the partition wall 6008, and the first electrode 6004, the electroluminescent layer 6005, and the second electrode 6006 are sequentially stacked in the opening.

層間絶縁膜6007は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)を用いて形成することができる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。層間絶縁膜6007に、低誘電率材料(low−k材料)と呼ばれる材料を用いていても良い。   The interlayer insulating film 6007 is formed using an organic resin film, an inorganic insulating film, or an insulating film including a Si—O—Si bond (hereinafter referred to as a siloxane-based insulating film) formed using a siloxane-based material as a starting material. Can do. The siloxane insulating film may have at least one of fluorine, an alkyl group, and aromatic hydrocarbon in addition to hydrogen as a substituent. A material called a low dielectric constant material (low-k material) may be used for the interlayer insulating film 6007.

隔壁6008は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁6008に用い、第1の電極6004上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第1の電極6004と第2の電極6006とが接続してしまうのを防ぐことができる。   The partition wall 6008 can be formed using an organic resin film, an inorganic insulating film, or a siloxane-based insulating film. For example, acrylic resin, polyimide, polyamide, or the like can be used for the organic resin film, and silicon oxide, silicon nitride oxide, or the like can be used for the inorganic insulating film. In particular, a photosensitive organic resin film is used for the partition wall 6008, an opening is formed on the first electrode 6004, and the side wall of the opening is formed to have an inclined surface formed with a continuous curvature. Thus, the connection between the first electrode 6004 and the second electrode 6006 can be prevented.

第1の電極6004は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を第1の電極6004に用いることが可能である。またITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを第1の電極6004に用いても良い。また上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第1の電極6004に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で第1の電極6004を形成する。   The first electrode 6004 is formed using a light-transmitting material or film thickness, and is formed using a material suitable for use as an anode. For example, another light-transmitting oxide conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or zinc oxide added with gallium (GZO) is used for the first electrode 6004. Is possible. In addition, indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO), or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) is used as the first electrode 6004. It may be used. In addition to the light-transmitting oxide conductive material, for example, a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., titanium nitride and aluminum are used. The first electrode 6004 can be formed using a stack including a main component film, a three-layer structure including a titanium nitride film, an aluminum main component film, and a titanium nitride film. Note that in the case where a material other than the light-transmitting oxide conductive material is used, the first electrode 6004 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm).

また第2の電極6006は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。 The second electrode 6006 can be formed using a material and a film thickness that reflect or shield light, and can be formed using a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, other conductive layers such as Al can be used.

電界発光層6005は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層6005が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第1の電極6004から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数(重合度)が2から20程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性(正孔移動度)が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。   The electroluminescent layer 6005 is composed of one or more layers. When composed of a plurality of layers, these layers can be classified into a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like from the viewpoint of carrier transport characteristics. In the case where the electroluminescent layer 6005 includes any of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer in addition to the light emitting layer, the first electrode 6004 to the positive hole injection layer, A hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are laminated in this order. Note that the boundaries between the layers are not necessarily clear, and there are cases where the materials constituting the layers are partially mixed and the interface is unclear. For each layer, an organic material or an inorganic material can be used. As the organic material, any of a high molecular weight material, a medium molecular weight material, and a low molecular weight material can be used. The medium molecular weight material corresponds to a low polymer having a number of repeating structural units (degree of polymerization) of about 2 to 20. The distinction between a hole injection layer and a hole transport layer is not necessarily strict, and these are the same in the sense that hole transportability (hole mobility) is a particularly important characteristic. For convenience, the hole injection layer is a layer in contact with the anode, and the layer in contact with the hole injection layer is referred to as a hole transport layer to be distinguished. The same applies to the electron transport layer and the electron injection layer. The layer in contact with the cathode is called an electron injection layer, and the layer in contact with the electron injection layer is called an electron transport layer. The light emitting layer may also serve as an electron transport layer, and is also referred to as a light emitting electron transport layer.

図11(A)に示した画素の場合、発光素子6003から発せられる光を、白抜きの矢印で示すように第1の電極6004側から取り出すことができる。   In the case of the pixel shown in FIG. 11A, light emitted from the light-emitting element 6003 can be extracted from the first electrode 6004 side as shown by a hollow arrow.

次に図11(B)に、駆動用トランジスタ6011及び電流制御用トランジスタ6012がp型で、発光素子6013から発せられる光を第2の電極6016側から取り出す場合の、画素の断面図を示す。図11(B)では、発光素子6013の第1の電極6014と、電流制御用トランジスタ6012が電気的に接続されているが、図1(B)、図1(D)に示す画素のように、発光素子6013の第1の電極6014と、駆動用トランジスタ6011が電気的に接続されていても良い。また第1の電極6014上に電界発光層6015、第2の電極6016が順に積層されている。   Next, FIG. 11B is a cross-sectional view of a pixel in the case where the driving transistor 6011 and the current control transistor 6012 are p-type and light emitted from the light-emitting element 6013 is extracted from the second electrode 6016 side. In FIG. 11B, the first electrode 6014 of the light-emitting element 6013 and the current control transistor 6012 are electrically connected to each other, as in the pixels illustrated in FIGS. 1B and 1D. The first electrode 6014 of the light-emitting element 6013 and the driving transistor 6011 may be electrically connected. In addition, an electroluminescent layer 6015 and a second electrode 6016 are sequentially stacked over the first electrode 6014.

第1の電極6014は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第1の電極6014に用いることができる。   The first electrode 6014 is formed using a material and a film thickness that reflect or shield light, and is formed using a material that is suitable for use as an anode. For example, in addition to a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., a laminate of titanium nitride and a film mainly composed of aluminum, a titanium nitride film A three-layer structure of a film mainly containing aluminum and aluminum and a titanium nitride film can be used for the first electrode 6014.

また第2の電極6016は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。そして第2の電極6016を、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。なお、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることも可能である。またITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層6015に電子注入層を設けるのが望ましい。 The second electrode 6016 can be formed using a light-transmitting material or film thickness, and can be formed using a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, other conductive layers such as Al can be used. Then, the second electrode 6016 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm). Note that other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and zinc oxide to which gallium is added (GZO) can also be used. Alternatively, indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is preferable to provide an electron injection layer in the electroluminescent layer 6015.

電界発光層6015は、図11(A)の電界発光層6005と同様に形成することができる。   The electroluminescent layer 6015 can be formed in a manner similar to that of the electroluminescent layer 6005 in FIG.

図11(B)に示した画素の場合、発光素子6013から発せられる光を、白抜きの矢印で示すように第2の電極6016側から取り出すことができる。   In the case of the pixel shown in FIG. 11B, light emitted from the light-emitting element 6013 can be extracted from the second electrode 6016 side as shown by a hollow arrow.

次に図11(C)に、駆動用トランジスタ6021及び電流制御用トランジスタ6022がp型で、発光素子6023から発せられる光を第1の電極6024側及び第2の電極6026側から取り出す場合の、画素の断面図を示す。図11(C)では、発光素子6023の第1の電極6024と、電流制御用トランジスタ6022が電気的に接続されているが、図1(B)、図1(D)に示す画素のように、発光素子6023の第1の電極6024と、駆動用トランジスタ6021が電気的に接続されていても良い。また第1の電極6024上に電界発光層6025、第2の電極6026が順に積層されている。   Next, FIG. 11C illustrates the case where the driving transistor 6021 and the current control transistor 6022 are p-type, and light emitted from the light-emitting element 6023 is extracted from the first electrode 6024 side and the second electrode 6026 side. A cross-sectional view of a pixel is shown. In FIG. 11C, the first electrode 6024 of the light-emitting element 6023 and the current control transistor 6022 are electrically connected to each other, as in the pixels illustrated in FIGS. 1B and 1D. The first electrode 6024 of the light-emitting element 6023 and the driving transistor 6021 may be electrically connected. Further, an electroluminescent layer 6025 and a second electrode 6026 are sequentially stacked over the first electrode 6024.

第1の電極6024は、図11(A)の第1の電極6004と同様に形成することができる。また第2の電極6026は、図11(B)の第2の電極6016と同様に形成することができる。電界発光層6025は、図11(A)の電界発光層6005と同様に形成することができる。   The first electrode 6024 can be formed in a manner similar to that of the first electrode 6004 in FIG. The second electrode 6026 can be formed in a manner similar to that of the second electrode 6016 in FIG. The electroluminescent layer 6025 can be formed in a manner similar to that of the electroluminescent layer 6005 in FIG.

図11(C)に示した画素の場合、発光素子6023から発せられる光を、白抜きの矢印で示すように第1の電極6024側及び第2の電極6026側から取り出すことができる。   In the case of the pixel shown in FIG. 11C, light emitted from the light-emitting element 6023 can be extracted from the first electrode 6024 side and the second electrode 6026 side as indicated by white arrows.

本実施例では、駆動用トランジスタがn型の場合における、画素の断面構造について、図12を用いて説明する。なお図12では、第1の電極が陰極、第2の電極が陽極の場合について説明するが、第1の電極が陽極、第2の電極が陰極であっても良い。   In this embodiment, a cross-sectional structure of a pixel in the case where an n-type driving transistor is described with reference to FIG. Note that FIG. 12 illustrates the case where the first electrode is a cathode and the second electrode is an anode, but the first electrode may be an anode and the second electrode may be a cathode.

図12(A)に、駆動用トランジスタ6031及び電流制御用トランジスタ6032がn型で、発光素子6033から発せられる光を第1の電極6034側から取り出す場合の、画素の断面図を示す。図12(A)では、発光素子6033の第1の電極6034と、電流制御用トランジスタ6032が電気的に接続されているが、図1(B)、図1(D)に示す画素のように、発光素子6033の第1の電極6034と、駆動用トランジスタ6031が電気的に接続されていても良い。また第1の電極6034上に電界発光層6035、第2の電極6036が順に積層されている。   FIG. 12A is a cross-sectional view of a pixel in the case where the driving transistor 6031 and the current control transistor 6032 are n-type and light emitted from the light-emitting element 6033 is extracted from the first electrode 6034 side. In FIG. 12A, the first electrode 6034 of the light-emitting element 6033 and the current control transistor 6032 are electrically connected to each other, as in the pixels illustrated in FIGS. 1B and 1D. The first electrode 6034 of the light-emitting element 6033 and the driving transistor 6031 may be electrically connected. Further, an electroluminescent layer 6035 and a second electrode 6036 are sequentially stacked over the first electrode 6034.

第1の電極6034は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。そして第1の電極6034を、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第1の電極6034のシート抵抗を抑えるようにしても良い。なお、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層6035に電子注入層を設けるのが望ましい。 The first electrode 6034 can be formed using a light-transmitting material or film thickness, and can be formed using a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, other conductive layers such as Al can be used. Then, the first electrode 6034 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm). Further, a light-transmitting conductive layer is formed using a light-transmitting oxide conductive material so as to be in contact with or under the conductive layer having a thickness enough to transmit light, and the first electrode 6034 is formed. The sheet resistance may be suppressed. Note that only conductive layers using other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and zinc oxide to which gallium is added (GZO) should be used. Is also possible. Alternatively, indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is preferable to provide an electron injection layer in the electroluminescent layer 6035.

また第2の電極6036は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第2の電極6036に用いることができる。   The second electrode 6036 is formed of a material and a film thickness that reflect or shield light, and is formed using a material that is suitable for use as an anode. For example, in addition to a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., a laminate of titanium nitride and a film mainly composed of aluminum, a titanium nitride film A three-layer structure of a film containing aluminum and aluminum as main components and a titanium nitride film can be used for the second electrode 6036.

電界発光層6035は、図11(A)の電界発光層6005と同様に形成することができる。ただし、電界発光層6035が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第1の電極6034から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。   The electroluminescent layer 6035 can be formed in a manner similar to that of the electroluminescent layer 6005 in FIG. However, in the case where the electroluminescent layer 6035 includes any one of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer in addition to the light emitting layer, the first electrode 6034 to the electron injection layer The electron transport layer, the light emitting layer, the hole transport layer, and the hole injection layer are laminated in this order.

図12(A)に示した画素の場合、発光素子6033から発せられる光を、白抜きの矢印で示すように第1の電極6034側から取り出すことができる。   In the case of the pixel shown in FIG. 12A, light emitted from the light-emitting element 6033 can be extracted from the first electrode 6034 side as shown by a hollow arrow.

次に図12(B)に、駆動用トランジスタ6041及び電流制御用トランジスタ6042がn型で、発光素子6043から発せられる光を第2の電極6046側から取り出す場合の、画素の断面図を示す。図12(B)では、発光素子6043の第1の電極6044と、電流制御用トランジスタ6042が電気的に接続されているが、図1(B)、図1(D)に示す画素のように、発光素子6043の第1の電極6044と、駆動用トランジスタ6041が電気的に接続されていても良い。また第1の電極6044上に電界発光層6045、第2の電極6046が順に積層されている。   Next, FIG. 12B is a cross-sectional view of a pixel in the case where the driving transistor 6041 and the current control transistor 6042 are n-type and light emitted from the light-emitting element 6043 is extracted from the second electrode 6046 side. In FIG. 12B, the first electrode 6044 of the light-emitting element 6043 and the current control transistor 6042 are electrically connected to each other, as in the pixels illustrated in FIGS. 1B and 1D. The first electrode 6044 of the light-emitting element 6043 and the driving transistor 6041 may be electrically connected. Further, an electroluminescent layer 6045 and a second electrode 6046 are sequentially stacked over the first electrode 6044.

第1の電極6044は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。 The first electrode 6044 can be formed using a material and a film thickness that reflect or shield light, and can be formed using a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like with a low work function. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, other conductive layers such as Al can be used.

また第2の電極6046は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を第2の電極6046に用いることが可能である。またITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを第2の電極6046に用いても良い。また上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第2の電極6046に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で第2の電極6046を形成する。   The second electrode 6046 is formed using a light-transmitting material or film thickness, and is formed using a material suitable for use as an anode. For example, another light-transmitting oxide conductive material such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or zinc oxide added with gallium (GZO) is used for the second electrode 6046. Is possible. In addition, indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO), indium oxide containing silicon oxide, and further mixed with 2 to 20% zinc oxide (ZnO) are used as the second electrode 6046. It may be used. In addition to the light-transmitting oxide conductive material, for example, a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., titanium nitride and aluminum are used. The second electrode 6046 can be formed using a stack of a main component film, a three-layer structure including a titanium nitride film, an aluminum main component film, and a titanium nitride film. Note that in the case where a material other than the light-transmitting oxide conductive material is used, the second electrode 6046 is formed with a thickness enough to transmit light (preferably, about 5 nm to 30 nm).

電界発光層6045は、図12(A)の電界発光層6035と同様に形成することができる。   The electroluminescent layer 6045 can be formed in a manner similar to that of the electroluminescent layer 6035 in FIG.

図12(B)に示した画素の場合、発光素子6043から発せられる光を、白抜きの矢印で示すように第2の電極6046側から取り出すことができる。   In the case of the pixel shown in FIG. 12B, light emitted from the light-emitting element 6043 can be extracted from the second electrode 6046 side as shown by a hollow arrow.

次に図12(C)に、駆動用トランジスタ6051及び電流制御用トランジスタ6052がn型で、発光素子6053から発せられる光を第1の電極6054側及び第2の電極6056側から取り出す場合の、画素の断面図を示す。図12(C)では、発光素子6053の第1の電極6054と、電流制御用トランジスタ6052が電気的に接続されているが、図1(B)、図1(D)に示す画素のように、発光素子6053の第1の電極6054と、駆動用トランジスタ6051が電気的に接続されていても良い。また第1の電極6054上に電界発光層6055、第2の電極6056が順に積層されている。   Next, FIG. 12C illustrates the case where the driving transistor 6051 and the current control transistor 6052 are n-type, and light emitted from the light-emitting element 6053 is extracted from the first electrode 6054 side and the second electrode 6056 side. A cross-sectional view of a pixel is shown. In FIG. 12C, the first electrode 6054 of the light-emitting element 6053 and the current control transistor 6052 are electrically connected to each other, as in the pixels illustrated in FIGS. 1B and 1D. The first electrode 6054 of the light-emitting element 6053 and the driving transistor 6051 may be electrically connected. Further, an electroluminescent layer 6055 and a second electrode 6056 are stacked over the first electrode 6054 in this order.

第1の電極6054は、図12(A)の第1の電極6034と同様に形成することができる。また第2の電極6056は、図12(B)の第2の電極6046と同様に形成することができる。電界発光層6055は、図12(A)の電界発光層6035と同様に形成することができる。   The first electrode 6054 can be formed in a manner similar to that of the first electrode 6034 in FIG. The second electrode 6056 can be formed in a manner similar to that of the second electrode 6046 in FIG. The electroluminescent layer 6055 can be formed in a manner similar to that of the electroluminescent layer 6035 in FIG.

図12(C)に示した画素の場合、発光素子6053から発せられる光を、白抜きの矢印で示すように第1の電極6054側及び第2の電極6056側から取り出すことができる。   In the case of the pixel shown in FIG. 12C, light emitted from the light-emitting element 6053 can be extracted from the first electrode 6054 side and the second electrode 6056 side as indicated by white arrows.

本発明の発光装置は、スクリーン印刷法、オフセット印刷法に代表される印刷法、または液滴吐出法を用いて形成できる。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。上記印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、信号線、走査線、第1の電源線、第2の電源線に代表される各種配線、TFTのゲート電極、発光素子の電極などを形成することが可能になる。ただし、パターンを形成する全ての工程に、印刷法または液滴吐出法を用いる必要はない。よって、例えば配線及びゲート電極の形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、少なくとも一部の工程において印刷法または液滴吐出法を用いていれば良く、リソグラフィ法も併用していても良い。またパターニングの際に用いるマスクは、印刷法または液滴吐出法で形成しても良い。   The light-emitting device of the present invention can be formed by a screen printing method, a printing method typified by an offset printing method, or a droplet discharge method. The droplet discharge method means a method of forming a predetermined pattern by discharging droplets containing a predetermined composition from the pores, and includes an ink jet method and the like in its category. By using the above printing method and droplet discharge method, signal lines, scanning lines, first power supply lines, various wirings typified by second power supply lines, and TFT gate electrodes can be used without using an exposure mask. It becomes possible to form electrodes of light emitting elements. However, it is not necessary to use a printing method or a droplet discharge method for all the steps of forming a pattern. Therefore, for example, a printing method or a droplet discharge method is used in at least a part of the process, for example, a printing method or a droplet discharge method is used for forming a wiring and a gate electrode, and a lithography method is used for patterning a semiconductor film. What is necessary is just to use, and the lithography method may be used together. A mask used for patterning may be formed by a printing method or a droplet discharge method.

図13に、液滴吐出法を用いて形成された、本発明の発光装置の断面図を、一例として示す。図13において、1301は電流制御用トランジスタ、1302は駆動用トランジスタ、1303はスイッチング用トランジスタ、1304は発光素子に相当する。なお図13では、電流制御用トランジスタ1301が発光素子1304の第1の電極と電気的に接続されているが、本発明はこの構成に限定されない。駆動用トランジスタ1302が発光素子1304の第1の電極1330と電気的に接続されていても良い。駆動用トランジスタ1302はn型であることが望ましく、この場合、第1の電極1330は陰極を用い、第2の電極1331は陽極を用いるのが望ましい。   FIG. 13 shows, as an example, a cross-sectional view of a light-emitting device of the present invention formed using a droplet discharge method. In FIG. 13, 1301 is a current control transistor, 1302 is a driving transistor, 1303 is a switching transistor, and 1304 is a light emitting element. Note that in FIG. 13, the current control transistor 1301 is electrically connected to the first electrode of the light-emitting element 1304; however, the present invention is not limited to this structure. The driving transistor 1302 may be electrically connected to the first electrode 1330 of the light-emitting element 1304. The driving transistor 1302 is preferably n-type. In this case, the first electrode 1330 is preferably a cathode, and the second electrode 1331 is preferably an anode.

スイッチング用トランジスタ1303は、ゲート電極1310と、チャネル形成領域を含む第1の半導体膜1311と、ゲート電極1310と第1の半導体膜1311の間に形成されたゲート絶縁膜1317と、ソース領域またはドレイン領域として機能する第2の半導体膜1312、1313と、第2の半導体膜1312に接続された配線1314と、第2の半導体膜1313に接続された配線1315とを有している。   The switching transistor 1303 includes a gate electrode 1310, a first semiconductor film 1311 including a channel formation region, a gate insulating film 1317 formed between the gate electrode 1310 and the first semiconductor film 1311, a source region or a drain The semiconductor device includes second semiconductor films 1312 and 1313 functioning as regions, a wiring 1314 connected to the second semiconductor film 1312, and a wiring 1315 connected to the second semiconductor film 1313.

電流制御用トランジスタ1301は、ゲート電極1320と、チャネル形成領域を含む第1の半導体膜1321と、ゲート電極1320と第1の半導体膜1321の間に形成されたゲート絶縁膜1317と、ソース領域またはドレイン領域として機能する第2の半導体膜1322、1323と、第2の半導体膜1322に接続された配線1324と、第2の半導体膜1323に接続された配線1325とを有している。   The current control transistor 1301 includes a gate electrode 1320, a first semiconductor film 1321 including a channel formation region, a gate insulating film 1317 formed between the gate electrode 1320 and the first semiconductor film 1321, a source region or The semiconductor device includes second semiconductor films 1322 and 1323 functioning as drain regions, a wiring 1324 connected to the second semiconductor film 1322, and a wiring 1325 connected to the second semiconductor film 1323.

駆動用トランジスタ1302は、ゲート電極1330と、チャネル形成領域を含む第1の半導体膜1321と、ゲート電極1330と第1の半導体膜1321の間に形成されたゲート絶縁膜1317と、ソース領域またはドレイン領域として機能する第2の半導体膜1323、1333と、第2の半導体膜1323に接続された配線1325と、第2の半導体膜1333に接続された配線1335とを有している。   The driving transistor 1302 includes a gate electrode 1330, a first semiconductor film 1321 including a channel formation region, a gate insulating film 1317 formed between the gate electrode 1330 and the first semiconductor film 1321, a source region or a drain The semiconductor device includes second semiconductor films 1323 and 1333 that function as regions, a wiring 1325 connected to the second semiconductor film 1323, and a wiring 1335 connected to the second semiconductor film 1333.

配線1314は信号線に相当し、配線1315は電流制御用トランジスタ1301のゲート電極1320に電気的に接続されている。また配線1335は第1の電源線に相当し、ゲート電極1330は図示していないが第2の電源線に接続されている。   The wiring 1314 corresponds to a signal line, and the wiring 1315 is electrically connected to the gate electrode 1320 of the current control transistor 1301. The wiring 1335 corresponds to the first power supply line, and the gate electrode 1330 is connected to the second power supply line (not shown).

液滴吐出法、印刷法を用いてパターンを形成することで、リソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を簡略化することができる。また、液滴吐出法、印刷法だと、リソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、発光装置の作製に費やされるコストを抑えることができる。   By forming a pattern using a droplet discharge method or a printing method, a series of steps such as photoresist film formation, exposure, development, etching, and peeling performed by a lithography method can be simplified. Further, unlike the lithography method, the droplet discharge method and the printing method do not waste material that is removed by etching. Further, it is not necessary to use an expensive exposure mask, so that the cost for manufacturing the light-emitting device can be suppressed.

さらに、リソグラフィ法とは異なり、配線を形成するためにエッチングを行なう必要がない。よって、配線を形成する工程に費やされる時間をリソグラフィ法の場合に比べて著しく短くすることが可能である。特に配線の厚さを0.5μm以上、より望ましくは2μm以上で形成する場合、配線抵抗を抑えることができるので、配線の作製工程に費やされる時間を抑えつつ、発光装置の大型化に伴う配線抵抗の上昇を抑えることができる。   Further, unlike the lithography method, it is not necessary to perform etching to form the wiring. Therefore, the time spent for the process of forming the wiring can be significantly shortened compared to the case of the lithography method. In particular, when the wiring thickness is 0.5 μm or more, and more desirably 2 μm or more, the wiring resistance can be suppressed. Therefore, the wiring accompanying the increase in the size of the light-emitting device while suppressing the time spent in the wiring manufacturing process. An increase in resistance can be suppressed.

なお第1の半導体膜1311、1321は非晶質半導体であっても、セミアモルファス半導体(SAS)であってもどちらでも良い。   Note that the first semiconductor films 1311 and 1321 may be either an amorphous semiconductor or a semi-amorphous semiconductor (SAS).

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4、Si26が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。 An amorphous semiconductor can be obtained by glow discharge decomposition of a silicide gas. Typical silicide gases include SiH 4 and Si 2 H 6 . This silicide gas may be diluted with hydrogen, hydrogen and helium.

またSASも珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、CH4、C26などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。SASを第1の半導体膜として用いたTFTは、1〜10cm2/Vsecや、それ以上の移動度を得ることができる。 SAS can also be obtained by glow discharge decomposition of silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. In addition, it is easy to form a SAS by diluting and using this silicide gas with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. It can be. It is preferable to dilute the silicide gas at a dilution rate in the range of 2 to 1000 times. Furthermore, a carbide gas such as CH 4 or C 2 H 6 , a germanium gas such as GeH 4 or GeF 4 , F 2 or the like is mixed in the silicide gas, so that the energy bandwidth is 1.5-2. You may adjust to 4 eV or 0.9-1.1 eV. A TFT using SAS as the first semiconductor film can obtain a mobility of 1 to 10 cm 2 / Vsec or more.

また第1の半導体膜1311、1321は、非晶質半導体またはセミアモルファス半導体(SAS)をレーザ結晶化した半導体を用いていても良い。   The first semiconductor films 1311 and 1321 may be formed using a semiconductor obtained by laser crystallization of an amorphous semiconductor or a semi-amorphous semiconductor (SAS).

次に、図2、図5とは異なる構成を有する補正回路について説明する。   Next, a correction circuit having a configuration different from those in FIGS. 2 and 5 will be described.

図15(A)に、本実施例の補正回路の構成を示す。本実施例の補正回路は、第2の電源線Vbi(i=1〜x)に対応するように、ゲートとドレインが接続された第1の補正用トランジスタ401と、第1の補正用トランジスタ401とは逆の極性を有する第2の補正用トランジスタ402と、第1の補正用トランジスタ401のドレイン及びゲートと第2の補正用トランジスタ402のドレインとの間の接続を制御するトランジスタ403と、第2の補正用トランジスタ402のドレインと第3の電源線404との間の接続を制御するトランジスタ405と、第1の補正用トランジスタ401のドレイン及びゲートと第2の電源線Vbiとの間の接続を制御するトランジスタ406と、第2の補正用トランジスタ402のゲートと第3の電源線404との間の接続を制御するトランジスタ407と、第2の補正用トランジスタ402のゲート電圧を保持するための容量素子408とを有している。そして、第1の補正用トランジスタ401のソースは、第4の電源線409に、第2の補正用トランジスタ402のソースは第5の電源線410に接続されている。   FIG. 15A shows the configuration of the correction circuit of this embodiment. The correction circuit of this embodiment includes a first correction transistor 401 having a gate and a drain connected to correspond to the second power supply line Vbi (i = 1 to x), and a first correction transistor 401. A second correction transistor 402 having a polarity opposite to that of the first correction transistor 401, a transistor 403 that controls connection between the drain and gate of the first correction transistor 401 and the drain of the second correction transistor 402, and Transistor 405 for controlling the connection between the drain of the second correction transistor 402 and the third power supply line 404, and the connection between the drain and gate of the first correction transistor 401 and the second power supply line Vbi. Transistor 406 for controlling the transistor and transistor 4 for controlling the connection between the gate of the second correction transistor 402 and the third power supply line 404 7, and a capacitor element 408 for retaining a gate voltage of the second correcting transistor 402. The source of the first correction transistor 401 is connected to the fourth power supply line 409, and the source of the second correction transistor 402 is connected to the fifth power supply line 410.

なおトランジスタ406は、第4の電源線409と第2の電源線Vbiの間に流れる電流を制御することができれば良いので、必ずしも図15(A)に示すように、第2の補正用トランジスタ402のドレインと第2の電源線Vbiとの間に形成する必要はない。例えば、第4の電源線409と第1の補正用トランジスタ401のソースの間に、トランジスタ406を形成しても良い。   Note that the transistor 406 only needs to be able to control the current flowing between the fourth power supply line 409 and the second power supply line Vbi. Therefore, as illustrated in FIG. It is not necessary to form it between the drain of the second power supply line Vbi. For example, the transistor 406 may be formed between the fourth power supply line 409 and the source of the first correction transistor 401.

第1の補正用トランジスタ401は、画素が有する駆動用トランジスタと同じ極性を有する。また第1の補正用トランジスタ401及び駆動用トランジスタは、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。   The first correction transistor 401 has the same polarity as the driving transistor included in the pixel. Further, it is desirable that the first correction transistor 401 and the driving transistor have the same characteristics such as a threshold voltage. Specifically, it is desirable to make the ratio between the channel length and the channel width substantially the same.

また、第4の電源線409の電位は、駆動用トランジスタのソースの電位を制御するための第1の電源線の電位と、同じぐらいに設定するのが最も望ましい。第4の電源線409の電位と第1の電源線の電位が同じだと、駆動用トランジスタの特性のばらつきを、第2の電源線Vbiの電位の補正に、正確に反映させることができるからである。しかし必ずしも、第4の電源線409の電位と第1の電源線の電位を同じにする必要はない。どの程度同じにするかは、補正に求められる正確さの許容範囲において、設計者が適宜設定すれば良い。   The potential of the fourth power supply line 409 is most preferably set to be approximately the same as the potential of the first power supply line for controlling the source potential of the driving transistor. If the potential of the fourth power supply line 409 and the potential of the first power supply line are the same, variations in characteristics of the driving transistor can be accurately reflected in the correction of the potential of the second power supply line Vbi. It is. However, the potential of the fourth power supply line 409 and the potential of the first power supply line are not necessarily the same. The degree of the same may be set as appropriate by the designer within the allowable range of accuracy required for correction.

ただし、駆動用トランジスタ及び第1の補正用トランジスタ401がp型である場合、第4の電源線409の電位を、第1の電源線の電位と同じか、それよりも高く設定する。そして第1の電源線の電位を、発光素子の第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線と、発光素子が有する第2の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。   However, in the case where the driving transistor and the first correction transistor 401 are p-type, the potential of the fourth power supply line 409 is set to be the same as or higher than the potential of the first power supply line. Then, the potential of the first power supply line is set to be higher than the potential of the second electrode of the light emitting element. Specifically, the potential difference between the first power supply line and the second electrode of the light emitting element is such that forward bias current is supplied to the light emitting element when both the driving transistor and the current control transistor are on. And

逆に、駆動用トランジスタ及び第1の補正用トランジスタ401がn型である場合、第4の電源線409の電位を、第1の電源線の電位と同じか、それよりも低く設定する。そして第1の電源線の電位を、発光素子の第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線と、発光素子が有する第2の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。   On the other hand, when the driving transistor and the first correction transistor 401 are n-type, the potential of the fourth power supply line 409 is set to be the same as or lower than the potential of the first power supply line. Then, the potential of the first power supply line is set to be higher than the potential of the second electrode of the light emitting element. Specifically, the potential difference between the first power supply line and the second electrode of the light emitting element is such that forward bias current is supplied to the light emitting element when both the driving transistor and the current control transistor are on. And

また第2の補正用トランジスタ402がn型の場合、第5の電源線410の電位は第4の電源線409の電位よりも低くする。逆に第2の補正用トランジスタ402がp型の場合、第5の電源線410の電位は第4の電源線409の電位よりも高くする。   In the case where the second correction transistor 402 is n-type, the potential of the fifth power supply line 410 is set lower than the potential of the fourth power supply line 409. On the other hand, when the second correction transistor 402 is p-type, the potential of the fifth power supply line 410 is set higher than the potential of the fourth power supply line 409.

第3の電源線404に流れる電流は、定電流源411によって制御される。   The current flowing through the third power supply line 404 is controlled by the constant current source 411.

なお、トランジスタ403、トランジスタ405、トランジスタ406、トランジスタ407は、n型であってもp型であってもどちらでも良い。   Note that the transistor 403, the transistor 405, the transistor 406, and the transistor 407 may be either n-type or p-type.

次に、図15(A)に示した補正回路の動作について説明する。なお、図15(B)、図15(C)では動作を分かり易くするために、トランジスタ403、トランジスタ405、トランジスタ406、トランジスタ407を単にスイッチとして示す。   Next, operation of the correction circuit illustrated in FIG. Note that in FIGS. 15B and 15C, the transistor 403, the transistor 405, the transistor 406, and the transistor 407 are simply illustrated as switches for easy understanding of the operation.

まず図15(B)に示すように、トランジスタ405、トランジスタ407をオンにし、トランジスタ403、トランジスタ406をオフにする。そして、定電流源411を用いて、第5の電源線410と第3の電源線404との間に、一定の電流Iを流す。この一定の電流Iは、第2の補正用トランジスタ402のドレイン電流に相当する。なおトランジスタ405とトランジスタ407がオンになっているので、第2の補正用トランジスタ402はゲートとドレインが接続されていることになり、飽和領域で動作する。よって第2の補正用トランジスタ402は、上記数1に示す式1に従って動作する。式1から、第2の補正用トランジスタ402のゲート電圧Vgsは、電流Iによって定まることが分かる。第2の補正用トランジスタ402のゲート電圧Vgsは、容量素子408によって保持される。   First, as illustrated in FIG. 15B, the transistors 405 and 407 are turned on, and the transistors 403 and 406 are turned off. A constant current source 411 is used to pass a constant current I between the fifth power supply line 410 and the third power supply line 404. This constant current I corresponds to the drain current of the second correction transistor 402. Note that since the transistor 405 and the transistor 407 are on, the gate and the drain of the second correction transistor 402 are connected and operate in the saturation region. Therefore, the second correction transistor 402 operates in accordance with Equation 1 shown in Equation 1 above. From Equation 1, it can be seen that the gate voltage Vgs of the second correction transistor 402 is determined by the current I. The gate voltage Vgs of the second correction transistor 402 is held by the capacitor 408.

次に図15(C)に示すように、トランジスタ405、トランジスタ407をオフにし、トランジスタ403、トランジスタ406をオンにする。トランジスタ405よりもトランジスタ407を先にオフするほうが、容量素子408に保持されている電圧が変動するのを抑えることができるので、より好ましい。   Next, as illustrated in FIG. 15C, the transistors 405 and 407 are turned off, and the transistors 403 and 406 are turned on. It is more preferable to turn off the transistor 407 before the transistor 405 because a change in voltage held in the capacitor 408 can be suppressed.

トランジスタ405、トランジスタ407をオフにし、トランジスタ403、トランジスタ406をオンにすることで、第1の補正用トランジスタ401、トランジスタ403、第2の補正用トランジスタ402を通して、第4の電源線409と第5の電源線410の間に電流が流れる。この第4の電源線409と第5の電源線410の間に流れる電流は、容量素子408に保持されている第1の補正用トランジスタ401のゲート電圧によって定まる。つまり、図15(B)において、定電流源411によって制御された第2の補正用トランジスタ402のドレイン電流Iと、同じ大きさの電流が、図15(C)において、第4の電源線409と第5の電源線410の間に流れることになる。   When the transistors 405 and 407 are turned off and the transistors 403 and 406 are turned on, the fourth power supply line 409 and the fifth power supply line 409 are connected to the fifth power supply line 409 and the fifth A current flows between the power supply lines 410. The current flowing between the fourth power supply line 409 and the fifth power supply line 410 is determined by the gate voltage of the first correction transistor 401 held in the capacitor 408. That is, in FIG. 15B, a current having the same magnitude as the drain current I of the second correction transistor 402 controlled by the constant current source 411 is the fourth power line 409 in FIG. And the fifth power supply line 410.

そして、第1の補正用トランジスタ401は、ゲートとドレインが接続されているので飽和領域で動作する。従って、第1の補正用トランジスタ401のゲート電圧は、第4の電源線409と第5の電源線410の間に流れる電流Iに見合った値に設定される。また、トランジスタ406はオンしているので、第4の電源線409の電位と、第1の電源線の電位が同じである場合、第1の補正用トランジスタ401と駆動用トランジスタは、ゲート電圧Vgsが同じになる。従って、電流Iで定まる第1の補正用トランジスタ401のゲート電圧Vgsと、駆動用トランジスタのゲート電圧Vgsは同じになる。   The first correction transistor 401 operates in the saturation region because the gate and the drain are connected. Accordingly, the gate voltage of the first correction transistor 401 is set to a value corresponding to the current I flowing between the fourth power supply line 409 and the fifth power supply line 410. Further, since the transistor 406 is on, when the potential of the fourth power supply line 409 and the potential of the first power supply line are the same, the first correction transistor 401 and the driving transistor have the gate voltage Vgs. Are the same. Accordingly, the gate voltage Vgs of the first correction transistor 401 determined by the current I is the same as the gate voltage Vgs of the driving transistor.

よって、第1の補正用トランジスタ401と駆動用トランジスタの特性、具体的にはμC0W/L、閾値電圧Vthが同じであればあるほど、電流制御用トランジスタがオンのときにおける駆動用トランジスタのドレイン電流は、第1の補正用トランジスタ401のドレイン電流Iと同じになる。従って、画素部内で駆動用トランジスタの特性がばらついても、発光素子の輝度のばらつきを抑えることができる。 Therefore, as the characteristics of the first correction transistor 401 and the drive transistor, specifically, μC 0 W / L and the threshold voltage Vth are the same, the drive transistor when the current control transistor is turned on The drain current is the same as the drain current I of the first correction transistor 401. Accordingly, variation in luminance of the light-emitting element can be suppressed even when the characteristics of the driving transistor vary in the pixel portion.

なお、図15(A)に示す補正回路は、画素の動作と並行して動作することができる。   Note that the correction circuit illustrated in FIG. 15A can operate in parallel with the operation of the pixel.

本実施例で示した補正回路の場合、図2、図5に示した補正回路とは異なり、常に第2の電源線の電位を補正することができるので、例えば電流制御用トランジスタのスイッチングにより駆動用トランジスタのソースとドレインの電位が変動しても、第2の電源線Vbiの電位が変動するのを抑制することができる。   In the case of the correction circuit shown in this embodiment, unlike the correction circuit shown in FIGS. 2 and 5, the potential of the second power supply line can always be corrected, so that it is driven by switching the current control transistor, for example. Even if the potential of the source and drain of the transistor for use varies, the potential of the second power supply line Vbi can be suppressed from varying.

次に、図2、図5、図15とは異なる構成を有する補正回路について説明する。   Next, a correction circuit having a configuration different from those shown in FIGS. 2, 5, and 15 will be described.

図18(A)に、本実施例の補正回路の構成を示す。本実施例の補正回路は、第2の電源線Vbi(i=1〜x)に対応するように、ゲートとドレインが接続された第1の補正用トランジスタ421と、第1の補正用トランジスタ421とは逆の極性を有する第2の補正用トランジスタ422及び第3の補正用トランジスタ423と、第2の補正用トランジスタ422のゲートと第3の補正用トランジスタ423のゲート及びドレインとの間の接続を制御するトランジスタ424と、第3の補正用トランジスタ423のゲート及びドレインと第3の電源線425との間の接続を制御するトランジスタ426と、第3の補正用トランジスタ423のゲート電圧を保持するための容量素子427とを有している。そして、第1の補正用トランジスタ421のソースは、第4の電源線428に、第2の補正用トランジスタ422のソースは第5の電源線429に接続されている。また第3の補正用トランジスタ423は、そのゲートとドレインが接続されている。   FIG. 18A shows the configuration of the correction circuit of this embodiment. The correction circuit of this embodiment includes a first correction transistor 421 having a gate and a drain connected to correspond to the second power supply line Vbi (i = 1 to x), and a first correction transistor 421. The second correction transistor 422 and the third correction transistor 423 having the opposite polarity to each other, and the connection between the gate of the second correction transistor 422 and the gate and drain of the third correction transistor 423 , A transistor 426 for controlling connection between the gate and drain of the third correction transistor 423 and the third power supply line 425, and a gate voltage of the third correction transistor 423 are held. And a capacitor 427 for this purpose. The source of the first correction transistor 421 is connected to the fourth power supply line 428, and the source of the second correction transistor 422 is connected to the fifth power supply line 429. The third correction transistor 423 has its gate and drain connected.

第3の電源線425に流れる電流は、定電流源430によって制御される。   The current flowing through the third power supply line 425 is controlled by the constant current source 430.

第1の補正用トランジスタ421は、画素が有する駆動用トランジスタと同じ極性を有する。また第1の補正用トランジスタ421及び駆動用トランジスタは、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。また第2の補正用トランジスタ422及び第3の補正用トランジスタ423は、閾値電圧などの特性が同じである方が望ましい。具体的には、チャネル長とチャネル幅の比をほぼ一致させるようにするのが望ましい。   The first correction transistor 421 has the same polarity as the driving transistor included in the pixel. Further, it is desirable that the first correction transistor 421 and the driving transistor have the same characteristics such as a threshold voltage. Specifically, it is desirable to make the ratio between the channel length and the channel width substantially the same. The second correction transistor 422 and the third correction transistor 423 preferably have the same characteristics such as threshold voltage. Specifically, it is desirable to make the ratio between the channel length and the channel width substantially the same.

また、第4の電源線428の電位は、駆動用トランジスタのソースの電位を制御するための第1の電源線の電位と、同じぐらいに設定するのが最も望ましい。第4の電源線428の電位と第1の電源線の電位が同じだと、駆動用トランジスタの特性のばらつきを、第2の電源線Vbiの電位の補正に、正確に反映させることができるからである。しかし必ずしも、第4の電源線428の電位と第1の電源線の電位を同じにする必要はない。どの程度同じにするかは、補正に求められる正確さの許容範囲において、設計者が適宜設定すれば良い。   The potential of the fourth power supply line 428 is most preferably set to be the same as the potential of the first power supply line for controlling the source potential of the driving transistor. If the potential of the fourth power supply line 428 and the potential of the first power supply line are the same, variations in characteristics of the driving transistor can be accurately reflected in the correction of the potential of the second power supply line Vbi. It is. However, the potential of the fourth power supply line 428 and the potential of the first power supply line are not necessarily the same. The degree of the same may be set as appropriate by the designer within the allowable range of accuracy required for correction.

ただし、駆動用トランジスタ及び第1の補正用トランジスタ421がp型である場合、第4の電源線428の電位を、第1の電源線の電位と同じか、それよりも高く設定する。そして第1の電源線の電位を、発光素子の第2の電極の電位よりも高くなるように設定する。具体的に第1の電源線と、発光素子が有する第2の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。   However, in the case where the driving transistor and the first correction transistor 421 are p-type, the potential of the fourth power supply line 428 is set to be the same as or higher than the potential of the first power supply line. Then, the potential of the first power supply line is set to be higher than the potential of the second electrode of the light emitting element. Specifically, the potential difference between the first power supply line and the second electrode of the light emitting element is such that forward bias current is supplied to the light emitting element when both the driving transistor and the current control transistor are on. And

逆に、駆動用トランジスタ及び第1の補正用トランジスタ421がn型である場合、第4の電源線428の電位を、第1の電源線の電位と同じか、それよりも低く設定する。そして第1の電源線の電位を、発光素子の第2の電極の電位よりも低くなるように設定する。具体的に第1の電源線と、発光素子が有する第2の電極の電位差は、駆動用トランジスタ及び電流制御用トランジスタが共にオンの場合に、発光素子に順方向バイアスの電流が供給される程度とする。   On the other hand, when the driving transistor and the first correction transistor 421 are n-type, the potential of the fourth power supply line 428 is set to be the same as or lower than the potential of the first power supply line. Then, the potential of the first power supply line is set to be lower than the potential of the second electrode of the light emitting element. Specifically, the potential difference between the first power supply line and the second electrode of the light emitting element is such that forward bias current is supplied to the light emitting element when both the driving transistor and the current control transistor are on. And

また第2の補正用トランジスタ422及び第3の補正用トランジスタ423がn型の場合、第5の電源線429の電位は第4の電源線428の電位よりも低くする。逆に第2の補正用トランジスタ422及び第3の補正用トランジスタ423がp型の場合、第5の電源線429の電位は第4の電源線428の電位よりも高くする。そしていずれの場合においても、第4の電源線428と第5の電源線429の電位差を、第2の補正用トランジスタ422が飽和領域で動作するような大きさに設定する。   In the case where the second correction transistor 422 and the third correction transistor 423 are n-type, the potential of the fifth power supply line 429 is set lower than the potential of the fourth power supply line 428. On the other hand, when the second correction transistor 422 and the third correction transistor 423 are p-type, the potential of the fifth power supply line 429 is set higher than the potential of the fourth power supply line 428. In any case, the potential difference between the fourth power supply line 428 and the fifth power supply line 429 is set to such a size that the second correction transistor 422 operates in the saturation region.

なお、トランジスタ424、トランジスタ426は、n型であってもp型であってもどちらでも良い。   Note that the transistor 424 and the transistor 426 may be either n-type or p-type.

次に、図18(A)に示した補正回路の動作について説明する。なお、図18(B)、図18(C)では動作を分かり易くするために、トランジスタ424、トランジスタ426を単にスイッチとして示す。   Next, an operation of the correction circuit illustrated in FIG. Note that in FIGS. 18B and 18C, the transistor 424 and the transistor 426 are simply illustrated as switches for easy understanding of the operation.

まず図18(B)に示すように、トランジスタ424、トランジスタ426をオンにする。そして、定電流源430を用いて、第5の電源線429と第3の電源線425との間に、一定の電流Iを流す。この一定の電流Iは、第3の補正用トランジスタ423のドレイン電流に相当する。なお第3の補正用トランジスタ423はゲートとドレインが接続されているので、飽和領域で動作する。よって第3の補正用トランジスタ423は、上記数1に示す式1に従って動作する。式1から、第3の補正用トランジスタ423のゲート電圧Vgsは、電流Iによって定まることが分かる。第3の補正用トランジスタ423のゲート電圧Vgsは、容量素子427によって保持される。   First, as shown in FIG. 18B, the transistors 424 and 426 are turned on. Then, a constant current source 430 is used to pass a constant current I between the fifth power supply line 429 and the third power supply line 425. This constant current I corresponds to the drain current of the third correction transistor 423. Note that the third correction transistor 423 operates in the saturation region because the gate and the drain are connected. Therefore, the third correction transistor 423 operates in accordance with Equation 1 shown in Equation 1 above. From Equation 1, it can be seen that the gate voltage Vgs of the third correction transistor 423 is determined by the current I. The gate voltage Vgs of the third correction transistor 423 is held by the capacitor 427.

一方、第2の補正用トランジスタ422と第3の補正用トランジスタ423は、互いのゲートとソースがそれぞれ接続されているため、第2の補正用トランジスタ422のゲート電圧は第3の補正用トランジスタ423のゲート電圧と等しくなる。従って、第2の補正用トランジスタ422と第3の補正用トランジスタ423の特性が近ければ近いほど、第2の補正用トランジスタ422のドレイン電流は、第3の補正用トランジスタ423のドレイン電流と等しくなる。   On the other hand, since the gates and sources of the second correction transistor 422 and the third correction transistor 423 are connected to each other, the gate voltage of the second correction transistor 422 is the third correction transistor 423. Is equal to the gate voltage. Therefore, as the characteristics of the second correction transistor 422 and the third correction transistor 423 are closer, the drain current of the second correction transistor 422 becomes equal to the drain current of the third correction transistor 423. .

そして第2の補正用トランジスタ422のドレイン電流は、第4の電源線428と第5の電源線429との間に流れる。よって、第1の補正用トランジスタ421のドレイン電流も、第2の補正用トランジスタ422のドレイン電流と同じ大きさになる。つまり、定電流源430によって制御された第3の補正用トランジスタ423のドレイン電流Iと、第1の補正用トランジスタ421のドレイン電流が、同じ大きさになる。   The drain current of the second correction transistor 422 flows between the fourth power supply line 428 and the fifth power supply line 429. Therefore, the drain current of the first correction transistor 421 also has the same magnitude as the drain current of the second correction transistor 422. That is, the drain current I of the third correction transistor 423 controlled by the constant current source 430 and the drain current of the first correction transistor 421 have the same magnitude.

そして、第1の補正用トランジスタ421は、ゲートとドレインが接続されているので飽和領域で動作する。従って、第1の補正用トランジスタ421のゲート電圧は、ドレイン電流Iに見合った値に設定される。また、第4の電源線428の電位と、第1の電源線の電位が同じである場合、第1の補正用トランジスタ421と駆動用トランジスタは、ゲート電圧Vgsが同じになる。従って、電流Iで定まる第1の補正用トランジスタ421のゲート電圧Vgsと、駆動用トランジスタのゲート電圧Vgsは同じになる。   The first correction transistor 421 operates in the saturation region because the gate and the drain are connected. Therefore, the gate voltage of the first correction transistor 421 is set to a value corresponding to the drain current I. When the potential of the fourth power supply line 428 and the potential of the first power supply line are the same, the first correction transistor 421 and the driving transistor have the same gate voltage Vgs. Therefore, the gate voltage Vgs of the first correction transistor 421 determined by the current I is the same as the gate voltage Vgs of the driving transistor.

次に18(C)に示すように、トランジスタ424、トランジスタ426をオフにする。トランジスタ426よりもトランジスタ424を先にオフするほうが、容量素子427に保持されている電圧が変動するのを抑えることができるので、より好ましい。トランジスタ424、トランジスタ426をオフしても、第2の補正用トランジスタのゲート電圧は保持されているので、第2の電源線Vbiの電位は保持することができる。   Next, as illustrated in FIG. 18C, the transistor 424 and the transistor 426 are turned off. It is more preferable to turn off the transistor 424 first than the transistor 426 because fluctuation in the voltage held in the capacitor 427 can be suppressed. Even when the transistor 424 and the transistor 426 are turned off, the gate voltage of the second correction transistor is held, so that the potential of the second power supply line Vbi can be held.

なお、図18(A)に示す補正回路は、画素の動作と並行して動作することができる。   Note that the correction circuit illustrated in FIG. 18A can operate in parallel with the operation of the pixel.

本実施例の補正回路では、第1の補正用トランジスタ421と駆動用トランジスタの特性、具体的にはμC0W/L、閾値電圧Vthが同じであればあるほど、電流制御用トランジスタがオンのときにおける駆動用トランジスタのドレイン電流は、第1の補正用トランジスタ421のドレイン電流Iと同じになる。従って、画素部内で駆動用トランジスタの特性がばらついても、発光素子の輝度のばらつきを抑えることができる。 In the correction circuit of this embodiment, as the characteristics of the first correction transistor 421 and the driving transistor, specifically, μC 0 W / L and the threshold voltage Vth are the same, the current control transistor is turned on. The drain current of the driving transistor at that time is the same as the drain current I of the first correction transistor 421. Accordingly, variation in luminance of the light-emitting element can be suppressed even when the characteristics of the driving transistor vary in the pixel portion.

本実施例で示した補正回路の場合、図2、図5に示した補正回路とは異なり、常に第2の電源線の電位を補正することができるので、例えば電流制御用トランジスタのスイッチングにより駆動用トランジスタのソースとドレインの電位が変動しても、第2の電源線Vbiの電位が変動するのを抑制することができる。   In the case of the correction circuit shown in this embodiment, unlike the correction circuit shown in FIGS. 2 and 5, the potential of the second power supply line can always be corrected, so that it is driven by switching the current control transistor, for example. Even if the potential of the source and drain of the transistor for use varies, the potential of the second power supply line Vbi can be suppressed from varying.

本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図14を用いて説明する。図14は、第1の基板上に形成されたトランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図14(B)は、図14(A)のA−A’における断面図に相当する。   In this example, the appearance of a panel corresponding to one embodiment of the light-emitting device of the present invention will be described with reference to FIG. 14 is a top view of a panel in which a transistor and a light-emitting element formed over the first substrate are sealed with a sealant between the second substrate and FIG. 14B. This corresponds to a cross-sectional view taken along line AA ′ in FIG.

第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査線駆動回路4004と、補正回路4020とを囲むようにして、シール材4005が設けられている。また画素部4002と、信号線駆動回路4003と、走査線駆動回路4004と、補正回路4020の上に第2の基板4006が設けられている。よって画素部4002と、信号線駆動回路4003と、走査線駆動回路4004と、補正回路4020とは、第1の基板4001とシール材4005と第2の基板4006とによって、充填材4007と共に密封されている。   A sealant 4005 is provided so as to surround the pixel portion 4002, the signal line driver circuit 4003, the scan line driver circuit 4004, and the correction circuit 4020 provided over the first substrate 4001. A second substrate 4006 is provided over the pixel portion 4002, the signal line driver circuit 4003, the scan line driver circuit 4004, and the correction circuit 4020. Therefore, the pixel portion 4002, the signal line driver circuit 4003, the scanning line driver circuit 4004, and the correction circuit 4020 are sealed together with the filler 4007 by the first substrate 4001, the sealant 4005, and the second substrate 4006. ing.

また第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査線駆動回路4004と、補正回路4020とは、トランジスタを複数有しており、図14(B)では、信号線駆動回路4003に含まれるトランジスタ4008と、画素部4002に含まれる電流制御用トランジスタ4010及び駆動用トランジスタ4009と、補正回路4020に含まれる補正用トランジスタ4030を例示している。   In addition, the pixel portion 4002, the signal line driver circuit 4003, the scan line driver circuit 4004, and the correction circuit 4020 provided over the first substrate 4001 each include a plurality of transistors. In FIG. The transistor 4008 included in the signal line driver circuit 4003, the current control transistor 4010 and the driving transistor 4009 included in the pixel portion 4002, and the correction transistor 4030 included in the correction circuit 4020 are illustrated.

また4011は発光素子に相当し、発光素子4011が有する第1の電極は、駆動用トランジスタ4009のドレインと、配線4017を介して電気的に接続されている。そして本実施例では、発光素子4011の第2の電極と透明導電膜4012が電気的に接続されている。なお発光素子4011の構成は、本実施の形態に示した構成に限定されない。発光素子4011から取り出す光の方向や、駆動用トランジスタ4009の極性などに合わせて、発光素子4011の構成は適宜変えることができる。   Reference numeral 4011 corresponds to a light-emitting element, and the first electrode of the light-emitting element 4011 is electrically connected to the drain of the driving transistor 4009 through a wiring 4017. In this embodiment, the second electrode of the light emitting element 4011 and the transparent conductive film 4012 are electrically connected. Note that the structure of the light-emitting element 4011 is not limited to the structure described in this embodiment. The structure of the light-emitting element 4011 can be changed as appropriate depending on the direction of light extracted from the light-emitting element 4011, the polarity of the driving transistor 4009, or the like.

なお本実施例では、電流制御用トランジスタ4010が発光素子4011の第1の電極に接続されている例を示しているが、駆動用トランジスタ4009が発光素子4011の第1の電極に接続されていても良い。   Note that in this example, the current control transistor 4010 is connected to the first electrode of the light emitting element 4011; however, the driving transistor 4009 is connected to the first electrode of the light emitting element 4011. Also good.

また信号線駆動回路4003、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、図14(B)に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016から供給されている。   Further, various signals and potentials applied to the signal line driver circuit 4003, the scan line driver circuit 4004, or the pixel portion 4002 are not shown in the cross-sectional view in FIG. 14B, but are routed through lead wirings 4014 and 4015. It is supplied from the connection terminal 4016.

本実施例では、接続端子4016が、発光素子4011が有する第1の電極と同じ導電膜から形成されている。また、引き回し配線4014は、配線4017と同じ導電膜から形成されている。また引き回し配線4015は、駆動用トランジスタ4009、トランジスタ4008がそれぞれ有するゲート電極と、同じ導電膜から形成されている。   In this embodiment, the connection terminal 4016 is formed using the same conductive film as the first electrode included in the light-emitting element 4011. Further, the lead wiring 4014 is formed of the same conductive film as the wiring 4017. The lead wiring 4015 is formed using the same conductive film as the gate electrodes of the driving transistor 4009 and the transistor 4008.

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。   The connection terminal 4016 is electrically connected to a terminal included in the FPC 4018 through an anisotropic conductive film 4019.

なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。   Note that as the first substrate 4001 and the second substrate 4006, glass, metal (typically stainless steel), ceramics, or plastic can be used. As the plastic, an FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a mylar film, a polyester film, or an acrylic resin film can be used. Alternatively, a sheet having a structure in which aluminum is sandwiched between PVF films or mylar films can be used.

但し、発光素子4011からの光の取り出し方向に位置する基板には、第2の基板4006は透光性を有していなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。   Note that the second substrate 4006 must have a light-transmitting property with respect to the substrate positioned in the light extraction direction from the light-emitting element 4011. In that case, a light-transmitting material such as a glass plate, a plastic plate, a polyester film, or an acrylic film is used.

また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。   As the filler 4007, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used. PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicon resin, PVB (Polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.

本実施例は、実施例1〜実施例7と自由に組み合わせて実施することができる。   This embodiment can be implemented by freely combining with Embodiments 1 to 7.

本発明の発光装置は、画素間の輝度のばらつきを抑えることができるので、表示装置、ゴーグル型ディスプレイなどの映像を観賞するための表示部を有する電子機器に最適である。   Since the light-emitting device of the present invention can suppress variations in luminance between pixels, the light-emitting device is optimal for an electronic device having a display unit for viewing images such as a display device and a goggle type display.

その他、本発明の発光装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)などが挙げられる。これら電子機器の具体例を図16に示す。   Other electronic devices that can use the light emitting device of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), and a notebook type personal computer. A game machine, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book or the like), an image playback device equipped with a recording medium (typically a DVD: Digital Versatile Disc or the like, And a device having a display capable of displaying the image). Specific examples of these electronic devices are shown in FIGS.

図16(A)は携帯情報端末(PDA)であり、本体2101、表示部2102、操作キー2103、スピーカー部2104等を含む。本発明の発光装置は、表示部2102に用いることができる。   FIG. 16A illustrates a personal digital assistant (PDA), which includes a main body 2101, a display portion 2102, operation keys 2103, a speaker portion 2104, and the like. The light emitting device of the present invention can be used for the display portion 2102.

図16(B)はゴーグル型表示装置であり、本体2201、表示部2202、イヤホン2203、支持部2204とを有している。本発明の発光装置は、表示部2202に用いることができる。支持部2204は、ゴーグル型表示装置を頭部自体に固定するタイプであっても良いし、使用者の身体のうち、頭部以外の部分に固定するタイプであっても良い。   FIG. 16B illustrates a goggle type display device, which includes a main body 2201, a display portion 2202, earphones 2203, and a support portion 2204. The light emitting device of the present invention can be used for the display portion 2202. The support unit 2204 may be a type that fixes the goggle type display device to the head itself, or may be a type that fixes the goggle type display device to a portion other than the head of the user's body.

図16(C)は表示装置であり、筐体2401、表示部2402、スピーカー部2403等を含む。本発明の発光装置は、表示部2402に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置には、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。なお表示装置に発光装置を用いる場合、発光素子が有する第1の電極または第2の電極において外光が反射することで、鏡面のように像を写してしまうのを防ぐために、偏光板を設けておいても良い。   FIG. 16C illustrates a display device, which includes a housing 2401, a display portion 2402, a speaker portion 2403, and the like. The light emitting device of the present invention can be used for the display portion 2402. Since the light-emitting device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained. The display devices include all information display devices for personal computers, TV broadcast reception, advertisement display, and the like. Note that in the case where a light-emitting device is used for the display device, a polarizing plate is provided in order to prevent external light from being reflected by the first electrode or the second electrode included in the light-emitting element to cause an image to be projected like a mirror surface. You can keep it.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は、実施例1〜8に示したいずれの構成の発光装置を用いても良い。   As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any structure shown in Embodiments 1 to 8.

本発明の発光装置が有する画素の構成を示す図。FIG. 6 illustrates a structure of a pixel included in a light-emitting device of the present invention. 本発明の発光装置が有する画素部及び補正回路の構成を示す図。FIG. 6 illustrates a structure of a pixel portion and a correction circuit included in a light-emitting device of the present invention. 本発明の発光装置が有する画素の動作を示す図。4A and 4B illustrate operation of a pixel included in a light-emitting device of the present invention. 本発明の発光装置が有する補正回路の動作を示す図。FIG. 9 shows operation of a correction circuit included in the light-emitting device of the present invention. 本発明の発光装置が有する画素部及び補正回路の構成を示す図。FIG. 6 illustrates a structure of a pixel portion and a correction circuit included in a light-emitting device of the present invention. 本発明の発光装置が有する補正回路の動作を示す図。FIG. 9 shows operation of a correction circuit included in the light-emitting device of the present invention. 画素の上面図と、補正回路の上面図。The top view of a pixel and the top view of a correction circuit. ビームスポットと活性層が形成される領域のレイアウトを示す図。The figure which shows the layout of the area | region in which a beam spot and an active layer are formed. 本発明の発光装置が有する画素の構成を示す図。FIG. 6 illustrates a structure of a pixel included in a light-emitting device of the present invention. 本発明の発光装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of a light emitting device of the present invention. 本発明の発光装置が有する画素の断面図。4 is a cross-sectional view of a pixel included in a light-emitting device of the present invention. FIG. 本発明の発光装置が有する画素の断面図。4 is a cross-sectional view of a pixel included in a light-emitting device of the present invention. FIG. 本発明の発光装置が有する画素の断面図。4 is a cross-sectional view of a pixel included in a light-emitting device of the present invention. FIG. 本発明の発光装置の上面図及び断面図。2A and 2B are a top view and a cross-sectional view of a light-emitting device of the present invention. 本発明の発光装置が有する画素部及び補正回路の構成を示す図。FIG. 6 illustrates a structure of a pixel portion and a correction circuit included in a light-emitting device of the present invention. 本発明の発光装置を用いた電子機器の図。FIG. 14 is a diagram of an electronic device using the light-emitting device of the present invention. 本発明の発光装置が有する補正回路の構成を示す図。FIG. 6 illustrates a configuration of a correction circuit included in a light-emitting device of the present invention. 本発明の発光装置が有する補正回路の構成を示す図。FIG. 6 illustrates a configuration of a correction circuit included in a light-emitting device of the present invention.

Claims (4)

発光素子、第1のトランジスタ、及び第2のトランジスタを有する画素を有し、
前記発光素子と電源電位を供給する機能を有する配線との間には、前記第1のトランジスタ及び前記第2のトランジスタが電気的に直列接続されており、
前記第1のトランジスタのゲートには、前記発光素子に流れる電流を決定する電位が供給され、
前記第2のトランジスタのゲートには、前記発光素子の発光又は非発光を選択するデータが供給され、
前記第1のトランジスタのゲートに与えられる電位は閾値電圧に合わせて補正され
前記補正は、前記画素外に設けられた補正回路により行われることを特徴とする発光装置。
A pixel having a light emitting element, a first transistor, and a second transistor;
The first transistor and the second transistor are electrically connected in series between the light emitting element and a wiring having a function of supplying a power supply potential,
A potential that determines a current flowing through the light emitting element is supplied to a gate of the first transistor,
Data for selecting light emission or non-light emission of the light emitting element is supplied to the gate of the second transistor,
The potential applied to the gate of the first transistor is corrected according to the threshold voltage ,
The correction, the light emitting device according to claim Rukoto performed by the correction circuit provided outside the pixel.
発光素子、第1のトランジスタ、及び第2のトランジスタを有する画素を有し、
前記発光素子と電源電位を供給する機能を有する配線との間には、前記第1のトランジスタ及び前記第2のトランジスタが電気的に直列接続されており、
前記第1のトランジスタのゲートには、前記発光素子に流れる電流を決定する電位が供給され、
前記第2のトランジスタのゲートには、前記発光素子の発光又は非発光を選択するデータが供給され、
前記第1のトランジスタのゲートに与えられる電位は閾値電圧に合わせて補正され、
前記補正は、前記画素外に設けられた補正回路により行われ、
前記第1のトランジスタが飽和領域で動作し、前記第2のトランジスタが線形領域で動作することを特徴とする発光装置。
A pixel having a light emitting element, a first transistor, and a second transistor;
The first transistor and the second transistor are electrically connected in series between the light emitting element and a wiring having a function of supplying a power supply potential,
A potential that determines a current flowing through the light emitting element is supplied to a gate of the first transistor,
Data for selecting light emission or non-light emission of the light emitting element is supplied to the gate of the second transistor,
The potential applied to the gate of the first transistor is corrected according to the threshold voltage,
The correction is performed by a correction circuit provided outside the pixel,
The light-emitting device, wherein the first transistor operates in a saturation region and the second transistor operates in a linear region.
発光素子、第1のトランジスタ、及び第2のトランジスタを有する画素を有し、
前記発光素子と電源電位を供給する機能を有する配線との間には、前記第1のトランジスタ及び前記第2のトランジスタが電気的に直列接続されており、
前記第1のトランジスタのゲートには、前記発光素子に流れる電流を決定する電位が供給され、
前記第2のトランジスタのゲートには、前記発光素子の発光又は非発光を選択するデータが供給され、
前記第1のトランジスタのゲートに与えられる電位は閾値電圧に合わせて補正され、
前記補正は、前記画素外に設けられた補正回路により行われ、
前記第1のトランジスタは、チャネル長がチャネル幅より長いことを特徴とする発光装置。
A pixel having a light emitting element, a first transistor, and a second transistor;
The first transistor and the second transistor are electrically connected in series between the light emitting element and a wiring having a function of supplying a power supply potential,
A potential that determines a current flowing through the light emitting element is supplied to a gate of the first transistor,
Data for selecting light emission or non-light emission of the light emitting element is supplied to the gate of the second transistor,
The potential applied to the gate of the first transistor is corrected according to the threshold voltage,
The correction is performed by a correction circuit provided outside the pixel,
The light-emitting device is characterized in that the first transistor has a channel length longer than a channel width.
発光素子、第1のトランジスタ、及び第2のトランジスタを有する画素を有し、
前記発光素子と電源電位を供給する機能を有する配線との間には、前記第1のトランジスタ及び前記第2のトランジスタが電気的に直列接続されており、
前記第1のトランジスタのゲートには、前記発光素子に流れる電流を決定する電位が供給され、
前記第2のトランジスタのゲートには、前記発光素子の発光又は非発光を選択するデータが供給され、
前記第1のトランジスタのゲートに与えられる電位は閾値電圧に合わせて補正され、
前記補正は、前記画素外に設けられた補正回路により行われ、
前記第1のトランジスタは、チャネル長がチャネル幅より長く、
前記第2のトランジスタは、チャネル長がチャネル幅と同じ、又はチャネル長がチャネル幅より短いことを特徴とする発光装置。
A pixel having a light emitting element, a first transistor, and a second transistor;
The first transistor and the second transistor are electrically connected in series between the light emitting element and a wiring having a function of supplying a power supply potential,
A potential that determines a current flowing through the light emitting element is supplied to a gate of the first transistor,
Data for selecting light emission or non-light emission of the light emitting element is supplied to the gate of the second transistor,
The potential applied to the gate of the first transistor is corrected according to the threshold voltage,
The correction is performed by a correction circuit provided outside the pixel,
The first transistor has a channel length longer than a channel width,
The light-emitting device is characterized in that the second transistor has a channel length equal to or smaller than a channel width.
JP2005018836A 2004-01-30 2005-01-26 Light emitting device Expired - Fee Related JP5099974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005018836A JP5099974B2 (en) 2004-01-30 2005-01-26 Light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004024285 2004-01-30
JP2004024285 2004-01-30
JP2005018836A JP5099974B2 (en) 2004-01-30 2005-01-26 Light emitting device

Publications (3)

Publication Number Publication Date
JP2005242341A JP2005242341A (en) 2005-09-08
JP2005242341A5 JP2005242341A5 (en) 2008-03-13
JP5099974B2 true JP5099974B2 (en) 2012-12-19

Family

ID=35024077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018836A Expired - Fee Related JP5099974B2 (en) 2004-01-30 2005-01-26 Light emitting device

Country Status (1)

Country Link
JP (1) JP5099974B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092227B2 (en) * 2005-10-17 2012-12-05 ソニー株式会社 Display device and driving method thereof
WO2007063814A1 (en) * 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2008046427A (en) 2006-08-18 2008-02-28 Sony Corp Image display device
KR101458911B1 (en) 2008-05-07 2014-11-12 삼성디스플레이 주식회사 Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003027997A1 (en) * 2001-09-21 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and its driving method
JP4166783B2 (en) * 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 Light emitting device and element substrate

Also Published As

Publication number Publication date
JP2005242341A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
KR101193016B1 (en) Light emitting device
US20220406865A1 (en) Element substrate and light-emitting device
US7928937B2 (en) Light emitting device
US9147720B2 (en) Element substrate and light emitting device
US20150248859A1 (en) Driving method of light emitting device and light emitting device
US9165505B2 (en) Display device and electoric device having the same
US20070241992A1 (en) Element Substrate and Light Emitting Device
TW201239854A (en) Display device, driving method of display device, and electronic appliance
JP2007041571A (en) Semiconductor device, display device, and electronic equipment
US8194009B2 (en) Light emitting device and driving method thereof
JP5099974B2 (en) Light emitting device
JP4675584B2 (en) Driving method of light emitting device
JP5046657B2 (en) Display device
JP5089026B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4801329B2 (en) Light emitting device
JP5041674B2 (en) Light emitting device
JP2006072331A (en) Driving method for display device
JP2007179040A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees