JP5096426B2

JP5096426B2 - Game machine

Info

Publication number: JP5096426B2
Application number: JP2009178197A
Authority: JP
Inventors: 一寛中村
Original assignee: 株式会社藤商事
Priority date: 2009-07-30
Filing date: 2009-07-30
Publication date: 2012-12-12
Anticipated expiration: 2029-07-30
Also published as: JP2011030662A

Description

本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、遊技媒体としてメダル又は遊技球を用いる回胴遊技機や弾球遊技機に好適に適用される。 The present invention relates to an electronic gaming machine having a built-in computer device, and is particularly preferably applied to a spinning game machine or a ball game machine that uses medals or game balls as game media.

スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、停止ライン上の図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。但し、各ゲームの当否状態は、実際には、機器内部の抽選処理によって各ゲームの開始時に予め決まっており、この抽選処理によって当選した図柄を、遊技者が停止ライン上に揃えることで配当メダルが払出される。 In a spinning machine such as a slot machine, when a player inserts a medal into a medal slot and operates a start lever, the rotation of the rotating reel is started accordingly. When the player presses the stop button to stop the rotating reel, when the symbols on the stop line are aligned, a payout medal corresponding to the symbol is paid out. However, the success / failure state of each game is actually determined in advance by the lottery process inside the device at the start of each game, and the player wins the dividend medal by aligning the symbols won by this lottery process on the stop line. Is paid out.

この配当メダルは、各スロットマシン内部に配置されたメダルホッパーに予め貯留されている。そして、払出モータＭＯが回転してメダルを払出し、払出検出センサが必要個数の払出枚数を確認すると払出動作が終了するようになっている。 This payout medal is stored in advance in a medal hopper arranged in each slot machine. Then, when the payout motor MO rotates and pays out medals, and the payout detection sensor confirms the required number of payouts, the payout operation ends.

払出モータＭＯは、例えば、ＤＣ２４Ｖの電圧で回転する直流モータで構成されている。そして、メダル払出信号ＰＡＹを受けるフォトカプラを設け、メダル払出信号ＰＡＹがＬレベルになると、フォトカプラの出力側のトランジスタがＯＮ動作して、直流モータの電流駆動回路が形成されるよう構成されている。 The payout motor MO is composed of, for example, a DC motor that rotates at a voltage of DC 24V. A photocoupler that receives the medal payout signal PAY is provided, and when the medal payout signal PAY becomes L level, the transistor on the output side of the photocoupler is turned on to form a DC motor current drive circuit. Yes.

特開２００５−１４３６５６号公報JP 2005-143656 A

ところが、メダル払出信号ＰＡＹがＬレベルになると、払出モータが回転を始めるので、この関係を悪用して、接続コネクタの部分でメダル払出信号の信号ラインをグランドに落とす違法行為が懸念されるところである。例えば、一旦、外した接続コネクタに、極細の短絡片を配置した後、再度、元の状態に戻すなどの違法行為が考えられる。ここで、特許文献１に記載の発明も提案されているが、簡易性にかけるので必ずしも適切な対策とはいえない。 However, since the payout motor starts rotating when the medal payout signal PAY becomes L level, there is a concern about an illegal act of exploiting this relationship and dropping the signal line of the medal payout signal to the ground at the connection connector portion. . For example, an illegal act such as placing an ultra-fine short-circuit piece on the disconnected connector once and then returning it to the original state again can be considered. Here, although the invention of patent document 1 is also proposed, since it applies to simplicity, it cannot necessarily be said that it is an appropriate measure.

本発明は、上記の問題点に鑑みてなされたものであって、確実な防犯機能を発揮する遊技機を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object thereof is to provide a gaming machine that exhibits a reliable crime prevention function.

上記の目的を達成するため、本発明は、他の回路基板から受けるハイインピーダンスレベルの払出制御信号に基づいて有価物を払出す払出制御部は、前記払出制御信号を受けるバッファ回路と、前記バッファ回路の出力Ｖｏを、高位レベルと低位レベルの比較電圧ＶＨ，ＶＬと各々比較するコパレータ回路と、前記バッファ回路の出力Ｖｏが高位レベルと低位レベルの間である正常レベルの場合に、前記コンパレータ回路の出力に基づいてＯＮ動作するスイッチ回路と、を有して構成され、前記払出制御部のスイッチ回路のＯＮ動作に対応して、有価物が払出されるよう構成された遊技機であって、前記払出制御信号は、前記他の回路基板において、ハイインピーダンスレベルか、又は、有価物の払出動作を禁止する第1レベルかの何れかのレベルに制御されており、前記バッファ回路は、ハイインピーダンスレベルの払出制御信号を受けると、ボルテージフォロアと機能して前記正常レベルを出力する一方、第１レベルの払出制御信号を受けると、飽和増幅回路と機能して前記高位レベルを出力するよう構成されている。 In order to achieve the above object, the present invention provides a payout control unit for paying out valuables based on a high impedance level payout control signal received from another circuit board, a buffer circuit for receiving the payout control signal, and the buffer A comparator circuit for comparing the output Vo of the circuit with the comparison voltages VH and VL of the high level and the low level, and the comparator circuit when the output Vo of the buffer circuit is at a normal level between the high level and the low level. is configured to have a switch circuit which operates oN based on an output of said in response to oN operation of the switch circuit of the dispensing controller, valuable is a gaming machine configured to be paid out, In the other circuit board, the payout control signal is either at a high impedance level or at a first level for prohibiting a valuable material payout operation. The buffer circuit functions as a voltage follower when receiving a high impedance level payout control signal and outputs the normal level, while receiving a first level payout control signal, the saturation amplification is performed. It is configured to function as a circuit and output the high level .

好ましくは、前記バッファ回路は、２つの入力端子と１つの出力端子とを有し、前記２つの入力端子間の入力電圧を、大利得で増幅して出力端子に出力する増幅回路であり、前記制御信号を受ける第１入力端子と前記出力端子との間に、帰還抵抗を接続する共に、第２の入力端子に、高位レベルＶＨと低位レベルＶＬの間に位置する中位レベルＶＭの電圧を受けるよう構成されている。この帰還抵抗は、適度の大きい値を選択するのが防犯上好ましい。 Preferably, the buffer circuit is an amplifier circuit that has two input terminals and one output terminal, amplifies the input voltage between the two input terminals with a large gain, and outputs the amplified output voltage to the output terminal, A feedback resistor is connected between the first input terminal that receives the control signal and the output terminal, and a voltage of the middle level VM located between the high level VH and the low level VL is applied to the second input terminal. It is configured to receive. It is preferable for crime prevention to select an appropriate large value for the feedback resistance.

また、前記コンパレータ回路は、２つのコンパレータ素子によって構成されているのが典型的である。また、２つのコンパレータ素子の出力を受けるＡＮＤ回路を設け、前記スイッチ回路は、前記ＡＮＤ回路の出力に基づいて動作させるのが好適である。 The comparator circuit is typically constituted by two comparator elements. Further, it is preferable that an AND circuit that receives the outputs of the two comparator elements is provided, and the switch circuit is operated based on the outputs of the AND circuit.

前記スイッチ回路は、典型的には、他の回路基板から直流電圧を受けて動作するフォトカプラに直列接続されている。 The switch circuit is typically connected in series to a photocoupler that operates by receiving a DC voltage from another circuit board.

本発明において、高位レベル、中位レベル、低位レベルの電圧は、直列接続された４つの抵抗体を有する分圧回路によって生成されるのが簡易的である。この場合、直列接続された４つの抵抗体のうち、両端の抵抗体を除く残り２つの抵抗体は、低い抵抗値に設定されていると防犯機能が高まる。 In the present invention, the high level, middle level, and low level voltages are easily generated by a voltage dividing circuit having four resistors connected in series. In this case, of the four resistors connected in series, the remaining two resistors, excluding the resistors at both ends, have a higher security function when set to a low resistance value.

上記した本発明によれば、比較的簡易な回路構成でありながら、確実な防犯機能を発揮する。 According to the present invention described above, a reliable crime prevention function is exhibited while having a relatively simple circuit configuration.

実施例に係るスロットマシンの正面図である。It is a front view of the slot machine which concerns on an Example. 図１のスロットマシンの右側面図（ａ）と平面図（ｂ）である。FIG. 2 is a right side view (a) and a plan view (b) of the slot machine of FIG. 1. スロットマシンの前面パネルを背面から図示した図面である。It is the figure which illustrated the front panel of the slot machine from the back. スロットマシンの本体ケースの内部正面図である。It is an internal front view of the main body case of the slot machine. 図１のスロットマシンの回路構成を示すブロック図である。FIG. 2 is a block diagram showing a circuit configuration of the slot machine of FIG. 1. 主制御基板とメダル払出制御基板との接続関係を示すブロック図である。It is a block diagram which shows the connection relation of a main control board and a medal payout control board. メダル払出制御基板の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of a medal payout control board. 主制御部におけるメダル払出動作を説明するフローチャートである。It is a flowchart explaining medal payout operation in the main control unit. 払出動作時におけるメダル払出制御基板の動作を説明する図面である。It is drawing explaining operation | movement of the medal | token payout control board at the time of payout operation | movement. 払出禁止時におけるメダル払出制御基板の動作を説明する図面である。It is drawing explaining operation | movement of the medal | token payout control board at the time of payout prohibition. 違法行為時のメダル払出制御基板の動作を説明する図面である。It is drawing explaining operation | movement of the medal payout control board at the time of an illegal act.

以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＳＬを図示したものである。本スロットマシンＳＬは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＳＬの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。 Hereinafter, the present invention will be described in more detail based on examples. 1 to 4 illustrate a slot machine SL according to an embodiment. In this slot machine SL, a rectangular box-shaped main body case 1 and a front panel 2 fitted with various game members are connected via a hinge 3 so that the front panel 2 can be opened and closed with respect to the main body case 1. (FIG. 2). 1 is a front view of the front panel 2, FIG. 2 is a right side view (a) and a plan view (b) of the slot machine SL, FIG. 3 is a rear view of the front panel 2, and FIG. A front view is shown.

図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。各回転リール４ａ〜４ｃには、ＢＢ図柄、ＲＢ図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭＯと、メダル払出制御基板５５と、払出中継基板６３と、払出センサＳＥ（図５）などが設けられている。ここで、メダルは、払出モータＭＯの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。 As shown in FIG. 4, a symbol rotating unit 4 including three rotating reels 4 a to 4 c is disposed in the approximate center of the main body case 1, and a medal payout device 5 is disposed below the symbol rotating unit 4. On each of the rotating reels 4a to 4c, a BB symbol, an RB symbol, various fruit symbols, a replay symbol, and the like are drawn. The medal payout device 5 is provided with a medal hopper 5a for storing medals, a payout motor MO, a medal payout control board 55, a payout relay board 63, a payout sensor SE (FIG. 5), and the like. Here, the medal is derived from the payout opening 5b toward the front of the drawing based on the rotation of the payout motor MO. Note that medals stored exceeding the limit amount are configured to fall into the auxiliary tank 6 through the overflow portion 5c.

上記のメダル払出装置５に隣接して電源基板６２が配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板５４が配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤ中継基板５８と回胴中継基板５７とが設けられ、図柄回転ユニット４に隣接して外部集中端子板５６が配置されている。 A power supply board 62 is arranged adjacent to the medal payout device 5, a main control board 50 is arranged above the symbol rotation unit 4, and a rotating drum setting board 54 is arranged adjacent to the main control board 50. ing. In addition, inside the symbol rotating unit 4, a rotating LED relay substrate 58 and a rotating relay substrate 57 are provided, and an external concentrated terminal plate 56 is disposed adjacent to the symbol rotating unit 4.

図１に示すように、前面パネル２の上部には液晶表示ユニット７が配置され、その下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。表示窓８ａ〜８ｃを通して、各回転リール４ａ〜４ｃの回転方向に、各々３個程度の図柄が見えるようになっており、合計９個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。このような表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。 As shown in FIG. 1, a liquid crystal display unit 7 is disposed on the upper portion of the front panel 2, and three display windows 8a to 8c corresponding to the rotating reels 4a to 4c are disposed on the lower portion thereof. Through the display windows 8a to 8c, about 3 symbols can be seen in the rotational direction of each of the rotating reels 4a to 4c, and a total of 9 symbols in the horizontal direction and 2 in the diagonal direction. Becomes a virtual stop line. On the left side of the display window 8a, an LED group 9 indicating a gaming state is provided. Below that, a payout display unit 10 for displaying the number of medals to be paid out as a gaming result, and the number of medals in a credit state are displayed. The storage number display part 11 to display is provided.

前面パネル２の垂直方向中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。 In the center of the front panel 2 in the vertical direction, a medal insertion slot 12 for inserting medals is provided, and adjacent thereto, a return button 13 for returning medals filled in the medal insertion slot 12 is provided. Also, a credit check button 14 for paying out a credit medal, an insertion button 15 for artificially inserting one credit medal in place of inserting a medal into the medal slot 12, and a credit medal in a pseudo manner A maximum loading button 16 for loading three sheets is provided.

これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。その他、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。なお、メダル導出口２０の左右にはスピーカＳＰが配置されている。 Below these game members, a start lever 17 for starting the rotation of the rotating reels 4a to 4c and stop buttons 18a to 18c for stopping the rotating reels 4a to 4c are provided. In addition, below the front panel 2, a horizontally long tray 19 for storing medals and a medal outlet 20 communicating with the payout port 5b of the payout device 5 are provided. Speakers SP are arranged on the left and right sides of the medal outlet 20.

図３に示すように、前面パネル３の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル３の裏側上部には、演出制御基板５１、演出インタフェイス基板５２、及び液晶制御基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板５３が設けられている。 As shown in FIG. 3, on the back side of the front panel 3, a medal sorting device 21 that sorts medals inserted into the medal slot 12, and medals that are determined to be inappropriate by the medal sorting device 21 A return passage 22 that guides the vehicle 20 is provided. A substrate case 23 that houses the effect control board 51, the effect interface board 52, the liquid crystal control board 61, and the like is disposed on the upper back side of the front panel 3. A game relay board 53 that relays signals between the various game members shown in FIG. 1 and the main control board 50 is provided on the medal sorting device 21.

図５は、実施例に係るスロットマシンＳＬの回路構成を示すブロック図である。図示の通り、このスロットマシンＳＬは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドに基づいて演出動作を実現する演出制御基板５１と、交流電圧（２４Ｖ）を直流電圧（５Ｖ，１２Ｖ，２４Ｖ）に変換して装置各部に供給する電源基板６２とを中心に構成されている。 FIG. 5 is a block diagram illustrating a circuit configuration of the slot machine SL according to the embodiment. As shown in the figure, this slot machine SL realizes an effect operation based on a main control board 50 that controls the operation of various game members including the rotating reels 4a to 4c and a control command received from the main control board 50. The control board 51 and a power supply board 62 that converts an alternating voltage (24V) into a direct voltage (5V, 12V, 24V) and supplies them to each part of the apparatus are mainly configured.

主制御基板５０は、演出制御基板５１に対して、スピーカＳＰによる音声演出、ＬＥＤランプや冷陰極線管放電管によるランプ演出、及び、液晶表示ユニット７による図柄演出を実現するための制御コマンドを出力している。そして、演出制御基板５１は、演出インタフェイス基板５２を通して、液晶制御基板６１に接続されており、液晶制御基板６１は、液晶表示（ＬＣＤ）ユニット７における図柄演出を実現している。 The main control board 50 outputs, to the effect control board 51, control commands for realizing the sound effect by the speaker SP, the lamp effect by the LED lamp or the cold cathode ray tube discharge tube, and the symbol effect by the liquid crystal display unit 7. doing. The effect control board 51 is connected to the liquid crystal control board 61 through the effect interface board 52, and the liquid crystal control board 61 realizes a design effect in the liquid crystal display (LCD) unit 7.

演出制御基板５１は、演出インタフェイス基板５２と共に、ＬＥＤ基板５９やインバータ基板６０や回胴ＬＥＤドライブ基板５８を経由して、各種のＬＥＤや冷陰極線管放電管におけるランプ演出を実現している。また、演出制御基板５１は、演出インタフェイス基板５２を通してスピーカＳＰを駆動して音声演出を実現している。 The effect control board 51 realizes lamp effects in various LEDs and cold cathode ray tube discharge tubes via the LED board 59, the inverter board 60, and the rotary LED drive board 58 together with the effect interface board 52. In addition, the effect control board 51 drives the speaker SP through the effect interface board 52 to realize an audio effect.

主制御基板５０は、遊技中継基板５３を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、投入枚数判定部２１ｄを構成するフォトインタラプタＰＨ１，ＰＨ２、投入メダル返却部２１ｃを構成するブロッカーソレノイド３１、及び、各種ＬＥＤ素子９〜１１などに接続されている。 The main control board 50 is connected to various game members of the slot machine through the game relay board 53. Specifically, the start switch of the start lever 17, the stop switch of the stop buttons 18a to 18c, the input switch of the input buttons 15 and 16, the liquidation switch of the checkout button 14, and the photointerrupters PH1 and PH2 constituting the input number determination unit 21d The blocker solenoid 31 constituting the inserted medal return unit 21c and the various LED elements 9 to 11 are connected.

また、主制御基板５０は、回胴中継基板５７を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。 Further, the main control board 50 is connected to the three stepping motors for rotating the rotating reels 4a to 4c and the index sensor for detecting the reference position of the rotating reels 4a to 4c via the rotating relay board 57. Has been. Then, by rotating or stopping the stepping motor, the rotating operation of the rotating reels 4a to 4c and the stopping operation at the target position are realized.

主制御基板５０は、払出中継基板６３を通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板５５と、メダル払出センサＳＥと、払出モータＭＯとが設けられており、メダル払出制御基板５５は、主制御基板５０からのメダル払出信号ＰＡＹに基づいて払出モータＭＯを回転させて、所定量のメダルを払出している。なお、払出モータＭＯは、ブラシモータなどのＤＣモータであり、ＤＣ２４Ｖを受けている限り回転を継続する。 The main control board 50 is also connected to the medal payout device 5 through the payout relay board 63. The medal payout device 5 is provided with a medal payout control board 55, a medal payout sensor SE, and a payout motor MO. The medal payout control board 55 is based on a medal payout signal PAY from the main control board 50. The payout motor MO is rotated to pay out a predetermined amount of medals. The payout motor MO is a DC motor such as a brush motor, and continues to rotate as long as it receives DC 24V.

その他、主制御基板５０は、外部集中端子板５６と、回胴設定基板５４にも接続されている。外部集中端子板５６は、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板５６を通して、メダルの投入枚数やメダルの払出枚数などを出力している。また、回胴設定基板５４は、係員が設定した確率的なメダル払出枚数のランク設定値を示す設定キー信号などを出力している。 In addition, the main control board 50 is also connected to the external concentration terminal board 56 and the rotary setting board 54. The external concentrated terminal board 56 is connected to, for example, the hall computer HC, and the main control board 50 outputs the number of inserted medals and the number of paid out medals through the external concentrated terminal board 56. Further, the rotating setting board 54 outputs a setting key signal indicating the rank setting value of the probabilistic medal payout number set by the staff.

図６は、主制御基板５０と、払出中継基板６３と、メダル払出制御基板５５との接続関係を図示した概略図である。図示の通り、メダル払出制御基板５５は、払出中継基板６３を経由して、主制御基板５０から、メダル払出信号ＰＡＹと、ＤＣ５Ｖと、ＤＣ２４Ｖとを受けている。ここで、接続コネクタＣＮ３，ＣＮ４において、メダル払出信号ＰＡＹの隣に、ＤＣ５Ｖが配置されており、グランドラインＧＮＤは配置されていない。なお、当然ながら、メダル払出制御基板５５のグランドラインＧＮＤは、主制御基板５０と共通である。 FIG. 6 is a schematic diagram illustrating a connection relationship among the main control board 50, the payout relay board 63, and the medal payout control board 55. As illustrated, the medal payout control board 55 receives the medal payout signal PAY, DC5V, and DC24V from the main control board 50 via the payout relay board 63. Here, in the connection connectors CN3 and CN4, the DC5V is arranged next to the medal payout signal PAY, and the ground line GND is not arranged. Naturally, the ground line GND of the medal payout control board 55 is common to the main control board 50.

メダル払出指令は、払出すべきメダル枚数に対応するＬレベルのパルス幅τを有して構成されている。そして、このローアクティブのメダル払出指令は、ベース抵抗Ｒａを経由して出力トランジスタＱａのベース端子に供給されている。したがって、出力トランジスタＱａは、払出動作時だけがＯＦＦ状態となり、それ以外の定常状態ではＯＮ状態を維持する。 The medal payout command has an L level pulse width τ corresponding to the number of medals to be paid out. The low-active medal payout command is supplied to the base terminal of the output transistor Qa via the base resistor Ra. Therefore, the output transistor Qa is turned off only during the payout operation, and is kept on in other steady states.

出力トランジスタＱａの出力電圧は、メダル払出信号ＰＡＹとして、メダル払出制御基板５５に供給されている。ここで、出力トランジスタＱａのコレクタ端子は、何れの回路基板でもプルアップされていない。そのため、メダル払出信号ＰＡＹは、非払出状態である定常状態ではＬレベルであり、払出指令時にだけハイインピーダンス（ＨｉＺ）状態となる。 The output voltage of the output transistor Qa is supplied to the medal payout control board 55 as the medal payout signal PAY. Here, the collector terminal of the output transistor Qa is not pulled up on any circuit board. Therefore, the medal payout signal PAY is at the L level in a steady state that is a non-payout state, and is in a high impedance (HiZ) state only at the time of a payout command.

図７は、メダル払出制御基板５５の回路構成を具体的に図示したものである。図６に関して説明した通り、メダル払出制御基板５５は、コネクタＣＮ４を通して払出中継基板６３に接続され、主制御基板５０から、ＤＣ２４Ｖ、ＤＣ５Ｖ、及びメダル払出信号ＰＡＹを受けている。そして、メダル払出制御基板５５のコネクタＣＮ５には、払出モータＭＯが接続されて、メダル払出信号ＰＡＹがＨｉＺ状態であれば、払出モータＭＯがＤＣ２４Ｖを受けて連続して回転するようになっている。 FIG. 7 specifically shows the circuit configuration of the medal payout control board 55. As described with reference to FIG. 6, the medal payout control board 55 is connected to the payout relay board 63 through the connector CN4, and receives DC24V, DC5V, and the medal payout signal PAY from the main control board 50. If the payout motor MO is connected to the connector CN5 of the medal payout control board 55 and the medal payout signal PAY is in the HiZ state, the payout motor MO receives DC 24V and continuously rotates. .

メダル払出制御基板５５には、フォトカプラＰＣによる信号伝送回路８０と、ウインドコンパレータを有する異常監視回路８１と、ＭＯＳトランジスタＱｂによる開閉回路８１と、バイポーラトランジスタＱ３，Ｑ４による電流制限回路８２と、ＭＯＳトランジスタＱ５による駆動制御回路８３と、ＭＯＳトランジスタＱ６による動作禁止回路８４とが設けられている。 The medal payout control board 55 includes a signal transmission circuit 80 using a photocoupler PC, an abnormality monitoring circuit 81 having a window comparator, a switching circuit 81 using a MOS transistor Qb, a current limiting circuit 82 using bipolar transistors Q3 and Q4, and a MOS. A drive control circuit 83 using a transistor Q5 and an operation prohibiting circuit 84 using a MOS transistor Q6 are provided.

信号伝送回路８０は、電流制限抵抗Ｒ１と、フォトカプラＰＣと、ＮチャンネルＭＯＳトランジスタＱｂとの直列回路で構成されている。図示の通り、ＭＯＳトランジスタＱｂのドレイン端子に、フォトカプラＰＣの発光ダイオードＤが接続され、ＭＯＳトランジスタＱｂのソース端子は、グランドに接続されている。また、ＭＯＳトランジスタＱｂのゲート端子は、異常監視回路８１の出力信号を受けている。 The signal transmission circuit 80 includes a series circuit of a current limiting resistor R1, a photocoupler PC, and an N-channel MOS transistor Qb. As shown, the light emitting diode D of the photocoupler PC is connected to the drain terminal of the MOS transistor Qb, and the source terminal of the MOS transistor Qb is connected to the ground. The gate terminal of the MOS transistor Qb receives the output signal of the abnormality monitoring circuit 81.

異常監視回路８１は、３つの比較電圧ＶＨ，ＶＭ，ＶＬを生成する分圧抵抗Ｒｂ〜Ｒｅと、ＯＰアンプＡＭと、ウインドコンパレータとして機能するコンパレータＣＰ１，ＣＰ２と、ＡＮＤゲートＧ１とを有して構成されている。なお、特に限定されないが、この実施例のコンパレータＣＰ１，ＣＰ２及びＯＰアンプＡＭは、何れも単一電源Ｖｃｃで動作する同一特性の素子である。 The abnormality monitoring circuit 81 includes voltage dividing resistors Rb to Re that generate three comparison voltages VH, VM, and VL, an OP amplifier AM, comparators CP1 and CP2 that function as window comparators, and an AND gate G1. It is configured. Although not particularly limited, the comparators CP1 and CP2 and the OP amplifier AM in this embodiment are all elements having the same characteristics that operate with a single power supply Vcc.

分圧抵抗Ｒｂ〜Ｒｅは電源電圧Ｖｃｃとグランド間に直列接続されているので、３つの比較電圧ＶＨ，ＶＭ，ＶＬは、各々、
ＶＨ＝（Ｒｃ＋Ｒｄ＋Ｒｅ）＊Ｖｃｃ／ＳＭ、
ＶＭ＝（Ｒｄ＋Ｒｅ）＊Ｖｃｃ／ＳＭ、
ＶＬ＝Ｒｅ＊Ｖｃｃ／ＳＭとなる。ここで、ＳＭは、ＳＭ＝Ｒｂ＋Ｒｃ＋Ｒｄ＋Ｒｅで与えられる直列合成抵抗である。また、各抵抗Ｒｂ〜Ｒｅの抵抗値や各抵抗値のバラツキに拘らず、必ず、ＶＨ＞ＶＭ＞ＶＬの関係が成立する。なお、ＶＨ−ＶＬ＝（Ｒｃ＋Ｒｄ）＊Ｖｃｃ／ＳＭであり、本実施例では、防犯機能を高めるために、Ｒｃ＋Ｒｄの抵抗値を適宜に小さい値に設定している。 Since the voltage dividing resistors Rb to Re are connected in series between the power supply voltage Vcc and the ground, the three comparison voltages VH, VM, and VL are respectively
VH = (Rc + Rd + Re) * Vcc / SM,
VM = (Rd + Re) * Vcc / SM,
VL = Re * Vcc / SM. Here, SM is a series combined resistance given by SM = Rb + Rc + Rd + Re. In addition, the relationship of VH>VM> VL is always established regardless of the resistance values of the resistors Rb to Re and variations in the resistance values. Note that VH−VL = (Rc + Rd) * Vcc / SM, and in this embodiment, the resistance value of Rc + Rd is set to a suitably small value in order to enhance the crime prevention function.

ＯＰアンプＡＭの非反転入力端子（＋）には、中位レベルの比較電圧ＶＭが供給され、反転入力端子（−）には、メダル払出信号ＰＡＹが供給されている。そして、反転入力端子（−）と出力端子との間には、帰還抵抗Ｒｆが接続されている。本実施例では、防犯機能を高めるために、帰還抵抗Ｒｆの抵抗値は、数１００ｋΩ〜数ＭΩ程度に設定されている。 The non-inverting input terminal (+) of the OP amplifier AM is supplied with the intermediate level comparison voltage VM, and the inverting input terminal (−) is supplied with the medal payout signal PAY. A feedback resistor Rf is connected between the inverting input terminal (−) and the output terminal. In this embodiment, the resistance value of the feedback resistor Rf is set to about several hundred kΩ to several MΩ in order to enhance the crime prevention function.

コンパレータＣＰ１の非反転入力端子（＋）には、高位レベルの比較電圧ＶＨが供給され、反転入力端子（−）には、ＯＰアンプＡＭの出力電圧Ｖｏが供給されている。したがって、コンパレータＣＰ１の出力は、Ｖｏ＞ＶＨの場合にはＬレベルとなり、Ｖｏ＜ＶＨの場合にはＨレベルとなる。 The comparison voltage VH at the high level is supplied to the non-inverting input terminal (+) of the comparator CP1, and the output voltage Vo of the OP amplifier AM is supplied to the inverting input terminal (−). Therefore, the output of the comparator CP1 is L level when Vo> VH, and is H level when Vo <VH.

コンパレータＣＰ２の反転入力端子（−）には、低位レベルの比較電圧ＶＬが供給され、非反転入力端子（＋）には、ＯＰアンプＡＭの出力電圧Ｖｏが供給されている。したがって、コンパレータＣＰ２の出力は、Ｖｏ＞ＶＬの場合にはＨレベルとなり、Ｖｏ＜ＶＬの場合にはＬレベルとなる。 The comparison voltage VL at the low level is supplied to the inverting input terminal (−) of the comparator CP2, and the output voltage Vo of the OP amplifier AM is supplied to the non-inverting input terminal (+). Therefore, the output of the comparator CP2 is H level when Vo> VL, and is L level when Vo <VL.

これらコンパレータＣＰ１，ＣＰ２の出力端子は、ＡＮＤゲートＧ１の入力端子にそれぞれ接続されている。そのため、ＡＮＤゲートＧ１の出力は、Ｖｏ＜ＶＨであって、且つ、Ｖｏ＞ＶＬの場合だけＨレベルとなり、それ以外は、Ｌレベルとなる。 The output terminals of the comparators CP1 and CP2 are connected to the input terminal of the AND gate G1, respectively. Therefore, the output of the AND gate G1 is H level only when Vo <VH and Vo> VL, and is L level otherwise.

この関係を整理して異常監視回路８１の動作を纏めると、ＶＬ＜Ｖｏ＜ＶＨの場合には、ＡＮＤゲートＧ１の出力がＨレベルとなるが、それ以外のＶｏ＜ＶＬ及びＶｏ＞ＶＨの場合には、ＡＮＤゲートＧ１の出力がＬレベルとなる。そして、ＡＮＤゲートＧ１の出力は、トランジスタＱｂのゲート端子に供給されているので、ＶＬ＜Ｖｏ＜ＶＨの場合だけ、トランジスタＱｂがＯＮ動作することになる。 By organizing this relationship and summarizing the operation of the abnormality monitoring circuit 81, when VL <Vo <VH, the output of the AND gate G1 becomes H level, but other cases of Vo <VL and Vo> VH. In this case, the output of the AND gate G1 becomes L level. Since the output of the AND gate G1 is supplied to the gate terminal of the transistor Qb, the transistor Qb is turned on only when VL <Vo <VH.

電流制限回路８２は、ＰＮＰ型トランジスタＱ３と、コレクタ抵抗Ｒ４、バイアス抵抗Ｒ１０と、払出モータＭＯの電流検出抵抗Ｒ１３と、バイアス抵抗Ｒ５と、コンデンサＣ１と、ＮＰＮ型トランジスタＱ４と、電流制限抵抗Ｒ８と、逆方向電流阻止用のダイオードＤ２とで構成されている。 The current limiting circuit 82 includes a PNP transistor Q3, a collector resistor R4, a bias resistor R10, a current detection resistor R13 of the payout motor MO, a bias resistor R5, a capacitor C1, an NPN transistor Q4, and a current limiting resistor R8. And a reverse current blocking diode D2.

トランジスタＱ３のエミッタ端子は、フォトカプラのトランジスタＴｒのエミッタ端子と、電流制限抵抗Ｒ８とに接続されている。そして、トランジスタＱ３のエミッタ端子とベース端子の間には、電流制限抵抗Ｒ８とダイオードＤ２とが直列接続され、ダイオードＤ２のカソード端子が、トランジスタＱ３のベース端子に接続されている。また、ダイオードＤ２のカソード端子は、トランジスタＱ４のコレクタ端子に接続され、そのエミッタ端子はグランドに接続されている。トランジスタＱ４のベース端子は、並列接続されたコンデンサＣ１及び抵抗Ｒ５を通して、グランドに接続されている。 The emitter terminal of the transistor Q3 is connected to the emitter terminal of the transistor Tr of the photocoupler and the current limiting resistor R8. A current limiting resistor R8 and a diode D2 are connected in series between the emitter terminal and the base terminal of the transistor Q3, and the cathode terminal of the diode D2 is connected to the base terminal of the transistor Q3. The cathode terminal of the diode D2 is connected to the collector terminal of the transistor Q4, and the emitter terminal thereof is connected to the ground. The base terminal of the transistor Q4 is connected to the ground through a capacitor C1 and a resistor R5 connected in parallel.

また、トランジスタＱ４のベース端子は、抵抗Ｒ１０を通して、ＮチャンネルＭＯＳトランジスタＱ５のソース端子に接続されている。ＮチャンネルＭＯＳトランジスタＱ５のソース端子とグランドとの間に、抵抗Ｒ１３が接続されて、払出モータＭＯの駆動電流を監視している。なお、電流検出抵抗Ｒ１３は、０．５１Ω程度である。 The base terminal of the transistor Q4 is connected to the source terminal of the N-channel MOS transistor Q5 through the resistor R10. A resistor R13 is connected between the source terminal of the N-channel MOS transistor Q5 and the ground to monitor the drive current of the payout motor MO. The current detection resistor R13 is about 0.51Ω.

駆動制御回路８３は、ＮチャンネルＭＯＳトランジスタＱ５と、バイアス抵抗Ｒ９と、コンデンサＣ３とで構成されている。ここで、ＭＯＳトランジスタＱ５のドレイン端子は、払出モータＭＯの（−）端子に接続されている。そして、ベース端子とソース端子との間には、並列接続された抵抗Ｒ９及びコンデンサＣ３が接続されている。 The drive control circuit 83 includes an N channel MOS transistor Q5, a bias resistor R9, and a capacitor C3. Here, the drain terminal of the MOS transistor Q5 is connected to the (−) terminal of the payout motor MO. A resistor R9 and a capacitor C3 connected in parallel are connected between the base terminal and the source terminal.

動作禁止回路８４は、ＰチャンネルＭＯＳトランジスタＱ６と、分圧用のバイアス抵抗Ｒ１１，Ｒ１２，Ｒ６，Ｒ７と、コンデンサＣ２と、逆方向電流阻止用のダイオードＤ１と、ポリスイッチＲＴとで構成されている。ＰチャンネルＭＯＳトランジスタＱ６のソース端子とドレイン端子は、各々、払出モータＭＯの（＋）端子と（−）端子に接続されている。したがって、ＰチャンネルＭＯＳトランジスタＱ６がＯＮ動作すると払出モータＭＯの駆動が禁止されることになる。 The operation prohibiting circuit 84 includes a P-channel MOS transistor Q6, voltage dividing bias resistors R11, R12, R6, and R7, a capacitor C2, a reverse current blocking diode D1, and a polyswitch RT. . The source terminal and drain terminal of the P-channel MOS transistor Q6 are connected to the (+) terminal and the (-) terminal of the payout motor MO, respectively. Therefore, when the P-channel MOS transistor Q6 is turned on, the driving of the payout motor MO is prohibited.

一方、ＭＯＳトランジスタＱ６のソース端子とゲート端子間には抵抗Ｒ１１が接続され、ゲート端子とグラントとの間には、バイアス抵抗Ｒ１２，Ｒ６，Ｒ７が直列接続されている。そして、抵抗Ｒ１２と抵抗Ｒ６の接続点には、ダイオードＤ１のカソード端子が接続されている。一方、ダイオードＤ１のアノード端子は、フォトカプラＰＣのトランジスタＴｒのエミッタ端子と、抵抗Ｒ８とに接続されている。 On the other hand, a resistor R11 is connected between the source terminal and the gate terminal of the MOS transistor Q6, and bias resistors R12, R6, and R7 are connected in series between the gate terminal and the grant. The cathode terminal of the diode D1 is connected to the connection point between the resistor R12 and the resistor R6. On the other hand, the anode terminal of the diode D1 is connected to the emitter terminal of the transistor Tr of the photocoupler PC and the resistor R8.

ポリスイッチＲＴは、ＰチャンネルＭＯＳトランジスタＱ２のドレイン端子と払出モータＭＯの（＋）端子との間に接続されている。ここでポリスイッチとは、ポリマー系のＰＴＣ（Positive Temperature Coefficient)サーミスタであり、素子温度が所定値より上昇すると、正常状態では１Ω以下の抵抗値が、急激に増加して１０^４Ω〜１０^６Ω程度になる特性を有している。したがって、例えば、払出モータＭＯの配線の短絡などによって過大電流が流れる場合には、ＤＣ２４Ｖの電源ラインを開放状態にする役目を果たす。なお、このポリスイッチＲＴは、電流制限回路８２が機能しないようなトラブル時に大きな意義がある。 The polyswitch RT is connected between the drain terminal of the P-channel MOS transistor Q2 and the (+) terminal of the payout motor MO. Here, the polyswitch is a polymer-based PTC (Positive Temperature Coefficient) thermistor, and when the element temperature rises above a predetermined value, the resistance value of 1Ω or less rapidly increases in a normal state to 10 ⁴ Ω to 10 ^6. It has a characteristic of about Ω. Therefore, for example, when an excessive current flows due to a short circuit of the wiring of the payout motor MO, the DC 24V power line is opened. The polyswitch RT has a great significance at the time of trouble that the current limiting circuit 82 does not function.

続いて、主制御部５０において実行されるメダル払出処理について図８のフローチャートに基づいて説明する。先ず、遊技者に払出すべきメダル払出枚数が０か否か判定され（ＳＴ１０）、メダル払出枚数≠０であれば、クレジット数が上限値（例えば５０枚）に達するまでは、クレジット数を増加させることで払出処理を実行する（ＳＴ１１〜ＳＴ１３）。 Next, the medal payout process executed in the main control unit 50 will be described based on the flowchart of FIG. First, it is determined whether or not the number of medals to be paid out to the player is 0 (ST10). If the number of medals paid out is not 0, the number of credits is increased until the number of credits reaches an upper limit (for example, 50). By doing so, the payout process is executed (ST11 to ST13).

一方、このようにしてクレジット数が上限値に達するか、或いは、もともと上限値に達している場合には、メダル払出信号ＰＡＹをＯＮ状態（つまり、ＨｉＺ状態）にする（ＳＴ１５）。具体的には、主制御部５０の出力トランジスタＱａをＯＦＦ状態に遷移させて、メダル払出制御基板５５のフォトカプラＰＣをＯＮ動作させる。この結果、払出モータＭＯが回転を開始してメダルの払出が開始される。 On the other hand, when the number of credits reaches the upper limit value or reaches the upper limit value in this way, the medal payout signal PAY is turned on (that is, HiZ state) (ST15). Specifically, the output transistor Qa of the main control unit 50 is changed to the OFF state, and the photocoupler PC of the medal payout control board 55 is turned on. As a result, the payout motor MO starts rotating and the payout of medals is started.

そこで、次に、払出センサＳＥ（図５）がメダル払出を検出したか否か判定され（ＳＴ１６）、所定の待機時間、メダルの払出が検出されるのを待つ（ＳＴ１８）。そして、メダルの払出が検出されれば、払出枚数を減算し（ＳＴ１７）、残余払出枚数が０になるまで同じ動作を繰返す。一方、所定の待機時間を超えても、払出センサＳＥがメダルの払出を検出しない場合は、メダルホッパー５ａが空であると思われるので、その旨の異常報知処理を実行する（ＳＴ１９）。そして、ドアセンサの開閉が検出されたら、係員による補給処理が完了したと想定して、エラー報知処理を解除してステップＳＴ１５の処理に戻る。 Accordingly, it is next determined whether or not the payout sensor SE (FIG. 5) has detected a medal payout (ST16), and waits for a predetermined waiting time until a medal payout is detected (ST18). If a medal payout is detected, the payout number is subtracted (ST17), and the same operation is repeated until the remaining payout number becomes zero. On the other hand, if the payout sensor SE does not detect the payout of medals even after the predetermined standby time is exceeded, it is considered that the medal hopper 5a is empty, and an abnormality notification process to that effect is executed (ST19). When the opening / closing of the door sensor is detected, it is assumed that the replenishment process by the staff has been completed, the error notification process is canceled, and the process returns to step ST15.

このような処理を繰返していると、やがて、残余払出枚数が０になるので（ＳＴ１３）、メダル払出信号ＰＡＹをＯＦＦ状態（つまり、Ｌレベル状態）にして処理を終える（ＳＴ１４）。具体的には、主制御部５０の出力トランジスタＱａをＯＮ状態に遷移させ、メダル払出制御基板５５のフォトカプラＰＣをＯＦＦ動作させる。この結果、払出モータＭＯの回転が停止される。 If such processing is repeated, the remaining payout number will eventually become 0 (ST13), so that the medal payout signal PAY is set to the OFF state (that is, L level state) and the processing is ended (ST14). Specifically, the output transistor Qa of the main control unit 50 is turned on, and the photocoupler PC of the medal payout control board 55 is turned off. As a result, the rotation of the payout motor MO is stopped.

図９〜図１０は、メダル払出動作を説明するための図面である。先ず、主制御部５０の出力トランジスタＱａがＯＦＦ状態（ＨｉＺ状態）となった場合（ＳＴ１５）について、図９に基づいて説明する。 9 to 10 are drawings for explaining the medal payout operation. First, the case where the output transistor Qa of the main control unit 50 is in the OFF state (HiZ state) (ST15) will be described with reference to FIG.

＜払出動作＞
払出指令がＬレベルに遷移して出力トランジスタＱａがＯＦＦ状態に遷移すると、メダル払出信号ＰＡＹはＨｉＺ状態となるので、ＯＰアンプＡＭはボルテージフォロアとして機能する。そのため、ＯＰアンプＡＭの出力端子には、非反転入力端子（−）に供給された中位レベルの比較電圧ＶＭがそのまま出力される（Ｖｏ＝ＶＭ）。 <Discharge operation>
When the payout command transits to the L level and the output transistor Qa transits to the OFF state, the medal payout signal PAY enters the HiZ state, so that the OP amplifier AM functions as a voltage follower. Therefore, the intermediate level comparison voltage VM supplied to the non-inverting input terminal (−) is output as it is to the output terminal of the OP amplifier AM (Vo = VM).

すると、必ず、ＶＬ＜Ｖｏ＜ＶＨの関係が成立して、ＡＮＤゲートＧ１の出力がＨレベルとなり、ＭＯＳトランジスタＱｂがＯＮ状態に遷移することで、フォトカプラＰＣがＯＮ状態となる。 Then, the relationship of VL <Vo <VH is always established, the output of the AND gate G1 becomes H level, and the MOS transistor Qb is turned on, so that the photocoupler PC is turned on.

そして、フォトカプラのトランジスタＴｒを通過する直流電流は、ダイオードＤ１→抵抗Ｒ６→Ｒ７の経路に流れる。また、トランジスタＴｒを通過する直流電流は、抵抗Ｒ８→抵抗Ｒ９→抵抗Ｒ１３の経路と、抵抗Ｒ８→抵抗Ｒ９→抵抗Ｒ１０→Ｒ５の経路にも流れる。その結果、トランジスタＱ５はＯＮ状態となり、ポリスイッチＲＴ→払出モータＭＯ→トランジスタＱ５の経路でモータ駆動電流が流れ、払出モータＭＯが回転する。 The direct current passing through the transistor Tr of the photocoupler flows through a path of the diode D1 → the resistor R6 → R7. In addition, the direct current passing through the transistor Tr also flows through a path of resistance R8 → resistance R9 → resistance R13 and a path of resistance R8 → resistance R9 → resistance R10 → R5. As a result, the transistor Q5 is turned on, the motor drive current flows through the path of the polyswitch RT → the payout motor MO → the transistor Q5, and the payout motor MO rotates.

この時、電流制限回路８２は、過大なモータ駆動電流が流れることを防止する負帰還回路として機能する。すなわち、モータ駆動電流は、電流検出抵抗Ｒ１３に流れるので、仮に、モータ駆動電流が大きく増加すると、トランジスタＱ４のベース電位が増加して、抵抗Ｒ８→ダイオードＤ２経路でコレクタ電流が流れる。 At this time, the current limiting circuit 82 functions as a negative feedback circuit that prevents an excessive motor driving current from flowing. That is, since the motor drive current flows through the current detection resistor R13, if the motor drive current increases greatly, the base potential of the transistor Q4 increases, and the collector current flows through the resistor R8 → diode D2 path.

すると、トランジスタＱ４とトランジスタＱ３とは、サイリスタ構造を有して接続されているので、トランジスタＱ４のコレクタ電流の増加が、トランジスタＱ３のコレクタ電流の増加をもたらし、抵抗Ｒ５を経由してトランジスタＱ４のコレクタ電流を益々増加させることで、２つのトランジスタＱ３，Ｑ４は、ＯＮ動作に向けた正帰還ループを形成する。 Then, since the transistor Q4 and the transistor Q3 are connected to each other with a thyristor structure, an increase in the collector current of the transistor Q4 causes an increase in the collector current of the transistor Q3, and the transistor Q4 is connected via the resistor R5. By increasing the collector current more and more, the two transistors Q3 and Q4 form a positive feedback loop for ON operation.

一方、トランジスタＱ４のコレクタ電流が飽和電流に向けて増加すると、ダイオードＤ２のアノード端子の電位が降下するので、トランジスタＱ５をＯＦＦ動作させる向きの負帰還ループが形成される。したがって、トランジスタＱ５の動作に基づいて、過大なモータ駆動電流が流れることが防止され、モータ駆動電流が所定範囲に維持される。 On the other hand, when the collector current of the transistor Q4 increases toward the saturation current, the potential of the anode terminal of the diode D2 drops, so that a negative feedback loop is formed to turn the transistor Q5 OFF. Therefore, an excessive motor drive current is prevented from flowing based on the operation of transistor Q5, and the motor drive current is maintained in a predetermined range.

ところで、払出モータＭＯが駆動されているタイミングでは、トランジスタＱ６は、ＯＦＦ状態である。それは、抵抗Ｒ１１→抵抗Ｒ１２→抵抗Ｒ６→抵抗Ｒ１８の経路で電流が流れると共に、ダイオードＤ１→抵抗Ｒ６→抵抗Ｒ１８の経路でも電流が流れるので、抵抗Ｒ１１と抵抗Ｒ１２の両端電圧が、トランジスタＴｒの飽和電圧Ｖ_ＣＥとダイオードの順方向電圧降下Ｖ_ＦからＶ_ＣＥ＋Ｖ_Ｆ≒１Ｖに抑制されるからである。 By the way, at the timing when the payout motor MO is driven, the transistor Q6 is in the OFF state. The current flows through the path of the resistor R11 → the resistor R12 → the resistor R6 → the resistor R18, and the current also flows through the path of the diode D1 → the resistor R6 → the resistor R18. Therefore, the voltage across the resistor R11 and the resistor R12 is connected to the transistor Tr. This is because the saturation voltage V _CE and the forward voltage drop V _{F of the} diode are suppressed to V _CE + V _F ≈1V.

＜払出禁止＞
次に、図１０に基づいて、主制御部５０の出力トランジスタＱａがＯＮ状態となった場合（ＳＴ１３）の動作を説明する。 <Prohibition of withdrawal>
Next, the operation when the output transistor Qa of the main control unit 50 is turned on (ST13) will be described with reference to FIG.

この場合には出力トランジスタＱａがＯＮ状態であるので、メダル払出信号ＰＡＹはＬレベルとなる。このＬレベルのメダル払出信号ＰＡＹ（＝Ｖｉ）は、ＯＰアンプＡＭの反転入力端子（−）に供給されるので、ＯＰアンプＡＭの出力Ｖｏは、Ｈレベルの飽和電圧（＝Ｖｃｃ）となる。したがって、Ｖｏ＞ＶＨの関係が成立して、ＡＮＤゲートＧ１の出力がＬレベルとなり、ＭＯＳトランジスタＱｂがＯＦＦ状態に遷移することで、フォトカプラＰＣがＯＦＦ状態となる。 In this case, since the output transistor Qa is in the ON state, the medal payout signal PAY becomes L level. Since the L level medal payout signal PAY (= Vi) is supplied to the inverting input terminal (−) of the OP amplifier AM, the output Vo of the OP amplifier AM becomes the H level saturation voltage (= Vcc). Therefore, the relationship Vo> VH is established, the output of the AND gate G1 becomes L level, and the MOS transistor Qb transitions to the OFF state, whereby the photocoupler PC is turned OFF.

このようにして、フォトカプラＰＣがＯＦＦ状態に遷移するので、トランジスタＱ３，Ｑ４，Ｑ５はＯＮ状態とならない。但し、抵抗Ｒ１１→抵抗Ｒ１２→抵抗Ｒ６→抵抗Ｒ７→グランドの経路では電流が流れる。ここで、抵抗Ｒ１１の両端電圧は、２４＊Ｒ１１／（Ｒ１１＋Ｒ１２＋Ｒ６＋Ｒ７）≒３Ｖとなるよう設定されているので、このソース端子とゲート端子間の電圧によってトランジスタＱ６はＯＮ状態となる。 Thus, since the photocoupler PC transitions to the OFF state, the transistors Q3, Q4, and Q5 do not enter the ON state. However, a current flows through the path of the resistor R11 → the resistor R12 → the resistor R6 → the resistor R7 → the ground. Here, since the voltage across the resistor R11 is set to be 24 * R11 / (R11 + R12 + R6 + R7) ≈3 V, the transistor Q6 is turned on by the voltage between the source terminal and the gate terminal.

このトランジスタＱ６のＯＮ動作は、フォトカプラＰＣのＯＮからＯＦＦへの遷移時に実行されるので、発電機として機能する払出モータＭＯの出力電流がトランジスタＱ６の短絡電流として吸収され、払出モータＭＯの回転にブレーキがかかる。そのため、本実施例の構成によれば、慣性力によるメダルの過払いが防止される。 Since the ON operation of the transistor Q6 is executed when the photocoupler PC transitions from ON to OFF, the output current of the dispensing motor MO that functions as a generator is absorbed as a short-circuit current of the transistor Q6, and the rotation of the dispensing motor MO The brake is applied. Therefore, according to the configuration of the present embodiment, overpayment of medals due to inertial force is prevented.

＜違法行為時＞
次に、図１１に基づいて、違法行為時について説明する。ここでは、例えば、違法遊技者がコネクタＣＮ４のメダル払出信号ＰＡＹの信号線に、適宜レベルの違法電圧ＥＸを供給して払出モータＭＯを回転させようとする場合を考える。なお、違法回路の出力抵抗ｒを考慮して、図１１に示している。 <Illegal conduct>
Next, an illegal action will be described with reference to FIG. Here, for example, consider a case where an illegal player attempts to rotate the payout motor MO by supplying an appropriate level of illegal voltage EX to the signal line of the medal payout signal PAY of the connector CN4. FIG. 11 shows the output resistance r of the illegal circuit.

図１１の回路構成では、Ｖｏ＝ＶＭ−（ＥＸ−ＶＭ）＊Ｒｆ／ｒの関係が成立するので、Ｖｏ＝｛（ｒ＋Ｒｆ）＊ＶＭ−Ｒｆ＊ＥＸ｝／ｒ・・・（式１）となる。なお、Ｒｆ≫ｒと仮定するとＶｏ≒Ｒｆ＊（ＶＭ−ＥＸ）／ｒ・・・（式１’）となる。そのため、ＡＮＤゲートＧ１の出力をＨレベルに遷移させるためには、ＶＨ＞Ｒｆ＊（ＶＭ−ＥＸ）／ｒ＞ＶＬ・・・（式２）の条件が成立させる必要がある。 In the circuit configuration of FIG. 11, since the relationship Vo = VM− (EX−VM) * Rf / r is established, Vo = {(r + Rf) * VM−Rf * EX} / r (Equation 1) Become. Assuming that Rf >> r, Vo≈Rf * (VM−EX) / r (Expression 1 ′). Therefore, in order to shift the output of the AND gate G1 to the H level, the condition of VH> Rf * (VM−EX) / r> VL (Expression 2) needs to be satisfied.

この条件を定式化するために、（式２）にＶＨ，ＶＭ，ＶＬを代入すると
（Ｒｄ＋Ｒｅ）＊Ｖｃｃ／ＳＭ−ｒ＊Ｒｅ＊Ｖｃｃ／（Ｒｆ＊ＳＭ）＞ＥＸ＞
（Ｒｄ＋Ｒｅ）＊Ｖｃｃ／ＳＭ−ｒ＊（Ｒｃ＋Ｒｄ＋Ｒｅ）＊Ｖｃｃ／（Ｒｆ＊ＳＭ）・・・（式３）となる。 To formulate this condition, substituting VH, VM, and VL into (Equation 2), (Rd + Re) * Vcc / SM-r * Re * Vcc / (Rf * SM)>EX>
(Rd + Re) * Vcc / SM-r * (Rc + Rd + Re) * Vcc / (Rf * SM) (Equation 3)

ここで、（式３）の不等式の左辺は、｛Ｒｆ＊（Ｒｄ＋Ｒｅ）−ｒＲｅ）｝＊Ｖｃｃ／（Ｒｆ＊ＳＭ）・・・（式４）となる。一方、右辺は、｛（Ｒｆ−ｒ）＊（Ｒｄ＋Ｒｅ）−ｒ＊Ｒｃ｝＊Ｖｃｃ／（Ｒｆ＊ＳＭ）・・・（式５）となる。ここで、Ｒｆ≫ｒの条件を入れると、（式３）の右辺は、ほぼ｛Ｒｆ＊（Ｒｄ＋Ｒｅ）−ｒ＊Ｒｃ｝＊Ｖｃｃ／（Ｒｆ＊ＳＭ）・・・（式５’）に一致する。 Here, the left side of the inequality in (Expression 3) is {Rf * (Rd + Re) −rRe)} * Vcc / (Rf * SM) (Expression 4). On the other hand, the right side is {(Rf−r) * (Rd + Re) −r * Rc} * Vcc / (Rf * SM) (Formula 5). Here, when the condition of Rf >> r is entered, the right side of (Expression 3) substantially matches {Rf * (Rd + Re) −r * Rc} * Vcc / (Rf * SM) (Expression 5 ′). To do.

この（式４）と（式５’）の関係を整理すると、
｛Ｒｆ＊（Ｒｄ＋Ｒｅ）−ｒＲｅ）｝＊Ｖｃｃ／（Ｒｆ＊ＳＭ）＞ＥＸ＞｛Ｒｆ＊（Ｒｄ＋Ｒｅ）−ｒ＊Ｒｃ｝＊Ｖｃｃ／（Ｒｆ＊ＳＭ）・・・（式６）となる。 If the relationship between (Equation 4) and (Equation 5 ′) is organized,
{Rf * (Rd + Re) −rRe)} * Vcc / (Rf * SM)>EX> {Rf * (Rd + Re) −r * Rc} * Vcc / (Rf * SM) (Formula 6)

ここで、不等式の右辺と左辺を対比すると明らかな通り、この条件を満たすＥＸを生成することは極めて困難であり、要するに、違法電圧ＥＸを加えても違法行為を成功さえることは事実上不可能となる。 Here, as is clear when comparing the right and left sides of the inequality, it is extremely difficult to generate EX that satisfies this condition. In short, even if illegal voltage EX is added, it is virtually impossible to succeed in illegal activities. It becomes.

因みに、（式３）の不等式の左辺と右辺の差から、違法行為を成功させる違法電圧ＥＸの電圧範囲ΔＥを算出すると、ΔＥ＝ｒ＊（Ｒｄ＋Ｒｃ）＊Ｖｃｃ／（Ｒｆ＊ＳＭ）であり、本実施例のように、Ｒｄ＋Ｒｃを適宜に小さく設定し、Ｒｆを適宜に大きく設定することで、フォトカプラをＯＮ動作させることができる違法電圧ＥＸの電圧範囲を幾らでも狭くすることができる。 Incidentally, when the voltage range ΔE of the illegal voltage EX that makes the illegal action successful is calculated from the difference between the left side and the right side of the inequality of (Equation 3), ΔE = r * (Rd + Rc) * Vcc / (Rf * SM), As in this embodiment, by setting Rd + Rc appropriately small and setting Rf appropriately large, the voltage range of the illegal voltage EX that can turn on the photocoupler can be narrowed as much as possible.

好ましくは、ΔＥ＝±０．０５〜±０．１Ｖ程度に設定するべきである。なお、このようなΔＥ≒０のようなシビアな設計をしても、ＶＬ＜ＶＭ＜ＶＨの条件は常に満足されるので、本来の払出動作に支障は生じない。更に、各分圧抵抗の抵抗値を公称値からばらつかせるべく、低精度の抵抗素子を使用すると、違法行為が更に困難となる（式６参照）。なお、ΔＥを正確に狭範囲に設定するためには、抵抗Ｒｃ及び抵抗Ｒｄについては、高精度で低抵抗値を選択するのが好ましい。 Preferably, ΔE = ± 0.05 to ± 0.1 V should be set. Even when such a severe design such as ΔE≈0 is satisfied, the condition of VL <VM <VH is always satisfied, so that the original payout operation is not hindered. Furthermore, if a low-precision resistor element is used to vary the resistance value of each voltage dividing resistor from the nominal value, illegal action becomes more difficult (see Equation 6). In order to accurately set ΔE within a narrow range, it is preferable to select a low resistance value with high accuracy for the resistors Rc and Rd.

以上、本発明の実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定する趣旨ではなく、適宜に変更可能である。例えば、先に実施例では、スロットマシンについて説明したが、遊技球の払出処理をＤＣモータで実現する弾球遊技機においては、本発明が好適に適用される。 Although the embodiments of the present invention have been specifically described above, the specific description is not particularly intended to limit the present invention and can be appropriately changed. For example, while the slot machine has been described above in the embodiment, the present invention is preferably applied to a ball game machine that implements a payout process of game balls with a DC motor.

ＰＡＹ払出制御信号
５０他の回路基板
５５払出制御部
ＡＭバッファ回路
ＶＨ比較電圧
ＶＬ比較電圧
ＣＰ１，ＣＰ２コパレータ回路
Ｑｂスイッチ回路 PAY payout control signal 50 other circuit board 55 payout control unit AM buffer circuit VH comparison voltage VL comparison voltage CP1, CP2 comparator circuit Qb switch circuit

Claims

A payout control unit that pays out valuables based on a high impedance level payout control signal received from another circuit board,
A buffer circuit for receiving the payout control signal;
A comparator circuit for comparing the output Vo of the buffer circuit with high-level and low-level comparison voltages VH and VL, respectively.
A switch circuit that operates on the basis of the output of the comparator circuit when the output Vo of the buffer circuit is a normal level that is between a high level and a low level.
In response to ON operation of the switch circuit of the dispensing controller, valuable is a constructed gaming machine to be paid out,
In the other circuit board, the payout control signal is controlled to either a high impedance level or a first level that prohibits a payout operation of valuable materials,
When receiving a high impedance level payout control signal, the buffer circuit functions as a voltage follower and outputs the normal level, and when receiving a first level payout control signal, the buffer circuit functions as a saturation amplifier circuit and outputs the high level. A gaming machine that is configured to output a level .

The buffer circuit is an amplifier circuit that has two input terminals and one output terminal, amplifies the input voltage between the two input terminals with a large gain, and outputs the amplified output voltage to the output terminal;
A feedback resistor is connected between the first input terminal that receives the control signal and the output terminal, and a voltage of the intermediate level VM located between the high level VH and the low level VL is connected to the second input terminal. The gaming machine according to claim 1, configured to receive the game.

The gaming machine according to claim 1, wherein the comparator circuit includes two comparator elements.

The gaming machine according to claim 1, wherein an AND circuit that receives outputs of two comparator elements is provided, and the switch circuit is operated based on an output of the AND circuit.

The gaming machine according to claim 1, wherein the switch circuit is connected in series to a photocoupler that operates by receiving a DC voltage from another circuit board.

The gaming machine according to claim 2, wherein the high level, middle level, and low level voltages are generated by a voltage dividing circuit having four resistors connected in series.

The gaming machine according to claim 6, wherein, of the four resistors connected in series, the remaining two resistors excluding the resistors at both ends are set to a low resistance value.