JP5096410B2 - 実装構造 - Google Patents
実装構造 Download PDFInfo
- Publication number
- JP5096410B2 JP5096410B2 JP2009116982A JP2009116982A JP5096410B2 JP 5096410 B2 JP5096410 B2 JP 5096410B2 JP 2009116982 A JP2009116982 A JP 2009116982A JP 2009116982 A JP2009116982 A JP 2009116982A JP 5096410 B2 JP5096410 B2 JP 5096410B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- linear expansion
- expansion coefficient
- semiconductor element
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Laminated Bodies (AREA)
Description
(a)線膨張係数差のある材料Aおよび材料Bの間に、導電性を有し多孔質体である材料Cを挿入することにより、高温の環境においてもその上下の材料の熱応力を効果的に緩和できる。
(b)導電性を有するマトリックス材と微粒子とを含むことにより、導電性を有し熱応力緩和に好適な多孔質体が製造できる。
(c)半導体素子および配線電極に本発明を適用することにより、高温の動作環境や半導体素子からの発熱があっても、素子と電極との間に生じる熱応力により半導体素子が損傷するのを防止し、信頼性の高い半導体デバイスを実現できる。
(d)マトリックス材が銅であると、多孔質体が半導体実装に好適な導電性を有する。
(e)微粒子がカーボンナノチューブ、ナノダイヤモンド、フラーレンおよびカーボン繊維の少なくとも一種であると、半導体素子の実装構造に好適な多孔質体となる。
(f)電解めっきを用いることにより、熱応力緩和に好適な多孔質体を製造できる。
(実施例1および2)
後掲の表1に示すように、材料AとしてSiC(大きさ:5mm×5mm×0.3mm)、材料BとしてCu(大きさ:13mm×13mm×0.5mm)を準備した。材料BしてのCuは圧延材であり、材料を圧延ロール間に挟んで薄く延ばした後、焼鈍することによって材料表面に再結晶集合組織、即ち「特定の優先方位を持った、細かい結晶粒が集まった組織」を形成したものである。材料Cとしては、銅マトリックス中にそれぞれ表1に示す添加量のマルチウォールカーボンナノチューブ(MWCNT;直径150nm)を含む多孔質体(大きさ:7mm×7mm×0.027mm)を準備した。
めっき時間:60分
PH:約7
めっき浴温度:約50℃
これらの材料の平均線膨張係数αa、αbおよびαcを、熱機械分析装置(Thermal Mechanical Analysis; TMA)による測定で求めた。昇温、降温速度は5℃/分で、23〜300℃の平均線膨張係数を求めた。
(実施例3および4)
材料Cとして銅マトリックス中に表1に示す添加量の炭素繊維を含む多孔質体を用いた以外は、実施例1と同様に材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。
(実施例5および6)
材料BとしてAl、材料Cとして銅マトリックス中に表1に示す添加量のフラーレン(C60)を含む多孔質体を用いた以外は、実施例1と同様に材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。
(比較例1)
従来技術との比較のため、比較例1では材料CとしてSn−37Pbはんだを用いた。それ以外は、実施例1と同様にして、材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。
(比較例2)
比較例2では、材料Cとして多孔質体ではない銅箔として銅めっき膜を用いた以外は、実施例1と同様にして、材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。なお、銅圧延材の材料Bと銅めっき膜の材料Cとでヤング率が異なるのは、それぞれの製法の違いにより金属の組織が異なるためと考えられる。
2 銅CNT複合材料、
3 配線電極、
4 マトリックス材、
5 空孔、
6 カーボンナノチューブ、
10 積層構造体。
Claims (2)
- 半導体素子である材料Aと、アルミニウム、銅、銀、金およびモリブデン並びにこれらの合金からなる群から選ばれた少なくとも一種の配線電極である材料Bと、材料Aと材料Bとの間に挟まれた、Cu、Ni、またはAlであるマトリックス材とナノダイヤモンド、フラーレン、カーボン繊維およびカーボンナノチューブからなる群から選ばれた少なくとも一種の材料からなる微粒子とからなる材料Cとからなり、材料Aの線膨張係数α a および材料Bの線膨張係数α b が、αa<αbの関係を満たし、材料Cが導電性を有し、ヤング率が50〜90GPaである多孔質体であることを特徴とする積層構造体。
- 前記材料Cが、電解めっきによって形成されている請求項1に記載の積層構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116982A JP5096410B2 (ja) | 2009-05-13 | 2009-05-13 | 実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116982A JP5096410B2 (ja) | 2009-05-13 | 2009-05-13 | 実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267744A JP2010267744A (ja) | 2010-11-25 |
JP5096410B2 true JP5096410B2 (ja) | 2012-12-12 |
Family
ID=43364482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116982A Active JP5096410B2 (ja) | 2009-05-13 | 2009-05-13 | 実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5096410B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3350972B2 (ja) * | 1992-10-09 | 2002-11-25 | 富士通株式会社 | 半導体結晶の接着方法 |
JP3827569B2 (ja) * | 2001-12-06 | 2006-09-27 | 旭化成エレクトロニクス株式会社 | 微細パターン接続用回路部品およびその形成方法 |
JP4509673B2 (ja) * | 2004-07-01 | 2010-07-21 | 株式会社フジクラ | 電子部品及びその製造方法、並びに電子装置 |
JP4770533B2 (ja) * | 2005-05-16 | 2011-09-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP2008258547A (ja) * | 2007-04-09 | 2008-10-23 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-05-13 JP JP2009116982A patent/JP5096410B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010267744A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1956110B1 (en) | Metal-based composite material containing both micro-sized carbon fiber and nano-sized carbon fiber | |
JP5579928B2 (ja) | 半導体装置およびその製造方法 | |
JP5202333B2 (ja) | 放熱基板およびこれを用いた電子装置 | |
US7038313B2 (en) | Semiconductor device and method of manufacturing the same | |
US20110103020A1 (en) | Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices | |
JP4992461B2 (ja) | 電子回路装置及び電子回路装置モジュール | |
EP2188835B1 (en) | Semiconductor device | |
US10424529B2 (en) | Ceramic circuit board | |
US20190229083A1 (en) | Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same | |
JP7172319B2 (ja) | 放熱構造体、電子装置、及び放熱構造体の製造方法 | |
US20210381110A1 (en) | Transient liquid phase bonding compositions and power electronics assemblies incorporating the same | |
Zhang et al. | Effects of sintering pressure on the densification and mechanical properties of nanosilver double-side sintered power module | |
JP2006228804A (ja) | 半導体モジュール用セラミックス回路基板及びその製造方法 | |
JP2008198706A (ja) | 回路基板、その製造方法およびそれを用いた半導体モジュール | |
WO2010087432A1 (ja) | 放熱基体およびこれを用いた電子装置 | |
TWI762747B (zh) | 包覆材及其製造方法 | |
JP5420078B2 (ja) | 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法 | |
JP5096410B2 (ja) | 実装構造 | |
JP5010640B2 (ja) | 金属基複合材料を使用した積層構造体 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP2009043981A (ja) | 電子部品用セラミックス基板及びその製造方法 | |
JP4935753B2 (ja) | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
Kuang et al. | Enhanced interface heat transfer based on gallium-based liquid metal infiltrated into vertically aligned copper nanowire arrays | |
JP7238586B2 (ja) | 導電性放熱フィルム、導電性放熱フィルムの製造方法、及び電子装置の製造方法 | |
Chen et al. | Novel Ag salt paste for large area Cu-Cu bonding in low temperature low pressure and air condition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5096410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |