JP5096410B2 - 実装構造 - Google Patents

実装構造 Download PDF

Info

Publication number
JP5096410B2
JP5096410B2 JP2009116982A JP2009116982A JP5096410B2 JP 5096410 B2 JP5096410 B2 JP 5096410B2 JP 2009116982 A JP2009116982 A JP 2009116982A JP 2009116982 A JP2009116982 A JP 2009116982A JP 5096410 B2 JP5096410 B2 JP 5096410B2
Authority
JP
Japan
Prior art keywords
copper
linear expansion
expansion coefficient
semiconductor element
thermal stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009116982A
Other languages
English (en)
Other versions
JP2010267744A (ja
Inventor
健二 宮本
千花 山本
俊和 南部
雅資 菅沼
智之 佐藤
友則 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Nissei Plastic Industrial Co Ltd
Original Assignee
Nissan Motor Co Ltd
Nissei Plastic Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, Nissei Plastic Industrial Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2009116982A priority Critical patent/JP5096410B2/ja
Publication of JP2010267744A publication Critical patent/JP2010267744A/ja
Application granted granted Critical
Publication of JP5096410B2 publication Critical patent/JP5096410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、半導体素子などを搭載した実装構造に関し、特に、積層構造体をなし、上下の層の部材の熱応力を緩和しうる実装構造に関する。
従来、半導体素子を基板に搭載する際には、安定した動作のために、素子の発熱が引き起こす影響を低減するように工夫がされている。例えば、半導体素子の発生する熱を効率よく放熱するという観点から、はんだの高い熱伝導率に着目し、炭素焼結体にはんだを含浸させた放熱部材が提案されている(下記特許文献1参照)。このような部材は、半導体素子とパッケージの間に双方に接触させて配置され、半導体素子からの熱を放出する役割を果たす。はんだは熱伝導性に優れ、放熱部材としての使用は物性の点からは適当であるが、環境に有害な鉛を含んでいる。そのため、近年では環境への影響に配慮し、はんだを使用せずにすむよう代替材料が求められている。
一方で、自動車業界では、電気自動車(EV)やハイブリッド電気自動車(HEV)の導入による二酸化炭素排出量の低減に注目が集まっている。このような電気自動車の制御用等にも半導体素子は使用されているが、半導体素子や周辺デバイスは300℃程度と従来よりも高温の使用環境となるために、これらもより耐熱性を高めることが求められている。そのため、使用される半導体材料としては、従来のシリコンからより耐熱性に優れるシリコンカーバイド(SiC)へと変化してきている。SiCはシリコンに比べ、耐熱性に優れるだけでなく、高電圧・高電流を流すことができるために、エネルギー効率向上および素子の小型化に対応できるという側面からも好適な材料である。
特開2007−12830号公報
上記のように、半導体材料としてSiCが使用されるようになり、半導体素子はより高温で過酷な環境で使用されるようになってきている。それゆえ、熱による新たな問題も生じている。対処の必要なそのような問題の一つとして、熱による材料のひずみ、熱応力が挙げられる。高温の環境で使用されるため、またSiCを使用した半導体素子は発熱量が増加するために、周辺部材との間に大きな熱応力が発生することがある。例えば、半導体素子に接している部材が熱による変形の大きい素材であれば、SiCが熱によって変形しにくいために、熱応力によって半導体素子にクラックが入ってしまう。そのため、半導体素子と周辺の部材との間で生ずる熱応力を緩和させる手段が必要となる。
上記従来技術のはんだを含浸させた炭素焼結体は、熱応力緩和の能力はあるものの、鉛を含むことから環境問題のために使用することが好ましくない。のみならず、はんだは通常250℃以上では融点を超えてしまうため、300℃程度の高温の使用環境では使用することができない。
このような実情に鑑み、本発明では、はんだを使用せずに、より高温の環境においても積層される上下の部材の熱応力を効果的に緩和することのできる実装構造を提供することを目的とする。
上記の課題を解決するために、本発明の提供する積層構造体(実装構造)は、材料Aおよび材料Bの線膨張係数がα<αの関係を満たす場合に、材料Aおよび材料Bの間に、熱応力緩和のための材料Cを挿入する。その際、材料Cが導電性を有し、多孔質体であることを特徴とする。
本発明の積層構造体は、材料Cが多孔質体なため低弾性であることにより、材料Cの上下に配置する、線膨張係数の差が大きい材料Aおよび材料Bの熱応力を緩和することができる。したがって、材料Bが熱により変形した場合に、材料Aがその変形に追随しないことに起因する損傷等を防止できる。
本発明の一実施形態による積層構造体を示す断面図である。 銅CNT複合材料の構造を模式的に示した図である。 本発明の一実施形態による銅CNT複合材料の断面をSEMによる観察像を示す図である。 図3の観察像の一部を拡大した像を示す図である。 図3の観察像の別の一部を拡大した像を示す図である。
以下、本発明の積層構造体について詳細に説明する。
本発明の積層構造体は、α<αの関係を満たす材料Aと材料Bとの間に、導電性があり多孔質体である材料Cを挟んで構成される。ここで、αは材料Aの線膨張係数を表し、αは材料Bの線膨張係数を表わす。すなわち、発熱などの温度変化が生じたときに、材料Aは線膨張係数が小さく伸びにくい、すなわち変形しにくく、材料Bは線膨張係数が大きく伸びやすい、すなわち変形しやすい素材である。この間に挟まれる材料Cは、多孔質体とすることにより、同一の材料で多孔質体ではないものよりも見かけの弾性が低下し、変形しやすい材料である。材料Cを間に挿入することにより、材料Cの材料Aに接している側はあまり変形せず、一方の材料Bに接している側は、材料Bの伸びに合わせて変形する。このことにより、材料Aと材料Bとの間の熱応力を緩和できる。
次に本発明の好ましい実施形態について説明する。図1は、本発明の好ましい実施形態の積層構造体を示した断面図である。図1中、本実施形態の積層構造体10は、材料AとしてSiCを使用した半導体素子1と、材料Bとして電子部品の配線に広く使用される銅を使用した配線電極3との間に、材料Cを挟んでいる。SiCの線膨張係数は4.5×10−6/K、銅の線膨張係数は16.6×10−6/Kであり、両者の線膨張係数は大きく異なる。材料Cは、銅マトリックス中にカーボンナノチューブを含んだ膜(以下、銅CNT複合材料と称する)である。銅CNT複合材料2は、マトリックス材としての銅の中に微粒子としてカーボンナノチューブを含む多孔質体の膜である。
銅CNT複合材料2は、多孔質体であることにより、ヤング率が小さく線膨張係数が大きいという性質を有する。すなわち熱による変形もしやすいが、通常の銅箔よりも見かけの弾性が低下し、外的な力による変形に追随しやすい。したがって、高温の環境において、配線電極3が熱変形した場合にはその変形に追随して変形し、半導体素子1に接する側は半導体素子1と共に形を維持したままとなり、熱応力緩和層としての機能を発揮する。このような銅CNT複合材料2を挿入することにより、高温の環境での熱応力に起因する半導体素子1のクラックを防止でき、信頼性の高い半導体デバイスを提供できる。また、マトリックス材が銅であるために、銅CNT複合材料2はそれ自身の放熱性や電気伝導性にも優れている。したがって、半導体素子1の発生する熱を吸収することもでき、配線電極3と半導体素子1との間を電気的に接続する役割も果たしている。
銅CNT複合材料2が多孔質体であることは、上記のように低弾性という物性に反映され、本発明における効果を発揮するため、ヤング率の測定によって知ることができる。本発明においては、多孔質体は、ヤング率50〜125GPaのものをいい、より好ましくは50〜100GPa、最も好ましくは50〜90GPaである。本実施形態においては、半導体素子と配線電極との熱応力を効果的に緩和するために、多孔質体のヤング率は50〜90GPaであることが好適である。
銅CNT複合材料は、その断面を走査型電子顕微鏡(SEM)で4000倍で観察すると、多孔質であることが確認できる。上記のヤング率が実現されれば、空孔の大きさおよび空孔率等は特に制限されない。
また、本実施形態における銅CNT複合材料2の好ましい厚さは、熱応力を効果的に緩和するために、10〜300μmであることが好ましく、より好ましくは50〜200μmである。
銅CNT複合材料が多孔質体となるのは、マトリックス材である銅と微粒子であるカーボンナノチューブの濡れ性が悪いことによる。そのために製造工程においてカーボンナノチューブが銅をはじき、両者の界面に空孔が生じ、全体が多孔質体となる。
図2は、銅CNT複合材料中の空孔の様子を模式的に示した図である。図2に示すように、銅CNT複合材料において、マトリックス材4中にはカーボンナノチューブ6が含まれている。マトリックス材4とカーボンナノチューブ6との濡れ性の悪さから、両者の界面には、製造工程において生じた空孔5が多数存在している。
図3は、銅CNT複合材料2の断面をSEMにて1000倍で観察した像である。断面に一様に空孔が存在していることが観察される。図4Aおよび図4Bは、いずれも図3の断面観察像の互いに異なる一部を拡大した図であり、10000倍の観察像である。線状に見えるカーボンナノチューブの周囲に空孔ができている様子が、図4Aおよび図4Bのいずれにも観察される。
本実施形態において、多孔質体を形成するのに好ましい微粒子の例としては、多孔質体を形成するのに適当な銅との濡れ性の関係から、以下のものが挙げられる。すなわち、カーボンナノチューブ、ナノダイヤモンド、フラーレンおよびカーボン繊維の少なくとも一種を使用することができる。しかし、互いの濡れ性の悪さから多孔質体を形成できれば、マトリックス材および微粒子は上記のものに限られない。
銅CNT複合材料は、電解めっき方法によって製造することができる。例えば、銅めっき液にカーボンナノチューブ、光沢剤および界面活性剤を混合して、複合めっき液を調製し、この複合めっき液に金属材料を投入して、電解めっきを施す。その後、得られためっき膜を金属材料からはがし、銅CNT複合材料を得る。より詳細には、特開2008−163376号公報に記載の複合めっき方法を用いることができる。したがって、本実施形態の銅CNT複合材料には、電解めっきの際に使用される微量の光沢剤や滑剤が含まれていてもよい。また、カーボンナノチューブはシリコン等で被覆されていてもよい。
本実施形態に好適な多孔質体を得るには、直径0.4〜150nm、より好ましくは10〜150nm、さらに好ましくは50〜150nmのカーボンナノチューブを使用する。カーボンナノチューブの直径は、透過型電子顕微鏡(TEM)または原子間力電子顕微鏡(AFM)を用いて測定するものとする。カーボンナノチューブの長さとしては、通常数μm〜100μmである。カーボンナノチューブの添加量としては0.001〜10質量%、より好ましくは0.001〜1質量%、さらに好ましくは0.5〜1質量%である。
銅CNT複合材料の線膨張係数については、銅CNT複合材料と銅とを比較すると、カーボンナノチューブを含むことによって銅CNT複合材料の線膨張係数は大きくなる。すなわち、多孔質体はそれ自身も熱によって変形しやすくなるため、銅CNT複合材料自身の熱変形が半導体素子に影響しないように配慮することが好ましい。そのために、従来の機械的強度の補強のためにカーボンナノチューブを添加するような用途に比較して、本実施形態ではカーボンナノチューブの添加量は少量に調整することが好ましい。カーボンナノチューブの添加量は、上記の範囲内に調整することにより、銅CNT複合材料の多孔質体は本実施形態に好適な線膨張係数となる。
材料Cの好適な線膨張係数としては、12×10−6/K以上、22×10−6/K未満の範囲であり、好ましくは、12×10−6/K〜20×10−6/K、より好ましくは、12×10−6/K〜15×10−6/Kの低線膨張係数を有することが望ましい。
特に、マトリックス材がNiの場合、材料Cの好適な線膨張係数としては、12×10−6/K以上、15×10−6/K未満の範囲であり、好ましくは12×10−6/K〜14×10−6/Kの範囲である。
マトリックス材がCuの場合、材料Cの好適な線膨張係数としては、15×10−6/K以上、22×10−6/K未満の範囲であり、好ましくは16×10−6/K〜19×10−6/Kの範囲である。
更にマトリックス材がAlの場合、材料Cの好適な線膨張係数としては、15×10−6/K〜20×10−6/Kの範囲が好適である。
材料Cの好適な線膨張係数が上記範囲内であれば、材料Aと材料Bとの間に、上記範囲の低線膨張係数の材料Cを介在させることにより、熱応力の発生を緩和することができる。その結果、積層構造体の熱応力による損傷等を防止でき、耐久信頼性を向上することができる。
前述のようにマトリックス材がCuの場合、材料Cの好適なヤング率としては、50〜125GPa、好ましくは50〜90GPaの範囲である。
更にマトリックス材がAlの場合、材料Cの好適なヤング率としては、70〜100GPa、好ましくは70〜80GPaの範囲である。
材料Cの好適なヤング率が上記範囲内であれば、材料Aと材料Bとの間に、上記範囲の材料Cを介在させることにより、材料Cの上下に配置する材料Aないし材料Bに発生する熱応力を緩和することができる。その結果、積層構造体の熱応力による損傷等を防止でき、耐久信頼性を向上することができる。
上記のとおり、本発明の好ましい実施形態を説明してきたが、本発明は上記の実施形態に制限されない。図1では、半導体素子1が銅CNT複合材料2と接する面積は、銅CNT複合材料2が配線電極3と接する面積より小さく描かれているが、逆であってもよい。また半導体素子1、銅CNT複合材料2および配線電極3がすべて同じ大きさであってもよい。要は、半導体素子1と配線電極3との間の熱応力を十分緩和できる程度に、銅CNT複合材料2の少なくとも一部が両者に接触していればよい。
材料Aの半導体素子としては、SiCを使用したものに限られず、GaAs、Si等従来公知の素材の素子に本発明は適用できる。また、材料Aとしては、半導体素子(半導体チップ)以外にも、種々の表面実装素子(チップ部品)、例えば赤外線受光素子、側面発光ダイオード、水晶発振子なども利用可能である。そして、材料Aの好適な線膨張係数としては、2.6×10−6/K〜8×10−6/K、好ましくは、2.6×10−6/K〜6.8×10−6/K、より好ましくは、2.6×10−6/K〜4.5×10−6/Kの範囲にあることが望ましい。材料Aの好適な線膨張係数が上記範囲内であれば、半導体素子(半導体チップ)などの材料Aと材料Bとの間に、後述する材料Cを介在させることにより、高温動作される半導体素子の材料Aにより材料Bが変形することで発生する熱応力を、当該材料Cにより緩和することができる。その結果、積層構造体の熱応力による損傷等を防止でき、耐久信頼性を向上することができる。材料Bの配線電極材料としては、銅に限られず、アルミニウム、銅、銀、金およびモリブデン並びにこれらの合金から選ばれた少なくとも一種に本発明は適用できる。この場合、5.1×10−6/K〜23.5×10−6/Kの線膨張係数を有することが望ましい。
材料Bの好適な線膨張係数が上記範囲内であれば、相対的に小さい線膨張係数を有する半導体素子(半導体チップ)などの材料Aと、相対的に大きな線膨張係数を有する配線電極(金属材料)の材料Bとの間に、後述する材料Cを介在させることによって、材料Cの材料Bに接している側においても材料Bにより材料Cの変形が抑えられ、あまり変形せず、材料Aに加わる熱応力を材料Bにより緩和できる。その結果、材料Aと材料Bとの間の熱応力を緩和することができ、積層構造体の熱応力による損傷等を防止でき、耐久信頼性を向上することができる。
また、多孔質体に含まれる微粒子としてカーボンナノチューブ以外の材料、カーボン繊維、フラーレン等の添加量についても、従来の補強材としての用途の場合よりも少量であることが好ましい。添加量としては0.001〜10質量%、より好ましくは0.001〜1質量%、さらに好ましくは0.1〜1質量%である。その理由は、カーボンナノチューブの場合について上述したものと同様である。
また、材料Aと材料Bとがα<αの関係を満たしていれば、本発明の用途は半導体デバイスに限られない。例えば、樹脂製の部品を金属板の上に固定するなど、温度変化が想定される環境で、線膨張係数差が大きい材料同士を接合する場合にも本発明は適用できる。
以上説明してきたように、本発明は、以下のような効果を示す。
(a)線膨張係数差のある材料Aおよび材料Bの間に、導電性を有し多孔質体である材料Cを挿入することにより、高温の環境においてもその上下の材料の熱応力を効果的に緩和できる。
(b)導電性を有するマトリックス材と微粒子とを含むことにより、導電性を有し熱応力緩和に好適な多孔質体が製造できる。
(c)半導体素子および配線電極に本発明を適用することにより、高温の動作環境や半導体素子からの発熱があっても、素子と電極との間に生じる熱応力により半導体素子が損傷するのを防止し、信頼性の高い半導体デバイスを実現できる。
(d)マトリックス材が銅であると、多孔質体が半導体実装に好適な導電性を有する。
(e)微粒子がカーボンナノチューブ、ナノダイヤモンド、フラーレンおよびカーボン繊維の少なくとも一種であると、半導体素子の実装構造に好適な多孔質体となる。
(f)電解めっきを用いることにより、熱応力緩和に好適な多孔質体を製造できる。
以下、本発明を実施例および比較例を通して説明する。
(実施例1および2)
後掲の表1に示すように、材料AとしてSiC(大きさ:5mm×5mm×0.3mm)、材料BとしてCu(大きさ:13mm×13mm×0.5mm)を準備した。材料BしてのCuは圧延材であり、材料を圧延ロール間に挟んで薄く延ばした後、焼鈍することによって材料表面に再結晶集合組織、即ち「特定の優先方位を持った、細かい結晶粒が集まった組織」を形成したものである。材料Cとしては、銅マトリックス中にそれぞれ表1に示す添加量のマルチウォールカーボンナノチューブ(MWCNT;直径150nm)を含む多孔質体(大きさ:7mm×7mm×0.027mm)を準備した。
多孔質体は、特開2008−163376号公報に記載の電解めっき方法によって製造した。めっき条件は以下の通りとした。
電流密度:1A/dm
めっき時間:60分
PH:約7
めっき浴温度:約50℃
これらの材料の平均線膨張係数α、αおよびαを、熱機械分析装置(Thermal Mechanical Analysis; TMA)による測定で求めた。昇温、降温速度は5℃/分で、23〜300℃の平均線膨張係数を求めた。
また、これらの材料のヤング率σ、σおよびσをJIS Z 2280:1993(金属材料の高温ヤング率試験方法)に準じ、但し高精度ビデオ伸び計を用いた引張試験により室温(25℃)でそれぞれ測定した。この測定は、試験速度1.0mm/min、標点間距離25mmにより行った。
測定結果は、材料と共に表1に示す。これらの測定結果を基に、材料A、材料C、材料Bを積層した場合の、材料Cの熱応力緩和層としての効果について後述するように考察した。
(実施例3および4)
材料Cとして銅マトリックス中に表1に示す添加量の炭素繊維を含む多孔質体を用いた以外は、実施例1と同様に材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。
(実施例5および6)
材料BとしてAl、材料Cとして銅マトリックス中に表1に示す添加量のフラーレン(C60)を含む多孔質体を用いた以外は、実施例1と同様に材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。
(比較例1)
従来技術との比較のため、比較例1では材料CとしてSn−37Pbはんだを用いた。それ以外は、実施例1と同様にして、材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。
(比較例2)
比較例2では、材料Cとして多孔質体ではない銅箔として銅めっき膜を用いた以外は、実施例1と同様にして、材料A、材料B、材料Cを準備し線膨張係数およびヤング率をそれぞれ測定した。測定結果を表1に示す。なお、銅圧延材の材料Bと銅めっき膜の材料Cとでヤング率が異なるのは、それぞれの製法の違いにより金属の組織が異なるためと考えられる。
表1に示すように、SiCとCu、SiCとAlでは、SiC4.5×10−6/Kに対して、Cu16.6×10−6/K、Al23.5×10−6/Kと、線膨張係数差が大きい。そのため、SiCとCuまたはAlを直接積層すると、温度の上昇によってSiCにクラックが入るおそれがある。一方、実施例1〜6において多孔質体の材料Cは、ヤング率が65〜90GPaと、例えばCuの120GPaに比較して低弾性を示すことが分かる。したがって、実施例1〜6の多孔質体を間に挿入することにより、SiCとCuまたはAlとの熱応力を緩和できることが分かる。
比較例1では、はんだを使用しているために、ヤング率は小さく最も低弾性である。しかしながら、上述のようにはんだは融点が低いため、300℃付近の高温の環境で使用することはできない。比較例2では、材料Cとしての多孔質体ではない銅めっき膜は、ヤング率が95GPaと高くなっている。そのため、SiCと配線電極のCuとの間の熱応力を緩和するには弾性は十分ではない。
1 半導体素子、
2 銅CNT複合材料、
3 配線電極、
4 マトリックス材、
5 空孔、
6 カーボンナノチューブ、
10 積層構造体。

Claims (2)

  1. 半導体素子である材料Aと、アルミニウム、銅、銀、金およびモリブデン並びにこれらの合金からなる群から選ばれた少なくとも一種の配線電極である材料Bと、材料Aと材料Bとの間に挟まれた、Cu、Ni、またはAlであるマトリックス材とナノダイヤモンド、フラーレン、カーボン繊維およびカーボンナノチューブからなる群から選ばれた少なくとも一種の材料からなる微粒子とからなる材料Cとからなり、材料Aの線膨張係数α および材料Bの線膨張係数α が、α<αの関係を満たし、材料Cが導電性を有し、ヤング率が50〜90GPaである多孔質体であることを特徴とする積層構造体。
  2. 前記材料Cが、電解めっきによって形成されている請求項1に記載の積層構造体。
JP2009116982A 2009-05-13 2009-05-13 実装構造 Active JP5096410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009116982A JP5096410B2 (ja) 2009-05-13 2009-05-13 実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116982A JP5096410B2 (ja) 2009-05-13 2009-05-13 実装構造

Publications (2)

Publication Number Publication Date
JP2010267744A JP2010267744A (ja) 2010-11-25
JP5096410B2 true JP5096410B2 (ja) 2012-12-12

Family

ID=43364482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116982A Active JP5096410B2 (ja) 2009-05-13 2009-05-13 実装構造

Country Status (1)

Country Link
JP (1) JP5096410B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350972B2 (ja) * 1992-10-09 2002-11-25 富士通株式会社 半導体結晶の接着方法
JP3827569B2 (ja) * 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 微細パターン接続用回路部品およびその形成方法
JP4509673B2 (ja) * 2004-07-01 2010-07-21 株式会社フジクラ 電子部品及びその製造方法、並びに電子装置
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2008258547A (ja) * 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010267744A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
EP1956110B1 (en) Metal-based composite material containing both micro-sized carbon fiber and nano-sized carbon fiber
JP5579928B2 (ja) 半導体装置およびその製造方法
JP5202333B2 (ja) 放熱基板およびこれを用いた電子装置
US7038313B2 (en) Semiconductor device and method of manufacturing the same
US20110103020A1 (en) Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices
JP4992461B2 (ja) 電子回路装置及び電子回路装置モジュール
EP2188835B1 (en) Semiconductor device
US10424529B2 (en) Ceramic circuit board
US20190229083A1 (en) Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
JP7172319B2 (ja) 放熱構造体、電子装置、及び放熱構造体の製造方法
US20210381110A1 (en) Transient liquid phase bonding compositions and power electronics assemblies incorporating the same
Zhang et al. Effects of sintering pressure on the densification and mechanical properties of nanosilver double-side sintered power module
JP2006228804A (ja) 半導体モジュール用セラミックス回路基板及びその製造方法
JP2008198706A (ja) 回路基板、その製造方法およびそれを用いた半導体モジュール
WO2010087432A1 (ja) 放熱基体およびこれを用いた電子装置
TWI762747B (zh) 包覆材及其製造方法
JP5420078B2 (ja) 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法
JP5096410B2 (ja) 実装構造
JP5010640B2 (ja) 金属基複合材料を使用した積層構造体
JP2012074591A (ja) 回路基板および電子装置
JP2009043981A (ja) 電子部品用セラミックス基板及びその製造方法
JP4935753B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
Kuang et al. Enhanced interface heat transfer based on gallium-based liquid metal infiltrated into vertically aligned copper nanowire arrays
JP7238586B2 (ja) 導電性放熱フィルム、導電性放熱フィルムの製造方法、及び電子装置の製造方法
Chen et al. Novel Ag salt paste for large area Cu-Cu bonding in low temperature low pressure and air condition

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3