JP5090209B2 - プラズマcvd装置 - Google Patents
プラズマcvd装置 Download PDFInfo
- Publication number
- JP5090209B2 JP5090209B2 JP2008044594A JP2008044594A JP5090209B2 JP 5090209 B2 JP5090209 B2 JP 5090209B2 JP 2008044594 A JP2008044594 A JP 2008044594A JP 2008044594 A JP2008044594 A JP 2008044594A JP 5090209 B2 JP5090209 B2 JP 5090209B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- waveform
- frequency
- plasma
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005268 plasma chemical vapour deposition Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 37
- 239000007789 gas Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 239000002131 composite material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Description
特に、半導体基板の大面積化に伴い、大面積にて均一の膜質で膜の堆積を行う必要性が多くなってきている。そのため、成膜を行うための交流電力を、大面積において均一な成膜が可能な低周波(1MHz近傍)により供給することが行われている。
成膜面内における放電の偏りに関しては、最終的に製造された半導体装置の品質がばらつくこととなり、安定した半導体装置の製造が行えなくなる。
また、異常放電に関しては、半導体装置に形成される膜が不良状態となり、また低周波電力が印加されている電極自体にも損傷を与え、以後の成膜が良好な状態にて行えなくなるため、損傷が生じた電極を交換する必要がある。
図7に示す回路により、電力波形の包絡線形状をパルス形状とし、プラズマCVD装置の電極に供給する構成とすることにより、異常放電を抑制することができる。
この図7において、低周波電源100とFET101のゲートとの間に、スイッチ手段102を介挿し、このスイッチ手段102を一定の周期にてオン/オフ制御することにより、FET101のゲートに対して、上記一定の周期にて間欠的に低周波電力(800kHz)のパルスを供給する構成としている。この図7におけるスイッチ手段102をオンオフする周期と、そのディユーティ比により、図8に示すように任意の周期及びデューティ比の包絡線形状を有する電力を供給することができる。
しかしながら、連続放電状態の場合と同様に、放電面内における放電の偏り(異常放電)が発生する。
上述した異常放電は、放電が行われる環境により異なると考えられるが、パルスがオン状態、すなわち放電が行われている時間が一定以上となると連続放電に近い状態となる。
このガスの分解効率を向上させるため、連続放電の場合に比較して高いパワーにより放電し、かつ異常放電の発生を抑制させるため、放電状態とするパルスのオン時間を短く、すなわちパルス周波数を高くする必要がある。
しかしながら、間欠放電を制御するパルス周波数を高くして放電を行うと、低周波電源(RF電源)の反射波Prが増大し、プラズマ発生に寄与するパワーを増加させることができない。
すなわち、側波が反射波となり低周波電源に対するフィードバック信号となり、低周波電源は反射波が入力されると出力するパワーを低下させることとなる。
そして、パルス周波数を高くするほど側波成分が多くなり、これに伴って反射波のパワーが大きくなり、低周波電源が出力するパワーを低下させるので、プラズマを発生させる十分なパワーを供給できなくなる。
しかしながら、低周波電源とプロセスチャンバーに設けられた電極(上部側)との間には、図11に示すように、インピーダンスの整合調整を行うマッチング回路(マッチングネットワーク)が設けられている。
このマッチング回路は、伝送周波数特性を有し、すなわち整合用に調整された周波数のみを通過させる特性を有している。
したがって、例えば、800kHzの低周波に対応してインピーダンス整合されたマッチング回路は、その800kHz近傍以外の前後における周波数の信号を伝達することができず、反射波としてしまう。
このため、上記側波成分の多くは、マッチング回路を通過せずに熱としてエネルギが損失されるか、または低周波電源に対する反射波となる。
したがって、マッチング回路を通過する波形は、低周波電源から図7の回路を介して出力される矩形形状が歪んだ波形形状に変化され、上記プロセスチャンバーに設けられた電極へ伝達される。
上述した伝達状態は、低周波の周波数である基本周波数と、パルス周波数とが近い数値ほど顕著になり、結果的に約75%程度のエネルギがマッチング回路を通過することができず、高いパワーがプロセスチャンバーの電極に対して伝達されない。
しかしながら、電力波形の包絡線が矩形波の場合のように多くの側波ではないが、この変調に用いた交流波形の周波数に対応した側波が生じ、理論上において基本周波数以外に2本の側波が存在することになる。
この交流波形による側波成分に対するマッチング回路の伝達特性の問題は、すでに述べた矩形状パルスによる側波成分の場合と同様であり、通過後の波形は歪んでしまい、十分なパワーをプロセスチャンバーの電極に対して伝達することができない。
上述した構成により、本発明のプラズマ発生装置は、各交流電源から連続した電力を出力するため、整合回路からの反射が無く、交流電源が反射波により出力を低下させるフィードバック制御を行わなくなるため、成膜速度の向上に対し、十分なパワーをプロセスチャンバーの電極に対して出力することができる。
また、本発明のプラズマ発生装置は、整合回路に交流電源から連続波として電力が入力されるため、側波が入力されたときのように、反射波及び内部による熱エネルギへの変換が起こらず、十分なパワーをプロセスチャンバーの電極に対して出力することができる。
また、本発明のプラズマ発生装置は、整合回路(マッチング回路)と、各交流電源の出力する電力を合成する電極との間にバンドパスフィルタを設けたため、整合回路に対し、自身以外の周波数成分が入ることがなく、整合回路が連続波として制御を行うことが可能なため、十分なパワーをプロセスチャンバーの電極に対して出力することができる。
また、本発明によれば、電極にて複数の周波数の交流波形を合成するため、各マッチング回路に対し、基本周波数のみの交流波を供給するため、マッチング回路から交流電源に対する反射波が基本的に存在しないため、交流電源が設定された高いパワーの電力を出力することが可能となる。
以下、本発明の一実施形態によるプラズマ発生装置を用いたプラズマCVD装置を図面を参照して説明する。図1は同実施形態によるプラズマCVD装置の構成例を示すブロック図である。
この図において、プラズマ発生装置は、交流電源11、12、13、…、1nと、マッチング回路21、22、23、…、2nと、バンドパスフィルタ31、32、33、…、3nと、上部電極4a及び下部電極4bからなる対向電極4とから構成されている。
また、プラズマCVD装置は、上記プラズマ発生装置に加えて、プロセスチャンバー5、真空ポンプ6、排気部7、ガス供給部8から構成されている。ここで、上記上部電極4aは中空構造となっており、ガス供給部8から供給される原料ガスがこの中空部に入り、上部電極4aの底部に複数明けられた穴Hから、下部電極4bの上面に対して面内均一に原料ガスがシャワー状に供給される。
マッチング回路21、22、23、…、2n各々は、それぞれ交流電源11、12、13、…、1nに接続され、基本周波数F1、F2、F3、…、Fnにおける対向電極4との整合用に設定されている。
バンドパスフィルタ31、32、33、…、3n各々は、一端がそれぞれ対応するマッチング回路21、22、23、…、2nに接続され、他端が全て同一の上部電極4aに接続されている。
マッチング回路21、22、23、…、2n各々に対して、それぞれ対応する交流電源11、12、13、…、1nが基本周波数の電力を連続波として出力している。このため、従来例のように、電力波形の包絡波がパルス状としてマッチング回路に供給されていないので、本実施形態においては、パルス周波数に対応した側波が生じることがなく、マッチング回路21、22、23、…、2nから、各交流電源11、12、13、…、1nに反射波が戻ることがなく、マッチング回路におけるパワーのロスが無く、任意のパワーを対向電極4に供給することができる。
すなわち、バンドパスフィルタ31、32、33、…、3n各々は、対応するマッチング回路に対して整合用に調整された基本周波数以外の周波数が入力され、誤った整合処理が行われないように、他の対応していない基本周波数の信号が、逆流としてマッチング回路に入力されないようにガードとして設けられている。
上部電極4aには上記プラズマ発生装置から電力が印加され、下部電極4bは接地されている。上部電極4aに印加された電力により、上部電極4a及び下部電極4bとの対向する空間内に供給された原料ガスの原子、あるいは分子が電離され、プラズマ化した後、下部電極4b上面に配置された基板の表面にて反応し、成膜が行われる。
ガス供給部8は、設定された種類の原料ガスを、それぞれ設定された流量値にて、上部電極4a及び下部電極4bとの対向する空間内に供給する。
また、下部電極4bの内部には、ヒータ9が設けられており、成膜条件のひとつである基板温度の調整を行う。
排気部7は、ガス供給部8から供給される余分な原料ガスの排気を行う。
図2は、電力S1、S2を同一の振幅値(パワー値)とし、基本周波数F1=800kHz、基本周波数F2=900kHzとして、合成した合成電力の波形を示す波形図である。
図2に示す合成電力の波形の包絡線は、ほぼ100kHzのサイン波の波形形状となり、ゼロクロスをしていることから、プラズマ発生に必要な振幅以下の状態において、プラズマは発生しないため、間欠的にプラズマを発生させることができる。
図3に示す合成電力波形の包絡線は、合成する周波数が離れすぎると、図2の場合と異なり、サイン波形とはならず、乱れた波形となる。
このことから、合成する2つの周波数の差は、1MHz以下の場合、1kH〜100kHzの範囲内とすることが適当であることがわかる。
この条件は、後に述べるように、合成する電力の周波数が3つ以上の場合にも同様であり、合成に用いる電力の基本周波数が1MHz以下の場合、それぞれの電力の基本周波数の差が1kHzから100kHzの範囲内とする必要がある。
図4からわかるように、合成電力波形の包絡線の周波数が図2の波形に比較して低下し、一方、ピーク値のパワーが上昇している。このため、合成する各電力の振幅比を調整することにより、波形の形状を変化させることができることがわかる。
このため、例えば、合成電力の振幅のピーク値を少し低下させたい場合、一方の電力波形の振幅のピーク値を「0」となるまで低下させなくとも、合成する各電力各々の振幅値の比を代えることにより、波形を任意に低下させることができる。
ここで、電力S1、S2及びS3の振幅として、電力S2の振幅を「1」とした場合、電力S1及び電力S3の振幅を「0.5」としている。これにより、図5の合成電力は、図2及び図4に示すサイン波形状の包絡線でなく、振幅が「0」である時間が発生し、パルス形状に近い包絡線となり、図7により発生される電力波形の包絡線形状に近くなる。
すなわち、パルス波形は多くの異なる周波数のサイン波が合成されたものであるため、任意のパルス形状の包絡線を有する合成電力の形成は、複数の異なる基本周波数の電力の波形を合成することにより実現でき、放電オフ(放電が行われない)の状態にある時間幅を容易に制御することができる。
したがって、本実施形態のプラズマ発生装置は、上部電極4aに対して供給する合成電力の波形を調整する際、交流電源11、12、13、…、1nから必要な波形を合成するために必要な複数の交流電源の組合せを選択し、選択した交流電源各々の電力のパワーを制御することにより、必要な合成電力波形の包絡線の波形(周期及びデューティ)及びピーク値のパワーを有する合成電力を生成する。
次に、応用例として、図1のプラズマCVD装置において、交流電源11及12の2つの交流電源を用いて、それぞれの電力S1及びS2を合成した合成電力により、ガラス基板100上にシリコン窒化膜の成膜を行った。
成膜条件としては、図2に示す合成電力と同様に、電力S1及びS2のピーク値の振幅を同様とし、基本周波数F1=800kHz、基本周波数F2=900kHzとし、合成電力波形の包絡線が100kHzの理想的なサイン波形となるよう変調してプラズマを発生させて、成膜処理を行った。
このとき、電力S1、S2及びS3の合成ポイントの上部電極4aにおける電圧値と、マッチング回路21、22及び23それぞれから読み取ったインピーダンス値とから計算した電力値は、交流電源11、12、13それぞれの出力電力合計値とほぼ同一となり、電力ロスが非常に少ないことが測定結果として得られた。
また、合成ポイントにおける合成電力のパワーは25kWであり、通常の連続放電において異常放電を発生させる電力値であるが、本実施形態の場合には異常放電を生じずに、成膜速度を電力に対応して向上させることができた。
上述したように、基本周波数が1MHz以下と低いため、上記ガラス基板のような大型基板であったとしても、電力の定在波の影響を受けずに、基板面内の成膜速度分布が±5%範囲内に収まり、良好な膜厚分布の膜を形成することができた。
したがって、本発明は、シリコン窒化膜の成膜のように比較的大電力が必要なプロセスでの異常放電を抑制することに対しても、またアモルファスシリコンの成膜のように比較的小電力のプロセスにも、成膜処理における膜へのダメージ(損傷)を低減させ、このダメージによるパーティクル発生を抑制するためにに有効である。
21,22,23,2n…マッチング回路
31,32,33,3n…バンドパスフィルタ
4…対向電極
4a…上部電極
4b…下部電極
5…プロセスチャンバー
6…真空ポンプ
7…排気部
8…ガス供給部
9…ヒータ
H…穴
Claims (4)
- 異なる基本周波数の電力を出力する複数の交流電源と、
前記交流電源各々の出力に設けられた複数の整合回路と、
2つの電極が対向して設けられたプラズマ反応器の対向電極と、
該対向電極のいずれか一方の電極と、前記整合回路各々との間に設けられ、それぞれ対応する前記交流電源の前記基本周波数を通過帯域の中心周波数とする複数のバンドパスフィルタとを有し、
各々の前記交流電源の出力するそれぞれの電力を、前記対向電極のいずれか一方の電極に対して同時に印加し、複数の基本周波数の電力を混合し、複数の基本周波数を合成した合成電力によりプラズマを発生させ、
いずれの周波数の前記交流電源を使用し、使用する交流電源の出力する電力のパワーを調整することにより、前記電極に対して供給する合成電力の波形及びパワーを制御し、
前記交流電源を2個用いて、前記交流電源それぞれの基本周波数を1MHz以下とし、一方の交流電源の基本周波数と、他方の交流電源の基本周波数との差を1〜100kHzの範囲内とすることを特徴とするプラズマ発生装置。 - 前記請求項1記載のプラズマ発生装置を用い、
前記対向電極の他方を、薄膜を形成する基板を配置する基板配置電極とし、
前記薄膜を成膜する原料ガスを、前記対向電極間に供給するガス供給部を有することを特徴とするプラズマCVD装置。 - 前記ガス供給部が原料ガスとしてSiH4(モノシラン)と、NH3(アンモニア)とを供給し、前記基板にシリコン窒化膜を成膜することを特徴とする請求項2に記載のプラズマCVD装置。
- 前記ガス供給部が原料ガスとしてSiH4(モノシラン)を供給し、前記基板にシリコン膜を成膜することを特徴とする請求項2に記載のプラズマCVD装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044594A JP5090209B2 (ja) | 2008-02-26 | 2008-02-26 | プラズマcvd装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044594A JP5090209B2 (ja) | 2008-02-26 | 2008-02-26 | プラズマcvd装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012028802A Division JP2012109605A (ja) | 2012-02-13 | 2012-02-13 | プラズマcvd装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206159A JP2009206159A (ja) | 2009-09-10 |
JP5090209B2 true JP5090209B2 (ja) | 2012-12-05 |
Family
ID=41148168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008044594A Active JP5090209B2 (ja) | 2008-02-26 | 2008-02-26 | プラズマcvd装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5090209B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101789613B1 (ko) * | 2016-02-03 | 2017-11-20 | 주식회사 영신알에프 | 임피던스 변환기를 구비한 고주파 상압 플라즈마 발생장치 |
JP6782360B2 (ja) * | 2017-06-28 | 2020-11-11 | 株式会社日立国際電気 | 高周波電源装置及びそれを用いたプラズマ処理装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3377773B2 (ja) * | 2000-03-24 | 2003-02-17 | 三菱重工業株式会社 | 放電電極への給電方法、高周波プラズマ発生方法および半導体製造方法 |
-
2008
- 2008-02-26 JP JP2008044594A patent/JP5090209B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009206159A (ja) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2002344594A1 (en) | Method and device for generating uniform high-frequency plasma over large surface area used for plasma chemical vapor deposition apparatus | |
JP2008047938A (ja) | 高周波プラズマcvd装置と高周波プラズマcvd法及び半導体薄膜製造法。 | |
JP4547711B2 (ja) | 高周波プラズマcvd装置及び高周波プラズマcvd法 | |
US7141516B2 (en) | High frequency plasma generator and high frequency plasma generating method | |
TW201739160A (zh) | 施加直流脈衝予電漿系統 | |
US8414985B2 (en) | Plasma deposition of a thin film | |
US6503816B2 (en) | Thin film formation by inductively-coupled plasma CVD process | |
TWI674616B (zh) | 電漿處理裝置及電漿處理方法 | |
JP2008300873A (ja) | プラズマ表面処理方法及びプラズマ表面処理装置 | |
KR20200136048A (ko) | 주기적인 고전압 바이어스를 갖는 플라즈마 강화 cvd | |
WO2010013624A1 (ja) | 電流導入端子と、該電流導入端子を備えたプラズマ表面処理装置及びプラズマ表面処理方法 | |
CN107432076A (zh) | 微波等离子体处理装置 | |
KR100712124B1 (ko) | 용량결합형 플라즈마 처리 장치 | |
JP5090209B2 (ja) | プラズマcvd装置 | |
JP2002069653A (ja) | 薄膜形成方法、薄膜形成装置及び太陽電池 | |
JP2012109605A (ja) | プラズマcvd装置 | |
JP2012174668A (ja) | 高周波電力供給装置、プラズマ処理装置、及び半導体薄膜の製造方法 | |
TW202025198A (zh) | 用於多等離子處理腔的射頻系統 | |
JP5496073B2 (ja) | 微結晶半導体薄膜製造装置および微結晶半導体薄膜製造方法 | |
JP2022136227A (ja) | プラズマcvd装置 | |
JP4692878B2 (ja) | プラズマcvd装置 | |
JP2007103970A (ja) | 電極への電力供給方法、該電力供給方法を用いたプラズマ表面処理方法及びプラズマ表面処理装置 | |
JP4576190B2 (ja) | プラズマ処理装置 | |
JP5489803B2 (ja) | 高周波プラズマ発生装置およびこれを用いた薄膜製造方法 | |
WO2024212422A1 (zh) | 大面积双频异质结太阳能电池薄膜沉积方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5090209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |