JP5083019B2 - コンピュータシステム、プログラム - Google Patents

Description

本発明は、コンピュータシステムのシステム起動時に、マスターとして機能する補助記憶装置が正常に作動しないときにもブート処理を中止せずに継続させる技術に関する。

従来より、ＯＳ（Operating System）やアプリケーション等をインストールするための補助記憶装置であるハードディスクドライブが、周辺機器として接続されたコンピュータシステムが知られている。

一般に、パーソナルコンピュータシステム（以下、コンピュータシステム）は、ＣＰＵや主記憶装置等が筐体に内蔵されたパーソナルコンピュータ本体と、入出力装置としてのキーボード、ディスプレイ、マウス等とから主に構成される。パーソナルコンピュータ本体の筐体内には、さらに、補助記憶装置としてのハードディスクドライブ（ＨＤＤ）や、ＣＤ−ＲＯＭドライブ等が、前記ＣＰＵからシステム全体を統括的に制御するために、いわゆるマザーボードに接続され搭載されている。よって前記マザーボードには、前記ＣＰＵ、前記ＣＰＵから前記接続された装置を動作設定したり制御する処理プログラムであるＢＩＯＳ(Basic Input-Output System)を組み込んだＲＯＭ、及び、前記ＯＳやアプリケーション等が動作するＲＡＭが搭載されている。

ハードディスクは、直接マザーボードに接続されるか又はインターフェースカードを通じてマザーボードの拡張バススロットに接続される。したがって、ハードディスクは、多種のインターフェイス構造で製造されており、インターフェイス構造の代表的なものとしては、ＩＤＥ（Integrated Drive Electronics）接続並びにＳＣＳＩ(Small Computer System Interface)接続等がある。

ＳＣＳＩ接続対応のＳＣＳＩ機器は、高密度で且つ高速なアクセスが可能であり、従来、高性能なパーソナルコンピュータではＳＣＳＩ機器が使用されていた。なお、上述した説明は、例えば特許２５５４４５７号の段落（０００２）〜（００１０）にも詳細に解説されている。

しかしながら、現在のＩＤＥ機器は、ＳＣＳＩ機器とほぼ同等のアクセス速度、記憶密度を達成し、しかも、ほとんどのマザーボードにＩＤＥ機器を接続可能なインターフェイスが予め具備されていること、ＳＣＳＩ機器に比べ安価であること等から、近年では急速に普及している。

ここで、ＩＤＥ機器のマザーボードへの接続構造としては、一般的なマザーボードには、プライマリＩＤＥ並びにセカンダリＩＤＥと呼ばれる２つのインターフェイスがコネクタとして設けられており、この各インターフェイスに、さらに、マスター及びスレーブ用の２つのコネクタが設けられたフラットケーブルを装着することで、２台のマスター装置および２台のスレーブ装置の計４台のＩＤＥ機器を接続することができる。接続された各ＩＤＥ機器には、別系統の電源ケーブルを通じて電源より電力が供給される。

前記接続構造のマザーボードを具備するコンピュータシステムにおいて前記ＯＳの起動に使用できるハードディスクドライブ、すなわちブート（予め記憶されたブートローダプログラムを読み出してブート処理を実行）可能なカレントドライブは、一般的なＢＩＯＳ（例えば、ＩＢＭ（商標）互換機のＢＩＯＳ）の設定では、前記プライマリのマスター用のコネクタに接続されたハードディスクドライブに限定される。よって、前記ブートローダプログラム以外に、前記ＯＳやアプリケーション等も、一般的にはカレントドライブに記憶されている。

ところで、上述した従来のコンピュータシステムには、次のような課題があった。すなわち、前記カレントドライブに故障が発生した場合には、前記ＣＰＵは、ブートローダプログラムを前記カレントドライブから読み出せずに前記ブート処理を正常に実行できない。よって、前記ブート処理が行われなければ、前記ＯＳは正常に初期起動できなくなるのでコンピュータシステムも正常に起動しなくなる。

この場合、前記システムの復旧には、前記故障したハードディスクが収容された筐体の一部のキャビネットを取り去る作業、電気的な配線作業を含む新しいハードディスクとの交換作業、及び新しいハードディスクへのＯＳプログラムやアプリケーションプログラムのインストール作業等が必要である。したがって、特にコンピュータ関連の知識にあまり詳しくないユーザにとっては、ハードディスクの交換作業は、多大な時間を要する困難な作業であった。

そこで、特許文献１には、実際にデータ処理が行われていたハードディスクに故障等が発生した場合でもシステムの復旧を容易に行うために、ＩＤＥデバイスのマスターとスレーブを切り替えてブートを実行する技術が開示されている。具体的には、特許文献１に記載のコンピュータシステムは、ＲＡＭ、ＣＰＵ、ＢＩＯＳ等が少なくとも実装されたマザーボードと、このマザーボードにＩＤＥインターフェイスを通じて接続される２台のＨＤＤと、これらＨＤＤやＣＤ−ＲＯＭに電力を電源ケーブルを通じて供給するための電源と、電源から２台のＨＤＤへの電力供給の切替制御を行うための電源切替回路と、これらマザーボードや２台のＨＤＤを収容できる筐体としてのケースと、ケースの外側に設けられているとともに、ケースの内部で電源切替回路に電気的に接続され、ＨＤＤへの電力供給の切替えをユーザが手動で行うためのトグルスイッチと、を具備する。
特開２００１−１８４１４８号公報

ところで、この種のコンピュータシステムでは、システム起動時にブート処理を実行する。具体的には、マスターとして機能する補助記憶装置には、ＯＳをロードするためのブートローダが格納されており、ＣＰＵが、システム起動時に補助記憶装置それぞれが正常に作動することを確認する。そして、確認後に、ＣＰＵが、マスターとして機能する補助記憶装置からブートローダを読み出して実行することでオペレーティングシステムプログラムをマスターとして機能する補助記憶装置から読み出し、その読み出したオペレーティングシステムプログラムを実行する。

しかし、特許文献１に記載のコンピュータシステムにおいては、ブート処理時にマスターとして機能するＨＤＤが正常に作動しないときには、ブート処理を中止し、マスターおよびスレーブの役割設定を変更した後に、ブート処理を再び実行する必要があり、システム起動に時間がかかっていた。

本発明は、このような課題に鑑みなされたものであり、その目的とするところは、コンピュータシステムのシステム起動時に、マスターとして機能する補助記憶装置が正常に作動しないときにもブート処理を中止せずに継続させる技術を提供することにある。

上記課題を解決するためになされた請求項１に係るコンピュータシステム（１：この欄においては、発明に対する理解を容易にするため、必要に応じて「発明を実施するための最良の形態」欄で用いた符号を付すが、この符号によって請求の範囲を限定することを意味するものではない。）は、オペレーティングシステムプログラムおよび前記オペレーティングシステムプログラムをロードするためのブートローダがそれぞれ格納され、それぞれがマスターまたはスレーブとして機能可能な複数の補助記憶装置（１３）と、前記複数の補助記憶装置と電気的に接続され、システム起動時に前記複数の補助記憶装置それぞれが正常に作動することを確認した後に、前記複数の補助記憶装置のうちのマスターとして機能する補助記憶装置から前記ブートローダを読み出して実行することで前記オペレーティングシステムプログラムを読み出し、その読み出したオペレーティングシステムプログラムを実行するＣＰＵ（１１）と、前記複数の補助記憶装置と電気的に接続される際に、前記複数の補助記憶装置それぞれが正常に作動することを確認する確認処理、および前記複数の補助記憶装置のうちのマスターとして機能する補助記憶装置をスレーブとして機能させるとともに前記複数の補助記憶装置のうちスレーブとして機能する補助記憶装置のうちの何れかをマスターとして機能させるようにそれらの役割を切り替える切替処理を実行可能な確認切替回路（２１）と、前記ＣＰＵと前記複数の補助記憶装置とを電気的に接続させる第一接続状態から前記確認切替回路と前記複数の補助記憶装置とを電気的に接続させる第二接続状態へ切り替え可能な第一アナログマルチプレクサ（１５）と、を備え、前記確認切替回路は、前記システム起動時に前記第一アナログマルチプレクサを前記第一接続状態から前記第二接続状態へ変更させてから前記確認処理を実行し、前記複数の補助記憶装置のうち少なくともマスターとして機能する補助記憶装置が正常に作動していると確認されたときには前記切替処理を実行せずに前記第一アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させ、一方、前記複数の補助記憶装置のうち少なくともマスターとして機能する補助記憶装置が正常に作動すると確認されなかったときには前記切替処理を実行してから前記第一アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させることを特徴とする。

このように構成された本発明のコンピュータシステムによれば、次のように作用する。すなわち、確認切替回路が、システム起動時に第一アナログマルチプレクサを第一接続状態から第二接続状態へ変更させてから、複数の補助記憶装置それぞれが正常に作動することを確認する確認処理を実行する。複数の補助記憶装置のうち少なくともマスターとして機能する補助記憶装置が正常に作動していると確認されたときには、確認切替回路が、そのまま第一アナログマルチプレクサを第二接続状態から第一接続状態へ復帰させる。一方、複数の補助記憶装置のうち少なくともマスターとして機能する補助記憶装置が正常に作動すると確認されなかったときには、確認切替回路が、マスターとして機能する補助記憶装置をスレーブとして機能させるとともにスレーブとして機能する補助記憶装置のうちの何れかをマスターとして機能させるようにそれらの役割を切り替える切替処理を実行してから第一アナログマルチプレクサを第二接続状態から前記第一接続状態へ復帰させる。

つまり、システム起動時に、ＣＰＵの代わりに確認切替回路を一時的に接続して複数の補助記憶装置それぞれが正常に作動するか確認し、マスターが故障時には他の補助記憶装置をマスターに設定するのである。

したがって、コンピュータシステムのシステム起動時に、マスターとして機能する補助記憶装置が正常に作動しないときにもブート処理を中止せずに継続させることができる。
ところで、上述の確認処理においては、補助記憶装置に送信したコマンドへの応答に基づき正常・異常を判断することが考えられる。具体的には、請求項２のように、複数の補助記憶装置それぞれは、外部からの要求に応じて自らが正常であるか否かを診断してその診断結果を示す信号を送信可能であり、確認切替回路が、確認処理を実行する際には、複数の補助記憶装置それぞれに対して正常に作動することを確認するための確認コマンドを送信し、確認コマンドに対する応答に基づき複数の補助記憶装置それぞれが正常に作動するか否かを判断することが考えられる。

なおこの場合、正常である旨の応答を送信した補助記憶装置を正常と判断することが考えられる。具体的には、請求項３のように、確認切替回路が、確認コマンドを送信してから所定時間が経過するまでに確認コマンドに対して正常である旨を示す応答を送信した補助記憶装置を正常であると判断するといった具合である。

また、正常でない旨の応答を送信した補助記憶装置を正常でないと判断することが考えられる。具体的には、請求項４のように、確認切替回路が、確認コマンドを送信してから所定時間が経過するまでに確認コマンドに対して正常ではない旨を示す応答を送信した補助記憶装置を正常ではないと判断するといった具合である。

また、応答を送信しない補助記憶装置を正常でないと判断することが考えられる。具体的には、請求項５のように、確認切替回路が、確認コマンドを送信してから所定時間が経過しても確認コマンドに対する応答を送信しなかった補助記憶装置を正常ではないと判断するといった具合である。

このように構成すれば、補助記憶装置が正常であることをより確実に確認することができる。
ところで、上述の切替処理においては、マスターやスレーブといった役割を変更する指示信号を送信（又は、出力）することが考えられる。具体的には、請求項６のように、確認切替回路が、切替処理を実行する際には、マスターとして機能する補助記憶装置に対してスレーブとして機能するよう指示する第一指示信号を送信するとともに、スレーブとして機能する補助記憶装置の何れか一つに対してマスターとして機能するよう指示する第二指示信号を送信することが考えられる。

なおこの場合、補助記憶装置における役割変更およびリセットの終了を確認するようにするとよい。具体的には、請求項７のように、複数の補助記憶装置それぞれは、外部からの要求に応じて自らの役割を切り替えてリセットを実行したのちに役割の切り替えおよびリセットが終了したことを示す信号を送信可能であり、確認切替回路が、第一指示信号および第二指示信号それぞれに対する応答を受信したら確認処理を再び実行することといった具合である。

このように構成すれば、補助記憶装置における役割変更およびリセットの終了をより確実に確認することができる。
ところで、データ転送の遅延などが発生した場合、上述の確認処理や切換処理が終了する前に、システム起動時にＣＰＵが複数の補助記憶装置それぞれが正常に作動することを確認しようとするおそれがある。このような場合に、マスターとして機能する補助記憶装置が正常に作動しないときには、ＣＰＵがそのマスターとして機能する補助記憶装置が正常に作動しないと認識するためにシステムの再起動が必要となる。

そこで、上述の確認処理や切換処理が終了する前に、システム起動時にＣＰＵが複数の補助記憶装置それぞれが正常に作動することを確認しようとした場合には、確認処理や切換処理が終了した後に、ＣＰＵに代わって、複数の補助記憶装置それぞれが正常に作動することの確認を行うように確認切替回路に要求することが考えられる。

具体的には、上記課題を解決するためになされた請求項８に係るコンピュータシステムは、前記ＣＰＵは、システム起動時に前記複数の補助記憶装置それぞれが正常に作動することを確認するための確認コマンドを送信可能であり、さらに、前記ＣＰＵと電気的に接続される際に、前記確認コマンドを送信したか否かを監視する監視処理、および前記確認コマンドを送信したＣＰＵに代わり、前記確認切替回路に対して前記確認コマンドを送信するよう要求する要求処理を実行可能な監視要求回路（１９，２１）と、前記ＣＰＵと前記第一アナログマルチプレクサとを電気的に接続させる第一接続状態から前記ＣＰＵと前記監視要求回路とを電気的に接続させる第二接続状態へ切り替え可能な第二アナログマルチプレクサ（１７）と、を備え、前記監視要求回路は、システム起動時に前記第二アナログマルチプレクサを前記第一接続状態から前記第二接続状態へ変更させてから前記監視処理を実行し、前記確認切替回路による前記切替処理の実行が終了するまでに前記ＣＰＵが前記確認コマンドを送信しなかった場合には前記要求処理を実行せずに前記第二アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させ、一方、前記確認切替回路による前記切替処理の実行が終了するまでに前記ＣＰＵが前記確認コマンドを送信した場合には前記切替処理の実行が終了した後に前記要求処理を実行してから前記第二アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させることを特徴とする。

このように構成された本発明のコンピュータシステムによれば、次のように作用する。すなわち、監視要求回路が、システム起動時に第二アナログマルチプレクサを第一接続状態から第二接続状態へ変更させてから、ＣＰＵが複数の補助記憶装置それぞれが正常に作動することを確認するための確認コマンドを送信したか否かを監視する。確認切替回路による切替処理の実行が終了するまでにＣＰＵが確認コマンドを送信しなかった場合には、監視要求回路が、そのまま第二アナログマルチプレクサを第二接続状態から第一接続状態へ復帰させる。一方、確認切替回路による切替処理の実行が終了するまでにＣＰＵが確認コマンドを送信した場合には、監視要求回路が、切替処理の実行が終了した後に、ＣＰＵに代わって、確認切替回路に対して確認コマンドを送信するよう要求する要求処理を実行してから、第二アナログマルチプレクサを第二接続状態から第一接続状態へ復帰させる。

つまり、上述の確認処理や切換処理が終了する前に、ＣＰＵが複数の補助記憶装置それぞれが正常に作動することを確認しようとした場合には、確認処理や切換処理が終了した後に前記確認を行うように確認切替回路に要求するのである。

したがって、上述の確認処理や切換処理が終了する前に、ＣＰＵが複数の補助記憶装置それぞれが正常に作動することを確認しようとした場合において、マスターとして機能する補助記憶装置が正常に作動しないときにも、ブート処理を中止せずに継続させることができる。

なお、上述の補助記憶装置の具体例としては、ＨＤＤやＣＦカードが挙げられる。具体的には、請求項９のように、複数の補助記憶装置のうちの少なくとも何れか一つはハードディスクであり、当初はマスターとして機能するよう設定され、複数の補助記憶装置のうちの少なくとも何れか一つはＣＦカードであり、当初はスレーブとして機能するよう設定され、切替処理時には前記確認切替回路によって優先的にマスターとして機能するように設定されることが考えられる。

このように構成すれば、コンピュータシステムのシステム起動時に、マスターとして機能する補助記憶装置としてのＨＤＤが正常に作動しないときにも補助記憶装置としてのＣＦカードをマスターとして機能させることによりブート処理を中止せずに継続させることができる。

なお、請求項１０に示すように、請求項１〜請求項９の何れかに記載の確認切替回路として機能させるための各種処理手順は、コンピュータシステムに実行させるためのプログラムとして実現できる。また、請求項８または請求項９に記載の監視要求回路として機能させるための各種処理手順は、コンピュータシステムに実行させるためのプログラムとして実現できる。

したがって、本発明は、プログラムの発明として実現できる。また、このようなプログラムの場合、例えば、ＦＤ、ＭＯ、ＤＶＤ−ＲＯＭ、ＣＤ−ＲＯＭ、ハードディスク等のコンピュータ読み取り可能な記録媒体に記録し、必要に応じてコンピュータにロードして起動することにより用いることができる。この他、ＲＯＭやバックアップＲＡＭをコンピュータ読み取り可能な記録媒体として本プログラムを記録しておき、ＲＯＭあるいはバックアップＲＡＭをコンピュータに組み込んで用いても良い。

以下に本発明の実施形態を図面とともに説明する。
［第一実施形態］
図１は、コンピュータシステム１の構成を示すハードブロック図である。

［１．コンピュータシステム１の構成の説明］
図１に示すように、コンピュータシステム１は、パーソナルコンピュータ１１（マザーボードに相当）と、ハードディスク／ＣＦカード１３と、アナログマルチプレクサ１５と、アナログマルチプレクサ１７と、Ｉｄｅｎｔｉｆｙ検知回路１９と、制御マイコン２１と、スイッチ回路２３と、を備えている。なお、パーソナルコンピュータ１１とアナログマルチプレクサ１７とはＡ経路を介して電気的に接続され、アナログマルチプレクサ１７とアナログマルチプレクサ１５とはＥ経路を介して電気的に接続され、アナログマルチプレクサ１５とハードディスク／ＣＦカード１３とはＣ経路を介して電気的に接続され、アナログマルチプレクサ１５と制御マイコン２１とはＢ経路を介して電気的に接続され、アナログマルチプレクサ１７とＩｄｅｎｔｉｆｙ検知回路１９とはＤ経路を介して電気的に接続されている。また、これらＡ〜Ｅ経路すべてにはプルアップ抵抗が取り付けられている。

［ハードディスク／ＣＦカード１３の構成の説明］
ハードディスク／ＣＦカード１３は、オペレーティングシステムプログラムおよびブートローダが格納され、それぞれがマスターまたはスレーブとして機能可能である。本実施形態では、初期状態として、ハードディスクがマスターに設定され、ＣＦカード（コンパクトフラッシュ（登録商標））がスレーブに設定されている。なお、前記設定は、マスターとスレーブを自動設定するために、ＩＤＥ装置におけるケーブルセレクト機能によって決められる。具体的には、ハードディスク／ＣＦカード１３は、入出力インターフェイスがＩＤＥ装置として機能し、ハードディスク側、及びＣＦカード側それぞれのＣＳＥＬ（ケーブルセレクトとも言う）端子を約１０ＫΩでプルアップし、パーソナルコンピュータ１１又は制御マイコン２１側で、前記ハードディスクのＣＳＥＬ端子のレベルをローレベル（ショート）にすると、前記端子をローレベル（ショート）にされたハードディスクは、自身がマスターであると認識するので、前記ハードディスクがマスターとして設定され、一方、パーソナルコンピュータ１１又は制御マイコン２１側で、前記ＣＦカードのＣＳＥＬ端子のレベルをハイレベル（開放）にすると、前記端子をハイレベル（開放）にされたＣＦカードは、自身がスレーブであると認識するので、ＣＦカードがスレーブとして設定される。

なお、本実施例において、ハードディスク及びＣＦカードのケーブルセレクト端子をショートまたは開放にするスイッチ制御については、制御マイコン２１から出力されるＣＳ信号によって制御される。なお、このスイッチ制御については後述する。

また、ハードディスク／ＣＦカード１３は、制御マイコン２１からの要求（例えば、Ｉｄｅｎｔｉｆｙコマンド）に応じて自らが正常であるか否かを診断してその診断結果を示す返信信号（ステータス情報として、ステータス＝５０ｈ：正常、ステータス５１ｈ：異常）を送信可能である。

［パーソナルコンピュータ１１の構成の説明］
パーソナルコンピュータ１１は、図示しないＣＰＵやＲＯＭ、ＲＡＭ、バスラインなどで構成され、各種処理を実行する機能を有する。また、パーソナルコンピュータ１１は、Ａ経路、Ｅ経路およびＣ経路を介してハードディスク／ＣＦカード１３と電気的に接続され、システム起動時にハードディスク／ＣＦカード１３それぞれが正常に作動することを確認した後に、マスターとして機能するハードディスクからブートローダを読み出して実行することでオペレーティングシステムプログラムをハードディスクから読み出し、その読み出したオペレーティングシステムプログラムを実行する。

なお、パーソナルコンピュータ１１は特許請求の範囲におけるＣＰＵに該当する。
［アナログマルチプレクサ１５の構成の説明］
アナログマルチプレクサ１５は、Ｃ経路とＥ経路とを接続させてアナログマルチプレクサ１７（パーソナルコンピュータ１１）とハードディスク／ＣＦカード１３とを電気的に接続させる第一接続状態から、Ｃ経路とＢ経路とを接続させて制御マイコン２１とハードディスク／ＣＦカード１３とを電気的に接続させる第二接続状態へ切り替え可能である。なお、アナログマルチプレクサ１５は特許請求の範囲における第一アナログマルチプレクサに該当する。

［アナログマルチプレクサ１７の構成の説明］
アナログマルチプレクサ１７は、Ａ経路とＥ経路とを接続させてパーソナルコンピュータ１１とアナログマルチプレクサ１５（ハードディスク／ＣＦカード１３）を電気的に接続させる第一接続状態から、Ａ経路とＤ経路とを接続させてパーソナルコンピュータ１１とＩｄｅｎｔｉｆｙ検知回路１９とを電気的に接続させる第二接続状態へ切り替え可能である。なお、アナログマルチプレクサ１７は特許請求の範囲における第二アナログマルチプレクサに該当する。

［制御マイコン２１の構成の説明］
図２は、制御マイコン２１の構成を示すハードブロック図である。また、本実施形態における制御マイコン２１の各端子の接続状態を図５に示す。

なお、例えば、制御マイコン２１としてマイクロチップ社ＰＩＣ１６Ｆ８７７（図２参照）なども利用できる。
図２に示すように、制御マイコン２１は、ハードディスク／ＣＦカード１３と電気的に接続される際に、ハードディスク／ＣＦカード１３それぞれが正常に作動することを確認する確認処理を実行可能である。このとき、制御マイコン２１は、ハードディスク／ＣＦカード１３に対して正常に作動することを確認するための確認コマンドを送信し、確認コマンドに対する応答に基づきハードディスク／ＣＦカード１３が正常に作動するか否かを判断する。より具体的には、制御マイコン２１は、確認コマンドを送信してから所定時間が経過するまでに確認コマンドに対して正常である旨を示す応答を送信した補助記憶装置を正常であると判断し、確認コマンドを送信してから所定時間が経過するまでに確認コマンドに対して正常ではない旨を示す応答を送信した補助記憶装置を正常ではないと判断し、確認コマンドを送信してから所定時間が経過しても確認コマンドに対する応答を送信しなかった補助記憶装置を正常ではないと判断する。

また、制御マイコン２１は、マスターとして機能するハードディスクをスレーブとして機能させるとともにスレーブとして機能するＣＦカードをマスターとして機能させるようにそれらの役割を切り替える切替処理をスイッチ回路２３（図８参照）に対して実行可能である。このとき、制御マイコン２１は、マスターとして機能するハードディスクに対してスレーブとして機能するよう指示する第一指示信号（ＣＳＥＬ０をオープンにするためのＣＳ）を送信するとともに、スレーブとして機能するＣＦカードに対してマスターとして機能するよう指示する第二指示信号（ＣＳＥＬ１をショートするために、スイッチ回路２３を切り替えるためのＣＳ）を送信する。

なお、一般的なパーソナルコンピュータ１１（例えば、ＩＢＭ互換機のＰＣ）などにおいては、ＣＳＥＬ（Ａ経路のＣＳＥＬ）は常にローレベルが送信（出力）されており、スイッチ回路２３の入力側（図８（ａ）左側）は、Ａ経路のＣＳＥＬに接続されているため、出力側（図８（ａ）右側）においては、前記ＣＳによってショートされた側のケーブルセレクト端子のＩＤＥ装置は、ケーブルセレクト端子がローレベルとなってマスターとして機能する。よって、ＣＳによってＣＳＥＬ０がショートされ、ＣＳＥＬ１がオープンのときは、ハードディスクはマスターとして機能し、ＣＦカードはスレーブとして機能する。また、同様に、ＣＳによってＣＳＥＬ１がショートされ、ＣＳＥＬ０がオープンのときは、ハードディスクはスレーブとして機能し、ＣＦカードはマスターとして機能する。

また、制御マイコン２１は、システム起動時などに、「コントロール１」の設定内容を変更することで、第一接続状態にあるアナログマルチプレクサ１５を第二接続状態へ変更させたり第一接続状態に復帰させたりする。また、制御マイコン２１は、「コントロール２」の設定内容を変更することで、第一接続状態にあるアナログマルチプレクサ１７を第二接続状態へ変更させたり第一接続状態に復帰させたりする。

また、制御マイコン２１は、システム起動時にアナログマルチプレクサ１５を第一接続状態から第二接続状態へ変更させてから（図中のコントロール１）、確認処理を実行する。このとき、マスターとして機能するハードディスクが正常に作動していると確認されたときには、制御マイコン２１は、切替処理を実行せずにアナログマルチプレクサ１５を第二接続状態から第一接続状態へ復帰させる（図中のコントロール１）。一方、マスターとして機能するハードディスクが正常に作動すると確認されなかったときには、制御マイコン２１は、切替処理を実行してからアナログマルチプレクサ１５を第二接続状態から第一接続状態へ復帰させる（図中のコントロール１）。

また、制御マイコン２１は、システム起動時にアナログマルチプレクサ１７を第一接続状態から第二接続状態へ変更させてから（図中のコントロール２）、監視処理を実行する。このとき、当該制御マイコン２１による切替処理の実行が終了するまでにパーソナルコンピュータ１１が確認コマンドを送信しなかった場合には、制御マイコン２１が、要求処理を実行しない。なおこのとき、制御マイコン２１がアナログマルチプレクサ１７を第二接続状態から第一接続状態へ復帰させる（図中のコントロール２）。一方、制御マイコン２１による切替処理の実行が終了するまでにパーソナルコンピュータ１１が確認コマンドを送信した場合には、制御マイコン２１が、切替処理を実行する。なおこのとき、要求処理の終了後に、制御マイコン２１が、アナログマルチプレクサ１７を第二接続状態から第一接続状態へ復帰させる（図中のコントロール２）。

なお、制御マイコン２１は特許請求の範囲における確認切替回路および監視要求回路に該当する。
［Ｉｄｅｎｔｉｆｙ検知回路１９の構成の説明］
図３は、Ｉｄｅｎｔｉｆｙ検知回路１９の構成を示すハードブロック図である。 Ｉｄｅｎｔｉｆｙ検知回路１９は、パーソナルコンピュータ１１と電気的に接続される際に、システム起動時にハードディスク／ＣＦカード１３それぞれが正常に作動することを確認するための確認コマンド（Ｉｅｄｅｎｔｉｆｙコマンド）をパーソナルコンピュータ１１が送信したか否かを監視する監視処理を実行可能である。また、Ｉｄｅｎｔｉｆｙ検知回路１９は、制御マイコン２１に対して前記確認コマンドをＣＰＵに代わって再度送信するよう要求する要求処理を実行可能である。

なお、本実施例においては、特許請求の範囲における「監視要求回路」のうち、確認コマンド（Ｉｄｅｎｔｉｆｙ）の検知までの処理を上記Ｉｄｅｎｔｉｆｙ検知回路１９（図３参照）で行い、前記検知した確認コマンドをＩｄｅｎｔｉｆｙ検知信号として制御マイコン２１の５番ピン（図２参照）に通知する。そして、監視処理（図５：Ｓ１４５相当）と、要求処理（Ｓ１５０相当）については、制御マイコン２１が実行する。

［２．確認切替処理の説明］
以下に、制御マイコン２１により実行される確認切替処理の処理手順を図５のフローチャートおよび図４（ａ）に基づいて説明する。なお、図４（ａ）は確認切替処理を説明する説明図（１）である。

この確認切替処理は、コンピュータシステム１が起動する際に実行される。
まず、Ｓ１０５では、制御マイコン２１の初期設定を行う。具体的には、制御マイコン２１の各ポートを目的に応じて入出力設定を行う。

続くＳ１１０では、「コントロール１」をＢ経路に設定するとともに、「コントロール２」をＤ経路に設定する。また、ハードディスクをマスターに設定するために、ＣＳによって、スイッチ回路２３のＣＳＥL０のレベルをローレベル（ショート）に設定するとともに、ＣＦカードをスレーブに設定するために、ＣＳによって、ＣＳＥＬ１のレベルをハイレベル（オープン）に設定する。

続くＳ１１５では、ハードディスク／ＣＦカード１３にリセットを指示する。このことにより、ＲＥＳＥＴが「Ｌ」から「Ｈ」となる。
続くＳ１２０では、Ｉｄｅｎｔｉｆｙコマンド送信サブルーチンを実行する。なお、Ｉｄｅｎｔｉｆｙコマンド送信サブルーチンについては後述する。

続くＳ１２５では、初期化完了検知サブルーチンを実行する。なお、初期化完了検知サブルーチンについては後述する。
続くＳ１３０では、初期化完了フラグの値が数値「１」であるか否かを判断する。初期化完了フラグの値が数値「１」である場合には（Ｓ１３０：ＹＥＳ）、マスターが正常に作動すると判断して、後述するＳ１４５に移行する。一方、初期化完了フラグの値が数値「１」ではない場合には（Ｓ１３０：ＮＯ）、マスターが正常に作動しないと判断して、Ｓ１３５に移行する。

Ｓ１３５では、マスターとスレーブとを入れ替える切替処理を実行し、ハードディスクをスレーブに設定するとともにＣＦカードをマスターに設定する。
続くＳ１４０では、ハードディスク／ＣＦカード１３にリセットを指示する。このことにより、ＲＥＳＥＴが「Ｌ」から「Ｈ」となる。そして、Ｓ１４５に移行する。

Ｓ１４５では、Ｉｄｅｎｔｉｆｙ検知フラグの値が数値「１」であるか否かを判断する。Ｉｄｅｎｔｉｆｙ検知フラグの値が数値「１」である場合には（Ｓ１４５：ＹＥＳ）、パーソナルコンピュータ１１が確認コマンドを既に送信したと判断し、Ｓ１５０に移行する。一方、Ｉｄｅｎｔｉｆｙ検知フラグの値が数値「１」ではない場合には（Ｓ１４５：ＮＯ）、パーソナルコンピュータ１１が確認コマンドを未だ送信していないと判断し、Ｓ１５０を実行せずに、後述するＳ１５５に移行する。

Ｓ１５０では、Ｉｄｅｎｔｉｆｙ送信サブルーチンを実行する。なお、Ｉｄｅｎｔｉｆｙコマンド送信サブルーチンについては後述する。そして、Ｓ１５５に移行する。
Ｓ１５５では、「コントロール１」をＣ経路に設定するとともに、「コントロール２」をＥ経路に設定する。

続くＳ１６０では、パーソナルコンピュータ１１の電源状態がオフであるか否かを判断する。パーソナルコンピュータ１１の電源状態がオフではなくオンである場合には（Ｓ１６０：ＮＯ）、Ｓ１６０を繰り返し実行することでパーソナルコンピュータ１１の電源状態がオフとなるまで待機する。一方、パーソナルコンピュータ１１の電源状態がオフである場合には（Ｓ１６０：ＹＥＳ）、本処理を終了する。

［２．１．Ｉｄｅｎｔｉｆｙ送信サブルーチンの説明］
以下に、制御マイコン２１により実行されるＩｄｅｎｔｉｆｙ送信サブルーチンの処理手順を図６のフローチャートおよび図４（ｂ）に基づいて説明する。なお、図４（ｂ）は確認切替処理を説明する説明図（２）である。

このＩｄｅｎｔｉｆｙ送信サブルーチンは確認切替処理のサブルーチンであり、確認切替処理のＳ１２０またはＳ１５０に移行した際に実行される。
まず、Ｓ２０５では、デバイスヘッドレジスタにこれから送信するコマンドがマスターが対象であることを、通知するための値として「００」を書き込む。このとき、ＣＳ：１０ｂ、ＤＡ：１１０ｂ、ＤＤ０−ＤＤ７：００ｈを出力する。なお、この「００ｈ」によって、ハードディスクやＣＦカードなどの各ＩＤＥ装置は、この後に続くコマンドはマスターが対象であることを認識することとなる。

続くＳ２１０では、デバイスヘッドレジスタに「００」を書き込んでから、アドレスセットアップ時間としての７０ｎｓが経過するまで待機し（Ｓ２１０：ＮＯ）、経過したら（Ｓ２１０：ＹＥＳ）、Ｓ２１５に移行する。

Ｓ２１５では、Ｗｒｉｔｅストローブ（ＤＩＯＷ−）に「Ｌ」を出力する。
続くＳ２２０では、Ｗｒｉｔｅストローブ（ＤＩＯＷ−）に「Ｌ」を出力してから、Ｗｒｉｔｅストローブパルス幅としての１６５ｎｓが経過するまで待機し（Ｓ２２０：ＮＯ）、経過したら（Ｓ２２０：ＹＥＳ）、Ｓ２２５に移行する。

Ｓ２２５では、Ｗｒｉｔｅストローブ（ＤＩＯＷ−）に「Ｈ」を出力する。
続くＳ２３０では、Ｉｄｅｎｔｉｆｙコマンド（ＥＣｈ）を書き込む。このとき、ＣＳ：１０ｂ、ＤＡ：１１１ｂ、ＤＤ０−ＤＤ７：ＥＣｈを出力する。なお、００ｈに続くＥＣｈによって、マスターはＩｄｅｎｔｉｆｙコマンドに対する応答を要求されていることを認識する。

続くＳ２３５では、Ｉｄｅｎｔｉｆｙコマンドを書き込んでから、アドレスセットアップ時間としての７０ｎｓが経過するまで待機し（Ｓ２３５：ＮＯ）、経過したら（Ｓ２３５：ＹＥＳ）、Ｓ２４０に移行する。

Ｓ２４０では、Ｗｒｉｔｅストローブ（ＤＩＯＷ−）に「Ｌ」を出力する。
続くＳ２４５では、Ｗｒｉｔｅストローブ（ＤＩＯＷ−）に「Ｌ」を出力してから、Ｗｒｉｔｅストローブパルス幅としての１６５ｎｓが経過するまで待機し（Ｓ２４５：ＮＯ）、経過したら（Ｓ２４５：ＹＥＳ）、Ｓ２５０に移行する。

Ｓ２５０では、Ｗｒｉｔｅストローブ（ＤＩＯＷ−）に「Ｈ」を出力する。
なお、上述のＳ２０５〜Ｓ２４０によって、マスターに対してＩｄｅｔｉｆｙコマンドが、ＩＤＥバスＣ上に送信される。

続くＳ２５５では、ＲＢ０−７（ＤＤ０−ＤＤ７）：ＦＦｈを出力する。なお、ＦＦｈはポートを以後Ｈレベルに固定するためである。
そして、本サブルーチンを終了する。

［２．２．初期化完了検知サブルーチンの説明］
以下に、制御マイコン２１により実行される初期化完了検知サブルーチンの処理手順を図７のフローチャートに基づいて説明する。

この初期化完了検知サブルーチンは確認切替処理のサブルーチンであり、確認切替処理のＳ１２５に移行した際に実行される。
まず、Ｓ３０５では、変数「Ｌ」の値を数値「０」に設定する。

続くＳ３１０では、ステータスレジスタを、ＣＳ：１０ｂ、ＤＡ：１１１ｂ、ＲＢ０−７（ＤＤ０−ＤＤ７）：ＦＦｈに設定する。なお、ＦＦｈはポートを最初はＨレベルに固定するためである。

続くＳ３１５では、ステータスレジスタを設定してから、アドレスセットアップ時間としての７０ｎｓが経過するまで待機し（Ｓ３１５：ＮＯ）、経過したら（Ｓ３１５：ＹＥＳ）、Ｓ３２０に移行する。

Ｓ３２０では、Ｒｅａｄストローブ（ＤＩＯＲ−）に「Ｌ」を出力する。
続くＳ３２５では、ＩＯＲＤＹが「Ｌ」になったか否かを判断する。ＩＯＲＤＹが「Ｌ」になるまで待機し（Ｓ３２５：ＮＯ）、ＩＯＲＤＹが「Ｌ」になったら（Ｓ３２５：ＹＥＳ）、Ｓ３３０に移行する。なお、ＩＯＲＤＹが「Ｌ」になる前にタイムアウトした場合には後述するＳ３３５に移行する。なお、タイムアウト時間については、Ｉｄｅｎｔｉｆｙ検知回路１９による処理時間よりも長く設定されている。

Ｓ３３０では、Ｉｄｅｎｔｉｆｙコマンドに対するマスターから応答であるステータス情報のデータ（ＲＤ０−７）をリードし、後述するＳ３４０に移行する。
Ｓ３３５では、データをＦＦｈとし、Ｓ３４０に移行する。なお、ＦＦｈとするのは、Ｓ３４５での数値を正常に読み取るため、論理を全てＨレベルとするためである。

Ｓ３４０では、Ｒｅａｄストローブ（ＤＩＯＲ−）に「Ｈ」を出力する。
続くＳ３４５では、データ（ＲＤ０−７）の値が「５＊ｈ」（＊は０か１）であるか否かを判断する。ここでは、データ（ＲＤ０−７）の値が「５０ｈ」である場合にはマスターが自身の初期化処理が終了したと判断して（Ｓ３４５：ＹＥＳ）、Ｓ３５０へ移行する。一方、データ（ＲＤ０−７）の値が「５１ｈ」である場合には、マスターが自身の初期化処理を終了しなかったとして（Ｓ３４５：ＮＯ）、後述するＳ３６０に移行する。

Ｓ３５０では、データエラービットＤ０の値が数値「０」であるか否かを判断する。データエラービットＤ０の値が数値「０」である場合には（Ｓ３５０：ＹＥＳ）、マスター（ハードディスク／ＣＦカード１３）の初期化が正常に完了したと判断して、Ｓ３５５に移行する。一方、データエラービットＤ０の値が数値「０」ではない場合には（Ｓ３５０：ＮＯ）、マスター（ハードディスク／ＣＦカード１３）の初期化は行われたが、正常に完了しなかった、つまり故障している可能性があると判断して、後述するＳ３７５に移行する。

Ｓ３５５では、初期化完了フラグに数値「１」を設定する。なお、数値「１」は完了を意味する。そして、本サブルーチンを終了する。
Ｓ３６０では、１００ｍｓ経過するまで待機し（Ｓ３６０：ＮＯ）、１００ｍｓ経過したら（Ｓ３６０：ＹＥＳ）、Ｓ３６５に移行する。

Ｓ３６５では、繰り返し回数「Ｌ」の値をインクリメントする。
続くＳ３７０では、繰り返し回数「Ｌ」の値が数値「１５０」であるか否かを判断する。なお、繰り返し回数「Ｌ」の値がインクリメントされるごとに１００ｍｓが経過するので、１５０回で１５秒が経過することになる。繰り返し回数「Ｌ」の値が数値「１５０」ではない場合には（Ｓ３７０：ＮＯ）、上述のＳ３２０に移行する。一方、繰り返し回数「Ｌ」の値が数値「１５０」である場合には（Ｓ３７０：ＹＥＳ）、Ｓ３７５に移行する。

Ｓ３７５では、初期化完了フラグに数値「０」を設定する。なお、数値「０」は失敗を意味する。そして、本サブルーチンを終了する。
［３．効果］
（１）このように第一実施形態のコンピュータシステム１によれば、次のように作用する。すなわち、制御マイコン２１が、システム起動時にアナログマルチプレクサ１５を第一接続状態から第二接続状態へ変更させてから、ハードディスク／ＣＦカード１３が正常に作動することを確認する確認処理を実行する。マスターとして機能するハードディスクが正常に作動していると確認されたときには、制御マイコン２１が、そのままアナログマルチプレクサ１５を第二接続状態から第一接続状態へ復帰させる。一方、ハードディスクが正常に作動すると確認されなかったときには、制御マイコン２１が、ハードディスクをスレーブとして機能させるとともに、スレーブとして機能するＣＦカード１３をマスターとして機能させるようにそれらの役割を切り替える切替処理を実行してからアナログマルチプレクサ１５を第二接続状態から前記第一接続状態へ復帰させる。

つまり、システム起動時に、パーソナルコンピュータ１１の代わりに制御マイコン２１を一時的に接続してハードディスク／ＣＦカード１３が正常に作動するか確認し、マスターが故障時には他の補助記憶装置をマスターに設定するのである。

したがって、コンピュータシステム１のシステム起動時に、マスターとして機能する補助記憶装置が正常に作動しないときにもブート処理を中止せずに継続させることができる。

（２）また、第一実施形態のコンピュータシステム１によれば、次のように作用する。すなわち、制御マイコン２１が、システム起動時にアナログマルチプレクサ１７を第一接続状態から第二接続状態へ変更させてから、パーソナルコンピュータ１１がハードディスク／ＣＦカード１３が正常に作動することを確認するための確認コマンドを送信したか否かを監視する。制御マイコン２１による切替処理の実行が終了するまでにパーソナルコンピュータ１１が確認コマンドを送信しなかった場合には、制御マイコン２１が、要求処理を実行しない。なおこのとき、制御マイコン２１がそのままアナログマルチプレクサ１７を第二接続状態から第一接続状態へ復帰させる。一方、制御マイコン２１による切替処理の実行が終了するまでにパーソナルコンピュータ１１が確認コマンドを送信した場合には、制御マイコン２１が切替処理の実行が終了した後に、制御マイコン２１が、ハードディスク／ＣＦカード１３に対して正常に作動することを確認するコマンド（Ｉｄｅｎｔｉｆｙ）を送信する。その後、制御マイコン２１が、アナログマルチプレクサ１７を第二接続状態から第一接続状態へ復帰させる。

つまり、上述の確認処理や切換処理が終了する前に、パーソナルコンピュータ１１がマスターが正常に作動することを確認しようとした場合には、確認処理や切換処理が終了した後に、マスターに対して、制御マイコン２１がパーソナルコンピュータ１１に代わって、正常に作動することを確認するコマンド（Ｉｄｅｎｔｉｆｙ）を送信し、正常に機能するマスターが、パーソナルコンピュータ１１に対してマスターが正常に動作することを返信することで、前記確認が行えるようにするのである。

したがって、上述の確認処理や切換処理が終了する前に、パーソナルコンピュータ１１がハードディスク／ＣＦカード１３が正常に作動することを確認しようとした場合において、マスターとして機能する補助記憶装置が正常に作動しないときにも、ブート処理を中止せずに継続させることができる。

［他の実施形態］
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、以下のような様々な態様にて実施することが可能である。

（１）上記実施形態では、補助記憶装置が二つ存在し、一方が当初マスターとして機能するハードディスクであり、他方が当初スレーブとして機能するＣＦカードであるが、これには限られず、例えば、ハードディスクが当初スレーブとして機能し、ＣＦカードが当初マスターとして機能するように設定してもよい。また、３つ以上の補助記憶装置を備え、そのうちの一つがマスターとして機能し、他の補助記憶装置がスレーブとして機能するようにしてもよい。

（２）上記実施形態では、制御マイコン２１が特許請求の範囲における確認切替回路の機能および監視要求回路の機能を実現するよう構成されているが、これには限られず、確認切替回路の機能を実現する構成と監視要求回路の機能を実現する構成とを別々に備えるようにしてもよい。

コンピュータシステムの構成を示すハードブロック図である。 制御マイコンの構成を示すハードブロック図である。 Ｉｄｅｎｔｉｆｙ検知回路の構成を示すハードブロック図である。 （ａ）は確認切替処理を説明する説明図（１）であり、（ｂ）は確認切替処理を説明する説明図（２）である。 確認切替処理を示すフローチャートである。 Ｉｄｅｎｔｉｆｙコマンド送信サブルーチンを示すフローチャートである。 初期化完了検知サブルーチンを示すフローチャートである。 スイッチ回路の構成を示すハードブロック図である。

符号の説明

１…コンピュータシステム、１１…パーソナルコンピュータ、１３…ハードディスク／ＣＦカード、１５，１７…アナログマルチプレクサ、１９…Ｉｄｅｎｔｉｆｙ検知回路、２１…制御マイコン、２３…スイッチ回路

Claims (10)

1. オペレーティングシステムプログラムおよび前記オペレーティングシステムプログラムをロードするためのブートローダがそれぞれ格納され、それぞれがマスターまたはスレーブとして機能可能な複数の補助記憶装置と、
   前記複数の補助記憶装置と電気的に接続され、システム起動時に前記複数の補助記憶装置それぞれが正常に作動することを確認した後に、前記複数の補助記憶装置のうちのマスターとして機能する補助記憶装置から前記ブートローダを読み出して実行することで前記オペレーティングシステムプログラムを読み出し、その読み出したオペレーティングシステムプログラムを実行するＣＰＵと、
   前記複数の補助記憶装置と電気的に接続される際に、前記複数の補助記憶装置それぞれが正常に作動することを確認する確認処理、および前記複数の補助記憶装置のうちのマスターとして機能する補助記憶装置をスレーブとして機能させるとともに前記複数の補助記憶装置のうちスレーブとして機能する補助記憶装置のうちの何れかをマスターとして機能させるようにそれらの役割を切り替える切替処理を実行可能な確認切替回路と、
   前記ＣＰＵと前記複数の補助記憶装置とを電気的に接続させる第一接続状態から前記確認切替回路と前記複数の補助記憶装置とを電気的に接続させる第二接続状態へ切り替え可能な第一アナログマルチプレクサと、
   を備え、
   前記確認切替回路は、システム起動時に前記第一アナログマルチプレクサを前記第一接続状態から前記第二接続状態へ変更させてから前記確認処理を実行し、前記複数の補助記憶装置のうち少なくともマスターとして機能する補助記憶装置が正常に作動していると確認されたときには前記切替処理を実行せずに前記第一アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させ、一方、前記複数の補助記憶装置のうち少なくともマスターとして機能する補助記憶装置が正常に作動すると確認されなかったときには前記切替処理を実行してから前記第一アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させること
   を特徴とするコンピュータシステム。
2. 請求項１に記載のコンピュータシステムにおいて、
   前記複数の補助記憶装置それぞれは、外部からの要求に応じて自らが正常であるか否かを診断してその診断結果を示す信号を送信可能であり、
   前記確認切替回路は、前記確認処理を実行する際には、前記複数の補助記憶装置それぞれに対して正常に作動することを確認するための確認コマンドを送信し、前記確認コマンドに対する応答に基づき前記複数の補助記憶装置それぞれが正常に作動するか否かを判断することを特徴とするコンピュータシステム。
3. 請求項２に記載のコンピュータシステムにおいて、
   前記確認切替回路は、前記確認コマンドを送信してから所定時間が経過するまでに前記確認コマンドに対して正常である旨を示す応答を送信した補助記憶装置を正常であると判断することを特徴とするコンピュータシステム。
4. 請求項２または請求項３に記載のコンピュータシステムにおいて、
   前記確認切替回路は、前記確認コマンドを送信してから所定時間が経過するまでに前記確認コマンドに対して正常ではない旨を示す応答を送信した補助記憶装置を正常ではないと判断することを特徴とするコンピュータシステム。
5. 請求項２〜請求項４の何れかに記載のコンピュータシステムにおいて、
   前記確認切替回路は、前記確認コマンドを送信してから所定時間が経過しても前記確認コマンドに対する応答を送信しなかった補助記憶装置を正常ではないと判断することを特徴とするコンピュータシステム。
6. 請求項１〜請求項５の何れかに記載のコンピュータシステムにおいて、
   前記確認切替回路は、前記切替処理を実行する際には、マスターとして機能する補助記憶装置に対してスレーブとして機能するよう指示する第一指示信号を送信するとともに、スレーブとして機能する補助記憶装置の何れか一つに対してマスターとして機能するよう指示する第二指示信号を送信することを特徴とするコンピュータシステム。
7. 請求項６に記載のコンピュータシステムにおいて、
   前記複数の補助記憶装置それぞれは、外部からの要求に応じて自らの役割を切り替えてリセットを実行したのちに役割の切り替えおよびリセットが終了したことを示す信号を送信可能であり、
   前記確認切替回路は、前記第一指示信号および前記第二指示信号それぞれに対する応答を受信したら前記確認処理を再び実行すること
   を特徴とするコンピュータシステム。
8. 請求項１〜請求項７の何れかに記載のコンピュータシステムにおいて、
   前記ＣＰＵは、システム起動時に前記複数の補助記憶装置それぞれが正常に作動することを確認するための確認コマンドを送信可能であり、
   さらに、
   前記ＣＰＵと電気的に接続される際に、前記確認コマンドを送信したか否かを監視する監視処理、および前記確認コマンドを送信したＣＰＵに代わり、前記確認切替回路に対して前記確認コマンドを送信するよう要求する要求処理を実行可能な監視要求回路と、
   前記ＣＰＵと前記第一アナログマルチプレクサとを電気的に接続させる第一接続状態から前記ＣＰＵと前記監視要求回路とを電気的に接続させる第二接続状態へ切り替え可能な第二アナログマルチプレクサと、を備え、
   前記監視要求回路は、システム起動時に前記第二アナログマルチプレクサを前記第一接続状態から前記第二接続状態へ変更させてから前記監視処理を実行し、前記確認切替回路による前記切替処理の実行が終了するまでに前記ＣＰＵが前記確認コマンドを送信しなか
   った場合には前記要求処理を実行せずに前記第二アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させ、一方、前記確認切替回路による前記切替処理の実行が終了するまでに前記ＣＰＵが前記確認コマンドを送信した場合には前記切替処理の実行が終了した後に前記要求処理を実行してから前記第二アナログマルチプレクサを前記第二接続状態から前記第一接続状態へ復帰させること
   を特徴とするコンピュータシステム。
9. 請求項１〜請求項８の何れかに記載のコンピュータシステムにおいて、
   前記複数の補助記憶装置のうちの少なくとも何れか一つはハードディスクであり、当初はマスターとして機能するよう設定され、
   前記複数の補助記憶装置のうちの少なくとも何れか一つはＣＦカードであり、当初はスレーブとして機能するよう設定され、前記切替処理時には前記確認切替回路によって優先的にマスターとして機能するように設定されること
   を特徴とするコンピュータシステム。
10. 請求項１〜請求項９の何れかに記載の確認切替回路として機能させるための各種処理手順、または請求項８または請求項９に記載の監視要求回路として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラム。