JP5081110B2

JP5081110B2 - Boost converter

Info

Publication number: JP5081110B2
Application number: JP2008228127A
Authority: JP
Inventors: 正興関根; 寛一清水; 眞山本; 輝被佐藤; 隆鍋島
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 2008-09-05
Filing date: 2008-09-05
Publication date: 2012-11-21
Anticipated expiration: 2028-09-05
Also published as: JP2010063299A

Description

この発明は、直流入力電圧をそれよりも高い直流出力電圧に変換するのに適した昇圧形コンバータに関する。 The present invention relates to a boost converter suitable for converting a DC input voltage into a higher DC output voltage.

負荷が必要とする直流出力電圧よりも直流入力電圧が低い場合には、その直流入力電圧を所望の直流電圧に昇圧する昇圧形コンバータが用いられることが多い。昇圧形コンバータは種々の回路構成のものが既に提案されているが、比較的小型化し易く、電力損失が比較的小さい昇圧形コンバータとしてインダクタとスイッチ素子とコンデンサとを組み合わせた非絶縁型の回路構成が知られている（例えば、特許文献１参照）。 When the DC input voltage is lower than the DC output voltage required by the load, a boost converter that boosts the DC input voltage to a desired DC voltage is often used. Although various types of boost converters have already been proposed, a non-insulated circuit configuration that combines an inductor, a switch element, and a capacitor as a boost converter that is relatively easy to downsize and has relatively low power loss. Is known (see, for example, Patent Document 1).

この構成の昇圧形コンバータについて図６により説明すると、入力端子５１と５２には蓄電池などからなる直流入力電源５３が接続されている。入力端子５１と５２間にはインダクタ５４とＦＥＴのようなスイッチ素子５５が接続されている。スイッチ素子５５は制御回路によって所望の時比率でオンオフ制御される。スイッチ素子５５と並列になるように逆放電防止用ダイオード５７及びコンデンサ５８が接続され、また、そのコンデンサ５８は出力端子５９、６０の間に接続されている。出力端子５９、６０間には負荷６１が接続されている。 A boost converter having this configuration will be described with reference to FIG. 6. A DC input power source 53 composed of a storage battery or the like is connected to the input terminals 51 and 52. An inductor 54 and a switch element 55 such as an FET are connected between the input terminals 51 and 52. The switch element 55 is ON / OFF controlled at a desired time ratio by the control circuit. A reverse discharge preventing diode 57 and a capacitor 58 are connected in parallel with the switch element 55, and the capacitor 58 is connected between the output terminals 59 and 60. A load 61 is connected between the output terminals 59 and 60.

制御回路５６により所定の時比率でスイッチ素子５５がオンオフ制御される場合、スイッチ素子５５がオンのときにインダクタ５４にエネルギーが蓄えられる。次に、スイッチ素子５５がオフになるとき、直流入力電源５３の電圧にインダクタ５４の電圧が重畳されてコンデンサ５８を充電する。したがって、コンデンサ５８は直流入力電源５３の電圧とインダクタ５４の電圧との和にほぼ等しい電圧まで充電され、コンデンサ５８の昇圧された電圧が負荷６１に供給される。逆放電防止用ダイオード５７は、次にスイッチ素子５５がオンするときに、コンデンサ５８の充電電荷がスイッチ素子５５を通して放電されるのを防止する。 When the switch element 55 is on / off controlled by the control circuit 56 at a predetermined time ratio, energy is stored in the inductor 54 when the switch element 55 is on. Next, when the switch element 55 is turned off, the voltage of the inductor 54 is superimposed on the voltage of the DC input power supply 53 to charge the capacitor 58. Therefore, the capacitor 58 is charged to a voltage substantially equal to the sum of the voltage of the DC input power supply 53 and the voltage of the inductor 54, and the boosted voltage of the capacitor 58 is supplied to the load 61. The reverse discharge preventing diode 57 prevents the charged charge of the capacitor 58 from being discharged through the switch element 55 when the switch element 55 is turned on next time.

ここで、１周期に対するスイッチ素子５５のオンの期間の比率、つまり、時比率をＤｒとし、直流入力電源５３の電圧をＶｉ、出力端子５９と６０との間の出力電圧をＶｏとすると、出力電圧Ｖｏは、Ｖｏ＝Ｖｉ／（１−Ｄｒ）の式で表される。この式からも、出力電圧Ｖｏの大きさはスイッチ素子５５の時比率Ｄｒによって制御されることがわかる。また、かかる回路構成の昇圧形コンバータは、同様に第２のインダクタと第２のスイッチ素子と第２のコンデンサからなる２段目の昇圧回路をコンデンサ５８の出力側に接続することによって、更に高い直流出力電圧を得ることができるという利便性もある。 Here, the ratio of the ON period of the switch element 55 to one cycle, that is, the duty ratio is Dr, the voltage of the DC input power supply 53 is Vi, and the output voltage between the output terminals 59 and 60 is Vo. The voltage Vo is expressed by an equation Vo = Vi / (1-Dr). Also from this equation, it can be seen that the magnitude of the output voltage Vo is controlled by the duty ratio Dr of the switch element 55. In addition, the boost converter having such a circuit configuration is further increased by connecting a second-stage booster circuit composed of the second inductor, the second switch element, and the second capacitor to the output side of the capacitor 58. There is also a convenience that a DC output voltage can be obtained.

また、前掲の特許文献１に開示されている昇圧形コンバータに比べて、昇圧率を大きくできるタップ形インダクタ（又はカップリング形インダクタ）方式の昇圧形コンバータが知られている（例えば、特許文献２参照）。このタップ形インダクタ方式の昇圧形コンバータは、図７に示すように、互いに直列で磁気的に結合されている第１の巻線５４Ａと第２の巻線５４Ｂとを有するインダクタ５４を用い、第１の巻線５４Ａと第２の巻線５４Ｂとの接続点にスイッチ素子５５を接続しており、他の構成は図６と同様である。 Further, there is known a tap-type inductor (or coupling-type inductor) type boost converter capable of increasing the boost ratio as compared with the boost converter disclosed in Patent Document 1 (for example, Patent Document 2). reference). As shown in FIG. 7, the tap-type inductor type boost converter uses an inductor 54 having a first winding 54A and a second winding 54B magnetically coupled in series with each other. The switch element 55 is connected to the connection point between the first winding 54A and the second winding 54B, and the other configurations are the same as those in FIG.

第２の巻線５４Ｂは、第１の巻線５４Ａの巻数に対して１よりも大きな所定の巻数比Ｘとなる巻数を有する。したがって、スイッチ素子５５が所望の時比率Ｄｒでスイッチングし、スイッチ素子５５がオンするとき、インダクタ５４の第１の巻線５４Ａに生じる電圧をＶＬ１とすると、スイッチ素子５５がオフするときにインダクタ５４の巻線５４Ａと巻線５４Ｂにそれぞれ発生する電圧の和は（１+Ｘ）・ＶＬ１・Ｄｒ／（１−Ｄｒ）となり、直流入力電源５３の電圧Ｖｉによりも高い電圧Ｖｉ（１+Ｘ・Ｄｒ）／（１−Ｄｒ）にほぼ等しい電圧が出力端子５９、６０間に印加される。したがって、特許文献２に開示されている昇圧形コンバータは、特許文献１に開示されている昇圧形コンバータに比べて大きな昇圧比率を得ることができる。
特開２００１−２５１８４９号公報特開２００６−１２１８５０号公報 The second winding 54B has a number of turns with a predetermined turn ratio X greater than 1 with respect to the number of turns of the first winding 54A. Therefore, when the switch element 55 is switched at a desired duty ratio Dr and the switch element 55 is turned on, the voltage generated in the first winding 54A of the inductor 54 is VL1, and the inductor 54 is turned off when the switch element 55 is turned off. The sum of the voltages generated in the windings 54A and 54B is (1 + X) · VL1 · Dr / (1-Dr), which is higher than the voltage Vi of the DC input power supply 53 (1 + X · A voltage substantially equal to (Dr) / (1-Dr) is applied between the output terminals 59 and 60. Therefore, the boost converter disclosed in Patent Document 2 can obtain a large boost ratio as compared with the boost converter disclosed in Patent Document 1.
JP 2001-251849 A JP 2006-121850 A

前者の昇圧形コンバータは、前記スイッチ素子の時比率を大きくするほど高い出力電圧を得ることができるが、負荷が要求する電力を供給するように制御されるので、前記スイッチ素子の時比率をあまり大きくすることはできず、通常は最大の時比率を０．５程度に設定することが多い。この場合には、直流入力電圧のほぼ２倍程度の直流出力電圧を得ることができるだけであり、昇圧率をそれ程大きくできないという問題点がある。 The former step-up converter can obtain a higher output voltage as the time ratio of the switch element is increased, but is controlled so as to supply the power required by the load. Usually, the maximum duty ratio is often set to about 0.5. In this case, there is a problem that it is only possible to obtain a DC output voltage that is approximately twice the DC input voltage, and the boosting rate cannot be increased so much.

前述した昇圧形コンバータのうちの後者のものは、大きな昇圧率を得ることができるという利点はあるものの、インダクタ５４の第１の巻線５４Ａと第２の巻線５４Ｂとの間に漏洩インダクタンスが生じてしまい、この漏洩インダクタンスに起因して、スイッチ素子のスイッチング時にサージ電圧が発生したり、効率が低下するという欠点がある。また、第１の巻線５４Ａと第２の巻線５４Ｂとを有するインダクタを用いるために、コンバータの小型化が難しく、コストアップになるという問題もある。特に、インダクタ５４を流れる電流が大きいほど、この欠点は顕著になる。さらに、漏洩インダクタンスに起因するサージ電圧を小さくするためにソフトスイッチング技術を採用することが考えられるが、この場合には設計が難しい、また、動作範囲が限定されるなどの問題がある。 The latter of the boost converters described above has the advantage that a large boost ratio can be obtained, but there is a leakage inductance between the first winding 54A and the second winding 54B of the inductor 54. Due to this leakage inductance, there is a disadvantage that a surge voltage is generated at the time of switching of the switch element and the efficiency is lowered. In addition, since the inductor having the first winding 54A and the second winding 54B is used, there is a problem that it is difficult to reduce the size of the converter and the cost is increased. In particular, this defect becomes more prominent as the current flowing through the inductor 54 increases. Furthermore, it is conceivable to employ a soft switching technique in order to reduce the surge voltage caused by the leakage inductance. However, in this case, there are problems such as difficult design and a limited operation range.

本発明は係る従来の欠点を解決することを課題にし、前述した前者の昇圧形コンバータに別途にインダクタとコンデンサとを追加するだけで、昇圧率を向上させることができるところに特徴がある。 An object of the present invention is to solve the conventional drawbacks, and it is characterized in that the boost ratio can be improved only by adding an inductor and a capacitor separately to the former boost converter described above.

第１の発明は、入力端子間に印加される直流入力電圧に比べて高い直流出力電圧を出力端子間に出力する昇圧形コンバータにおいて、二つの入力端子の間に互いに直列に接続される第１のインダクタとスイッチ素子と、前記スイッチ素子と閉回路を構成するよう互いに直列に接続される第１の逆放電防止用素子と第1のコンデンサと、前記第1のコンデンサと閉回路を構成するよう互いに直列に接続される第２のインダクタと第２の逆放電防止用素子と第２のコンデンサと、前記第１のインダクタの一端と前記スイッチ素子の一端とが接続される点Ａと、前記第２のインダクタの一端と前記第２の逆放電防止用素子のアノード側とが接続される点Ｂとの間に接続される第３のコンデンサと、前記スイッチ素子のスイッチング動作を制御する制御回路とを備え、前記直流出力電圧に等しい電圧を与える前記第２のコンデンサの電圧は、前記第１のコンデンサの電圧と前記第３のコンデンサの電圧との和に相当する電圧であることを特徴とする昇圧形コンバータを提供する。 According to a first aspect of the present invention, there is provided a step-up converter that outputs a DC output voltage between output terminals that is higher than a DC input voltage applied between input terminals, and is connected in series between two input terminals. An inductor, a switch element, a first reverse discharge prevention element and a first capacitor connected in series so as to form a closed circuit with the switch element, and a closed circuit with the first capacitor. A second inductor, a second reverse discharge preventing element, a second capacitor, a point A at which one end of the first inductor and one end of the switch element are connected to each other; A third capacitor connected between a point B where one end of the second inductor and the anode side of the second reverse discharge prevention element are connected, and a control for controlling the switching operation of the switch element And the voltage of the second capacitor that gives a voltage equal to the DC output voltage is a voltage corresponding to the sum of the voltage of the first capacitor and the voltage of the third capacitor. A boost converter is provided.

第２の発明は、前記第１の発明において、前記第１のコンデンサと前記第３のコンデンサのキャパシタンスは実質的に等しいことを特徴とする昇圧形コンバータを提供する。 A second invention provides a boost converter according to the first invention, wherein capacitances of the first capacitor and the third capacitor are substantially equal.

第３の発明は、入力端子間に印加される直流入力電圧に比べて高い直流出力電圧を出力端子間に出力する昇圧形コンバータにおいて、二つの入力端子の間に互いに直列に接続される第１のインダクタとスイッチ素子と、前記スイッチ素子と閉回路を構成するよう互いに直列に接続される第１の逆放電防止用素子と第1のコンデンサと、互いに直列に接続され、磁気的に結合される第１の巻線と第２の巻線とを有する第２のインダクタと、前記第1のコンデンサと該第１のコンデンサに直列に接続された前記第２のインダクタと閉回路を構成するよう互いに直列に接続される第２の逆放電防止用素子と第２のコンデンサと、前記第１のインダクタの一端と前記スイッチ素子の一端とが接続される点Ａと、前記第２のインダクタの前記第１の巻線と前記第２の巻線とが接続される点Ｃとの間に接続される第３のコンデンサと、前記スイッチ素子のスイッチング動作を制御する制御回路とを備え、前記直流出力電圧に等しい電圧を与える前記第２のコンデンサの電圧は、前記第１のコンデンサの電圧と前記第３のコンデンサの電圧との和の電圧よりも高い電圧であることを特徴とする昇圧形コンバータを提供する。 According to a third aspect of the present invention, there is provided a step-up converter that outputs a DC output voltage that is higher than the DC input voltage applied between the input terminals between the output terminals. The first converter is connected in series between the two input terminals. The first reverse discharge preventing element and the first capacitor connected in series so as to form a closed circuit with the switch element are connected in series and magnetically coupled to each other. A second inductor having a first winding and a second winding, the first capacitor, and the second inductor connected in series with the first capacitor to form a closed circuit with each other. A second reverse discharge prevention element and a second capacitor connected in series, a point A at which one end of the first inductor and one end of the switch element are connected, and the second inductor of the second inductor. With one winding A third capacitor connected to a point C to which the second winding is connected, and a control circuit for controlling the switching operation of the switch element, and provide a voltage equal to the DC output voltage. The voltage of the second capacitor is a voltage higher than the sum of the voltage of the first capacitor and the voltage of the third capacitor.

第４の発明は、前記第３の発明において、前記第２のインダクタの前記第１の巻線の巻数をＮ１、前記第２の巻線の巻数をＮ２とし、それらの巻数比（Ｎ２／Ｎ１）をＮとするとき、前記第３のコンデンサのキャパシタンスは、前記第１のコンデンサのキャパシタンスの（１＋Ｎ）倍であることを特徴とする昇圧形コンバータを提供する。 In a fourth aspect based on the third aspect, the number of turns of the first winding of the second inductor is N1, the number of turns of the second winding is N2, and the turn ratio (N2 / N1) ) Is N, the capacitance of the third capacitor is (1 + N) times the capacitance of the first capacitor.

第５の発明は、前記第１の発明ないし前記第４の発明のいずれかにおいて、前記第１の逆放電防止用素子及び前記第２の逆放電防止用素子の双方又はいずれか一方は、ダイオード又はＦＥＴであり、該ＦＥＴは前記スイッチ素子がオンのときにオフ、オフのときにオンするように、前記制御回路により制御されることを特徴とする昇圧形コンバータを提供する。 According to a fifth invention, in any one of the first invention to the fourth invention, the first reverse discharge preventing element and / or the second reverse discharge preventing element are diodes. Or a FET, wherein the FET is controlled by the control circuit so that the FET is turned off when the switch element is turned on and turned on when the switch element is turned off.

本発明によれば、電力効率にほとんど影響を与えることなく（効率よく）入力電圧に対する出力電圧の昇圧率を向上させることができる。 According to the present invention, it is possible to improve the step-up ratio of the output voltage with respect to the input voltage with little influence on the power efficiency (efficiently).

また、第１のインダクタに比べて流れる電流が小さな第２のインダクタとして、互いに磁気結合された第１の巻線と第２の巻線とを有するインダクタを用いているので、入力電圧に対する出力電圧の昇圧率を更に大きくすることができると共に、昇圧率を高くするのに伴い第２の巻線を流れる電流は小さくなるので、インダクタのリーケージインダクタンスに起因する電力損失やサージ電圧などを抑制できる。 In addition, since the inductor having the first winding and the second winding magnetically coupled to each other is used as the second inductor having a smaller current flow than the first inductor, the output voltage relative to the input voltage is used. The step-up rate can be further increased, and the current flowing through the second winding decreases as the step-up rate is increased, so that it is possible to suppress power loss, surge voltage, and the like due to the leakage inductance of the inductor.

また、逆放電防止用素子としてＦＥＴを用いることによって、順方向電圧降下を小さくできるので、電力効率を向上させることができる。 Moreover, since the forward voltage drop can be reduced by using the FET as the reverse discharge prevention element, the power efficiency can be improved.

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited to embodiment shown below. In the present specification and drawings, the same reference numerals denote the same components.

[実施形態１]
本発明に係る実施形態１の第１の昇圧形コンバータ１００について、図１により説明する。この昇圧形コンバータ１００の二つの入力端子１、２には直流入力電源３が接続される。直流入力電源３は蓄電池、あるいは商用交流電源又は発電機とこれらの交流電圧を直流に変換する整流回路などからなる直流電源である。 [Embodiment 1]
A first step-up converter 100 according to the first embodiment of the present invention will be described with reference to FIG. A DC input power source 3 is connected to the two input terminals 1 and 2 of the boost converter 100. The DC input power source 3 is a DC power source comprising a storage battery, a commercial AC power source or a generator, and a rectifier circuit for converting these AC voltages into DC.

入力端子１、２間には第１のインダクタ４と電界効果トランジスタ（以下、ＦＥＴと言う。）のような順方向電圧降下の小さいスイッチ素子５とが互いに直列になるように接続されている。スイッチ素子５の制御端子には、スイッチ素子５のスイッチング動作を時比率で制御する制御回路６が接続されている。スイッチ素子５と閉回路を構成するように、第１の逆放電防止用素子７と第１のコンデンサ８とが互いに直列に接続されている。第１のコンデンサ８と閉回路を構成するように、第２のインダクタ９と第２の逆放電防止用素子１０と第２のコンデンサ１１とが互いに直列に接続されている。実施形態１では、第１の逆放電防止用素子７及び第２の逆放電防止用素子１０としてダイオードを用いている。 Between the input terminals 1 and 2, a first inductor 4 and a switch element 5 having a small forward voltage drop such as a field effect transistor (hereinafter referred to as FET) are connected in series. A control circuit 6 that controls the switching operation of the switch element 5 at a time ratio is connected to the control terminal of the switch element 5. The first reverse discharge preventing element 7 and the first capacitor 8 are connected in series so as to form a closed circuit with the switch element 5. A second inductor 9, a second reverse discharge prevention element 10, and a second capacitor 11 are connected in series so as to form a closed circuit with the first capacitor 8. In the first embodiment, diodes are used as the first reverse discharge prevention element 7 and the second reverse discharge prevention element 10.

第１のインダクタ４の一端とスイッチ素子５の一端と第１の逆放電防止用素子７のアノードとが接続された点Ａに第３のコンデンサ１２の一端が接続され、第２のインダクタ９の一端と第２の逆放電防止用素子１０のアノードとが接続された点Ｂに第３のコンデンサ１２の他端が接続されている。また、出力端子１３と１４との間には第２のコンデンサ１１が接続されると共に、負荷１５が接続される。この回路の条件として、第１のインダクタ４、第２のインダクタ９は電流源と見做せるほど大きなインダクタンスを有し、また、第２のコンデンサ１１は電圧源と見做せるほど大きなキャパシタンスを有する。理由については後述する。第１のコンデンサ８と第３のコンデンサ１２のキャパシタンスは実質的に等しいことが好ましい。なお、通常のキャパシタンスの個々のばらつき程度であれば差し支えない。 One end of the third capacitor 12 is connected to a point A where one end of the first inductor 4, one end of the switch element 5, and the anode of the first reverse discharge prevention element 7 are connected. The other end of the third capacitor 12 is connected to a point B where one end and the anode of the second reverse discharge preventing element 10 are connected. A second capacitor 11 is connected between the output terminals 13 and 14 and a load 15 is connected. As conditions of this circuit, the first inductor 4 and the second inductor 9 have inductances large enough to be regarded as current sources, and the second capacitor 11 has capacitances large enough to be regarded as voltage sources. . The reason will be described later. The capacitances of the first capacitor 8 and the third capacitor 12 are preferably substantially equal. Note that there is no problem as long as the variation of individual capacitances is normal.

また、以下の動作説明では、スイッチ素子５及び逆放電防止用素子７と１０は理想素子で、スイッチング時間はゼロ、順方向電圧降下がゼロであるものと仮定し、第１のインダクタ４及び第２のインダクタ９を流れる電流は直流電流が重畳されて連続的に流れる電流であるものとする。動作の過程で、スイッチ素子５がオフのときには、各コンデンサが図１で図示の極性に充電されており、第１のインダクタ４及び第２のインダクタ９には矢印方向の電流が流れているものとする。物理的性質から、各周期における第１のインダクタ４及び第２のインダクタ９の平均電圧はゼロであり、第１のコンデンサ８と第２のコンデンサ１１と第３のコンデンサ１２それぞれの平均電流はゼロとなる。 In the following description of the operation, it is assumed that the switch element 5 and the reverse discharge prevention elements 7 and 10 are ideal elements, the switching time is zero, and the forward voltage drop is zero. The current flowing through the second inductor 9 is assumed to be a current that continuously flows with a direct current superimposed thereon. In the course of operation, when the switch element 5 is off, each capacitor is charged with the polarity shown in FIG. 1, and the current in the direction of the arrow flows through the first inductor 4 and the second inductor 9. And From the physical properties, the average voltage of the first inductor 4 and the second inductor 9 in each period is zero, and the average current of each of the first capacitor 8, the second capacitor 11, and the third capacitor 12 is zero. It becomes.

スイッチ素子５が時比率Ｄｒでスイッチングしているとき、スイッチ素子５がオンすると、電流は入力端子１から第１のインダクタ４及びスイッチ素子５を介して入力端子２へ矢印方向に流れ、入力端子１と２との間の入力電圧Ｖｉが第１のインダクタ４に印加され、第１のインダクタ４にエネルギーが蓄えられる。このとき、第１の逆放電防止用素子７の働きによって第１のコンデンサ８の電荷がスイッチ素子５を通して放電されることは無い。次に、スイッチ素子５がオフになると、第１のインダクタ４に蓄えられた前記エネルギーは第１の逆放電防止用素子７を通して放出され、第１のコンデンサ８を充電する。このときの第１のコンデンサ８の電圧をＶｃ１とすると、第１のインダクタ４には（Ｖｃ１−Ｖｉ）に等しい電圧が印加される。前述したように、各周期の初めと終わりにおける第１のコンデンサ８の電圧変化はゼロであるから、Ｖｉ＝（１−Ｄｒ）Ｖｃ１の式が成り立ち、スイッチ素子５がオフのときの第１のコンデンサ８の電圧Ｖｃ１は、Ｖｃ１＝Ｖｉ／（１−Ｄｒ）の式（１）で表される。 When the switch element 5 is switching at the duty ratio Dr, when the switch element 5 is turned on, the current flows from the input terminal 1 to the input terminal 2 via the first inductor 4 and the switch element 5 in the direction of the arrow. An input voltage Vi between 1 and 2 is applied to the first inductor 4, and energy is stored in the first inductor 4. At this time, the electric charge of the first capacitor 8 is not discharged through the switch element 5 by the action of the first reverse discharge prevention element 7. Next, when the switch element 5 is turned off, the energy stored in the first inductor 4 is released through the first reverse discharge prevention element 7 and charges the first capacitor 8. If the voltage of the first capacitor 8 at this time is Vc1, a voltage equal to (Vc1-Vi) is applied to the first inductor 4. As described above, since the voltage change of the first capacitor 8 at the beginning and the end of each cycle is zero, the equation of Vi = (1-Dr) Vc1 is established, and the first change when the switch element 5 is OFF. The voltage Vc1 of the capacitor 8 is expressed by the equation (1) of Vc1 = Vi / (1-Dr).

他方では、スイッチ素子５がオンになるとき、第１のコンデンサ８と第２のインダクタ９と第３のコンデンサ１２とスイッチ素子５とを含む閉回路が構成され、第２のインダクタ９を通して矢印方向に電流が流れる。前記したように第２のインダクタ９を電流源と見做すとき、第３のコンデンサ１２は充電となり、第１のコンデンサ８の電荷の一部分が第２のインダクタ９を通して第３のコンデンサ１２に移動することになる。このとき第２のインダクタ９にはその右側端を正とする極性の電圧（Ｖｃ３−Ｖｃ１）が印加される。また、スイッチ素子５がオフのときには、第１の逆放電防止用素子７が導通するので、第３のコンデンサ１２と導通している第１の逆放電防止用素子７と第２のインダクタ９とを含む閉回路が形成され、この閉回路では第３のコンデンサ１２の電圧Ｖｃ３が第２のインダクタ９に印加される。 On the other hand, when the switch element 5 is turned on, a closed circuit including the first capacitor 8, the second inductor 9, the third capacitor 12, and the switch element 5 is formed, and the direction of the arrow passes through the second inductor 9. Current flows through As described above, when the second inductor 9 is regarded as a current source, the third capacitor 12 is charged, and a part of the charge of the first capacitor 8 moves to the third capacitor 12 through the second inductor 9. Will do. At this time, a voltage (Vc3-Vc1) having a positive polarity at the right end is applied to the second inductor 9. Further, when the switch element 5 is off, the first reverse discharge prevention element 7 conducts, so that the first reverse discharge prevention element 7 and the second inductor 9 that are in conduction with the third capacitor 12 Is formed, and the voltage Vc3 of the third capacitor 12 is applied to the second inductor 9 in this closed circuit.

ここで、第２のインダクタ９の電圧に着目すると、スイッチ素子５がオンのときには、第２のインダクタ９に電圧（Ｖｃ３−Ｖｃ１）が印加され、スイッチ素子５がオフのときには、第２のインダクタ９の電圧は第３のコンデンサ１２の電圧Ｖｃ３に等しくなる。前述したように、各周期における第２のインダクタ９の平均電圧はゼロであるから、（Ｖｃ３−Ｖｃ１）Ｄｒ＋Ｖｃ３（１−Ｄｒ）＝０の式（２）が成り立つ。出力端子１３と１４間の出力電圧Ｖｏは、スイッチ素子５のオフときにおける第１のコンデンサ８の電圧Ｖｃ１と第２のインダクタ９の電圧となる第３のコンデンサ１２の電圧Ｖｃ３との和の電圧であるので、Ｖｏ＝Ｖｃ１＋Ｖｃ３の式（３）で表せる。つまり、出力端子１３と１４との間の出力電圧Ｖｏは、第１のコンデンサ８の電圧Ｖｃ１と第３のコンデンサ１２の電圧Ｖｃ３との和に相当する電圧になる。 Here, paying attention to the voltage of the second inductor 9, when the switch element 5 is on, the voltage (Vc3-Vc1) is applied to the second inductor 9, and when the switch element 5 is off, the second inductor 9 is turned on. The voltage of 9 is equal to the voltage Vc3 of the third capacitor 12. As described above, since the average voltage of the second inductor 9 in each period is zero, Expression (2) of (Vc3−Vc1) Dr + Vc3 (1−Dr) = 0 holds. The output voltage Vo between the output terminals 13 and 14 is the sum of the voltage Vc1 of the first capacitor 8 and the voltage Vc3 of the third capacitor 12 that is the voltage of the second inductor 9 when the switch element 5 is off. Therefore, it can be expressed by equation (3) where Vo = Vc1 + Vc3. That is, the output voltage Vo between the output terminals 13 and 14 is a voltage corresponding to the sum of the voltage Vc1 of the first capacitor 8 and the voltage Vc3 of the third capacitor 12.

前記式（２）に、前記式（１）と前記式（３）を代入することによって、出力電圧Ｖｏは、Ｖｏ＝（１＋Ｄｒ）Ｖｉ／（１−Ｄｒ）の式（４）で表される。前掲の特許文献１の発明に開示されている従来の昇圧形コンバータの出力電圧Ｖｏは、本明細書の段落（０００５）で説明したように、Ｖｏ＝Ｖｉ／（１−Ｄｒ）であるので、この昇圧形コンバータ１００の昇圧率（出力電圧Ｖｏ／入力電圧Ｖｉ）は図６の従来の昇圧形コンバータに比べて、（１＋Ｄｒ）倍大きくなる。 By substituting the formula (1) and the formula (3) into the formula (2), the output voltage Vo is expressed by the formula (4) of Vo = (1 + Dr) Vi / (1-Dr). . As described in paragraph (0005) of the present specification, the output voltage Vo of the conventional boost converter disclosed in the invention of Patent Document 1 is Vo = Vi / (1-Dr). The boost ratio (output voltage Vo / input voltage Vi) of the boost converter 100 is (1 + Dr) times larger than that of the conventional boost converter of FIG.

前記式（４）に従って算出した本発明の昇圧形コンバータ１００の出力電圧Ｖｏの一例を図２の曲線Ａで示し、Ｖｏ＝Ｖｉ／（１−Ｄｒ）の式に従って算出した従来の昇圧形コンバータの出力電圧Ｖｏの一例を図２の曲線Ｂで示す。図２からも明らかなように、入力電圧Ｖｉが同じであると、本発明の昇圧形コンバータ１００は、図６の従来の昇圧形コンバータに比べて大きな出力電圧を得ることができる。つまり、本発明の昇圧形コンバータ１００の昇圧率は図６の従来の昇圧形コンバータよりも大きくなる。 An example of the output voltage Vo of the step-up converter 100 of the present invention calculated according to the equation (4) is shown by a curve A in FIG. 2, and the conventional step-up converter calculated according to the equation Vo = Vi / (1-Dr) is shown in FIG. An example of the output voltage Vo is shown by a curve B in FIG. As is clear from FIG. 2, when the input voltage Vi is the same, the boost converter 100 of the present invention can obtain a larger output voltage than the conventional boost converter of FIG. That is, the boosting rate of the boost converter 100 of the present invention is larger than that of the conventional boost converter of FIG.

ここで、第１のコンデンサ８のキャパシタンスＣ１と第３のコンデンサ１２のキャパシタンスＣ３とが実質的に等しいことが好ましい理由について説明する。理解し易くするために、第１のインダクタ４のインダクタンスＬ１及び第２のインダクタ９のインダクタンスＬ２は電流源と見做せるほど大きな値であるものとして説明する。第１のインダクタ４を流れる電流をＩ１、第２のインダクタ９を流れる電流をＩ２とする。 Here, the reason why the capacitance C1 of the first capacitor 8 and the capacitance C3 of the third capacitor 12 are preferably substantially equal will be described. In order to facilitate understanding, it is assumed that the inductance L1 of the first inductor 4 and the inductance L2 of the second inductor 9 are so large as to be regarded as current sources. The current flowing through the first inductor 4 is I1, and the current flowing through the second inductor 9 is I2.

前述したように、スイッチ素子５がオンのとき、第１のコンデンサ８→第２のインダクタ９→第３のコンデンサ１２→スイッチ素子５→第１のコンデンサ８の閉回路を電流が流れる。この閉回路には第２のインダクタ９のインダクタンスＬ２が存在し、第１のコンデンサ８と第３のコンデンサ１２とには等しい電流Ｉ２が流れ、図１に示した極性で、第１のコンデンサ８は放電し、第３のコンデンサ１２は充電される。このときの第１のコンデンサ８の放電積分量と第３のコンデンサ１２の充電積分量とは、放電電流と充電電流とがＩ２であり、互いに等しいから当然に等しくなる。 As described above, when the switch element 5 is on, a current flows through the closed circuit of the first capacitor 8 → the second inductor 9 → the third capacitor 12 → the switch element 5 → the first capacitor 8. In this closed circuit, the inductance L2 of the second inductor 9 exists, the same current I2 flows through the first capacitor 8 and the third capacitor 12, and the first capacitor 8 has the polarity shown in FIG. Is discharged, and the third capacitor 12 is charged. The discharge integral amount of the first capacitor 8 and the charge integral amount of the third capacitor 12 at this time are naturally equal because the discharge current and the charge current are I2 and equal to each other.

次に、スイッチ素子５がオフになると、入力端子１→第１のインダクタ４→点Ａ→第１の逆放電防止用素子７→第１のコンデンサ８→入力端子２→直流入力電源３→入力端子1の閉回路で電流が流れると共に、入力端子１→第１のインダクタ４→点Ａ→第３のコンデンサ１２→点Ｂ→第２の逆放電防止用素子１０→第２のコンデンサ１１又は出力端子１３→負荷１５→出力端子１４→入力端子２→直流入力電源３→入力端子1の閉回路で電流が流れる。したがって、スイッチ素子５がオフの区間では、スイッチ素子５がオンの区間とは逆に、第１のコンデンサ８は充電され、第３のコンデンサ１２は放電される。 Next, when the switch element 5 is turned off, the input terminal 1 → the first inductor 4 → the point A → the first reverse discharge preventing element 7 → the first capacitor 8 → the input terminal 2 → the DC input power source 3 → the input. While a current flows in a closed circuit of the terminal 1, the input terminal 1 → the first inductor 4 → the point A → the third capacitor 12 → the point B → the second reverse discharge preventing element 10 → the second capacitor 11 or the output A current flows in a closed circuit of terminal 13 → load 15 → output terminal 14 → input terminal 2 → DC input power source 3 → input terminal 1. Therefore, in the section in which the switch element 5 is off, the first capacitor 8 is charged and the third capacitor 12 is discharged, contrary to the section in which the switch element 5 is on.

前述したように、スイッチ素子５のオン期間では、第１のコンデンサ８の放電積分量と第３のコンデンサ１２の充電積分量とが等しいので、スイッチ素子５のオフ期間でも、第１のコンデンサ８の充電積分量と第３のコンデンサ１２の放電積分量とは等しくなければならない。したがって、スイッチ素子５のオン期間、オフ期間共にコンデンサ８とコンデンサ１２には等しい電流が流れる。前述したＶｏ＝Ｖｃ１＋Ｖｃ３の式（３）が成立するには、スイッチ素子５のオン期間の第１のコンデンサ８の電圧低下と第３のコンデンサ１２の電圧上昇とがほぼ等しく、また、スイッチ素子５のオフ期間の第１のコンデンサ８の電圧上昇と第３のコンデンサ１２の電圧低下とがほぼ等しくなることが必要である。このためには、第１のコンデンサ８のキャパシタンスＣ１と第３のコンデンサ１２のキャパシタンスＣ３とが実質的に等しいことが好ましい。これらのキャパシタンスＣ１とＣ３とが異なると、スイッチ素子５のオン期間では、キャパシタンスの小さなコンデンサの電圧変化が大きくなるのに対して、キャパシタンスの大きなコンデンサの電圧変化は小さくなるので、スイッチ素子５がオフしたときに前記式（３）が成り立たず、第１のコンデンサ８と第３のコンデンサ１２とを含む閉回路に大きな過渡的な電流が流れるので好ましくない。なお、通常のコンデンサ個々のキャパシタンスのばらつき程度で差異があっても差し支えない。 As described above, since the discharge integral amount of the first capacitor 8 and the charge integral amount of the third capacitor 12 are equal during the ON period of the switch element 5, the first capacitor 8 is also effective during the OFF period of the switch element 5. , And the discharge integral amount of the third capacitor 12 must be equal. Therefore, the same current flows through the capacitor 8 and the capacitor 12 in both the ON period and the OFF period of the switch element 5. In order to establish the above-described equation (3) of Vo = Vc1 + Vc3, the voltage drop of the first capacitor 8 and the voltage rise of the third capacitor 12 during the ON period of the switch element 5 are substantially equal, and the switch element 5 It is necessary that the voltage rise of the first capacitor 8 and the voltage drop of the third capacitor 12 in the OFF period be substantially equal. For this purpose, the capacitance C1 of the first capacitor 8 and the capacitance C3 of the third capacitor 12 are preferably substantially equal. When the capacitances C1 and C3 are different, the voltage change of the capacitor having a small capacitance increases during the ON period of the switch element 5, whereas the voltage change of the capacitor having a large capacitance decreases. Since the expression (3) does not hold when the switch is turned off and a large transient current flows in the closed circuit including the first capacitor 8 and the third capacitor 12, it is not preferable. In addition, there is no problem even if there is a difference in the degree of variation in capacitance of each normal capacitor.

[実施形態２]
図３に示す本発明の実施形態２にかかる昇圧形コンバータ２００は、効率を高めるために、第１の逆放電防止用素子７としてＦＥＴを用い、そのＦＥＴを制御回路６によってオンオフ制御している。昇圧形コンバータ２００の他の回路構成は昇圧形コンバータ１００と同様である。この実施形態２の説明では、以下、第１の逆放電防止用素子７をＦＥＴ７という。制御回路６は、スイッチ素子５がオンのとき、ＦＥＴ７はオフで、スイッチ素子５がオフのとき、ＦＥＴ７がオンであるように制御する。したがって、スイッチ素子５とＦＥＴ７は同一のスイッチング周波数で相補的に動作を行なう。 [Embodiment 2]
The boost converter 200 according to the second embodiment of the present invention shown in FIG. 3 uses an FET as the first reverse discharge prevention element 7 and controls the FET on / off by the control circuit 6 in order to increase efficiency. . The other circuit configuration of the boost converter 200 is the same as that of the boost converter 100. In the description of the second embodiment, hereinafter, the first reverse discharge preventing element 7 is referred to as an FET 7. The control circuit 6 controls the FET 7 to be off when the switch element 5 is on and to turn on the FET 7 when the switch element 5 is off. Therefore, the switch element 5 and the FET 7 operate complementarily at the same switching frequency.

この昇圧形コンバータ２００は、ＦＥＴ７の動作を除いて昇圧形コンバータ１００の動作と同じであり、第１の逆放電防止用素子７がダイオードの場合と同様な動作を行なうので、動作についての説明は省略する。昇圧形コンバータ２００も出力電圧Ｖｏと入力電圧Ｖｉとの関係は前記式（４）と同様に、Ｖｏ＝（１＋Ｄｒ）Ｖｉ／（１−Ｄｒ）となり、図６に示した従来の昇圧形コンバータに比べて、入力電圧Ｖｉに対する出力電圧Ｖｏの昇圧率は（１＋Ｄｒ）倍大きくなる。また、逆放電防止用素子としてＦＥＴ７を用いており、第１の逆放電防止用素子７としてダイオードを用いた場合に比べて順方向電圧降下が小さくなるから、この昇圧形コンバータ２００は実施形態１の昇圧形コンバータ１００に比べて効率が高くなる。 The boost converter 200 is the same as the boost converter 100 except for the operation of the FET 7. The first reverse discharge prevention element 7 performs the same operation as that of a diode. Omitted. In the boost converter 200, the relationship between the output voltage Vo and the input voltage Vi is Vo = (1 + Dr) Vi / (1−Dr) as in the equation (4), which is the same as the conventional boost converter shown in FIG. In comparison, the step-up rate of the output voltage Vo with respect to the input voltage Vi is (1 + Dr) times larger. Further, since the FET 7 is used as the reverse discharge prevention element and the forward voltage drop is smaller than that in the case where the diode is used as the first reverse discharge prevention element 7, the boost converter 200 is the first embodiment. The efficiency is higher than that of the step-up converter 100.

[実施形態３]
図４に示す本発明の実施形態３にかかる昇圧形コンバータ３００は、更に効率を高めるために、第２の逆放電防止用素子１０としてＦＥＴを用い、そのＦＥＴを制御回路６によってオンオフ制御している。昇圧形コンバータ３００の他の回路構成は昇圧形コンバータ１００、２００と同様である。この実施形態３の説明では、以下、第２の逆放電防止用素子１０をＦＥＴ１０という。制御回路６は、スイッチ素子５がオンのとき、ＦＥＴ１０はオフで、スイッチ素子５がオフのとき、ＦＥＴ１０がオンであるように制御する。したがって、スイッチ素子５とＦＥＴ１０は同一のスイッチング周波数で相補的に動作を行なう。ＦＥＴ７と１０はほぼ同時にオンオフ動作を行なうのが高効率を得る上で好ましいが、必ずしも同時にオンオフ動作を行なう必要は無い。 [Embodiment 3]
The boost converter 300 according to the third embodiment of the present invention shown in FIG. 4 uses an FET as the second reverse discharge prevention element 10 to further increase the efficiency, and the FET is turned on / off by the control circuit 6. Yes. Other circuit configurations of the boost converter 300 are the same as those of the boost converters 100 and 200. In the description of the third embodiment, hereinafter, the second reverse discharge preventing element 10 is referred to as an FET 10. The control circuit 6 controls the FET 10 to be off when the switch element 5 is on, and to turn on the FET 10 when the switch element 5 is off. Therefore, the switch element 5 and the FET 10 operate complementarily at the same switching frequency. The FETs 7 and 10 are preferably turned on and off at the same time in order to obtain high efficiency. However, it is not always necessary to turn on and off at the same time.

この昇圧形コンバータ３００は、ＦＥＴ１０の動作を除いて昇圧形コンバータ１００の動作と同じであり、第２の逆放電防止用素子１０がダイオードの場合とほぼ同様な動作を行なうので、動作についての説明は省略する。昇圧形コンバータ３００も出力電圧Ｖｏと入力電圧Ｖｉとの関係は前記式（４）と同様に、Ｖｏ＝（１＋Ｄｒ）Ｖｉ／（１−Ｄｒ）となり、図６に示した従来の昇圧形コンバータに比べて、入力電圧Ｖｉに対する出力電圧Ｖｏの昇圧率は（１＋Ｄｒ）倍大きくなる。また、第２の逆放電防止用素子としてＦＥＴ１０を用いており、第２の逆放電防止用素子１０としてダイオードを用いた場合に比べて順方向電圧降下が小さくなるから、この昇圧形コンバータ３００は実施形態１の昇圧形コンバータ１００に比べて効率が高くなり、実施形態２にかかる昇圧形コンバータ２００に比べても効率が上昇する。 The boost converter 300 is the same as the boost converter 100 except for the operation of the FET 10, and performs almost the same operation as that when the second reverse discharge preventing element 10 is a diode. Is omitted. In the step-up converter 300, the relationship between the output voltage Vo and the input voltage Vi is Vo = (1 + Dr) Vi / (1-Dr), similar to the above equation (4), which is the same as the conventional step-up converter shown in FIG. In comparison, the step-up rate of the output voltage Vo with respect to the input voltage Vi is (1 + Dr) times larger. Further, since the FET 10 is used as the second reverse discharge prevention element, and the forward voltage drop is smaller than when the diode is used as the second reverse discharge prevention element 10, this boost converter 300 The efficiency is higher than that of the boost converter 100 according to the first embodiment, and the efficiency is higher than that of the boost converter 200 according to the second embodiment.

[実施形態４]
図５に示す本発明の実施形態４にかかる昇圧形コンバータ４００は、第２のインダクタ９として互いに磁気的に結合されている第１の巻線９Ａと第２の巻線９Ｂとを有するインダクタを用い、第１の巻線９Ａと第２の巻線９Ｂとを接続した点Ｃに第３のコンデンサ１２の一端を接続したことが本発明の実施形態３００とは異なる。ここで、第１の巻線９Ａの巻数がＮ１で、第２の巻線９Ｂの巻数をＮ２とすると、巻数比ＮはＮ２／Ｎ１で表せる。昇圧形コンバータ４００の動作説明については、第１の巻線９Ａと第２の巻線９Ｂとを有する第２のインダクタ９に関連する部分について説明する。 [Embodiment 4]
A step-up converter 400 according to Embodiment 4 of the present invention shown in FIG. 5 includes an inductor having a first winding 9A and a second winding 9B that are magnetically coupled to each other as the second inductor 9. It differs from the embodiment 300 of the present invention in that one end of the third capacitor 12 is connected to the point C where the first winding 9A and the second winding 9B are connected. Here, if the number of turns of the first winding 9A is N1, and the number of turns of the second winding 9B is N2, the turn ratio N can be expressed as N2 / N1. Regarding the operation of the boost converter 400, a part related to the second inductor 9 having the first winding 9A and the second winding 9B will be described.

第１のインダクタ４に第１の巻線と第２の巻線とを備えて昇圧しても、昇圧率の大きな昇圧形コンバータを得ることができるが、第１のインダクタ４を流れる電流は第２のインダクタ９を流れる電流よりも大きいので、第２のインダクタ９のリーケージインダクタンスによる電力損失に比べて第１のインダクタ４のリーケージインダクタンスによる電力損失が大きくなる。また、第２のインダクタ９に比べて第１のインダクタ４の方がサージも大きくなり、小型化も難しくなる。したがって、実施形態４にかかる昇圧形コンバータ４００では流れる電流が第１のインダクタ４に比べて小さい第２のインダクタ９に第１の巻線９Ａと第２の巻線９Ｂとを設けることによって、リーケージインダクタンスに起因する電力損失、サージ、ノイズを最小限に抑えることができる。 Even if the first inductor 4 is provided with the first winding and the second winding to boost the voltage, a boost converter having a large boosting rate can be obtained. However, the current flowing through the first inductor 4 is Since the current flowing through the second inductor 9 is larger, the power loss due to the leakage inductance of the first inductor 4 becomes larger than the power loss due to the leakage inductance of the second inductor 9. In addition, the first inductor 4 has a larger surge than the second inductor 9, and it is difficult to reduce the size. Therefore, in the boost converter 400 according to the fourth embodiment, the leakage current is provided by providing the first winding 9A and the second winding 9B in the second inductor 9 in which the flowing current is smaller than that of the first inductor 4. Power loss, surge, and noise caused by inductance can be minimized.

前述したように、スイッチ素子５が時比率Ｄｒでスイッチングしており、スイッチ素子５がオンのとき、第１のコンデンサ８→第２のインダクタ９の第１の巻線９Ａ→第３のコンデンサ１２→スイッチ素子５→第１のコンデンサ８の閉回路を電流が流れる。この閉回路には第２のインダクタ９の第１の巻線９ＡのインダクタンスＬ２ａが存在し、実施形態１で説明したように、第１のコンデンサ８と第３のコンデンサ１２とには等しい電流Ｉ２が流れ、第１のコンデンサ８は放電し、第３のコンデンサ１２は充電される。このときの第１のコンデンサ８の放電積分量と第３のコンデンサ１２の充電積分量とは、放電電流、充電電流がＩ２であるから当然に等しくなる。 As described above, when the switch element 5 is switched at the duty ratio Dr and the switch element 5 is on, the first capacitor 8 → the first winding 9A of the second inductor 9 → the third capacitor 12 → Switching element 5 → Current flows through the closed circuit of the first capacitor 8. In this closed circuit, the inductance L2a of the first winding 9A of the second inductor 9 exists, and as described in the first embodiment, the first capacitor 8 and the third capacitor 12 have the same current I2 Flows, the first capacitor 8 is discharged, and the third capacitor 12 is charged. At this time, the discharge integral amount of the first capacitor 8 and the charge integral amount of the third capacitor 12 are naturally equal since the discharge current and the charge current are I2.

次に、スイッチ素子５がオフになると、入力端子１→第１のインダクタ４→点Ａ→ＦＥＴ７→第１のコンデンサ８→入力端子２→直流入力電源３→入力端子1の閉回路を電流が流れると共に、入力端子１→第１のインダクタ４→点Ａ→第３のコンデンサ１２→点Ｃ→第２のインダクタ９の第２の巻線９Ｂ→ＦＥＴ１０→第２のコンデンサ１１又は出力端子１３→負荷１５→出力端子１４→入力端子２→直流入力電源３→入力端子1の閉回路で電流が流れる。したがって、スイッチ素子５がオフの区間では、スイッチ素子５がオンの区間とは逆に、第１のコンデンサ８は充電され、第３のコンデンサ１２は放電される。 Next, when the switch element 5 is turned off, the current flows through the closed circuit of the input terminal 1 → the first inductor 4 → the point A → the FET 7 → the first capacitor 8 → the input terminal 2 → the DC input power source 3 → the input terminal 1. While flowing, the input terminal 1 → the first inductor 4 → the point A → the third capacitor 12 → the point C → the second winding 9B of the second inductor 9 → the FET 10 → the second capacitor 11 or the output terminal 13 → A current flows in a closed circuit of the load 15 → the output terminal 14 → the input terminal 2 → the DC input power source 3 → the input terminal 1. Therefore, in the section in which the switch element 5 is off, the first capacitor 8 is charged and the third capacitor 12 is discharged, contrary to the section in which the switch element 5 is on.

前述したように、スイッチ素子５のオン期間では、第１のコンデンサ８の放電積分量と第３のコンデンサ１２の充電積分量とが等しいので、スイッチ素子５のオフ期間でも、第１のコンデンサ８の充電積分量と第３のコンデンサ１２の放電積分量とは等しくなる。ここで、第２のインダクタ９の第１の巻線９Ａの電圧に着目すると、入力端子側から出力端子側に電力が供給される期間、つまりスイッチ素子５がオフの期間では、実施形態１で述べたように第３のコンデンサ１２の電圧Ｖｃ３が印加される。 As described above, since the discharge integral amount of the first capacitor 8 and the charge integral amount of the third capacitor 12 are equal during the ON period of the switch element 5, the first capacitor 8 is also effective during the OFF period of the switch element 5. Is equal to the integrated amount of discharge of the third capacitor 12. Here, paying attention to the voltage of the first winding 9A of the second inductor 9, in the period in which power is supplied from the input terminal side to the output terminal side, that is, in the period in which the switch element 5 is off, As described above, the voltage Vc3 of the third capacitor 12 is applied.

このとき、第２のコンデンサ１１は電圧源と見做せるから、その電圧は一定であり、第１のコンデンサ８は充電されるので、その電圧が上昇し、第２のインダクタ９の電圧は減少する。第２のインダクタ９の第１の巻線９Ａの電圧変化は、第１のコンデンサ８の上昇分の1／（１＋Ｎ）となり、第３のコンデンサ１２の電圧は放電されて低下する。第３のコンデンサ１２の電圧変化は、第２のインダクタ９の第１の巻線９Ａの電圧変化と等しいので、第２のインダクタ９の第１の巻線９Ａの電圧の減少は第１のコンデンサ８の上昇分の1／（１＋Ｎ）となる。しかしながら前述したように、第１のコンデンサ８と第３のコンデンサ１２の電流は等しいため、それぞれのコンデンサ８と１２の充電時の電流積分量と放電時の電流積分量とは等しいので、第３のコンデンサ１２のキャパシタンスは第１のコンデンサ８のキャパシタンスのほぼ（１＋Ｎ）倍であることが好ましい。この場合も、通常のコンデンサの個々のキャパシタンスのばらつき程度で差異があっても差し支えない。 At this time, since the second capacitor 11 can be regarded as a voltage source, the voltage is constant and the first capacitor 8 is charged, so that the voltage rises and the voltage of the second inductor 9 decreases. To do. The voltage change of the first winding 9A of the second inductor 9 becomes 1 / (1 + N) of the increase of the first capacitor 8, and the voltage of the third capacitor 12 is discharged and decreases. Since the voltage change of the third capacitor 12 is equal to the voltage change of the first winding 9A of the second inductor 9, the decrease of the voltage of the first winding 9A of the second inductor 9 is the first capacitor. It becomes 1 / (1 + N) of the rise of 8. However, as described above, since the currents of the first capacitor 8 and the third capacitor 12 are equal, the current integration amount at the time of charging and the current integration amount at the time of discharging of the capacitors 8 and 12 are equal. The capacitance of the first capacitor 12 is preferably approximately (1 + N) times the capacitance of the first capacitor 8. In this case as well, there is no problem even if there is a difference in the degree of variation in individual capacitances of a normal capacitor.

入力端子側から出力端子側に電力が供給される期間では、第２のインダクタ９の第１の巻線９Ａの電圧は第３のコンデンサ１２の電圧Ｖｃ３と等しくなる。第２のインダクタ９の第１の巻線９Ａに対する第２の巻線９Ｂの電圧はそれらの巻数比Ｎで決まるから、第２の巻線９Ｂの電圧はＮ・Ｖｃ３となる。したがって、出力端子１３、１４間の第２のコンデンサ１１の電圧は、第１のコンデンサ８の電圧Ｖｃ１に第３のコンデンサ１２の電圧Ｖｃ３を加えた電圧に、更に第１の巻線９Ａと第２の巻線９Ｂとの巻数比Ｎとを乗じたＮ・Ｖｃ３を加えた電圧（Ｖｃ１＋Ｖｃ３＋Ｎ・Ｖｃ３）にほぼ等しくなり、出力電圧Ｖｏは、Ｖｏ＝［（１＋Ｄｒ）／（１−Ｄｒ）＋Ｎ・Ｄｒ／（１−Ｄｒ）］×Ｖｉの式（５）で表せる。この昇圧形コンバータ４００は、前記実施形態１〜３の昇圧形コンバータに比べて、上の式のカッコ内の２項で示す分、つまり、Ｎ・Ｄｒ・Ｖｉ／（１−Ｄｒ）、より昇圧することができ、巻数比Ｎを選択することによって、所望の高い出力電圧を出力することができる。また、第１、第２の巻線を有するインダクタのリーケージインダクタンスによる電力損失やサージ、ノイズなどを小さな値に抑制できる。 During the period in which power is supplied from the input terminal side to the output terminal side, the voltage of the first winding 9A of the second inductor 9 is equal to the voltage Vc3 of the third capacitor 12. Since the voltage of the second winding 9B with respect to the first winding 9A of the second inductor 9 is determined by the turn ratio N, the voltage of the second winding 9B is N · Vc3. Therefore, the voltage of the second capacitor 11 between the output terminals 13 and 14 is equal to the voltage obtained by adding the voltage Vc3 of the third capacitor 12 to the voltage Vc1 of the first capacitor 8, and the first winding 9A and the first capacitor 9A. Is approximately equal to a voltage (Vc1 + Vc3 + N · Vc3) obtained by multiplying N · Vc3 multiplied by the turn ratio N of the second winding 9B. The output voltage Vo is Vo = [(1 + Dr) / (1−Dr) + N · Dr / (1-Dr)] × Vi can be expressed by equation (5). Compared with the boost converters of the first to third embodiments, this boost converter 400 boosts by the amount indicated by the two terms in parentheses in the above equation, that is, N · Dr · Vi / (1-Dr). By selecting the turn ratio N, a desired high output voltage can be output. In addition, power loss, surge, noise, and the like due to the leakage inductance of the inductor having the first and second windings can be suppressed to a small value.

以上の実施形態では説明していないが、第１の逆放電防止用素子７としてＦＥＴを用いた場合、実際にはスイッチ素子５のオフ前にＦＥＴ７がオンすることがないように、休止期間を設けており、スイッチ素子５のオフ時刻からＦＥＴ７がオンするまでの短い期間に、ＦＥＴ７のボディダイオードが導通する。したがって、ＦＥＴ７のボディダイオードを導通させないため、ＦＥＴ７のボディダイオードよりも順方向電圧降下の小さなショットキーバリアダイオードをＦＥＴ７と並列に接続することにより、より損失を低減することが可能である。第２の逆放電防止用素子１０についても同様である。また、以上の実施形態では1段形の昇圧形コンバータについて述べたが、必要があれば更に昇圧するために、図１、図３、図４に示した昇圧形コンバータ１００〜３００の入力端子から出力端子までを１単位の昇圧モジュールとし、同一構成の第２、第３の昇圧モジュールを用意して必要なだけ直列に接続してもよい。 Although not described in the above embodiment, when an FET is used as the first reverse discharge prevention element 7, the rest period is actually set so that the FET 7 is not turned on before the switch element 5 is turned off. The body diode of the FET 7 conducts in a short period from the time when the switch element 5 is turned off until the FET 7 is turned on. Therefore, since the body diode of the FET 7 is not conducted, the loss can be further reduced by connecting a Schottky barrier diode having a smaller forward voltage drop than the body diode of the FET 7 in parallel with the FET 7. The same applies to the second reverse discharge preventing element 10. Further, in the above embodiment, the single-stage boost converter has been described. However, if necessary, the boost converters 100 to 300 shown in FIGS. The unit up to the output terminal may be a unit booster module, and the second and third booster modules having the same configuration may be prepared and connected in series as necessary.

本発明の実施形態１にかかる昇圧形コンバータ１００の回路構成を示す図面である。1 is a diagram illustrating a circuit configuration of a boost converter 100 according to a first embodiment of the present invention. 本発明と従来の昇圧形コンバータの出力電圧―時比率特性の一例を示す図である。It is a figure which shows an example of the output voltage-time ratio characteristic of this invention and the conventional boost type | mold converter. 本発明の実施形態２にかかる昇圧形コンバータ２００の回路構成を示す図面である。It is drawing which shows the circuit structure of the step-up type converter 200 concerning Embodiment 2 of this invention. 本発明の実施形態３にかかる昇圧形コンバータ３００の回路構成を示す図面である。It is drawing which shows the circuit structure of the step-up type converter 300 concerning Embodiment 3 of this invention. 本発明の実施形態４にかかる昇圧形コンバータ４００の回路構成を示す図面である。It is drawing which shows the circuit structure of the boost converter 400 concerning Embodiment 4 of this invention. 従来の昇圧形コンバータの回路構成を示す図面である。2 is a diagram illustrating a circuit configuration of a conventional boost converter. 従来の別の昇圧形コンバータの回路構成を示す図面である。It is drawing which shows the circuit structure of another conventional boost type converter.

Explanation of symbols

１、２・・・入力端子
３・・・直流入力電源
４・・・第１のインダクタ
５・・・スイッチ素子
６・・・制御回路
７・・・第１の逆放電防止用素子
８・・・第１のコンデンサ
９・・・第２のインダクタ
９Ａ・・・第２のインダクタ９の第１の巻線
９Ｂ・・・第２のインダクタ９の第２の巻線
１０・・・第２の逆放電防止用素子
１１・・・第２のコンデンサ
１２・・・第３のコンデンサ
１３、１４・・・出力端子
１５・・・負荷
Ａ・・・第１のインダクタ４の一端とスイッチ素子５の一端と第３のコンデンサ１２の一端とが接続された点
Ｂ・・・第２のインダクタ９の一端と第２の逆放電防止用素子１０のアノード側と第３のコンデンサ１２の他端とが接続された点
Ｃ・・・第２のインダクタ９の第１の巻線９Ａと第２の巻線９Ｂとの接続点と、第３のコンデンサ１２の他端とが接続された点
DESCRIPTION OF SYMBOLS 1, 2 ... Input terminal 3 ... DC input power supply 4 ... 1st inductor 5 ... Switch element 6 ... Control circuit 7 ... 1st reverse discharge prevention element 8 ... First capacitor 9 ... second inductor 9A ... first winding 9B of second inductor 9B ... second winding 9 of second inductor 9 10 ... second Reverse discharge prevention element 11 ... second capacitor 12 ... third capacitor 13, 14 ... output terminal 15 ... load A ... one end of first inductor 4 and switch element 5 A point where one end and one end of the third capacitor 12 are connected B... One end of the second inductor 9, the anode side of the second reverse discharge preventing element 10, and the other end of the third capacitor 12. Connected point C: the first winding 9A and the second winding 9B of the second inductor 9 That the connection point, the other end of the third capacitor 12 is connected

Claims

In a boost converter that outputs a high DC output voltage between output terminals compared to a DC input voltage applied between input terminals,
A first inductor and a switch element connected in series between the two input terminals;
A first reverse discharge preventing element and a first capacitor connected in series with each other to form a closed circuit with the switch element;
A second inductor, a second reverse discharge prevention element, and a second capacitor connected in series with each other to form a closed circuit with the first capacitor;
A point A where one end of the first inductor and one end of the switch element are connected; a point B where one end of the second inductor and the anode side of the second reverse discharge preventing element are connected; A third capacitor connected between
A control circuit for controlling the switching operation of the switch element;
With
The voltage of the second capacitor that gives a voltage equal to the DC output voltage is a voltage equivalent to the sum of the voltage of the first capacitor and the voltage of the third capacitor. .

In claim 1,
The boost converter according to claim 1, wherein capacitances of the first capacitor and the third capacitor are substantially equal.

In a boost converter that outputs a high DC output voltage between output terminals compared to a DC input voltage applied between input terminals,
A first inductor and a switch element connected in series between the two input terminals;
A first reverse discharge preventing element and a first capacitor connected in series with each other to form a closed circuit with the switch element;
A second inductor having a first winding and a second winding connected in series with each other and magnetically coupled;
A second reverse discharge preventing element and a second capacitor connected in series to form a closed circuit with the first capacitor and the second inductor connected in series to the first capacitor;
A point A where one end of the first inductor and one end of the switch element are connected, and a point C where the first winding and the second winding of the second inductor are connected A third capacitor connected in between,
A control circuit for controlling the switching operation of the switch element;
With
The voltage of the second capacitor that gives a voltage equal to the DC output voltage is higher than the sum of the voltage of the first capacitor and the voltage of the third capacitor. Shape converter.

In claim 3,
When the number of turns of the first winding of the second inductor is N1, the number of turns of the second winding is N2, and the turn ratio (N2 / N1) is N, the third capacitor The boost converter according to claim 1, wherein the capacitance is substantially (1 + N) times the capacitance of the first capacitor.

In any one of Claim 1 thru | or 4,
Either or both of the first reverse discharge prevention element and the second reverse discharge prevention element are diodes or FETs, and the FETs are off when the switch element is on and off. The step-up converter is controlled by the control circuit so as to be turned on.