JP5075695B2 - プロパティ記述のカバレッジ測定装置及びプログラム - Google Patents
プロパティ記述のカバレッジ測定装置及びプログラム Download PDFInfo
- Publication number
- JP5075695B2 JP5075695B2 JP2008070323A JP2008070323A JP5075695B2 JP 5075695 B2 JP5075695 B2 JP 5075695B2 JP 2008070323 A JP2008070323 A JP 2008070323A JP 2008070323 A JP2008070323 A JP 2008070323A JP 5075695 B2 JP5075695 B2 JP 5075695B2
- Authority
- JP
- Japan
- Prior art keywords
- automaton
- design
- property
- state
- coverage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
[カバレッジ2]:(同値類数)/(合致状態数)
[カバレッジ3]:[カバレッジ1]と[カバレッジ2]の値の組
[カバレッジ4]:(同値類数)/(全状態数)
上記[カバレッジ1]は、単純に、プロパティ記述3の要件を満たし得る設計オートマトン6上の状態が全体のどれだけを占めているか、という割合である。この割合が低いほど、プロパティ記述3の要件を満たさないか、あるいはプロパティ記述3には無関係の記述(非活性になりうる記述)が多いということになる。
次に具体例として、図7に示すVerilog HDL(ハードウェア記述言語)で記述された、ある回路の設計記述2に対し、図8に示すようなプロパティ記述3が付与されているときの、カバレッジの算出例を説明する。図8のプロパティ記述3は図7の設計記述2に対応しており、正規表現で記述されたものである。ちなみに、図8の記述は、「変数aが1クロック以上0になり続け、次にaが1クロック以上1になり続ける。以上の状態が任意回繰り返される。」という意味である。
(001,011,[a<=1,b<=1])−(x,y,a<=1)
(011,010,[a<=1,b<=0])−(y,y,a<=1)
(010,000,[a<=0,b<=0])−(y,x,a<=0)
合致状態集合は{000,001,011,010}である。同値類は、{000,001}(xを模倣する状態)と{010,011}(yを模倣する状態)の2つである。
別の具体例として、3進カウンタ回路の例を示す。
(1,2,clk)−(N,2,−)
(2,0,clk or reset)−(2,0,−)
(0,0,clk or reset)−(0,0,−)
(1,0,clk or reset)−(N,0,−)
合致状態集合は、ダミー状態に合致する状態1を除いた2状態の集合{0,2}である。同値類は、{0}(プロパティオートマトンの“0”が模倣する状態)と{2}(プロパティオートマトンの“2”が模倣する状態)の2つである。
2…設計記述;
3…プロパティ記述;
4…設計オートマトン抽出部;
5…プロパティオートマトン抽出部;
6…設計オートマトン;
7…プロパティオートマトン;
8…合致状態検出部;
9…状態記録部;
11…カバレッジ算出部;
12…カバレッジ
Claims (5)
- 設計記述データから、その状態遷移を表す設計オートマトンを抽出する設計オートマトン抽出部と、
前記設計記述データに対応するプロパティ記述データから、その状態遷移を表すプロパティオートマトンを抽出するプロパティオートマトン抽出部と、
前記設計オートマトンの全状態数を計数するとともに、前記設計オートマトンから前記プロパティオートマトンへのオートマトン上の模倣関係の有無により、前記設計オートマトンにおける全状態のうち前記プロパティオートマトンに合致する合致状態を検出し、その合致状態数を計数する合致状態検出部と、
前記合致状態数と前記設計オートマトンの全状態数との比を求めることにより、前記設計記述データに対して前記プロパティ記述データがどの程度対応しているのかの度合いを表す第1のカバレッジを算出するカバレッジ算出部と、を具備するプロパティ記述のカバレッジ測定装置。 - 前記合致状態検出部は、前記プロパティオートマトン上の同じ状態を模倣する、前記設計オートマトン上の任意の2状態の間の同値関係に基づき、前記設計オートマトン中の合致状態を同値類に分類し、その同値類数を計数し、
前記カバレッジ算出部は、前記同値類数と前記合致状態数との比を求めることにより第2のカバレッジを算出する請求項1に記載の装置。 - 前記カバレッジ算出部は、前記第1のカバレッジと前記第2のカバレッジとの組からなる第3のカバレッジを出力する請求項2に記載の装置。
- 前記カバレッジ算出部は、前記同値類数と前記全状態数との比を求めることにより第4のカバレッジを算出する請求項2に記載の装置。
- コンピュータに、
設計記述データから、その状態遷移を表す設計オートマトンを抽出する設計オートマトン抽出手順と、
前記設計記述データに対応するプロパティ記述データから、その状態遷移を表すプロパティオートマトンを抽出するプロパティオートマトン抽出手順と、
前記設計オートマトンの全状態数を計数するとともに、前記設計オートマトンから前記プロパティオートマトンへのオートマトン上の模倣関係の有無により、前記設計オートマトンにおける全状態のうち前記プロパティオートマトンに合致する合致状態を検出し、その合致状態数を計数する合致状態検出手順と、
前記合致状態数と前記設計オートマトンの全状態数との比を求めることにより、前記設計記述データに対してプロパティ記述データがどの程度対応しているのかの度合いを表す第1のカバレッジを算出するカバレッジ算出手順と、を実行させるためのプロパティ記述のカバレッジ測定プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070323A JP5075695B2 (ja) | 2007-03-28 | 2008-03-18 | プロパティ記述のカバレッジ測定装置及びプログラム |
US12/054,610 US8037002B2 (en) | 2007-03-28 | 2008-03-25 | Property description coverage measuring apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086014 | 2007-03-28 | ||
JP2007086014 | 2007-03-28 | ||
JP2008070323A JP5075695B2 (ja) | 2007-03-28 | 2008-03-18 | プロパティ記述のカバレッジ測定装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008269585A JP2008269585A (ja) | 2008-11-06 |
JP5075695B2 true JP5075695B2 (ja) | 2012-11-21 |
Family
ID=40048934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070323A Expired - Fee Related JP5075695B2 (ja) | 2007-03-28 | 2008-03-18 | プロパティ記述のカバレッジ測定装置及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5075695B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5365182B2 (ja) * | 2008-12-24 | 2013-12-11 | 日本電気株式会社 | 時相論理式作成支援システム、時相論理式作成支援方法及び時相論理式作成支援用プログラム |
JP5370257B2 (ja) * | 2010-05-06 | 2013-12-18 | 富士通株式会社 | 検証支援プログラム、検証支援装置および検証支援方法 |
JP5432069B2 (ja) * | 2010-06-14 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 静的検証プログラム、静的検証装置及び静的検証方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3663067B2 (ja) * | 1998-12-17 | 2005-06-22 | 富士通株式会社 | 論理装置の検証方法、検証装置及び記録媒体 |
JP2006106865A (ja) * | 2004-09-30 | 2006-04-20 | Nec Corp | 論理回路設計検証装置および方法、プログラム |
JP2006201980A (ja) * | 2005-01-19 | 2006-08-03 | Fujitsu Ltd | カバレッジ評価装置、カバレッジ評価方法、カバレッジ評価プログラム、および記録媒体 |
-
2008
- 2008-03-18 JP JP2008070323A patent/JP5075695B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008269585A (ja) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340475B2 (en) | Evaluating dynamic expressions in a modeling application | |
CN117951701A (zh) | 用于确定软件代码中的缺陷和漏洞的方法 | |
CN104536883B (zh) | 一种静态缺陷检测方法及其系统 | |
US20090319246A1 (en) | Detection program, detecting device, and detecting method | |
US8522182B2 (en) | Generation of an end point report for a timing simulation of an integrated circuit | |
US20100042964A1 (en) | Reuse of circuit labels in subcircuit recognition | |
US20200042662A1 (en) | Method for Automatic Detection of a Functional Primitive in a Model of a Hardware System | |
CN103914374B (zh) | 基于程序切片和频繁模式提取的代码缺陷检测方法及装置 | |
JP6486574B2 (ja) | プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラム | |
CN110955892B (zh) | 一种基于机器学习和电路行为级特征的硬件木马检测方法 | |
JP5075695B2 (ja) | プロパティ記述のカバレッジ測定装置及びプログラム | |
CN102968515B (zh) | 用于计算集成电路模型的验证覆盖率的方法和设备 | |
US6691079B1 (en) | Method and system for analyzing test coverage | |
US20120290282A1 (en) | Reachability analysis by logical circuit simulation for providing output sets containing symbolic values | |
US8266573B2 (en) | Method and system for test point insertion | |
CN112948193B (zh) | 一种基于差异测试的fpga综合工具缺陷检测方法 | |
US8166453B2 (en) | Method and system for inconsistency resolution with cycle detection in a model-driven software environment | |
CN116702157B (zh) | 一种基于神经网络的智能合约漏洞检测方法 | |
US8037002B2 (en) | Property description coverage measuring apparatus | |
Raun et al. | C-3PA: Streaming Conformance, Confidence and Completeness in Prefix-Alignments | |
US7650579B2 (en) | Model correspondence method and device | |
JP5487078B2 (ja) | ソフトウェア資産整理方法及び装置 | |
CN109710538A (zh) | 一种用于大规模系统中状态相关缺陷的静态检测方法 | |
JPH10254930A (ja) | 半導体素子の機能検証装置及びその機能検証方法 | |
JP5900197B2 (ja) | 経路条件選択装置、該プログラム、及び該方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5075695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |