JP5074553B2

JP5074553B2 - High frequency package

Info

Publication number: JP5074553B2
Application number: JP2010112067A
Authority: JP
Inventors: 秀之野坂; 敏洋伊藤; 聡綱島; 浩一村田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2010-05-14
Filing date: 2010-05-14
Publication date: 2012-11-14
Anticipated expiration: 2030-05-14
Also published as: JP2011243628A

Description

本発明は、集積回路チップを収める表面実装タイプの高周波パッケージに係り、特に光通信装置、無線通信装置、計測器等を実現するための小型の高周波パッケージに関するものである。 The present invention relates to a surface mount type high frequency package that accommodates an integrated circuit chip, and more particularly to a small high frequency package for realizing an optical communication device, a wireless communication device, a measuring instrument, and the like.

図８は、従来の高周波パッケージの平面図である。本パッケージ１００は、基板に表面実装するタイプであり、パッケージ１００の中心は、集積回路（ＩＣ）チップを実装する空間であるキャビティ１０１になっている。図８では、実装するチップは図示していない。キャビティ１０１の外側には、メタルパタンにより電気線路が形成されている。図８では、左側に２本のコプレーナ線路の信号線路１０２、右側に２本のコプレーナ線路の信号線路１０２、上側に３本のコプレーナ線路の信号線路１０２、下側に３本のコプレーナ線路の信号線路１０２が形成されている。これらの線路は、実装するチップの上面とほぼ同じ高さになるように設計されている。 FIG. 8 is a plan view of a conventional high-frequency package. The package 100 is of a type that is surface-mounted on a substrate, and the center of the package 100 is a cavity 101 that is a space for mounting an integrated circuit (IC) chip. In FIG. 8, a chip to be mounted is not shown. On the outside of the cavity 101, an electric line is formed by a metal pattern. In FIG. 8, the signal lines 102 of the two coplanar lines on the left side, the signal lines 102 of the two coplanar lines on the right side, the signal lines 102 of the three coplanar lines on the upper side, and the signals of the three coplanar lines on the lower side. A line 102 is formed. These lines are designed to be almost the same height as the upper surface of the chip to be mounted.

図９は、図８に示した高周波パッケージ１００のＡ−Ａ線断面図である。図９では、キャビティ１０１に実装したＩＣチップ１０３およびメタルワイヤ１０４を記載している。ＩＣチップ１０３を実装する際には、まずＩＣチップ１０３をキャビティ１０１にダイボンドし、その後ＩＣチップ１０３のパッドと信号線路１０２との間をメタルワイヤ１０４でボンディングする。 FIG. 9 is a cross-sectional view taken along the line AA of the high-frequency package 100 shown in FIG. FIG. 9 shows the IC chip 103 and the metal wire 104 mounted in the cavity 101. When mounting the IC chip 103, first, the IC chip 103 is die-bonded to the cavity 101, and then the pad of the IC chip 103 and the signal line 102 are bonded with a metal wire 104.

高周波パッケージ１００は基板に表面実装されるので、リード１０５は基板と接触するようにパッケージ１００の底面に製造される。パッケージ本体は５つの層に分かれており、最も低い層１０６から層１０９まではセラミック等の絶縁物により製造され、最も高い層１１０はリッド（ふた）をシーム溶接することを可能とするためにリング状のメタルにより製造される。層１０８〜層１１０は、高周波パッケージ１００のフレーム（外枠）を形成している。前記の信号線路１０２を含むメタルパタンは、層１０７の上面に形成される。 Since the high-frequency package 100 is surface-mounted on the substrate, the leads 105 are manufactured on the bottom surface of the package 100 so as to contact the substrate. The package body is divided into five layers, the lowest layer 106 to layer 109 is made of an insulator such as ceramic, and the highest layer 110 is a ring to allow seam welding of the lid. It is made of metal. The layers 108 to 110 form a frame (outer frame) of the high-frequency package 100. The metal pattern including the signal line 102 is formed on the upper surface of the layer 107.

層１０６の下面には、配線１１１が形成されている。リード１０５は、この配線１１１に接合されている。配線１１１と信号線路１０２との間には層１０６，１０７があるので、配線１１１と信号線路１０２とを電気的に接続するために、垂直ビア１１２が形成される。垂直ビア１１２の周辺のグランドにグランドビア（不図示）を形成し、層１０６の下面に形成されたグランド（不図示）とメタルパタンのグランド１１３との間のインダクタンスを低減することにより、パッケージ全体として３２ＧＨｚにおいて損失約１ｄＢの優れた高周波特性が得られている。以上のような高周波パッケージ１００は、例えば非特許文献１に開示されている。 A wiring 111 is formed on the lower surface of the layer 106. The lead 105 is bonded to the wiring 111. Since there are layers 106 and 107 between the wiring 111 and the signal line 102, a vertical via 112 is formed in order to electrically connect the wiring 111 and the signal line 102. The ground via (not shown) is formed in the ground around the vertical via 112, and the inductance between the ground (not shown) formed on the lower surface of the layer 106 and the metal pattern ground 113 is reduced, thereby reducing the entire package. As a result, excellent high frequency characteristics with a loss of about 1 dB at 32 GHz are obtained. The high frequency package 100 as described above is disclosed in Non-Patent Document 1, for example.

S.Morioka and Y.Sawa，“Surface Mount Package for High Frequency band”，APMC 1999 vol.3，pp.958-961，Nov.1999S. Morioka and Y. Sawa, “Surface Mount Package for High Frequency band”, APMC 1999 vol.3, pp.958-961, Nov.1999

従来の高周波パッケージは、小型化しようとした場合に、高周波特性が劣化するという問題点があった。
図１０は、従来の高周波パッケージを小型化した場合の平面図である。この小型化した高周波パッケージ１００ａにおいても、図８、図９と同一の構成には同一の符号を付してある。高周波パッケージを小型化しようとする場合、高周波特性を劣化させないためには、メタルパタンのグランド１１３の面積を十分に確保する必要がある。このため、垂直ビア１１２の位置をキャビティ１０１に近づけることができず、垂直ビア１１２の少なくとも一部は、層１０８（フレーム）の下に位置することになる。この結果、図８の例では、上面から垂直ビア１１２が見えるが、図１０の例では、少なくとも一部の垂直ビア１１２がフレームに隠れて見えなくなっている。 The conventional high-frequency package has a problem that high-frequency characteristics deteriorate when attempting to reduce the size.
FIG. 10 is a plan view when a conventional high-frequency package is miniaturized. Also in this miniaturized high frequency package 100a, the same components as those in FIGS. 8 and 9 are denoted by the same reference numerals. In order to reduce the size of the high-frequency package, it is necessary to ensure a sufficient area of the metal pattern ground 113 in order not to deteriorate the high-frequency characteristics. For this reason, the position of the vertical via 112 cannot be brought close to the cavity 101, and at least a part of the vertical via 112 is positioned under the layer 108 (frame). As a result, in the example of FIG. 8, the vertical vias 112 can be seen from the upper surface, but in the example of FIG. 10, at least some of the vertical vias 112 are hidden behind the frame and cannot be seen.

図１１は、図１０に示した高周波パッケージ１００ａのＢ−Ｂ線断面図である。すでに説明したように、高周波パッケージ１００ａでは、垂直ビア１１２の位置をキャビティ１０１に近づけることができないので、パッケージを小型化する場合、垂直ビア１１２は層１０８の直下に位置することになる。層１０８は、セラミック等で製造されるため、誘電率が空気の数倍〜数十倍ある。このため、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスが、高周波回路で一般に用いられる５０Ωよりも低くなる。リード１０５からキャビティ１０１に至るまでの伝送線路は一般に特性インピーダンスが５０Ωに設計されるが、図１０、図１１の例では、垂直ビア１１２と信号線路１０２との接続位置周辺部のみ特性インピーダンスが低くなるので、信号の反射が発生し、信号に損失が発生すると同時に、反射により信号波形が劣化する。こうして、従来の高周波パッケージでは、小型化しようとした場合に高周波特性が劣化する。 11 is a cross-sectional view of the high-frequency package 100a shown in FIG. As described above, in the high-frequency package 100a, the position of the vertical via 112 cannot be brought close to the cavity 101. Therefore, when the package is downsized, the vertical via 112 is positioned immediately below the layer 108. Since the layer 108 is made of ceramic or the like, the dielectric constant is several to several tens of times that of air. For this reason, the characteristic impedance of the transmission line around the connection position between the vertical via 112 and the signal line 102 is lower than 50Ω generally used in a high-frequency circuit. The transmission line from the lead 105 to the cavity 101 is generally designed to have a characteristic impedance of 50Ω. However, in the examples of FIGS. 10 and 11, the characteristic impedance is low only in the peripheral portion of the connection position between the vertical via 112 and the signal line 102. As a result, signal reflection occurs, loss occurs in the signal, and at the same time, the signal waveform deteriorates due to reflection. Thus, in the conventional high-frequency package, the high-frequency characteristics deteriorate when attempting to reduce the size.

本発明は、上記の課題を解決するためになされたものであり、小型化と高周波特性の維持とを同時に達成することができる高周波パッケージを提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a high-frequency package that can simultaneously achieve miniaturization and maintenance of high-frequency characteristics.

本発明の高周波パッケージは、集積回路チップが搭載される誘電体からなる基板と、この基板の前記集積回路チップが搭載される領域を囲むように設けられた誘電体からなるフレームと、前記基板の前記集積回路チップが搭載される側の面に形成された、前記集積回路チップとの接続用の信号線路と、前記基板の前記集積回路チップが搭載される側と反対側の面に形成された、外部との接続用の配線と、前記信号線路と前記配線とを接続する垂直ビアとを備え、前記フレームは、前記垂線ビアと前記信号線路との接続位置に被さる内壁部分に切欠きを有し、前記信号線路は、周囲に形成されるグランドと共にコプレーナ線路を構成するものであり、前記コプレーナ線路のグランドと信号線路との距離をＧ、前記切欠き内に位置する前記コプレーナ線路のグランドの端と前記切欠きの端との距離をＭ、前記信号線路の幅をＷとしたとき、前記切欠きの幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さく、前記切欠きの高さは、前記コプレーナ線路のグランドと信号線路との距離Ｇよりも大きいことを特徴とするものである。 The high-frequency package of the present invention includes a substrate made of a dielectric on which an integrated circuit chip is mounted, a frame made of a dielectric provided so as to surround a region of the substrate on which the integrated circuit chip is mounted, A signal line for connection to the integrated circuit chip formed on the surface on the side where the integrated circuit chip is mounted, and a surface opposite to the side on which the integrated circuit chip is mounted on the substrate. A wiring for connecting to the outside, and a vertical via for connecting the signal line and the wiring, and the frame has a notch in an inner wall portion covering a connection position of the perpendicular via and the signal line. and, wherein the signal line is to constitute a coplanar line with the ground, which is formed around the Kopure located the distance between the ground and the signal line of the coplanar line G, in come the cut The distance (M + G + W + G + M) of the notch is larger than (G + W + G) where (G + W + G) × (G + W + G) × 3 rather smaller than the notch height is for being greater than the distance G between the ground and the signal line of the coplanar line.

本発明によれば、誘電体からなる基板と、基板の集積回路チップが搭載される領域を囲むように設けられたフレームと、基板の集積回路チップが搭載される側の面に形成された、集積回路チップとの接続用の信号線路と、基板の集積回路チップが搭載される側と反対側の面に形成された、外部との接続用の配線と、信号線路と配線とを接続する垂直ビアとを備えた表面実装タイプの高周波パッケージにおいて、垂線ビアと信号線路との接続位置に被さるフレームの内壁部分に切欠きを設けることにより、高周波パッケージのサイズを小型化したとしても、垂直ビアと信号線路との接続位置周辺の伝送線路の特性インピーダンスを、高周波回路で一般に用いられる５０Ωに近い値とすることができ、信号の反射を抑圧することができ、信号の損失発生を抑圧できると同時に、反射による信号波形の劣化を抑圧することができる。 According to the present invention, a substrate made of a dielectric, a frame provided so as to surround a region where the integrated circuit chip of the substrate is mounted, and a surface of the substrate on which the integrated circuit chip is mounted are formed. A signal line for connection to the integrated circuit chip, a wiring for connection to the outside formed on the surface of the substrate opposite to the side on which the integrated circuit chip is mounted, and a vertical line for connecting the signal line and the wiring Even if the size of the high-frequency package is reduced by providing a notch in the inner wall of the frame that covers the connection position between the vertical via and the signal line in the surface-mount type high-frequency package with vias, The characteristic impedance of the transmission line around the connection position with the signal line can be set to a value close to 50Ω generally used in a high-frequency circuit, signal reflection can be suppressed, and signal loss can be suppressed. At the same time it can suppress the generation, so that it is possible to suppress deterioration of the signal waveform due to reflection.

また、本発明では、信号線路とその周囲に形成されるグランドとでコプレーナ線路を構成し、コプレーナ線路のグランドと信号線路との距離をＧ、切欠き内に位置するコプレーナ線路のグランドの端と切欠きの端との距離をＭ、信号線路の幅をＷとしたとき、切欠きの幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）を、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さくすることにより、高周波パッケージのサイズを小型化したとしても、機械的強度を維持することができ、温度サイクルおよび振動衝撃に対する耐性を高めることができる。 In the present invention, the signal line and the ground formed around the signal line constitute a coplanar line, the distance between the coplanar line ground and the signal line is G, and the end of the coplanar line ground located in the notch When the distance from the end of the notch is M and the width of the signal line is W, the notch width (M + G + W + G + M) is made larger than (G + W + G) and smaller than (G + W + G) × 3, thereby providing a high frequency package. Even if the size is reduced, the mechanical strength can be maintained, and the resistance to temperature cycle and vibration shock can be increased.

本発明の実施の形態に係る高周波パッケージの平面図である。It is a top view of the high frequency package concerning an embodiment of the invention. 本発明の実施の形態に係る高周波パッケージの断面図である。It is sectional drawing of the high frequency package which concerns on embodiment of this invention. 本発明の実施の形態に係る高周波パッケージの断面図である。It is sectional drawing of the high frequency package which concerns on embodiment of this invention. 本発明の実施の形態に係る高周波パッケージのメタルパタンの平面図である。It is a top view of the metal pattern of the high frequency package which concerns on embodiment of this invention. 本発明の実施の形態に係る高周波パッケージの第３層の平面図である。It is a top view of the 3rd layer of the high frequency package concerning an embodiment of the invention. 本発明の実施の形態に係る高周波パッケージにおいてパッケージの中央部から見た切欠きの斜視図である。It is a perspective view of the notch seen from the center part of the package in the high frequency package which concerns on embodiment of this invention. 本発明の実施の形態に係る高周波パッケージの第４層の平面図である。It is a top view of the 4th layer of the high frequency package concerning an embodiment of the invention. 従来の高周波パッケージの平面図である。It is a top view of the conventional high frequency package. 図８の高周波パッケージの断面図である。It is sectional drawing of the high frequency package of FIG. 従来の高周波パッケージを小型化した場合の平面図である。It is a top view at the time of reducing the size of the conventional high frequency package. 図１０の高周波パッケージの断面図である。It is sectional drawing of the high frequency package of FIG.

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態に係る高周波パッケージの平面図である。本パッケージ１００ｂは、基板に表面実装するタイプであり、パッケージ１００ｂの中心は、キャビティ１０１になっている。図１では、実装するチップは図示していない。 [First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a plan view of a high-frequency package according to an embodiment of the present invention. The package 100b is of a type that is surface-mounted on a substrate, and the center of the package 100b is a cavity 101. In FIG. 1, a chip to be mounted is not shown.

キャビティ１０１の外側には、メタルパタンにより電気線路が形成されている。図１では、左側に２本のコプレーナ線路の信号線路１０２、右側に２本のコプレーナ線路の信号線路１０２、上側に３本のコプレーナ線路の信号線路１０２、下側に３本のコプレーナ線路の信号線路１０２が形成されている。これらの線路は、実装するチップの上面とほぼ同じ高さになるように設計されている。また、信号線路１０２と別の信号線路１０２との間には、メタルパタンによりグランド１１３が形成されている。 On the outside of the cavity 101, an electric line is formed by a metal pattern. In FIG. 1, two coplanar line signal lines 102 on the left side, two coplanar line signal lines 102 on the right side, three coplanar line signal lines 102 on the upper side, and three coplanar line signal lines on the lower side. A line 102 is formed. These lines are designed to be almost the same height as the upper surface of the chip to be mounted. A ground 113 is formed by a metal pattern between the signal line 102 and another signal line 102.

図２は本実施の形態の高周波パッケージ１００ｂのＣ−Ｃ線断面図、図３は本実施の形態の高周波パッケージ１００ｂのＤ−Ｄ線断面図である。図２、図３では、キャビティ１０１に実装したＩＣチップ１０３およびメタルワイヤ１０４を記載している。ＩＣチップ１０３を実装する際には、まずＩＣチップ１０３をキャビティ１０１にダイボンドし、その後ＩＣチップ１０３の信号用のパッドと信号線路１０２との間およびＩＣチップ１０３のグランドパッドとグランド１１３との間をメタルワイヤ１０４でボンディングする。 2 is a cross-sectional view taken along line CC of the high-frequency package 100b of the present embodiment, and FIG. 3 is a cross-sectional view taken along line DD of the high-frequency package 100b of the present embodiment. 2 and 3, the IC chip 103 and the metal wire 104 mounted in the cavity 101 are shown. When mounting the IC chip 103, first, the IC chip 103 is die-bonded to the cavity 101, and then between the signal pad of the IC chip 103 and the signal line 102 and between the ground pad of the IC chip 103 and the ground 113. Is bonded with a metal wire 104.

高周波パッケージ１００ｂは基板に表面実装されるので、リード１０５は基板と接触するようにパッケージ１００ｂの底面に製造される。パッケージ本体は下から順に層１０６，１０７，１０８ｂ，１０９，１１０の５つの層に分かれている。第１層１０６、第２層１０７、第３層１０８ｂおよび第４層１０９はセラミック等の絶縁体（誘電体）により製造され、最も高い第５層１１０はリッドをシーム溶接することを可能とするためにリング状のメタルにより製造される。 Since the high frequency package 100b is surface-mounted on the substrate, the leads 105 are manufactured on the bottom surface of the package 100b so as to be in contact with the substrate. The package body is divided into five layers 106, 107, 108 b, 109, and 110 in order from the bottom. The first layer 106, the second layer 107, the third layer 108b, and the fourth layer 109 are made of an insulating material (dielectric material) such as ceramic, and the highest fifth layer 110 enables seam welding of the lid. For this reason, it is made of a ring-shaped metal.

第１層１０６と第２層１０７とは、高周波パッケージ１００ｂの基板を形成している。第３層１０８ｂと第４層１０９と第５層１１０とは、高周波パッケージ１００ｂのフレームを形成している。前記の信号線路１０２およびグランド１１３を含むメタルパタンは、第２層１０７の上面に形成される。第１層１０６の下面には、信号用の配線１１１およびグランド配線１１４が形成されている。信号用のリード１０５は、配線１１１に接合され、グランド用のリード１０５は、グランド配線１１４に接合されている。なお、高周波パッケージ１００ｂの基板を形成している第１層１０６と第２層１０７は、１層のセラミック等の絶縁体（誘電体）により製造してもよく、３層以上のセラミック等の絶縁体（誘電体）により製造してもよい。 The first layer 106 and the second layer 107 form a substrate of the high frequency package 100b. The third layer 108b, the fourth layer 109, and the fifth layer 110 form a frame of the high frequency package 100b. The metal pattern including the signal line 102 and the ground 113 is formed on the upper surface of the second layer 107. On the lower surface of the first layer 106, a signal wiring 111 and a ground wiring 114 are formed. The signal lead 105 is joined to the wiring 111, and the ground lead 105 is joined to the ground wiring 114. Note that the first layer 106 and the second layer 107 forming the substrate of the high-frequency package 100b may be manufactured by a single layer of insulator (dielectric) such as ceramic, or may be insulated by three or more layers of ceramic or the like. You may manufacture by a body (dielectric material).

図４は本実施の形態のメタルパタンの平面図である。配線１１１およびグランド配線１１４とメタルパタンとの間には層１０６，１０７があるので、図３に示すように配線１１１と信号線路１０２とを電気的に接続するために垂直ビア１１２が形成され、図２に示すようにグランド配線１１４とグランド１１３とを電気的に接続するためにグランドビア１１５が形成されている。 FIG. 4 is a plan view of the metal pattern of the present embodiment. Since there are layers 106 and 107 between the wiring 111 and the ground wiring 114 and the metal pattern, a vertical via 112 is formed to electrically connect the wiring 111 and the signal line 102 as shown in FIG. As shown in FIG. 2, a ground via 115 is formed to electrically connect the ground wiring 114 and the ground 113.

前述したように、垂直ビア１１２およびグランドビア１１５の位置をキャビティ１０１に近づけることができないので、高周波パッケージを小型化する場合、垂直ビア１１２およびグランドビア１１５はパッケージのフレームの直下に位置することになる。図１０、図１１に示した例のように垂直ビア１１２の直上に第３層１０８が存在すると、セラミック等からなる第３層１０８の誘電率が空気の数倍から数十倍あるために、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスが、高周波回路で一般に用いられる５０Ωよりも低くなってしまう。 As described above, since the positions of the vertical via 112 and the ground via 115 cannot be brought close to the cavity 101, when the high-frequency package is downsized, the vertical via 112 and the ground via 115 are located immediately below the frame of the package. Become. When the third layer 108 exists just above the vertical via 112 as in the examples shown in FIGS. 10 and 11, the dielectric constant of the third layer 108 made of ceramic or the like is several to several tens of times that of air. The characteristic impedance of the transmission line around the connection position between the vertical via 112 and the signal line 102 becomes lower than 50Ω generally used in a high frequency circuit.

そこで、本実施の形態では、第３層１０８ｂの形状に工夫を施している。図５は本実施の形態の第３層１０８ｂの平面図である。第３層１０８ｂには、垂直ビア１１２と重なることがないように、垂線ビア１１２と信号線路１０２との接続位置に当たる内壁部分に切欠き（電磁界開放空間）１１６が形成されている。この結果、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスを、高周波回路で一般に用いられる５０Ωに近い値とすることができ、信号の反射を抑圧することができ、信号の損失発生を抑圧できると同時に、反射による信号波形の劣化を抑圧することができる。 Thus, in the present embodiment, the shape of the third layer 108b is devised. FIG. 5 is a plan view of the third layer 108b of the present embodiment. In the third layer 108 b, a notch (electromagnetic field open space) 116 is formed in an inner wall portion corresponding to a connection position between the vertical via 112 and the signal line 102 so as not to overlap the vertical via 112. As a result, the characteristic impedance of the transmission line around the connection position between the vertical via 112 and the signal line 102 can be set to a value close to 50Ω generally used in a high-frequency circuit, and reflection of the signal can be suppressed. Can be suppressed, and at the same time, deterioration of the signal waveform due to reflection can be suppressed.

切欠き１１６は、全ての電気配線に適用する必要はなく、反射損失を低減する必要がない電気配線や、反射による波形劣化が問題とならない電気配線には適用する必要はない。本実施の形態の例では、図１の左側の２本の信号線路１０２および右側の２本の信号線路１０２と垂線ビア１１２との４箇所の接続位置にそれぞれ切欠き１１６を設けている。 The notch 116 does not need to be applied to all electric wirings, and does not need to be applied to electric wirings that do not need to reduce reflection loss, or that do not cause waveform deterioration due to reflection. In the example of the present embodiment, notches 116 are respectively provided at four connection positions of the two signal lines 102 on the left side and the two signal lines 102 on the right side and the perpendicular vias 112 in FIG.

ここでは、切欠き１１６の適用箇所を、垂直ビア１１２と信号線路１０２との接続位置周辺の限られた範囲に限定している。図６はパッケージの中央部から見た切欠き１１６の斜視図である。切欠き１１６のサイズは、伝送線路（本実施の形態ではコプレーナ線路）のグランド１１３−信号線路１０２間の距離Ｇに対して十分に大きい必要があるが、機械的強度の観点からは大き過ぎない方が望ましい。 Here, the application location of the notch 116 is limited to a limited range around the connection position between the vertical via 112 and the signal line 102. FIG. 6 is a perspective view of the notch 116 viewed from the center of the package. The size of the notch 116 needs to be sufficiently large with respect to the distance G between the ground 113 and the signal line 102 of the transmission line (in this embodiment, the coplanar line), but is not too large from the viewpoint of mechanical strength. Is preferable.

具体的には、コプレーナ線路では、電磁界は主にグランド１１３と信号線路１０２との間に閉じ込められ、グランド１１３の上面に漏れる電磁界は少ないので、切欠き１１６内に位置するコプレーナ線路のグランド１１３の端と切欠き１１６の端との距離Ｍは少なくともゼロより大であれば、特性インピーダンスに与える影響は小さい。すなわち、信号線路１０２の幅をＷとすると、切欠き１１６の幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）よりも大きければ、特性インピーダンスに与える影響が少ない。 Specifically, in the coplanar line, the electromagnetic field is mainly confined between the ground 113 and the signal line 102, and there is little electromagnetic field leaking to the upper surface of the ground 113, so that the ground of the coplanar line located in the notch 116 is used. If the distance M between the end of 113 and the end of the notch 116 is at least larger than zero, the influence on the characteristic impedance is small. That is, assuming that the width of the signal line 102 is W, if the width (M + G + W + G + M) of the notch 116 is larger than (G + W + G), the influence on the characteristic impedance is small.

さらに、グランド１１３の上面に漏れる電磁界は、コプレーナ線路からの距離がコプレーナ線路幅（Ｇ＋Ｗ＋Ｇ）程度になるとほぼ無視できるため、特性インピーダンスの観点からは、切欠き１１６内に位置するコプレーナ線路のグランド１１３の端と切欠き１１６の端との距離Ｍを（Ｇ＋Ｗ＋Ｇ）よりも大きくする必要はない。機械的強度の観点からは、切欠き１１６のサイズは小さいことが望ましいので、切欠き１１６の幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）は、（Ｇ＋Ｗ＋Ｇ）×３よりも小さいことが望ましい。
すなわち、切欠き１１６の幅（Ｍ＋Ｇ＋Ｗ＋Ｇ＋Ｍ）を、（Ｇ＋Ｗ＋Ｇ）よりも大きく、（Ｇ＋Ｗ＋Ｇ）×３よりも小さくすると、高周波特性に優れ、かつ機械的強度に優れた高周波パッケージを実現することができる。 Further, the electromagnetic field leaking to the upper surface of the ground 113 can be almost ignored when the distance from the coplanar line is about the coplanar line width (G + W + G). It is not necessary to make the distance M between the end of 113 and the end of the notch 116 greater than (G + W + G). From the viewpoint of mechanical strength, it is desirable that the size of the notch 116 is small. Therefore, the width (M + G + W + G + M) of the notch 116 is desirably smaller than (G + W + G) × 3.
That is, when the width (M + G + W + G + M) of the notch 116 is larger than (G + W + G) and smaller than (G + W + G) × 3, a high-frequency package with excellent high-frequency characteristics and mechanical strength can be realized.

別の実現方法として、図１に示した左側の２つの切欠き１１６を繋げて１つの大きな切欠きにし、右側の２つの切欠き１１６も繋げて１つの大きな切欠きにすることが考えられるが、切欠きのサイズが無用に大きくなり、本実施の形態と比較して高周波パッケージの機械的強度が劣化する。外部応力をかける機械的強度シミュレーションによると、本実施の形態では、上記のように２つの切欠きを繋げて１つの大きな切欠きにする場合と比較して、応力を半分に抑圧できる結果が得られている。すなわち、本実施の形態は、２つの切欠きを繋げて１つの大きな切欠きにする場合と比較して、温度サイクルおよび振動衝撃に対する耐性を高めることができる。 As another realization method, it is conceivable that the two notches 116 on the left side shown in FIG. 1 are connected to form one large notch, and the two notches 116 on the right side are also connected to form one large notch. The size of the notch is unnecessarily large, and the mechanical strength of the high-frequency package is deteriorated as compared with the present embodiment. According to the mechanical strength simulation in which an external stress is applied, in the present embodiment, a result is obtained in which the stress can be suppressed to half compared to the case where two notches are connected to form one large notch as described above. It has been. In other words, the present embodiment can increase the resistance to the temperature cycle and vibration shock as compared with the case where two notches are connected to form one large notch.

図７は本実施の形態の第４層１０９の平面図である。第４層１０９には、図５に示した第３層１０８ｂの形状によらず、切欠きは形成しない。コプレーナ線路のグランド１１３−信号線路１０２間の距離Ｇに対して、第３層１０８ｂの高さ（図６におけるＨ）が大きい場合には、第４層１０９に切欠きを形成しなくても、垂直ビア１１２と信号線路１０２との接続位置周辺の伝送線路の特性インピーダンスを、高周波回路で一般に用いられる５０Ωに近い値とすることができる。その理由は、コプレーナ線路の電磁界が主にグランド１１３と信号線路１０２との間に閉じ込められるためである。このように、第４層１０９に切欠きを形成しない場合には、第４層１０９に切欠きを形成する場合と比較して、高周波パッケージの機械的強度の劣化を抑圧することが可能であり、温度サイクルおよび振動衝撃に対する耐性を維持することができる。 FIG. 7 is a plan view of the fourth layer 109 of the present embodiment. A cutout is not formed in the fourth layer 109 regardless of the shape of the third layer 108b shown in FIG. When the height of the third layer 108b (H in FIG. 6) is large with respect to the distance G between the ground 113 of the coplanar line and the signal line 102, a notch is not formed in the fourth layer 109. The characteristic impedance of the transmission line around the connection position between the vertical via 112 and the signal line 102 can be set to a value close to 50Ω generally used in a high-frequency circuit. This is because the electromagnetic field of the coplanar line is mainly confined between the ground 113 and the signal line 102. As described above, in the case where the notch is not formed in the fourth layer 109, it is possible to suppress the deterioration of the mechanical strength of the high-frequency package as compared with the case where the notch is formed in the fourth layer 109. , Resistance to temperature cycling and vibration shock can be maintained.

コプレーナ線路のグランド１１３−信号線路１０２間の距離Ｇに対して第３層１０８ｂの高さＨが十分に大きくない場合には、第４層１０９についても第３層１０８ｂと同様に、切欠きを形成してもよい。この場合には、フレーム厚を十分に確保するなど、別の方法で機械的強度を維持することが必要になる場合があり、この結果、高周波パッケージを十分に小型化できない場合がある。 When the height H of the third layer 108b is not sufficiently large with respect to the distance G between the ground 113 of the coplanar line and the signal line 102, the fourth layer 109 is notched similarly to the third layer 108b. It may be formed. In this case, it may be necessary to maintain the mechanical strength by another method such as ensuring a sufficient frame thickness. As a result, the high-frequency package may not be sufficiently reduced in size.

反対に、コプレーナ線路のグランド１１３−信号線路１０２間の距離Ｇに対して第３層１０８ｂの高さＨが大きすぎると、第３層１０８ｂの機械的強度が劣化する。信号線路１０２の上面に漏れる電磁界はコプレーナ線路からの距離がコプレーナ線路幅（Ｇ＋Ｗ＋Ｇ）×２程度になるとほぼ無視できるため、特性インピーダンスの観点からは、切欠き１１６の高さＨを（Ｇ＋Ｗ＋Ｇ）×２よりも大きくする必要はない。すなわち、切欠き１１６の高さＨは、Ｇよりも大きく、（Ｇ＋Ｗ＋Ｇ）×２よりも小さくすると、高周波特性に優れ、かつ機械的強度に優れた高周波パッケージを実現することができる。 On the other hand, if the height H of the third layer 108b is too large with respect to the distance G between the ground 113 of the coplanar line and the signal line 102, the mechanical strength of the third layer 108b deteriorates. Since the electromagnetic field leaking to the upper surface of the signal line 102 can be almost ignored when the distance from the coplanar line is about coplanar line width (G + W + G) × 2, the height H of the notch 116 is set to (G + W + G) from the viewpoint of characteristic impedance. It is not necessary to make it larger than x2. That is, when the height H of the notch 116 is larger than G and smaller than (G + W + G) × 2, a high-frequency package having excellent high-frequency characteristics and excellent mechanical strength can be realized.

なお、本実施の形態では、高周波パッケージ内の配線としてコプレーナ線路を用いる例を挙げて説明しているが、これに限るものではなく、マイクロストリップ線路やグランデッド・コプレーナ線路、あるいはその他の線路を用いてもよい。
また、本実施の形態では、リード１０５を有するタイプの高周波パッケージを例に挙げて説明しているが、これに限るものではなく、例えばパッケージ底面にバンプを有するＢＧＡ（Ball grid array）タイプの高周波パッケージに適用してもよいことは言うまでもない。 In this embodiment, an example in which a coplanar line is used as a wiring in a high-frequency package is described. However, the present invention is not limited to this, and a microstrip line, a grounded coplanar line, or another line is used. It may be used.
In this embodiment, the high-frequency package having the lead 105 is described as an example. However, the present invention is not limited to this. For example, a high-frequency BGA (Ball grid array) type having bumps on the bottom of the package is used. Needless to say, it may be applied to a package.

本発明は、集積回路チップを収める表面実装タイプの高周波パッケージに適用することができる。 The present invention can be applied to a surface mount type high frequency package that accommodates an integrated circuit chip.

１００ｂ…高周波パッケージ、１０１…キャビティ、１０２…信号線路、１０３…ＩＣチップ、１０４…メタルワイヤ、１０５…リード、１０６，１０７，１０８ｂ，１０９，１１０…層、１１１…配線、１１２…垂直ビア、１１３…グランド、１１４…グランド配線、１１５…グランドビア、１１６…切欠き。 DESCRIPTION OF SYMBOLS 100b ... High frequency package, 101 ... Cavity, 102 ... Signal line, 103 ... IC chip, 104 ... Metal wire, 105 ... Lead, 106, 107, 108b, 109, 110 ... Layer, 111 ... Wiring, 112 ... Vertical via, 113 ... ground, 114 ... ground wiring, 115 ... ground via, 116 ... notch.

Claims

A substrate made of a dielectric on which an integrated circuit chip is mounted;
A frame made of a dielectric provided so as to surround an area on which the integrated circuit chip is mounted on the substrate;
A signal line for connection with the integrated circuit chip formed on a surface of the substrate on which the integrated circuit chip is mounted;
Wiring for connection with the outside, formed on the surface of the substrate opposite to the side on which the integrated circuit chip is mounted;
A vertical via connecting the signal line and the wiring,
The frame, the notch possess an inner wall portion that covers the connecting position between said perpendicular line via and the signal line,
The signal line constitutes a coplanar line together with a ground formed around it,
When the distance between the ground of the coplanar line and the signal line is G, the distance between the end of the ground of the coplanar line located in the notch and the end of the notch is M, and the width of the signal line is W. The notch width (M + G + W + G + M) is larger than (G + W + G) and smaller than (G + W + G) × 3, and the height of the notch is larger than the distance G between the ground of the coplanar line and the signal line. A high-frequency package characterized by that.