JP5072882B2 - 回路仕様記述視覚化装置及び回路仕様記述視覚化方法 - Google Patents
回路仕様記述視覚化装置及び回路仕様記述視覚化方法 Download PDFInfo
- Publication number
- JP5072882B2 JP5072882B2 JP2009042877A JP2009042877A JP5072882B2 JP 5072882 B2 JP5072882 B2 JP 5072882B2 JP 2009042877 A JP2009042877 A JP 2009042877A JP 2009042877 A JP2009042877 A JP 2009042877A JP 5072882 B2 JP5072882 B2 JP 5072882B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- correspondence
- specification description
- circuit specification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
(第1の実施の形態)
(構成)
まず、図1に基づき、本発明の第1の実施の形態に係わる回路仕様記述設計解析装置の構成を説明する。図1は、本実施の形態に係わる回路仕様記述設計解析装置の構成を示す構成図である。以下、回路仕様記述設計解析装置を、設計解析装置という。
設計解析装置1は、設計された回路仕様記述の内容を、後述するように視覚化するので、回路仕様記述視覚化装置ということができる。
図2に示すように、設計解析装置1のアサーション視覚化プログラム(AVP)14aは、回路仕様記述解析部22と、成立パターン生成部23と、適合波形演算部24と、表示データ出力部25とを含んで構成される視覚化処理部である。
記述例1のアサーション記述は、全体がOR演算を示す「or」で分割され、さらに、遅延が「2,3,4」の3つの場合を有することを意味する記述である。回路仕様記述解析部22によって得られるアサーション構造データASは、そのアサーション記述ADを構文解析処理して得られる、構文木構造のデータである。構文木構造のデータは、アサーション記述ADに含まれる部分式の木構造データである。アサーション構造データASは、成立パターン生成部23と、表示データ出力部25において利用される。
設計者は、設計データ中のアサーションを視覚化したい場合、所定のコマンドを入力あるいは指定することによって、図5のような画面を表示装置13に表示させることができる。図5は、アサーション記述が入力された場合の結果の1つを表示している。
なお、ここでは極簡単な例を示したが、スライダー等ボタン以外の部品を用いたり、キーボードから波形番号を入力したり、一覧表から選択する等、様々なバリエーションの方法を用いてもよい。
以上のように、対応表示部103は、各部分式が、波形のどの部分に対応するかを示している。
その結果、ユーザは、対応関係を示す帯部がどの波形のどの部分に対応しているのか、及びその帯部がどの部分式に対応しているものであるかを、容易に把握することができる。
次に、設計解析装置1の動作について説明する。設計者が、装置本体11に接続された入力装置12と表示装置13とを用いて、設計者が所定のコマンドを入力することによって、設計解析装置1は、アサーション視覚化プログラム(AVP)14aを実行させて、アサーション視覚化のための所定の処理を実行する。
まず、ユーザにより指定されたアサーション記述ADのテキストデータは、回路仕様記述解析部22により、構文解析されて、回路仕様記述構造データであるアサーション構造データASが生成され、記憶装置14のデータ部14bに記憶される。生成されたアサーション構造データASは、ここでは、構文解析木データである。
第2の実施の形態に係る設計解析装置は、対応関係を示す図において、対応関係の一部、或いは波形の一部が指定されたときに、指定された対応関係部分に対応する波形部分と部分式、或いは指定された波形部分に対応する対応関係部分と部分式を識別可能に表示するようにした点が、第1の実施の形態と異なる。
図7は、上述した記述例1のアサーション記述におけるケース125が選択されたときの画面例を示す図である。
対応表示部103には、波形表示部101に表示された波形の各部分と、構造表示部102に表示されたアサーションの構造の各部分式との、対応関係が表示される。対応表示部103では、3種類の帯記号が対応関係を示す記号として使われており、それらの意味は図5と同じである。
まず、開始サイクルT0において節135に着目すると、論理式「a」を成立させる為には信号aのサイクルT0における値を「1」とする必要があるので、適合波形演算部24は、節135がサイクルT0で成立することを示す節223を対応関係データ220内に生成し、その対応関係データ220に対応する波形データ233内のサイクルT0におけるaの値として「1」を書き込む。
適合波形演算部24は、最後に、根の節133をみると、節133は、左辺が成立する場合なので、左辺に相当する節134と同様にサイクルT0からT3まで節133の演算が成立する事を示す節221を生成し、節221の子の節である節222へのリンクを張る。
以上により生成されたデータ構造は、対応関係データの各節について、対応するアサーション構造データの節及び波形データの情報が対応付けられているので、図7と図8で説明した様な強調表示機能が実現可能となる。
第3の実施の形態に係る設計解析装置は、対応関係の一部、或いは波形の一部が指定されたときに、指定された対応関係部分についての親あるいは子の関係を有する対応関係部分と部分式を識別可能に表示するようにした点が、第2の実施の形態と異なる。
図10は、上述した記述例1のアサーション記述におけるケース125が選択されたときの画面例を示す図である。以下、本実施の形態における画面の表示方法について説明する。
さらに、対応表示部103では、実線の丸印205で強調表示された節の親の節が一点鎖線の丸印304で、子の節が点線の丸印305と306で強調表示される。
構造表示部102には更に、実線の丸印213で強調表示されている節の親の節が一点鎖線の丸印312で強調表示される。この例では丸印213の節には子の節が無いが、子の節がある場合は、その子の節は、点線の丸印で強調表示される。
第4の実施の形態に係る設計解析装置は、1つのアサーションを満たすケースが複数存在する場合に、類似する波形をグループ分けして表示できるようにした点が、上述した第1から第3の実施の形態と異なる。
!a##[2:4]b or a[1:3]##2b ・・・ (記述例2)
記述例2のアサーション記述は、全体がOR演算を示す「or」で分割され、さらに、左辺部が成立する場合と、右辺部が成立する場合を含むことを意味する記述である。
図13に示す波形選択部432は、図5における波形選択部42と同様の構成であり、波形選択部432は、波形番号表示部436、前ボタン437、次ボタン438により構成される。さらに、波形グループ選択部431も波形選択部432と併せて表示される。
例えば、アサーションの中に、図14に示すアサーション記述501及び502があったとする。この場合、多ビット信号addrの値が、16進数で300から3ff及び400から4ffの範囲に入っているか否かが重要であり、具体的な値は重要ではない。
従って、このような場合は、aとbの波形図の代わりに、「a+100==b」が成立する時にHIGH、成立しない時にLOWとなる様な波形図を表示すれば良い。
Claims (5)
- 回路仕様記述を構文解析して、前記回路仕様記述に含まれる部分式の構造データを生成する回路仕様記述解析部と、
前記回路仕様記述解析部によって生成された前記構造データから、前記回路仕様記述が成立するパターンを場合分けした複数の成立パターンのデータを生成する成立パターン生成部と、
前記成立パターン生成部によって生成された各成立パターンのデータに基づいて、前記回路仕様記述により規定された回路における少なくとも1つの信号の波形データを生成する波形データ生成部と、
前記各成立パターンのデータに基づいて、前記少なくとも1つの信号の波形と、前記回路仕様記述に含まれる部分式との対応関係を示す対応関係データを生成する対応関係データ生成部と、
前記構造データと前記波形データと前記対応関係データとに基づいて、前記各成立パターンにおいて、前記回路仕様記述に含まれる部分式と前記少なくとも1つの信号の波形との対応関係を示す図を表示するための表示データを出力する表示データ出力部と、
を有することを特徴とする回路仕様記述視覚化装置。 - 前記表示データ出力部は、前記対応関係の一部、或いは前記波形の一部が指定されたときに、指定された対応関係部分に対応する波形部分と部分式、或いは指定された波形部分に対応する対応関係部分と部分式を識別可能に表示することを特徴とする請求項1に記載の回路仕様記述視覚化装置。
- 前記表示データ出力部は、前記対応関係の一部、或いは前記波形の一部が指定されたときに、指定された対応関係部分についての親或いは子の関係を有する対応関係部分と部分式を識別可能に表示することを特徴とする請求項1に記載の回路仕様記述視覚化装置。
- 前記成立パターン生成部により生成された前記複数の成立パターンのデータは、所定の条件に基づいて、グループ分けされることを特徴とする請求項1に記載の回路仕様記述視覚化装置。
- 回路仕様記述解析部と成立パターン生成部と波形データ生成部と対応関係データ生成部と表示データ出力部とを具備したコンピュータで回路仕様記述の視覚化をする方法であって、
前記回路仕様記述解析部により、回路仕様記述を構文解析して、前記回路仕様記述に含まれる部分式の構造データを生成し、
前記成立パターン生成部により、生成された前記構造データから、前記回路仕様記述が成立するパターンを場合分けした複数の成立パターンのデータを生成し、
前記波形データ生成部により、生成された各成立パターンのデータに基づいて、前記回路仕様記述により規定された回路における少なくとも1つの信号の波形データを生成し、
前記対応関係データ生成部により、前記各成立パターンのデータに基づいて、前記少なくとも1つの信号の波形と、前記回路仕様記述に含まれる部分式との対応関係を示す対応関係データを生成し、
前記表示データ出力部により、前記構造データと前記波形データと前記対応関係データに基づいて、前記各成立パターンにおいて、前記回路仕様記述に含まれる部分式と前記少なくとも1つの信号の波形との対応関係を示す図を表示するための表示データを出力する、
ことを特徴とする回路仕様記述視覚化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042877A JP5072882B2 (ja) | 2009-02-25 | 2009-02-25 | 回路仕様記述視覚化装置及び回路仕様記述視覚化方法 |
US12/578,659 US8234608B2 (en) | 2009-02-25 | 2009-10-14 | Circuit specification description visualizing device, circuit specification description visualizing method and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009042877A JP5072882B2 (ja) | 2009-02-25 | 2009-02-25 | 回路仕様記述視覚化装置及び回路仕様記述視覚化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010198363A JP2010198363A (ja) | 2010-09-09 |
JP5072882B2 true JP5072882B2 (ja) | 2012-11-14 |
Family
ID=42632013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009042877A Expired - Fee Related JP5072882B2 (ja) | 2009-02-25 | 2009-02-25 | 回路仕様記述視覚化装置及び回路仕様記述視覚化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8234608B2 (ja) |
JP (1) | JP5072882B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5807452B2 (ja) * | 2011-08-29 | 2015-11-10 | 富士通株式会社 | 修正プログラム、修正装置、および修正方法 |
US10065900B2 (en) * | 2015-06-02 | 2018-09-04 | Johann Haltermann Limited | High volumetric energy density rocket propellant |
US10628284B2 (en) * | 2017-04-24 | 2020-04-21 | Tektronix, Inc. | System and method for bitstream decoding with compiler-generated syntax trees |
CN111886046A (zh) | 2018-03-23 | 2020-11-03 | 美敦力公司 | Av同步vfa心脏治疗 |
US11058880B2 (en) | 2018-03-23 | 2021-07-13 | Medtronic, Inc. | VFA cardiac therapy for tachycardia |
JP2021518192A (ja) | 2018-03-23 | 2021-08-02 | メドトロニック,インコーポレイテッド | VfA心臓再同期治療 |
US10706195B1 (en) * | 2018-05-25 | 2020-07-07 | Cadence Design Systems, Inc. | System, method, and computer program product for over-constraint/deadcode detection in a formal verification |
WO2020065582A1 (en) | 2018-09-26 | 2020-04-02 | Medtronic, Inc. | Capture in ventricle-from-atrium cardiac therapy |
US11679265B2 (en) | 2019-02-14 | 2023-06-20 | Medtronic, Inc. | Lead-in-lead systems and methods for cardiac therapy |
US11697025B2 (en) | 2019-03-29 | 2023-07-11 | Medtronic, Inc. | Cardiac conduction system capture |
US11213676B2 (en) | 2019-04-01 | 2022-01-04 | Medtronic, Inc. | Delivery systems for VfA cardiac therapy |
US11712188B2 (en) | 2019-05-07 | 2023-08-01 | Medtronic, Inc. | Posterior left bundle branch engagement |
US11305127B2 (en) | 2019-08-26 | 2022-04-19 | Medtronic Inc. | VfA delivery and implant region detection |
US11497431B2 (en) | 2019-10-09 | 2022-11-15 | Medtronic, Inc. | Systems and methods for configuring cardiac therapy |
US11642533B2 (en) | 2019-11-04 | 2023-05-09 | Medtronic, Inc. | Systems and methods for evaluating cardiac therapy |
US11813466B2 (en) | 2020-01-27 | 2023-11-14 | Medtronic, Inc. | Atrioventricular nodal stimulation |
KR102350941B1 (ko) * | 2021-05-25 | 2022-01-14 | 주식회사 바움디자인시스템즈 | 집적 회로 설계 방법 및 이를 수행하는 집적 회로 설계 시스템 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05101132A (ja) | 1991-10-07 | 1993-04-23 | Oki Electric Ind Co Ltd | 論理回路動作検証装置 |
US6163763A (en) * | 1998-10-06 | 2000-12-19 | Cadence Design Systems, Inc. | Method and apparatus for recording and viewing error data generated from a computer simulation of an integrated circuit |
JP2008112277A (ja) * | 2006-10-30 | 2008-05-15 | Mitsubishi Electric Corp | タイミングチャート生成装置 |
US7660884B2 (en) * | 2006-11-10 | 2010-02-09 | International Business Machines Corporation | Apparatus, system, and method for generating a resource utilization description for a parallel data processing system |
JP2008250808A (ja) * | 2007-03-30 | 2008-10-16 | Fujitsu Microelectronics Ltd | 論理検証方法 |
JP4533918B2 (ja) * | 2007-08-30 | 2010-09-01 | 株式会社東芝 | 回路仕様記述設計解析装置及び回路仕様記述設計解析方法 |
-
2009
- 2009-02-25 JP JP2009042877A patent/JP5072882B2/ja not_active Expired - Fee Related
- 2009-10-14 US US12/578,659 patent/US8234608B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100218147A1 (en) | 2010-08-26 |
US8234608B2 (en) | 2012-07-31 |
JP2010198363A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072882B2 (ja) | 回路仕様記述視覚化装置及び回路仕様記述視覚化方法 | |
Gupta | Kibana essentials | |
JP4783658B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
US11294645B2 (en) | Visual virtual programming machine for real-time interactive creation, playback, execution, inspection and manipulation of programming elements | |
JP2005327094A (ja) | Uml設計方法 | |
JP5494999B1 (ja) | テキストマイニングシステム、テキストマイニング方法及びプログラム | |
CN109101304A (zh) | 界面的自动生成方法、装置、电子设备和计算机可读介质 | |
JP6199314B2 (ja) | 演算子の優先順位のグラフィカル表現 | |
JP4533918B2 (ja) | 回路仕様記述設計解析装置及び回路仕様記述設計解析方法 | |
JP2007317096A (ja) | 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法 | |
JP2009237759A (ja) | 表示制御装置、表示制御方法、及び、表示制御プログラム | |
Djukić et al. | Handling complex representations in visual modeling tools for MDSD/DSM by means of code generator languages | |
Li et al. | Research on a pattern-based user interface development method | |
JP4918907B2 (ja) | テストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法 | |
JPWO2020122004A1 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP5001126B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
Visochek | Practical Data Wrangling: Expert techniques for transforming your raw data into a valuable source for analytics | |
Lin | Human-Centered Circuit Board Design With Flexible Levels of Abstraction and Ambiguity | |
US11501475B2 (en) | Graphical representation of electronic circuit operation | |
JP4985858B2 (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2009193298A (ja) | 情報処理装置及び情報処理方法及びプログラム | |
Costagliola et al. | DrawSE2: an application for the visual definition of visual languages using the local context-based visual language specification | |
Hämäläinen et al. | Gamification of System-on-Chip design | |
Koronkevich et al. | Visualizing Compiler Passes with SecondPass | |
Burian | Animated visualizations for IVIS framework |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |