JP5061449B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5061449B2
JP5061449B2 JP2005304046A JP2005304046A JP5061449B2 JP 5061449 B2 JP5061449 B2 JP 5061449B2 JP 2005304046 A JP2005304046 A JP 2005304046A JP 2005304046 A JP2005304046 A JP 2005304046A JP 5061449 B2 JP5061449 B2 JP 5061449B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor thin
protective film
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005304046A
Other languages
Japanese (ja)
Other versions
JP2007115805A (en
Inventor
巖 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005304046A priority Critical patent/JP5061449B2/en
Publication of JP2007115805A publication Critical patent/JP2007115805A/en
Application granted granted Critical
Publication of JP5061449B2 publication Critical patent/JP5061449B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法に関し、特には有機材料からなる半導体薄膜層をチャネル層に用いたボトムゲート型の半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a bottom gate type semiconductor device using a semiconductor thin film layer made of an organic material as a channel layer.

薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス型のフラットパネルディスプレイにおける画素トランジスタとして広く用いられている。このうち、有機半導体を利用した有機薄膜トランジスタは、チャネル層となる半導体薄膜層を、真空処理装置を用いずに塗布成膜することが可能である。このため、チャネル層にシリコン薄膜を用いた無機薄膜トランジスタと比較して、低コスト化に有利である。また、チャネル層だけではなく、ゲート絶縁膜、ソース／ドレイン電極、さらにはゲート電極にも、塗布系材料を用いることにより、さらなる低コスト化が図られる。   Thin film transistors are widely used as pixel transistors in electronic circuits, particularly in active matrix flat panel displays. Among these, an organic thin film transistor using an organic semiconductor can form a semiconductor thin film layer serving as a channel layer by coating without using a vacuum processing apparatus. For this reason, compared with the inorganic thin-film transistor which used the silicon thin film for the channel layer, it is advantageous to cost reduction. Further, the cost can be further reduced by using the coating material not only for the channel layer but also for the gate insulating film, the source / drain electrodes, and the gate electrode.

図５は、有機薄膜トランジスタの一構成例を示す断面図である。この図に示す有機薄膜トランジスタ１００は、ボトムゲート型であり、支持基板１０１上に、ゲート電極１０２がパターン形成されており、このゲート電極１０２を覆う状態でゲート絶縁膜１０３が設けられている。そして、ゲート絶縁膜１０３上におけるゲート電極１０２を狭持する位置に、ソース／ドレイン電極１０４がパターン形成されている。また、少なくともソース／ドレイン電極１０４で挟まれたゲート絶縁膜１０３上に、例えばペンタセンからなる有機半導体薄膜層１０５が設けられている。さらに、有機半導体薄膜層１０５の上部には、水分や酸素による有機半導体薄膜層１０５の劣化を防止するための保護膜１０６が設けられている。この保護膜１０６は、例えばポリパラキシリレンのような絶縁性材料によって構成された例がある（例えば下記非特許文献１参照）。このような構成の有機薄膜トランジスタ１００を作製する場合には、通常支持基板１０１側の構成要素から順に形成される。   FIG. 5 is a cross-sectional view showing a structural example of an organic thin film transistor. An organic thin film transistor 100 shown in this figure is a bottom gate type, and a gate electrode 102 is formed on a support substrate 101 in a pattern, and a gate insulating film 103 is provided so as to cover the gate electrode 102. A source / drain electrode 104 is formed in a pattern on the gate insulating film 103 so as to sandwich the gate electrode 102. An organic semiconductor thin film layer 105 made of, for example, pentacene is provided on at least the gate insulating film 103 sandwiched between the source / drain electrodes 104. Further, a protective film 106 for preventing the deterioration of the organic semiconductor thin film layer 105 due to moisture or oxygen is provided on the organic semiconductor thin film layer 105. There is an example in which the protective film 106 is made of an insulating material such as polyparaxylylene (see Non-Patent Document 1, for example). When the organic thin film transistor 100 having such a configuration is manufactured, the organic thin film transistor 100 is usually formed in order from the components on the support substrate 101 side.

J. Vac. Sci. Technol. B (2002) Vol. 20, p. 956（特にFig１．参照)J. Vac. Sci. Technol. B (2002) Vol. 20, p. 956 (see Fig. 1 in particular)

ところで、上述したような有機薄膜トランジスタのデバイス性能は、有機半導体薄膜層の膜質によって大きく左右される。しかしながら、上述したような支持基板側から順に構成要素を積層形成する半導体装置の製造方法では、半導体薄膜層の上部に保護膜を形成する際に、有機半導体薄膜層に対してダメージが加わることが問題となっている。   By the way, the device performance of the organic thin film transistor as described above greatly depends on the film quality of the organic semiconductor thin film layer. However, in the method of manufacturing a semiconductor device in which the constituent elements are stacked in order from the support substrate side as described above, the organic semiconductor thin film layer may be damaged when the protective film is formed on the semiconductor thin film layer. It is a problem.

例えば、保護膜の成膜において、一般的な成膜方法であるスパッタ法を適用した場合、堆積物質の高エネルギービームによって有機半導体薄膜層に物理的なダメージが加わる。また、保護膜の成膜において、溶液状の保護膜材料を用いて塗布成膜を適用した場合であっても、保護膜材料に用いられる溶剤が有機半導体薄膜層を溶かしてしまったり、有機半導体薄膜層の材料構成を変質させてしまう恐れがある。   For example, in the case of forming a protective film, when a sputtering method, which is a general film forming method, is applied, physical damage is applied to the organic semiconductor thin film layer by a high energy beam of a deposited material. In addition, even when a coating film is applied using a protective film material in the form of a protective film, the solvent used for the protective film material may dissolve the organic semiconductor thin film layer, There is a risk of altering the material structure of the thin film layer.

以上のように、有機半導体薄膜層上の保護膜は、有機半導体薄膜層の信頼性向上のために必要不可欠であるにも係わらず、その成膜工程が上述したような問題点を抱えているため、保護膜として用いる材料や成膜方法には大きな限定が生じている。   As described above, although the protective film on the organic semiconductor thin film layer is indispensable for improving the reliability of the organic semiconductor thin film layer, the film forming process has the problems as described above. Therefore, there is a great limitation on the material used for the protective film and the film formation method.

そこで本発明は、保護膜の構成材料や成膜方法によらずに、基板上に設けた半導体薄膜層に対してダメージを与えることなく、この半導体薄膜層を保護膜で覆った構成とすることが可能で、これにより半導体薄膜層を用いた半導体装置の信頼性の向上を図ることが可能であると共に、保護膜材料の選択性を拡張することが可能な半導体装置の製造方法を提供することを目的とする。   Therefore, the present invention has a configuration in which the semiconductor thin film layer is covered with the protective film without damaging the semiconductor thin film layer provided on the substrate, regardless of the constituent material of the protective film and the film forming method. It is possible to improve the reliability of a semiconductor device using a semiconductor thin film layer, and to provide a method for manufacturing a semiconductor device capable of expanding the selectivity of a protective film material. With the goal.

このような目的を達成するための本発明の半導体装置の製造方法は、基板上に形成された半導体薄膜層を覆う状態で保護膜が設けられた半導体装置の製造方法であって、次のように行うことを特徴としている。先ず、第１基板の一主面上に保護膜を形成する。また、第２基板の一主面上にゲート電極を形成しこれを覆う状態でゲート絶縁膜を形成する。次いで、第２基板のゲート絶縁膜上、または第１基板における保護膜上に、有機材料からなる半導体薄膜層を形成する。次いで、半導体薄膜層の成膜表面を貼り合わせ面とし、かつ保護膜と半導体薄膜層とゲート絶縁膜とを狭持する状態で第１基板と第２基板とを貼り合わせる。その後、第１基板を保護膜から剥離除去する。 A method for manufacturing a semiconductor device of the present invention for achieving such an object is a method for manufacturing a semiconductor device in which a protective film is provided in a state of covering a semiconductor thin film layer formed on a substrate, as follows. It is characterized by being performed. First, a protective film is formed on one main surface of the first substrate. Further, a gate electrode is formed on one main surface of the second substrate, and a gate insulating film is formed so as to cover the gate electrode. Next , a semiconductor thin film layer made of an organic material is formed on the gate insulating film of the second substrate or the protective film of the first substrate. Next , the first substrate and the second substrate are bonded together in a state where the deposition surface of the semiconductor thin film layer is a bonding surface and the protective film, the semiconductor thin film layer, and the gate insulating film are sandwiched. Thereafter, the first substrate is peeled off from the protective film.

このような構成の半導体装置の製造方法では、Ａ）保護膜が形成された第１基板と半導体薄膜層が形成された第２基板とが貼り合わせられるか、Ｂ）保護膜上と半導体薄膜層とがこの順に形成された第１基板に対して第２基板が貼り合わせられる。Ａ），Ｂ）何れの場合であっても、第２基板上に、半導体薄膜層が形成され、この上部に保護膜が設けられた半導体装置が得られる。また、Ａ）の場合では、保護膜と半導体薄膜層とは、それぞれ異なる基板に形成されるため、保護膜の形成プロセスの影響が半導体薄膜層に及ぶことはない。一方、Ｂ）の場合であっても、保護膜上に半導体薄膜層が形成されるため、保護膜の形成プロセスの影響が半導体薄膜層に及ぶことはない。したがって、保護膜の形成によるダメージを半導体薄膜層に与えることなく、第２基板上に設けられた半導体薄膜層の上部を保護膜で覆った半導体装置が得られる。   In the method of manufacturing a semiconductor device having such a configuration, A) the first substrate on which the protective film is formed and the second substrate on which the semiconductor thin film layer is formed are bonded together, or B) the protective film is formed on the semiconductor thin film layer. The second substrate is bonded to the first substrate formed in this order. In both cases A) and B), a semiconductor device in which a semiconductor thin film layer is formed on the second substrate and a protective film is provided thereon is obtained. In the case of A), since the protective film and the semiconductor thin film layer are formed on different substrates, the influence of the protective film formation process does not reach the semiconductor thin film layer. On the other hand, even in the case of B), since the semiconductor thin film layer is formed on the protective film, the protective film formation process does not affect the semiconductor thin film layer. Therefore, a semiconductor device can be obtained in which the upper part of the semiconductor thin film layer provided on the second substrate is covered with the protective film without causing damage to the semiconductor thin film layer due to the formation of the protective film.

以上説明したように本発明の半導体装置の製造方法によれば、保護膜の形成によるダメージを半導体薄膜層に与えることなく、第２基板上に設けられた半導体薄膜層の上部を保護膜で覆うことができるため、半導体薄膜層を用いた半導体装置の信頼性の向上を図ることが可能であると共に、保護膜材料の選択性を拡張することが可能となる。   As described above, according to the method for manufacturing a semiconductor device of the present invention, the upper part of the semiconductor thin film layer provided on the second substrate is covered with the protective film without damaging the semiconductor thin film layer due to the formation of the protective film. Therefore, it is possible to improve the reliability of the semiconductor device using the semiconductor thin film layer and to expand the selectivity of the protective film material.

以下、本発明を適用した各実施形態を、断面工程図に基づいて説明する。ここでは、チャネル層として有機半導体薄膜層を用いたボトムゲート型の薄膜トランジスタを例にとり、実施の形態を説明する。   Hereinafter, each embodiment to which the present invention is applied will be described based on cross-sectional process drawings. Here, an embodiment will be described by taking a bottom gate type thin film transistor using an organic semiconductor thin film layer as a channel layer as an example.

＜第1実施形態＞
図１は、本発明の第１実施形態を説明するための断面図であり、以下この図に基づいて第１実施形態の製造方法を説明する。 <First Embodiment>
FIG. 1 is a cross-sectional view for explaining a first embodiment of the present invention. Hereinafter, a manufacturing method of the first embodiment will be described based on this drawing.

先ず、図１（１）-aに示すように、第１基板１上に剥離層３を介して保護膜５を成膜する第１工程を行う。   First, as shown in FIG. 1 (1) -a, a first step of forming a protective film 5 on the first substrate 1 via the release layer 3 is performed.

ここで用いる第１基板１は、最終的には剥離除去される基板であるため、製造プロセスにおいて扱いやすい材料を用いて良く、シリコン基板、石英基板、ガラス基板、さらにはサファイア基板などの無機基板や、ポリエーテルスルフォン（ＰＥＳ）やポリエチレンナフタレート（ＰＥＮ）等の有機基板のうち、適宜選択された材料基板が用いられる。   Since the first substrate 1 used here is a substrate that is finally peeled and removed, a material that is easy to handle in the manufacturing process may be used, and an inorganic substrate such as a silicon substrate, a quartz substrate, a glass substrate, or a sapphire substrate may be used. Alternatively, an appropriately selected material substrate among organic substrates such as polyethersulfone (PES) and polyethylene naphthalate (PEN) is used.

また剥離層３は、以降の工程においてこの剥離膜３上に形成される構成要素に対して選択的な除去が可能である材料で構成されることとする。このような材料としては、ポリビニルアルコール（ＰＶＡ）、シアノエチルプルラン、ヒドロキシエチルスチロール、カルボキシメチルスチロール等の水溶性高分子が用いられる。また、金（Ａｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属や、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、さらには酸化インジウムスズ（ＩＴＯ）等の無機材料を用いることもできる。また、剥離層３としてはシランカップリング剤を用いてもよいし、剥離層３が剥離を容易にするために複数の層から構成されていてもよい。 The release layer 3 is made of a material that can be selectively removed from the components formed on the release film 3 in the subsequent steps. As such materials, water-soluble polymers such as polyvinyl alcohol (PVA), cyanoethyl pullulan, hydroxyethyl styrene, carboxymethyl styrene are used. In addition, metals such as gold (Au), titanium (Ti), chromium (Cr), and aluminum (Al), and inorganic materials such as silicon oxide (SiO 2 ), silicon nitride (SiN), and indium tin oxide (ITO) Materials can also be used. Moreover, as a peeling layer 3, a silane coupling agent may be used, and the peeling layer 3 may be comprised from several layers in order to make peeling easy.

このような材料からなる剥離層３の形成は、スピンコート法の他に、スタンプ法、インクジェット法、キャップコート、スクリーンプリント等のプリンティング技術を用いてもよい。また選択した材料によっては、真空蒸着法、スパッタ法、ＣＶＤ法などを用いても良い。ただし、プロセスのコストダウンを考慮すれば、スピンコート法やプリンティング技術を適用することが好ましい。   For forming the release layer 3 made of such a material, a printing technique such as a stamp method, an ink jet method, a cap coat, or a screen print may be used in addition to the spin coat method. Depending on the selected material, a vacuum deposition method, a sputtering method, a CVD method, or the like may be used. However, in consideration of cost reduction of the process, it is preferable to apply a spin coating method or a printing technique.

そして保護膜５は、半導体層の劣化となる要因、例えば水分、酸素などの半導体層への進入を防ぐためのガスバリア性を備えており、同時に以降のプロセスによる劣化を防ぐための物理・化学および機械的性質を持つ絶縁性材料からなる。このような保護膜５としては、ポリビニルピロリドン（ＰＶＰ）、ポリイミド、ポリパラキシリレン化合物等の有機絶縁膜、さらには窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）等の無機絶縁膜、さらにはこれらの有機絶縁膜と無機絶縁膜とを積層させた膜が用いられる。   The protective film 5 has a gas barrier property for preventing the semiconductor layer from deteriorating, for example, moisture, oxygen, and the like, and at the same time, physical / chemical and chemicals for preventing the deterioration by the subsequent processes. Made of insulating material with mechanical properties. Examples of the protective film 5 include organic insulating films such as polyvinylpyrrolidone (PVP), polyimide, and polyparaxylylene compounds, and inorganic materials such as silicon nitride (SiNx), silicon oxide (SiOx), and aluminum oxide (AlOx). An insulating film, or a film in which these organic insulating films and inorganic insulating films are stacked is used.

このような材料からなる保護膜５の形成は、材料によって適する成膜方法を選択して行われることとし、表面平坦に形成されることとする。   The protective film 5 made of such a material is formed by selecting a film formation method suitable for the material, and is formed to have a flat surface.

次に、保護膜５上に、ソース／ドレイン電極７をパターン形成する。これらのソース／ドレイン電極７は、金（Ａｕ）、プラチナ（Ｐｔ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）等の金属材料、酸化インジウムスズ（ＩＴＯ）などの透明電極材料、銀ペーストなどの金属分散材料、ポリ(３，４-エチレンジオキシチオフェン)／ポリ(4-スチレンスルホナート)(ＰＥＤＯＴ／ＰＳＳ)や、ポリアニリンなどの導電性高分子が用いられる。   Next, the source / drain electrode 7 is pattern-formed on the protective film 5. These source / drain electrodes 7 are made of metal materials such as gold (Au), platinum (Pt), aluminum (Al), titanium (Ti), and silver (Ag), transparent electrode materials such as indium tin oxide (ITO), Metal dispersion materials such as silver paste, conductive polymers such as poly (3,4-ethylenedioxythiophene) / poly (4-styrenesulfonate) (PEDOT / PSS), and polyaniline are used.

このようなソース／ドレイン電極７の形成は、レジストパターンの形成と、その後の電極材料膜の成膜と、レジストパターンの除去による電極材料膜の部分的除去とを順に行うリフトオフ法によって行っても良い。さらに、電極材料膜の成膜と、その後のレジストパターンの形成と、レジストパターンをマスクにした電極材料膜のパターンエッチングによって行っても良い。これらの形成方法において、電極材料膜の成膜は、選択した材料により、スピンコート法、プリンティング技術を適用した成膜方法、真空蒸着法、スパッタ法、ＣＶＤ法などが用いられる。また、プリンティング技術を適用し、成膜と同時にパターン形成を行うことが、プロセスのコストダウンの点からすれば好ましい。   Such a source / drain electrode 7 may be formed by a lift-off method in which a resist pattern is formed, a subsequent electrode material film is formed, and an electrode material film is partially removed by removing the resist pattern. good. Further, it may be performed by forming an electrode material film, forming a resist pattern thereafter, and pattern etching of the electrode material film using the resist pattern as a mask. In these forming methods, the electrode material film is formed by a spin coating method, a film forming method using a printing technique, a vacuum evaporation method, a sputtering method, a CVD method, or the like depending on a selected material. Further, it is preferable to apply a printing technique and perform pattern formation simultaneously with film formation from the viewpoint of cost reduction of the process.

以上のようなソース・ドレイン電極７は、保護膜５上において配線として形成されており、その一部に他の部位が接続されていても構わない。例えば、複数の薄膜トランジスタのソース間が接続されていても良い。また、ここでの図示は省略したが、保護膜５に形成した接続孔を介して、保護膜５の成膜に先んじて形成されたＩＴＯなどの透明電極が接続されていても良い。   The source / drain electrodes 7 as described above are formed as wirings on the protective film 5, and other parts may be connected to a part thereof. For example, the sources of a plurality of thin film transistors may be connected. Although not shown here, a transparent electrode such as ITO formed prior to the formation of the protective film 5 may be connected via a connection hole formed in the protective film 5.

以上の後、ソース／ドレイン電極７を覆う状態で、保護膜５上に半導体薄膜層９を形成する。この半導体薄膜層９は、ペンタセン、ナフタセンなどのアセン類、ゼキシチオフェン、ポリ３ヘキシルチオフェン（Ｐ３ＨＴ）に代表されるポリチオフェンなどのチオフェン類、銅フタロシアニンなどのフタロシアニン化合物等の有機半導体材料を用いて構成される。このような半導体薄膜層９の形成は、上述したソース／ドレイン電極７と同様の形成方法の中から選択した方法が適用される。また、このような半導体薄膜層９は、保護膜５上の全面に形成されている必要はなく、少なくともソース／ドレイン電極７に接続された状態で、ソース／ドレイン電極７−７間の保護膜５上部分にパターン形成されていれば良い。   Thereafter, the semiconductor thin film layer 9 is formed on the protective film 5 so as to cover the source / drain electrodes 7. This semiconductor thin film layer 9 is made of an organic semiconductor material such as acenes such as pentacene and naphthacene, thiophenes such as polythiophene typified by zexithiophene and poly-3-hexylthiophene (P3HT), and phthalocyanine compounds such as copper phthalocyanine. Composed. For the formation of the semiconductor thin film layer 9, a method selected from the same formation methods as those of the source / drain electrode 7 described above is applied. Further, such a semiconductor thin film layer 9 does not need to be formed on the entire surface of the protective film 5, and at least is connected to the source / drain electrode 7 and is a protective film between the source / drain electrodes 7-7. 5 A pattern may be formed on the upper part.

以上のような半導体薄膜層９の形成を、第１基板１上への部材形成の最終工程とする。   The formation of the semiconductor thin film layer 9 as described above is the final step of forming a member on the first substrate 1.

一方、図１（１）-bに示すように、第２基板１１を用意し、この第２基板１１上にゲート電極１３を形成する工程を行う。   On the other hand, as shown in FIG. 1 (1) -b, a step of preparing a second substrate 11 and forming a gate electrode 13 on the second substrate 11 is performed.

ここで用いる第２基板１１は、最終的に装置用の支持基板として残される基板であり、シリコン基板、石英基板、ガラス基板、さらにはサファイア基板などの無機基板や、ポリエーテルスルフォン（ＰＥＳ）やポリエチレンナフタレート（ＰＥＮ）等の有機基板のうち、目的に応じて適宜選択された材料基板が用いられる。   The second substrate 11 used here is a substrate that is finally left as a support substrate for the device, and is a silicon substrate, a quartz substrate, a glass substrate, an inorganic substrate such as a sapphire substrate, polyethersulfone (PES), Among organic substrates such as polyethylene naphthalate (PEN), a material substrate appropriately selected according to the purpose is used.

また、この第２基板１１は、必要に応じてその表面が酸素や水分の侵入を防止するガスバリア性を備えた保護膜で覆われていても良い。さらにこの第２基板１１が、既に他の素子が設けられたものである場合、これらの素子を覆う状態でガスバリア性を有する絶縁性の保護膜によって表面が覆われていることとが好ましい。   In addition, the surface of the second substrate 11 may be covered with a protective film having a gas barrier property that prevents intrusion of oxygen and moisture as necessary. Further, when the second substrate 11 is already provided with other elements, it is preferable that the surface is covered with an insulating protective film having gas barrier properties in a state of covering these elements.

ゲート電極１３は、上述したソース／ドレイン電極７を構成する材料と同様の材料の中から選択した材料が用いられる。そして、このようなゲート電極１３の形成は、上述したソース／ドレイン電極７と同様の形成方法の中から選択した方法が適用される。   The gate electrode 13 is made of a material selected from the same materials as the materials constituting the source / drain electrode 7 described above. The gate electrode 13 is formed by a method selected from the same formation method as that for the source / drain electrode 7 described above.

次に、ゲート電極１３上を覆う状態で、第２基板１１上にゲート絶縁膜１５を成膜する。ゲート絶縁膜１５は、ポリビニルフェノール、ポリイミド、ポリパラキシリレン、ポリメチルメタクリレート、ポリスチレン、ポリメチルスチレン等の有機絶縁材料や、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）等の無機絶縁材料、さらには有機材料と無機材料との複合絶縁材料など、絶縁性を有する材料であれば良い。 Next, a gate insulating film 15 is formed on the second substrate 11 so as to cover the gate electrode 13. The gate insulating film 15 is made of an organic insulating material such as polyvinylphenol, polyimide, polyparaxylylene, polymethyl methacrylate, polystyrene, polymethylstyrene, silicon oxide (SiOx), silicon nitride (SiNx), aluminum oxide (Al 2 O). 3 ), an inorganic insulating material such as hafnium oxide (HfO 2 ), a composite insulating material of an organic material and an inorganic material, or any other insulating material may be used.

このようなゲート絶縁膜１５の形成には、スピンコート法の他に、上述したプリンティング技術を適用しても良い。また無機材料であれば蒸着法やＣＶＤ法などを用いても良い。さらに、必要に応じてゲート絶縁膜１７の表面に対して素子特性向上などのための表面処理を行っても良い。   In addition to the spin coating method, the above-described printing technique may be applied to the formation of such a gate insulating film 15. Further, as long as it is an inorganic material, an evaporation method, a CVD method, or the like may be used. Furthermore, a surface treatment for improving device characteristics or the like may be performed on the surface of the gate insulating film 17 as necessary.

以上の後、図１（２）に示すように、半導体薄膜層９までが形成された第１基板１と、ゲート絶縁膜１５までが形成された第２基板１１とを貼り合わせる工程を行う。この際、第１基板１と第２基板１１とが最外面となり、これらの基板１−１１間に半導体薄膜層９やゲート絶縁膜１５が狭持されるように、第１基板１および第２基板１１を配置する。そして、半導体薄膜層９の成膜表面９ａと、ゲート絶縁膜１５の表面１５ａとを貼り合わせ面とし、第１基板１と第２基板１１とを互いに押し圧する。これにより、第１基板１と第２基板１１とを貼り合わせる。   After the above, as shown in FIG. 1B, a step of bonding the first substrate 1 on which the semiconductor thin film layer 9 is formed and the second substrate 11 on which the gate insulating film 15 is formed is performed. At this time, the first substrate 1 and the second substrate 11 are the outermost surfaces, and the semiconductor thin film layer 9 and the gate insulating film 15 are sandwiched between the substrates 1-11. The substrate 11 is arranged. Then, the first substrate 1 and the second substrate 11 are pressed against each other using the deposition surface 9a of the semiconductor thin film layer 9 and the surface 15a of the gate insulating film 15 as a bonding surface. Thereby, the 1st board | substrate 1 and the 2nd board | substrate 11 are bonded together.

この貼り合わせの工程は、グローブボックスや真空技術など公知の方法で制御された雰囲気中において行うことが好ましい。さらにこの工程で、例えば２枚の基板１−１１間の密着性を向上させるために熱を加えても構わない。また、素子動作に影響のない部位に、例えば樹脂や接着剤などの基板１−１１間の密着を向上させるための材料や構造を導入しても構わない。   This bonding step is preferably performed in an atmosphere controlled by a known method such as a glove box or a vacuum technique. Further, in this step, for example, heat may be applied to improve the adhesion between the two substrates 1-11. Moreover, you may introduce | transduce the material and structure for improving the close_contact | adherence between board | substrates 1-11, such as resin and an adhesive agent, in the site | part which does not affect element operation | movement.

次に、図１（３）に示すように、基板１を剥離層３から剥離することにより第１基板１を保護膜５上から除去する。この時、基板１が剥離層３から容易に剥離しない場合には、剥離層３を選択的に除去するなどの方法を用いることができる。この場合、剥離層３の除去には、例えばウェットエッチングなど公知の方法を適用することができる。この場合、保護膜５および第２基板１１、さらにはこれらの間に狭持された構成要素に対して、剥離層３のみを溶解させるようなエッチング溶液に、第１基板１側から剥離層３までを浸漬させることにより行われる。   Next, as shown in FIG. 1 (3), the first substrate 1 is removed from the protective film 5 by peeling the substrate 1 from the release layer 3. At this time, when the substrate 1 is not easily peeled from the peeling layer 3, a method such as selectively removing the peeling layer 3 can be used. In this case, a known method such as wet etching can be applied to remove the release layer 3. In this case, the release layer 3 from the first substrate 1 side is etched in an etching solution that dissolves only the release layer 3 with respect to the protective film 5 and the second substrate 11 and further to the components sandwiched between them. It is performed by immersing up to.

上記において、エッチングが必要な場合、エッチング液としては、例えば、剥離層３がポリビニルアルコールで構成されている場合には、水が用いられる。また、剥離層３が金（Ａｕ）で構成されている場合には、ヨウ素を含有するＡｕエッチング液を用いる。そして、剥離層３がアルミニウム（Ａｌ）で構成されている場合には、燐酸を含有するＡｌエッチング液を用いる。また、剥離層３が酸化シリコン（ＳｉＯ2）で構成されている場合には、フッ化水素酸を含有するエッチング液を用いる。さらに、剥離層３が高分子材料で構成されている場合には、この高分子材料をのみ溶解させる溶剤を用いる。 In the above, when etching is necessary, water is used as the etchant, for example, when the release layer 3 is made of polyvinyl alcohol. When the release layer 3 is made of gold (Au), an Au etching solution containing iodine is used. If the release layer 3 is made of aluminum (Al), an Al etching solution containing phosphoric acid is used. When the release layer 3 is made of silicon oxide (SiO 2 ), an etching solution containing hydrofluoric acid is used. Further, when the release layer 3 is made of a polymer material, a solvent that dissolves only the polymer material is used.

以上のような剥離層３の選択的な除去により、第２基板１１を支持基板とし、この一主面上にゲート電極１３，ゲート絶縁膜１５、半導体薄膜層９，およびソース／ドレイン電極７がこの順で形成されたボトムゲートトップコンタクト型の薄膜トランジスタが半導体装置１７として形成される。そして、この半導体装置１７は、半導体薄膜層９およびソース／ドレイン電極７の上部が保護膜５で覆われたものとなる。尚、第１基板１が保護膜５に対して剥離除去されれば、保護膜５上に剥離層３が残っていても良い。   By selectively removing the peeling layer 3 as described above, the second substrate 11 is used as a supporting substrate, and the gate electrode 13, the gate insulating film 15, the semiconductor thin film layer 9, and the source / drain electrode 7 are formed on this main surface. A bottom gate top contact type thin film transistor formed in this order is formed as the semiconductor device 17. In the semiconductor device 17, the upper part of the semiconductor thin film layer 9 and the source / drain electrodes 7 are covered with the protective film 5. If the first substrate 1 is peeled off from the protective film 5, the peeling layer 3 may remain on the protective film 5.

以上説明した第１実施形態の製造方法では、第１基板１上において、保護膜５を覆う状態で半導体薄膜層９が形成されるため、保護膜５の形成プロセスの影響が半導体薄膜層９に及ぶことはない。したがって、保護膜５の形成によるダメージを半導体薄膜層９に与えることなく、第２基板１１上に設けられた半導体薄膜層９の上部を保護膜９で覆った半導体装置１７が得られる。   In the manufacturing method of the first embodiment described above, since the semiconductor thin film layer 9 is formed on the first substrate 1 so as to cover the protective film 5, the influence of the formation process of the protective film 5 on the semiconductor thin film layer 9. Never reach. Therefore, the semiconductor device 17 in which the upper portion of the semiconductor thin film layer 9 provided on the second substrate 11 is covered with the protective film 9 is obtained without damaging the semiconductor thin film layer 9 due to the formation of the protective film 5.

この結果、半導体薄膜層９の膜質を維持することができ、これを用いた半導体装置（薄膜トランジスタ）１７のトランジスタ特性が保たれて信頼性の向上を図ることが可能である。またこれと共に、半導体薄膜層９にダメージを与えずに保護膜５が形成可能であることから、保護膜５の成膜材料や成膜方法の選択性を拡張することが可能となる。   As a result, the film quality of the semiconductor thin film layer 9 can be maintained, and the transistor characteristics of the semiconductor device (thin film transistor) 17 using the semiconductor thin film layer 9 can be maintained and the reliability can be improved. At the same time, since the protective film 5 can be formed without damaging the semiconductor thin film layer 9, the selectivity of the film forming material and the film forming method of the protective film 5 can be expanded.

さらに、上述した第１実施形態の製造方法では、ソース／ドレイン電極７が形成される第１基板１には、ゲート電極１３およびゲート絶縁膜１５が形成されておらず、これらの形成による凹凸形状のない、平坦な保護膜５面上においてソース／ドレイン電極７を形成することができる。したがって、例えば、印刷法等を適用した場合であっても、位置精度および形状精度の高いソース／ドレイン電極７の形成を行うことが可能になる。これにより、半導体装置１７におけるトランジスタ特性の安定性を図り、装置性能を向上させることができる。   Furthermore, in the manufacturing method of the first embodiment described above, the gate electrode 13 and the gate insulating film 15 are not formed on the first substrate 1 on which the source / drain electrodes 7 are formed, and the concavo-convex shape formed by these formations. The source / drain electrodes 7 can be formed on the flat surface of the protective film 5 without any defects. Therefore, for example, even when a printing method or the like is applied, it is possible to form the source / drain electrodes 7 with high positional accuracy and shape accuracy. Thereby, stability of transistor characteristics in the semiconductor device 17 can be achieved, and device performance can be improved.

また、２枚の基板１，１１上に、それぞれ半導体装置１７の構成部材を形成するため、１枚の基板上に全ての構成部材を順次形成する方法と比較して、生産性の向上、生産スピードの向上を見込むことができる。さらに、２枚の基板１，１１の貼り合わせに失敗した場合でも、特に溶液に弱い有機半導体層が存在しない第２基板１１側を洗浄して再利用することが可能であるため、歩留まりを向上させることができる。   Further, since the constituent members of the semiconductor device 17 are formed on the two substrates 1 and 11, respectively, the productivity is improved and the production is improved as compared with the method in which all the constituent members are sequentially formed on the single substrate. You can expect speed improvements. Further, even when the bonding of the two substrates 1 and 11 fails, the yield can be improved because the second substrate 11 side in which the organic semiconductor layer that is not particularly weak in the solution is present can be cleaned and reused. Can be made.

＜第２実施形態＞
図２は、本発明の第２実施形態を説明するための断面図である。この図に示す第２実施形態の製造方法は、図１を用いて説明した第１実施形態の製造方法の変形例であり、半導体薄膜層９を第２基板１１側に形成することのみが第１実施形態と異なる点である。 Second Embodiment
FIG. 2 is a cross-sectional view for explaining a second embodiment of the present invention. The manufacturing method of the second embodiment shown in this figure is a modification of the manufacturing method of the first embodiment described with reference to FIG. 1, and only the semiconductor thin film layer 9 is formed on the second substrate 11 side. This is a difference from the first embodiment.

すなわち、図２（１）-aに示すように、第１基板１上には、第１実施形態と同様の手順で、剥離層３，保護膜５，およびソース／ドレイン電極７までをこの順に形成する。   That is, as shown in FIG. 2A, on the first substrate 1, the release layer 3, the protective film 5, and the source / drain electrodes 7 are arranged in this order in the same procedure as in the first embodiment. Form.

一方、図２（１）-bに示すように、第２基板１１上には、第１実施形態と同様の手順で、ゲート電極１３およびゲート絶縁膜１５をこの順に形成した後、ゲート絶縁膜１５上に半導体薄膜層９を形成する。半導体薄膜層９の形成は、第１実施形態で説明したと同様に行うことができる。   On the other hand, as shown in FIG. 2 (1) -b, the gate electrode 13 and the gate insulating film 15 are formed in this order on the second substrate 11 in the same procedure as in the first embodiment, and then the gate insulating film is formed. A semiconductor thin film layer 9 is formed on 15. The semiconductor thin film layer 9 can be formed in the same manner as described in the first embodiment.

以上の後には、ここでの図示は省略したが、半導体薄膜層９の成膜表面９ａと、保護膜５およびソース／ドレイン電極７の表面とを貼り合わせ面とし、第１基板１と第２基板１１とを互いに押し圧する。これにより、第１基板１と第２基板１１とを貼り合わせる。この際、必要に応じて加熱することは、第１実施形態と同様である。   After the above, although illustration is omitted here, the deposition surface 9a of the semiconductor thin film layer 9 and the surfaces of the protective film 5 and the source / drain electrodes 7 are used as the bonding surfaces, and the first substrate 1 and the second substrate 2 The substrate 11 is pressed against each other. Thereby, the 1st board | substrate 1 and the 2nd board | substrate 11 are bonded together. At this time, heating as necessary is the same as in the first embodiment.

またその後に、剥離層３の除去により、第１基板１を保護膜５から剥離除去する工程は、第１実施形態で図１（３）を用いて説明したと同様に行う。   After that, the step of peeling and removing the first substrate 1 from the protective film 5 by removing the peeling layer 3 is performed in the same manner as described with reference to FIG. 1C in the first embodiment.

以上により、第１実施形態と同様に、半導体薄膜層９およびソース／ドレイン電極９が保護膜５で覆われたボトムゲートトップコンタクト型の薄膜トランジスタが半導体装置１７として形成される。   As described above, as in the first embodiment, a bottom gate top contact type thin film transistor in which the semiconductor thin film layer 9 and the source / drain electrodes 9 are covered with the protective film 5 is formed as the semiconductor device 17.

以上説明した第２実施形態の製造方法では、保護膜５と半導体薄膜層９とをそれぞれ異なる基板１，１１に形成した後に、半導体薄膜層９の成膜面を貼り合わせ面として、基板１，１１の貼り合わせが行われる。このため、保護膜５の形成プロセスの影響が半導体薄膜層９に及ぶことはない。したがって、保護膜５の形成によるダメージを半導体薄膜層９に与えることなく、第２基板１１上に設けられた半導体薄膜層９の上部を保護膜９で覆った半導体装置１７が得られる。この結果、第１実施形態と同様に、半導体薄膜層９を用いた半導体装置（薄膜トランジスタ）１７のトランジスタ特性が保たれて信頼性の向上を図ることが可能であると共に、保護膜５の成膜材料や成膜方法の選択性を拡張することが可能となる。   In the manufacturing method of the second embodiment described above, after the protective film 5 and the semiconductor thin film layer 9 are formed on different substrates 1 and 11, respectively, the film formation surface of the semiconductor thin film layer 9 is used as a bonding surface, and the substrate 1, 11 are bonded together. For this reason, the process of forming the protective film 5 does not affect the semiconductor thin film layer 9. Therefore, the semiconductor device 17 in which the upper portion of the semiconductor thin film layer 9 provided on the second substrate 11 is covered with the protective film 9 is obtained without damaging the semiconductor thin film layer 9 due to the formation of the protective film 5. As a result, as in the first embodiment, the transistor characteristics of the semiconductor device (thin film transistor) 17 using the semiconductor thin film layer 9 can be maintained and the reliability can be improved, and the protective film 5 can be formed. The selectivity of materials and film forming methods can be expanded.

さらに、上述した第２実施形態の製造方法でも、ソース／ドレイン電極７が形成される第１基板１には、ゲート電極１３およびゲート絶縁膜１５が形成されておらず、平坦な保護膜５面上においてソース／ドレイン電極７を形成することができるため、位置精度および形状精度の高いソース／ドレイン電極７の形成を行うことが可能であり、第１実施形態と同様に、半導体装置１７におけるトランジスタ特性の安定性を図り、装置性能を向上させることができる。   Further, even in the manufacturing method of the second embodiment described above, the first substrate 1 on which the source / drain electrodes 7 are formed is not formed with the gate electrode 13 and the gate insulating film 15, and the flat protective film 5 surface. Since the source / drain electrode 7 can be formed on the top, it is possible to form the source / drain electrode 7 with high positional accuracy and shape accuracy, and the transistor in the semiconductor device 17 as in the first embodiment. The stability of the characteristics can be achieved and the device performance can be improved.

また、第１実施形態と同様に、２枚の基板１，１１上に、それぞれ半導体装置１７の構成部材を形成するため、生産性の向上、生産スピードの向上を見込むことができ、また２枚の基板１，１１の貼り合わせに失敗した場合でも、第１基板１側を洗浄して再利用することが可能であるため、歩留まりを向上させることができる。   Further, as in the first embodiment, since the constituent members of the semiconductor device 17 are formed on the two substrates 1 and 11, respectively, it is possible to expect an improvement in productivity and an improvement in production speed. Even if the bonding of the substrates 1 and 11 fails, the first substrate 1 side can be cleaned and reused, so that the yield can be improved.

＜第３実施形態＞
図３は、本発明の第３実施形態を説明するための断面図であり、以下この図に基づいて第３実施形態の製造方法を説明する。 <Third Embodiment>
FIG. 3 is a cross-sectional view for explaining a third embodiment of the present invention. Hereinafter, a manufacturing method of the third embodiment will be described with reference to this drawing.

先ず、図３（１）-aに示すように、第１基板１上に剥離層３を介して保護膜５を成膜する工程までを、第１実施形態と同様に行う。   First, as shown in FIG. 3 (1) -a, the process up to the step of forming the protective film 5 on the first substrate 1 via the release layer 3 is performed in the same manner as in the first embodiment.

その後、この保護膜５上に、半導体薄膜層９を形成する。半導体薄膜層９の形成は、第１実施形態で説明したと同様に行うことができる。   Thereafter, a semiconductor thin film layer 9 is formed on the protective film 5. The semiconductor thin film layer 9 can be formed in the same manner as described in the first embodiment.

一方、図３（１）-bに示すように、第２基板１１を用意し、この第２基板１１上にゲート電極１３を形成し、さらにゲート絶縁膜１５を形成するまでを、第１実施形態と同様に行う。   On the other hand, as shown in FIG. 3 (1) -b, the second substrate 11 is prepared, the gate electrode 13 is formed on the second substrate 11, and the gate insulating film 15 is further formed. The same as the form.

その後、このゲート絶縁膜１５上にソース／ドレイン電極７を形成する。これらのソース／ドレイン電極７の形成は、第１実施形態で説明したと同様に行うことができる。   Thereafter, source / drain electrodes 7 are formed on the gate insulating film 15. These source / drain electrodes 7 can be formed in the same manner as described in the first embodiment.

以上の後、図３（２）に示すように、半導体薄膜層９までが形成された第１基板１と、ソース／ドレイン電極７までが形成された第２基板１１とを貼り合わせる工程を行う。この際、第１基板１と第２基板１１とが最外面となり、これらの基板１−１１間に半導体薄膜層９やゲート絶縁膜１５が狭持されるように、第１基板１および第２基板１１を配置する。そして、半導体薄膜層９の成膜表面９ａと、ゲート絶縁膜１５およびソース／ドレイン電極７の表面とを貼り合わせ面とし、第１基板１と第２基板１１とを互いに押し圧する。この際、必要に応じて加熱することは、第１実施形態と同様である。   After the above, as shown in FIG. 3B, a step of bonding the first substrate 1 on which the semiconductor thin film layer 9 is formed and the second substrate 11 on which the source / drain electrodes 7 are formed is performed. . At this time, the first substrate 1 and the second substrate 11 are the outermost surfaces, and the semiconductor thin film layer 9 and the gate insulating film 15 are sandwiched between the substrates 1-11. The substrate 11 is arranged. Then, the deposition surface 9 a of the semiconductor thin film layer 9 and the surfaces of the gate insulating film 15 and the source / drain electrodes 7 are used as the bonding surfaces, and the first substrate 1 and the second substrate 11 are pressed against each other. At this time, heating as necessary is the same as in the first embodiment.

次に、図３（４）に示すように、剥離層３を除去することにより、保護膜５上から第１基板１を剥離除去する。この工程は、第１実施形態で図１（３）を用いて説明したと同様に行う。   Next, as shown in FIG. 3 (4), the first substrate 1 is peeled and removed from the protective film 5 by removing the peeling layer 3. This process is performed in the same manner as described in the first embodiment with reference to FIG.

以上により、第２基板１１を支持基板とし、この上部にゲート電極１３，ゲート絶縁膜、ソース／ドレイン電極７、および半導体薄膜層９がこの順で形成されたボトムゲートボトムコンタクト型の薄膜トランジスタが半導体装置１７’として形成される。そして、この半導体装置１７’は、半導体薄膜層９の上部が保護膜５で覆われたものとなる。   As described above, a bottom gate bottom contact type thin film transistor in which the second substrate 11 is used as a supporting substrate and the gate electrode 13, the gate insulating film, the source / drain electrode 7, and the semiconductor thin film layer 9 are formed in this order on the second substrate 11 is a semiconductor. Formed as device 17 '. In the semiconductor device 17 ′, the upper part of the semiconductor thin film layer 9 is covered with the protective film 5.

このような第３実施形態の製造方法であっても、第１基板１上において、保護膜５を覆う状態で半導体薄膜層９が形成されるため、第１実施形態と同様に、保護膜５の形成プロセスの影響が半導体薄膜層９に及ぶことはない。したがって、他の実施形態と同様に、半導体薄膜層９を用いた半導体装置（薄膜トランジスタ）１７’のトランジスタ特性が保たれて信頼性の向上を図ることが可能であると共に、保護膜５の成膜材料や成膜方法の選択性を拡張することが可能となる。   Even in the manufacturing method of the third embodiment, since the semiconductor thin film layer 9 is formed on the first substrate 1 so as to cover the protective film 5, the protective film 5 is the same as in the first embodiment. The influence of the forming process does not reach the semiconductor thin film layer 9. Therefore, as in the other embodiments, the transistor characteristics of the semiconductor device (thin film transistor) 17 ′ using the semiconductor thin film layer 9 can be maintained and the reliability can be improved, and the protective film 5 can be formed. The selectivity of materials and film forming methods can be expanded.

また、第１実施形態と同様に、２枚の基板１，１１上に、それぞれ半導体装置１７’の構成部材を形成するため、生産性の向上、生産スピードの向上を見込むことができ、また２枚の基板１，１１の貼り合わせに失敗した場合でも、第２基板１１側を洗浄して再利用することが可能であるため、歩留まりを向上させることができる。   Further, similarly to the first embodiment, since the constituent members of the semiconductor device 17 ′ are formed on the two substrates 1 and 11, respectively, it is possible to expect improvement in productivity and improvement in production speed. Even when the bonding of the substrates 1 and 11 fails, the second substrate 11 side can be cleaned and reused, so that the yield can be improved.

＜第４実施形態＞
図４は、本発明の第４実施形態を説明するための断面図である。この図に示す第４実施形態の製造方法は、図３を用いて説明した第３実施形態の製造方法の変形例であり、半導体薄膜層９を第２基板１１側に形成するところのみが第３実施形態と異なる点である。 <Fourth embodiment>
FIG. 4 is a cross-sectional view for explaining a fourth embodiment of the present invention. The manufacturing method of the fourth embodiment shown in this figure is a modification of the manufacturing method of the third embodiment described with reference to FIG. 3, and only the semiconductor thin film layer 9 is formed on the second substrate 11 side. This is a difference from the third embodiment.

すなわち、図４（１）-aに示すように、第１基板１上には、第１実施形態と同様の手順で、剥離層３および保護膜５までをこの順に形成する。   That is, as shown in FIG. 4A, a release layer 3 and a protective film 5 are formed in this order on the first substrate 1 in the same procedure as in the first embodiment.

一方、図４（１）-bに示すように、第２基板１１上には、第３実施形態と同様に、ゲート電極１３、ゲート絶縁膜１５、およびソース／ドレイン電極７をこの順に形成した後、これらのソース／ドレイン電極７を覆う状態でゲート絶縁膜１５上に半導体薄膜層９を形成する。半導体薄膜層９の形成は、第１実施形態で説明したと同様に行うことができる。   On the other hand, as shown in FIG. 4 (1) -b, the gate electrode 13, the gate insulating film 15, and the source / drain electrode 7 are formed in this order on the second substrate 11 as in the third embodiment. Thereafter, a semiconductor thin film layer 9 is formed on the gate insulating film 15 so as to cover these source / drain electrodes 7. The semiconductor thin film layer 9 can be formed in the same manner as described in the first embodiment.

以上の後には、ここでの図示は省略したが、半導体薄膜層９の成膜表面９ａと、保護膜５の表面５ａとを貼り合わせ面とし、第１基板１と第２基板１１とを互いに押し圧する。これにより、第１基板１と第２基板１１とを貼り合わせる。この際、必要に応じて加熱することは、第１実施形態と同様である。   After the above, although illustration is omitted here, the film formation surface 9a of the semiconductor thin film layer 9 and the surface 5a of the protective film 5 are used as the bonding surfaces, and the first substrate 1 and the second substrate 11 are mutually connected. Press. Thereby, the 1st board | substrate 1 and the 2nd board | substrate 11 are bonded together. At this time, heating as necessary is the same as in the first embodiment.

またその後に第１基板１を剥離除去する工程は、第１実施形態で図１（３）を用いて説明したと同様に行う。   Further, the process of peeling and removing the first substrate 1 thereafter is performed in the same manner as described with reference to FIG. 1 (3) in the first embodiment.

以上により、第３実施形態と同様に、半導体薄膜層７が保護膜５で覆われたボトムゲートボトムコンタクト型の薄膜トランジスタが半導体装置１７’として形成される。   As described above, as in the third embodiment, a bottom gate bottom contact type thin film transistor in which the semiconductor thin film layer 7 is covered with the protective film 5 is formed as the semiconductor device 17 ′.

このような第４実施形態の製造方法では、第２実施形態と同様に、保護膜５と半導体薄膜層９とをそれぞれ異なる基板１，１１に形成した後に、半導体薄膜層９の成膜面を貼り合わせ面として、基板１，１１の貼り合わせが行われる。第２実施形態と同様に、保護膜５の形成プロセスの影響が半導体薄膜層９に及ぶことはない。したがって、他の実施形態と同様に、半導体薄膜層９を用いた半導体装置（薄膜トランジスタ）１７のトランジスタ特性が保たれて信頼性の向上を図ることが可能であると共に、保護膜５の成膜材料や成膜方法の選択性を拡張することが可能となる。   In such a manufacturing method of the fourth embodiment, as in the second embodiment, after the protective film 5 and the semiconductor thin film layer 9 are formed on different substrates 1 and 11, respectively, the film formation surface of the semiconductor thin film layer 9 is formed. As a bonding surface, the substrates 1 and 11 are bonded. Similar to the second embodiment, the process of forming the protective film 5 does not affect the semiconductor thin film layer 9. Therefore, as in the other embodiments, the transistor characteristics of the semiconductor device (thin film transistor) 17 using the semiconductor thin film layer 9 can be maintained and the reliability can be improved, and the film forming material of the protective film 5 And the selectivity of the film forming method can be expanded.

また、第１実施形態と同様に、２枚の基板１，１１上に、それぞれ半導体装置１７の構成部材を形成するため、生産性の向上、生産スピードの向上を見込むことができ、また２枚の基板１，１１の貼り合わせに失敗した場合でも、第１基板１側を洗浄して再利用することが可能であるため、歩留まりを向上させることができる。   Further, as in the first embodiment, since the constituent members of the semiconductor device 17 are formed on the two substrates 1 and 11, respectively, it is possible to expect an improvement in productivity and an improvement in production speed. Even if the bonding of the substrates 1 and 11 fails, the first substrate 1 side can be cleaned and reused, so that the yield can be improved.

尚、上述した各実施形態においては、半導体薄膜層９が有機半導体からなる場合を例示したが、本発明の製造方法は、半導体薄膜層９を無機材料で構成した場合にも適用可能であり、同様の効果を得ることができる。   In each of the above-described embodiments, the case where the semiconductor thin film layer 9 is made of an organic semiconductor is exemplified. However, the manufacturing method of the present invention can also be applied to a case where the semiconductor thin film layer 9 is made of an inorganic material. Similar effects can be obtained.

第１実施形態の製造方法を示す断面工程図である。It is sectional process drawing which shows the manufacturing method of 1st Embodiment. 第２実施形態の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of 2nd Embodiment. 第３実施形態の製造方法を示す断面工程図である。It is sectional process drawing which shows the manufacturing method of 3rd Embodiment. 第４実施形態の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of 4th Embodiment. 従来の技術を説明するための断面図である。It is sectional drawing for demonstrating the prior art.

符号の説明Explanation of symbols

１…第１基板、５…保護膜、７…ソース／ドレイン電極、９…半導体薄膜層、９ａ…成膜表面、１１…第２基板、１３…ゲート電極、１５…ゲート絶縁膜、１７，１７’…半導体装置（薄膜トランジスタ）
DESCRIPTION OF SYMBOLS 1 ... 1st board | substrate, 5 ... Protective film, 7 ... Source / drain electrode, 9 ... Semiconductor thin film layer, 9a ... Film-forming surface, 11 ... 2nd board | substrate, 13 ... Gate electrode, 15 ... Gate insulating film, 17, 17 '… Semiconductor device (thin film transistor)

Claims (5)

基板上に形成された半導体薄膜層を覆う状態で保護膜が設けられた半導体装置の製造方法であって、
第１基板の一主面上に保護膜を形成すると共に、第２基板の一主面上にゲート電極を形成しこれを覆う状態でゲート絶縁膜を形成する第１工程と、
前記ゲート絶縁膜上または前記保護膜上に、有機材料からなる半導体薄膜層を形成する第２工程と、
前記半導体薄膜層の成膜表面を貼り合わせ面とし、かつ前記保護膜と半導体薄膜層とゲート絶縁膜とを狭持する状態で前記第１基板と第２基板とを貼り合わせる第３工程と、
前記第３工程の後、第１基板を前記保護膜から剥離除去する第４工程と
を行う、半導体装置の製造方法。 A method of manufacturing a semiconductor device provided with a protective film in a state of covering a semiconductor thin film layer formed on a substrate,
Forming a protective film on one main surface of the first substrate, forming a gate electrode on one main surface of the second substrate, and forming a gate insulating film in a state of covering the gate electrode ;
A second step of forming a semiconductor thin film layer made of an organic material on the gate insulating film or the protective film;
A third step of bonding the first substrate and the second substrate in a state where the deposition surface of the semiconductor thin film layer is a bonding surface and the protective film, the semiconductor thin film layer, and the gate insulating film are sandwiched ;
A method of manufacturing a semiconductor device , wherein a fourth step of peeling and removing the first substrate from the protective film is performed after the third step . 請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記第１基板における前記保護膜上にソース／ドレイン電極を形成した後、これらを覆う状態で当該保護膜上に前記半導体薄膜層を形成する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
Wherein in the second step, the after forming the source / drain electrode on the passivation film in the first substrate, to form the semiconductor thin film layer on the protective film in a state of covering these, method of manufacturing semi-conductor devices. 請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記ゲート絶縁膜上に前記半導体薄膜層を形成し、
前記第３工程の前に、前記第１基板における前記保護膜上にソース／ドレイン電極を形成する工程を行う、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the second step, the semiconductor thin film layer formed before Kige over gate insulating film,
A method of manufacturing a semiconductor device , wherein a step of forming source / drain electrodes on the protective film of the first substrate is performed before the third step. 請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記第１基板における前記保護膜上に前記半導体薄膜層を形成し、
前記第３工程の前に、前記ゲート絶縁膜上にソース／ドレイン電極を形成する工程を行う、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the second step, the semiconductor thin film layer is formed on the protective film on the first substrate,
Wherein prior to the third step, a step of forming a source / drain electrode before Kige over gate insulating film, a method of manufacturing a semiconductor device. 請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記ゲート絶縁膜上にソース／ドレイン電極を形成し、これを覆う状態で前記ゲート絶縁膜上に前記半導体薄膜層を形成する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the second step, before forming the source / drain electrode on Kige over gate insulating film, to form the semiconductor thin film layer on the gate insulating film so as to cover this, a method of manufacturing a semiconductor device.
JP2005304046A 2005-10-19 2005-10-19 Manufacturing method of semiconductor device Expired - Fee Related JP5061449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005304046A JP5061449B2 (en) 2005-10-19 2005-10-19 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005304046A JP5061449B2 (en) 2005-10-19 2005-10-19 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007115805A JP2007115805A (en) 2007-05-10
JP5061449B2 true JP5061449B2 (en) 2012-10-31

Family

ID=38097739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005304046A Expired - Fee Related JP5061449B2 (en) 2005-10-19 2005-10-19 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5061449B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021297A (en) * 2007-07-10 2009-01-29 Sumitomo Chemical Co Ltd Method of manufacturing organic semiconductor element, organic semiconductor element, and organic semiconductor device
JP5145867B2 (en) * 2007-10-26 2013-02-20 コニカミノルタホールディングス株式会社 Thin film transistor manufacturing method, thin film transistor, and display device
JP2010040768A (en) * 2008-08-05 2010-02-18 Dainippon Printing Co Ltd Method of manufacturing organic semiconductor element, and the organic semiconductor element
KR101004849B1 (en) 2008-09-02 2010-12-28 삼성전기주식회사 Fabrication method of thin film device
JP5532572B2 (en) * 2008-09-30 2014-06-25 大日本印刷株式会社 Organic semiconductor device and method of manufacturing organic semiconductor device
JP5445590B2 (en) * 2009-11-13 2014-03-19 株式会社島津製作所 Thin film transistor manufacturing method
JP2012054288A (en) * 2010-08-31 2012-03-15 Murata Mfg Co Ltd Method for manufacturing electronic component package
JP5725614B2 (en) * 2011-08-04 2015-05-27 国立大学法人大阪大学 Organic transistor and manufacturing method thereof
KR102665506B1 (en) 2015-06-17 2024-05-10 가부시키가이샤 니콘 Wiring pattern manufacturing method, transistor manufacturing method, and transfer member
JP2021132050A (en) * 2018-04-27 2021-09-09 富士フイルム株式会社 Organic semiconductor device and method for manufacturing organic semiconductor device
KR20220057551A (en) * 2019-09-03 2022-05-09 고쿠리츠다이가쿠호우진 도쿄다이가쿠 Electrodes for source/drain of organic semiconductor device, organic semiconductor device using same, and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI91573C (en) * 1990-01-04 1994-07-11 Neste Oy Method for manufacturing electronic and electro-optical components and circuits
JP2001168420A (en) * 1999-12-10 2001-06-22 Sharp Corp Semiconductor device and method of manufacturing the same
US6620657B2 (en) * 2002-01-15 2003-09-16 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
JP2005166894A (en) * 2003-12-02 2005-06-23 Canon Inc Organic thin film transistor, manufacturing method and manufacturing device therefor

Also Published As

Publication number Publication date
JP2007115805A (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP5061449B2 (en) Manufacturing method of semiconductor device
TW561638B (en) Fabrication of organic light emitting diode using selective printing of conducting polymer layers
KR101137389B1 (en) Substrate for flexible display device, methode for manufacturing the same, and method for manufacturing organic light emitting device
JP6129313B2 (en) Organic thin film transistor array substrate, method for manufacturing the same, and display device
US20070058101A1 (en) Liquid crystal display device
KR100592503B1 (en) Fabrication method of thin-film transistor array with self-organized organic semiconductor
JP5565609B2 (en) Manufacturing method of semiconductor device
JP2007073857A (en) Semiconductor device and manufacturing method thereof
WO2012046428A1 (en) Method for producing semiconductor device
JP2009224542A (en) Semiconductor device and display unit
JP2007073856A (en) Formation method of conductive pattern, manufacturing method of semiconductor device, and manufacturing method of organic electroluminescent element
JP2012248840A (en) Organic film transistor array substrate, and method of manufacturing the same
KR100652055B1 (en) Organic thin film transistor, method of the same, and Liquid crystal Display Device using the same
JP6073880B2 (en) Method for forming top gate type transistor
JP2010062399A (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2007115804A (en) Method of manufacturing semiconductor device
JP2009239033A (en) Method of manufacturing organic thin-film transistor and/or organic thin-film transistor array, organic thin-film transistor, and organic thin-film transistor array
JP2009238968A (en) Method of manufacturing organic thin film transistor, and organic thin film transistor using the same
JP2007324510A (en) Method for manufacturing semiconductor device
JP5375058B2 (en) Thin film transistor array and manufacturing method thereof
JP5181515B2 (en) Pattern forming method and electronic device manufacturing method
JP2006073794A (en) Field effect transistor and manufacturing method thereof
JP5422972B2 (en) Organic thin film transistor array manufacturing method and organic thin film transistor array
JP2009231674A (en) Organic thin-film transistor, production process of organic thin-film transistor and display equipped with organic thin-film transistor
WO2014147992A1 (en) Thin film transistor array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees