JP5060998B2 - Multilayer resin wiring board - Google Patents
Multilayer resin wiring board Download PDFInfo
- Publication number
- JP5060998B2 JP5060998B2 JP2008070489A JP2008070489A JP5060998B2 JP 5060998 B2 JP5060998 B2 JP 5060998B2 JP 2008070489 A JP2008070489 A JP 2008070489A JP 2008070489 A JP2008070489 A JP 2008070489A JP 5060998 B2 JP5060998 B2 JP 5060998B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- filled via
- electronic component
- component mounting
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、多層樹脂配線基板に係り、特には複数あるビア導体の構造に特徴を有する多層樹脂配線基板に関するものである。 The present invention relates to a multilayer resin wiring board, and more particularly to a multilayer resin wiring board characterized by the structure of a plurality of via conductors.
コア基材上にて積層された複数の樹脂絶縁層内にビア導体を設けた構造の多層樹脂配線基板が従来よく知られている。この種の配線基板は、例えば、ICチップ(ダイ)を搭載するための半導体パッケージとして利用されている。近年、ICチップは高機能化、高集積化の方向にあり、それに伴って半導体パッケージに要求される信号配線数も増加する傾向にある。例えば、ICチップを半導体パッケージに対してフリップチップ接続する構造を採用したような場合、ICチップの直下でパッケージ内の配線高密度化を回避することは困難である。そこで、複数の樹脂絶縁層内に各々設けたフィルドビア導体をパッケージ厚さ方向に沿って同軸上に積み重ねた構造(いわゆるスタックドビア構造体)を、信号配線に割り当てることが有利であると考えられている。なお、このような構造を有する多層樹脂配線基板は従来すでに提案されている(例えば、特許文献1参照)。
ところが、半導体パッケージとして利用されるこの種の多層樹脂配線基板と、シリコン等の無機材料からなるICチップとは、基本的に構成材料が異なっている。このため、両者間の熱膨張係数のミスマッチに起因して、両者間に作用する熱応力が特にICチップ搭載領域(ダイエリア)の直下において大きくなる。また、多層樹脂配線基板の構成部材について考えてみても、絶縁層やコア基材等を形成している樹脂材料と、配線パターンやビア導体を形成している金属材料とでは熱膨張係数が異なっている。そのため、同様に熱膨張係数のミスマッチに起因して、異種材料間に作用する熱応力が大きくなる。 However, this type of multilayer resin wiring substrate used as a semiconductor package and an IC chip made of an inorganic material such as silicon basically have different constituent materials. For this reason, due to the mismatch of the thermal expansion coefficients between the two, the thermal stress acting between the two becomes particularly large immediately below the IC chip mounting area (die area). Also, considering the components of the multilayer resin wiring board, the thermal expansion coefficient differs between the resin material forming the insulating layer and the core base material and the metal material forming the wiring pattern and via conductor. ing. Therefore, similarly, due to the mismatch of the thermal expansion coefficients, the thermal stress acting between the different materials increases.
以上のことから、この種の多層樹脂配線基板では、とりわけダイエリア直下のスタックドビア構造体に大きな熱応力が集中し、フィルドビア導体同士の接続部分等にクラックが発生しやすくなる。よって、この場合には接続信頼性が低下するという問題があった。 From the above, in this type of multilayer resin wiring board, a large thermal stress is concentrated particularly on the stacked via structure immediately below the die area, and cracks are likely to occur at the connection portion between the filled via conductors. Therefore, in this case, there is a problem that connection reliability is lowered.
なお、スタックドビア構造体に対する応力緩和を意図した構造例として、スタックドビア構造体における複数のフィルドビア導体のうちの少なくとも1つをパッケージの面方向に沿ってシフトさせたものが、従来提案されている。シフトの方向としては、配線パターンをファンアウトさせる都合上、ダイエリア中心から離間する方向とされることが多い。しかしながら、このような構造を採用した場合、かえってスタックドビア構造体に大きな熱応力が集中してしまうことがあり、クラック発生を確実に回避するには至っていなかった。 As a structural example intended to relieve stress on the stacked via structure, a structure in which at least one of a plurality of filled via conductors in the stacked via structure is shifted along the surface direction of the package has been conventionally proposed. The direction of the shift is often a direction away from the center of the die area for the purpose of fanning out the wiring pattern. However, when such a structure is adopted, a large thermal stress may be concentrated on the stacked via structure, and cracks have not been reliably avoided.
また、ダイエリア直下の位置には比較的大きな熱応力が作用するとは言うものの、エリア内の各所にて必ずしも熱応力が均一に作用するわけではなく、このことを十分に考慮してクラック発生回避対策を講じる必要があった。 In addition, although a relatively large thermal stress acts on the position immediately below the die area, the thermal stress does not necessarily act uniformly at various locations within the area, and this is considered enough to avoid cracking. It was necessary to take measures.
本発明は上記の課題に鑑みてなされたものであり、その目的は、ダイエリア直下の位置にあるスタックドビア構造体におけるクラック発生を確実に回避できるため、接続信頼性に優れた多層樹脂配線基板を提供することにある。 The present invention has been made in view of the above-mentioned problems, and the object thereof is to reliably avoid the occurrence of cracks in the stacked via structure located immediately below the die area, so that a multilayer resin wiring board having excellent connection reliability can be obtained. It is to provide.
上記課題を解決するための手段(手段1)としては、主面を有するコア基材と、前記主面上に積層配置された複数の樹脂絶縁層と、前記複数の樹脂絶縁層に設けられ、複数段積み重ねて配置された複数のフィルドビア導体とを備え、前記複数の樹脂絶縁層及び前記複数のフィルドビア導体によりビルドアップ層が構成され、前記ビルドアップ層の表層部に電子部品搭載領域が設定され、前記複数のフィルドビア導体によって前記ビルドアップ層内にスタックドビア構造体が構成されている多層樹脂配線基板であって、前記電子部品搭載領域の直下に位置する前記スタックドビア構造体を構成している前記複数のフィルドビア導体のうち、前記コア基材側に位置する2以上の内層側フィルドビア導体が、前記電子部品搭載領域の中心方向にシフトし、前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量が、前記電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きいことを特徴とする多層樹脂配線基板がある。 As means (means 1) for solving the above-mentioned problems, a core base material having a main surface, a plurality of resin insulation layers arranged on the main surface, and a plurality of resin insulation layers are provided, A plurality of filled via conductors arranged in a plurality of layers, a buildup layer is configured by the plurality of resin insulating layers and the plurality of filled via conductors, and an electronic component mounting region is set in a surface layer portion of the buildup layer A multilayer resin wiring board in which a stacked via structure is formed in the build-up layer by the plurality of filled via conductors, and the plurality of the stacked via structures that are positioned immediately below the electronic component mounting region Among the filled via conductors, two or more inner-layer filled via conductors located on the core base material side are shifted toward the center of the electronic component mounting region. The shift amount of the stacked via structure located immediately below the outer peripheral portion of the electronic component mounting region is larger than the shift amount of the stacked via structure positioned immediately below the central portion of the electronic component mounting region. There is a multilayer resin wiring board.
従って、手段1に記載の発明においては、電子部品搭載領域の直下の位置における熱応力の作用状況に鑑みて、2以上の内層側フィルドビア導体を従来とは逆方向に、即ち電子部品搭載領域の中心方向にシフトして配置している。また、2以上の内層側フィルドビア導体を上記方向にシフトして配置するにあたり、位置による熱応力の大きさの違いを十分に考慮している。即ち、当該領域直下の位置には比較的大きな熱応力が作用するとは言うものの、当該領域の外周部にいくほど増大する傾向にあるため、シフト量を当該領域の中心部直下で相対的に小さく、外周部直下で相対的に大きくしている。よって、当該領域の全域にわたり確実に応力集中が回避され、スタックドビア構造体におけるクラック発生が確実に回避され、接続信頼性に優れた多層樹脂配線基板を実現することができる。
Therefore, in the invention described in
多層樹脂配線基板を構成するコア基材は主面を有する板状部材であって、より具体的にいうと、主面及び裏面を有する略矩形状の板状部材である。コア基材としては、例えば、樹脂基材、セラミック基材、金属基材などが挙げられる。これらのコア基材は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。 The core base material constituting the multilayer resin wiring board is a plate-like member having a main surface, and more specifically, a substantially rectangular plate-like member having a main surface and a back surface. Examples of the core base material include a resin base material, a ceramic base material, and a metal base material. These core base materials are appropriately selected in consideration of cost, ease of hole processing, conductivity, and the like.
樹脂基材としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる基材が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基材を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基材等を使用してもよい。セラミック基材としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる基材等がある。前記金属基材としては、例えば、銅板や銅合金板、銅以外の金属単体や合金からなる基材などが挙げられる。なお、前記コア基材には主面及び裏面を貫通する複数のめっきスルーホールなどが形成されていてもよく、それら複数のめっきスルーホール内には充填材が充填されていてもよい。 Examples of the resin base material include base materials made of EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide-triazine resin), PPE resin (polyphenylene ether resin), and the like. In addition, a substrate made of a composite material of these resins and organic fibers such as glass fibers (glass woven fabric or glass nonwoven fabric) or polyamide fibers may be used. Alternatively, a base material made of a resin-resin composite material obtained by impregnating a thermosetting resin such as an epoxy resin into a three-dimensional network fluorine-based resin base material such as continuous porous PTFE may be used. Examples of the ceramic substrate include a substrate made of a low-temperature fired material such as alumina, beryllia, aluminum nitride, boron nitride, silicon carbide, glass ceramic, crystallized glass, or the like. Examples of the metal substrate include a copper plate, a copper alloy plate, and a substrate made of a simple metal or alloy other than copper. The core base material may have a plurality of plated through holes penetrating the main surface and the back surface, and the plurality of plated through holes may be filled with a filler.
多層樹脂配線基板を構成するコア基材は、4層以上積層して配置された複数の樹脂絶縁層を主面上に、または主面上及び裏面上に備えている。樹脂絶縁層は例えば熱硬化性を有する樹脂を用いて形成される。熱硬化性樹脂の好適例としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等が挙げられる。これらの中でも、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)を選択することが好ましい。例えば、エポキシ樹脂としては、いわゆるBP(ビスフェノール)型、PN(フェノールノボラック)型、CN(クレゾールノボラック)型のものを用いることがよい。特には、BP(ビスフェノール)型を主体とするものがよく、BPA(ビスフェノールA)型やBPF(ビスフェノールF)型が最もよい。 The core base material constituting the multilayer resin wiring board includes a plurality of resin insulating layers arranged in a laminated manner on the main surface, or on the main surface and the back surface. The resin insulating layer is formed using, for example, a thermosetting resin. Preferable examples of the thermosetting resin include EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide-triazine resin), phenol resin, xylene resin, polyester resin, silicon resin and the like. . Among these, it is preferable to select EP resin (epoxy resin), PI resin (polyimide resin), and BT resin (bismaleimide-triazine resin). For example, as the epoxy resin, a so-called BP (bisphenol) type, PN (phenol novolac) type, or CN (cresol novolac) type may be used. In particular, the BP (bisphenol) type is mainly used, and the BPA (bisphenol A) type and BPF (bisphenol F) type are the best.
各樹脂絶縁層の厚さは特に限定されないが、手段1の構造を採用する場合には例えば20μm以上、さらには40μm以上に設定されることがよい。その理由は、樹脂絶縁層が厚くなるほど大きな曲げ応力が加わり、フィルドビア導体同士の接続部分におけるクラックの発生という本願発明の解決課題が発生しやすくなるからである。
The thickness of each resin insulating layer is not particularly limited. However, when the structure of the
多層樹脂配線基板における複数の樹脂絶縁層には、1つまたは2つ以上のフィルドビア導体がそれぞれ設けられている。フィルドビア導体とは、ビア孔が銅めっき等の導電性材料によって完全に埋められた形態のビア導体のことを指し、ビア孔が導電性材料によって完全に埋められていないビア導体(いわゆるコンフォーマルビア導体)とは区別される。これらのフィルドビア導体は、複数段積み重ねて配置され、これによりビルドアップ層内にスタックドビア構造体が構成されている。この場合、フィルドビア導体の積み重ね段数は4以上、好ましくは5以上、特に好ましくは6以上である。なお、スタックドビア構造体の内端はコア基材の主面に接するように配置されていてもよいが、コア基材を貫通して設けられためっきスルーホール導体のランドや蓋めっきに接続されていてもよい。 One or two or more filled via conductors are respectively provided in the plurality of resin insulating layers in the multilayer resin wiring board. Filled via conductor refers to a via conductor whose via hole is completely filled with a conductive material such as copper plating. A via conductor whose via hole is not completely filled with a conductive material (so-called conformal via). It is distinguished from a conductor. These filled via conductors are stacked in a plurality of stages, thereby forming a stacked via structure in the build-up layer. In this case, the number of stacked via conductors is 4 or more, preferably 5 or more, particularly preferably 6 or more. The inner end of the stacked via structure may be disposed so as to contact the main surface of the core substrate, but is connected to the land or lid plating of the plated through-hole conductor provided through the core substrate. May be.
また、多層樹脂配線基板におけるビルドアップ層には信号線用導体層、グランド用導体層、電源用導体層などが形成されており、スタックドビア構造体はこれら導体層から選ばれるものの一部を構成する。この場合、スタックドビア構造体は特に信号用導体層(信号線)の一部を構成していることが好ましい。即ち、グランド用導体層や電源用導体層は複数の経路を並列に接続することで接続信頼性の向上を図っていることが多いからである。これに対し、個々の信号線は基本的に単独の経路として存在しているため、構造的に接続信頼性の向上が図りにくく、それゆえスタックドビア構造体をその一部に設ける意義が大きいからである。 In addition, a signal line conductor layer, a ground conductor layer, a power supply conductor layer, and the like are formed in the build-up layer of the multilayer resin wiring board, and the stacked via structure constitutes a part selected from these conductor layers. . In this case, the stacked via structure preferably constitutes a part of the signal conductor layer (signal line). That is, the ground conductor layer and the power source conductor layer often improve connection reliability by connecting a plurality of paths in parallel. On the other hand, since each signal line basically exists as a single path, it is difficult to improve the connection reliability structurally, and therefore it is significant to provide a stacked via structure in a part of it. is there.
スタックドビア構造体を構成している複数のフィルドビア導体のうち、コア基材側に位置する2以上の内層側フィルドビア導体は、電子部品搭載領域の中心方向にシフトして配置される。この場合、内層側フィルドビア導体の数及び外層側フィルドビア導体の数はそれぞれ複数であればよく特に限定されないが、強いて言えば等しい数であることが好ましい。即ち、内層側フィルドビア導体の数及び外層側フィルドビア導体の数を2つずつ、3つずつ、4つずつ…、とすることがよい。内層側フィルドビア導体及び外層側フィルドビア導体を同数とすることは、異数とする場合に比べて応力緩和を図るうえで、構造上好ましいからである。言い換えると、スタックドビア構造体を構成している複数のフィルドビア導体のうち、内層側にある半数のものを同じ方向にシフトさせることがよい。なお、この場合において同じスタックドビア構造体に属する各々の内層側フィルドビア導体のシフト量は、等しいことが好ましい。 Among the plurality of filled via conductors constituting the stacked via structure, two or more inner layer side filled via conductors positioned on the core base material side are arranged shifted in the center direction of the electronic component mounting region. In this case, the number of the inner layer side filled via conductors and the number of the outer layer side filled via conductors are not particularly limited as long as they are plural, but it is preferable that they are equal in number. That is, it is preferable that the number of inner layer side filled via conductors and the number of outer layer side filled via conductors are two, three, four, and so on. This is because the same number of inner layer side filled via conductors and outer layer side filled via conductors is preferable in terms of structure in terms of stress relaxation as compared with the case of different numbers. In other words, half of the plurality of filled via conductors constituting the stacked via structure on the inner layer side may be shifted in the same direction. In this case, the shift amount of each inner layer filled via conductor belonging to the same stacked via structure is preferably equal.
手段1においては、電子部品搭載領域の外周部の直下に位置するスタックドビア構造体のシフト量は、電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きく設定される。その理由は、上述したように電子部品搭載領域の外周部にいくほど熱応力が増大することから、それに伴いシフト量を大きく設定する必要があるからである。
In
電子部品搭載領域の外周部の直下に位置するスタックドビア構造体のシフト量は限定されず任意に設定可能であるが、例えば複数のフィルドビア導体の最大径よりも大きく設定される。従って、当該領域外周部の直下に位置するスタックドビア構造体を構成している複数のフィルドビア導体の最大径が例えば65μmであれば、フィルドビア導体のシフト量は65μmよりも大きい値に設定されることになる。当該シフト量の上限値は特にないが、上記フィルドビア導体の最大径の2倍未満であることがよい。即ち、シフト量を大きく設定しすぎても応力集中回避効果の向上は認められず、かえってビルドアップ層内のスペースの利用効率が悪化するおそれがあるからである。 The shift amount of the stacked via structure located immediately below the outer peripheral portion of the electronic component mounting region is not limited and can be arbitrarily set. For example, it is set larger than the maximum diameter of the plurality of filled via conductors. Therefore, if the maximum diameter of the plurality of filled via conductors constituting the stacked via structure located immediately below the outer peripheral portion of the region is, for example, 65 μm, the shift amount of the filled via conductor is set to a value larger than 65 μm. Become. Although there is no upper limit value for the shift amount, it is preferable that the shift amount is less than twice the maximum diameter of the filled via conductor. That is, even if the shift amount is set too large, the effect of avoiding stress concentration is not recognized, and the use efficiency of the space in the buildup layer may be deteriorated.
電子部品搭載領域の中央部の直下に位置するスタックドビア構造体のシフト量は、特に限定されず任意に設定可能であるが、例えば当該領域外周部の直下に位置するスタックドビア構造体を構成している複数のフィルドビア導体の最大径が例えば65μmであれば、シフト量は65μm以下の値(好ましくは50μm以下)に設定される。 The amount of shift of the stacked via structure located immediately below the central part of the electronic component mounting area is not particularly limited and can be arbitrarily set. For example, the stacked via structure located immediately below the outer peripheral part of the area is configured. If the maximum diameter of the plurality of filled via conductors is, for example, 65 μm, the shift amount is set to a value of 65 μm or less (preferably 50 μm or less).
ビルドアップ層における複数の樹脂絶縁層の界面には、複数のビア接続ランドが配置されていてもよい。ビア接続ランドとは、複数のフィルドビア導体同士を互いに接続している導体層のことを指している。ビア接続ランドの平面視での形状は任意であるが、例えば、円形状、楕円形状、長円形状、矩形状などが好適である。 A plurality of via connection lands may be arranged at the interfaces of the plurality of resin insulation layers in the buildup layer. The via connection land refers to a conductor layer that connects a plurality of filled via conductors to each other. The shape of the via connection land in plan view is arbitrary, but for example, a circular shape, an elliptical shape, an oval shape, a rectangular shape, and the like are preferable.
ビア接続ランドの形成用材料や形成手法は、導電性や樹脂絶縁層との密着性などを考慮して適宜選択される。ビア接続ランドの形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。また、ビア接続ランドは、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやCVD等の手法により金属層を形成した後にエッチングを行ったり、導電性ペースト等の印刷を行ったりすることにより、ビア接続ランドを形成することも可能である。 The material for forming the via connection land and the forming method are appropriately selected in consideration of the conductivity and the adhesion to the resin insulating layer. Examples of the metal material used for forming the via connection land include copper, a copper alloy, nickel, a nickel alloy, tin, and a tin alloy. The via connection land can be formed by a known method such as a subtractive method, a semi-additive method, or a full additive method. Specifically, for example, techniques such as electroless copper plating, electrolytic copper plating, electroless nickel plating, or electrolytic nickel plating can be used. Note that via connection lands can also be formed by performing etching after forming a metal layer by a technique such as sputtering or CVD, or printing a conductive paste or the like.
ここで、同じスタックドビア構造体を構成する内層側フィルドビア導体及び外層側フィルドビア導体がビア接続ランドを介して接続されている場合、内層側フィルドビア導体のシフト量は、当該ビア接続ランドの最小幅以下に設定されることがよい。即ち、上記シフト量をビア接続ランドの最小幅よりも大きく設定した場合には、パターニング時の製造誤差によりビア接続ランドからフィルドビア導体の一部が外れてしまうことも考えられ、かえって接続信頼性の低下を来たすおそれがあるからである。 Here, when the inner layer side filled via conductor and the outer layer side filled via conductor constituting the same stacked via structure are connected via the via connection land, the shift amount of the inner layer side filled via conductor is less than the minimum width of the via connection land. It should be set. That is, when the shift amount is set larger than the minimum width of the via connection land, it is considered that a part of the filled via conductor is detached from the via connection land due to a manufacturing error at the time of patterning. This is because there is a risk of lowering.
手段1の多層樹脂配線基板の電子部品搭載領域には、半導体集積回路素子等に代表される電子部品がフリップチップ方式で搭載可能である。かかる電子部品を搭載した状態において、ビルドアップ層と電子部品との隙間には、フィレットを有するアンダーフィルが配設されてもよい。この場合、フィレットが存在するフィレット形成領域の直下にも、2以上の内層側フィルドビア導体が電子部品搭載領域の中心方向にシフトしたスタックドビア構造体を配置することが好ましい。その理由は、電子部品搭載領域のみならずその周囲にあるフィレット形成領域の直下にも大きな熱応力が作用し、そこでも応力集中回避対策を講じておくことが、さらなる接続信頼性の向上につながるからである。
In the electronic component mounting area of the multilayer resin wiring board of
これに対して、フィレット形成領域よりも外側の領域(便宜上、外側領域とする)の直下においては、電子部品搭載領域及びフィレット形成領域の直下に比べて、それほど大きな熱応力が発生しないことから、スタックドビア構造体の配設は必須事項ではなく任意事項となる。スタックドビア構造体を配設する場合、2以上の内層側フィルドビア導体のシフト方向は限定されないが、配線層のファンアウトを考慮して、電子部品搭載領域の中心から離間する方向にすることがよい。 On the other hand, in the region directly below the fillet forming region (for convenience, the outer region), since a large thermal stress is not generated compared to the region immediately below the electronic component mounting region and the fillet forming region, Arrangement of the stacked via structure is not essential but optional. When the stacked via structure is provided, the shift direction of the two or more inner-layer-side filled via conductors is not limited. However, considering the fan-out of the wiring layer, it is preferable to make the direction away from the center of the electronic component mounting region.
以下、本発明を具体化した一実施形態のビルドアップ多層樹脂配線基板11を図1〜図3に基づき詳細に説明する。
Hereinafter, a build-up multilayer
図1,図2等に示されるように、本実施形態の多層樹脂配線基板11は、BT樹脂からなる厚さ600μm〜800μm程度かつ略矩形状のコア基材12を備えている。図1,図2においてコア基材12の上面(即ち主面)13には上面側ビルドアップ層15が形成され、コア基材12の下面(即ち裏面)14には下面側ビルドアップ層16が形成されている。コア基材12の所定箇所には、上面13及び下面14を連通させる直径250μmのめっきスルーホール導体17が多数形成されている。めっきスルーホール導体17内にある空洞部には、銅フィラー入りのエポキシ樹脂からなる充填材18が充填されている。めっきスルーホール導体17の上下両端面には、充填材18を塞ぐ蓋めっき層19が銅めっきによって形成されている。蓋めっき層19はめっきスルーホール導体17のランドと一体になっている。本実施形態における蓋めっき層19は、直径300μm〜400μm程度であって比較的広い面積を有するプレーン導体層となっている。
As shown in FIG. 1, FIG. 2, etc., the multilayer
図2,図3に示されるように、上面側ビルドアップ層15は、6層からなる樹脂絶縁層21,31,41,51,61,71と、導体層とを交互に積層した構造を有している。図面作成の便宜上、下面側のビルドアップ層16の詳細は省略するが、基本的に上面側ビルドアップ層15と同様の層構造を有している。以下、上面側ビルドアップ層15のみについて詳細に説明する。
As shown in FIGS. 2 and 3, the top-
コア基材12の上面13には、第1層目の導体層が形成されている。第1層目の導体層の厚さは約35μmであって、コア基材12に貼着された銅箔に由来する。プレーン導体層である蓋めっき層19も、この第1層目の導体層である。
A first conductor layer is formed on the
第1層目の樹脂絶縁層21は、その厚さが20μmまたは30μmに設定されていて、無機フィラー入りのエポキシ樹脂からなる。コア基材12の上面13側に位置する第1層目の樹脂絶縁層21は、第1層目の導体層を覆うようにして形成されている。
The first
第1層目の樹脂絶縁層21上には厚さ約15μmの銅からなる第2層目の導体層(第1ビア接続ランド25)がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ30μmの第2層目の樹脂絶縁層31が形成されている。
A second conductor layer (first via connection land 25) made of copper having a thickness of about 15 μm is formed on the first
第2層目の樹脂絶縁層31上には厚さ約15μmの銅からなる第3層目の導体層(第2ビア接続ランド35)がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ30μmの第3層目の樹脂絶縁層41が形成されている。
A third conductor layer (second via connection land 35) made of copper having a thickness of about 15 μm is formed on the second
第3層目の樹脂絶縁層41上には厚さ約15μmの銅からなる第4層目の導体層(第3ビア接続ランド45)がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ30μmの第4層目の樹脂絶縁層51が形成されている。
A fourth conductive layer (third via connection land 45) made of copper having a thickness of about 15 μm is formed on the third
第4層目の樹脂絶縁層51上には厚さ約15μmの銅からなる第5層目の導体層(第4ビア接続ランド55)がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ30μmの第5層目の樹脂絶縁層61が形成されている。
A fifth conductor layer (fourth via connection land 55) made of copper having a thickness of about 15 μm is formed on the fourth
第5層目の樹脂絶縁層61上には厚さ約15μmの銅からなる第6層目の導体層(第5ビア接続ランド65)がそれぞれ形成され、さらにその表面上に感光性エポキシ樹脂からなる厚さ30μmの第6層目の樹脂絶縁層71が形成されている。
A sixth conductor layer (fifth via connection land 65) made of copper having a thickness of about 15 μm is formed on the fifth
第6層目の樹脂絶縁層71上には、厚さ約15μmの銅からなる複数のパッド95(第7層目の導体層)がそれぞれ形成され、さらに第6層目の樹脂絶縁層71上にはソルダーレジスト91が形成されている。ソルダーレジスト91における複数の箇所には開口部92が設けられ、それらの開口部から複数のパッド95がそれぞれ露出している。
A plurality of pads 95 (seventh conductor layer) made of copper having a thickness of about 15 μm are respectively formed on the sixth
パッド95はICチップ6(半導体集積回路素子)をフリップチップ方式で接続するためのパッドであって、コア基材12の上面13側かつ基板略中央部にて多数格子状に配置されている(図1〜図3参照)。かかるパッド95上には、はんだバンプ4が設けられている。一方、パッド96は、端子ピン97を取り付けるためのパッドであって、コア基材12の下面14側のほぼ全域に配置されている(図1参照)。
The
図2,図3に示されるように、第1層目の樹脂絶縁層21には、主として電解銅めっきによって形成された内層側フィルドビア導体23が存在している。内層側フィルドビア導体23は、底面が第1層目の導体層(例えば蓋めっき層19)上に直接接続され、上面が第1ビア接続ランド25に直接接続されている。
As shown in FIGS. 2 and 3, the first-layer
第2層目の樹脂絶縁層31には、主として電解銅めっきによって形成された内層側フィルドビア導体33が存在している。内層側フィルドビア導体33は、底面が第1ビア接続ランド25上に直接接続され、上面が第2ビア接続ランド35に直接接続されている。内層側フィルドビア導体33は、その下方にある内層側フィルドビア導体23と同軸上に配置されている。
In the second
第3層目の樹脂絶縁層41には、主として電解銅めっきによって形成された内層側フィルドビア導体43が存在している。内層側フィルドビア導体43は、底面が第2ビア接続ランド35上に直接接続され、上面が第3ビア接続ランド45に直接接続されている。内層側フィルドビア導体43は、その下方にある内層側フィルドビア導体23,33と同軸上に配置されている。
The third layer
第4層目の樹脂絶縁層51には、主として電解銅めっきによって形成された外層側フィルドビア導体53が存在している。外層側フィルドビア導体53は、底面が第4ビア接続ランド45上に直接接続され、上面が第5ビア接続ランド55に直接接続されている。
In the fourth
第5層目の樹脂絶縁層61には、主として電解銅めっきによって形成された外層側フィルドビア導体63が存在している。外層側フィルドビア導体63は、底面が第5ビア接続ランド55上に直接接続され、上面が第6ビア接続ランド65に直接接続されている。外層側フィルドビア導体63は、その下方にある外層側フィルドビア導体53と同軸上に配置されている。
In the fifth
第6層目の樹脂絶縁層71には、主として電解銅めっきによって形成された外層側フィルドビア導体73が存在している。外層側フィルドビア導体73は、底面が第6ビア接続ランド65上に直接接続され、上面がパッド95に直接接続されている。外層側フィルドビア導体73は、その下方にある外層側フィルドビア導体53,63と同軸上に配置されている。
In the sixth
図2,図3に示されるように、上面側ビルドアップ層15内における各所には、スタックドビア構造体81,82,83,84,85が存在している。本実施形態においては、いずれのスタックドビア構造体81,82,83,84,85も、フィルドビア導体を複数段積み重ねて配置した構造を有している。
As shown in FIGS. 2 and 3, stacked via
電子部品搭載領域5を中央部5aと外周部5bとに区分した場合、中央部5aの直下には、2種類のスタックドビア構造体81,82が存在している。スタックドビア構造体81は、グランド用導体層または電源用導体層の一部を構成している。よって、このスタックドビア構造体81の場合、内層側フィルドビア導体23,33,43のシフト量が0μmに設定され、内層側フィルドビア導体23,33,43と外層側フィルドビア導体53,63,73とが全て同一軸線上に配置されている。
When the electronic
それに対し、スタックドビア構造体82,83は、信号線(信号用導体層)の一部を構成している。よって、これらスタックドビア構造体82,83については、3段ある内層側フィルドビア導体23,33,43が、電子部品搭載領域5の中心方向(即ち図3の左側方向)にシフトして配置されている。また、外周部5bの直下に位置するスタックドビア構造体83のシフト量S2は、中央部5aの直下に位置するスタックドビア構造体82のシフト量S1よりも大きく設定されている。そして、本実施形態ではシフト量S2を80μm〜90μm程度に設定している。このS2の値は、フィルドビア導体23,33,43の最大径D1(即ち65μm)以上、かつ、ビア接続ランド45の最小幅(90μm)以下となっている。それに対し、シフト量S1については50μm〜70μm程度に設定している。つまり、電子部品搭載領域5の中心からの離間距離に応じてシフト量S1,S2に違いを持たせている。なお、スタックドビア構造体82,83は、全体としてみると2箇所で直角に屈曲したクランク状を呈している。
On the other hand, the stacked via
フィレット形成領域8の直下に位置するスタックドビア構造体84も、信号線(信号用導体層)の一部を構成している。よって、このスタックドビア構造体84についても、3段ある内層側フィルドビア導体23,33,43が、電子部品搭載領域5の中心方向(即ち図3の左側方向)にシフトして配置されている。そのシフト量は、スタックドビア構造体83のシフト量S2と等しくなっている。
The stacked via
また、本実施形態ではフィレット形成領域8よりも外側の領域の直下にもスタックドビア構造体85が配設されているが、内層側フィルドビア導体23,33,43は電子部品搭載領域5の中心から離間する方向にシフトして配置されている。
In the present embodiment, the stacked via
ちなみに、本実施形態の多層樹脂配線基板11において使用した各構成部材の熱膨張係数(×10−6/℃)及びヤング率(GPa)は、次のとおりである。コア基材12:熱膨張係数=xy方向にて13(×10−6/℃)かつz方向にて26(×10−6/℃),ヤング率=20.2(GPa)、樹脂絶縁層21〜61の形成材料であるビルドアップ材:熱膨張係数=39(×10−6/℃),ヤング率=3.5(GPa)、充填材18:熱膨張係数=32(×10−6/℃),ヤング率=4.7(GPa)、導体部分の形成材料である銅めっき:熱膨張係数=17.7(×10−6/℃),ヤング率=12.5(GPa)。
Incidentally, the thermal expansion coefficient (× 10 −6 / ° C.) and Young's modulus (GPa) of each component used in the multilayer
次に、上記構成の多層樹脂配線基板11の製造手順について説明する。
Next, the manufacturing procedure of the multilayer
まず、コア基材12両面に銅箔を貼着した両面銅張積層板を用意する。そして、YAGレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでめっきスルーホール導体17を形成した後、そのめっきスルーホール17導体内に充填材18を充填し熱硬化させる。さらに、銅めっきを行って蓋めっき層19を形成し、さらに基材両面の銅箔のエッチングを行って第1層目の導体層をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。
First, a double-sided copper-clad laminate in which copper foil is attached to both sides of the
次に、コア基材12の上面13及び下面14に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、1段目の内層側フィルドビア導体23が形成されるべき位置に盲孔を有する第1層目の樹脂絶縁層21を形成する。次に、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部に1段目の内層側フィルドビア導体23を形成するとともに、第1層目の樹脂絶縁層21上に第2層目の導体層(第1ビア接続ランド25)を形成する。
Next, a photosensitive epoxy resin is applied to the
次に、第1層目の樹脂絶縁層21上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、2段目の内層側フィルドビア導体33が形成されるべき位置に盲孔を有する第2層目の樹脂絶縁層31を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に2段目の内層側フィルドビア導体33を形成するとともに、第2層目の樹脂絶縁層31上に第3層目の導体層(第2ビア接続ランド35)を形成する。
Next, a photosensitive epoxy resin is deposited on the first
次に、第2層目の樹脂絶縁層31上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、3段目の内層側フィルドビア導体43が形成されるべき位置に盲孔を有する第3層目の樹脂絶縁層41を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に3段目の内層側フィルドビア導体43を形成するとともに、第3層目の樹脂絶縁層41上に第4層目の導体層(第3ビア接続ランド45)を形成する。
Next, a photosensitive epoxy resin is deposited on the second
次に、第3層目の樹脂絶縁層41上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、1段目の外層側フィルドビア導体53が形成されるべき位置に孔を有する第4層目の樹脂絶縁層51を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に1段目の外層側フィルドビア導体53を形成するとともに、第4層目の樹脂絶縁層51上に第5層目の導体層(第5ビア接続ランド55)を形成する。
Next, a photosensitive epoxy resin is applied onto the third
次に、第4層目の樹脂絶縁層51上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、2段目の外層側フィルドビア導体63が形成されるべき位置に孔を有する第5層目の樹脂絶縁層61を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に2段目の外層側フィルドビア導体63を形成するとともに、第5層目の樹脂絶縁層61上に第6層目の導体層(第6ビア接続ランド65)を形成する。
Next, a photosensitive epoxy resin is deposited on the
次に、第5層目の樹脂絶縁層61上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、3段目の外層側フィルドビア導体73が形成されるべき位置に孔を有する第6層目の樹脂絶縁層71を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記孔の内部に必要に応じて3段目の外層側フィルドビア導体63を形成するとともに、第6層目の樹脂絶縁層71上にパッド95を形成する。なお、電子部品搭載領域5の直下に位置する3種類のスタックドビア構造体81,82,83は、この段階で完成する。
Next, a photosensitive epoxy resin is deposited on the fifth
この後、従来周知の手法によりソルダーレジスト91を形成した後、パッド95の表面上に無電解ニッケルめっき及び無電解金めっきを順次施し、はんだバンプ4を接合する。さらに、ピン取付用のパッド96上にはんだ付けによって端子ピン97を取り付ける。以上の結果、両面にビルドアップ層15,16を備える所望の多層樹脂配線基板11が完成する。さらに、この多層樹脂配線基板11にICチップ6やチップコンデンサ等の電子部品を搭載すれば、オーガニックパッケージが完成する。
Thereafter, a solder resist 91 is formed by a conventionally known method, and then electroless nickel plating and electroless gold plating are sequentially applied on the surface of the
従って、本実施の形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)この多層樹脂配線基板11においては、電子部品搭載領域5の直下の位置における熱応力の作用状況に鑑みて、スタックドビア構造体82,83を構成する内層側フィルドビア導体23,33,43を従来とは逆方向に、即ち電子部品搭載領域5の中心方向にシフトして配置している。仮に従来と同じ配置態様にしたとすると、クランク状を呈するスタックドビア構造体において、ビア接続ランドに接続するフィルドビア導体がそのビア接続ランドから引き剥がされる方向に熱応力を受けてしまう。よって、この場合にはスタックドビア構造体を設けているにもかかわらず、かえって接合部分にクラックが生じやすくなり、接続信頼性の低下を来たしてしまう。その点、本実施形態によれば、クランク状を呈するスタックドビア構造体82,83において、ビア接続ランド45に接続するフィルドビア導体43,53がそのビア接続ランド45に押し付けられる方向に熱応力を受ける。よって、クラックの発生が回避されることになる。
(1) In this multilayer
さらにこの多層樹脂配線基板11においては、内層側フィルドビア導体23,33,43を上記方向にシフトして配置するにあたり、位置による熱応力の大きさの違いを十分に考慮している。即ち、電子部品搭載領域5直下の位置には比較的大きな熱応力が作用するとは言うものの、中央部5aから外周部5bにいくほど増大する傾向にある。そのため、上記シフト量をS1<S2というように設定している。よって、電子部品搭載領域5の全域にわたり確実に応力集中が回避され、スタックドビア構造体82,83におけるクラック発生が確実に回避され、接続信頼性に優れた多層樹脂配線基板11を実現することができる。
Furthermore, in this multilayer
なお、本発明は上記の実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内において任意に変更することができる。例えば、上記の実施形態では6つのフィルドビア導体からなるスタックドビア構造体81,82,83について、内層側にある3つのフィルドビア導体をシフトして配置した。即ち、シフトさせるフィルドビア導体と、シフトさせないフィルドビア導体とを同数とした。勿論、本発明はこれに限定されることはなく、例えば、内層側にある2つのフィルドビア導体をシフトして配置し、外層側にある4つのフィルドビア導体をシフトさせないで配置してもよい。あるいは、内層側にある4つのフィルドビア導体をシフトして配置し、外層側にある2つのフィルドビア導体をシフトさせないで配置してもよい。
In addition, this invention is not limited only to said embodiment, In the range which does not deviate from the meaning of invention, it can change arbitrarily. For example, in the above-described embodiment, three filled via conductors on the inner layer side are shifted and arranged in the stacked via
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。 Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the embodiments described above are listed below.
(1)主面を有するコア基材と、前記主面上に積層配置された複数の樹脂絶縁層と、前記複数の樹脂絶縁層に設けられ、複数段積み重ねて配置された複数のフィルドビア導体とを備え、前記複数の樹脂絶縁層及び前記複数のフィルドビア導体によりビルドアップ層が構成され、前記ビルドアップ層の表層部に電子部品搭載領域が設定され、前記複数のフィルドビア導体によって前記ビルドアップ層内にスタックドビア構造体が構成されている多層樹脂配線基板であって、前記電子部品搭載領域の直下に位置する前記スタックドビア構造体を構成している前記複数のフィルドビア導体のうち、前記コア基材側に位置する2以上の内層側フィルドビア導体が、前記電子部品搭載領域の中心方向にシフトし、前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量が、前記電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きく、前記ビルドアップ層と前記電子部品搭載領域に搭載される電子部品との隙間には、フィレットを有するアンダーフィルが配設され、前記フィレットが存在するフィレット形成領域の直下には、2以上の内層側フィルドビア導体が前記電子部品搭載領域の中心方向にシフトした別のスタックドビア構造体が位置しており、前記フィレット形成領域よりも外側の領域の直下には、2以上の内層側フィルドビア導体が前記電子部品搭載領域の中心から離間する方向にシフトした、さらに別のスタックドビア構造体が位置していることを特徴とする多層樹脂配線基板。 (1) A core base material having a main surface, a plurality of resin insulation layers arranged on the main surface, a plurality of filled via conductors provided on the plurality of resin insulation layers and arranged in a plurality of layers. A buildup layer is configured by the plurality of resin insulation layers and the plurality of filled via conductors, an electronic component mounting region is set in a surface layer portion of the buildup layer, and the buildup layer is formed by the plurality of filled via conductors. A multilayer resin wiring board in which a stacked via structure is formed on the core substrate side of the plurality of filled via conductors forming the stacked via structure located immediately below the electronic component mounting region. Two or more inner-layer-side filled via conductors that are positioned shift toward the center of the electronic component mounting region and are directly below the outer peripheral portion of the electronic component mounting region. The amount of shift of the stacked via structure to be placed is larger than the amount of shift of the stacked via structure located immediately below the central part of the electronic component mounting region, and the electrons mounted on the buildup layer and the electronic component mounting region An underfill having a fillet is disposed in a gap with the component, and two or more inner-layer filled via conductors are shifted in the center direction of the electronic component mounting region immediately below the fillet forming region where the fillet exists. The stacked via structure is located immediately below the region outside the fillet forming region, and two or more inner-layer filled via conductors are shifted in a direction away from the center of the electronic component mounting region. A multilayer resin wiring board, wherein a stacked via structure is located.
5…電子部品搭載領域
5a…中央部
5b…外周部
6…電子部品
7…アンダーフィル
7a…フィレット
8…フィレット形成領域
11…多層樹脂配線基板
12…コア基材
13…主面としての上面
15,16…ビルドアップ層
21,31,41,51,61,71…樹脂絶縁層
23,33,43…(内層側)フィルドビア導体
45…ビア接続ランド
53,63,73…(外層側)フィルドビア導体
81,82,83…スタックドビア構造体
D1…最大径
S1,S2…シフト量
DESCRIPTION OF
Claims (6)
前記主面上に積層配置された複数の樹脂絶縁層と、
前記複数の樹脂絶縁層に設けられ、複数段積み重ねて配置された複数のフィルドビア導体と
を備え、前記複数の樹脂絶縁層及び前記複数のフィルドビア導体によりビルドアップ層が構成され、前記ビルドアップ層の表層部に電子部品搭載領域が設定され、前記複数のフィルドビア導体によって前記ビルドアップ層内にスタックドビア構造体が構成されている多層樹脂配線基板であって、
前記電子部品搭載領域の直下に位置する前記スタックドビア構造体を構成している前記複数のフィルドビア導体のうち、前記コア基材側に位置する2以上の内層側フィルドビア導体が、前記電子部品搭載領域の中心方向にシフトし、
前記電子部品搭載領域の外周部の直下に位置する前記スタックドビア構造体のシフト量が、前記電子部品搭載領域の中央部の直下に位置する前記スタックドビア構造体のシフト量よりも大きい
ことを特徴とする多層樹脂配線基板。 A core substrate having a main surface;
A plurality of resin insulation layers laminated on the main surface;
A plurality of filled via conductors provided in the plurality of resin insulation layers and arranged in a plurality of layers, and a buildup layer is constituted by the plurality of resin insulation layers and the plurality of filled via conductors; A multilayer resin wiring board in which an electronic component mounting area is set in a surface layer portion, and a stacked via structure is configured in the buildup layer by the plurality of filled via conductors,
Of the plurality of filled via conductors constituting the stacked via structure located immediately below the electronic component mounting region, two or more inner layer side filled via conductors positioned on the core base material side are included in the electronic component mounting region. Shift towards the center,
The amount of shift of the stacked via structure located directly below the outer peripheral portion of the electronic component mounting region is larger than the amount of shift of the stacked via structure positioned directly below the central portion of the electronic component mounting region. Multilayer resin wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070489A JP5060998B2 (en) | 2008-03-18 | 2008-03-18 | Multilayer resin wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070489A JP5060998B2 (en) | 2008-03-18 | 2008-03-18 | Multilayer resin wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224731A JP2009224731A (en) | 2009-10-01 |
JP5060998B2 true JP5060998B2 (en) | 2012-10-31 |
Family
ID=41241177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070489A Expired - Fee Related JP5060998B2 (en) | 2008-03-18 | 2008-03-18 | Multilayer resin wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5060998B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5273095B2 (en) * | 2010-05-24 | 2013-08-28 | 株式会社デンソー | Semiconductor device |
JP2014090147A (en) * | 2012-10-31 | 2014-05-15 | Kyocer Slc Technologies Corp | Wiring board and packaging structure employing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217541A (en) * | 2001-01-22 | 2002-08-02 | Ibiden Co Ltd | Multilayer printed wiring board |
JP2003023252A (en) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | Multilayered printed wiring board |
EP1705972A4 (en) * | 2004-04-28 | 2010-05-19 | Ibiden Co Ltd | Multilayer printed wiring board |
JP4973494B2 (en) * | 2005-03-24 | 2012-07-11 | イビデン株式会社 | Multilayer printed wiring board |
-
2008
- 2008-03-18 JP JP2008070489A patent/JP5060998B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224731A (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4203435B2 (en) | Multilayer resin wiring board | |
JP5122932B2 (en) | Multilayer wiring board | |
JP4906462B2 (en) | Electronic component built-in substrate and method for manufacturing electronic component built-in substrate | |
JP5125470B2 (en) | Wiring board and manufacturing method thereof | |
US9578755B2 (en) | Printed wiring board having buildup layers and multilayer core substrate with double-sided board | |
US7602062B1 (en) | Package substrate with dual material build-up layers | |
KR20060047178A (en) | Semiconductor device | |
TW201021636A (en) | Wiring substrate with reinforcement | |
JP6226168B2 (en) | Multilayer wiring board | |
TWI543676B (en) | Printed circuit board and method of manufacturing the same | |
JP2009277916A (en) | Wiring board, manufacturing method thereof, and semiconductor package | |
JP6244138B2 (en) | Wiring board and method of manufacturing wiring board | |
JP2016063130A (en) | Printed wiring board and semiconductor package | |
JP2015225895A (en) | Printed wiring board, semiconductor package and printed wiring board manufacturing method | |
JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
US6720502B1 (en) | Integrated circuit structure | |
US20100236822A1 (en) | Wiring board and method for manufacturing the same | |
JP2004311598A (en) | Substrate with reinforcement, wiring board consisting of semiconductor element, reinforcement and substrate | |
JP6637847B2 (en) | Wiring board, method of manufacturing wiring board | |
JP2009135147A (en) | Connection structure of wiring board and electronic element, and electronic device | |
JP2008141136A (en) | Multilayer wiring board and element mounting apparatus | |
JP4567647B2 (en) | Multilayer resin wiring board | |
JP3856743B2 (en) | Multilayer wiring board | |
JP5060998B2 (en) | Multilayer resin wiring board | |
JP5363377B2 (en) | Wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |