JP5059058B2 - 高速動き探索装置及びその方法 - Google Patents

高速動き探索装置及びその方法 Download PDF

Info

Publication number
JP5059058B2
JP5059058B2 JP2009151004A JP2009151004A JP5059058B2 JP 5059058 B2 JP5059058 B2 JP 5059058B2 JP 2009151004 A JP2009151004 A JP 2009151004A JP 2009151004 A JP2009151004 A JP 2009151004A JP 5059058 B2 JP5059058 B2 JP 5059058B2
Authority
JP
Japan
Prior art keywords
search
motion
pixel data
integer multiple
absolute value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009151004A
Other languages
English (en)
Other versions
JP2010119084A (ja
Inventor
スク ホ イ
ソン モ パク
サン ホン イ
ナク ウン オム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2010119084A publication Critical patent/JP2010119084A/ja
Application granted granted Critical
Publication of JP5059058B2 publication Critical patent/JP5059058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/523Motion estimation or motion compensation with sub-pixel accuracy

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

本発明は、映像の圧縮のための符号化器(encoder)における高速動き探索に関し、特に、共有可能な多重入出力バンクメモリ構造を有する高速動き探索装置及びその方法に関する。
映像の圧縮のための符号化器(以下、映像符号化器という)における動き探索は、特定画素サイズのマクロブロック(Macro Block)単位で行われ、マクロブロック同士の差分絶対値和(Sum of Absolute Differences、以下、SADという)が最小となる位置の動きベクトルを予測する。ここで、上記マクロブロックは、現在の映像(Original Picture)と動き探索の範囲にある復元された映像(Reference Picture)内の特定位置の画素を含んでいる。
一般的に映像符号化器において、現在映像と画面間予測(Inter Prediction)に必要な復元された映像の画素データは、映像の解像度が増加するほど相対的に増加するため、一般的な映像の圧縮のための符号化器は、復元された映像の画素データを保存容量の大きい外部のフレームメモリに保存し、このフレームメモリに保存されている現在映像の画素と復元された映像の画素を動き推定装置で読み取って計算する。
一般的な映像符号化器において、少数倍までの動き探索は、整数倍動き探索装置により整数倍動き探索をしてから行われる。これによって上記整数倍動き探索後、整数倍動き探索装置は、予測された整数倍動きベクトル周辺の画素範囲に画素補間のための周辺探索範囲を加えた探索範囲の復元映像と現在映像とのSADを再び求めて、このSADを用いて最終少数倍動きベクトルを予測する。このような一般的な映像符号化器における動き探索予測に対して添付の図1を参照して具体的に説明すると、以下のようである。
一般的な整数倍動き探索に必要な基本的なマクロブロックのサイズは、16×16画素データを用い、1つの画素の範囲は8ビットを用いる。探索範囲はX方向に−16〜+15、Y方向に−16〜+15範囲の領域における全探索領域の候補画素値に対してマクロブロック単位のSADを計算し、このSADを用いて動きベクトルを予測する。このとき、データをフレームメモリから読み取るのに必要なクロック周期は上記図1に図示されたように、現在映像に対して1つのワードが64ビットであれば、16×8ビット(画素)×16(ライン)の画素情報を読み取るのに64クロック周期が必要である。また、上記クロック周期は探索範囲の復元映像の場合、48×8ビット(画素)×48(ライン)の画素情報を読み取るのに572クロック周期が必要である。このようなクロック周期は理想的な数値である。
このような一般的な整数倍動き探索は、実際のフレームメモリ(例えば、SDRAM、DDRメモリ)からデータを読み取るときには、画素データの保存位置によって遅延時間が生じ、より多くのクロック周期が求められる。
また、一般的なSADの計算時のクロック周期は、全探索領域にある画素値に対して計算すべきであるため、X、Y探索範囲内(32×32)で1024のクロック周期が必要となる。
一般的な映像符号化器において、少数倍探索をする場合にも、整数倍動き探索と同様に、探索領域の画素データをフレームメモリから読み取らなければならず、そのために、映像符号化器は一般的な6-タップフィルタを用いる。一般的な6-タップフィルタは整数倍動きベクトルの周辺に1/4画素補間するためのものである。このような6-タップフィルタは、更なる周辺画素データが必要であるため、少数倍動き探索のためにフレームメモリから22×8ビット(画素)×22(ライン)の探索領域の画素データが必要となる。このような探索領域の画素データを読み取るためには、現在の121のクロック周期がさらに必要である。従って、このような少数倍探索は動き探索予測時、SAD計算だけではなく、フレームメモリの入出力時間が相当部分を占め、符号化器の性能低下に影響を及ぼす。
一方、一般的に映像符号化器で動き探索のための装置は、全体符号化に必要な上記符号化器内の他の装置(例えば、画面内予測装置と歪曲除去フィルタ等)に比べてフレームメモリからより多い画素データを求める。
一般的に映像符号化器は、マクロブロック単位のパイプライン上で処理されるため、同じ時間に、符号化器内の他の装置でもフレームメモリの画素データを求める。そのため、上記符号化器は限られたメモリの帯域幅においてメモリ入出力のボトルネック現象が生じる。これにより動き探索時、計算に必要な画素データを動き探索装置で決められた時間内にフレームメモリから読み取れないという問題点が発生し得る。
また、一般的な映像符号化器は、動きベクトルを求めるためのSAD計算時、探索領域にある全候補画素値を考慮し、計算すべきである。従って、一般的な映像符号化器は多くの計算量を必要とし、これによりマクロブロック当り、多くの処理時間が掛かるため、遅延する処理時間が全体符号化器の性能を低下させるという問題点がある。
本発明の解決しようとする課題は、共有可能な多重入出力バンクメモリ構造を利用して、外部のフレームメモリとの入出力を最小化するための高速動き探索装置及びその方法を提供することにある。
また、本発明の解決しようとする課題は、多重入出力メモリバンク構造を有する保存装置からSAD計算時に必要な画素(Pixel)データを同時に入出力することで、高速の動き探索を行うための高速動き探索装置及びその方法を提供することにある。
また、本発明の解決しようとする課題は、動きベクトル予測時、SAD計算に必要な探索範囲及び画素数を映像の品質が低下しない範囲で減らすための高速動き探索装置及びその方法を提供することにある。
上記のこのような本発明の目的を達成するための高速動き探索装置は、外部のフレームメモリから現在領域の画素データを受信して保存する現在領域メモリと、共有可能な多重入出力バンク形態で上記フレームメモリから読み取った探索領域の画素データを保存し、上記現在領域の画素データと探索領域の画素データを利用して整数倍動きベクトルを予測する整数倍動き探索機と、上記整数倍動き探索機から探索領域が共有可能であるという信号を受信すると、上記整数倍動き探索機から探索領域の画素データを読み取り、読み取った探索領域の画素データ及び上記整数倍動き探索機で予測された整数倍動きベクトルを利用して少数倍動きベクトルを予測する少数倍動き探索機を含むことを特徴とする。
上記本発明の目的を達成するための高速動き探索装置における高速動き探索方法は、整数倍動き探索機及び少数倍動き探索機を有する高速動き探索装置において、映像の動きを高速探索する方法であって、上記整数倍動き探索機が外部のフレームメモリから動き探索のための映像の画素データを受信する段階と、上記整数倍動き探索機が上記画素データの現在領域の画素データを多重入出力が可能な現在のマクロブロック保存部に保存し、探索領域の画素データを共有可能な多重入出力バンク形態の探索領域のマクロブロック保存部に保存する段階と、上記整数倍動き探索機が保存された現在領域の画素データ及び保存された探索領域の画素データを利用して整数倍動きベクトルを予測する段階と、上記少数倍動き探索機が共有可能な上記探索領域のマクロブロック保存部から探索領域の画素データを読み取る段階と、上記少数倍動き探索機が上記読み取った探索領域の画素データ及び上記整数倍動きベクトルを利用して少数倍動きベクトルを予測する段階を含むことを特徴とする。
従って本発明は整数倍動き探索機に、少数倍動き探索機と共有可能な多重入出力バンクメモリ構造を有する共有探索領域メモリを具現することで、外部のフレームメモリとの入出力を最小化することができる。また、多重入出力バンクメモリに保存されたSAD計算時に必要な画素(Pixel)データ(探索領域の画素データ)を同時に入出力することで、高速の動き探索を行うことができ、動きベクトルの予測時、SAD計算に必要な探索範囲及び画素数を映像の品質が低下しない範囲で減らすことができる。
一般的な動き探索方法を示した図である。 本発明の実施例による動き探索装置の構造を示した図である。 本発明の実施例による整数倍動き探索機の具体的な構造を示した図である。 図3の探索領域のマクロブロック保存部の具体的な構造を示した図である。 本発明の実施例による動き探索のための探索領域を示した図である。 本発明の実施例によりSAD計算のための探索領域を拡大して示した図である。 本発明の実施例によるSAD計算時に探索領域を読み取る方法を示した図である。 本発明の実施例による高速動き探索装置における高速動き探索過程を示した図である。
以下、本発明の好ましい実施例を添付の図面を参照して詳細に説明する。本発明を説明するにおいて、関連の公知機能、或いは構成に対する具体的な説明が本発明の要旨を不必要に不明確にすることがあると判断される場合は、その詳細な説明を省略する。
図2は本発明の実施例による動き探索装置の構造を示した図であり、図3は本発明の実施例による整数倍動き探索機の具体的な構造を示した図である。
上記図2を参照すると、動き探索装置100はフレームメモリ10と連動し、整数倍動き探索機110、少数倍動き探索機120及び現在領域メモリ130で構成することができる。
整数倍動き探索機110は、共有探索領域メモリ111、整数倍探索SAD計算部112、整数倍探索制御部113を含んで構成することができる。整数倍動き探索機110は、現在領域の画素データと探索領域の画素データを利用して、差分絶対値和(SAD)が最小となる位置の動きベクトルを予測し、予測された動きベクトル及び最小SADを上記少数倍動き探索機120に伝送する。ここで、上記現在領域は現在映像の領域を意味し、上記探索領域は前の領域であって、動き探索範囲の復元された映像の領域を意味する。
少数倍動き探索機120は、探索領域選択部121、少数倍探索SAD計算部122、少数倍探索制御部123を含んで構成することができる。少数倍動き探索機120は、復元映像の画素データと現在映像の画素データを利用して、SADを求めて最終少数倍動きベクトルを予測し、予測された少数倍動きベクトル及び最小SADを出力する。ここで、上記復元映像は、受信した整数倍動きベクトルの周辺画素範囲に画素補間のための周辺探索範囲を加えた探索範囲の映像である。
上記図3を参照して整数倍動き探索機110の具体的な構造を説明すると以下のようである。
整数倍動き探索機110の共有探索領域メモリ111は、現在のマクロブロック保存部206及び探索領域のマクロブロック保存部207を含む。ここで、探索領域のマクロブロック保存部207は少数倍動き探索装置と共有可能に保存された探索領域の画素データを保存する。
共有探索領域メモリ111は、フレームメモリバスを通じてDMA(Direct Memory Access)制御部30及びフレームメモリ制御部20を経てフレームメモリ10と連結され、48×32×8ビット(画素)画素データを16×32×8ビット(画素)単位でフレームメモリ10から読み取る。共有探索領域メモリ111内の探索領域のマクロブロック保存部207は偶数マクロブロック保存部及び奇数マクロブロック保存部に区分されることができる。上記現在のマクロブロック保存部206は16×64の共有の現在領域の画素データを保存するためのバンク(Shared Current Picture Bank)メモリである4つのバンク(バンク00、バンク01、バンク10、バンク11)に区分されることができる。上記探索領域のマクロブロック保存部207は探索領域の画素データを保存するための共有映像バンク(Shared Ref. Picture Bank)メモリであるバンク0乃至バンク5に区分される。ここで、バンクメモリは偶数マクロブロック及び奇数マクロブロックの画素データを保存するために上端バンク領域(バンク00、バンク01、バンク10、バンク11、バンク20、バンク21)及び下端バンク領域(バンク30、バンク31、バンク40、バンク41、バンク50、バンク51)に区分されることができる。
上記探索領域のマクロブロック保存部207の各バンクメモリ(バンク0乃至バンク5)は添付の図4に図示されたように、Y方向には8×32単位の画素情報に対して夫々4つのスライス(スライス0乃至スライス3)メモリに分離される。上記4つのスライスにおいて、全ての画素値は同時に入出力が可能で、スライス0及びスライス1は上位SAD計算に必要な画素値を出力し、スライス2及びスライス3は下位SAD計算に必要な画素値を出力する。ここで、各バンク及びスライスメモリは独立的に入出力が可能である。このような独立的な入出力は、動きベクトル予測時、同時に多数の画素情報にメモリの多重入出力が可能である。そのため、動き探索装置100はひとつのマクロブロック内で同時に他の位置にある画素値に対するSAD計算を行い、これによって高速の動き探索演算が可能である。
再び、図3を参照すると、整数倍探索SAD計算部112は、上位SAD計算部201及び下位SAD計算部203を含み、地域メモリバスを通じて現在のマクロブロック保存部206及び探索領域のマクロブロック保存部207と連結される。そして、上記上位SAD計算部201は、現在のマクロブロック保存部206及び探索領域のマクロブロック保存部207から夫々現在領域の画素データ及び探索領域の画素データを一枡おきに読み取って2:1で副標本化する。上記上位SAD計算部201は、2:1で副標本化された現在のマクロブロック及び探索領域のマクロブロックの差分絶対値和(SAD)を求め、この差分絶対値和(SAD)のうち、最小値を利用して整数倍動きベクトルを予測する。
上記上位SAD計算部201は、上記図4に図示されたような各バンクメモリ内のスライス0及び1から探索領域の画素データを読み取って上位SAD計算を行うと共に、上記下位SAD計算部203はSADを計算する。各バンクメモリ内のスライス2及び3から探索領域の画素データを読み取って下位SAD計算を行う。このような上位及び下位SAD計算に対する具体的な説明は動き探索方法において具体的に説明する。
再び、上記図3を参照すると、整数倍動き探索機110の整数倍探索制御部113は地域メモリ住所制御部202、レジスタ部204、装置制御部205及びフレームメモリ住所制御部208を含んで構成されることができ、探索領域の共有可能信号を少数倍動き探索機120に伝送する。ここで、上記レジスタ部204はシステムバスを通じて外部の装置と連結されてデータを読み取ったり、書き込んだりすることができる。
次に、このような構造を有する動き探索装置における動き探索方法に対して添付の図面を参照して具体的に説明する。
先ず、動き探索のため、探索領域及びSAD計算のための条件に対して説明する。
動き探索方法は、X、Y方向に1−画素単位で探索するが、SAD計算時に整数倍動き探索機110は現在のマクロブロックの画素及び探索領域の画素を一枡おきに読み取り、2:1で副標本化(Subsampling)された現在のマクロブロック及び探索領域のマクロブロックを利用してSAD計算を行うことができる。
添付の図5に図示されたように、48×32画素の探索領域に対するSAD計算のためには、探索領域をY方向に1/2に減少(−8〜+7)させ、動き探索のための全体計算量の負担を減らさなければならない。
添付の図6はSAD計算のための探索領域をさらに拡大して示した図であり、図7はSAD計算時に探索領域を読み取る方法を示した図である。上記図6及び7を参照すると、動き探索装置は16×16ブロックに対して2:1で副標本化された現在の画素データ(8×8)A、B、C、Dに対してSADを計算する。上記図7に図示されたように、SAD計算時に探索領域の2:1で副標本化された画素データは、一枡おきに読み取られる。例えば、図7の(a)のように、‘A’である画素データを読み取る場合、整数倍探索SAD計算部112は現在[−15、−7]位置の画素データを読み取ってから、一枡おいて、次の位置(斜線の領域)の画素データを順次に読み取る。
上記図7に図示されたような動き探索範囲内で、例えば、整数倍動きベクトルの条件がX方向に13〜+12、Y方向に-5〜+4内で決まると、少数倍動き探索のために少数倍動き探索機120は、復元映像に対する画素情報をフレームメモリ10から読み取らない。その代わり、少数倍動き探索機120は整数倍動き探索機110内の探索領域のマクロブロック保存部207からSAD計算に必要な復元映像に対する探索領域の画素データを読み取り、少数倍動き探索を行う。このような少数倍動き探索装置における整数倍動き探索メモリを共有することができる整数倍XY動きベクトルの条件は、下記の<式1>である。
(式1)
{X:(整数倍動きベクトルのX方向の最小値-3)〜(整数倍動きベクトルのX方向の最大値−3)}AND
{Y:(整数倍動きベクトルのY方向の最小値-3)〜(整数倍動きベクトルのY方向の最大値−3)}
テスト映像及び一般的な映像では、動き探索時に上記<式1>の条件による探索範囲の動きベクトルが80〜90%(実験結果)を占めるため、整数倍動き探索機110と少数倍動き探索機120において復元映像の探索範囲のメモリを共有する確立が高くなる。
次に、上述のような説明に基づき、整数倍動き探索のための過程を添付の図面を参照して具体的に説明する。
図8は本発明の実施例による高速動き探索装置における高速動き探索過程を示した図である。
上記図3及び上記図8を参照すると、301段階において、動き探索装置100の整数倍動き探索機110は、フレームメモリ10から48×32×8ビット(画素)に対する画素データを16×32×8ビット(画素)単位で読み取る。このとき、現在領域メモリ130は16×32×8ビット(画素)単位の画素データを読み取って保存する。
これにより302段階において、整数倍動き探索機110は、映像の現在領域の画素データを現在のマクロブロック保存部206に保存し、前の領域の画素データ、即ち、探索領域の画素データを少数倍動き探索機120と共有可能な探索領域のマクロブロック保存部207に保存する。即ち、探索領域のマクロブロック保存部207は、X方向に8×32単位で6つのバンクメモリに上記読み取った情報である探索に必要な画素情報を順次に保存する。このとき、偶数マクロブロックの探索領域の画素データは、探索領域のマクロブロック保存部207の上端の偶数マクロブロック保存部に保存され、奇数マクロブロックの探索領域の画素データは、探索領域のマクロブロック保存部207の下端の奇数マクロブロック保存部に保存される。このようなデータ保存は、各マクロブロック毎に交互に行われ、整数倍と少数倍探索領域の共有時に、1つのマクロブロックの整数倍探索が終了した後にも少数倍探索のための前の共有データが有効化されるようにする。
その後、整数倍動き探索のために動きベクトル予測を行う。従って、303段階において、整数倍動き探索機110は共有探索領域メモリ111に保存された48×32画素の探索領域に対してマクロブロック単位で動きベクトル予測のためのSAD計算を行う。このような動きベクトル予測は各マクロブロック毎に新たな探索領域に対する画素データをフレームメモリ10から読み取る。このとき、保存される位置のバンクは自動的に循環しSAD計算時に常に左上端(−16、−8)と左中端(−16、0)の位置から動き探索を始める。これに従って動きベクトル予測のためのSAD計算に対して具体的に説明すると以下のようである。
整数倍動き探索機110の整数倍探索SAD計算部111は、SAD計算時、探索時間を高速化するために上記図2に図示されたように、XY方向に左上端(−16、−8)と左中端(-16、0)を開始点として、同時に上位及び下位SADを計算する。即ち、上端SAD計算部201は予め設定された基準地点である左中端(−16、0)を基準に、上にある上端部({X、Y}={−16〜+15、〜8〜−1})の動き探索予測のために当該バンクメモリ内のスライス0及びスライス1に保存された上位SAD計算に必要な画素値を読み取る。それから、上端SAD計算部201は、読み取った画素値を利用して上位SAD計算を行う。その後、上端SAD計算部201は、全上位SAD計算が完了すると、累積されたSADから最小値を有する第1最小SADを求めてこれを下位SAD計算部203に出力する。これと同時に下端SAD計算部202は、左中端(−16、0)を基準に、探索領域の下方にある下端部({X、Y}={−16〜+15、0〜+7})の動き探索予測のために該当バンクメモリ内のスライス2及びスライス3に保存された上位SAD計算に必要な画素値を読み取る。それから、上端SAD計算部201は読み取った画素値を利用して下位SAD計算を行う。その後、下端SAD計算部203は全下位SAD計算が完了すると、累積されたSADから最小値を有する第2最小SADを求め、上記第1最小SADと上記第2最小SADのうち、小さい値を有する最終最小SADを求め、これを利用して整数倍動きベクトルを予測する。
このような上位及び下位SAD計算が完了すると、304段階において、整数倍動き探索機110は、SAD計算を通じて得た最小のSADと予測された動きベクトルを夫々少数倍動き探索機120に伝送する。即ち、下端SAD計算部203は上記累積された第2最小SADと、上記上端SAD計算部201から受信した第1最小SADを比べて、両方のうち、最小値を有するSADを伝送し、上記伝送される最小のSADに対する動きベクトルを最終出力して上記少数倍動き探索機120に伝送する。
その後、305段階において、整数倍動き探索機110は、内部のシステム制御用レジスタ部204を通じて少数倍動き探索機120が探索領域のマクロブロック保存部207を共有することができるように探索領域の共有可能信号を上記少数倍動き探索機120に伝送する。これによって少数倍動き探索機120は、探索領域のマクロブロック保存部207に保存された共有可能な探索領域の画素データを読み取って少数倍動きベクトルの予測のためのSAD計算を行う。
一方、本発明の詳細な説明では、具体的な実施例に関して説明したが、本発明の範囲から外れない限度内で様々な変形が可能である。そのため、本発明の範囲は説明した実施例に限るものではなく、添付の特許請求の範囲だけではなく、この特許請求の範囲と均等なものにより決まるべきである。

Claims (7)

  1. 外部のフレームメモリから現在領域の画素データを受信して保存する現在領域メモリと、
    共有可能な多重入出力バンク形態で前記フレームメモリから読み取った探索領域の画素データを保存し、前記現在領域の画素データと探索領域の画素データを利用して整数倍動きベクトルを予測する整数倍動き探索機であって、
    共有可能な多重入出力バンク形態の探索領域のマクロブロック保存部を有し、前記探索領域のマクロブロック保存部に少数倍動き探索機と共有可能な探索領域の画素データを保存する共有探索領域メモリと、
    前記現在領域の画素データ及び前記探索領域の画素データを利用して前記整数倍ベクトル予測のための差分絶対値和(SAD)を計算する整数倍探索差分絶対値和計算部と、
    前記少数倍動き探索機に探索領域が共有可能であるという信号を伝送する整数倍探索制御部と
    を含む整数倍動き探索機と、
    前記整数倍動き探索機から探索領域が共有可能であるという信号を受信すると、前記整数倍動き探索機から探索領域の画素データを読み取り、読み取った探索領域の画素データ及び前記整数倍動き探索機で予測された整数倍動きベクトルを利用して、少数倍動きベクトルを予測する少数倍動き探索機と
    を含み、
    前記探索領域のマクロブロック保存部は、多重入出力が可能な複数のバンクメモリを有し、偶数マクロブロック保存部及び奇数マクロブロック保存部に区分され、前記複数のバンクメモリに前記共有可能な探索領域の画素データをマクロブロック単位で保存し、
    前記複数のバンクメモリは、予め設定された基準地点を基準に、上端部の動き探索を予測するための上位差分絶対値和の計算時に必要な画素値を保存するひとつ以上のスライス及び同時に前記基準地点を基準に、下端部の動き探索を予測するための下位差分絶対値和の計算時に必要な画素値を保存するひとつ以上の他のスライスを含むことを特徴とする高速動き探索装置。
  2. 前記整数倍探索差分絶対値和計算部は、前記現在領域の画素データ及び前記探索領域の画素データを一枡おきに読み取って2:1で副標本化した現在のマクロブロック及び探索領域のマクロブロックの差分絶対値和(SAD)を求め、その差分絶対値和(SAD)のうち、最小値を前記少数倍動き探索機に出力することを特徴とする請求項に記載の高速動き探索装置。
  3. 前記整数倍探索差分絶対値和計算部は、
    予め設定された基準地点を基準に、上端部の動き探索を予測するための上位差分絶対値和を計算して、第1最小差分絶対値和(SAD)を求める上位差分絶対値和計算部と、
    前記上位差分絶対値和計算部と同時に左中端を基準に、下端部の動き探索を予測するための下位差分絶対値和を計算して、第2最小差分絶対値和を求める下位差分絶対値和計算部と
    を含むことを特徴とする請求項に記載の高速動き探索装置。
  4. 前記下位差分絶対値和計算部は、前記第1最小差分絶対値和に対する値と前記第2最小差分絶対値和に対する値を比べて、両方のうち、最小値を有する値と、前記整数倍動きベクトルを前記少数倍動き探索機に伝送することを特徴とする請求項に記載の高速動き探索装置。
  5. 整数倍動き探索機及び少数倍動き探索機を有する高速動き探索装置において、映像の動きを高速探索する方法において、
    前記整数倍動き探索機が外部のフレームメモリから動き探索のための映像の画素データを受信する段階と、
    前記整数倍動き探索機が前記画素データの現在領域の画素データを多重入出力が可能な現在のマクロブロック保存部に保存し、探索領域の画素データをマクロブロック単位で探索領域のマクロブロック保存部が有する共有可能な多重入出力が可能な複数のバンクメモリに保存する段階であって、前記複数のバンクメモリは、予め設定された基準地点を基準に、上端部の動き探索を予測するための上位差分絶対値和の計算時に必要な画素値を保存するひとつ以上のスライス及び同時に前記基準地点を基準に、下端部の動き探索を予測するための下位差分絶対値和の計算時に必要な画素値を保存するひとつ以上の他のスライスを含む、段階と、
    前記整数倍動き探索機が保存された現在領域の画素データ及び保存された探索領域の画素データを夫々一枡おきに読み取る段階と、
    前記整数倍動き探索機が読み取った現在領域の画素データ及び探索領域の画素データを夫々2:1で副標本化する段階と、
    前記整数倍動き探索機が前記副標本化された現在のマクロブロック及び探索領域のマクロブロックで差分絶対値和を計算する段階と、
    前記整数倍動き探索機が計算された差分絶対値和に対する値のうち、最小値を利用して整数倍動きベクトルを予測する段階と、
    前記少数倍動き探索機が共有可能な前記探索領域のマクロブロック保存部から探索領域の画素データを読み取る段階と、
    前記少数倍動き探索機が前記読み取った探索領域の画素データ及び前記整数倍動きベクトルを利用して少数倍動きベクトルを予測する段階と
    を含み、前記副標本化された現在のマクロブロック及び探索領域のマクロブロックで差分絶対値和を計算する段階は、
    前記バンクメモリ内の前記ひとつ以上のスライスに保存された画素値を読み取り、前記上位差分絶対値和を計算して、第1最小差分絶対値和(SAD)を求める段階と、
    前記上位差分絶対値和を計算すると共に、前記バンクメモリ内の前記ひとつ以上の他のスライスに保存された画素値を読み取り、前記下位差分絶対値和を計算して、第2最小差分絶対値和を求める段階と
    を含むことを特徴とする高速動き探索方法。
  6. 前記少数倍動き探索機が共有可能な前記探索領域のマクロブロック保存部から探索領域の画素データを読み取る段階は、前記整数倍動き探索機から探索領域が共有可能であるという信号を受信すると、前記探索領域の画素データを読み取ることを特徴とする請求項に記載の高速動き探索方法。
  7. 前記少数倍動き探索機が前記読み取った探索領域の画素データ及び前記整数倍動きベクトルを利用して、少数倍動きベクトルを予測する段階は、
    前記読み取った探索領域の画素データ及び前記整数倍動きベクトルで差分絶対値和を計算する段階と、
    計算された差分絶対値和に対する値のうち、最小値を利用して前記少数倍動きベクトルを予測する段階と
    を含むことを特徴とする請求項に記載の高速動き探索方法。
JP2009151004A 2008-11-11 2009-06-25 高速動き探索装置及びその方法 Active JP5059058B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0111627 2008-11-11
KR20080111627A KR100994983B1 (ko) 2008-11-11 2008-11-11 고속 움직임 탐색 장치 및 그 방법

Publications (2)

Publication Number Publication Date
JP2010119084A JP2010119084A (ja) 2010-05-27
JP5059058B2 true JP5059058B2 (ja) 2012-10-24

Family

ID=42165197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009151004A Active JP5059058B2 (ja) 2008-11-11 2009-06-25 高速動き探索装置及びその方法

Country Status (3)

Country Link
US (2) US8451901B2 (ja)
JP (1) JP5059058B2 (ja)
KR (1) KR100994983B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120066305A (ko) * 2010-12-14 2012-06-22 한국전자통신연구원 비디오 움직임 예측 및 보상용 캐싱 장치 및 방법
JP5917907B2 (ja) * 2011-12-22 2016-05-18 株式会社メガチップス 画像処理装置
JP5865696B2 (ja) 2011-12-22 2016-02-17 株式会社メガチップス 画像処理装置
CN102547296B (zh) * 2012-02-27 2015-04-01 开曼群岛威睿电通股份有限公司 移动估计加速电路、移动估计方法及环路滤波加速电路
JP5890794B2 (ja) * 2013-02-28 2016-03-22 株式会社東芝 画像処理装置
US10743023B2 (en) 2015-12-04 2020-08-11 Sony Corporation Image processing apparatus and image processing method
US9780891B2 (en) * 2016-03-03 2017-10-03 Electronics And Telecommunications Research Institute Method and device for calibrating IQ imbalance and DC offset of RF tranceiver
US10951902B2 (en) 2019-06-12 2021-03-16 Rovi Guides, Inc. Systems and methods for multiple bit rate content encoding
CN112866777B (zh) * 2019-11-27 2022-12-09 西安诺瓦星云科技股份有限公司 图层移动方法及装置、视频处理设备系统和存储介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430886A (en) 1992-06-15 1995-07-04 Furtek; Frederick C. Method and apparatus for motion estimation
US5684538A (en) * 1994-08-18 1997-11-04 Hitachi, Ltd. System and method for performing video coding/decoding using motion compensation
KR100407691B1 (ko) 2000-12-21 2003-12-01 한국전자통신연구원 계층탐색을 이용한 움직임 추정장치 및 방법
KR100489040B1 (ko) 2000-12-28 2005-05-11 엘지전자 주식회사 동영상 부호화기, 동영상 복호화기에서 슬라이스 메모리와프레임 메모리간의 데이터 처리 방법
KR100555646B1 (ko) 2003-08-21 2006-03-03 삼성전자주식회사 모션추정 및 모션보상 연산을 위한 라인메모리를 공유하여라인메모리를 감축하는 프레임레이트변환장치 및 그 방법
KR101160640B1 (ko) 2003-12-30 2012-06-28 삼성전자주식회사 데이터 처리 시스템 및 데이터 처리 방법
KR100580194B1 (ko) * 2004-06-11 2006-05-16 삼성전자주식회사 비트 정밀도를 낮춘 부화소 움직임 추정방법 및 장치
JP3880985B2 (ja) * 2004-08-05 2007-02-14 松下電器産業株式会社 動きベクトル検出装置および動きベクトル検出方法
KR100723840B1 (ko) 2004-12-08 2007-05-31 한국전자통신연구원 영상 움직임 추정 장치
US20060120455A1 (en) 2004-12-08 2006-06-08 Park Seong M Apparatus for motion estimation of video data
KR100727989B1 (ko) 2005-10-01 2007-06-14 삼성전자주식회사 동영상 부호화시의 인터 모드 결정 방법 및 장치
JP2007129370A (ja) * 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd 動きベクトル検出装置及び方法
JP2007189518A (ja) * 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 信号処理装置、撮像装置、ネットワークカメラシステム及び映像システム
US7777751B2 (en) 2006-11-27 2010-08-17 Lsi Corporation Tiled memory array for full search motion estimation
KR100860690B1 (ko) 2007-01-26 2008-09-26 삼성전자주식회사 외부 메모리 액세스를 최소화하는 움직임 탐색 방법 및장치
US7529139B2 (en) * 2007-01-26 2009-05-05 Mediatek, Inc. N-port memory circuits allowing M memory addresses to be accessed concurrently and signal processing methods thereof
US8204126B2 (en) * 2008-01-10 2012-06-19 Panasonic Corporation Video codec apparatus and method thereof
JP5367696B2 (ja) * 2008-03-31 2013-12-11 パナソニック株式会社 画像復号装置、画像復号方法、集積回路および受信装置

Also Published As

Publication number Publication date
KR20100052773A (ko) 2010-05-20
US20130251043A1 (en) 2013-09-26
JP2010119084A (ja) 2010-05-27
US20100118961A1 (en) 2010-05-13
KR100994983B1 (ko) 2010-11-18
US8451901B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
JP5059058B2 (ja) 高速動き探索装置及びその方法
US10735727B2 (en) Method of adaptive filtering for multiple reference line of intra prediction in video coding, video encoding apparatus and video decoding apparatus therewith
KR100907843B1 (ko) 비디오 모션 보상용 캐싱 방법 및 장치
US20050238102A1 (en) Hierarchical motion estimation apparatus and method
US20050190976A1 (en) Moving image encoding apparatus and moving image processing apparatus
US10785498B2 (en) System and method of mapping multiple reference frame motion estimation on multi-core DSP architecture
US9294778B2 (en) Block motion estimation
US20060098735A1 (en) Apparatus for motion estimation using a two-dimensional processing element array and method therefor
WO2006109205A1 (en) Region- based 3drs motion estimation using dynamic asoect ratio of region
US20050190609A1 (en) Memory interface and data processing system
US8135224B2 (en) Generating image data
WO2007028323A1 (en) Device and method for loading motion compensation data
EP2190206B1 (en) Device for motion search in dynamic image encoding
US8644380B2 (en) Integer pixel motion estimation system, motion estimation system for quarter-pixel luminance, motion estimation system for quarter-pixel chrominance, motion estimation system for combined luminance, motion estimation system for combined luminance and chrominance, and motion estimation system for quarter-pixel luminance and chrominance
JP2008060836A (ja) 動きベクトル探索方法及び装置
JP5182285B2 (ja) デコード方法及びデコード装置
US20100220786A1 (en) Method and apparatus for multiple reference picture motion estimation
Woo et al. A cache-aware motion estimation organization for a hardware-based H. 264 encoder
JPH11328369A (ja) キャッシュシステム
JP4419608B2 (ja) 動画像符号化装置
US7840080B1 (en) Motion estimator architecture for low bit rate image communication
KR20080090238A (ko) 대역폭 인식 움직임 보상 장치 및 그 방법
KR100708183B1 (ko) 움직임 추정을 위한 영상 데이터 저장 장치 및 그 데이터저장 방법
Ding et al. Parallel architecture of motion estimation for video format conversion with center-biased diamond search
KR100243471B1 (ko) 프레임 메모리에 있어서 어드레스 발생장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5059058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250