JP5049978B2 - メタルベースナノワイヤトランジスタ - Google Patents

Description

本発明は、金属からなるベース電極と、半導体ナノワイヤにより形成されるエミッタ若しくはコレクタとを有するトランジスタに関する。

数十年前、メタルベーストランジスタ（ＭＢＴ）が高速デバイスとして提案された。このＭＢＴは、バイポーラ接合トランジスタに比べてより高い性能を実現することが望まれていた。ＭＢＴの最も高い性能は、エミッタとしてシリコン（Si）、ベースとして金（Au）、コレクタとしてゲルマニウム（Ge）を用いることにより得られた。しかしながら、ＭＢＴコンセプトの理論上の利点がは、市販のデバイスにおいては、主としてかかるデバイスの作製が困難なために実現できなかった。特に、単結晶半導体層をメタルベース層上に得ることが困難である。従って、一方では、現今のＭＢＴが、いまだに高速デバイスとしてバイポーラ接合トランジスタにとって代わっていない。他方では、バイポーラトランジスタが、年々トランジスタ構造の垂直縮小化によって性能の著しい進化を示した。すなわち、垂直トランジスタ構造を形成する半導体層の厚さが、長年にわたってますます薄くなっている。この効果は、次のように説明できる。電荷キャリアの移動速度を制限すると、トランジスタを形成する層を横切る信号の移動と関連した固有の遅延時間又は移動時間がある。かかる層の厚さを減ずることにより、移動時間も減少する。現今のバイポーラデバイスは、エミッタ−ベース接合での電荷蓄積によって制限される。差動入力抵抗と共に関連したキャパシタンスは、最近のバイポーラトランジスタの全体遅延の50％以上を占める。前述した進展にもかかわらず、さらに高速なトランジスタの必要性がいまだ残されている。

そのため、本発明は、電荷を前記ベースの空乏層に著しく少なく蓄積するために、メタルベーストランジスタを提案する。また、ＭＢＴを作製するのに用いた特定の処理技術に応じて、前記空乏層中の欠陥に対する感度を低減することができる。

特に、本発明は、第一電極及び第二電極と、該第一及び第二電極間の電流の流れを制御するベース電極とを備えるトランジスタを提案する。第一電極は半導体材料からなる。ベース電極は、前記第一電極を形成する半導体材料の上に堆積した金属層である。本発明によれば、第二電極は、ベース電極と電気接触した半導体ナノワイヤにより形成される。

ナノワイヤは、直径数ナノメーター（nm）を有する構造体で、一方長手方向ではほぼマイクロメートル（μm）程度の長さを有する場合がある。横方向の小さな寸法によって、量子力学的な効果が重要な役割を果たす。従って、ナノワイヤを「量子ワイヤ」と呼ぶこともある。

本発明の一実施形態においては、前記ベースを遷移金属シリサイドから作製する。より具体的には、遷移金属をコバルト及びニッケルからなる群より選択することができる。有利なことには、ナノワイヤを次にベース電極上に成長させることができる。

本発明の一実施形態においては、ナノワイヤをシリコン及び／又はゲルマニウムから作成する。この場合、ナノワイヤは半導体へテロ構造とすることができる。

いくつかの用途に対して、ナノワイヤのヘテロ構造の組成は該ナノワイヤの径方向に変化することが有用な場合がある。

他の用途に対して、ナノワイヤのヘテロ構造の組成は該ナノワイヤの軸方向に変化することが有用な場合がある。

図１は、本発明に係るメタルベーストランジスタの一実施形態の略線図である。図１の寸法は、実際のスケールでなく、説明に役立てる目的のため採用されていることに留意する。最初に、トランジスタの構造を説明する。さらに以下で、該トランジスタを製造するための一つの実施可能な方法を説明する。

図１において、全体としてのトランジスタを参照番号１で示す。トランジスタ１が基板２を形成する高ｎドープのシリコンウェーハの上に配設される。ドーピングレベルの正確な数値が選択した材料及びその相対的な帯域配置の選択によって決まるが、本実施形態でのドーピングレベルは１０⁻¹⁹程度である。薄い単結晶金属層３を基板２の上に配設する。該金属層３は、CoSi₂又はNiSi₂のような金属シリサイドであり、数ｎｍの厚さを有する。トランジスタ１は、浅いトレンチ分離により形成した絶縁領域４によって横方向に構造化されている。金属層３の上面は、該金属層３上に直接成長させたナノワイヤ６と接している。一般に、ナノワイヤは、直径が100nm未満であり、長さが500nm以下である。前記ナノワイヤは、シリコンのような単一の半導体、又はシリコンとゲルマニウム（Ｓｉ，Ｇｅ）のような異なる半導体材料から作製される。ナノワイヤ６は、基板２と同様に高くｎ−ドープされている。誘電体分離層７を、保護を目的として、これまで述べたデバイスの上に堆積する。最後に、オーム接触を誘電体分離層７中のウィンドウに設けて、ナノワイヤ６に対するエミッタ接点８と、金属層３に対するベース接点９と、基板２に対するコレクタ接点１０とを形成する。

基板２及びナノワイヤ６は、いずれも高いｎ−ドープ半導体材料であるので、それらのトランジスタ１での役割は互いに入れ替わることができる。すなわち、本発明の別の実施形態では、ナノワイヤ６がコレクタであり、基板２がトランジスタのエミッタである。

ナノワイヤの長さを決める主な基準は、その軸方向におけるナノワイヤ内側の空乏層の厚さである。ナノワイヤは、空乏層の厚さより長くするべきであるが、十分に長くする必要はない。ナノワイヤは、その長さ又は半径に沿って種々の半導体材料から構成することができる。前者は、例えばナローバンドギャップ材料をナノワイヤの頂部で用いることにより該ナノワイヤの頂部でより良好な接触性を実現することができる一方、後者は、表面欠陥に対する感度の減少によりナノワイヤの直列抵抗を改善することができる。異なるバンドギャップを有し、かつ単一のナノワイヤと組合わせることができる半導体材料は、例えばSi及びGeである。しかし、本発明はこれら材料に限定されない。原則として、GaAs、Al_1‐XGa_XAs、InAs、InP等のような周期律表のIII族及びＶ族の元素を備える半導体にも適用できる。これらは、いわゆるIII−Ｖ半導体で、主に基板としてのIII−Ｖ半導体ウェーハ上で利用することができる。

図２にトランジスタの帯域図を示し、一方エミッタ−ベース電圧Ｕ_ＥＢを印加する。この図の縦座標はエネルギーＥを示し、横座標は図１に矢印で示したウェーハの垂線方向Ｘに対応する。図から明らかなように、エミッタの電子がベース層を横切り、またベースとコレクタとの間のショットキー障壁を越えて注入される。

後述の内容及び図３ａ〜３ｅを参照すると、本発明に係るメタルベーストランジスタを製造するのに可能な一連の処理工程が示唆される。ここに記載した処理方法は、一例方法にすぎず、当業者は当該処理方法から製造すべきデバイスの特定パラメータに応じて多くのバリエーションを考え得ることは明らかである。

該製造プロセスは、注入によって高いｎ型ドープの状態にした標準的なｎ型シリコン基板２を用いて開始する。ドーピングレベルは約１０⁻¹⁹cm⁻³であり、ヒ素（As）又はリン（P）イオンの注入により達成される。市販の注入装置がこの工程に対して用いられる。

注入後、基板を例えば浅いトレンチ分離によりパターン化して分離領域を該基板上に形成する。前記浅いトレンチ分離は、浅いトレンチをシリコン基板に小さなアスペクト比でエッチングすることによって達成される。標準的なドライ又はウェットエッチング技術をこの工程に用いることができる。その後、酸化シリコン４をトレンチ領域に堆積する。基板の平坦化後、シリサイド前駆金属１１の薄層を基板の上に堆積する。ニッケル又はコバルトが、本発明の本実施形態における金属として用いられる。しかし、他のシリサイド、例えばTiSi₂、TaSi₂、MoSi₂、WSi₂及びPtSiを他の実施形態で用いることができる。堆積は、スパッタリング法か、又はより良好な界面品質に対しては原子層堆積のような進歩した技術のいずれかによって行うことができる。熱アニーリング工程中に、前駆金属が基板のケイ素と反応して金属シリサイド３を形成する。図３ｂで明らかなように、前記アニーリング工程後でも、未反応前駆金属１１の薄層がシリサイド層３の上に残存する。明らかに、前駆金属１１は、図３ｂから明らかなように、前記堆積酸化シリコン４の領域において反応しない。この処理工程は、部分的シリサイド化工程と呼ばれている。

標準的な光学リソグラフィによって、触媒領域１２を一番上の前駆金属層１１中に画成する。その後、露出した未反応金属を標準的なウェットエッチング技術によってエッチング除去する（図３ｃ）。

前記触媒領域１２上に残存するフォトレジストを適切な溶媒で除去する。次いで、触媒領域１２中の未反応金属が、図３ｄに示すようなＶＬＳ技術を用いる半導体ナノワイヤの成長用の触媒として使用される。

金又は鉄によるシリコン含有ガスの触媒分解が長いナノワイヤを形成し得ることは周知である。この技術は、気相−液相−固相（ＶＬＳ）機構と通常呼ばれている。金属及びシリコンを含有する液体のナノ粒子を成長しているワイヤの先端に位置させる。あいにく、金及び鉄は、大きなシリコンへの拡散係数を有し、最終的なデバイスの電子性能に弊害をもたらす深い電子準位を生み出す。従って、いつも金属層が必要なときは、金属シリサイドが半導体処理技術においてより一層好適になる。本発明に関しては、ニッケル及びコバルトシリサイドを用いるが、以後コバルトを基にした方法を簡略化のため、本発明の範囲を限定することなく説明する。

提案した方法によれば、コバルト層を市販のシリコン基板上に化学蒸着（ＣＶＤ）により堆積する。CoCl_４ガスをＨ_２雰囲気の反応炉に導入する。CoCl₄の分圧は0.06パスカルで、反応炉全体の圧力は670パスカルである。シリコン基板の表面で、CoCl₄が基板のシリコンと反応し、CoSi₂を形成する。基板の堆積温度を600〜700℃の範囲内で選択する。その後、900℃程度の高温度でのアニーリング工程において、コバルトシリサイドの形成が終了する。シリコンナノワイヤをコバルトシリサイド上で成長させるために、基板を反応炉内で2.7kパスカルの水素雰囲気内で70パスカルの分圧を有する SiH₂Cl₂の雰囲気に約650℃で暴露する。これらの条件下で、シリコンナノワイヤがコバルトシリサイド上に成長する。

ナノワイヤをシリコン／ゲルマニウムのヘテロ構造として成長させることを望む場合には、レーザーを用いて炉内で固体のターゲットからゲルマニウムを蒸発させる。レーザービームは、ゲルマニウム原子が蒸発するまで、炉の内側に置いたゲルマニウムのターゲットの表面を加熱する。次いで、蒸発したゲルマニウム原子をナノワイヤ中に取り込む。成長条件に応じて、ナノワイヤを軸方向のSi／Geヘテロ構造として成長させる、すなわちナノワイヤの組成を軸方向に変化させることが可能である。反応分解が好ましくはコバルトシリサイドとナノワイヤとの間の界面で起こる限り、一次元成長が維持される。同様に、Geターゲットから蒸発したGe原子も、成長ナノワイヤにコバルトシリサイドとナノワイヤとの間の界面で取り込まれる。シリコン及びゲルマニウムの供給を交互に切り替えることにより、ナノワイヤの軸方向にSi／Geへテロ構造を有するナノワイヤが成長する。

アルシン（AsH₃）又はホスフィン（PH₃）を流入ガス流に加えることにより、ナノワイヤをｎ型にドープする。このドーピングレベルは、アルシン又はホスフィンガスの分圧により決定される。

種々の成長条件下で、ナノワイヤを径方向のSi／Geへテロ構造として成長させる、すなわちナノワイヤの組成を径方向に変化させることも可能である。径方向のヘテロ構造を実現するためには、反応体がナノワイヤの全表面で均質に分解し、成長開始時のコアナノワイヤと異なる組成を有する外殻を作り出すように成長条件を選択する必要がある。

ここに用いる用語「ヘテロ構造」は、シリコン及びゲルマニウムのような種々の材料の組成、ｎ型ドープシリコン及びｐ型ドープシリコンのような種々のドーピングタイプを有するシリコンのような同一材料の組成、最後にナノワイヤの軸又は径方向に種々の結晶方位を有するシリコンのような同一材料の組成を有するナノワイヤを意味する。例えばナノワイヤの表面で変調ドープされたナノワイヤの径方向ヘテロ構造は、多数キャリア移動度が高いという意味において極めて有利である。

最後に、図３ｅに示すように、窒化ケイ素（Si₃N₄）をトランジスタ構造の上に誘電体分離７として堆積する。ウィンドウを誘電体分離７に設け、オーム接触を形成するのに周知の技術に従って接点を形成する。所要に応じて、超マスク化工程を用いることにより、ナノワイヤに対する特定の接点を作製することができる。

図１は、本発明に係るメタルベーストランジスタの略線図である。 図２は、図１に示すトランジスタの帯域図である。 図３ａ〜３ｅは、図１に示したメタルベーストランジスタを組み立てる一連の製造工程を示す。

Claims (5)

1. 第一電極と、第二電極と、該第一電極と第二電極との間の電流流れを制御するベース電極とを備え、前記第一電極を半導体材料から作製し、前記ベース電極が第一電極を形成する半導体材料の上に堆積した金属層であるトランジスタであり、
   前記第二電極を、ベース電極と電気接触した半導体ナノワイヤにより形成し、
   該ナノワイヤは、ベース電極上で成長したものであり、シリコン及び／又はゲルマニウムから作製され、半導体へテロ構造を有することを特徴とするトランジスタ。
2. 前記ベース電極を遷移金属シリサイドから作製することを特徴とする請求項１記載のトランジスタ。
3. 前記遷移金属をコバルト及びニッケルからなる群より選択することを特徴とする請求項２記載のトランジスタ。
4. 前記ナノワイヤのヘテロ構造の組成が、該ナノワイヤの径方向に変化することを特徴とする請求項１記載のトランジスタ。
5. 前記ナノワイヤのヘテロ構造の組成が、該ナノワイヤの軸方向に変化することを特徴とする請求項１記載のトランジスタ。

Images