JP5043728B2 - Pulse processor for radiation measurement - Google Patents

Pulse processor for radiation measurement Download PDF

Info

Publication number
JP5043728B2
JP5043728B2 JP2008072015A JP2008072015A JP5043728B2 JP 5043728 B2 JP5043728 B2 JP 5043728B2 JP 2008072015 A JP2008072015 A JP 2008072015A JP 2008072015 A JP2008072015 A JP 2008072015A JP 5043728 B2 JP5043728 B2 JP 5043728B2
Authority
JP
Japan
Prior art keywords
circuit
signal
event
time
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008072015A
Other languages
Japanese (ja)
Other versions
JP2009229127A (en
Inventor
竜一 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jeol Ltd
Original Assignee
Jeol Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeol Ltd filed Critical Jeol Ltd
Priority to JP2008072015A priority Critical patent/JP5043728B2/en
Publication of JP2009229127A publication Critical patent/JP2009229127A/en
Application granted granted Critical
Publication of JP5043728B2 publication Critical patent/JP5043728B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/17—Circuit arrangements not adapted to a particular type of detector
    • G01T1/171—Compensation of dead-time counting losses

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Measurement Of Radiation (AREA)

Description

本発明は放射線計測用パルスプロセッサに関し、特に放射線計測時におけるパイルアップの判定精度を向上させることにより、放射線の誤計測を無くし、且つそのエネルギーを正確に測定する放射線計測用パルスプロセッサに関する。   The present invention relates to a pulse processor for radiation measurement, and more particularly to a pulse processor for radiation measurement that improves the accuracy of pile-up determination during radiation measurement, thereby eliminating erroneous measurement of radiation and accurately measuring the energy.

放射線のエネルギー分析法は大別して、波長分散型分析（ＷＤＳ）とエネルギー分散型分析（ＥＤＳ）に区別される。このうち、ＥＤＳは主に半導体検出器を用いた分析法であり、ＷＤＳに比べて構成が簡便で設置の自由度が高いため、電子線マイクロアナリシス（ＥＰＭＡ）等に多用されている。   Radiation energy analysis methods are roughly classified into wavelength dispersion analysis (WDS) and energy dispersion analysis (EDS). Of these, EDS is an analysis method mainly using a semiconductor detector, and is frequently used for electron microanalysis (EPMA) and the like because it has a simpler configuration and a higher degree of freedom of installation than WDS.

ＥＤＳにおいては、検出放射線のエネルギー値を正確に測定するための検出信号処理回路（パルスプロセッサ）が必要となる。   In EDS, a detection signal processing circuit (pulse processor) for accurately measuring the energy value of detected radiation is required.

特許文献１に開示されているパルスプロセッサを図５に示す。この図に示すように、検出器１０１から出力された検出信号はプリアンプ１０２によって増幅される。この出力信号は検出放射線のエネルギー値に比例した段差を有する階段波であり、この段差に基づいてエネルギー値を算出する処理を行うのがパルスプロセッサ１００である。   A pulse processor disclosed in Patent Document 1 is shown in FIG. As shown in this figure, the detection signal output from the detector 101 is amplified by the preamplifier 102. This output signal is a stepped wave having a step proportional to the energy value of the detected radiation, and the pulse processor 100 performs a process of calculating the energy value based on this step.

パルスプロセッサ１００は、バッファ１０３と、ファストアンプ１０４、２つのスローアンプ１０５、１０６と、制御回路１０７と、切換スイッチ１０８と、Ａ／Ｄ変換器１０９と、を備える。スローアンプ１０５、１０６のそれぞれの時定数は異なっており、スローアンプ１０６の時定数はスローアンプ１０５よりも大きく設定されている。   The pulse processor 100 includes a buffer 103, a fast amplifier 104, two slow amplifiers 105 and 106, a control circuit 107, a changeover switch 108, and an A / D converter 109. The time constants of the slow amplifiers 105 and 106 are different, and the time constant of the slow amplifier 106 is set larger than that of the slow amplifier 105.

プリアンプ１０２から出力された階段波はバッファ１０３を介して、２つのスローアンプ１０５、１０６に入力される。スローアンプ１０５、１０６は階段波の段差に応じた波高値を有するパルス信号を出力する。   The staircase wave output from the preamplifier 102 is input to the two slow amplifiers 105 and 106 via the buffer 103. The slow amplifiers 105 and 106 output pulse signals having peak values corresponding to the steps of the staircase wave.

これらのパルス信号は切換スイッチ１０８を介してＡ／Ｄ変換器１０９に入力され、Ａ／Ｄ変換器１０９は入力されたパルス信号の波高値を測定し、その結果をマルチチャンネルアナライザ（ＭＣＡ）１１０に出力する。なお、切換スイッチ１０８は放射線の強度に応じて、Ａ／Ｄ変換器１０９に入力するスローアンプ１０５、１０６の出力パルス信号を選択する。   These pulse signals are input to the A / D converter 109 via the changeover switch 108, and the A / D converter 109 measures the peak value of the input pulse signal and uses the result as a multi-channel analyzer (MCA) 110. Output to. The changeover switch 108 selects the output pulse signals of the slow amplifiers 105 and 106 that are input to the A / D converter 109 according to the intensity of radiation.

パルスプロセッサの他の従来例を図６（ａ）に示す。   Another conventional example of a pulse processor is shown in FIG.

パルスプロセッサ２００にはプリアンプ２０２からの階段波を処理する２つの系統があり、第１の処理系統Ｓ１は階段波の波形整形と波高値算出を行う。一方、第２の処理系統Ｓ２はパイルアップを検出し、パイルアップが生じた場合には、そのときに入力された出力信号の波高値算出を停止させる制御を行う。 The pulse processor 200 has two lines for processing the staircase wave from the preamplifier 202, a first processing system S 1 performs waveform shaping and peak value calculating staircase. On the other hand, the second processing system S 2 detects the pile-up, when the pile-up has occurred, performs control to stop the peak value calculation of the input output signal at that time.

このパルスプロセッサ２００の動作について詳細に説明する。   The operation of the pulse processor 200 will be described in detail.

上述の通り、半導体検出器２０１が放射線を検出した時、検出器内においてエネルギー値に比例した数の電子‐正孔対が生成される。プリアンプ２０２は、この数に比例する段差をもつ階段波を出力する。図６（ｂ）に示す波形は、図６（ａ）のＡ点におけるプリアンプ２０２からの出力信号波形である。   As described above, when the semiconductor detector 201 detects radiation, a number of electron-hole pairs proportional to the energy value are generated in the detector. The preamplifier 202 outputs a staircase wave having a step proportional to this number. The waveform shown in FIG. 6B is an output signal waveform from the preamplifier 202 at the point A in FIG.

この出力信号は信号放射線計測装置２００において次のように処理される。   This output signal is processed in the signal radiation measuring apparatus 200 as follows.

まず第１の処理系統Ｓ１において、階段波はＡ／Ｄ変換器（ＡＤＣ）２０３によってデジタル化される。デジタル化された階段波は波形整形回路２０４によって階段波の段差に比例した波高値をもつパルス信号に変換される。ベースライン補正回路２０５はこのパルス信号のベースラインを補正する。補正後のパルス信号の例が図６（ｃ）の下段に示す波形である（即ち、図６（ａ）のＢ点における波形）。なお、この波形の時間軸は上段の階段波に等しい。その後、波高値測定回路２０６は補正されたパルス信号の波高値を測定し、その測定結果を出力する。 First, in the first processing system S 1 , the staircase wave is digitized by an A / D converter (ADC) 203. The digitized step wave is converted into a pulse signal having a peak value proportional to the step of the step wave by the waveform shaping circuit 204. The baseline correction circuit 205 corrects the baseline of this pulse signal. An example of the corrected pulse signal is the waveform shown in the lower part of FIG. 6C (that is, the waveform at point B in FIG. 6A). The time axis of this waveform is equal to the upper step wave. Thereafter, the peak value measuring circuit 206 measures the peak value of the corrected pulse signal and outputs the measurement result.

一方、第１の処理系統Ｓ２において、出力信号は検出感度の異なるイベント検出回路２０７ａ、２０７ｂ、２０７ｃに入力する。各イベント検出回路２０７ａ、２０７ｂ、２０７ｃはそれぞれ、時定数の異なるフィルタ（図示せず）と波高弁別器（別称ディスクリミネータ、図示せず）を有しており、階段波の段差を検出して第１タイミング信号を出力する。各イベント検出回路２０７ａ、２０７ｂ、２０７ｃにおけるフィルタの時定数によって時間分解能が決まるので、時間分解能が高いイベント検出回路ほどＳ／Ｎが悪くなり、低エネルギー放射線に対する感度が悪くなる、という傾向がある。 On the other hand, in the first processing system S 2, the output signal is input different event detection circuit 207a detection sensitivity, 207b, to 207c. Each event detection circuit 207a, 207b, 207c has a filter (not shown) having a different time constant and a wave height discriminator (also called discriminator, not shown), and detects the step of the staircase wave. A first timing signal is output. Since the time resolution is determined by the time constant of the filter in each event detection circuit 207a, 207b, 207c, the event detection circuit with higher time resolution tends to have a lower S / N and lower sensitivity to low energy radiation.

各イベント検出回路２０７ａ、２０７ｂ、２０７ｃから出力された第１タイミング信号は優先順位回路２０８に入力される。各イベント検出回路によって、１つの事象（即ち、１回の放射線放出）に基づく第１タイミング信号が複数出力されることになる。優先順位回路２０８はこれらの１つの事象（即ち、１回の放射線放出）に基づく第１タイミング信号に対して１つの第２タイミング信号を出力する制御を行う。   The first timing signals output from the event detection circuits 207a, 207b, and 207c are input to the priority circuit 208. Each event detection circuit outputs a plurality of first timing signals based on one event (that is, one radiation emission). The priority circuit 208 performs control to output one second timing signal with respect to the first timing signal based on these one event (that is, one radiation emission).

放射線の強度が増加し、イベント検出回路２０７ａ、２０７ｂ、２０７ｃによる第１タイミング信号の出力頻度が上昇すると、第２タイミング信号間の時間差が短くなる。この場合、波形整形回路２０４から出力される各パルス信号の重なりが大きくなるので、波高値の測定に誤差を伴う、所謂パイルアップが発生する。パイルアップ検出回路２０９は上記時間差を測定してパイルアップが生じたかどうかを判定する。波高値測定回路２０６による波高値測定処理時間より上記時間差が短くなった場合、パイルアップ検出回路２０９はパイルアップが生じたと判定し、波高値測定停止信号を出力する。そして、当該２つの第２タイミング信号のうち、後に発生した第２タイミング信号と同一の事象に基づいたパルス信号の波高値測定が停止される。
特開平１０−１８６０４１号公報 When the intensity of radiation increases and the output frequency of the first timing signal by the event detection circuits 207a, 207b, and 207c increases, the time difference between the second timing signals becomes shorter. In this case, since the overlap of the pulse signals output from the waveform shaping circuit 204 becomes large, so-called pile-up occurs with an error in the measurement of the peak value. The pile-up detection circuit 209 measures the time difference and determines whether a pile-up has occurred. When the time difference is shorter than the peak value measurement processing time by the peak value measuring circuit 206, the pileup detection circuit 209 determines that a pileup has occurred and outputs a peak value measurement stop signal. Then, the peak value measurement of the pulse signal based on the same event as the second timing signal generated later is stopped among the two second timing signals.
Japanese Patent Laid-Open No. 10-186041

ところで、図６（ａ）に示すパルスプロセッサ２００において、各イベント検出回路２０７ａ、２０７ｂ、２０７ｃから出力される各第１タイミング信号の立ち上がり時刻はフィルタの時定数の違いによって異なる。即ち、フィルタの時定数が大きいほど、第１タイミング信号の立ち上がり時刻は遅くなる。   By the way, in the pulse processor 200 shown in FIG. 6A, the rising time of each first timing signal output from each event detection circuit 207a, 207b, 207c differs depending on the difference in the time constant of the filter. That is, the larger the time constant of the filter, the later the rise time of the first timing signal.

この様子を模式的に表したのが図７である。階段波の１つの段差が１つのイベント（事象、即ち、１回の放射線の放出）を表すので、この段差を含む階段波の成分をイベント信号と称し、図７はこのイベント信号２１０を示す。また、図７はそれぞれ、各イベント検出回路２０７ａ、２０７ｂ、２０７ｃ内のフィルタから出力されたフィルタ出力信号２１１ａ〜２１１ｃと、同回路内の波高弁別器（閾値Ｖｔｈ）から出力した第１タイミング信号２１２ａ〜２１２ｃを表す。なお、各イベント検出回路２０７ａ、２０７ｂ、２０７ｃ内の各フィルタの時定数をそれぞれ、τ１、τ２、τ３とし、τ１＜τ２＜τ３とした。この図に示すように、イベント検出回路２０７ａは時定数が小さいために時間分解能は高く、第1タイミング信号２１２ａの出力は早い。しかし、このような回路はＳ／Ｎが悪いので、低エネルギーのイベント信号に対する感度は低い。逆に、イベント検出回路２０７ｃは時定数が大きいために時間分解能は低く、第1タイミング信号２１２ｃの出力は遅い。しかし、Ｓ／Ｎは良いので、低エネルギーのイベント信号に対する感度は高い。 FIG. 7 schematically shows this state. Since one step of the staircase wave represents one event (event, that is, one radiation release), the component of the staircase wave including this step is referred to as an event signal, and FIG. FIG. 7 shows filter output signals 211a to 211c output from the filters in the event detection circuits 207a, 207b, and 207c, respectively, and a first timing signal output from a pulse height discriminator (threshold value V th ) in the same circuit. 212a to 212c are represented. Note that the time constants of the filters in the event detection circuits 207a, 207b, and 207c are τ 1 , τ 2 , and τ 3 , respectively, and τ 1 <τ 2 <τ 3 . As shown in this figure, since the event detection circuit 207a has a small time constant, the time resolution is high and the output of the first timing signal 212a is fast. However, since such a circuit has a poor S / N, the sensitivity to low energy event signals is low. Conversely, the event detection circuit 207c has a large time constant, so the time resolution is low, and the output of the first timing signal 212c is slow. However, since the S / N is good, the sensitivity to low energy event signals is high.

このような出力タイミング特性をもつ回路において、エネルギーの誤測定を生じる具体例を図８に示す。図８は異なるエネルギーの放射線を測定する場合のパルス信号と第２タイミング信号の時間的関係を示している。この例では、低エネルギーのパルス信号２２０ａ、高エネルギーのパルス信号２２０ｂ、中エネルギーのパルス信号２２０ｃが逐次的に検出されるが、高エネルギーのパルス信号２２１ｂの最大値を迎える前に、中エネルギーのパルス信号２２０ｃが立ち上がっている。従って、この例において、真に測定すべき対象はパルス信号２２０ａ、パルス信号２２０ｂである。   FIG. 8 shows a specific example in which erroneous measurement of energy occurs in a circuit having such output timing characteristics. FIG. 8 shows the temporal relationship between the pulse signal and the second timing signal when measuring radiation of different energies. In this example, a low energy pulse signal 220a, a high energy pulse signal 220b, and a medium energy pulse signal 220c are sequentially detected, but before reaching the maximum value of the high energy pulse signal 221b, The pulse signal 220c rises. Accordingly, in this example, the objects to be truly measured are the pulse signal 220a and the pulse signal 220b.

パルス信号２２０ａに対応する第２タイミング信号２２１ａは時刻ｔ１に出力される。第２タイミング信号２２１ｂはその後の時刻ｔ２に出力される。この場合、両信号２２１ａ、２２１ｂの時間差はＴｄ１である。時間差Ｔｄ１はパルス信号の波高値測定時間Ｔｐよりも短いので、パイルアップが生じたと判定される。従って、パルス信号２２０ｂの波高値測定は行われない。その後に検出されたパルス信号２２０ｃに対応する第２タイミング信号２２１ｃが時刻ｔ３に出力されたとすると、両パルス信号２２１ｂ、２２１ｃの時間差はＴｄ２となる。この場合、パルス信号２２０ｃに対応するエネルギーはパルス信号２２０ｂのそれに対して低いことから、時間差Ｔｄ２は波高値測定時間Ｔｐよりも長くなる場合が有り得る。従って、時間差Ｔｄ２は波高値測定時間Ｔｐよりも長いので、パイルアップが生じたとは判定されない。これにより、パルス信号２２０ｃの最大値が測定されることになるが、この最大値にはパルス信号２２０ｂの成分が含まれているため、測定値に誤差が生じる。 Second timing signal 221a corresponding to the pulse signal 220a is output at time t 1. Second timing signal 221b is outputted to a subsequent time t 2. In this case, two signals 221a, time difference 221b is T d1. Since the time difference T d1 is shorter than the peak value measuring time T p of the pulse signal, it is determined that the pile-up has occurred. Therefore, the peak value measurement of the pulse signal 220b is not performed. When thereafter the second timing signal 221c corresponding to the detected pulse signal 220c is output at time t 3, the two pulse signals 221b, the time difference 221c becomes T d2. In this case, the energy corresponding to the pulse signal 220c from lower to that of the pulse signal 220b, the time difference T d2 is likely be longer than the peak value measuring time T p. Therefore, the time difference T d2 longer than the peak value measuring time T p, is not determined as a pile-up has occurred. As a result, the maximum value of the pulse signal 220c is measured. Since this maximum value includes the component of the pulse signal 220b, an error occurs in the measured value.

このように、イベント回路の応答速度によって、第１タイミング信号の出力時刻は異なる。従って、この第1タイミング信号に対応するパルス信号の測定タイミングが不正確になりやすくなるため、測定結果の誤差が大きくなる。また同パルス信号のベースライン補正にも影響を及ぼし、この補正における誤差も大きくなる。さらにパイルアップかノンパイルアップかの判定が不正確になるため、誤測定の頻度も増加する。さらに、ベースライン補正においては、パルス信号の立下りから次のパルス信号の立ち上がりまでの期間を測定する必要があるが、その期間の特定に第２（第１）タイミング信号を用いると、本来測定してはならないパルス信号の波高値も含まれる恐れがあるため、ベースライン補正が不正確になる。   Thus, the output time of the first timing signal differs depending on the response speed of the event circuit. Therefore, the measurement timing of the pulse signal corresponding to the first timing signal is likely to be inaccurate, so that an error in the measurement result increases. It also affects the baseline correction of the pulse signal, and the error in this correction also increases. Furthermore, since the determination of pile-up or non-pile-up becomes inaccurate, the frequency of erroneous measurement also increases. Furthermore, in the baseline correction, it is necessary to measure the period from the falling edge of the pulse signal to the rising edge of the next pulse signal. When the second (first) timing signal is used for specifying the period, the measurement is originally performed. Since the peak value of the pulse signal that should not be included may be included, the baseline correction becomes inaccurate.

そこで本発明は、放射線計測時におけるパイルアップの判定精度を向上させることにより、放射線の誤計測を無くし、且つそのエネルギーを正確に測定する放射線計測用パルスプロセッサを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a radiation measurement pulse processor that eliminates erroneous measurement of radiation and accurately measures its energy by improving pile-up determination accuracy during radiation measurement.

本発明は上記の課題を解決するためになされたもので、本発明の一態様は放射線計測用パルスプロセッサであって、エネルギー情報を有するイベント信号に対して、そのエネルギー情報に応じた波高値のパルス信号を出力する波形整形回路と、前記パルス信号のベースラインを補正するベースライン補正回路と、前記ベースライン補正回路からの前記パルス信号の波高値を測定する波高値測定回路と、前記イベント信号に応じてタイミング信号を出力する複数のイベント検出回路であって、それぞれが時定数の異なるフィルタを有するイベント検出回路と、前記イベント検出回路の後段に設けられるディスエーブル手段と、前記ディスエーブル手段の後段に設けられ、前記タイミング信号を遅延させる第１の遅延手段と、前記複数のイベント検出回路からの出力の論理和を行う論理和回路と、前記論理和回路の後段に設けられるパイルアップ検出回路と、を備え、前記ディスエーブル手段は、同一事象の前記イベント信号により生じた複数の前記タイミング信号のうち、最短の時定数の前記フィルタを有する前記イベント検出回路から出力されるタイミング信号に基づいて、他の前記イベント検出回路の出力を所定の期間だけ遮断し、前記第１の遅延手段の遅延時間は、前記複数のイベント検出回路における前記イベント信号の入力から該第１の遅延手段による前記タイミング信号の出力までの期間を一定にするように設定され、前記パイルアップ検出回路は、前記論理和回路から出力された前記タイミング信号の入力時刻と該タイミング信号の前に生じた他のイベント信号に起因するタイミング信号の入力時刻との時間差を比較し、前記時間差が所定の設定値以下である場合は前記波高値測定回路における前記パルス信号の波高値算出を停止させることを特徴とする。   The present invention has been made to solve the above problems, and one aspect of the present invention is a pulse processor for radiation measurement, in which an event signal having energy information has a peak value corresponding to the energy information. A waveform shaping circuit that outputs a pulse signal; a baseline correction circuit that corrects a baseline of the pulse signal; a peak value measurement circuit that measures a peak value of the pulse signal from the baseline correction circuit; and the event signal A plurality of event detection circuits that output timing signals according to the event detection circuit, each of which has a filter with a different time constant, a disable means provided at a subsequent stage of the event detection circuit, and A first delay unit provided in a subsequent stage for delaying the timing signal; and the plurality of events. A logical sum circuit that performs a logical sum of outputs from the output circuit, and a pileup detection circuit that is provided at a subsequent stage of the logical sum circuit, and the disable means includes a plurality of event signals generated by the same event. Based on the timing signal output from the event detection circuit having the filter with the shortest time constant among the timing signals, the output of the other event detection circuit is cut off for a predetermined period, and the first delay The delay time of the means is set so as to make a period from the input of the event signal in the plurality of event detection circuits to the output of the timing signal by the first delay means, the pile-up detection circuit, Due to the input time of the timing signal output from the OR circuit and other event signals generated before the timing signal That compares the time difference between the input time of the timing signal, if the time difference is equal to or less than a predetermined set value, characterized in that stopping the peak value calculation of the pulse signal in the pulse height measurement circuit.

上記放射線計測用パルスプロセッサは、更に、前記ディスエーブル手段の後段に設けられ前記タイミング信号を遅延させる第１の遅延手段を備えても良い。この場合、前記第１の遅延手段の遅延時間は、前記複数のイベント検出回路における前記イベント信号の入力から該第１の遅延手段による前記タイミング信号の出力までの期間を一定にするように設定される。   The radiation measurement pulse processor may further include a first delay unit that is provided downstream of the disable unit and delays the timing signal. In this case, the delay time of the first delay means is set so as to make the period from the input of the event signal to the output of the timing signal by the first delay means in the plurality of event detection circuits constant. The

上記放射線計測用パルスプロセッサは上記第１の遅延手段に加えて更に、前記波形整形回路と前記ベースライン補正回路の間に設けられ、前記波形整形回路からの前記パルス信号を遅延させる第２の遅延手段を備えても良い。この場合、前記第２の遅延手段の遅延時間は、該第２の遅延手段により遅延した前記パルス信号の立ち上がり時刻が前記論理和回路から出力される前記タイミング信号の立ち上がり時刻と同程度になるように設定され、 前記ベースライン補正手段は前記ベースラインの補正において、前記パルス信号の前に入力された他の事象に基づくパルス信号の立下り時刻から前記第１の遅延手段によって遅延された前記タイミング信号の立ち上がり時刻から前記パルス信号の立下り時刻までの期間の波高値を考慮する。   The radiation measurement pulse processor is provided between the waveform shaping circuit and the baseline correction circuit, in addition to the first delay means, and a second delay for delaying the pulse signal from the waveform shaping circuit. Means may be provided. In this case, the delay time of the second delay means is such that the rise time of the pulse signal delayed by the second delay means is approximately the same as the rise time of the timing signal output from the OR circuit. The baseline correction means is configured to delay the timing of the baseline by the first delay means from a fall time of a pulse signal based on another event input before the pulse signal in the correction of the baseline. The peak value in the period from the rise time of the signal to the fall time of the pulse signal is considered.

さらに、前記第１の遅延手段は、前記複数のイベント検出回路のうち、時定数が最も大きい前記フィルタ回路を有するイベント検出回路以外の各イベント検出回路から出力される前記タイミング信号を遅延させるものであっても良い。   Further, the first delay means delays the timing signal output from each event detection circuit other than the event detection circuit having the filter circuit having the largest time constant among the plurality of event detection circuits. There may be.

本発明の放射線計測用パルスプロセッサによれば、放射線計測時におけるパイルアップの判定精度が向上し、その結果、放射線の誤計測を無くし、且つそのエネルギーを正確に測定することができる。    According to the pulse processor for radiation measurement of the present invention, the pile-up determination accuracy at the time of radiation measurement is improved. As a result, erroneous measurement of radiation can be eliminated and the energy can be accurately measured.

以下、本発明の実施形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は本発明の一実施形態に係る放射線計測用パルスプロセッサのブロック図である。   FIG. 1 is a block diagram of a radiation measurement pulse processor according to an embodiment of the present invention.

この放射線計測用パルスプロセッサ１０は、Ａ／Ｄ変換器１１と、波形整形回路１２と、ベースライン補正回路１３と、波高値測定回路１４と、それぞれが時定数の異なるフィルタ（図示せず）と波高弁別器（図示せず）を有する複数のイベント検出回路１５ａ、１５ｂ、１５ｃと、ディスエーブル手段１６と、遅延手段（第１の遅延手段）１７と、論理和回路１８と、パイルアップ検出回路１９と、を備える。   The radiation measurement pulse processor 10 includes an A / D converter 11, a waveform shaping circuit 12, a baseline correction circuit 13, a peak value measurement circuit 14, and filters (not shown) each having a different time constant. A plurality of event detection circuits 15a, 15b, 15c having a wave height discriminator (not shown), a disable means 16, a delay means (first delay means) 17, an OR circuit 18, and a pile-up detection circuit 19.

検出器１が放射線Ｘを検出した時、プリアンプ２はそのエネルギーに応じた段差を有する階段波（図６（ｂ）参照）を出力する。Ａ／Ｄ変換器１１はこの階段波をデジタル変換して波形整形回路１２に出力する。階段波の段差１つは一つの事象の放射線に対応するので、この段差成分を有する信号をイベント信号と称すると、波形整形回路１２はこのイベント信号に対して、そのエネルギー情報（段差）に応じた波高値のパルス信号を出力する。このパルス信号の波高値を後述する波高値測定回路１４によって測定することで放射線のエネルギーが特定できるのであるが、イベント信号のベースラインはノイズによって変動し、また高計数率時においても変動する。パルス信号もこれらの影響を受ける。そこで、ベースライン補正回路１３はパルス信号の真の波高値を定めるためにベースラインの補正を行う。具体的には、ベースライン補正回路１３は、その前の事象のパルス信号の立下り時刻から、論理和回路１８より出力した当該事象のタイミング信号の立ち上がり時刻までの期間のベースラインを補正する。波高値測定回路１４はこの補正されたパルス信号の波高値を測定する。なお、波高値測定回路１４が波高値の測定に要する時間をプロセッシングタイム（波高値測定時間）と定義する。   When the detector 1 detects the radiation X, the preamplifier 2 outputs a staircase wave (see FIG. 6B) having a step corresponding to the energy. The A / D converter 11 digitally converts the staircase wave and outputs it to the waveform shaping circuit 12. Since one step of the staircase wave corresponds to radiation of one event, if a signal having this step component is referred to as an event signal, the waveform shaping circuit 12 responds to the energy information (step) of the event signal. A pulse signal with a peak value is output. The energy of the radiation can be specified by measuring the peak value of the pulse signal by a peak value measuring circuit 14 to be described later. However, the baseline of the event signal varies due to noise, and also varies at a high count rate. The pulse signal is also affected by these. Therefore, the baseline correction circuit 13 corrects the baseline to determine the true peak value of the pulse signal. Specifically, the baseline correction circuit 13 corrects the baseline in a period from the falling time of the pulse signal of the previous event to the rising time of the timing signal of the event output from the OR circuit 18. The peak value measuring circuit 14 measures the peak value of the corrected pulse signal. The time required for the peak value measurement circuit 14 to measure the peak value is defined as processing time (peak value measurement time).

一方、複数のイベント検出回路１５ａ、１５ｂ、１５ｃはイベント信号に応じたタイミング信号を出力する。各イベント検出回路１５ａ、１５ｂ、１５ｃは、それぞれ時定数の異なるフィルタ（図示せず）と波高弁別器（図示せず）を有する。本実施形態において、フィルタの各時定数はイベント検出回路１５ａ、イベント検出回路１５ｂ、イベント検出回路１５ｃの順に大きくなるように設定される。従って、同一のイベント信号の入力に対して全てのイベント検出回路がタイミング信号を出力した場合、イベント検出回路１５ａは最も早くタイミング信号を出力し、逆に、イベント検出回路１５ｃは最も遅くタイミング信号を出力する。また、最も時定数の小さいフィルタを有するイベント検出回路１５ａが最も時間分解能が高い。一方、イベント検出回路１５ｃは最も時間分解能が低いが、イベント信号に含まれるノイズが低減されるために、他のイベント検出回路１５ａ、１５ｂと比べて低エネルギーのイベント信号を確実に検出できる。なお、本実施形態では３つのイベント検出回路を設けているが、本発明はこの数に限定されない。   On the other hand, the plurality of event detection circuits 15a, 15b, and 15c output timing signals corresponding to the event signals. Each event detection circuit 15a, 15b, 15c has a filter (not shown) and a pulse height discriminator (not shown) having different time constants. In this embodiment, each time constant of the filter is set so as to increase in the order of the event detection circuit 15a, the event detection circuit 15b, and the event detection circuit 15c. Therefore, when all event detection circuits output timing signals in response to the input of the same event signal, the event detection circuit 15a outputs the timing signal earliest, and conversely, the event detection circuit 15c outputs the timing signal latest. Output. The event detection circuit 15a having the filter with the smallest time constant has the highest time resolution. On the other hand, the event detection circuit 15c has the lowest time resolution, but noise contained in the event signal is reduced, so that it is possible to reliably detect a low-energy event signal compared to the other event detection circuits 15a and 15b. In the present embodiment, three event detection circuits are provided, but the present invention is not limited to this number.

ディスエーブル手段１６は、同一事象の前記イベント信号により生じた複数の前記タイミング信号のうち、最短の時定数のフィルタを有するイベント検出回路から出力されるタイミング信号に基づいて、他のイベント検出回路の出力をプロセッシングタイムだけ遮断する。具体的には、最も時定数の小さいフィルタを有するイベント検出回路１５ａ以外の各イベント検出回路の出力にディスエーブル回路１６ａ、１６ｂを設ける。各ディスエーブル回路１６ａ、１６ｂは入力したタイミング信号よりも早く発生したタイミング信号を検知した場合、入力したタイミング信号の遅延手段１７への伝達をプロセッシングタイムだけ遮断する。    The disable means 16 is based on a timing signal output from an event detection circuit having a filter with the shortest time constant among a plurality of the timing signals generated by the event signal of the same event. Cut off output for processing time only. Specifically, disable circuits 16a and 16b are provided at the outputs of the event detection circuits other than the event detection circuit 15a having the filter with the smallest time constant. When each disable circuit 16a, 16b detects a timing signal generated earlier than the input timing signal, the disable circuit 16a, 16b cuts off the transmission of the input timing signal to the delay means 17 for the processing time.

遅延手段１７はディスエーブル手段１６の後段に設けられ、各イベント検出回路１５ａ、１５ｂ、１５ｃがイベント信号を入力した時からそのイベント信号に基づくタイミング信号がパイルアップ検出回路１９（後述）に入力されるまでの期間を一定にするように、タイミング信号を遅延させる。例えば図１に示すように、時定数の最も大きいフィルタを有するイベント検出回路を除いた各イベント検出回路の後段に遅延回路１７ａ、１７ｂとして設ける。この遅延手段１７によって、タイミング信号はエネルギーの高低に関わらずイベント信号の検出から同じ時間でパイルアップ検出回路１９に入力される。 The delay means 17 is provided in the subsequent stage of the disable means 16, and when each event detection circuit 15a, 15b, 15c inputs an event signal, a timing signal based on the event signal is input to a pileup detection circuit 19 (described later). The timing signal is delayed so that the period until the time is constant. For example, as shown in FIG. 1, delay circuits 17a and 17b are provided at the subsequent stage of each event detection circuit excluding the event detection circuit having a filter with the largest time constant. The delay means 17 inputs the timing signal to the pile-up detection circuit 19 at the same time from the detection of the event signal regardless of the energy level.

論理和回路１８は前記複数のイベント検出回路からの出力の論理和を行う多入力１出力回路である。即ち、イベント検出回路１５ａからのタイミング信号、又は各ディスエーブル回路１６ａ、１６ｂを経由したイベント検出回路１５ｂ、ｃからの各タイミング信号の何れも受け付け、そのタイミング信号を一出力信号として出力する。   The logical sum circuit 18 is a multi-input one-output circuit that performs a logical sum of outputs from the plurality of event detection circuits. That is, either the timing signal from the event detection circuit 15a or the timing signals from the event detection circuits 15b and 15c via the disable circuits 16a and 16b are received, and the timing signal is output as one output signal.

パイルアップ検出回路１９は論理和回路１８の後段に設けられる。パイルアップ検出回路１９は、論理和回路１８から出力されたタイミング信号の入力時刻とその前に生じた他のイベント信号に起因するタイミング信号の入力時刻との時間差を比較し、前記時間差がプロセッシングタイム以下である場合は波高値測定回路１４におけるパルス信号の波高値算出を停止させる。 The pile-up detection circuit 19 is provided in the subsequent stage of the OR circuit 18. The pile-up detection circuit 19 compares the time difference between the input time of the timing signal output from the OR circuit 18 and the input time of the timing signal caused by another event signal generated before that, and the time difference is the processing time. When it is below, the peak value calculation of the pulse signal in the peak value measurement circuit 14 is stopped.

上述の通り、エネルギーの高低に関わらず、各イベント検出回路１５ａ、１５ｂ、１５ｃから出力されたタイミング信号は、イベント信号の検出から一定の時間でパイルアップ検出回路１９に入力されることになる。従って、パイルアップの判定は各タイミング信号間の時間差のみを考慮すればよく、エネルギーの違いによる判定の不確定性を排除できる。即ち、放射線の誤計測が無くなる。   As described above, regardless of the energy level, the timing signals output from the event detection circuits 15a, 15b, and 15c are input to the pile-up detection circuit 19 at a fixed time from the detection of the event signal. Therefore, the pile-up determination need only take into account the time difference between the timing signals, and the determination uncertainty due to the energy difference can be eliminated. That is, erroneous measurement of radiation is eliminated.

上述した本発明のパルスプロセッサは更に、図２に示すように、波形整形回路１２とベースライン補正回路との間に遅延手段（第２の遅延手段）２０を設けてもよい。この場合、遅延手段２０の遅延時間は、遅延手段２０により遅延したパルス信号の立ち上がり時刻が論理和回路１８から出力される（又はパイルアップ検出回路１９に入力される）前記タイミング信号の立ち上がり時刻と同程度になるように設定される。   The pulse processor of the present invention described above may further include delay means (second delay means) 20 between the waveform shaping circuit 12 and the baseline correction circuit, as shown in FIG. In this case, the delay time of the delay means 20 is such that the rise time of the pulse signal delayed by the delay means 20 is output from the OR circuit 18 (or input to the pile-up detection circuit 19) and the rise time of the timing signal. It is set to be the same level.

図３は波形整形回路１２から出力したパルス信号３０と、各イベント検出回路１５ａ、１５ｂ、１５ｃのフィルタ出力信号３１ａ、３１ｂ、３１ｃから出力されたタイミング信号３２ａ、３２ｂ、３２ｃとの時間的関係を模式的に表した図である。遅延手段１７は、最も遅く出力されたタイミング信号３２ｃの出力時刻と同程度になるようにタイミング信号３２ａ、３２ｂを遅延する。図３はこのタイミング信号３２ａ、３２ｂを点線で示している。一方、遅延手段２０は、パルス信号３０の立ち上がり時刻が遅延した（又は最も遅く出力する）タイミング信号の立ち上がり時刻と同程度になるように当該パルス信号を遅延させる。図３は遅延したパルス信号３０を点線で示している。     FIG. 3 shows the temporal relationship between the pulse signal 30 output from the waveform shaping circuit 12 and the timing signals 32a, 32b, 32c output from the filter output signals 31a, 31b, 31c of the event detection circuits 15a, 15b, 15c. It is the figure represented typically. The delay means 17 delays the timing signals 32a and 32b so as to be approximately the same as the output time of the latest output timing signal 32c. FIG. 3 shows the timing signals 32a and 32b by dotted lines. On the other hand, the delay unit 20 delays the pulse signal so that the rise time of the pulse signal 30 is the same as the rise time of the timing signal that is delayed (or outputted latest). FIG. 3 shows the delayed pulse signal 30 by a dotted line.

図８に示すパルス信号を本実施形態に係るパルスプロセッサで測定した例を図４に示す。図８に示すパルス信号２２０ａ、２２０ｂ、２２０ｃは遅延手段２０によって遅延され、パルス信号３２ａ、３２ｂ、３３ｃとなる。一方、図８に示すタイミング信号２２１ｂ、２２１ｃはそれぞれ遅延手段１７によって遅延されたタイミング信号３３ｂ、３３ｃとなる。この例において、タイミング信号２２１ａは時定数の最も大きいフィルタを有するイベント検出回路１５ｃから出力されたタイミング信号３３ａとするので、遅延手段１７による遅延は無いものとした。また、図８についての説明と同様に、各パルス信号のプロセッシングタイムをＴｐとしている。 FIG. 4 shows an example in which the pulse signal shown in FIG. 8 is measured by the pulse processor according to this embodiment. The pulse signals 220a, 220b, and 220c shown in FIG. 8 are delayed by the delay means 20 to become pulse signals 32a, 32b, and 33c. On the other hand, the timing signals 221b and 221c shown in FIG. 8 become the timing signals 33b and 33c delayed by the delay means 17, respectively. In this example, since the timing signal 221a is the timing signal 33a output from the event detection circuit 15c having the filter with the largest time constant, it is assumed that there is no delay by the delay means 17. Similar to the description of FIG. 8, the processing time of each pulse signal as the T p.

遅延手段１７によって、各タイミング信号３３ａ、３３ｂ、３３ｃの立ち上がり時刻はイベント信号の検出時から、一定の時間Ｔｃ後に立ち上がる。本実施形態のパルスプロセッサによれば、タイミング信号３３ａ、３３ｂの時間差Ｔｄ１は図８に示す場合と異なってプロセッシングタイムＴｐ以上となる。従って、パイルアップの判定はされずに、パルス信号３２ｂの波高値は適切に測定される。さらに、タイミング信号３３ｂ、３３ｃの時間差Ｔｄ１も図８に示す場合と異なってプロセッシングタイムＴｐ未満となる。従って、パイルアップが判定され、パルス信号３２ｃの波高値の測定は行われない。従って誤計測が防止できることになる。また、各タイミング信号３３ａ、３３ｂ、３３ｃの立ち上がり時刻とこれらに対応するパルス信号３２ａ、３２ｂ、３２ｃの立ち上がり時刻は同程度となっているので、ベースライン補正が適切に行われ、パルス信号の波高値が精度良く測定されることになる。 Due to the delay means 17, the rise time of each timing signal 33a, 33b, 33c rises after a certain time Tc from the time of detection of the event signal. According to the pulse processor of the present embodiment, the timing signal 33a, the time difference T d1 of 33b becomes the processing time T p or different from the case shown in FIG. Therefore, the peak value of the pulse signal 32b is appropriately measured without determining the pileup. Furthermore, less than the processing time T p is different from the case where the timing signal 33b, the time difference T d1 of 33c shown in FIG. Therefore, the pile-up is determined and the peak value of the pulse signal 32c is not measured. Therefore, erroneous measurement can be prevented. In addition, since the rise times of the timing signals 33a, 33b, and 33c and the rise times of the corresponding pulse signals 32a, 32b, and 32c are approximately the same, the baseline correction is appropriately performed, and the wave of the pulse signal High values will be measured with high accuracy.

このように、遅延手段１７によって、論理和回路１８から出力されるタイミング信号の立ち上がり時刻はイベント信号のイベント検出回路１５ａ、１５ｂ、１５ｃへの入力時から一定である。従って、ベースライン補正回路１３に入力されるパルス信号の立ち上がり時刻は、エネルギー高低に関わらず、当該パルス信号と同一の事象に基づくタイミング信号の論理和回路１８からの出力時刻と一致する。従って、遅延手段２０の遅延時間を上記のように設定することで、ベースラインの補正に用いる期間内にパルス信号の波高値が混入することが排除される。これにより、エネルギーの違いによる判定の不確定性を排除でき、且つパルス信号の波高値が正確に測定できることになる。   Thus, the rise time of the timing signal output from the OR circuit 18 by the delay means 17 is constant from the time when the event signal is input to the event detection circuits 15a, 15b, 15c. Therefore, the rise time of the pulse signal input to the baseline correction circuit 13 coincides with the output time of the timing signal from the OR circuit 18 based on the same event as the pulse signal, regardless of the energy level. Therefore, by setting the delay time of the delay means 20 as described above, it is excluded that the peak value of the pulse signal is mixed in the period used for baseline correction. Thereby, the uncertainty of determination due to the difference in energy can be eliminated, and the peak value of the pulse signal can be accurately measured.

なお、各イベント検出回路においてタイミング信号の生成基準となる閾値は異なっていても良い。例えば、時定数の小さいフィルタを有するイベント検出回路において閾値を高く設定し、時定数の大きいフィルタを有するイベント検出回路において閾値を低く設定しても良い。この場合においても、エネルギーの違いによる判定の不確定性を排除できる効果は変わらない。   It should be noted that the threshold value that is the reference for generating the timing signal in each event detection circuit may be different. For example, the threshold value may be set high in an event detection circuit having a filter with a small time constant, and the threshold value may be set low in an event detection circuit having a filter with a large time constant. Even in this case, the effect of eliminating the uncertainty of determination due to the difference in energy does not change.

また、本実施形態の説明において、Ａ／Ｄ変換器１１を用いて階段波のデジタル化を行っているが、本発明はこれに限定されない。即ち、パルス信号の生成においてＡ／Ｄ変換器１１を除き、プリアンプ２から出力されるアナログ信号を直接処理するものであっても良い。   In the description of the present embodiment, the staircase wave is digitized using the A / D converter 11, but the present invention is not limited to this. That is, the analog signal output from the preamplifier 2 may be directly processed except for the A / D converter 11 in generating the pulse signal.

本発明の一実施形態に係るパルスプロセッサのブロック図である。It is a block diagram of the pulse processor concerning one embodiment of the present invention. 本発明の一実施形態に係るパルスプロセッサのブロック図である。It is a block diagram of the pulse processor concerning one embodiment of the present invention. 本発明の一実施形態に係るパルスプロセッサにおける、パルス信号とタイミング信号との時間的関係を示す模式図である。It is a schematic diagram which shows the temporal relationship of a pulse signal and a timing signal in the pulse processor which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパルスプロセッサで測定した例を示す模式図である。It is a schematic diagram which shows the example measured with the pulse processor which concerns on one Embodiment of this invention. 従来のパルスプロセッサのブロック図である。It is a block diagram of the conventional pulse processor. 別の従来のパルスプロセッサのブロック図である。It is a block diagram of another conventional pulse processor. 図６に示す従来のパルスプロセッサにおける、パルス信号とタイミング信号との時間的関係を示す模式図である。FIG. 7 is a schematic diagram showing a temporal relationship between a pulse signal and a timing signal in the conventional pulse processor shown in FIG. 6. 図６に示す従来のパルスプロセッサで測定した例を示す模式図である。It is a schematic diagram which shows the example measured with the conventional pulse processor shown in FIG.

符号の説明Explanation of symbols

１：検出器
２：プリアンプ
１２：波形整形回路
１３：ベースライン補正回路
１４：波高値測定回路
１５ａ、１５ｂ、１５ｃ：イベント検出回路
１６：ディスエーブル手段
１７：遅延手段
１８：論理和回路
１９：パイルアップ検出回路
２０：遅延手段 1: Detector 2: Preamplifier 12: Waveform shaping circuit 13: Baseline correction circuit 14: Peak value measurement circuits 15a, 15b, 15c: Event detection circuit 16: Disable means 17: Delay means 18: OR circuit 19: Pile Up detection circuit 20: delay means

Claims (3)

放射線計測用パルスプロセッサであって、エネルギー情報を有するイベント信号に対して、そのエネルギー情報に応じた波高値のパルス信号を出力する波形整形回路と、前記パルス信号のベースラインを補正するベースライン補正回路と、前記ベースライン補正回路からの前記パルス信号の波高値を測定する波高値測定回路と、前記イベント信号に応じてタイミング信号を出力する複数のイベント検出回路であって、それぞれが時定数の異なるフィルタを有するイベント検出回路と、前記イベント検出回路の後段に設けられるディスエーブル手段と、前記ディスエーブル手段の後段に設けられ、前記タイミング信号を遅延させる第１の遅延手段と、前記複数のイベント検出回路からの出力の論理和を行う論理和回路と、前記論理和回路の後段に設けられるパイルアップ検出回路と、を備え、前記ディスエーブル手段は、同一事象の前記イベント信号により生じた複数の前記タイミング信号のうち、最短の時定数の前記フィルタを有する前記イベント検出回路から出力されるタイミング信号に基づいて、他の前記イベント検出回路の出力を所定の期間だけ遮断し、前記第１の遅延手段の遅延時間は、前記複数のイベント検出回路における前記イベント信号の入力から該第１の遅延手段による前記タイミング信号の出力までの期間を一定にするように設定され、前記パイルアップ検出回路は、前記論理和回路から出力された前記タイミング信号の入力時刻と該タイミング信号の前に生じた他のイベント信号に起因するタイミング信号の入力時刻との時間差を比較し、前記時間差が所定の設定値以下である場合は前記波高値測定回路における前記パルス信号の波高値算出を停止させることを特徴とするパルスプロセッサ。   A pulse processor for radiation measurement, for an event signal having energy information, a waveform shaping circuit for outputting a pulse signal having a peak value corresponding to the energy information, and a baseline correction for correcting the baseline of the pulse signal A circuit, a peak value measuring circuit for measuring a peak value of the pulse signal from the baseline correction circuit, and a plurality of event detection circuits for outputting a timing signal according to the event signal, each of which has a time constant An event detection circuit having different filters; a disable means provided at a subsequent stage of the event detection circuit; a first delay means provided at a subsequent stage of the disable means for delaying the timing signal; and the plurality of events A logical sum circuit for performing a logical sum of outputs from the detection circuit, and a subsequent stage of the logical sum circuit A pile-up detection circuit provided, and the disable means is output from the event detection circuit having the filter with the shortest time constant among the plurality of timing signals generated by the event signal of the same event. The output of the other event detection circuit is cut off for a predetermined period based on the timing signal, and the delay time of the first delay means is determined from the input of the event signal in the plurality of event detection circuits. The period until the timing signal is output by the delay means is set to be constant, and the pileup detection circuit is generated before the timing signal input time and the timing signal output from the OR circuit. The time difference with the input time of the timing signal caused by another event signal is compared. Pulse processor if it is value or less, characterized in that stopping the peak value calculation of the pulse signal in the pulse height measurement circuit. 前記波形整形回路と前記ベースライン補正回路の間に設けられ、前記波形整形回路からの前記パルス信号を遅延させる第２の遅延手段を更に備え、前記第２の遅延手段の遅延時間は、該第２の遅延手段により遅延した前記パルス信号の立ち上がり時刻が前記論理和回路から出力される前記タイミング信号の立ち上がり時刻と同程度になるように設定され、前記ベースライン補正手段は前記ベースラインの補正において、前記パルス信号の前に入力された他の事象に基づくパルス信号の立下り時刻から前記第１の遅延手段によって遅延された前記タイミング信号の立ち上がり時刻から前記パルス信号の立下り時刻までの期間の波高値を考慮することを特徴とする請求項１に記載のパルスプロセッサ。   A second delay unit that is provided between the waveform shaping circuit and the baseline correction circuit and delays the pulse signal from the waveform shaping circuit; and the delay time of the second delay unit is the second delay unit. The rise time of the pulse signal delayed by two delay means is set to be substantially the same as the rise time of the timing signal output from the OR circuit, and the baseline correction means is configured to correct the baseline. , A period from the falling time of the pulse signal based on another event input before the pulse signal to the falling time of the pulse signal from the rising time of the timing signal delayed by the first delay means The pulse processor according to claim 1, wherein a peak value is taken into consideration. 前記第１の遅延手段は、前記複数のイベント検出回路のうち、時定数が最も大きい前記フィルタ回路を有するイベント検出回路以外の各イベント検出回路から出力される前記タイミング信号を遅延させることを特徴とする請求項２に記載のパルスプロセッサ。   The first delay means delays the timing signal output from each event detection circuit other than the event detection circuit having the filter circuit having the largest time constant among the plurality of event detection circuits. The pulse processor according to claim 2.
JP2008072015A 2008-03-19 2008-03-19 Pulse processor for radiation measurement Expired - Fee Related JP5043728B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072015A JP5043728B2 (en) 2008-03-19 2008-03-19 Pulse processor for radiation measurement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072015A JP5043728B2 (en) 2008-03-19 2008-03-19 Pulse processor for radiation measurement

Publications (2)

Publication Number Publication Date
JP2009229127A JP2009229127A (en) 2009-10-08
JP5043728B2 true JP5043728B2 (en) 2012-10-10

Family

ID=41244713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072015A Expired - Fee Related JP5043728B2 (en) 2008-03-19 2008-03-19 Pulse processor for radiation measurement

Country Status (1)

Country Link
JP (1) JP5043728B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782422B2 (en) * 2015-11-13 2020-09-22 Flir Detection, Inc. Dose rate measurement systems and methods

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124725B (en) 2004-09-16 2012-06-20 南方创新国际私人有限公司 Method and apparatus for resolving individual signals in detector output data
CN104020500A (en) 2008-03-31 2014-09-03 南方创新国际股份有限公司 Method and apparatus for borehole logging
CN101983331A (en) 2008-03-31 2011-03-02 南方创新国际股份有限公司 Radiation imaging method with individual signal resolution
EP2260296A4 (en) 2008-03-31 2016-04-06 Southern Innovation Internat Pty Ltd Screening method and apparatus
AU2009328651A1 (en) 2008-12-18 2011-06-30 Southern Innovation International Pty Ltd Method and apparatus for resolving piled-up pulses by using a mathematical transform
JP5611357B2 (en) 2010-09-02 2014-10-22 株式会社日立製作所 Radiation measurement equipment
US8658980B2 (en) 2010-09-06 2014-02-25 Shimadzu Corporation Radiation detector
US8374814B2 (en) 2011-02-16 2013-02-12 Rigaku Corporation X-ray detection signal processing apparatus and method therefor
JP4880077B1 (en) * 2011-02-16 2012-02-22 株式会社リガク X-ray detection signal processing apparatus and method
JP6124750B2 (en) 2013-09-25 2017-05-10 日本電子株式会社 Radiation detector and sample analyzer
RU2681377C1 (en) * 2013-12-11 2019-03-06 Саутерн Инновейшн Интернэшнл Пти Лтд Method and apparatus for resolving signals in data
JP2015194457A (en) 2014-03-19 2015-11-05 株式会社東芝 Current detection circuit and pile-up detection circuit
JP2016061614A (en) 2014-09-16 2016-04-25 株式会社東芝 Signal processor, radiation detector and signal processing method
WO2016096580A1 (en) * 2014-12-16 2016-06-23 Koninklijke Philips N.V. Baseline shift determination for a photon detector
JP6523793B2 (en) * 2015-06-01 2019-06-05 キヤノンメディカルシステムズ株式会社 Pulse detection circuit, radiation detection circuit, and radiation detection apparatus
CN109143319B (en) * 2017-06-16 2023-04-28 中国辐射防护研究院 By CeF 3 Neutron detection method and equipment for reducing gamma-ray interference by scintillator
JP6999593B2 (en) * 2019-03-14 2022-01-18 株式会社堀場製作所 Detection device and spectrum generator
WO2021075345A1 (en) * 2019-10-18 2021-04-22 株式会社堀場製作所 Signal processing method, learning model generation method, signal processing device, radiation detection device, and computer program
WO2022224653A1 (en) * 2021-04-19 2022-10-27 株式会社堀場製作所 Signal processing method, computer program, signal processing device, and radiation detection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152476B2 (en) * 1992-01-28 2001-04-03 浜松ホトニクス株式会社 Radiation detector
JPH10186041A (en) * 1996-12-21 1998-07-14 Horiba Ltd Pulse processor of x-ray analyzing device
JP2002022846A (en) * 2000-07-05 2002-01-23 Seiko Instruments Inc Energy dispersive x-ray analyzer
JP4229753B2 (en) * 2003-05-15 2009-02-25 日本電子株式会社 Radiation measurement equipment
US7966155B2 (en) * 2004-06-04 2011-06-21 William K. Warburton Method and apparatus for improving detection limits in x-ray and nuclear spectroscopy systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782422B2 (en) * 2015-11-13 2020-09-22 Flir Detection, Inc. Dose rate measurement systems and methods
US11391851B2 (en) 2015-11-13 2022-07-19 Teledyne Flir Detection, Inc. Sealed radiation detector module systems and methods

Also Published As

Publication number Publication date
JP2009229127A (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5043728B2 (en) Pulse processor for radiation measurement
JP5411430B2 (en) Ranging device
JP6321063B2 (en) Fire monitoring system and smoke detector
US8930155B2 (en) Pulse processing device and radiation measuring device
KR970000636B1 (en) Apparatus for detecting a failure in bearings
JP4146647B2 (en) Single photon detection method and single photon detection apparatus
JPH0856160A (en) Abnormality detector for a/d converter
KR101483041B1 (en) Constant fraction discriminator time pickoff apparatus and method thereof
US7528774B2 (en) Apparatus for measuring azimuth by using phase difference and method of using the same
US20120207277A1 (en) X-ray detection signal processing apparatus and method therefor
JP4928502B2 (en) Liquid scintillation counter
EP3226037B1 (en) An xrf analyzer with improved resolution by using micro-reset
US20170059718A1 (en) Signal processing device and radiation measurement device
US7161153B2 (en) Apparatus and method for detecting α-ray
JP6441062B2 (en) Neutron measuring apparatus and neutron measuring method
JP6210906B2 (en) Laser radar equipment
JP2016024102A (en) X-ray detection signal processing unit and x-ray analysis device using the same
US9813038B2 (en) Method and apparatus for automatic gain control
JP2021124475A (en) X-ray analyzer
JP2006284528A (en) Signal processing mechanism
JPH10123052A (en) Nondispersive infrared absorption analyzer and its interference correction method
US20080129562A1 (en) Semiconductor Integrated Circuit Having Jitter Measuring Function
TWI439712B (en) Signal transition detection circuit and method of the same
US7031412B2 (en) Digital signal processing apparatus
JPH05231818A (en) Laser distance measuring device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Ref document number: 5043728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees