JP5037554B2 - LCD panel - Google Patents
LCD panel Download PDFInfo
- Publication number
- JP5037554B2 JP5037554B2 JP2009092113A JP2009092113A JP5037554B2 JP 5037554 B2 JP5037554 B2 JP 5037554B2 JP 2009092113 A JP2009092113 A JP 2009092113A JP 2009092113 A JP2009092113 A JP 2009092113A JP 5037554 B2 JP5037554 B2 JP 5037554B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- pixel electrode
- common electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、焼付率を低減可能な構造の液晶表示パネル及びその開発方法に関する。 The present invention relates to a liquid crystal display panel having a structure capable of reducing a printing rate and a method for developing the same.
図31及び図32はいずれも液晶表示パネルの1画素の構造を示す概略断面図である。図31は電圧無印加時の状態を示し、図32は電圧印加時の状態を示す。 31 and 32 are schematic cross-sectional views showing the structure of one pixel of the liquid crystal display panel. FIG. 31 shows a state when no voltage is applied, and FIG. 32 shows a state when a voltage is applied.
液晶表示パネルは、互いに対向する基板10及び20と、これらの間に封入された、正の誘電率異方性を有するネマティック液晶30とを備えている。基板10では、透明絶縁基板11、例えばガラス基板の一面に、面電極12、誘電体13及び垂直配向層14が積層され、透明絶縁基板11の他面に偏光子15が被着されている。基板20では、透明絶縁基板21、例えばガラス基板の一面に、コモン電極23が形成され、その上に絶縁層24を介して画素電極25が形成されている。絶縁層24及び画素電極25の上には、絶縁層26及び垂直配向層27が積層されている。透明絶縁基板21の他面には、偏光子28が被着されている。偏光子15と28の透過軸は互いに離間して直交している。
The liquid crystal display panel includes
図示矢印方向のバックライト光がこの液晶表示パネルに入射すると、偏光子28を通って直線偏光になる。面電極12、コモン電極23及び画素電極25が同電位のとき、この直線偏光の偏光面は液晶30内で変化しないので、偏光子15を透過できず、暗状態になる。
When backlight light in the direction indicated by the arrow enters the liquid crystal display panel, the light passes through the
図32に示す如く、面電極12とコモン電極23とを同電位にし、画素電極25を上記電位と異なる電位にすると、電界が生ずる。図32中の点線は、電気力線を示している。この電界により、入射光の方向に対し液晶分子が傾くので、複屈折が生じ、この光の一部が偏光子15を透過して、明状態になる。
As shown in FIG. 32, when the
コモン電極23及び画素電極25は遮光性のメタルであり、これらの上方の液晶分子の挙動は表示上問題にならない。
The
面電極12が存在しないと、画素電極25とコモン電極23との中間の液晶分子の傾斜が小さくなって透過率が落ち込む領域が存在する。面電極12はこの部分の横電界を斜め非対称にして透過率落込を防止するのに寄与する。誘電体13は、液晶30中の横電界を強化して、より低い印加電圧で液晶を駆動可能にするためのものである。コモン電極23と画素電極25とは、紙面垂直方向に延び且つ交互に形成されたストライプ電極である。絶縁層24は、コモン電極23と画素電極25とが後述のように上下に重なる部分で短絡するのを防止するためのものである。絶縁層26は焼付率を低減するためのものである。
If the
図33は、基板20に形成された電極パターンの1画素分を示す。図34及び図35はそれぞれ、図33中の画素電極25及びコモン電極23のパターン図である。
FIG. 33 shows one pixel portion of the electrode pattern formed on the
データラインDL1と走査ラインSL1とは、絶縁膜を介して互いに直交している。画素電極25及びコモン電極23はいずれも、ストライプ部と、ストライプ部の端部を繋ぐ周囲部とを有する。ストライプ部は、走査ラインSL1及びデータラインDL1の各々に対し45°傾斜している。
The data line DL1 and the scanning line SL1 are orthogonal to each other through an insulating film. Each of the
走査ラインSL1が高レベルになると、TFT29がオンになって、データラインDL1上の電圧が画素電極25に印加され、画素電極25とコモン電極23のストライプ電極間に電界が生ずる。ストライプ電極の長手方向は、図33の上半分と下半分とで互いに90°異なる。これにより、上半分と下半分とで互いに平行である場合よりも液晶表示パネルの視野角が広くなる。
When the scanning line SL1 becomes high level, the
コモン電極23の周囲突起部は、不図示の隣の画素のコモン電極23に繋がっている。
The peripheral protrusion of the
図36(A)は、図33中の線電極交差付近の部分拡大図である。図36(B)は、画素電極25とコモン電極23との間に電圧が印加された時の電気力線を点線で示す。
FIG. 36A is a partially enlarged view of the vicinity of the line electrode intersection in FIG. FIG. 36B shows a line of electric force when a voltage is applied between the
画素が矩形であることと、画素電極25及びコモン電極23が互いに平行なストライプ部を有することと、画素電極25及びコモン電極23がいずれも一繋がりのものであることから、画素電極25の周囲部とコモン電極23の周囲部とは絶縁部を介し互いに重なる部分を有する。このため、画素電極25とコモン電極23の隣り合う線電極の端部が、絶縁部を介し交差する。例えば、画素電極25の辺251は、周囲部の辺252に繋がり、コモン電極23の辺231は、辺251と平行であるが辺252とは鋭角で交差している。
Since the pixel is rectangular, the
図37は、液晶表示パネルの1画素の画素電極とコモン電極との間に電圧を印加した場合の電極間付近の液晶分子の傾斜を示す概略断面図である。 FIG. 37 is a schematic cross-sectional view showing the inclination of the liquid crystal molecules in the vicinity of the electrode when a voltage is applied between the pixel electrode of one pixel of the liquid crystal display panel and the common electrode.
図32において、画素電極25と液晶30との間の構成が、コモン電極23と液晶30との間の構成と異なるので、焼付きが生ずる原因となる。
In FIG. 32, the configuration between the
また、図36(B)に示す如く、辺252と辺231とが鋭角で交差するので、この付近の電極間の電界が平行部分のそれよりも強くなる。さらに、交差付近の電界の方向が、平行部分のそれと異なる。このようなことから、交差付近の電極間印加電圧に対する透過特性が平行部分のそれと異なって、画質が劣化するとともに、焼付きが生ずる原因となる。
In addition, as shown in FIG. 36B, since the
さらに、図37において、画素電極25の上方に絶縁層26が存在するので、これらの部分に電界が印加されても無駄になり、液晶30に対し効率的に電界を印加することができない。垂直配向層27の絶縁性が低いので、この問題を解決するために絶縁層26を省略すると、焼付きが生ずる原因となる。液晶30に対し画素電極25を剥き出しにすると、さらに焼付きが大きくなるとともに、液晶分子が分解する。また、画素電極25の表面が平坦であるので、透過率との関係で液晶30に対し効果的に電界を印加することができず、表示の高コントラスト化が妨げられていた。
Further, in FIG. 37, since the
液晶表示パネルの開発において、焼付率を所定値以下にするために、液晶表示パネルの構造や材料を変える毎に焼付率を測定すると、1回の測定に例えば48時間要するので、開発期間が長くなる。 In the development of a liquid crystal display panel, if the printing ratio is measured every time the structure or material of the liquid crystal display panel is changed in order to keep the printing ratio below a predetermined value, one measurement takes, for example, 48 hours, so the development period is long. Become.
本発明の目的は、このような点に鑑み、焼付率を低減可能な構造の液晶表示パネル及びその開発期間短縮化を可能にする液晶表示パネル開発方法を提供することにある。 An object of the present invention is to provide a liquid crystal display panel having a structure capable of reducing the printing rate and a liquid crystal display panel development method capable of shortening the development period.
本発明の他の目的は、表示のコントラストを向上させることが可能な液晶表示パネルを提供することにある。 Another object of the present invention is to provide a liquid crystal display panel capable of improving display contrast.
本発明の液晶表示パネルでは、第1基板と第2基板との間に液晶が封入され、上記第1基板は、絶縁基板と、上記絶縁基板の上方に形成された画素電極及びコモン電極を有する液晶表示パネルにおいて、上記第1基板及び上記第2基板には、それぞれ垂直配向膜を有し、上記第2基板の液晶側の主面には、面電極が形成され、上記絶縁基板の液晶側の面を基準として、上記画素電極の位置が上記コモン電極の位置よりも高く、上記画素電極と上記コモン電極とが第1絶縁膜を介して重なり合う部分を有し、上記画素電極と上記コモン電極とが上記第1絶縁膜を介して重なり合う部分により、上記画素電極の表面が凸形となっている。 In the liquid crystal display panel of the present invention, liquid crystal is sealed between a first substrate and a second substrate, and the first substrate has an insulating substrate and a pixel electrode and a common electrode formed above the insulating substrate. In the liquid crystal display panel, each of the first substrate and the second substrate has a vertical alignment film, a surface electrode is formed on a main surface of the second substrate on the liquid crystal side, and the liquid crystal side of the insulating substrate. The pixel electrode is positioned higher than the common electrode, and the pixel electrode and the common electrode overlap with each other through the first insulating film. The pixel electrode and the common electrode The surface of the pixel electrode has a convex shape due to a portion overlapping with the first insulating film.
上記第1絶縁膜は、上記画素電極上と上記コモン電極上とで厚みが実質的に同一であることが好ましい。上記画素電極が第2絶縁膜で覆われ、上記コモン電極と上記画素電極との間の表示領域に上記第2絶縁膜が実質的に形成されていないことが好ましい。 The first insulating film preferably has substantially the same thickness on the pixel electrode and the common electrode. Preferably, the pixel electrode is covered with a second insulating film, and the second insulating film is not substantially formed in a display region between the common electrode and the pixel electrode.
上記画素電極及びコモン電極は、上記第1絶縁膜を介して互いに交差する部分を有し、上記画素電極及び上記コモン電極はいずれも、上記交差部分と連続する互いに平行な線電極部分を有し、上記交差部分の上記画素電極と上記コモン電極の隣り合う辺が互いに鈍角で交差していることが好ましい。 The pixel electrode and the common electrode have a portion that intersects with each other via the first insulating film, and each of the pixel electrode and the common electrode has a line electrode portion that is continuous with the intersecting portion and is parallel to each other. The adjacent sides of the pixel electrode and the common electrode at the intersecting portion preferably intersect at an obtuse angle.
本発明の他の液晶表示パネルでは、第1基板と第2基板との間に液晶が封入され、上記第1基板は、絶縁基板と、上記絶縁基板の上方に形成された画素電極及びコモン電極と、上記画素電極と上記コモン電極とを被う第1絶縁膜とを有する液晶表示パネルにおいて、上記絶縁基板の液晶側の面を基準として、上記画素電極の位置が上記コモン電極の位置よりも高く、上記画素電極と上記コモン電極とが第2絶縁膜を介して重なり合う部分を有し、上記第1絶縁膜は、上記画素電極上と上記コモン電極上とで厚みが実質的に同一である。 In another liquid crystal display panel of the present invention, liquid crystal is sealed between a first substrate and a second substrate, and the first substrate includes an insulating substrate, a pixel electrode and a common electrode formed above the insulating substrate. And a first insulating film covering the pixel electrode and the common electrode, the position of the pixel electrode relative to the position of the common electrode with respect to the liquid crystal side surface of the insulating substrate The pixel electrode and the common electrode have a portion overlapping with the second insulating film interposed therebetween, and the first insulating film has substantially the same thickness on the pixel electrode and the common electrode. .
上記コモン電極は、上記絶縁基板上に形成され、上記画素電極は、上記コモン電極が形成された後に第2絶縁膜を介して形成され、上記第1絶縁膜は、上記画素電極の下方の部分以外の上記第2絶縁膜が除去された後に形成されていることが好ましい。 The common electrode is formed on the insulating substrate, the pixel electrode is formed through a second insulating film after the common electrode is formed, and the first insulating film is a portion below the pixel electrode. Preferably, the second insulating film is formed after the second insulating film is removed.
本発明のさらに他の液晶表示パネルでは、第1基板と第2基板との間に液晶が封入され、上記第1基板は、透明絶縁基板と、上記透明絶縁基板の上方に形成され絶縁膜を介し互いに交差する部分を有する画素電極及びコモン電極とを備え、上記画素電極及び上記コモン電極はいずれも、上記交差部分と連続する互いに平行な線電極部分を有し、上記交差部分の上記画素電極と上記コモン電極の隣り合う辺が互いに鈍角で交差している。 In still another liquid crystal display panel according to the present invention, liquid crystal is sealed between a first substrate and a second substrate, and the first substrate is formed above the transparent insulating substrate and the transparent insulating substrate. A pixel electrode and a common electrode having portions intersecting each other, and each of the pixel electrode and the common electrode has a line electrode portion that is parallel to the intersection portion and is parallel to the pixel portion. And adjacent sides of the common electrode cross each other at an obtuse angle.
高さ方向を無視した平面上について、上記交差部分の上記隣り合う辺が、上記平行線分の間を通る直線に関し実質的に対称であることが好ましい。 It is preferable that the adjacent sides of the intersecting portion are substantially symmetric with respect to a straight line passing between the parallel line segments on a plane ignoring the height direction.
上記交差部分の上記隣り合う辺のいずれについても、上記絶縁基板の上下方向に関し上記画素電極の辺と上記コモン電極の辺とが重なっていないことことが好ましい。 It is preferable that the side of the pixel electrode does not overlap the side of the common electrode with respect to the vertical direction of the insulating substrate for any of the adjacent sides of the intersection.
本発明の液晶表示パネルの開発方法では、第1基板と第2基板との間に液晶が封入され、上記第1基板に画素電極が形成され、上記第1基板又は上記第2基板にコモン電極が形成された画素を有する液晶表示パネルに対するものであって、上記画素電極と上記コモン電極との間に交流電圧成分と直流電圧成分Vdcとの和である信号電圧を印加し、上記交流電圧成分の振幅Vac及び上記直流電圧成分Vdcを変化させて実質的に最適直流成分変動幅ΔVdcを測定し、上記最適直流成分変動幅ΔVdcが所定値以下になるように上記液晶表示パネルの構成又は構成材料を決定し、ここに、上記最適直流成分変動幅ΔVdcは、ΔVdc=|Vdcb−Vdcw|と表され、Vdcbは、上記振幅Vacを黒表示用交流電圧振幅に固定し上記直流電圧成分Vdcを変化させた場合に、上記画素の透過率振幅が最小となる上記直流電圧成分Vdcの値であり、Vdcwは、上記振幅Vacを白表示用交流電圧振幅に固定し上記直流電圧成分Vdcを変化させた場合に、上記画素の透過率振幅が最小となる上記直流電圧成分Vdcの値である。上記所定値は0.5V以下の値であることが好ましい。 In the method for developing a liquid crystal display panel of the present invention, liquid crystal is sealed between a first substrate and a second substrate, a pixel electrode is formed on the first substrate, and a common electrode is formed on the first substrate or the second substrate. A signal voltage that is a sum of an alternating voltage component and a direct voltage component Vdc is applied between the pixel electrode and the common electrode, and the alternating voltage component is applied. Of the liquid crystal display panel so that the optimum DC component fluctuation width ΔVdc is substantially measured by changing the amplitude Vac and the DC voltage component Vdc, and the optimum DC component fluctuation width ΔVdc is not more than a predetermined value. Where the optimum DC component fluctuation width ΔVdc is expressed as ΔVdc = | Vdcb−Vdcw |, where Vdcb changes the DC voltage component Vdc while fixing the amplitude Vac to the black display AC voltage amplitude. If you let The value of the DC voltage component Vdc that minimizes the transmittance amplitude of the pixel, and Vdcw is the pixel when the amplitude Vac is fixed to the white display AC voltage amplitude and the DC voltage component Vdc is changed. Is the value of the DC voltage component Vdc that minimizes the transmittance amplitude. The predetermined value is preferably a value of 0.5 V or less.
本発明の液晶表示パネルにより、第1及びコモン電極間に同一電圧を印加した場合に、画素電極の表面が平坦である場合よりも液晶分子をより傾斜させることが可能になり、表示のコントラストが向上する。 According to the liquid crystal display panel of the present invention, when the same voltage is applied between the first and common electrodes, the liquid crystal molecules can be tilted more than when the surface of the pixel electrode is flat, and the display contrast is improved. improves.
本発明の他の液晶表示パネルによれば、画素電極とコモン電極との間に矩形交流電圧を印加した場合に、画素電極の上方とコモン電極の上方とで電気的状態がほぼ同一になって、例えば図31のように上記画素電極上と上記コモン電極上とで厚みが異なる場合よりも、焼付きが低減される。 According to another liquid crystal display panel of the present invention, when a rectangular AC voltage is applied between the pixel electrode and the common electrode, the electrical state is substantially the same above the pixel electrode and above the common electrode. For example, the image sticking is reduced as compared with the case where the thickness is different between the pixel electrode and the common electrode as shown in FIG.
本発明のさらに他の液晶表示パネルによれば、鋭角で交差する場合よりも、電気力線の集中が緩和されて電界強度が大きくなるのが抑制され、表示画質が向上するとともに、焼付きが低減される。 According to still another liquid crystal display panel of the present invention, the concentration of the electric field lines is reduced and the electric field strength is suppressed from being increased compared to the case of intersecting at an acute angle. Reduced.
高さ方向を無視した平面上について、上記交差部分の上記隣り合う辺が、上記平行線分の間を通る直線に関し実質的に対称である場合には、電界ベクトルの方向が交差部分の電界ベクトルの方向が平行部分のそれと平行になるので、表示画質がさらに向上するとともに、焼付きがさらに低減される。 When the adjacent side of the intersecting portion is substantially symmetrical with respect to a straight line passing between the parallel line segments on a plane ignoring the height direction, the direction of the electric field vector is the electric field vector of the intersecting portion. Since the direction is parallel to that of the parallel portion, the display image quality is further improved and the image sticking is further reduced.
本発明の液晶表示パネル開発方法によれば、焼付率との相関度が高い最適直流成分変動幅ΔVdcを短時間で容易に測定することができるので、最適直流成分変動幅ΔVdcを用いることにより、焼付率が所望の値以下の液晶表示パネルを開発するための期間を短縮することが可能となる。 According to the liquid crystal display panel development method of the present invention, since the optimum DC component fluctuation width ΔVdc having a high correlation with the printing ratio can be easily measured in a short time, by using the optimum DC component fluctuation width ΔVdc, It is possible to shorten a period for developing a liquid crystal display panel having a printing ratio of a desired value or less.
焼付きを人が認識できないようにするためには、焼付率を、室内の通常照明下の場合には6%以下、暗室内の場合には3%以下にしなければならない。 In order to prevent people from recognizing image sticking, the image sticking rate must be 6% or less when the room is under normal illumination and 3% or less when the room is in a dark room.
上記所定値は、例えば0.5V以下の値であり、上記所定値が0.5Vのとき焼付率が6%、上記所定値が0.2Vのとき焼付率が3%であることを確認した。 The predetermined value is, for example, a value of 0.5 V or less, and it was confirmed that the seizure rate was 6% when the predetermined value was 0.5V, and the seizure rate was 3% when the predetermined value was 0.2V. .
本発明の他の目的、構成及び効果は以下の説明から明らかになる。 Other objects, configurations and effects of the present invention will become apparent from the following description.
以下、図面を参照して本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[第1実施形態]最初に、焼付率を低減可能な構造又は材料を用いた液晶表示パネルの開発期間短縮化を可能にする液晶表示パネル開発方法を説明する。 [First Embodiment] First, a liquid crystal display panel development method capable of shortening the development period of a liquid crystal display panel using a structure or material capable of reducing the printing rate will be described.
図1は、本発明の方法に用いられる液晶表示装置の概略回路図である。図1では簡単化のために、画素アレイが3行6列の場合を示している。 FIG. 1 is a schematic circuit diagram of a liquid crystal display device used in the method of the present invention. For the sake of simplicity, FIG. 1 shows a case where the pixel array has 3 rows and 6 columns.
この回路自体は、従来と同一である。データラインDL1、走査ラインSL1、TFT29、画素電極25及びコモン電極23は、例えば図31に示す如く形成されている。画素電極25と対向する電極は、このコモン電極23と、図31に示す面電極12との両方である。走査ライン及びデータラインはそれぞれ、走査ドライバ31及びデータドライバ32の出力端に接続されている。制御回路33は、ピクセルクロックCLK及び水平同期信号HSYNCに基づいてデータドライバ32を制御するとともに、ビデオ信号VSをデータドライバ32に供給し、水平同期信号HSYNC及び垂直同期信号VSYNCに基づいて走査ドライバ31を制御する。走査ドライバ31により、画素アレイの行が順次選択され、選択された行にデータドライバ32から表示データ(階調電圧)が供給される。
This circuit itself is the same as the conventional one. The data line DL1, the scanning line SL1, the
図2は、焼付率説明図である。 FIG. 2 is an explanatory diagram of the printing ratio.
例えば、表示データが64階調、「白」が第64階調、「黒」が第1階調である場合を考える。焼付率は次のようにして測定される。 For example, consider the case where the display data is 64 gradations, “white” is the 64th gradation, and “black” is the first gradation. The seizure rate is measured as follows.
(A)白(第64階調)を表示させて輝度Bmを測定する。 (A) White (64th gradation) is displayed and the luminance Bm is measured.
(B)次に、白と黒の固定パターンを例えば48時間表示させる。 (B) Next, a fixed pattern of black and white is displayed for 48 hours, for example.
(C)この直後に中間調(第32階調)を表示させて、上記(B)で白を表示していた領域と黒を表示していた領域との輝度Bmw及びBmbを測定する。焼付率は、次式で計算される。 (C) Immediately after this, halftone (32nd gradation) is displayed, and the luminances Bmw and Bmb between the area displaying white and the area displaying black in (B) are measured. The seizure rate is calculated by the following equation.
焼付率=100(Bmw−Bmb)/Bm
上記(C)において、焼付きを人が認識できないようにするためには、焼付率を、室内の通常照明下の場合には6%以下、暗室内の場合には3%以下にしなければならない。
Baking rate = 100 (Bmw−Bmb) / Bm
In (C) above, in order to prevent people from recognizing seizure, the seizure rate must be 6% or less when the room is under normal illumination and 3% or less when the room is in a dark room. .
焼付率は、液晶表示パネルの構造や構成材料により異なる。液晶表示パネルの開発において、焼付率を所定値以下にするために、液晶表示パネルの構造や材料を変える毎に焼付率を測定すると、1回の測定に例えば48時間要するので、開発期間が長くなる。そこで、焼付率と相関度が高い物理量であって、短時間で測定できるものを探すことを考える。 The image sticking rate varies depending on the structure and material of the liquid crystal display panel. In the development of a liquid crystal display panel, if the printing ratio is measured every time the structure or material of the liquid crystal display panel is changed in order to keep the printing ratio below a predetermined value, one measurement takes, for example, 48 hours, so the development period is long. Become. Therefore, it is considered to search for a physical quantity that has a high correlation with the printing rate and can be measured in a short time.
液晶画素には、その劣化を防止するために矩形交流電圧が印加される。図3は、図32の画素電極25とコモン電極23との間及び画素電極25と面電極12との間に印加される電圧波形を示す。周波数は30Hzである。
A rectangular AC voltage is applied to the liquid crystal pixels in order to prevent the deterioration. FIG. 3 shows voltage waveforms applied between the
交流電圧印加によりフリッカが生ずるのを防止するため、すなわち透過率が周期的に変化するのを防止するために、液晶画素印加電圧には直流電圧成分が加えられる。矩形交流電圧の振幅及び直流電圧成分をそれぞれVac及びVdcで表す。 In order to prevent the occurrence of flicker due to the application of the AC voltage, that is, to prevent the transmittance from changing periodically, a DC voltage component is added to the liquid crystal pixel application voltage. The amplitude and DC voltage component of the rectangular AC voltage are represented by Vac and Vdc, respectively.
交流振幅Vacを固定し、直流成分Vdcを段階的に変化させた場合の液晶表示パネル透過率を測定した。図4〜図12は、交流振幅Vacを黒表示用電圧である2Vに固定し、直流成分Vdcを−3V、−2V、−1V、−0.5V、0V、0.5V、1V、2V及び3Vにした場合のそれぞれの透過率変動を示す。図4に示す如く、透過率変動幅をΔTで表す。 The transmittance of the liquid crystal display panel was measured when the AC amplitude Vac was fixed and the DC component Vdc was changed stepwise. 4 to 12, the AC amplitude Vac is fixed to 2V which is a black display voltage, and the DC component Vdc is set to -3V, -2V, -1V, -0.5V, 0V, 0.5V, 1V, 2V and Each transmittance variation when 3V is set is shown. As shown in FIG. 4, the transmittance fluctuation range is represented by ΔT.
図13は、Vac=2Vの場合の直流成分Vdcと透過率変動幅ΔTとの関係を示すグラフである。このグラフから、透過率変動幅ΔTが最小となる直流成分Vdcの値は−0.38Vと推定される。 FIG. 13 is a graph showing the relationship between the DC component Vdc and the transmittance fluctuation width ΔT when Vac = 2V. From this graph, it is estimated that the value of the DC component Vdc at which the transmittance fluctuation range ΔT is minimum is −0.38V.
さらに、交流振幅Vacが白表示用電圧である7Vと中間調表示用電圧(2+7)/2=4.5Vの場合に、透過率変動幅ΔTが最小値ΔTminとなる直流成分Vdcを上記同様にして求めた。これらの結果を、図14に示す。交流振幅Vacが白表示用電圧と黒表示用電圧であるときの直流成分Vdcの差をΔVdcで表す。実際の液晶表示装置では直流成分Vdcが固定値であるので、最適直流成分変動幅ΔVdcが狭いほどフリッカが弱くなる。 Further, when the AC amplitude Vac is 7 V, which is the white display voltage, and the halftone display voltage (2 + 7) /2=4.5 V, the DC component Vdc where the transmittance variation width ΔT becomes the minimum value ΔTmin is set in the same manner as described above. Asked. These results are shown in FIG. The difference between the DC components Vdc when the AC amplitude Vac is the white display voltage and the black display voltage is represented by ΔVdc. In an actual liquid crystal display device, the direct current component Vdc has a fixed value, so that the flicker becomes weaker as the optimum direct current component fluctuation width ΔVdc is narrower.
図15は、液晶表示パネルの構造や材料を変えて焼付率及び最適直流成分変動幅ΔVdcを測定し、両者の関係を表したグラフである。このグラフから、焼付率と最適直流成分変動幅ΔVdcとの相関度が高いことが判る。また、焼付率が上記6%以下であるためには、最適直流成分変動幅ΔVdcが0.5V以下でなければならず、焼付率が上記3%以下であるためには、最適直流成分変動幅ΔVdcが0.2V以下でなければならないことが判る。 FIG. 15 is a graph showing the relationship between the printing ratio and the optimum DC component fluctuation width ΔVdc measured by changing the structure and materials of the liquid crystal display panel. From this graph, it can be seen that the degree of correlation between the seizure rate and the optimum DC component fluctuation range ΔVdc is high. Further, in order for the seizure rate to be 6% or less, the optimum DC component fluctuation range ΔVdc must be 0.5 V or less, and in order for the seizure rate to be 3% or less, the optimum DC component variation range. It can be seen that ΔVdc must be 0.2V or less.
最適直流成分変動幅ΔVdcは短時間で容易に測定することができるので、ΔVdcを用いることにより、焼付率が所望の値以下の液晶表示パネルを開発するための期間を大幅に短縮することが可能となる。 Since the optimum DC component fluctuation range ΔVdc can be easily measured in a short time, using ΔVdc can significantly shorten the period for developing a liquid crystal display panel with a printing rate less than the desired value. It becomes.
なお、図31において、面電極12を用いずに、画素電極25とコモン電極23を用いた構成、及び、コモン電極23を用いずに、画素電極25と面電極12とを用いた構成であっても、最適直流成分変動幅ΔVdcと焼付率との相関度は高く、その他の構成の液晶表示パネルについても同様の相関関係があると考えられる。
In FIG. 31, the configuration using the
[第2実施形態]図16及び図17はいずれも、焼付率を低減可能な本発明の第2実施形態の液晶画素の構成を示す概略断面図である。図16は電圧無印加時の状態を示し、図17は電圧印加時の状態を示す。 [Second Embodiment] FIGS. 16 and 17 are schematic sectional views showing the structure of a liquid crystal pixel according to a second embodiment of the present invention capable of reducing the printing rate. FIG. 16 shows a state when no voltage is applied, and FIG. 17 shows a state when a voltage is applied.
この画素を有する液晶パネルは、基板20Aの構成が図22の基板20のそれと異なっている。他の構成は、図22のそれと同一である。
In the liquid crystal panel having this pixel, the configuration of the
図18は、基板20Aの製造工程図である。図18中、右端部はコモン電極23Aと画素電極25Aとが絶縁層24Aを介し重なっている部分に関する。
FIG. 18 is a manufacturing process diagram of the
(A)フォトリソグラフィー技術により、透明絶縁基板21上にメタルのコモン電極23Aが形成される。
(A) A metal
(B)透明絶縁基板21上に絶縁層24が被着される。
(B) An insulating
(C)フォトリソグラフィー技術により、絶縁層24上に画素電極25Aが形成される。
(C) A
(D)画素電極25Aをマスクとして絶縁層24がエッチングされ、画素電極25Aの真下の部分のみ絶縁層24Aが残される。
(D) The insulating
(E)透明絶縁基板21上に絶縁層26Aが被着される。
(E) An insulating
(F)絶縁層26A上に垂直配向層27が積層される。
(F) The
このようにして基板20Aを形成することにより、画素電極25A上の絶縁層26Aの厚みとコモン電極23A上の絶縁層26Aの厚みとが実質的に同一になるので、図17に示す如く画素電極25Aとコモン電極23Aとの間に矩形交流電圧を印加した場合に、コモン電極23Aの上方と画素電極25Aの上方とで電気的状態がほぼ同一になって、図31の構成の液晶表示パネルよりも焼付きが低減される。換言すれば、図15の最適直流成分変動幅ΔVdcがより小さくなって、焼付率が低くなる。
By forming the
絶縁層24A及び26Aは例えば、SiNx、SiO2、レジスト又はアクリル樹脂のいずれかである。試作においては、絶縁層24A及び26AとしてSiNxを用い、垂直配向層27としてJALS204(JSR社)を用い、液晶30としてZLI4535(メルク・ジャパン社)を用い、試作品の焼付率低減効果が確認された。
Insulating
[第3実施形態]図19は、焼付率を低減可能な、本発明の第3実施形態の液晶画素の電極パターン図であり、図33と類似している。 [Third Embodiment] FIG. 19 is an electrode pattern diagram of a liquid crystal pixel according to a third embodiment of the present invention capable of reducing the printing ratio, and is similar to FIG.
この電極パターンは、例えば図16の基板20A又は図31の基板20に形成されている。
This electrode pattern is formed on, for example, the
図20及び図21はそれぞれ、図19中の画素電極25A及びコモン電極23Aのパターン図であり、それぞれ図34及び図35と類似している。
20 and 21 are pattern diagrams of the
画素が矩形であることと、画素電極25A及びコモン電極23Aが互いに平行なストライプ部を有することと、画素電極25A及びコモン電極23Aがいずれも一繋がりのものであることから、画素電極25Aの周囲部とコモン電極23Aの周囲部とは、絶縁膜を介し互いに重なる部分を有する。このため、画素電極25Aとコモン電極23Aの隣り合う線電極の端部が、絶縁部を介し交差する。例えば、画素電極25Aの辺251とコモン電極23Aの辺231とは互いに平行であり、辺251及び辺231にそれぞれ連続する辺252と辺232とが交差する。
Since the pixel is rectangular, the
図22(A)は、この電極交差付近の拡大図である。図22(B)は、画素電極25Aとコモン電極23Aとの間に電圧が印加された時の電気力線を点線で示す。
FIG. 22A is an enlarged view of the vicinity of this electrode intersection. FIG. 22B shows dotted lines of electric lines when a voltage is applied between the
辺252と辺232とが鈍角で互いに交差しているので、図36(A)に示すように辺252と辺231とが鋭角で交差する場合よりも、電気力線の集中が緩和されて電界強度が大きくなるのが抑制される。
Since the
また、辺251と辺231との間を通る線SAに関し辺251及び252と辺231及び232とが対称になっている。これにより、辺252と辺232の間の電界ベクトルの方向は、辺251と辺231との間のそれと平行になる。
Further, the
このようなことから、電極交差付近の透過特性の急変分布が緩和されて、表示画質が向上するとともに、焼付きが低減される。他の電極交差付近についても上記同様である。 For this reason, the sudden change distribution of the transmission characteristics in the vicinity of the electrode intersection is relaxed, the display image quality is improved, and the burn-in is reduced. The same applies to the vicinity of other electrode intersections.
電極パターン以外は上記試作例と同一にして、図19の電極パターンを用いた液晶パネルと図33の電極パターンを用いた液晶パネルとを試作し、図19の電極パターンを用いた液晶パネルの方が焼付率が低くなることを確認した。 A liquid crystal panel using the electrode pattern of FIG. 19 and a liquid crystal panel using the electrode pattern of FIG. 33 were made in the same manner as the above prototype except for the electrode pattern, and the liquid crystal panel using the electrode pattern of FIG. Confirmed that the seizure rate was low.
[第4実施形態]図23は、焼付率を低減可能な、本発明の第4実施形態の液晶画素の電極パターン図であり、図19と類似している。図24は、図23中のコモン電極23Bのパターン図である。画素電極25Aは、図20のそれと同一である。
[Fourth Embodiment] FIG. 23 is an electrode pattern diagram of a liquid crystal pixel according to a fourth embodiment of the present invention capable of reducing the printing rate, and is similar to FIG. FIG. 24 is a pattern diagram of the
コモン電極23Bの周囲部には、コモン電極23Bの一体性を確保しつつ切除部23B1〜23B8が形成されている。これら切除部23B1〜23B8の位置は、コモン電極23Bと画素電極25Dの、絶縁体を介した交差部付近である。
Cutout portions 23B1 to 23B8 are formed around the
この切除部が無い場合には、電圧印加時にこの部分と画素電極25Aとの間の非表示領域で電界が生じてその付近の表示領域の液晶分子の配列に影響を与える。切除部によりこの影響がなくなるので、上記第3実施形態の場合よりも表示画質が向上すると共に、焼付きが低減される。
If there is no cut-out portion, an electric field is generated in the non-display region between this portion and the
[第5実施形態]図25は、焼付率を低減可能な、本発明の第5実施形態の液晶画素の電極パターン図であり、図33と類似している。図26は、図25中のコモン電極23Cのパターン図である。画素電極25は、図34のそれと同一である。
[Fifth Embodiment] FIG. 25 is an electrode pattern diagram of a liquid crystal pixel according to a fifth embodiment of the present invention capable of reducing the printing ratio, and is similar to FIG. FIG. 26 is a pattern diagram of the common electrode 23C in FIG. The
コモン電極23Cは、図24の場合と同様に、コモン電極23Cの一体性を確保しつつ切除部23B1〜23B8が形成されている。これにより、図23の構成と比べて、上記第5実施形態と同じ理由で表示画質が向上すると共に、焼付きが低減される。 As in the case of FIG. 24, the common electrode 23C has cut portions 23B1 to 23B8 formed while ensuring the integrity of the common electrode 23C. Thereby, compared with the structure of FIG. 23, a display image quality improves for the same reason as the said 5th Embodiment, and image sticking is reduced.
[第6実施形態]図27は、本発明の第6実施形態の、隣り合う2つの液晶画素の電極パターン図である。両画素は、同一パターンを有する。 [Sixth Embodiment] FIG. 27 is an electrode pattern diagram of two adjacent liquid crystal pixels according to a sixth embodiment of the present invention. Both pixels have the same pattern.
コモン電極23Dと画素電極25Dの枠部は、絶縁膜を介し互いに重なっている。画素電極25Dのストライプ電極の下方及び線電極間の下方に、コモン電極23Dのストライプ電極部が形成されており、その線密度は画素電極25Dのそれの2倍である。
The frame portions of the
図28は、図27中のA−A線に沿った断面拡大図である。 FIG. 28 is an enlarged sectional view taken along line AA in FIG.
図32の液晶画素と異なる点は、画素電極25Dの線電極部が凸形であることと、絶縁層26Dが画素電極25D上のみに形成され、コモン電極23Dと画素電極25Dの線電極間表示領域に絶縁層が形成されていないことである。垂直配向層27は絶縁層26Dよりも薄いので、図28ではこれを太線で示している。
32 is different from the liquid crystal pixel of FIG. 32 in that the line electrode portion of the
画素電極25Dの線電極部が凸形であることから、その面が中央線から両側へ傾斜している。上記凸形に形成するために、図32と異なり、画素電極25Dの線電極部下方にも、画素電極25Dの線電極部より細幅の、コモン電極23Dの線部が形成されている。この凸形を強調するために、図27のTFT29を作る時に形成されるチャンネル保護膜31が、コモン電極23Dの線部上方に残されている。チャンネル保護膜31の幅は、コモン電極23Dの線部のそれよりも細い。
Since the line electrode portion of the
これにより、画素電極25Dの線電極部が土手形となるので、画素電極25Dとコモン電極23Dとの間に電圧を印加した場合に、電気力線が図28中の点線で示すようになる。すなわち、画素電極25Dの傾斜面付近の電気力線がこの面に垂直になるので、液晶分子の傾斜が、透明絶縁基板21の面の法線に対しより大きくなり、図32の場合よりも白表示の透過率が増す。したがって、表示のコントラストが向上する。
As a result, the line electrode portion of the
また、画素電極25Dと絶縁層26Dのパターンが同一で画素電極25Dとコモン電極23Dの間の表示領域に絶縁層26Dが存在しないので、図32の場合よりも液晶分子に対し電界が有効利用され、同じ印加電圧の場合に図32の場合よりもコントラストが向上する。
In addition, since the
さらに、液晶が画素電極25Dに直接接触しないので、液晶の分解が防止されると共に、焼付きが低減される。
Further, since the liquid crystal is not in direct contact with the
図29及び図30は、基板20Dの製造工程を示す。各図は、図27中のB−B線に沿った断面に対応している。次に、これについて説明する。
29 and 30 show the manufacturing process of the
(A)フォトリソグラフィ技術により、透明絶縁基板21上にメタルのコモン電極23D及び走査(ゲート)ラインSL1が形成される。
(A) A metal
(B)透明絶縁基板21上に絶縁層24、真性半導体膜32及びチャンネル保護膜31が積層される。フォトリソグラフィ技術により、走査ラインSL1とコモン電極23Dの上方のみにチャンネル保護膜31が残される。
(B) The insulating
(D)半導体膜32上にn+半導体膜33、導電膜25D及び絶縁層26Dが積層され、これらが同一パターンで食刻されて、走査ラインSL1の上方にTFT29のソースSとドレインDとが形成されると同時に、コモン電極23Dの線部上方に、画素電極25Dの線電極部及び絶縁層26Dが形成される。画素電極25D並びにTFT29の電極は、3層の導電膜25a、25b及び25cで形成されている。導電膜25a〜25cは例えば、Ti/Al/Tiである。電極25DとしてAl膜のみ用いるとこれがn+半導体膜33内に拡散するので、これを避けるためにTi膜が用いられ、Ti膜のみ用いると抵抗率が高くなるので、Al膜も用いられている。絶縁層26Dは、DVDで形成される窒化シリコン膜又は酸化シリコン膜である。
(D) An n +
なお、画素電極25Dとして2層のTi/Alを用い、絶縁層26Dとして窒化アルミニウムを用いれば、スパッタ装置でこれらを連続的に成膜することができるので、工程数が削減される。また、絶縁層26Dとしては、パターニングで用いられるフォトレジストを残存させたものであってもよい。
Note that if two layers of Ti / Al are used for the
(E)絶縁層24上及び26上に、太線で示す垂直配向層27が被着される。
(E) A
本第6実施形態によれば、画素電極25Dの土手形線電極部及びその上の絶縁層26DがTFT29と同時に形成されるので、画素電極25D及び絶縁層26Dを形成するために工程数を増加する必要がない。
According to the sixth embodiment, since the bank line electrode portion of the
10、20、20A 基板
11、21 透明絶縁基板
12 面電極
13 誘電体
14、27 垂直配向層
15、28 偏光子
23、23A〜23D コモン電極
231、232、251、252 辺
23B1〜23B8 切除部
24、24A、26、26A、26D 絶縁層
25、25A、25D 画素電極
25a〜25c 導電膜
29 TFT
30 液晶
31 チャンネル保護膜
32 半導体膜
33 n+半導体膜
DL1 データライン
SL1 走査ライン
10, 20,
30
Claims (4)
上記第1基板及び上記第2基板には、それぞれ垂直配向膜を有し、
上記第2基板の液晶側の主面には、面電極が形成され、
上記絶縁基板の液晶側の面を基準として、上記画素電極の位置が上記コモン電極の位置よりも高く、上記画素電極と上記コモン電極とが第1絶縁膜を介して重なり合う部分を有し、
上記画素電極と上記コモン電極とが上記第1絶縁膜を介して重なり合う部分により、上記画素電極の表面が凸形となっている、ことを特徴とする液晶表示パネル。 In a liquid crystal display panel having a liquid crystal sealed between a first substrate and a second substrate, the first substrate having an insulating substrate, a pixel electrode and a common electrode formed above the insulating substrate,
Each of the first substrate and the second substrate has a vertical alignment film,
A surface electrode is formed on the main surface of the second substrate on the liquid crystal side,
The position of the pixel electrode is higher than the position of the common electrode with respect to the liquid crystal side surface of the insulating substrate, and the pixel electrode and the common electrode have a portion overlapping with each other through the first insulating film,
A liquid crystal display panel, wherein the pixel electrode has a convex surface due to a portion where the pixel electrode and the common electrode overlap with each other through the first insulating film.
上記画素電極及び上記コモン電極はいずれも、上記交差部分と連続する互いに平行な線電極部分を有し、
上記交差部分の上記画素電極と上記コモン電極の隣り合う辺が互いに鈍角で交差している、ことを特徴とする請求項1記載の液晶表示パネル。 The pixel electrode and the common electrode have portions that cross each other via the first insulating film,
Both the pixel electrode and the common electrode have line electrode portions that are parallel to each other and that are continuous with the intersecting portion.
The liquid crystal display panel according to claim 1, wherein adjacent sides of the pixel electrode and the common electrode at the intersection intersect each other at an obtuse angle.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092113A JP5037554B2 (en) | 2009-04-06 | 2009-04-06 | LCD panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092113A JP5037554B2 (en) | 2009-04-06 | 2009-04-06 | LCD panel |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000331570A Division JP4368515B2 (en) | 2000-10-31 | 2000-10-31 | LCD panel |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011259627A Division JP5222389B2 (en) | 2011-11-28 | 2011-11-28 | LCD panel |
JP2011259628A Division JP2012073640A (en) | 2011-11-28 | 2011-11-28 | Liquid crystal display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009187022A JP2009187022A (en) | 2009-08-20 |
JP5037554B2 true JP5037554B2 (en) | 2012-09-26 |
Family
ID=41070254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009092113A Expired - Fee Related JP5037554B2 (en) | 2009-04-06 | 2009-04-06 | LCD panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5037554B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100474194B1 (en) * | 1996-03-14 | 2005-08-01 | 세이코 엡슨 가부시키가이샤 | Liquid crystal devices and electronic devices using them |
JPH10186351A (en) * | 1996-12-24 | 1998-07-14 | Hitachi Ltd | Liquid crystal display device |
DE19861477B4 (en) * | 1997-05-30 | 2014-02-13 | Samsung Display Co., Ltd. | liquid-crystal display |
JP3019053B2 (en) * | 1997-12-25 | 2000-03-13 | 日本電気株式会社 | Liquid crystal display device and method of manufacturing the same |
KR100293809B1 (en) * | 1998-05-29 | 2001-10-26 | 박종섭 | Ips-va mode liquid crystal display having multi domain |
JP2000250065A (en) * | 1999-02-26 | 2000-09-14 | Matsushita Electric Ind Co Ltd | Liquid crystal image display device and production of semiconductor device for image display device |
-
2009
- 2009-04-06 JP JP2009092113A patent/JP5037554B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009187022A (en) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4368515B2 (en) | LCD panel | |
KR100737882B1 (en) | Substrate for a liquid crystal display device, liquid crystal display device having it, and driving method of a liquid crystal display device | |
US7688393B2 (en) | Liquid crystal display device with a buffer capacitor electrode disposed in a non-pixel electrode region | |
KR100875323B1 (en) | Liquid crystal display device and driving method thereof | |
KR101147090B1 (en) | Liquid Crystal Display Device | |
KR102287833B1 (en) | Method of driving display panel and display apparatus for performing the same | |
US8355104B2 (en) | Liquid crystal display device | |
US20110193769A1 (en) | Liquid crystal display device | |
US8581819B2 (en) | Apparatus and method for driving liquid crystal display device | |
KR20150089265A (en) | Liquid crystal display | |
WO2014185122A1 (en) | Liquid crystal display device | |
US8614721B2 (en) | Liquid crystal display device and potential setting method for the same | |
WO2008018235A1 (en) | Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate | |
WO2011024966A1 (en) | Liquid crystal display | |
JP2006201594A (en) | Liquid crystal display | |
JP5037554B2 (en) | LCD panel | |
JP5222389B2 (en) | LCD panel | |
JP2006139295A (en) | Liquid crystal display | |
US20160203798A1 (en) | Liquid crystal display device having at least three electrodes in each pixel area | |
JP2012073640A (en) | Liquid crystal display panel | |
JP2006330430A (en) | Liquid crystal display device | |
KR20060102220A (en) | Display apparatus | |
KR101074378B1 (en) | Method for supplying reference voltage and Driving method for Liquid Crystal Display using the same | |
JP2010243968A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5037554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |