JP2006201594A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP2006201594A
JP2006201594A JP2005014342A JP2005014342A JP2006201594A JP 2006201594 A JP2006201594 A JP 2006201594A JP 2005014342 A JP2005014342 A JP 2005014342A JP 2005014342 A JP2005014342 A JP 2005014342A JP 2006201594 A JP2006201594 A JP 2006201594A
Authority
JP
Japan
Prior art keywords
liquid crystal
width
subpixel
pixel
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005014342A
Other languages
Japanese (ja)
Inventor
Masumi Kubo
真澄 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005014342A priority Critical patent/JP2006201594A/en
Publication of JP2006201594A publication Critical patent/JP2006201594A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display in which a problem that a contour of an image gets blurred double even when an operating system is driven hardly occurs and which is equipped with pixel division structure. <P>SOLUTION: The liquid crystal display is equipped with a plurality of pixels each of which has a liquid crystal layer and a plurality of electrodes for applying voltage to the liquid crystal layer. Each pixel has a 1st subpixel and a 2nd subpixel which are capable of applying different voltage to respective liquid crystal layers and in which at a certain gradation, voltage of higher effective value than that of the liquid crystal layer of the 2nd subpixel is applied to the liquid crystal layer of the 1st subpixel. Starting response speed of luminance of the 1st subpixel when prescribed voltage is applied to the 1st subpixel is slow than starting response speed of luminance of the 2nd subpixel when prescribed voltage is applied to the 2nd subpixel. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、液晶表示装置に関し、特に動画を表示する用途に好適に用いられる液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device suitably used for displaying moving images.

近年、液晶表示装置(以下、「LCD」と言う。)が広く利用されるようになっている。これまでの主流は、誘電異方性が正のネマチック液晶をツイスト配向させたTN型LCDだった。このTN型LCDには、液晶分子の配向に起因する視角依存性が大きいという問題があった。   In recent years, liquid crystal display devices (hereinafter referred to as “LCD”) have been widely used. The mainstream so far has been TN type LCDs in which nematic liquid crystal with positive dielectric anisotropy is twisted. This TN type LCD has a problem that the viewing angle dependency due to the orientation of liquid crystal molecules is large.

そこで視角依存性を改善するために配向分割垂直配向型LCDが開発され、その利用が広まりつつある。例えば特許文献1には、配向分割垂直配向型液晶表示装置の1つであるMVA型液晶表示装置が開示されている。このMVA型液晶表示装置は、一対の電極間に設けられた垂直配向型液晶層を用いてノーマリーブラック(NB)モードで表示を行うLCDであり、ドメイン規制手段(例えばスリットまたは突起)を設け、それぞれの画素において電圧印加時に液晶分子が複数の異なる方向に倒れる(傾斜する)ように構成されている。   Therefore, in order to improve the viewing angle dependency, an alignment division vertical alignment type LCD has been developed and its use is spreading. For example, Patent Document 1 discloses an MVA type liquid crystal display device which is one of alignment division vertical alignment type liquid crystal display devices. This MVA type liquid crystal display device is an LCD which performs display in a normally black (NB) mode using a vertical alignment type liquid crystal layer provided between a pair of electrodes, and is provided with domain regulating means (for example, slits or protrusions). In each pixel, the liquid crystal molecules are configured to fall (tilt) in a plurality of different directions when a voltage is applied.

最近では、液晶テレビだけでなく、PC用モニタや携帯端末機器(携帯電話やPDAなど)においても動画情報を表示するニーズが急速に高まっている。LCDで動画を高品位で表示するためには、液晶層の応答時間を短く(応答速度を速く)する必要があり、1垂直走査期間(典型的には1フレーム)内で所定の階調に到達することが要求される。なお、「垂直走査期間」とは、ある走査線が選択され、次にその走査線が選択されるまでの期間と定義することにする。液晶表示装置における1垂直走査期間は、ノンインターレース駆動用の信号の場合には1フレーム期間であり、インターレース駆動用の信号の場合に1フィールド期間に対応する。   Recently, there is a rapidly increasing need for displaying moving image information not only on a liquid crystal television but also on a PC monitor and a mobile terminal device (such as a mobile phone and a PDA). In order to display a moving image with high quality on the LCD, it is necessary to shorten the response time of the liquid crystal layer (to increase the response speed), and to achieve a predetermined gradation within one vertical scanning period (typically one frame). It is required to reach. The “vertical scanning period” is defined as a period from when a certain scanning line is selected until the next scanning line is selected. One vertical scanning period in the liquid crystal display device is one frame period in the case of a signal for non-interlace driving, and corresponds to one field period in the case of a signal for interlace driving.

MVA型LCDについては、例えば、特許文献1に黒−白間の応答時間を10msec以下にできることが開示されている。また、画素内に突起間の距離が異なる領域を設けることによって応答速度の異なる領域を設け、開口率を低下させることなく、見掛けの応答速度を改善できると記載されている(例えば特許文献1の図107〜図110参照)。   For an MVA type LCD, for example, Patent Document 1 discloses that the response time between black and white can be 10 msec or less. In addition, it is described that by providing regions with different distances between protrusions in a pixel, regions having different response speeds can be provided, and the apparent response speed can be improved without lowering the aperture ratio (for example, Patent Document 1). 107-110).

また、一方、LCDの応答特性を改善する駆動方法として、表示すべき階調に対応する電圧(所定の階調電圧)よりも高い電圧(「オーバーシュート電圧」という。)を印加する方法(「オーバーシュート駆動」という。)が知られている。オーバーシュート電圧(以下「OS電圧」という。)を印加することによって、中間調表示における応答特性を改善することができる。例えば、特許文献2には、オーバーシュート駆動(以下、「OS駆動」という。)されるMVA型LCDが開示されている。なお、特許文献2には、黒表示状態から高輝度中間調表示状態に切替わる際にはOS電圧を印加すべきでないと記載されている(例えば、特許文献2の図8参照)。これは、黒表示状態から高輝度中間調に切替わる際に、黒表示状態から低輝度中間調表示または白表示状態に切替わる際と同様にOS電圧(目標の透過率を与える電圧の1.25倍の電圧)を印加すると、透過率がオーバーシュートするためである、と記載されている。
特許第2947350号公報 特開2000−231091号公報 特開2004−062146号公報
On the other hand, as a driving method for improving the response characteristics of the LCD, a method of applying a voltage (referred to as “overshoot voltage”) higher than a voltage (predetermined gradation voltage) corresponding to the gradation to be displayed (“ "Overshoot drive") is known. By applying an overshoot voltage (hereinafter referred to as “OS voltage”), response characteristics in halftone display can be improved. For example, Patent Document 2 discloses an MVA type LCD that is overshoot driven (hereinafter referred to as “OS drive”). In Patent Document 2, it is described that the OS voltage should not be applied when switching from the black display state to the high luminance halftone display state (see, for example, FIG. 8 of Patent Document 2). This is because when switching from the black display state to the high luminance halftone, as in the case of switching from the black display state to the low luminance halftone display or white display state, the OS voltage (1. It is described that the transmittance overshoots when a voltage (25 times higher) is applied.
Japanese Patent No. 2947350 JP 2000-231091 A JP 2004-062146 A

しかしながら、本発明者の検討によると、上述したMVA型LCDなどの配向分割垂直配向型LCDにOS駆動を適用すると、新たな問題が発生することが分かった。この問題を図20(a)および(b)を参照しながら説明する。   However, according to the study of the present inventor, it has been found that when OS driving is applied to the alignment-divided vertical alignment type LCD such as the above-mentioned MVA type LCD, a new problem occurs. This problem will be described with reference to FIGS. 20 (a) and 20 (b).

図20(a)および(b)は、それぞれ、黒い(例えば0階調)背景90の中を中間調(例えば32/255階調)の四角形92を移動させた場合の表示の様子を模式的に示す図である。図20(a)は従来のMVA型LCDを通常の駆動方法で駆動した場合を示し、図20(b)は従来のMVA型LCDをOS駆動した場合を示している。なお、「32/255階調」とは、階調表示をγ2.2に設定した場合において、黒表示時(V0を印加時)の輝度を0、白表示時(V255を印加時)の輝度を1としたときに輝度が(32/255)2.2となる階調であり、そのときの階調電圧をV32と表記する。 FIGS. 20A and 20B are schematic views of a display when a halftone (for example, 32/255 gradation) square 92 is moved in a black (for example, 0 gradation) background 90, respectively. FIG. FIG. 20A shows a case where a conventional MVA type LCD is driven by a normal driving method, and FIG. 20B shows a case where a conventional MVA type LCD is driven by OS. Note that “32/255 gradation” means that, when the gradation display is set to γ 2.2 , the luminance during black display (when V0 is applied) is 0, and the luminance during white display (when V255 is applied). The gradation is such that the luminance is (32/255) 2.2 when set to 1, and the gradation voltage at that time is expressed as V32.

OS駆動を行わない場合、配向分割垂直配向型LCDの応答速度が遅いために、図20(a)に模式的に示すように、四角形92の移動方向側のエッジ(端辺)92aが明瞭に観察されないことがある。一方、OS駆動方法を行うと、図20(b)に模式的に示すように、応答速度が改善され移動方向のエッジ92aは明瞭に観察されるものの、エッジ92aから少し遅れる部分に暗い帯92bが観察されるという現象が起こることがあった。   When OS driving is not performed, the response speed of the alignment-divided vertical alignment type LCD is slow. Therefore, as schematically shown in FIG. 20A, the edge 92a on the moving direction side of the quadrangle 92 is clear. May not be observed. On the other hand, when the OS driving method is performed, as schematically shown in FIG. 20B, the response speed is improved and the edge 92a in the moving direction is clearly observed, but the dark band 92b is slightly behind the edge 92a. There was a phenomenon that was observed.

本発明者がこの原因を種々検討した結果、この現象は従来のTN型LCDにOS駆動方法を適用した場合には見られない新たな問題であり、配向分割垂直配向型LCDにおいて画素内に線状(帯状)に配置した配向規制手段(ドメイン規制手段)によって配向分割を行っていることに起因していることがわかった。   As a result of various investigations of the cause by the present inventors, this phenomenon is a new problem that cannot be seen when the OS driving method is applied to a conventional TN type LCD. It was found that this was caused by the alignment division being performed by the alignment regulating means (domain regulating means) arranged in a shape (band shape).

また、画素が供給されたある1つの表示信号電圧に対して、第1輝度となる第1副画素と、第1輝度と異なる第2輝度となる第2副画素とを備える構造(画素分割構造)を有する場合にOS駆動を行うと、第1副画素と第2副画素とに対するOS電圧の効果が異なり、その結果、画像の輪郭が2重にぼやけるという問題が発生することがある。   Also, a structure (pixel division structure) including a first sub-pixel having a first luminance and a second sub-pixel having a second luminance different from the first luminance with respect to a certain display signal voltage supplied with a pixel. If the OS drive is performed when the first subpixel and the second subpixel are provided, the effect of the OS voltage on the first subpixel and the second subpixel may be different, and as a result, a problem may occur that the contour of the image is blurred twice.

本発明は上記諸点に鑑みてなされたものであり、その目的の1つは、高品位の動画表示が可能な配向分割垂直配向型LCDを提供することにある。   The present invention has been made in view of the above points, and one of its purposes is to provide an alignment-divided vertical alignment type LCD capable of displaying high-quality moving images.

本発明の他の目的は、OS駆動をした場合にも画像の輪郭が2重にぼやけるという問題が発生し難い、画素分割構造を備える液晶表示装置を提供することにある。   Another object of the present invention is to provide a liquid crystal display device having a pixel division structure that hardly causes the problem that the outline of an image is blurred twice even when the OS is driven.

本発明の液晶表示装置は、それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有する複数の画素を備え、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第1副画素および第2副画素であって、ある階調において前記第1副画素の前記液晶層に前記第2副画素の前記液晶層よりも高い実効値の電圧が印加される第1副画素および第2副画素を有し、所定の電圧を前記第1副画素に印加したときの前記第1副画素の輝度の立上がり応答速度は、当該所定の電圧を前記第2副画素に印加したときの前記第2副画素の輝度の立上がり応答速度よりも遅いことを特徴とし、そのことによって、OS駆動をした場合にも画像の輪郭が2重にぼやけるという問題が発生し難い。   The liquid crystal display device of the present invention includes a plurality of pixels each having a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer, and each of the plurality of pixels has a different voltage across the liquid crystal layer. The first sub-pixel and the second sub-pixel can be applied with a voltage having an effective value higher than that of the liquid crystal layer of the second sub-pixel in the liquid crystal layer of the first sub-pixel at a certain gradation. The first sub-pixel has a first sub-pixel and a second sub-pixel to be applied, and the rising response speed of the luminance of the first sub-pixel when a predetermined voltage is applied to the first sub-pixel The second subpixel is slower than the rising response speed of the luminance when applied to two subpixels, and this causes a problem that the outline of the image is double blurred even when the OS is driven. It is hard to do.

ある実施形態において、前記液晶層は垂直配向型の液晶層であって、前記第1副画素および前記第2副画素のそれぞれは、第1電極と、前記液晶層を介して前記第1電極に対向する第2電極と、前記液晶層の前記第1電極側に設けられ、第1の幅を有する第1配向規制手段と、前記液晶層の前記第2電極側に設けられ、第2の幅を有する第2配向規制手段と、前記第1配向規制手段と前記第2配向規制手段との間に規定され、第3の幅を有する液晶領域とを有し、前記第1副画素の前記第3の幅は、前記第2副画素の前記第3の幅よりも大きい。   In one embodiment, the liquid crystal layer is a vertical alignment type liquid crystal layer, and each of the first subpixel and the second subpixel is connected to the first electrode via the liquid crystal layer. A second alignment electrode, a first alignment regulating means provided on the first electrode side of the liquid crystal layer and having a first width, and a second width provided on the second electrode side of the liquid crystal layer. And a liquid crystal region having a third width defined between the first alignment restricting means and the second alignment restricting means, and the first sub-pixel of the first sub-pixel. The width of 3 is larger than the third width of the second subpixel.

ある実施形態において、前記第1副画素の面積は前記第2副画素の面積よりも小さい。   In one embodiment, the area of the first subpixel is smaller than the area of the second subpixel.

ある実施形態において、前記第2副画素の前記第3の幅は2μm以上14μm以下である。前記第2副画素の前記第3の幅も2μm以上14μm以下であることが好ましい。   In one embodiment, the third width of the second subpixel is not less than 2 μm and not more than 14 μm. The third width of the second subpixel is preferably 2 μm or more and 14 μm or less.

ある実施形態において、前記第1配向規制手段は前記第1の幅を有する帯状の形状を有し、前記第2配向規制手段は前記第2の幅を有する帯状の形状を有し、前記液晶領域は前記第3の幅を有する帯状の形状を有する。   In one embodiment, the first orientation regulating means has a strip shape having the first width, the second orientation regulating means has a strip shape having the second width, and the liquid crystal region. Has a strip-like shape having the third width.

ある実施形態において、前記第1配向規制手段がリブであり、前記第2配向規制手段は前記第2電極に設けられたスリットである。   In one embodiment, the first orientation regulating means is a rib, and the second orientation regulating means is a slit provided in the second electrode.

ある実施形態において、前記第1の幅が4μm以上20μm以下であり、前記第2の幅が4μm以上20μm以下である。   In one embodiment, the first width is 4 μm or more and 20 μm or less, and the second width is 4 μm or more and 20 μm or less.

ある実施形態において、前記第1電極が対向電極であり、前記第2電極が画素電極である。   In one embodiment, the first electrode is a counter electrode, and the second electrode is a pixel electrode.

ある実施形態において、中間調を表示する際に、所定の中間階調に対応する予め決められた階調電圧よりも高いオーバーシュート電圧を印加することができる駆動回路を更に備える。   In one embodiment, the apparatus further includes a drive circuit capable of applying an overshoot voltage higher than a predetermined gradation voltage corresponding to a predetermined intermediate gradation when displaying a halftone.

本発明の電子機器は、上記のいずれかの液晶表示装置と、テレビジョン放送を受信する回路とを備えることを特徴とする。   An electronic apparatus according to the present invention includes any one of the liquid crystal display devices described above and a circuit that receives a television broadcast.

本発明の他の液晶表示装置は、それぞれが、第1電極と、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極の間に設けられた垂直配向型液晶層とを有する複数の画素を備え、前記液晶層の前記第1電極側に設けられ、第1の幅を有する第1配向規制手段と、前記液晶層の前記第2電極側に設けられ、第2の幅を有する第2配向規制手段と、前記第1配向規制手段と前記第2配向規制手段との間に規定され、第3の幅を有する液晶領域とを有し、前記第3の幅が2μm以上14μm以下であることを特徴とする。   In another liquid crystal display device of the present invention, each includes a first electrode, a second electrode facing the first electrode, and a vertical alignment type liquid crystal layer provided between the first electrode and the second electrode. A first alignment regulating means having a first width, provided on the second electrode side of the liquid crystal layer, and provided on the second electrode side of the liquid crystal layer. And a liquid crystal region having a third width defined between the first alignment regulating means and the second alignment regulating means, wherein the third width is It is 2 μm or more and 14 μm or less.

ある実施形態において、前記第1配向規制手段は前記第1の幅を有する帯状の形状を有し、前記第2配向規制手段は前記第2の幅を有する帯状の形状を有し、前記液晶領域は前記第3の幅を有する帯状の形状を有する。   In one embodiment, the first orientation regulating means has a strip shape having the first width, the second orientation regulating means has a strip shape having the second width, and the liquid crystal region. Has a strip-like shape having the third width.

ある実施形態において、前記第3の幅は12μm以下であることが好ましい。前記第3の幅は8μm以下であることがさらに好ましい。   In one embodiment, the third width is preferably 12 μm or less. More preferably, the third width is 8 μm or less.

本発明のさらに他の液晶表示装置は、それぞれが、第1電極と、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極の間に設けられた垂直配向型液晶層とを有する複数の画素を備え、前記液晶層の前記第1電極側に設けられ、第1の幅を有する第1配向規制手段と、前記液晶層の前記第2電極側に設けられ、第2の幅を有する第2配向規制手段と、前記第1配向規制手段と前記第2配向規制手段との間に規定され、第3の幅を有する液晶領域とを有し、前記液晶領域は、前記第1配向規制手段に隣接し第1の応答速度を有する第1液晶領域と、前記第2配向規制手段に隣接し第2の応答速度を有する第2液晶領域と、前記第1液晶領域と前記第2液晶領域との間に規定され、前記第1および第2の応答速度よりも遅い第3の応答速度を有する第3液晶領域とを有し、前記第3液晶領域内において、黒表示状態から1垂直走査期間に32/255階調の透過率に到達する電圧を印加した後1垂直走査期間に相当する時間が経過したときの透過率が黒表示状態の透過率の2倍以下の領域の幅が2μm以下であることを特徴とする。   Still another liquid crystal display device according to the present invention includes a first electrode, a second electrode facing the first electrode, and a vertical alignment type liquid crystal provided between the first electrode and the second electrode. A plurality of pixels having a layer, provided on the first electrode side of the liquid crystal layer, provided on the second electrode side of the liquid crystal layer, and provided on the second electrode side of the liquid crystal layer, A second alignment regulating unit having a width of 2, a liquid crystal region having a third width defined between the first alignment regulating unit and the second alignment regulating unit, wherein the liquid crystal region is A first liquid crystal region having a first response speed adjacent to the first alignment control means; a second liquid crystal region having a second response speed adjacent to the second alignment control means; and the first liquid crystal region; A third response defined between the second liquid crystal region and slower than the first and second response speeds. A third liquid crystal region having a speed, and within the third liquid crystal region, after applying a voltage reaching a transmittance of 32/255 gradations in one vertical scanning period from the black display state, in one vertical scanning period The width of the region where the transmittance when the corresponding time has elapsed is not more than twice the transmittance in the black display state is 2 μm or less.

ある実施形態において、前記第1配向規制手段は前記第1の幅を有する帯状の形状を有し、前記第2配向規制手段は前記第2の幅を有する帯状の形状を有し、前記液晶領域は前記第3の幅を有する帯状の形状を有する。   In one embodiment, the first orientation regulating means has a strip shape having the first width, the second orientation regulating means has a strip shape having the second width, and the liquid crystal region. Has a strip-like shape having the third width.

ある実施形態において、1垂直走査期間が16.7msecである。   In one embodiment, one vertical scan period is 16.7 msec.

ある実施形態において、前記第3の幅は2μm以上14μm以下である。前記第3の幅が12μm以下であることが好ましく、8μm以下であることがさらに好ましい。   In one embodiment, the third width is not less than 2 μm and not more than 14 μm. The third width is preferably 12 μm or less, and more preferably 8 μm or less.

ある実施形態において、前記第1配向規制手段がリブであり、前記第2配向規制手段は前記第2電極に設けられたスリットである。   In one embodiment, the first orientation regulating means is a rib, and the second orientation regulating means is a slit provided in the second electrode.

ある実施形態において、前記第1の幅が4μm以上20μm以下であり、前記第2の幅が4μm以上20μm以下である。   In one embodiment, the first width is 4 μm or more and 20 μm or less, and the second width is 4 μm or more and 20 μm or less.

ある実施形態において、前記第1電極が対向電極であり、前記第2電極が画素電極である。   In one embodiment, the first electrode is a counter electrode, and the second electrode is a pixel electrode.

ある実施形態において、前記液晶層の厚さが3μm未満である。   In one embodiment, the thickness of the liquid crystal layer is less than 3 μm.

ある実施形態において、前記第2の幅/前記液晶層の厚さは3以上である。   In one embodiment, the second width / the thickness of the liquid crystal layer is 3 or more.

ある実施形態において、前記第3の幅/前記第2の幅は1.5以下である。   In one embodiment, the third width / the second width is 1.5 or less.

ある実施形態において、前記液晶層を介して互いに対向するように配置された一対の偏光板を有し、前記一対の偏光板の透過軸は互いに略直交し、一方の透過軸は表示面の水平方向に配置され、前記第1配向規制手段および前記第2配向規制手段は、それぞれの延設方向が前記一方の透過軸と略45°を成すように配置されている。   In one embodiment, the liquid crystal layer has a pair of polarizing plates arranged to face each other, the transmission axes of the pair of polarizing plates are substantially orthogonal to each other, and one transmission axis is horizontal to the display surface The first orientation regulating means and the second orientation regulating means are arranged such that each extending direction forms approximately 45 ° with the one transmission axis.

ある実施形態において、中間調を表示する際に、所定の中間階調に対応する予め決められた階調電圧よりも高いオーバーシュート電圧を印加することができる駆動回路を更に備える。   In one embodiment, the apparatus further includes a drive circuit capable of applying an overshoot voltage higher than a predetermined gradation voltage corresponding to a predetermined intermediate gradation when displaying a halftone.

本発明のさらに他の液晶表示装置は、それぞれが、第1電極と、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極の間に設けられた垂直配向型液晶層とを有する複数の画素を備え、前記液晶層の前記第1電極側に設けられ、第1の幅を有する帯状の第1配向規制手段と、前記液晶層の前記第2電極側に設けられ、第2の幅を有する帯状の第2配向規制手段と、前記第1配向規制手段と前記第2配向規制手段との間に規定され、第3の幅を有する帯状の液晶領域とを有し、前記第3の幅が2μm以上14μm以下であって、前記液晶層の厚さが3μm未満である。   Still another liquid crystal display device according to the present invention includes a first electrode, a second electrode facing the first electrode, and a vertical alignment type liquid crystal provided between the first electrode and the second electrode. A plurality of pixels having a layer, provided on the first electrode side of the liquid crystal layer, and provided on a side of the second electrode of the liquid crystal layer and a first strip-shaped alignment means having a first width. , A strip-shaped second alignment regulating means having a second width, and a strip-shaped liquid crystal region having a third width defined between the first alignment regulating means and the second alignment regulating means. The third width is not less than 2 μm and not more than 14 μm, and the thickness of the liquid crystal layer is less than 3 μm.

本発明による液晶表示装置の駆動方法は、上記のいずれかの液晶表示装置の駆動方法であって、前の垂直走査期間の表示階調よりも高い中間階調を表示する際に、当該中間階調に対応する予め決められた階調電圧よりも高いオーバーシュート電圧を印加する工程を包含する。   The driving method of the liquid crystal display device according to the present invention is any one of the above-described driving methods of the liquid crystal display device, and when displaying an intermediate gray level higher than the display gray level of the previous vertical scanning period, Including a step of applying an overshoot voltage higher than a predetermined gradation voltage corresponding to the tone.

ある実施形態において、前記オーバーシュート電圧は、表示の輝度が1垂直走査期間に相当する時間内に当該中間階調に対応する所定の輝度に到達するように設定されている。   In one embodiment, the overshoot voltage is set so that the luminance of the display reaches a predetermined luminance corresponding to the intermediate gradation within a time corresponding to one vertical scanning period.

本発明による電子機器は、上記のいずれかの液晶表示装置を備えることを特徴とする。   An electronic apparatus according to the present invention includes any one of the liquid crystal display devices described above.

ある実施形態において、電子機器はテレビジョン放送を受信する回路をさらに備える。   In an embodiment, the electronic device further includes a circuit that receives a television broadcast.

本発明によると、OS駆動をした場合にも画像の輪郭が2重にぼやけるという問題が発生し難い、画素分割構造を備えるLCDが提供される。   According to the present invention, there is provided an LCD having a pixel division structure that hardly causes the problem that the outline of an image is double blurred even when the OS is driven.

また、本発明によると、OS駆動方法を適用した場合に高品位の動画表示が可能な配向分割垂直配向型LCDが提供される。   In addition, according to the present invention, there is provided an alignment division vertical alignment type LCD capable of displaying a high-quality moving image when the OS driving method is applied.

本発明のLCDは、例えば、テレビジョン放送を受信する回路を備える液晶テレビとして好適に用いられる。また、パーソナルコンピュータやPDAなど動画を表示する用途に用いられる電子機器に好適に用いられる。   The LCD of the present invention is suitably used as, for example, a liquid crystal television provided with a circuit for receiving television broadcasting. Moreover, it is used suitably for the electronic device used for the use which displays a moving image, such as a personal computer and PDA.

以下、図面を参照しながら本発明による実施形態のLCDおよびその駆動方法を説明する。   Hereinafter, an LCD according to an embodiment of the present invention and a driving method thereof will be described with reference to the drawings.

まず、本発明による実施形態の配向分割垂直配向型LCDの基本的な構成を図1(a)から(c)を参照しながら説明する。   First, a basic configuration of an alignment division vertical alignment type LCD according to an embodiment of the present invention will be described with reference to FIGS.

本発明による実施形態のLCDは、第1電極11と、第1電極11に対向する第2電極12と、第1電極11と第2電極12の間に設けられた垂直配向型液晶層13とを有する複数の画素を備える。垂直配向型液晶層13は、電圧無印加時に、誘電異方性が負の液晶分子を第1電極11および第2電極12の面に略垂直(例えば87°以上90°以下)に配向させたものである。典型的には、第1電極11および第2電極12のそれぞれの液晶層13側の表面に垂直配向膜(不図示)を設けることによって得られる。なお、配向規制手段としてリブ(突起)などを設けた場合、液晶分子はリブなどの液晶層側の表面に対して略垂直に配向することになる。   The LCD according to the embodiment of the present invention includes a first electrode 11, a second electrode 12 facing the first electrode 11, a vertical alignment type liquid crystal layer 13 provided between the first electrode 11 and the second electrode 12, and A plurality of pixels. The vertical alignment type liquid crystal layer 13 aligns liquid crystal molecules having negative dielectric anisotropy substantially perpendicular to the surfaces of the first electrode 11 and the second electrode 12 (for example, 87 ° or more and 90 ° or less) when no voltage is applied. Is. Typically, it is obtained by providing a vertical alignment film (not shown) on the surface of each of the first electrode 11 and the second electrode 12 on the liquid crystal layer 13 side. When ribs (projections) are provided as alignment regulating means, the liquid crystal molecules are aligned substantially perpendicular to the surface of the liquid crystal layer side such as ribs.

液晶層13の第1電極11側には第1配向規制手段(21、31、41)が設けられており、液晶層11の第2電極12側には第2配向規制手段(22、32、42)が設けられている。第1配向規制手段と第2配向規制手段との間に規定される液晶領域においては、液晶分子13aは、第1配向規制手段および第2配向規制手段からの配向規制力を受け、第1電極11と第2電極12との間に電圧が印加されると、図中に矢印で示した方向に倒れる(傾斜する)。すなわち、それぞれの液晶領域において液晶分子は一様な方向に倒れるので、それぞれの液晶領域はドメインとみなすことができる。本明細書における、配向規制手段は上記特許文献1および2に記載されているドメイン規制手段に対応する。   First alignment regulating means (21, 31, 41) is provided on the first electrode 11 side of the liquid crystal layer 13, and second alignment regulating means (22, 32, 41) is provided on the second electrode 12 side of the liquid crystal layer 11. 42). In the liquid crystal region defined between the first alignment regulating means and the second alignment regulating means, the liquid crystal molecules 13a receive the alignment regulating force from the first alignment regulating means and the second alignment regulating means, and receive the first electrode. When a voltage is applied between the second electrode 12 and the second electrode 12, it falls (inclined) in the direction indicated by the arrow in the figure. That is, since the liquid crystal molecules are tilted in a uniform direction in each liquid crystal region, each liquid crystal region can be regarded as a domain. In this specification, the orientation regulating means corresponds to the domain regulating means described in Patent Documents 1 and 2 above.

第1配向規制手段および第2配向規制手段(これらを総称して「配向規制手段」と呼ぶことがある。)は各画素内で、それぞれ帯状に設けられており、図1(a)から(c)は帯状の配向規制手段の延設方向に直交する方向における断面図である。各配向規制手段のそれぞれの両側に液晶分子13aが倒れる方向が互いに180°異なる液晶領域(ドメイン)が形成される。   The first alignment regulating means and the second alignment regulating means (these may be collectively referred to as “orientation regulating means”) are provided in a strip shape within each pixel, and FIG. c) is a cross-sectional view in a direction orthogonal to the extending direction of the strip-shaped orientation regulating means. Liquid crystal regions (domains) in which the directions in which the liquid crystal molecules 13a fall are different from each other by 180 ° are formed on both sides of each alignment regulating means.

図1(a)に示すLCD10Aは、第1配向規制手段としてリブ21を有し、第2配向規制手段として第2電極12に設けられたスリット(開口部)22を有している。リブ21およびスリット22はそれぞれ帯状(短冊状)に延設されている。リブ21はその側面21aに略垂直に液晶分子13aを配向させることにより、液晶分子13aをリブ21の延設方向に直交する方向に配向させるように作用する。スリット22は、第1電極11と第2電極12との間に電位差が形成されたときに、スリット22の端辺近傍の液晶層13に斜め電界を生成し、スリット22の延設方向に直交する方向に液晶分子13aを配向させるように作用する。リブ21とスリット22とは、一定の間隔をあけて互いに平行に配置されており、互いに隣接するリブ21とスリット22との間に液晶領域(ドメイン)が形成される。   The LCD 10A shown in FIG. 1A has ribs 21 as first alignment regulating means, and has a slit (opening) 22 provided in the second electrode 12 as second alignment regulating means. Each of the ribs 21 and the slits 22 extends in a strip shape. The rib 21 orients the liquid crystal molecules 13a substantially perpendicular to the side surface 21a, thereby acting to orient the liquid crystal molecules 13a in a direction perpendicular to the extending direction of the ribs 21. The slit 22 generates an oblique electric field in the liquid crystal layer 13 near the edge of the slit 22 when a potential difference is formed between the first electrode 11 and the second electrode 12, and is orthogonal to the extending direction of the slit 22. It acts to align the liquid crystal molecules 13a in the direction in which the liquid crystal molecules are aligned. The ribs 21 and the slits 22 are arranged in parallel to each other with a certain distance therebetween, and a liquid crystal region (domain) is formed between the ribs 21 and the slits 22 adjacent to each other.

図1(b)に示すLCD10Bは、第1配向規制手段および第2配向規制手段としてそれぞれリブ31とリブ32とを有している点において、図1(a)のLCD10Aと異なる。リブ31とリブ32とは、一定の間隔をあけて互いに平行に配置されており、リブ31の側面31aおよびリブ32の側面32aに液晶分子13aを略垂直に配向させるように作用することによって、これらの間に液晶領域(ドメイン)が形成される。   The LCD 10B shown in FIG. 1 (b) is different from the LCD 10A of FIG. 1 (a) in that it has ribs 31 and ribs 32 as first orientation regulating means and second orientation regulating means, respectively. The ribs 31 and the ribs 32 are arranged in parallel with each other at a predetermined interval, and act so as to align the liquid crystal molecules 13a substantially vertically on the side surfaces 31a of the ribs 31 and the side surfaces 32a of the ribs 32. A liquid crystal region (domain) is formed between them.

図1(c)に示すLCD10Cは、第1配向規制手段および第2配向規制手段としてそれぞれスリット41とスリット42とを有している点において、図1(a)のLCD10Aと異なる。スリット41とスリット42とは、第1電極11と第2電極12との間に電位差が形成されたときに、スリット41および42の端辺近傍の液晶層13に斜め電界を生成し、スリット41および42の延設方向に直交する方向に液晶分子13aを配向させるように作用する。スリット41とスリット42とは、一定の間隔をあけて互いに平行に配置されており、これらの間に液晶領域(ドメイン)が形成される。   The LCD 10C shown in FIG. 1C is different from the LCD 10A shown in FIG. 1A in that each of the LCD 10C includes a slit 41 and a slit 42 as a first alignment regulating means and a second alignment regulating means. The slit 41 and the slit 42 generate an oblique electric field in the liquid crystal layer 13 in the vicinity of the end sides of the slits 41 and 42 when a potential difference is formed between the first electrode 11 and the second electrode 12. The liquid crystal molecules 13a are aligned in a direction perpendicular to the extending direction of the liquid crystal molecules 42 and 42. The slit 41 and the slit 42 are arranged in parallel to each other with a predetermined interval, and a liquid crystal region (domain) is formed between them.

上述したように、第1配向規制手段と第2配向規制手段として、リブまたはスリットを任意の組み合わせで用いることができる。第1電極11と第2電極12は液晶層13を介して互いに対向する電極であればよく、典型的には一方が対向電極であり、他方が画素電極である。以下では、第1電極11が対向電極であり、第2電極12が画素電極である場合について、第1配向規制手段としてリブ21を有し、第2配向規制手段として画素電極に設けられたスリット22を有するLCD(図1(a)のLCD10Aに対応)を例に本発明の実施形態を説明する。図1(a)に示したLCD10Aの構成を採用すると、製造工程の増加を最小にできるという利点が得られる。画素電極にスリットを設けても付加的な工程は必要なく、一方、対向電極については、リブを設ける方がスリットを設けるよりも工程数の増加が少ない。もちろん、本発明は、配向規制手段としてリブだけを用いる構成、あるいはスリットだけを用いる構成にも適用できる。   As described above, ribs or slits can be used in any combination as the first orientation regulating means and the second orientation regulating means. The first electrode 11 and the second electrode 12 may be electrodes that face each other with the liquid crystal layer 13 interposed therebetween. Typically, one is a counter electrode and the other is a pixel electrode. Hereinafter, in the case where the first electrode 11 is a counter electrode and the second electrode 12 is a pixel electrode, a rib 21 is provided as the first alignment regulating means, and the slit provided in the pixel electrode as the second alignment regulating means The embodiment of the present invention will be described by taking an LCD having 22 (corresponding to the LCD 10A in FIG. 1A) as an example. When the configuration of the LCD 10A shown in FIG. 1A is adopted, an advantage that an increase in the manufacturing process can be minimized can be obtained. Even if the pixel electrode is provided with a slit, no additional process is required. On the other hand, for the counter electrode, the number of processes is less increased when the rib is provided than when the slit is provided. Of course, the present invention can be applied to a configuration using only ribs as an orientation regulating means, or a configuration using only slits.

本発明者は、種々検討した結果、図20(b)を参照しながら説明した上記の問題は、画素内に帯状に配置した第1配向規制手段および第2配向規制手段によって配向分割を行っていることに起因していることを見出し、第1配向規制手段と第2配向規制手段との間に規定される液晶領域の幅を14μm以下とすることによって、上記問題の発生を抑制できることを見出した。以下にこの問題の原因と本発明のLCDの効果を詳細に説明する。   As a result of various studies, the present inventor has solved the above problem described with reference to FIG. 20B by performing alignment division by the first alignment regulating means and the second alignment regulating means arranged in a strip shape in the pixel. And the occurrence of the above problem can be suppressed by setting the width of the liquid crystal region defined between the first alignment regulating means and the second alignment regulating means to 14 μm or less. It was. The cause of this problem and the effect of the LCD of the present invention will be described in detail below.

まず、図2および図3を参照しながら、本発明による実施形態のLCDの基本構成を説明する。図2は本発明によるLCD100の断面構造を模式的に示す部分断面図であり、図3はLCD100の画素部100aの平面図である。LCD100は図1(a)のLCD10Aと同様の基本構成を有するので、共通する構成要素は共通の参照符号で示す。   First, the basic configuration of the LCD according to the embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a partial cross-sectional view schematically showing a cross-sectional structure of the LCD 100 according to the present invention, and FIG. 3 is a plan view of the pixel portion 100a of the LCD 100. Since the LCD 100 has the same basic configuration as the LCD 10A of FIG. 1A, common constituent elements are denoted by common reference numerals.

LCD100は、第1基板(例えばガラス基板)10aと第2基板(例えばガラス基板)10bとの間に垂直配向型液晶層13を有している。第1基板10aの液晶層13側の表面には対向電極11が形成されており、その上にさらにリブ21が形成されている。リブ21上を含む対向電極11の液晶層13側表面のほぼ全面に垂直配向膜(不図示)が設けられている。リブ21は図3に示すように、帯状に延設されており、隣接するリブ21は互いに平行に配設されており、その間隔(ピッチ)Pは一定であり、リブ21の幅(延設方向に直交する方向の幅)W1も一定である。   The LCD 100 includes a vertical alignment type liquid crystal layer 13 between a first substrate (for example, a glass substrate) 10a and a second substrate (for example, a glass substrate) 10b. A counter electrode 11 is formed on the surface of the first substrate 10a on the liquid crystal layer 13 side, and a rib 21 is further formed thereon. A vertical alignment film (not shown) is provided on almost the entire surface of the counter electrode 11 including the rib 21 on the liquid crystal layer 13 side. As shown in FIG. 3, the ribs 21 are extended in a strip shape, the adjacent ribs 21 are arranged in parallel to each other, the interval (pitch) P is constant, and the width of the ribs 21 (extension) The width W1 in the direction orthogonal to the direction is also constant.

第2基板(例えばガラス基板)10bの液晶層13側の表面には、ゲートバスライン(走査線)およびソースバスライン(信号線)51とTFT(不図示)が設けられており、これらを覆う層間絶縁膜52が形成されている。この層間絶縁膜52上に画素電極12が形成されている。ここでは、厚さが1.5μm以上3.5μm以下の透明樹脂膜を用いて平坦な表面を有する層間絶縁膜52を設けており、このことによって、画素電極12をゲートバスラインおよび/またはソースバスラインと部分的に重ねて配置することが可能となり、開口率を向上できるという利点が得られる。   On the surface of the second substrate (for example, glass substrate) 10b on the liquid crystal layer 13 side, gate bus lines (scanning lines), source bus lines (signal lines) 51, and TFTs (not shown) are provided to cover these. An interlayer insulating film 52 is formed. A pixel electrode 12 is formed on the interlayer insulating film 52. Here, an interlayer insulating film 52 having a flat surface is provided using a transparent resin film having a thickness of 1.5 μm or more and 3.5 μm or less, whereby the pixel electrode 12 is connected to a gate bus line and / or a source. It becomes possible to partially overlap the bus line, and the advantage that the aperture ratio can be improved is obtained.

画素電極12には帯状のスリット22が形成されており、スリット22を含む画素電極12上のほぼ全面に垂直配向膜(不図示)が形成されている。スリット22は、図3に示すように、帯状に延設されており、隣接するスリット22は互いに平行に配設されており、且つ、隣接するリブ21の間隔を略二等分するように配置されている。スリット22の幅(延設方向に直交する方向の幅)W2は一定である。上述のスリットやリブの形状およびこれらの配置は、製造プロセスのばらつきや、基板を貼り合わせる際の位置合わせ誤差などの影響で、設計値からずれることがあり、上記の説明はこれらを排除するものではない。   A strip-shaped slit 22 is formed in the pixel electrode 12, and a vertical alignment film (not shown) is formed on almost the entire surface of the pixel electrode 12 including the slit 22. As shown in FIG. 3, the slits 22 are extended in a strip shape, the adjacent slits 22 are arranged in parallel to each other, and the intervals between the adjacent ribs 21 are arranged so as to be approximately bisected. Has been. The width (width in the direction orthogonal to the extending direction) W2 of the slit 22 is constant. The shape of the slits and ribs and their arrangement may deviate from the design values due to variations in manufacturing processes and alignment errors when bonding substrates, and the above explanation excludes them. is not.

互いに平行に延設された帯状のリブ21とスリット22との間に幅W3を有する帯状の液晶領域13Aが規定される。それぞれの液晶領域13Aは、その両側のリブ21およびスリット22によって配向方向が規制されており、リブ21およびスリット22のそれぞれの両側に液晶分子13aが倒れる方向が互いに180°異なる液晶領域(ドメイン)が形成されている。LCD100は、図3に示すように、リブ21およびスリット22は互いに90°異なる2つの方向に沿って延設されており、画素部100aは液晶分子13aの配向方向が90°異なる4種類の液晶領域13Aを有している。リブ21およびスリット22の配置はこの例に限られないが、このように配置することによって、良好な視野角特性を得ることができる。   A strip-shaped liquid crystal region 13A having a width W3 is defined between the strip-shaped rib 21 and the slit 22 extending in parallel with each other. Each liquid crystal region 13A has its orientation direction regulated by ribs 21 and slits 22 on both sides thereof, and the liquid crystal regions (domains) in which the liquid crystal molecules 13a are tilted 180 ° different from each other on both sides of the ribs 21 and slits 22 respectively. Is formed. In the LCD 100, as shown in FIG. 3, the ribs 21 and the slits 22 extend along two directions different from each other by 90 °, and the pixel portion 100a has four types of liquid crystals whose alignment directions of the liquid crystal molecules 13a are different by 90 °. It has the area 13A. The arrangement of the ribs 21 and the slits 22 is not limited to this example, but by arranging in this way, good viewing angle characteristics can be obtained.

また、第1基板10aおよび第2基板10bの両側に配置される一対の偏光板(不図示)は、透過軸が互いに略直交(クロスニコル状態)するように配置される。90°ずつ配向方向が異なる4種類の液晶領域13Aの全てに対して、それぞれの配向方向と偏光板の透過軸とが45°を成すように配置すれば、液晶領域13Aによるリタデーションの変化を最も効率的に利用することができる。すなわち、偏光板の透過軸がリブ21およびスリット22の延設方向と略45°を成すように配置することが好ましい。また、テレビのように、観察方向を表示面に対して水平に移動することが多い表示装置においては、一対の偏光板の一方の透過軸を表示面に対して水平方向に配置することが、表示品位の視野角依存性を抑制するために好ましい。   A pair of polarizing plates (not shown) arranged on both sides of the first substrate 10a and the second substrate 10b are arranged so that the transmission axes are substantially orthogonal to each other (crossed Nicols state). If all of the four types of liquid crystal regions 13A having different alignment directions by 90 ° are arranged so that the respective alignment directions and the transmission axis of the polarizing plate form 45 °, the change in retardation due to the liquid crystal region 13A is the most. It can be used efficiently. That is, it is preferable to arrange the polarizing plate so that the transmission axis forms approximately 45 ° with the extending direction of the rib 21 and the slit 22. Further, in a display device that often moves the observation direction horizontally with respect to the display surface, such as a television, it is possible to arrange one transmission axis of the pair of polarizing plates in the horizontal direction with respect to the display surface, This is preferable in order to suppress the viewing angle dependency of display quality.

上述の構成を有するMVA型LCD100は、視野角特性に優れた表示を行うことができるが、OS駆動を行うと図20(b)に示した現象が発生することがある。図4および図5を参照しながら、この現象を詳細に説明する。   The MVA LCD 100 having the above-described configuration can perform display with excellent viewing angle characteristics. However, when the OS is driven, the phenomenon shown in FIG. 20B may occur. This phenomenon will be described in detail with reference to FIGS.

図4は、OS駆動したときのLCD100の画素における輝度分布の変化を、高速カメラを用いて測定した結果を示す図である。なお、わかりやすさのために5℃で測定した結果を示す。横軸はリブ21およびスリット22の延設方向に直交する方向であり、隣接するスリット22の内の一方の幅方向の中央を原点とした位置を示している。輝度分布は、0msec(V0印加状態:この時点でOSV32を印加)、OSV32を印加した後16msec後、18msec後、500msec後の測定結果を示している。なお、OSV32を印加した垂直走査期間(ここでは1フレーム=16.7msec)の次の垂直走査期間後以降は、OSV32を印加後500msec経過するまでV32を印加し続けた。また、縦軸は、遮光領域の輝度を0とし、後述する第3液晶領域R3の500msec後の到達輝度を0.1として、相対輝度で示している。   FIG. 4 is a diagram illustrating a result of measuring a change in luminance distribution in the pixels of the LCD 100 when the OS is driven using a high-speed camera. The results measured at 5 ° C. are shown for ease of understanding. The horizontal axis is a direction orthogonal to the extending direction of the ribs 21 and the slits 22, and shows the position with the center in one width direction of the adjacent slits 22 as the origin. The luminance distribution shows the measurement results after 0 msec (V0 applied state: OSV32 applied at this time), 16 msec after applying OSV32, 18 msec, and 500 msec. Note that after the vertical scanning period after the vertical scanning period (here, 1 frame = 16.7 msec) in which OSV32 was applied, V32 was continuously applied until 500 msec had elapsed after the OSV32 was applied. The vertical axis represents relative luminance, where the luminance of the light shielding region is 0 and the luminance reached after 500 msec of a third liquid crystal region R3 described later is 0.1.

ここで用いたLCD100の具体的なセルパラメータは、液晶層の厚さd=3.9μm、リブピッチP=53μm、リブ21の幅W1は16μm(側面部の幅4μm×2を含む。)、スリット22の幅W2は10μm、液晶領域13Aの幅W3は13.5μmであり、黒電圧(V0)=1.2V、白電圧(V255)=7.1V、γ値を2.2としたときの32階調(透過率1.04%)の電圧(V32)=2.44V、OS電圧(OSV32)=2.67Vである。OS電圧(OSV32)は、黒状態(V0を印加した状態)から16msec後に画素全体の輝度(透過率)が32階調の輝度になるよう設定した。   The specific cell parameters of the LCD 100 used here are the thickness d of the liquid crystal layer d = 3.9 μm, the rib pitch P = 53 μm, the width W1 of the rib 21 is 16 μm (including the width of the side portion 4 μm × 2), and the slit. The width W2 of 22 is 10 μm, the width W3 of the liquid crystal region 13A is 13.5 μm, black voltage (V0) = 1.2V, white voltage (V255) = 7.1V, and γ value is 2.2. The voltage (V32) of 32 gradations (transmittance 1.04%) = 2.44V and the OS voltage (OSV32) = 2.67V. The OS voltage (OSV32) was set so that the luminance (transmittance) of the entire pixel became a luminance of 32 gradations after 16 msec from the black state (state where V0 was applied).

図4から分かるように、液晶領域13Aの内、リブ21の側面21a付近の領域(「第1液晶領域R1」という。)の輝度が高く、且つ、18msecで最高輝度に到達した後、輝度は低下する。これに対し、第1液晶領域R1以外の領域では、時間の経過ともに輝度が単調に上昇し、一旦高くなった輝度が低下することは無い。なお、図4に示した液晶領域13Aの内、スリット22付近の領域(「第2液晶領域R2」という。)は、スリット22の近傍に発生する斜め電界の影響を受けるので、液晶領域13Aの中央付近の領域(リブ21とスリット22との中央付近の領域、「第3液晶領域R3」という。)よりも応答速度が速い。このように帯状のリブ21とスリット22との間に規定される帯状の液晶領域13Aには、3つの異なる応答速度で特徴付けられる3つの液晶領域(R1、R2およびR3)が形成されている。   As can be seen from FIG. 4, the luminance of the region near the side surface 21a of the rib 21 (referred to as “first liquid crystal region R1”) in the liquid crystal region 13A is high, and after reaching the maximum luminance in 18 msec, the luminance is descend. On the other hand, in a region other than the first liquid crystal region R1, the luminance increases monotonously with the passage of time, and the luminance once increased does not decrease. In the liquid crystal region 13A shown in FIG. 4, the region near the slit 22 (referred to as “second liquid crystal region R2”) is affected by an oblique electric field generated in the vicinity of the slit 22, and thus the region of the liquid crystal region 13A. The response speed is faster than the region near the center (the region near the center between the rib 21 and the slit 22, referred to as “third liquid crystal region R3”). Thus, in the strip-shaped liquid crystal region 13A defined between the strip-shaped rib 21 and the slit 22, three liquid crystal regions (R1, R2, and R3) characterized by three different response speeds are formed. .

なお、ここで例示したLCD100では第1配向規制手段(リブ21)と第2配向規制手段(スリット22)とが応答速度に対して与える影響の程度が互いに異なっているので、応答速度が互いに異なる3つの液晶領域が形成されたが、第1配向規制手段と第2配向規制手段の影響が同じ場合には、応答速度が同程度に速い2つの液晶領域(R1およびR2)とこれらよりも応答速度が遅い1つの液晶領域(R3)とが形成される。   Note that in the LCD 100 exemplified here, the first alignment regulating means (rib 21) and the second alignment regulating means (slit 22) have different effects on the response speed, so the response speeds are different from each other. Three liquid crystal regions are formed. When the influences of the first alignment regulating means and the second alignment regulating means are the same, the two liquid crystal regions (R1 and R2) having the same response speed and the response higher than these. One liquid crystal region (R3) having a low speed is formed.

次に、図5(a)および(b)を参照しながら、画素部分100aの全体の透過率の時間変化を説明する。縦軸は0階調の透過率を0%、32階調の透過率を100%としている。また、図5(a)は測定温度が25℃、図5(b)は測定温度が5℃の結果をそれぞれ示している。   Next, with reference to FIGS. 5A and 5B, the temporal change in the overall transmittance of the pixel portion 100a will be described. The vertical axis represents 0% transmittance at 0 gradation and 100% transmittance at 32 gradations. FIG. 5A shows the results when the measurement temperature is 25 ° C., and FIG. 5B shows the results when the measurement temperature is 5 ° C.

図5(a)中の曲線5A−1および曲線5A−2は、液晶層の厚さdが3.9μmの場合で、曲線5A−1がOS駆動なし、曲線5A−2がOS駆動ありの結果を示している。一方、曲線5A−3および曲線5A−4はセルギャップが2.8μmの場合であり、曲線5A−3がOS駆動なし、曲線5A−4はOS駆動ありの結果を示している。図5(b)は同様に、曲線5B−1および曲線5B−2は液晶層の厚さdが3.9μmの場合で、曲線5B−1がOS駆動なし、曲線5B−2がOS駆動ありの結果を示している。曲線5B−3および曲線5B−4はセルギャップが2.8μmの場合であり、曲線5B−3がOS駆動なし、曲線5B−4はOS駆動ありの結果を示している。なお、いずれの液晶層についても、液晶材料は、回転粘度γ1が約140mPa・s、フロー粘度νが約20mm2/sであり、且つ、それぞれの液晶層のリタデーション(厚さd×複屈折率Δn)が約300nmとなるように液晶材料を選んだ。 Curve 5A-1 and curve 5A-2 in FIG. 5A are for the case where the thickness d of the liquid crystal layer is 3.9 μm, curve 5A-1 is without OS drive, and curve 5A-2 is with OS drive. Results are shown. On the other hand, a curve 5A-3 and a curve 5A-4 are obtained when the cell gap is 2.8 μm, a curve 5A-3 shows a result without OS driving, and a curve 5A-4 shows a result with OS driving. Similarly, FIG. 5B shows curves 5B-1 and 5B-2 when the thickness d of the liquid crystal layer is 3.9 μm, curve 5B-1 is without OS drive, and curve 5B-2 is with OS drive. Shows the results. Curves 5B-3 and 5B-4 are obtained when the cell gap is 2.8 μm, curve 5B-3 shows the result without OS drive, and curve 5B-4 shows the result with OS drive. In any liquid crystal layer, the liquid crystal material has a rotational viscosity γ1 of about 140 mPa · s, a flow viscosity ν of about 20 mm 2 / s, and the retardation (thickness d × birefringence index) of each liquid crystal layer. The liquid crystal material was selected so that Δn) was about 300 nm.

図5(a)および(b)から明らかなように、25℃および5℃のいずれの温度においてもOS駆動を行うと、OS電圧を印加した垂直走査期間内で所定の透過率(100%)に到達した後、一旦透過率が低下し、再び透過率が徐々に上昇し、再び所定の透過率に到達するという現象が見られる。このように、透過率の時間変化に極小値が現れる現象を「角(つの)応答」と呼ぶことがある。   As is apparent from FIGS. 5A and 5B, when OS driving is performed at both temperatures of 25 ° C. and 5 ° C., a predetermined transmittance (100%) is obtained within the vertical scanning period in which the OS voltage is applied. After reaching the value, the transmittance once decreases, the transmittance gradually increases again, and the phenomenon that the predetermined transmittance is reached again is observed. In this way, the phenomenon in which the minimum value appears in the temporal change in transmittance may be referred to as “corner response”.

また、図5(a)と図5(b)との比較から、液晶分子の応答速度が遅い5℃の方がこの現象が顕著であり、透過率の時間変化における極小値の値が小さく、且つ、所定の透過率に到達するのに要する時間が長い。さらに、図5(a)および図5(b)において、液晶層の厚さdの違いを比較すると、いずれの温度においても、液晶層の厚さが大きい方が応答速度が遅く、透過率が低下している時間が長いことが分かる。これらの傾向は、図20(b)に示した現象の目視による観察結果と対応した。   Further, from the comparison between FIG. 5A and FIG. 5B, this phenomenon is more remarkable at 5 ° C. where the response speed of the liquid crystal molecules is slower, and the minimum value in the temporal change in transmittance is small. In addition, it takes a long time to reach the predetermined transmittance. Further, in FIGS. 5A and 5B, when the difference in the thickness d of the liquid crystal layer is compared, the response speed is slower and the transmittance is higher when the thickness of the liquid crystal layer is larger at any temperature. It can be seen that the time of decline is long. These tendencies corresponded to the visual observation results of the phenomenon shown in FIG.

このように、透過率の時間変化に極小値が現れるために図20(b)に示した暗い帯92bが観察されることが分かった。また、透過率の時間変化に極小値が現れる原因は、図4を参照しながら説明した第1液晶領域R1、第2液晶領域R2および第3液晶領域R3の間で応答速度の違いが大きいためであることも分かった。再び図4を参照しながら、この現象を説明する。   Thus, it has been found that the dark band 92b shown in FIG. 20B is observed because the minimum value appears in the temporal change in transmittance. Further, the reason why the minimum value appears in the temporal change in transmittance is that the difference in response speed is large among the first liquid crystal region R1, the second liquid crystal region R2, and the third liquid crystal region R3 described with reference to FIG. I also found out. This phenomenon will be described with reference to FIG. 4 again.

リブ21の近傍に位置する第1液晶領域R1の液晶分子は、リブ21の側面21aの影響を受けて、電圧が印加される前から傾斜しており、それゆえに応答速度が速い。画素全体の透過率が1フレーム期間内に0階調から32階調となるように設定したOS電圧(OSV32)を印加すると、第1液晶領域R1の液晶分子の応答速度が速いので、第1液晶領域R1の透過率は、少なくともV32が定常的に印加されたときの透過率(図4中のt=500secの曲線で示される透過率)を超え、場合によってはOS電圧(OSV32)に対応する透過率またはそれに近い透過率にまで到達する。これに対し、第1液晶領域R1以外の領域(第2液晶領域R2および第3液晶領域R3)の応答速度は遅く、OSV32を印加しても1フレーム期間内にV32に対応する透過率に到達できない。   The liquid crystal molecules in the first liquid crystal region R1 located in the vicinity of the rib 21 are inclined before the voltage is applied under the influence of the side surface 21a of the rib 21, and therefore the response speed is fast. When an OS voltage (OSV32) set so that the transmittance of the entire pixel is from 0 gradation to 32 gradations within one frame period is applied, the response speed of the liquid crystal molecules in the first liquid crystal region R1 is fast. The transmittance of the liquid crystal region R1 exceeds the transmittance when at least V32 is constantly applied (transmittance indicated by the curve of t = 500 sec in FIG. 4), and in some cases corresponds to the OS voltage (OSV32). To reach or close to that. On the other hand, the response speed of regions other than the first liquid crystal region R1 (second liquid crystal region R2 and third liquid crystal region R3) is slow, and even when OSV32 is applied, the transmittance corresponding to V32 is reached within one frame period. Can not.

V32を印加する次のフレーム期間以降(t>16.7msec)では、第1液晶領域R1の透過率は、V32に対応する透過率まで単調に減少する。これに対し、第2液晶領域R2および第3液晶領域R3の透過率はV32に対応する透過率まで単調に増大する。   After the next frame period in which V32 is applied (t> 16.7 msec), the transmittance of the first liquid crystal region R1 monotonously decreases to the transmittance corresponding to V32. On the other hand, the transmittance of the second liquid crystal region R2 and the third liquid crystal region R3 monotonously increases to the transmittance corresponding to V32.

OSV32を印加したフレーム期間内に画素全体の透過率がV32に対応する透過率に到達しても、そのときの透過率には応答速度が速過ぎる成分(V32に対応する透過率を超えた透過率成分)を含んでいるため、OSV32の印加を止めて所定の階調電圧V32を印加すると、応答速度が速過ぎる成分が応答速度の遅い成分(第2液晶領域および第3液晶領域R3の透過率成分)が増大する速度よりも速い速度で所定の透過率まで減少するので、画素全体の透過率は一時的に減少する。その後、応答速度の遅い成分の増大とともに画素全体の透過率が増大する。これが図5(a)および(b)に示した画素部分の透過率の時間変化の詳細である。   Even if the transmittance of the entire pixel reaches the transmittance corresponding to V32 within the frame period in which the OSV 32 is applied, a component whose response speed is too fast for the transmittance at that time (the transmission exceeding the transmittance corresponding to V32) Therefore, when the application of the OSV 32 is stopped and the predetermined gradation voltage V 32 is applied, a component with a response speed that is too fast is a component with a slow response speed (transmission of the second liquid crystal region and the third liquid crystal region R 3). Since the rate component) decreases to a predetermined transmittance at a rate faster than the rate at which it increases, the transmittance of the entire pixel temporarily decreases. Thereafter, the transmittance of the entire pixel increases with an increase in a component having a slow response speed. This is the detail of the temporal change in the transmittance of the pixel portion shown in FIGS. 5 (a) and 5 (b).

OS駆動方法はTN型LCDにも適応されているが、TN型LCDでは上述の角応答は見られない。TN型LCDにおける配向分割は、異なる方向にラビング処理された配向膜によって各液晶領域(ドメイン)における液晶分子の配向方向を規制することによって達成されており、分割された領域全体に配向膜から面状に(2次元的に)配向規制力を与えている。従って、それぞれの液晶領域には応答速度の分布が発生しない。これに対し、配向分割垂直配向型LCDにおいては、線状(1次元的)に設けられた配向規制手段によって配向分割を行っているために、配向規制手段の配向規制力の違いだけで無く、配向規制手段からの距離によって応答速度の異なる領域が形成される。   Although the OS driving method is also applied to the TN type LCD, the above-mentioned angular response is not seen in the TN type LCD. The alignment division in the TN type LCD is achieved by regulating the alignment direction of the liquid crystal molecules in each liquid crystal region (domain) by the alignment film rubbed in different directions. The orientation regulating force is given to the shape (two-dimensionally). Accordingly, no response speed distribution occurs in each liquid crystal region. On the other hand, in the alignment division vertical alignment type LCD, since the alignment division is performed by the alignment regulating means provided linearly (one-dimensionally), not only the difference in the alignment regulating force of the alignment regulating means, Regions with different response speeds are formed depending on the distance from the orientation regulating means.

次に、この角応答特性、すなわちOS電圧印加後に透過率が極小値をとる現象の発生を抑制するために、セルパラメータ(液晶層厚さd、リブピッチP、リブ幅W1、スリット幅W2、液晶領域幅W3およびリブ高さなど)を変えて、図2および図3に示した基本構成を有するMVA型LCDを作製し、その応答特性を評価した。   Next, cell parameters (liquid crystal layer thickness d, rib pitch P, rib width W1, slit width W2, liquid crystal) are controlled in order to suppress the occurrence of this angular response characteristic, that is, the phenomenon that the transmittance takes a minimum value after the OS voltage is applied. The MVA type LCD having the basic configuration shown in FIGS. 2 and 3 was manufactured by changing the region width W3 and the rib height, and the response characteristics were evaluated.

その結果、液晶層厚さdを小さくすることによって、図5(a)および(b)を参照しながら上述したように、応答速度が速くなることが確認された。また、リブ幅W1およびスリット幅W2を大きくすることによって応答速度が若干速くなる傾向が認められた。リブを高くすることによっても応答速度が若干速くなった。しかしながら、リブ幅W1、スリット幅W2およびリブ高さを調整することによって得られる応答速度の改善効果はいずれも小さかった。これらに対し、液晶領域幅W3を狭くすると応答特性を大きく改善できることが分かった。結果の一部を図6に示す。   As a result, it was confirmed that by reducing the liquid crystal layer thickness d, the response speed was increased as described above with reference to FIGS. 5 (a) and 5 (b). Further, it was recognized that the response speed tends to be slightly increased by increasing the rib width W1 and the slit width W2. The response speed also increased slightly by increasing the ribs. However, the effect of improving the response speed obtained by adjusting the rib width W1, the slit width W2, and the rib height was small. On the other hand, it was found that the response characteristics can be greatly improved by narrowing the liquid crystal region width W3. A part of the results is shown in FIG.

図6は、液晶層厚さd、リブ高さが異なる6種類のセル構成について、液晶領域幅W3を変えたLCDについて、図5に示した透過率の時間変化を測定した結果得られた、OS電圧印加後の透過率の極小値を示している。それぞれ32階調の透過率を100%としている。また、透過率の極小値(「極小透過率」ということもある。)は、液晶層厚さdに関わらずほぼ一定の値であった。ここで用いたLCDにおけるリブ幅W1およびスリット幅W2はいずれも約5μm以上約20μm以下の範囲内にあり、リブピッチPは約25μm以上約58μm以下の範囲内にある。図6に示した結果は、パネル表面温度が25℃における測定結果である。   FIG. 6 is a result of measuring the change in transmittance over time shown in FIG. 5 for an LCD in which the liquid crystal region width W3 is changed for six types of cell configurations having different liquid crystal layer thickness d and rib height. The minimum value of the transmittance after applying the OS voltage is shown. The transmittance of 32 gradations is 100%. Further, the minimum value of transmittance (sometimes referred to as “minimum transmittance”) was a substantially constant value regardless of the liquid crystal layer thickness d. The rib width W1 and the slit width W2 in the LCD used here are both in the range of about 5 μm to about 20 μm, and the rib pitch P is in the range of about 25 μm to about 58 μm. The result shown in FIG. 6 is a measurement result when the panel surface temperature is 25 ° C.

まず、図6から分かることは、6種類(リブ幅W1およびスリット幅W2の違いを含めるとさらに多種類となる)のセル構成に関らず、液晶領域幅W3と極小透過率との間に強い相関関係があることである。次に、液晶領域幅W3を小さくすることによって、極小透過率がほぼ単調に増加する、すなわち応答特性が改善されることが分かる。   First, it can be seen from FIG. 6 that there is no difference between the liquid crystal region width W3 and the minimum transmittance regardless of the cell configuration of six types (which includes more types including the difference between the rib width W1 and the slit width W2). There is a strong correlation. Next, it can be seen that by reducing the liquid crystal region width W3, the minimum transmittance increases almost monotonously, that is, the response characteristic is improved.

図6の結果から、液晶領域幅W3を約14μm以下にすることによって、極小透過率は85%以上となり、約12μm以下にすることによって極小透過率を90%以上にできることが分かる。極小透過率が85%以上であると図20(b)に示した暗い帯92bはかなり観察され難くなる。もちろん、極小透過率が90%以上であると暗い帯92bはさらに観察され難くなる。   From the results of FIG. 6, it can be seen that the minimum transmittance is 85% or more by setting the liquid crystal region width W3 to about 14 μm or less, and the minimum transmittance can be 90% or more by setting it to about 12 μm or less. When the minimum transmittance is 85% or more, the dark band 92b shown in FIG. Of course, when the minimum transmittance is 90% or more, the dark band 92b is further hardly observed.

実際に13型VGAのLCDを試作し、この応答特性の改善効果を25人で主観評価した結果を図7(a)および(b)に示す。ここで用いた13型VGAタイプのLCD(本発明および従来のLCD)は、後に説明する図14に示した結果が得られたLCDと同じであり、OS駆動条件も後述する条件と同じである。ここでは、極小透過率を85%以上または90%以上に設定することによって得られる効果を説明する。   FIGS. 7A and 7B show the results of subjective evaluation of the response characteristics improvement effect by 25 people who actually made a prototype of a 13-inch VGA LCD. The 13-inch VGA type LCD (the present invention and the conventional LCD) used here is the same as the LCD from which the result shown in FIG. 14 described later is obtained, and the OS drive conditions are the same as those described later. . Here, the effect obtained by setting the minimum transmittance to 85% or more or 90% or more will be described.

図7(a)および(b)に示したグラフの横軸は、LCDの表示面の温度(「動作温度」とする。)であり、縦軸はOS駆動を行ったときの極小透過率である。LCDの動作温度が変わると、液晶材料の粘度などの物性が変化する結果、LCDの応答特性が変化することになる。動作温度が低いほど応答特性は低下し、高いほど応答特性は改善される。ここでは、動作温度を5℃、15℃、25℃および40℃とした。また、表示階調の変化が小さいほど、OS駆動による角応答が発生しやすくなる。表示階調を0階調から32階調に切替えた場合(32階調の背景中を0階調の四角を移動させた場合)の結果を図7(a)に示し、0階調から64階調に切替えた場合(64階調の背景中を0階調の四角を移動させた場合)の結果を図7(b)に示す。図7(a)および(b)中の各点に重ねて示した記号(○、△、×)が主観評価の結果を示している。この場合にも角応答の影響によって図20(b)に示した暗い帯92bと同様に暗い帯が観察される。○は暗い帯がほとんど全ての人にほとんど視認されないことを示し、△は一部の観察者には暗い帯が視認されるもののほとんど気にならない程度であることを示し、×はほとんど全ての人に暗い帯が視認されることを示している。   The horizontal axis of the graphs shown in FIGS. 7A and 7B is the temperature of the display surface of the LCD (referred to as “operating temperature”), and the vertical axis is the minimum transmittance when OS driving is performed. is there. When the operating temperature of the LCD changes, the response characteristics of the LCD change as a result of changes in physical properties such as the viscosity of the liquid crystal material. The response characteristic is lowered as the operating temperature is lower, and the response characteristic is improved as the operating temperature is higher. Here, the operating temperatures were 5 ° C, 15 ° C, 25 ° C and 40 ° C. In addition, the smaller the change in display gradation, the more likely an angular response due to OS driving occurs. FIG. 7A shows the result when the display gradation is switched from 0 gradation to 32 gradation (when the square of 0 gradation is moved in the background of 32 gradations). FIG. 7B shows the result when the gradation is switched (when the square of 0 gradation is moved in the background of 64 gradations). Symbols (◯, Δ, ×) superimposed on each point in FIGS. 7A and 7B indicate the result of subjective evaluation. Also in this case, a dark band is observed similarly to the dark band 92b shown in FIG. 20B due to the influence of the angular response. ○ indicates that the dark band is hardly visible to almost all people, △ indicates that some observers can see the dark band, but it is hardly noticeable, and × indicates almost all people Indicates that a dark band is visible.

図7(a)および(b)からわかるように、極小透過率が85%以上であると主観評価の結果は△又は○となり、極小透過率が90%以上であると主観評価の結果は○となる。従来のLCDの場合は、0階調から32階調に切替えると(図7(a))、動作温度が40℃のときだけ極小透過率が85%以上となり、一般的な使用温度(室温)である25℃では極小透過率は80%程度に過ぎず、主観評価は×となっている。これに対し、本発明によるLCDは、0階調から32階調に切替えた場合(図7(a))、動作温度が5℃であっても極小透過率は85%以上あり、25℃以上の動作温度では90%以上の極小透過率が得られる。さらに、0階調から64階調に切替えた場合(図7(b))、動作温度が5℃でも90%以上の極小透過率が得られる。   As can be seen from FIGS. 7A and 7B, when the minimum transmittance is 85% or more, the result of subjective evaluation is Δ or ○, and when the minimum transmittance is 90% or more, the result of subjective evaluation is ○ It becomes. In the case of a conventional LCD, when switching from 0 gradation to 32 gradation (FIG. 7A), the minimum transmittance becomes 85% or more only when the operating temperature is 40 ° C., and the general use temperature (room temperature) At 25 ° C., the minimum transmittance is only about 80%, and the subjective evaluation is x. In contrast, when the LCD according to the present invention is switched from 0 gradation to 32 gradation (FIG. 7A), the minimum transmittance is 85% or more even at an operating temperature of 5 ° C., and 25 ° C. or more. A minimum transmittance of 90% or more can be obtained at the operating temperature. Further, when the gradation is switched from 0 gradation to 64 gradation (FIG. 7B), a minimum transmittance of 90% or more can be obtained even at an operating temperature of 5 ° C.

このように、液晶領域幅W3を約14μm以下にすることによって極小透過率を85%以上とし、あるいは、液晶領域幅W3を約12μm以下にすることによって極小透過率を90%以上とすると、OS駆動を行っても暗い帯が視認され難い、あるいはほとんど視認されない、動画表示特性が優れたMVA型LCDが得られる。   Thus, if the minimum transmittance is 85% or more by setting the liquid crystal region width W3 to about 14 μm or less, or the minimum transmittance is 90% or more by setting the liquid crystal region width W3 to about 12 μm or less, the OS It is possible to obtain an MVA type LCD having excellent moving image display characteristics in which a dark band is hardly visible or hardly visible even when driven.

現在市販されている12機種(3社、パネルサイズ:15インチから37インチ)のMVA型LCD(図1(c)に示したPVA型LCDを含む。)の液晶領域幅W3は約15μm以上約27μm以下の範囲(第1配向規制手段の幅W1は約7μm以上約15μm以下、第2配向規制手段の幅W2は約7μm以上約10μm以下)にあり、上記の結果(例えば図6)に基づくと、本実施形態と同様のOS駆動を行うと暗い帯が観察されることになる。   The liquid crystal area width W3 of 12 types (3 companies, panel size: 15 to 37 inches) of MVA type LCDs (including the PVA type LCD shown in FIG. 1C) currently on the market is about 15 μm or more. It is in the range of 27 μm or less (the width W1 of the first orientation regulating means is about 7 μm or more and about 15 μm or less, and the width W2 of the second orientation regulating means is about 7 μm or more and about 10 μm or less), and based on the above results (for example, FIG. 6) Then, when OS driving similar to that of the present embodiment is performed, a dark band is observed.

次に、液晶領域幅W3を小さくすることによって応答特性が改善される理由を図8および図4を参照しながら説明する。   Next, the reason why the response characteristic is improved by reducing the liquid crystal region width W3 will be described with reference to FIGS.

図8は液晶領域幅W3と第3液晶領域R3の幅との関係を示すグラフである。第3液晶領域R3は、図4を参照しながら上述したように、液晶領域13Aの内リブ21およびスリット22から離れた位置にあり、応答速度が最も遅い領域である。   FIG. 8 is a graph showing the relationship between the liquid crystal region width W3 and the width of the third liquid crystal region R3. As described above with reference to FIG. 4, the third liquid crystal region R3 is located at a position away from the inner rib 21 and the slit 22 of the liquid crystal region 13A, and is the region with the slowest response speed.

ここで、第3液晶領域R3の幅を定量的にあらわすために、次のように定義する。0階調を表示している状態(黒表示状態)から32階調に到達させるOS電圧(OSV32)を印加して1フレーム後の透過率が、黒表示状態の透過率の2倍以下の領域を第3液晶領域R3とする。液晶領域幅W3が異なるLCDについて、図4と同様の透過率分布の時間変化を測定し、上記の定義に従って求めた第3液晶領域R3の幅を求めた結果をプロットしたグラフを図8に示している。図8には25℃および5℃での測定結果を示している。   Here, in order to quantitatively represent the width of the third liquid crystal region R3, the following definition is made. An area in which the transmittance after one frame after applying the OS voltage (OSV32) for reaching 32 gradations from the state displaying the 0 gradation (black display state) is less than twice the transmittance in the black display state Is a third liquid crystal region R3. FIG. 8 is a graph plotting the results of measuring the time variation of the transmittance distribution similar to FIG. 4 and determining the width of the third liquid crystal region R3 obtained according to the above definition for LCDs having different liquid crystal region widths W3. ing. FIG. 8 shows the measurement results at 25 ° C. and 5 ° C.

図8に示すグラフはいずれも傾きが1の直線であり、このことは第1液晶領域R1および第2液晶領域R2の幅が液晶領域幅W3に依存せずに一定であることを示している。従って、R3幅=液晶領域幅W3−第1液晶領域R1の幅−第2液晶領域R2の幅の関係が成立している。液晶領域13Aの応答特性が改善されると第3液晶領域R3が実質的に存在しないようになるが、図8のグラフ(直線)から、負の値を有する第3液晶領域R3の幅を求めることができる。この第3液晶領域R3の幅は、液晶領域13Aの応答特性を表すパラメータとすることができる。   The graphs shown in FIG. 8 are all straight lines having an inclination of 1, which indicates that the widths of the first liquid crystal region R1 and the second liquid crystal region R2 are constant without depending on the liquid crystal region width W3. . Therefore, the relationship of R3 width = liquid crystal region width W3−width of first liquid crystal region R1−width of second liquid crystal region R2 is established. When the response characteristic of the liquid crystal region 13A is improved, the third liquid crystal region R3 does not substantially exist, but the width of the third liquid crystal region R3 having a negative value is obtained from the graph (straight line) of FIG. be able to. The width of the third liquid crystal region R3 can be a parameter representing the response characteristics of the liquid crystal region 13A.

図8から分かるように、25℃においては、液晶領域幅W3が約12μm以下となると第3液晶領域R3幅が零になる。即ち、上記定義で表される応答速度が遅い第3液晶領域R3が実質的に無くなる。これは図6において極小透過率が90%以上の液晶領域幅W3に対応しており、良い相関が認められる。   As can be seen from FIG. 8, at 25 ° C., when the liquid crystal region width W3 is about 12 μm or less, the third liquid crystal region R3 width becomes zero. That is, the third liquid crystal region R3 having a slow response speed represented by the above definition is substantially eliminated. This corresponds to the liquid crystal region width W3 having a minimum transmittance of 90% or more in FIG. 6, and a good correlation is recognized.

一方、図8に示した5℃の結果を見ると、液晶領域幅W3が約8μm以下となると第3液晶領域R3幅が零になる。従って、より優れた応答特性(動画表示特性)を得るためには液晶領域幅W3が約8μm以下であることが好ましいことが分かる。   On the other hand, looking at the result of 5 ° C. shown in FIG. 8, when the liquid crystal region width W3 is about 8 μm or less, the third liquid crystal region R3 width becomes zero. Therefore, it can be seen that the liquid crystal region width W3 is preferably about 8 μm or less in order to obtain better response characteristics (moving picture display characteristics).

図6に示したグラフを第3液晶領域R3の幅に対してプロットしなおしたものを図9に示す。図9から明らかなように、第3液晶領域R3幅を約2μm以下にすることによって極小透過率を85%以上にすることができ、約0μm以下にすることによって極小透過率を90%以上にすることができる。   FIG. 9 shows a re-plot of the graph shown in FIG. 6 with respect to the width of the third liquid crystal region R3. As is clear from FIG. 9, the minimum transmittance can be increased to 85% or more by setting the width of the third liquid crystal region R3 to about 2 μm or less, and the minimum transmittance can be set to 90% or more by setting it to about 0 μm or less. can do.

上述したように、液晶領域幅W3を狭くすることによって応答特性を改善し、OS駆動を行った場合に発生する角応答(図5参照)における極小透過率を所定の透過率の85%以上にすることができる。従って、角応答に起因する不具合は殆ど観察されず、良好な動画表示が可能なLCDが提供される。   As described above, the response characteristic is improved by narrowing the liquid crystal region width W3, and the minimum transmittance in the angular response (see FIG. 5) generated when the OS is driven is set to 85% or more of the predetermined transmittance. can do. Accordingly, an LCD capable of displaying a good moving image is provided with almost no defects caused by the angular response.

なお、液晶領域幅W3が2μmを下回るとLCDの製造が困難となるので、液晶領域幅W3は2μm以上であることが好ましく、同様の理由から、リブ幅W1およびスリット幅W2は4μm以上であることが好ましい。   Note that if the liquid crystal region width W3 is less than 2 μm, it becomes difficult to manufacture an LCD. Therefore, the liquid crystal region width W3 is preferably 2 μm or more. For the same reason, the rib width W1 and the slit width W2 are 4 μm or more. It is preferable.

本発明のLCDに適用されるOS駆動方法は特に限定されず、公知のOS駆動方法を適宜採用することができる。また、例えば、上述したように32階調ごと(例えばV0からV32)に表示階調を切り替える際に1垂直走査期間で所定の透過率となるようにOS電圧を設定し、32階調未満の変化のときに印加するOS電圧の大きさは、32階調の変化に対応して決めたOS電圧の大きさを補間して求めることができる。さらに、変化の前後の階調に応じてOS電圧の大きさを変えても良いし、上記特許文献2に記載されているように、一部の階調間の変化にはOS電圧を印加しないようにしてもよい。   The OS driving method applied to the LCD of the present invention is not particularly limited, and a known OS driving method can be appropriately employed. Further, for example, as described above, when the display gradation is switched every 32 gradations (for example, from V0 to V32), the OS voltage is set so that a predetermined transmittance is obtained in one vertical scanning period, and less than 32 gradations. The magnitude of the OS voltage applied at the time of change can be obtained by interpolating the magnitude of the OS voltage determined corresponding to the change in 32 gradations. Furthermore, the magnitude of the OS voltage may be changed according to the gradation before and after the change, and as described in Patent Document 2, the OS voltage is not applied to a change between some gradations. You may do it.

ここでは、32階調ごとに1フレーム期間後に所定の透過率となるOS電圧の大きさを求め、これを補間することによって各階調変化に対応するOS電圧の大きさを決めた。このようにして決めたOS電圧を用いて、液晶領域幅W3を14μm以下に設定した本実施形態のMVA型LCDを駆動したところ、良好な動画表示を実現することができた。   Here, the magnitude of the OS voltage that gives a predetermined transmittance after one frame period is obtained every 32 gradations, and the magnitude of the OS voltage corresponding to each gradation change is determined by interpolation. When the MVA type LCD of the present embodiment in which the liquid crystal region width W3 was set to 14 μm or less was driven using the OS voltage determined in this way, good moving image display could be realized.

次に、本実施形態のMVA型LCDの開口率および透過率について説明する。図2および図3から分かるように、MVA型LCDにおいて、液晶領域幅W3を小さくするということは、開口率:{(画素面積−リブ面積−スリット面積)/画素面積}を低下させることになるので、表示輝度が低下することになる。従って、応答特性を改善するために配向規制手段の間隔(すなわち、ここでいう液晶領域の幅W3)を一様に狭くすると開口率が低下するので、例えば、特許文献1(例えば図107参照)には、画素内の一部の領域では隣接する配向規制手段間の間隔を狭くし、画素内の他の領域では配向規制手段間の間隔を広くすることによって、開口率を低下させること無く、応答特性を改善できると記載されている。しかしながら、上述した理由から、特許文献1に記載されているように、配向規制手段間の間隔が狭い領域と広い領域とを作ると、応答速度が大きく異なる領域が形成されるので(特に、応答速度が遅い領域の面積が大きくなるので、)角応答の問題が顕著となる。   Next, the aperture ratio and transmittance of the MVA type LCD according to this embodiment will be described. As can be seen from FIGS. 2 and 3, in the MVA type LCD, reducing the liquid crystal region width W3 decreases the aperture ratio: {(pixel area−rib area−slit area) / pixel area}. As a result, the display brightness is lowered. Accordingly, if the interval between the alignment regulating means (that is, the width W3 of the liquid crystal region referred to here) is uniformly narrowed in order to improve the response characteristics, the aperture ratio is lowered. In some areas in the pixel, the interval between the adjacent alignment regulating means is narrowed, and in other areas in the pixel, the interval between the orientation regulating means is widened, without reducing the aperture ratio. It is described that the response characteristics can be improved. However, for the reasons described above, as described in Patent Document 1, when a region having a narrow interval between the orientation regulating means and a wide region are formed, regions having greatly different response speeds are formed (particularly, response time). Since the area of the low speed region becomes large, the problem of angular response becomes significant.

これに対し、図2および図3に示した本発明による実施形態のLCDの基本構成では、第1配向規制手段21と第2配向規制手段22との間隔(帯状の液晶領域13Aの幅W3)が上記の範囲に設定されているので、角応答の問題の発生を抑制することができる。また、上述の例では、液晶領域13Aの幅が画素内で一定の場合について説明したが、製造プロセス上の要因(例えば基板の貼り合せ工程における位置合わせ誤差)によって、幅W3が異なる液晶領域13Aが1つの画素内に形成されても、それぞれの液晶領域13Aの幅W3が上記条件を満足すれば、角応答の問題の発生を抑制することができる。   On the other hand, in the basic configuration of the LCD according to the embodiment shown in FIGS. 2 and 3, the distance between the first alignment regulating means 21 and the second alignment regulating means 22 (width W3 of the strip-like liquid crystal region 13A). Is set in the above range, it is possible to suppress the occurrence of the problem of angular response. In the above-described example, the case where the width of the liquid crystal region 13A is constant in the pixel has been described. However, the liquid crystal region 13A having a different width W3 due to a factor in the manufacturing process (for example, an alignment error in the substrate bonding step). Are formed in one pixel, the occurrence of the angular response problem can be suppressed if the width W3 of each liquid crystal region 13A satisfies the above condition.

さらに、今回の一連の検討で明らかになったのであるが、本実施形態のMVA型LCDは、液晶領域幅W3を従来よりも狭くしたにも関わらず、表示輝度が低下しなかった。これは、液晶領域幅W3を従来よりも狭くすることによって、画素の単位面積当たりの透過率(以下、「透過効率」という。)が向上するという予想外の効果によるものである。透過効率は、画素の透過率を実測し、この値を開口率で除することによって求められる。ここでは透過効率を0〜1までの数値で表す。   Further, as has been clarified by a series of examinations this time, the display luminance of the MVA type LCD of the present embodiment did not decrease even though the liquid crystal region width W3 was made narrower than before. This is due to an unexpected effect that the transmittance per unit area of the pixel (hereinafter referred to as “transmission efficiency”) is improved by making the liquid crystal region width W3 narrower than before. The transmission efficiency is obtained by actually measuring the transmittance of the pixel and dividing this value by the aperture ratio. Here, the transmission efficiency is represented by a numerical value from 0 to 1.

図6に関連して説明した種々のセルパラメータを有する本実施形態のLCDについて求めた透過効率の結果を図10(a)および(b)に示す。図10(a)は横軸に(液晶領域幅W3/スリット幅W2)をとったグラフであり、図10(b)は横軸に(スリット幅W2/液晶層厚さd)をとったグラフである。また、図10(c)にそれぞれのLCDの開口率を示す。   FIGS. 10A and 10B show the results of transmission efficiency obtained for the LCD of this embodiment having various cell parameters described in relation to FIG. FIG. 10A is a graph with (liquid crystal region width W3 / slit width W2) on the horizontal axis, and FIG. 10B is a graph with (slit width W2 / liquid crystal layer thickness d) on the horizontal axis. It is. FIG. 10C shows the aperture ratio of each LCD.

図10(a)から分かるように、(液晶領域幅W3/スリット幅W2)を1.5以下とすることによって、従来(約0.7)よりもむしろ透過効率が向上する。また、図10(b)から分かるように、(スリット幅W2/液晶層厚さd)が約3以上のときに透過効率は約0.7以上の高い値に安定する。   As can be seen from FIG. 10A, by setting (liquid crystal region width W3 / slit width W2) to 1.5 or less, the transmission efficiency is improved rather than the conventional (about 0.7). Further, as can be seen from FIG. 10B, when (slit width W2 / liquid crystal layer thickness d) is about 3 or more, the transmission efficiency is stabilized at a high value of about 0.7 or more.

液晶領域幅W3を狭くすると、図10(a)に示したように透過効率が向上する理由を図11を参照しながら説明する。図11は、スリット22の近傍の液晶領域13Aにおける液晶分子13aの配向の様子を模式的に示している。液晶領域13A内の液晶分子13aのうち、帯状に延びる液晶領域13Aの端辺(長辺)13Xの近傍の液晶分子13aは、斜め電界の影響を受けて、長辺13Xに垂直な面内で傾く。これに対し、液晶領域13Aの長辺13Xと交差する端辺(短辺)13Yの近傍で斜め電界の影響を受ける液晶分子13aは、長辺13Xの近傍の液晶分子13aとは異なる方向に傾く。すなわち、液晶領域13Aの短辺13Yの近傍の液晶分子13aは、スリット22による配向規制力によって規定される所定の配向方向と異なる方向に傾き、液晶領域13Aの液晶分子13aの配向を乱すように作用することになる。液晶領域13Aの幅W3が狭くなる(すなわち短辺の長さ/長辺の長さが小さくなる)と、液晶領域13A中の液晶分子13aの内、スリット22の配向規制力の影響を受けて所定の方向に傾く液晶分子13aの割合が増加することになり、透過効率が上昇する。従って、液晶領域幅W3を狭くすることによって、液晶領域13A内の液晶分子13aの配向を安定化する効果が得られ、その結果、透過効率が向上する。   The reason why the transmission efficiency is improved when the liquid crystal region width W3 is narrowed as shown in FIG. 10A will be described with reference to FIG. FIG. 11 schematically shows the orientation of the liquid crystal molecules 13 a in the liquid crystal region 13 </ b> A near the slit 22. Among the liquid crystal molecules 13a in the liquid crystal region 13A, the liquid crystal molecules 13a in the vicinity of the end side (long side) 13X of the liquid crystal region 13A extending in a band shape are affected by the oblique electric field and are in a plane perpendicular to the long side 13X. Tilt. On the other hand, the liquid crystal molecules 13a affected by the oblique electric field in the vicinity of the end (short side) 13Y intersecting the long side 13X of the liquid crystal region 13A are inclined in a direction different from the liquid crystal molecules 13a in the vicinity of the long side 13X. . That is, the liquid crystal molecules 13a in the vicinity of the short side 13Y of the liquid crystal region 13A are inclined in a direction different from the predetermined alignment direction defined by the alignment regulating force by the slit 22, and disturb the alignment of the liquid crystal molecules 13a in the liquid crystal region 13A. Will work. When the width W3 of the liquid crystal region 13A is reduced (that is, the length of the short side / the length of the long side is reduced), the liquid crystal region 13A is affected by the alignment regulating force of the slit 22 in the liquid crystal molecules 13a. The ratio of the liquid crystal molecules 13a inclined in a predetermined direction will increase, and the transmission efficiency will increase. Therefore, by narrowing the liquid crystal region width W3, an effect of stabilizing the alignment of the liquid crystal molecules 13a in the liquid crystal region 13A is obtained, and as a result, the transmission efficiency is improved.

種々検討した結果、液晶領域幅W3を狭くすることによる配向安定化効果(透過効率向上効果)は、液晶層厚さdが小さい、例えば3μm未満のときに顕著となることがわかった。液晶層厚さdが小さくなると、スリット22による斜め電界の作用が強くなる反面、画素電極12の周辺に設けられるゲートバスラインやソースバスラインからの電界の影響や、あるいは隣接する画素電極からの電界の影響を受けるようになる。これらの電界は液晶領域13A内の液晶分子13aの配向を乱すように作用する。従って、液晶領域13A内の液晶分子13aの配向が乱れやすい、液晶層厚さdが小さい場合に、上記配向安定化の効果が顕著になると考えられる。   As a result of various studies, it has been found that the alignment stabilization effect (transmission efficiency improvement effect) by narrowing the liquid crystal region width W3 becomes significant when the liquid crystal layer thickness d is small, for example, less than 3 μm. When the liquid crystal layer thickness d decreases, the action of the oblique electric field by the slit 22 becomes stronger, while the influence of the electric field from the gate bus line and the source bus line provided around the pixel electrode 12 or from the adjacent pixel electrode. It becomes affected by the electric field. These electric fields act so as to disturb the alignment of the liquid crystal molecules 13a in the liquid crystal region 13A. Therefore, it is considered that the effect of stabilizing the alignment becomes significant when the alignment of the liquid crystal molecules 13a in the liquid crystal region 13A is easily disturbed and the liquid crystal layer thickness d is small.

なお、本実施形態で例示したLCDは、図2に示したように、ゲートバスラインやソースバスライン51上を覆う比較的厚い層間絶縁膜52上に画素電極12が形成されている。図12(a)および(b)を参照しながら、層間絶縁膜52による液晶分子13aの配向に対する影響を説明する。   In the LCD exemplified in this embodiment, the pixel electrode 12 is formed on a relatively thick interlayer insulating film 52 covering the gate bus line and the source bus line 51 as shown in FIG. With reference to FIGS. 12A and 12B, the influence of the interlayer insulating film 52 on the alignment of the liquid crystal molecules 13a will be described.

図12(a)に示すように、本実施形態のLCDが有する層間絶縁膜52は比較的厚く(例えば厚さ約1.5μm以上約3.5μm以下)形成されている。従って、画素電極12とゲートバスラインやソースバスライン51とが層間絶縁膜52を介して部分的に重なってもこれらの間に形成される容量は小さく、表示品位に影響しない。また、隣接する画素電極12間に存在する液晶分子13aの配向に影響する電界は、図中に電気力線で模式的に示したように、対向電極11と画素電極12との間に生成される斜め電界がほとんどであり、ソースバスライン51の影響はほとんど受けない。   As shown in FIG. 12A, the interlayer insulating film 52 included in the LCD of this embodiment is formed relatively thick (for example, about 1.5 μm or more and about 3.5 μm or less). Therefore, even if the pixel electrode 12 and the gate bus line or source bus line 51 partially overlap with each other via the interlayer insulating film 52, the capacitance formed between them is small and does not affect the display quality. In addition, an electric field that affects the orientation of the liquid crystal molecules 13a existing between adjacent pixel electrodes 12 is generated between the counter electrode 11 and the pixel electrode 12, as schematically shown by the lines of electric force in the figure. The oblique electric field is almost not affected by the source bus line 51.

これに対し、図12(b)に模式的に示すように、比較的薄い層間絶縁膜(例えば、厚さ数百nmのSiO2膜)52’が形成されている場合、例えばソースバスライン51と画素電極12が層間絶縁膜52’を介して部分的に重なると比較的大きな容量が形成され、表示品位が低下するので、これを防止するために、画素電極12とソースバスライン51とが重ならないように設ける。この場合、隣接する画素電極12間に存在する液晶分子13aは、図中に電気力線で示したように、画素電極12とソースバスライン51との間に生成される電界の影響を大きく受け、画素電極12の端部の液晶分子13aの配向が乱れることになる。 On the other hand, when a relatively thin interlayer insulating film (for example, a SiO 2 film having a thickness of several hundreds nm) 52 ′ is formed as schematically shown in FIG. 12B, for example, the source bus line 51 When the pixel electrode 12 partially overlaps with the interlayer insulating film 52 ′, a relatively large capacitance is formed and the display quality is deteriorated. To prevent this, the pixel electrode 12 and the source bus line 51 are connected to each other. Provide so as not to overlap. In this case, the liquid crystal molecules 13a existing between the adjacent pixel electrodes 12 are greatly affected by the electric field generated between the pixel electrode 12 and the source bus line 51, as indicated by the lines of electric force in the drawing. The orientation of the liquid crystal molecules 13a at the end of the pixel electrode 12 is disturbed.

図12(a)および(b)の比較から明らかなように、例示した実施形態のLCDのように比較的厚い層間絶縁膜52を設けると、液晶分子13aがゲートバスラインやソースバスラインによる電界の影響を受けず、配向規制手段によって液晶分子13aを所望の方向に良好に配向させることができるという利点が得られる。また、このように比較的厚い層間絶縁膜52を設けることによって、バスラインからの電界の影響が小さくなるので、液晶層の厚さを小さくすることによる配向安定化効果が顕著に発揮される。   As is clear from the comparison between FIGS. 12A and 12B, when the relatively thick interlayer insulating film 52 is provided as in the LCD of the illustrated embodiment, the electric field generated by the liquid crystal molecules 13a is generated by the gate bus line and the source bus line. There is an advantage that the liquid crystal molecules 13a can be well aligned in a desired direction by the alignment regulating means. In addition, by providing the relatively thick interlayer insulating film 52 in this manner, the influence of the electric field from the bus line is reduced, so that the effect of stabilizing the alignment by reducing the thickness of the liquid crystal layer is remarkably exhibited.

上記の実施形態では、第1および第2配向規制手段の組み合わせとして、リブ21とスリット22との組み合わせを例示したが、リブとリブとの組み合わせ、およびスリットとスリットとの組み合わせにおいても同様の効果を得ることができる。またスリット22の配向規制力を強める目的で、スリット22の下部(液晶層13と反対側)に当該電極と異なる電位の電極(例えば、画素電極にスリットが形成されている場合は補助容量電極)を配置してもよい。   In the above embodiment, the combination of the rib 21 and the slit 22 is exemplified as the combination of the first and second orientation regulating means. However, the same effect can be obtained in the combination of the rib and the rib and the combination of the slit and the slit. Can be obtained. Further, for the purpose of increasing the alignment regulating force of the slit 22, an electrode having a potential different from that of the electrode is provided below the slit 22 (on the side opposite to the liquid crystal layer 13). May be arranged.

応答特性の観点からは、液晶層13の厚さdは小さい方が好ましく(例えば図5参照)、上記構成を備えるLCDの液晶層13の厚さdを3μm未満とすることによって、さらに高品位な動画表示が可能なMVA型LCDが得られる。   From the viewpoint of response characteristics, it is preferable that the thickness d of the liquid crystal layer 13 is small (see, for example, FIG. 5). By making the thickness d of the liquid crystal layer 13 of the LCD having the above configuration less than 3 μm, higher quality is achieved. An MVA type LCD capable of displaying a moving image is obtained.

図13(a)および(b)を参照しながら、液晶層13の厚さdを小さくすることによって応答特性が改善されることを説明する。   With reference to FIGS. 13A and 13B, it will be described that the response characteristic is improved by reducing the thickness d of the liquid crystal layer 13. FIG.

図13(a)に示すグラフの横軸は、液晶領域13Aの幅W3と液晶層13の厚さdとの積であり、縦軸は透過率の戻り時間である。ここで「透過率の戻り時間」の定義を図13(b)を参照しながら説明する。上述したように、OS駆動を行うと透過率は図13(b)に模式的に示すように時間変化する。すなわち、OS電圧を印加(0ms時点)することによって1フレーム後(16.7msec時点)に透過率が所定の値に到達した後、透過率は低下し極小値を取る。この後、透過率は所定の階調電圧に対応する透過率に徐々に近づく。この透過率変化において、最初に所定の透過率に到達した時点(16.7ms)から、極小値を経て所定の透過率の99%まで透過率が到達する時点までの時間を「戻り時間」という。ここでは、表示階調を0階調から32階調に切替えた場合の結果を示している。   The horizontal axis of the graph shown in FIG. 13A is the product of the width W3 of the liquid crystal region 13A and the thickness d of the liquid crystal layer 13, and the vertical axis is the transmittance return time. Here, the definition of “transmission return time” will be described with reference to FIG. As described above, when OS driving is performed, the transmittance changes with time as schematically shown in FIG. That is, after the transmittance reaches a predetermined value after one frame (at 16.7 msec) by applying the OS voltage (at time 0 ms), the transmittance decreases and takes a minimum value. Thereafter, the transmittance gradually approaches the transmittance corresponding to a predetermined gradation voltage. In this transmittance change, the time from the time when the predetermined transmittance is first reached (16.7 ms) to the time when the transmittance reaches 99% of the predetermined transmittance through the minimum value is referred to as “return time”. . Here, the result when the display gradation is switched from 0 gradation to 32 gradations is shown.

図13(a)からわかるように、d×W3が小さいほど透過率戻り時間が短くなっており、応答特性が優れている。液晶領域幅W3は上述したように14μm以下に設定することが好ましく、液晶層の厚さdを3μm未満とすると透過率の戻り時間が約100ms以下になることがわかる。   As can be seen from FIG. 13 (a), the smaller the d × W3, the shorter the transmittance return time, and the better the response characteristics. As described above, the liquid crystal region width W3 is preferably set to 14 μm or less, and when the thickness d of the liquid crystal layer is less than 3 μm, the transmittance return time is about 100 ms or less.

このように、液晶領域の幅W3を14μm以下とし、更に液晶層の厚さdを3μm未満とすることによって、角応答に起因する不具合の発生を抑制することが出来るとともに、さらに応答特性を改善することができる。   Thus, by setting the width W3 of the liquid crystal region to 14 μm or less and the thickness d of the liquid crystal layer to less than 3 μm, it is possible to suppress the occurrence of defects caused by angular response and further improve the response characteristics. can do.

実際に13型VGAのLCDを試作し、動画表示性能を評価した結果を説明する。セルパラメータは、液晶層厚さdを2.5μm、液晶領域幅W3を10.7μmとした以外は、図4に示したLCD100について例示した値とほぼ同じ値である。また、比較のために液晶層厚さdが3.4μm、液晶領域幅W3が15.4μmの従来品の特性を合せて評価した。   A description will be given of the result of actually producing a 13-inch VGA LCD and evaluating the moving image display performance. The cell parameters are almost the same as the values exemplified for the LCD 100 shown in FIG. 4 except that the liquid crystal layer thickness d is 2.5 μm and the liquid crystal region width W3 is 10.7 μm. For comparison, the characteristics of a conventional product having a liquid crystal layer thickness d of 3.4 μm and a liquid crystal region width W3 of 15.4 μm were also evaluated.

本発明による実施形態のLCDと従来のLCDについて、画素部分の全体の透過率の時間変化(角応答特性)を評価した結果を図14(a)〜(c)に示す。図14(a)は0階調から32階調へ、図14(b)は0階調から64階調へ、図14(c)は0階調から96階調に表示を切替えた場合の角応答特性を示している。本発明のLCDおよび従来のLCDのいずれもオーバーシュート駆動を行った場合の結果を示している。ここでは、動作温度が5℃の場合についての結果を示している。   14A to 14C show the results of evaluating the temporal change (angular response characteristics) of the overall transmittance of the pixel portion for the LCD according to the embodiment of the present invention and the conventional LCD. 14A shows the case where the display is switched from 0 gradation to 32 gradations, FIG. 14B shows the case where the display is changed from 0 gradations to 64 gradations, and FIG. 14C shows the case where the display is changed from 0 gradations to 96 gradations. The angular response characteristic is shown. Both the LCD of the present invention and the conventional LCD show the results when overshoot driving is performed. Here, the result for the case where the operating temperature is 5 ° C. is shown.

図14(a)〜(c)から明らかなように、本発明による実施形態のLCDは応答特性が改善されているため、極小透過率の値がいずれも従来のLCDよりも高く、所定の階調に対応する透過率の80%以上となっている。また、上述したように主観評価を行った結果、従来のLCDをOS駆動すると暗い帯が観察されたのに対し、本発明による実施形態のLCDをOS駆動しても暗い帯はほとんど確認できなかった。   As is apparent from FIGS. 14A to 14C, the LCD of the embodiment according to the present invention has improved response characteristics. Therefore, all of the values of the minimum transmittance are higher than those of the conventional LCD, and the predetermined level. The transmittance corresponding to the tone is 80% or more. Further, as a result of the subjective evaluation as described above, a dark band was observed when the conventional LCD was driven by the OS, whereas a dark band was hardly confirmed even when the LCD of the embodiment according to the present invention was driven by the OS. It was.

以下、表1から表6を参照しながら、本発明のLCDと従来のLCDとについて、OS駆動の具体的な条件と、応答特性を説明する。表1から表6は、5℃における結果を示している。   Hereinafter, specific conditions for OS driving and response characteristics of the LCD of the present invention and the conventional LCD will be described with reference to Tables 1 to 6. Tables 1 to 6 show the results at 5 ° C.

表1から表6において、左端(start)に記載されている数値は、初期状態における表示階調を示し、上段(end)に記載されている数値は、書き換え後の表示階調を示している。ここでは、初期状態の表示階調が0階調の場合を例示する。   In Tables 1 to 6, the numerical value described at the left end (start) indicates the display gradation in the initial state, and the numerical value described in the upper stage (end) indicates the display gradation after rewriting. . Here, the case where the display gradation in the initial state is 0 gradation is illustrated.

OS電圧値(ここでは、対応する表示階調で示す。)は、本発明のLCDについては表1に示したように設定し、従来のLCDについては表4に示したように設定した。例えば、表1に示したように、0階調から32階調に表示を切替える際には、OS電圧として94階調に対応する電圧値を有する電圧を印加した。また、表1および4に示していない階調については、表1および4のように設定した関係に基づいて図15に示すグラフを作成し、補完することによって対応するOS階調を求めた。   The OS voltage value (indicated here by the corresponding display gradation) was set as shown in Table 1 for the LCD of the present invention, and as shown in Table 4 for the conventional LCD. For example, as shown in Table 1, when switching the display from 0 gradation to 32 gradations, a voltage having a voltage value corresponding to 94 gradations was applied as the OS voltage. For gradations not shown in Tables 1 and 4, the graph shown in FIG. 15 was created based on the relationships set as shown in Tables 1 and 4, and the corresponding OS gradation was obtained by complementation.

また、本発明のLCDの応答時間を表2および表3に示す。表2はOS駆動無しの場合、表3はOS駆動有りの場合の結果を示している。同様に、従来のLCDの応答時間を表5および表6に示す。表5はOS駆動無しの場合、表6はOS駆動有りの場合の結果を示している。なお、応答時間は、それぞれの階調変化における所定の透過率の変化を0%〜100%として、透過率が10%から90%まで変化するに要した時間(単位msec)を表している。   Tables 2 and 3 show the response time of the LCD of the present invention. Table 2 shows the results when the OS is not driven, and Table 3 shows the results when the OS is driven. Similarly, Tables 5 and 6 show response times of conventional LCDs. Table 5 shows the results when the OS is not driven, and Table 6 shows the results when the OS is driven. The response time represents the time (unit: msec) required for the transmittance to change from 10% to 90%, assuming that the change in the predetermined transmittance in each gradation change is 0% to 100%.

OS電圧値は、表1および表4に示したように、32階調ごとに、それぞれの階調に1フレーム期間内に所定の階調に到達するようにOS電圧を設定した。例えば、本発明のLCDについては、表1に示したように0階調から32階調に切り替える場合のOS電圧(OSV32)をV94(94階調に対応する電圧)とした。すなわち、OS駆動では、通常の駆動ではV32を印加するところV94を印加した。一方、従来のLCDについては、表4に示したように0階調から32階調に切り替える場合のOS電圧(OSV32)をV156(156階調に対応する電圧)とした。従来のLCDの方がOS電圧値が高いのは、表2と表5とを比較したら明らかなように、本発明のLCDの方が応答特性に優れている(応答時間が短い)ためである。このことからも、上述した構成によって応答特性が改善されていることがわかる。   As shown in Tables 1 and 4, the OS voltage value was set such that every 32 gradations, each gradation reached a predetermined gradation within one frame period. For example, in the LCD of the present invention, as shown in Table 1, the OS voltage (OSV32) when switching from 0 gradation to 32 gradations was set to V94 (voltage corresponding to 94 gradations). That is, in OS driving, V94 is applied when V32 is applied in normal driving. On the other hand, for the conventional LCD, as shown in Table 4, the OS voltage (OSV32) when switching from the 0th gradation to the 32nd gradation was set to V156 (voltage corresponding to the 156 gradation). The reason why the OS voltage value of the conventional LCD is higher is that the LCD of the present invention has better response characteristics (response time is shorter), as is clear when Table 2 and Table 5 are compared. . This also shows that the response characteristics are improved by the above-described configuration.

表2に示した応答時間からわかるように、本発明のLCDはOS駆動を行わないと、低階調を表示する際の応答時間が1フレーム期間(16.7msec)を超える場合がある。これに対し、OS駆動を行うと、表3に示したように、全ての階調において応答時間を1フレーム期間よりも短くすることができる。これに加えて、上述したように角応答の問題も発生しない。従来のLCDをOS駆動すると、表6に示したように応答時間は大幅に改善されるものの、未だ1フレーム期間を超える場合があり、さらに、上述したように角応答の問題も発生する。   As can be seen from the response time shown in Table 2, the LCD of the present invention may exceed one frame period (16.7 msec) when the OS is not driven to display a low gradation. On the other hand, when OS driving is performed, as shown in Table 3, the response time can be made shorter than one frame period in all gradations. In addition to this, the problem of angular response does not occur as described above. When the conventional LCD is driven by the OS, the response time is greatly improved as shown in Table 6, but it may still exceed one frame period, and the problem of angular response also occurs as described above.

本発明による実施形態の液晶表示装置は、上述したようにOS駆動することによって、優れた動画表示特性を発揮する。従って、例えば、テレビジョン放送を受信する回路をさらに設けることによって、高品位の動画表示が可能な液晶テレビとして好適に用いることができる。なお、OS駆動を実現するためには、公知の方法を広く適用するこが可能であり、所定の中間階調に対応する予め決められた階調電圧よりも高いOS電圧(階調電圧を用いることも出来る)を印加することができる駆動回路を更に設けても良いし、あるいはソフト的にOS駆動を実行することもできる。   The liquid crystal display device according to the embodiment of the present invention exhibits excellent moving image display characteristics by OS driving as described above. Therefore, for example, by further providing a circuit for receiving television broadcasting, it can be suitably used as a liquid crystal television capable of displaying high-quality moving images. In order to realize the OS driving, a known method can be widely applied, and an OS voltage (a gradation voltage is used that is higher than a predetermined gradation voltage corresponding to a predetermined intermediate gradation). In addition, a driving circuit capable of applying a voltage to the OS may be provided, or OS driving may be executed in software.

上記の実施形態では、OS駆動を適用した場合について本発明を説明したが、OS駆動を用いない場合でも、同様の電圧が印加される場合(例えば、V0→V94→V32の順で表示信号電圧が印加される場合)があり、このような場合にも本発明の効果を得ることができる。   In the above embodiment, the present invention has been described with respect to the case where the OS driving is applied. However, even when the OS driving is not used, when the same voltage is applied (for example, the display signal voltage in the order of V0 → V94 → V32). In such a case, the effect of the present invention can be obtained.

また、本発明は上述したMVA型LCDに限られず、液晶層を面状の(2次元的な)配向膜ではなく線状の(1次元的な)配向規制手段(スリットやリブ)で配向分割する、すなわち配向規制手段からの距離によって液晶分子の配向状態や応答速度が異なる他の配向分割垂直配向型LCDに適用することができる。例えば、図16に示すCPA(Continuous Pinwheel Alignment)型LCDにも適用できる。   Further, the present invention is not limited to the above-mentioned MVA type LCD, but the liquid crystal layer is not divided into a planar (two-dimensional) alignment film but to a linear (one-dimensional) alignment regulating means (slits or ribs). That is, the present invention can be applied to other alignment-divided vertical alignment LCDs in which the alignment state and response speed of liquid crystal molecules differ depending on the distance from the alignment regulating means. For example, the present invention can also be applied to a CPA (Continuous Pinwheel Alignment) LCD shown in FIG.

図16に示した画素200aを有するCPA型のLCDは、画素電極(中実部:実際に導電層が存在する部分)32と、画素電極32に設けた開口部42と、画素電極32に垂直配向型液晶層を介して対向する対向電極(不図示)に設けられたリブ(突起)41とによって、液晶層を配向分割している。CPA型LCDにおいては、垂直配向型液晶層をリブ41を中心に連続的に異なる配向方向に分割している。リブ41は第1配向規制手段に対応し、開口部42が第2配向規制手段に対応する。画素電極32の外縁は開口部42と同様に斜め電界を発生するような形状に形成されている。   A CPA type LCD having the pixel 200 a shown in FIG. 16 includes a pixel electrode (solid portion: a portion where a conductive layer actually exists) 32, an opening 42 provided in the pixel electrode 32, and a vertical to the pixel electrode 32. The liquid crystal layer is aligned and divided by ribs (protrusions) 41 provided on a counter electrode (not shown) facing each other through the alignment type liquid crystal layer. In the CPA type LCD, the vertical alignment type liquid crystal layer is divided into different alignment directions continuously around the rib 41. The rib 41 corresponds to the first orientation regulating means, and the opening 42 corresponds to the second orientation regulating means. The outer edge of the pixel electrode 32 is formed in a shape that generates an oblique electric field, like the opening 42.

このようなCPA型LCDでは、図16に示したように、リブ41の幅が第1配向規制手段の幅W1に対応し、開口部42の幅が第2配向規制手段の幅W2に対応し、これらの間の画素電極32上に幅がW3の液晶領域が規定される。CPA型LCDについても、これらの幅が上記の実施形態で説明した条件を満足するように設定することによって、MVA型LCDと同様の効果を得ることができる。なお、CPA型LCDにおいては、図16に示したように、配向規制手段(リブや開口部)の形状および幅は方向によって異なるので、液晶領域の幅W3が最大となる方向において上記条件を満足するよう設定することが好ましい。   In such a CPA type LCD, as shown in FIG. 16, the width of the rib 41 corresponds to the width W1 of the first orientation regulating means, and the width of the opening 42 corresponds to the width W2 of the second orientation regulating means. A liquid crystal region having a width W3 is defined on the pixel electrode 32 between them. Also for the CPA type LCD, the same effect as that of the MVA type LCD can be obtained by setting these widths so as to satisfy the conditions described in the above embodiment. In the CPA type LCD, as shown in FIG. 16, the shape and width of the alignment regulating means (ribs and openings) differ depending on the direction, so that the above condition is satisfied in the direction in which the width W3 of the liquid crystal region is maximum. It is preferable to set so as to.

上記の例では、MVA型およびCPA型のいずれの場合も、第1配向規制手段(例えばリブ)および第2配向規制手段(例えばスリット)は、これらの間に規定される液晶領域の側が直線または曲線によって規定される平面形状(表示面法線方向から見たときの形状をいう。)を有しているが、これらに限られない。   In the above example, in both cases of the MVA type and the CPA type, the first alignment regulating means (for example, ribs) and the second alignment regulating means (for example, slits) are arranged such that the liquid crystal region side defined between them is straight or Although it has a planar shape defined by a curve (referred to as a shape when viewed from the normal direction of the display surface), it is not limited thereto.

例えば、図17に示すMVA型LCDのように、櫛形の平面形状を有する配向規制手段を用いることもできる。図17に示した画素300aを有するMVA型のLCDは、画素電極72と、画素電極72に設けた開口部62と、画素電極72に垂直配向型液晶層を介して対向する対向電極(不図示)に設けられたリブ(突起)61とによって、液晶層を配向分割している。リブ61は先の実施形態のMVA型LCDと同様に一定の幅W1を有する帯状の形状を有しているが、開口部62は、帯状の幹部62aと幹部62の延設方向に直交する方向に延びる枝部62bとを有している。帯状のリブ61と帯状の幹部62aとは互いに平行に配置されており、この間に幅W3の液晶領域が規定されている。開口部62の枝部62bは液晶領域の幅方向に延びており、開口部62は全体として櫛形の平面形状を有している。特開2002−107730号公報に記載されているように、開口部62を櫛形にすることによって、斜め電界を受ける液晶分子の割合が増えるので応答特性を改善することができる。しかしながら、液晶分子の応答速度の分布は、リブ61と開口部62の幹部62aとの距離によって第1義的に影響を受けるので、開口部62に枝部62bを設けても、上述した応答速度の遅い第3液晶領域がリブ61と開口部62の幹部62aとの間に形成される。   For example, like the MVA type LCD shown in FIG. 17, an orientation regulating means having a comb-like planar shape can be used. An MVA LCD having the pixel 300a shown in FIG. 17 includes a pixel electrode 72, an opening 62 provided in the pixel electrode 72, and a counter electrode (not shown) that faces the pixel electrode 72 via a vertical alignment type liquid crystal layer. The liquid crystal layer is divided into alignment by ribs (protrusions) 61 provided on (). The rib 61 has a belt-like shape having a constant width W1 as in the MVA LCD of the previous embodiment, but the opening 62 is a direction perpendicular to the extending direction of the belt-like trunk portion 62a and the trunk portion 62. And a branch portion 62b extending in the direction. The strip-shaped rib 61 and the strip-shaped trunk portion 62a are arranged in parallel to each other, and a liquid crystal region having a width W3 is defined therebetween. The branch 62b of the opening 62 extends in the width direction of the liquid crystal region, and the opening 62 has a comb-like planar shape as a whole. As described in Japanese Patent Application Laid-Open No. 2002-107730, by making the openings 62 comb-shaped, the ratio of liquid crystal molecules that receive an oblique electric field increases, so that the response characteristics can be improved. However, since the distribution of the response speed of the liquid crystal molecules is influenced primarily by the distance between the rib 61 and the trunk 62a of the opening 62, the above-described response speed is obtained even if the branch 62b is provided in the opening 62. A slow third liquid crystal region is formed between the rib 61 and the trunk portion 62 a of the opening 62.

従って、画素300aを有するMVA型LCDにおいても、上述した実施形態のLCDと同様に幅W1、W2およびW3を設定することによって、同様の効果を得ることができる。このことは図16に示したCPA型LCDについても同様である。   Therefore, even in the MVA type LCD having the pixel 300a, the same effect can be obtained by setting the widths W1, W2, and W3 as in the LCD of the above-described embodiment. The same applies to the CPA type LCD shown in FIG.

上記の説明においては、OS駆動方法を適用した場合に優れた動画表示性能を有する配向分割垂直配向型LCDの構成(特に、液晶領域幅W3の幅)を説明するために、黒電圧の影響については説明しなかった。例えば、図6の極小透過率の液晶領域幅W3依存性を示すグラフは、典型的な例として黒電圧を1.2Vとした場合の結果を示している。   In the above description, in order to explain the configuration of an alignment-divided vertical alignment LCD (particularly the width of the liquid crystal region width W3) having excellent moving image display performance when the OS driving method is applied, the influence of the black voltage is described. Did not explain. For example, the graph showing the dependence of the minimum transmittance on the liquid crystal region width W3 in FIG. 6 shows the result when the black voltage is 1.2 V as a typical example.

ここで、図18および図19を参照しながら、黒電圧が極小透過率の液晶領域幅W3依存性に与える影響を説明する。ここで用いたLCDのセルパラメータは表7に示す通りであり、パネル表面温度が25℃における測定結果を示している。白電圧はいずれも7.6Vとした。図18は0階調から32階調への表示を切替える際のOS電圧印加後に表れる極小透過率を、32階調の透過率を100%として表しており、図19は、0階調から64階調への表示を切替える際のOS電圧印加後に表れる極小透過率を、64階調の透過率を100%として表している。なお、いずれの液晶層についても、液晶材料は、回転粘度γ1が約133mPa・s、フロー粘度νが約19mm2/sであり、且つ、それぞれの液晶層のリタデーション(厚さd×複屈折率Δn)が約300nmとなるように液晶材料を選んだ。 Here, the influence of the black voltage on the dependence of the minimum transmittance on the liquid crystal region width W3 will be described with reference to FIGS. The cell parameters of the LCD used here are as shown in Table 7 and show the measurement results when the panel surface temperature is 25 ° C. The white voltages were all 7.6V. FIG. 18 shows the minimum transmittance that appears after application of the OS voltage when switching the display from the 0 gradation to the 32 gradation, assuming that the transmittance at the 32 gradation is 100%, and FIG. The minimum transmittance that appears after the application of the OS voltage when switching the display to gradation is represented with the transmittance of 64 gradations being 100%. In any liquid crystal layer, the liquid crystal material has a rotational viscosity γ1 of about 133 mPa · s, a flow viscosity ν of about 19 mm 2 / s, and the retardation (thickness d × birefringence index) of each liquid crystal layer. The liquid crystal material was selected so that Δn) was about 300 nm.

図18および図19からわかるように、全ての液晶領域幅W3について、黒電圧が高いほど極小透過率が高い。すなわち、動画表示性能を改善するためには黒電圧を高く設定することが好ましい。これは、黒電圧が高いほど、斜め電界による配向規制力が強くなり、液晶分子の傾斜角が大きくなるためである。このことから容易にわかるように、黒電圧を高くすると透過率が高くなる。従って、高いコントラスト比を得るためには、黒電圧は低い方が好ましいことになる。液晶領域幅W3が11μmで、黒電圧が0V、0.5V、1.0Vおよび1.6Vのときのコントラスト比は、順に657、613、573および539であった。   As can be seen from FIGS. 18 and 19, for all liquid crystal region widths W3, the minimum transmittance increases as the black voltage increases. That is, it is preferable to set the black voltage high in order to improve the moving image display performance. This is because the higher the black voltage, the stronger the alignment regulating force by the oblique electric field and the larger the tilt angle of the liquid crystal molecules. As can be easily understood from this, the transmittance increases as the black voltage is increased. Therefore, in order to obtain a high contrast ratio, a lower black voltage is preferable. The contrast ratios when the liquid crystal region width W3 was 11 μm and the black voltages were 0V, 0.5V, 1.0V, and 1.6V were 657, 613, 573, and 539, respectively.

図18をみると、液晶領域幅W3を14μm以下とすれば、黒電圧を0Vとしても、80%以上の極小透過率を得ることができ、図19においては、85%を超える極小透過率を得ることができる。さらに、液晶領域幅W3を12μm以下にすれば、図18において約85%以上の極小透過率が得られ、図19においては90%以上の極小透過率を得ることができる。   As shown in FIG. 18, when the liquid crystal region width W3 is 14 μm or less, a minimum transmittance of 80% or more can be obtained even when the black voltage is set to 0 V. In FIG. 19, a minimum transmittance exceeding 85% is obtained. Obtainable. Further, if the liquid crystal region width W3 is set to 12 μm or less, a minimum transmittance of about 85% or more can be obtained in FIG. 18, and a minimum transmittance of 90% or more can be obtained in FIG.

このように、本発明の実施形態によると、動画表示性能に優れた構成が得られるので、黒電圧を従来よりも低く設定しても従来と同等以上の動画表示性能を得ることができる。すなわち、動画表示性能を犠牲にすることなく、コントラスト比を向上することも可能となる。なお、動画表示性能やコントラスト比はLCDの用途によって要求されるレベルが異なるので、適宜最適化すればよい。   As described above, according to the embodiment of the present invention, a configuration excellent in moving image display performance can be obtained. Therefore, even when the black voltage is set lower than that in the past, a moving image display performance equal to or higher than that in the past can be obtained. That is, the contrast ratio can be improved without sacrificing the moving image display performance. It should be noted that the moving image display performance and the contrast ratio have different levels depending on the application of the LCD, and may be optimized as appropriate.

〔画素分割構造〕
例示した垂直配向型(VAモード)の液晶表示装置は、IPSモードの液晶表示装置に比べて、γ特性の視角依存性が大きいという問題がある。γ特性とは表示輝度の階調依存性であり、γ特性が正面方向と斜め方向で異なるということは、階調表示状態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、またTV放送等を表示する場合に特に問題となる。この問題を解決するために、種々の画素分割構造が提案されている。
(Pixel division structure)
The illustrated vertical alignment (VA mode) liquid crystal display device has a problem that the viewing angle dependency of the γ characteristic is larger than that of the IPS mode liquid crystal display device. The γ characteristic is the gradation dependency of the display brightness. The fact that the γ characteristic is different between the front direction and the diagonal direction means that the gradation display state differs depending on the observation direction. Also, it is particularly problematic when displaying TV broadcasts. In order to solve this problem, various pixel division structures have been proposed.

ここで、画素分割構造とは、画素が供給されたある1つの表示信号電圧に対して、第1輝度となる第1副画素と、第1輝度と異なる第2輝度となる第2副画素とを備える構造を言う。1つの画素に設けられる副画素の数は3以上であってもよい。1つの画素に、輝度が互いに異なる複数の副画素を設けると、複数の副画素間の視角依存性が平均化されるので、画素全体の視角依存性を低減することができる。視角依存性の平均化は、副画素の面積比に依存するので、画素分割構造を用いた表示は、一種の面積階調表示ということもできる。また、画素分割構造は、マルチ画素構造と呼ばれることもある。   Here, the pixel division structure refers to a first subpixel having a first luminance and a second subpixel having a second luminance different from the first luminance with respect to a certain display signal voltage supplied with the pixels. A structure comprising The number of subpixels provided in one pixel may be three or more. When a plurality of subpixels having different luminances are provided in one pixel, the viewing angle dependency between the plurality of subpixels is averaged, so that the viewing angle dependency of the entire pixel can be reduced. Since the viewing angle dependency averaging depends on the area ratio of the sub-pixels, the display using the pixel division structure can also be called a kind of area gradation display. In addition, the pixel division structure may be referred to as a multi-pixel structure.

このような画素分割構造として、本出願人による特許文献3に記載の構成を好適に用いることができる。特に、副画素毎に補助容量を設け、補助容量を構成する一対の電極の内の一方の電極である補助容量対向電極を互いに電気的に独立な電極として、補助容量対向電極に供給する電圧を副画素毎に異ならせることによって、副画素の液晶層(液晶容量)に印加される実効電圧を異ならせる構成を好適に用いることができる。なお、補助容量を構成する他方の電極である補助容量電極には画素電極(すなわち各副画素電極)と同じ表示信号電圧が供給される。この構成を採用すると、輝度が高い階調ほど(表示信号電圧が高いほど)、副画素に印加される実効電圧の差が小さくなる(言い換えると、輝度が低い階調ほど(黒表示に近いほど)副画素に印加される実効電圧の差が大きくなるので、誘電異方性が負のネマチック液晶材料を用いたノーマリブラックモードの垂直配向型液晶表示装置のγ特性の視角依存性を効果的に低減することができる。また、補助容量を利用した画素分割構造を採用すると、各副画素の補助容量の補助容量対向電圧(いわゆるCS電圧であり、CSバスラインから供給される)の大きさを変えることによって、副画素間の電圧差(輝度差)を変えることができるので、例えば、画素分割構造の利点を生かした駆動(画素分割駆動、またはマルチ画素駆動、面積階調駆動ともいう。)と通常の駆動(副画素に同じ電圧を供給する駆動)とを電気的に切り替えることもできる。   As such a pixel division structure, the configuration described in Patent Document 3 by the present applicant can be suitably used. In particular, an auxiliary capacitor is provided for each sub-pixel, and an auxiliary capacitor counter electrode that is one of a pair of electrodes constituting the auxiliary capacitor is used as an electrically independent electrode to supply a voltage to the auxiliary capacitor counter electrode. It is possible to suitably use a configuration in which the effective voltage applied to the liquid crystal layer (liquid crystal capacitance) of the sub-pixel is made different by making it different for each sub-pixel. Note that the same display signal voltage as that of the pixel electrode (that is, each subpixel electrode) is supplied to the auxiliary capacitance electrode which is the other electrode constituting the auxiliary capacitance. When this configuration is adopted, the difference between the effective voltages applied to the sub-pixels becomes smaller as the luminance is higher (the display signal voltage is higher) (in other words, the luminance is lower (the closer to the black display) ) Since the difference in effective voltage applied to the sub-pixel becomes large, the viewing angle dependence of the γ characteristic of the normally black liquid crystal display device of normally black mode using a nematic liquid crystal material with negative dielectric anisotropy is effective. In addition, when the pixel division structure using the auxiliary capacitance is adopted, the magnitude of the auxiliary capacitance counter voltage (so-called CS voltage, which is supplied from the CS bus line) of the auxiliary capacitance of each sub-pixel. By changing the voltage, the voltage difference (luminance difference) between sub-pixels can be changed. For example, driving utilizing the advantage of the pixel division structure (pixel division driving, multi-pixel driving, area gradation driving) Also referred.) And normal drive (drive supplies the same voltage to the sub-pixel) and can be electrically switched things.

図21に、特許文献3に開示されている液晶表示装置400の電気的な構成を模式的に示す。   FIG. 21 schematically shows an electrical configuration of the liquid crystal display device 400 disclosed in Patent Document 3.

画素410は、副画素410a、410bに分割されており、副画素410a、410bは、それぞれTFT416a、TFT416b、および補助容量(CS)422a、422bが接続されている。TFT416aおよびTFT416bのゲ−ト電極は走査線412に接続され、ソース電極は共通の(同一の)信号線414に接続されている。補助容量422a、422bは、それぞれ補助容量配線(CSバス・ライン)424aおよび補助容量配線424bに接続されている。補助容量422aおよび422bは、それぞれ副画素電極418aおよび418bに電気的に接続された補助容量電極と、補助容量配線424aおよび424bに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層(不図示)によって形成されている。補助容量422aおよび422bの補助容量対向電極は互いに独立しており、それぞれ補助容量配線424aおよび424bから互いに異なる補助容量対向電圧が供給され得る構造を有している。   The pixel 410 is divided into sub-pixels 410a and 410b. The sub-pixels 410a and 410b are connected to TFTs 416a and 416b and auxiliary capacitors (CS) 422a and 422b, respectively. The gate electrodes of the TFTs 416a and 416b are connected to the scanning line 412, and the source electrodes are connected to a common (identical) signal line 414. The auxiliary capacitors 422a and 422b are connected to the auxiliary capacitor line (CS bus line) 424a and the auxiliary capacitor line 424b, respectively. The auxiliary capacitances 422a and 422b are provided between the auxiliary capacitance electrode electrically connected to the subpixel electrodes 418a and 418b, the auxiliary capacitance counter electrode electrically connected to the auxiliary capacitance wirings 424a and 424b, respectively. The insulating layer (not shown) is formed. The auxiliary capacitor counter electrodes of the auxiliary capacitors 422a and 422b are independent from each other and have a structure in which different auxiliary capacitor counter voltages can be supplied from the auxiliary capacitor wirings 424a and 424b, respectively.

次に、液晶表示装置400の2つの副画素410aおよび410bの液晶層に互いに異なる実効電圧を印加することが出来る原理について図を用いて説明する。   Next, the principle by which different effective voltages can be applied to the liquid crystal layers of the two subpixels 410a and 410b of the liquid crystal display device 400 will be described with reference to the drawings.

図22に、液晶表示装置400の1画素分の等価回路を模式的に示す。電気的な等価回路において、それぞれの副画素410aおよび410bの液晶層を液晶層413aおよび413bとして表している。また、副画素電極418aおよび418bと、液晶層413aおよび413bと、対向電極417(副画素410aおよび410bに対して共通)によって形成される液晶容量をClca、Clcbとする。   FIG. 22 schematically shows an equivalent circuit for one pixel of the liquid crystal display device 400. In the electrical equivalent circuit, the liquid crystal layers of the respective sub-pixels 410a and 410b are represented as liquid crystal layers 413a and 413b. In addition, liquid crystal capacitors formed by the subpixel electrodes 418a and 418b, the liquid crystal layers 413a and 413b, and the counter electrode 417 (common to the subpixels 410a and 410b) are Clca and Clcb.

液晶容量ClcaおよびClcbの静電容量値は同一の値CLC(V)とする。CLC(V)の値は、副画素410a、410bの液晶層に印加される実効電圧(V)に依存する。また、各副画素410aおよび410bの液晶容量にそれぞれ独立に接続されている補助容量422aおよび422bをCcsa、Ccsbとし、これの静電容量値は同一の値CCSとする。   The capacitance values of the liquid crystal capacitors Clca and Clcb are the same value CLC (V). The value of CLC (V) depends on the effective voltage (V) applied to the liquid crystal layers of the subpixels 410a and 410b. The auxiliary capacitors 422a and 422b that are independently connected to the liquid crystal capacitors of the sub-pixels 410a and 410b are Ccsa and Ccsb, respectively, and their capacitance values are the same value CCS.

副画素410aの液晶容量Clcaと補助容量Ccsaの一方の電極は副画素410aを駆動するために設けたTFT416aのドレイン電極に接続されており、液晶容量Clcaの他方の電極は対向電極に接続され、補助容量Ccsaの他方の電極は補助容量配線424aに接続されている。副画素410bの液晶容量Clcbと補助容量Ccsbの一方の電極は副画素410bを駆動するために設けたTFT416bのドレイン電極に接続されており、液晶容量Clcbの他方の電極は対向電極に接続され、補助容量Ccsbの他方の電極は補助容量配線424bに接続されている。TFT416aおよびTFT416bのゲート電極はいずれも走査線412に接続されており、ソース電極はいずれも信号線414に接続されている。   One electrode of the liquid crystal capacitor Clca and the auxiliary capacitor Ccsa of the subpixel 410a is connected to the drain electrode of the TFT 416a provided for driving the subpixel 410a, and the other electrode of the liquid crystal capacitor Clca is connected to the counter electrode. The other electrode of the auxiliary capacitance Ccsa is connected to the auxiliary capacitance wiring 424a. One electrode of the liquid crystal capacitor Clcb and the auxiliary capacitor Ccsb of the subpixel 410b is connected to the drain electrode of the TFT 416b provided to drive the subpixel 410b, and the other electrode of the liquid crystal capacitor Clcb is connected to the counter electrode. The other electrode of the auxiliary capacitance Ccsb is connected to the auxiliary capacitance wiring 424b. The gate electrodes of the TFTs 416 a and 416 b are both connected to the scanning line 412, and the source electrodes are both connected to the signal line 414.

図23(a)〜(f)に液晶表示装置400を駆動する際の各電圧のタイミングを模式的に示す。   23A to 23F schematically show the timing of each voltage when the liquid crystal display device 400 is driven.

図23(a)は、信号線414の電圧波形Vs、図23(b)は補助容量配線424aの電圧波形Vcsa、図23(c)は補助容量配線424bの電圧波形Vcsb、図23(d)は走査線412の電圧波形Vg、図23(e)は副画素410aの画素電極418aの電圧波形Vlca、図23(f)は、副画素410bの画素電極418bの電圧波形Vlcbをそれぞれ示している。また、図中の破線は、対向電極417の電圧波形COMMON(Vcom)を示している。   23A shows the voltage waveform Vs of the signal line 414, FIG. 23B shows the voltage waveform Vcsa of the auxiliary capacitance wiring 424a, FIG. 23C shows the voltage waveform Vcsb of the auxiliary capacitance wiring 424b, and FIG. FIG. 23E shows the voltage waveform Vlca of the pixel electrode 418a of the sub-pixel 410a, and FIG. 23F shows the voltage waveform Vlcb of the pixel electrode 418b of the sub-pixel 410b. . In addition, the broken line in the figure shows the voltage waveform COMMON (Vcom) of the counter electrode 417.

以下、図23(a)〜(f)を用いて図22の等価回路の動作を説明する。   Hereinafter, the operation of the equivalent circuit of FIG. 22 will be described with reference to FIGS.

時刻T1のときVgの電圧がVgLからVgHに変化することにより、TFT416aとTFT416bが同時に導通状態(オン状態)となり、副画素410a、410bの副画素電極418a、418bに信号線414の電圧Vsが伝達され、副画素410a、410bに充電される。同様にそれぞれの副画素の補助容量Ccsa、Ccsbにも信号線からの充電がなされる。   When the voltage Vg changes from VgL to VgH at time T1, the TFT 416a and the TFT 416b are turned on at the same time (on state), and the voltage Vs of the signal line 414 is applied to the subpixel electrodes 418a and 418b of the subpixels 410a and 410b. Then, the sub-pixels 410a and 410b are charged. Similarly, the auxiliary capacitors Ccsa and Ccsb of each sub-pixel are charged from the signal line.

次に、時刻T2のとき走査線412の電圧VgがVgHからVgLに変化することにより、TFT416aとTFT416bが同時に非導通状態(OFF状態)となり、副画素410a、410b、補助容量Ccsa、Ccsbはすべて信号線414と電気的に絶縁される。なお、この直後TFT416a、TFT416bの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧Vlca、Vlcbは概ね同一の電圧Vdだけ低下し、
Vlca=Vs−Vd
Vlcb=Vs−Vd
となる。また、このとき、それぞれの補助容量配線の電圧Vcsa、Vcsbは
Vcsa=Vcom−Vad
Vcsb=Vcom+Vad
である。
Next, when the voltage Vg of the scanning line 412 changes from VgH to VgL at time T2, the TFTs 416a and 416b are turned off at the same time (OFF state), and the subpixels 410a and 410b and the auxiliary capacitors Ccsa and Ccsb are all turned on. It is electrically insulated from the signal line 414. Immediately after this, due to the pull-in phenomenon due to the influence of the parasitic capacitances and the like of the TFTs 416a and 416b, the voltages Vlca and Vlcb of the respective sub-pixel electrodes decrease by substantially the same voltage Vd,
Vlca = Vs−Vd
Vlcb = Vs−Vd
It becomes. At this time, the voltages Vcsa and Vcsb of the respective auxiliary capacitance lines are Vcsa = Vcom−Vad.
Vcsb = Vcom + Vad
It is.

時刻T3で、補助容量Ccsaに接続された補助容量配線424aの電圧VcsaがVcom−VadからVcom+Vadに変化し、補助容量Ccsbに接続された補助容量配線424bの電圧VcsbがVcom+VadからVcom−Vadに2倍のVadだけ変化する。補助容量配線424aおよび424bのこの電圧変化に伴い、それぞれの副画素電極の電圧Vlca、Vlcbは
Vlca=Vs−Vd+2×K×Vad
Vlcb=Vs−Vd−2×K×Vad
へ変化する。但し、K=CCS/(CLC(V)+CCS)である。
At time T3, the voltage Vcsa of the auxiliary capacitance line 424a connected to the auxiliary capacitance Ccsa changes from Vcom−Vad to Vcom + Vad, and the voltage Vcsb of the auxiliary capacitance line 424b connected to the auxiliary capacitance Ccsb changes from Vcom + Vad to Vcom−Vad. It changes by twice Vad. Along with this voltage change of the auxiliary capacitance lines 424a and 424b, the voltages Vlca and Vlcb of the respective subpixel electrodes are Vlca = Vs−Vd + 2 × K × Vad.
Vlcb = Vs−Vd−2 × K × Vad
To change. However, K = CCS / (CLC (V) + CCS).

時刻T4では、VcsaがVcom+VadからVcom−Vadへ、VcsbがVcom−VadからVcom+Vadへ、2倍のVadだけ変化し、Vlca、Vlcbもまた、
Vlca=Vs−Vd+2×K×Vad
Vlcb=Vs−Vd−2×K×Vad
から、
Vlca=Vs−Vd
Vlcb=Vs−Vd
へ変化する。
At time T4, Vcsa changes from Vcom + Vad to Vcom−Vad, Vcsb changes from Vcom−Vad to Vcom + Vad by a factor of two, Vlca and Vlcb also
Vlca = Vs−Vd + 2 × K × Vad
Vlcb = Vs−Vd−2 × K × Vad
From
Vlca = Vs−Vd
Vlcb = Vs−Vd
To change.

時刻T5では、VcsaがVcom−VadからVcom+Vadへ、VcsbがVcom+VadからVcom−Vadへ、2倍のVadだけ変化し、Vlca、Vlcbもまた、
Vlca=Vs−Vd
Vlcb=Vs−Vd
から、
Vlca=Vs−Vd+2×K×Vad
Vlcb=Vs−Vd−2×K×Vad
へ変化する。
At time T5, Vcsa changes from Vcom−Vad to Vcom + Vad, Vcsb changes from Vcom + Vad to Vcom−Vad by a factor of two, Vlca and Vlcb also
Vlca = Vs−Vd
Vlcb = Vs−Vd
From
Vlca = Vs−Vd + 2 × K × Vad
Vlcb = Vs−Vd−2 × K × Vad
To change.

Vcsa、Vcsb、Vlca、Vlcbは、水平書き込み時間1Hの整数倍の間隔ごとに上記T4、T5における変化を交互に繰り返す。上記T4、T5の繰り返し間隔を1Hの1倍とするか、2倍とするか、3倍とするかあるいはそれ以上とするかは液晶表示装置の駆動方法(極性反転方法等)や表示状態(ちらつき、表示のざらつき感等)を鑑みて適宜設定すればよい。この繰り返しは次に画素(410aおよび410b)が書き換えられるとき、すなわちT1に等価な時間になるまで継続される。従って、それぞれの副画素電極の電圧Vlca、Vlcbの実効的な値は、
Vlca=Vs−Vd+K×Vad
Vlcb=Vs−Vd−K×Vad
となる。
Vcsa, Vcsb, Vlca, and Vlcb alternately repeat the changes in T4 and T5 at intervals of an integral multiple of the horizontal writing time 1H. Whether the repetition interval of T4 and T5 is set to 1 time, 1 time, 2 times, 3 times, or more than 1H depends on the driving method (polarity inversion method, etc.) of the liquid crystal display device and the display state ( It may be set as appropriate in consideration of flickering, display roughness, and the like. This repetition is continued until the pixel (410a and 410b) is rewritten next time, that is, until a time equivalent to T1 is reached. Therefore, the effective values of the voltages Vlca and Vlcb of the respective subpixel electrodes are
Vlca = Vs−Vd + K × Vad
Vlcb = Vs−Vd−K × Vad
It becomes.

よって、副画素410a、410bの液晶層413aおよび413bに印加される実効電圧V1、V2は、
V1=Vlca−Vcom
V2=Vlcb−Vcom
すなわち、
V1=Vs−Vd+K×Vad−Vcom
V2=Vs−Vd−K×Vad−Vcom
となる。
Therefore, effective voltages V1 and V2 applied to the liquid crystal layers 413a and 413b of the subpixels 410a and 410b are
V1 = Vlca-Vcom
V2 = Vlcb-Vcom
That is,
V1 = Vs−Vd + K × Vad−Vcom
V2 = Vs−Vd−K × Vad−Vcom
It becomes.

従って、副画素410aおよび410bのそれぞれの液晶層413aおよび413bに印加される実効電圧の差ΔV12(=V1−V2)は、ΔV12=2×K×Vad(但しK=CCS/(CLC(V)+CCS))となり、互いに異なる電圧を印加することができる。   Therefore, the difference ΔV12 (= V1−V2) in effective voltage applied to the liquid crystal layers 413a and 413b of the sub-pixels 410a and 410b is ΔV12 = 2 × K × Vad (where K = CCS / (CLC (V) + CCS)), and different voltages can be applied.

液晶表示装置400におけるV1とV2の関係を模式的に図24に示す。   The relationship between V1 and V2 in the liquid crystal display device 400 is schematically shown in FIG.

図24からわかるように、液晶表示装置400では、V1の値が小さいほどΔV12の値が大きい、このように、V1の値が小さいほどΔV12の値が大きくなるので、とりわけ白浮特性を改善することができる。   As can be seen from FIG. 24, in the liquid crystal display device 400, the smaller the value of V1, the larger the value of ΔV12. In this way, the smaller the value of V1, the larger the value of ΔV12. be able to.

このような画素分割構造を有する液晶表示装置にOS駆動を適用したところ、画像の輪郭が2重に見えるという不具合が発生することがあることを見出した。輪郭が2重にぼやけて見える現象を図25および図26を参照しながら説明する。   When the OS drive is applied to the liquid crystal display device having such a pixel division structure, it has been found that there is a problem that the contour of the image looks double. A phenomenon in which the outline appears to be blurred twice will be described with reference to FIGS. 25 and 26. FIG.

図25(a)は、画素分割構造を有するMVAモードの液晶表示装置500’の行方向に隣接する2つの画素を模式的に示している。各画素は、2つの副画素(510a’および510b’)を有しており、中間調を表示する電圧を印加したときに他方の副画素よりも高い実効電圧が印加される副画素(明副画素)510a’と実効電圧が低い副画素(暗副画素)510b’との面積比(分割比ということもある。)は1:3である。また、副画素の配列は、ドット反転駆動を行った際にフリッカが視認され難いように、明副画素が市松模様になるように配置されている。すなわち、行方向および列方向において、明副画素が隣接しないように配置されている。   FIG. 25A schematically shows two pixels adjacent in the row direction of an MVA mode liquid crystal display device 500 ′ having a pixel division structure. Each pixel has two subpixels (510a ′ and 510b ′), and a subpixel (bright sub) to which an effective voltage higher than that of the other subpixel is applied when a voltage for displaying a halftone is applied. The area ratio (also referred to as a division ratio) between the pixel) 510a ′ and the subpixel (dark subpixel) 510b ′ having a low effective voltage is 1: 3. Further, the sub-pixels are arranged so that the bright sub-pixels are in a checkered pattern so that flicker is not easily recognized when performing dot inversion driving. That is, the bright subpixels are arranged not to be adjacent to each other in the row direction and the column direction.

各副画素は、副画素電極12に設けられたスリット22と、対向電極(不図示)に設けられたリブ21とを配向規制手段として有しており、これらによって、第1液晶領域、第2液晶領域、第3液晶領域が規定されいてる。図25(a)に示した液晶表示装置500’の明副画素510a’の第1、第2および第3液晶領域の幅W1a’、W2a’およびW3a’は、暗副画素510b’の第1、第2および第3液晶領域の幅W1b’、W2b’およびW3b’とそれぞれ等しい。各副画素は、図1〜図19を参照しながら説明したような画素構成(配向規制構造)を有することが角応答を抑制するために好ましいが、それとは独立に、画素分割構造に特有の以下の不具合が発生する。   Each sub-pixel has a slit 22 provided in the sub-pixel electrode 12 and a rib 21 provided in the counter electrode (not shown) as alignment regulating means. By these, the first liquid crystal region, the second liquid crystal region, A liquid crystal region and a third liquid crystal region are defined. The widths W1a ′, W2a ′, and W3a ′ of the first, second, and third liquid crystal regions of the bright subpixel 510a ′ of the liquid crystal display device 500 ′ illustrated in FIG. 25A are the same as those of the dark subpixel 510b ′. , Equal to the widths W1b ′, W2b ′ and W3b ′ of the second and third liquid crystal regions, respectively. Each sub-pixel preferably has a pixel configuration (orientation-regulating structure) as described with reference to FIGS. 1 to 19 in order to suppress angular response. Independently, it is specific to the pixel division structure. The following problems occur.

図25(a)に示した画素分割構造を有する液晶表示装置をOS駆動した場合に画像の輪郭が2重にぼやけて見えるという不具合が発生する理由を図26(a)〜(c)を参照しながら説明する。   26 (a) to 26 (c) for the reason why the liquid crystal display device having the pixel division structure shown in FIG. 25 (a) causes the problem that the outline of the image looks double blurred when the OS is driven. While explaining.

図26(a)は通常の駆動方法(画素全体に同じ輝度を表示する駆動方法)で、ある中間調表示と黒表示とを表示した場合の、中間調表示領域と黒表示領域との境界付近を模式的に示している。図26(b)は、図26(a)に示した表示を行ったn番目のフレームの後、中間調表示領域が右に広がった表示を行ったn+1番目のフレームにおける中間調表示領域と黒表示領域との境界付近を模式的に示している。OS電圧値が適切に設定されていれば、1フレーム内に所定の輝度に到達するので、中間調表示領域と黒表示領域との境界(輪郭)は単純に右側に移動し、境界がぼやけることはない。   FIG. 26A shows a normal driving method (driving method for displaying the same luminance on the entire pixel), and the vicinity of the boundary between the halftone display area and the black display area when a certain halftone display and black display are displayed. Is schematically shown. FIG. 26B shows the halftone display area and black in the (n + 1) th frame in which the halftone display area spreads to the right after the nth frame in which the display shown in FIG. The vicinity of the boundary with the display area is schematically shown. If the OS voltage value is set appropriately, a predetermined luminance is reached within one frame, so that the boundary (outline) between the halftone display area and the black display area simply moves to the right side and the boundary becomes blurred. There is no.

これに対し、画素分割駆動を行うと、図26(c)に示すように、n+1番目のフレームで広がった中間調表示領域の部分の表示状態は、n番目のフレームにおける中間調表示領域の表示状態と異なるために、輪郭が2重にぼやけて見える。   On the other hand, when pixel division driving is performed, as shown in FIG. 26 (c), the display state of the halftone display area expanded in the (n + 1) th frame is the display of the halftone display area in the nth frame. Because it is different from the state, the outline looks blurry twice.

図26(c)に示すように、n番目のフレームにおける中間調表示領域は、表示信号電圧で特定される当該階調よりも明るい副画素と暗い副画素との平均として表示される。これをn+1番目のフレームで右に広げると、明副画素に印加されるOS電圧は大きくなりすぎ、暗副画素に印加されるOS電圧は小さくなりすぎることになるため、n番目のフレームで表示されていた中間調表示領域の輝度と、n+1番目のフレームで広がった中間調表示領域の輝度とが異なってしまう。明副画素に印加されるOS電圧が過大になり、暗副画素に印加されるOS電圧が過小になるのは、OS電圧は信号線から供給されるので電気的には表示信号電圧と同じであり、1つの表示電圧信号に対して、実効電圧値が高い明副画素と実効電圧値が低い暗副画素ができるのと同じ理由で、実効電圧値が高い明副画素に印加されるOS電圧値は大きく、実効電圧値が低い暗副画素に印加されるOS電圧値は小さくなる。   As shown in FIG. 26C, the halftone display area in the nth frame is displayed as an average of subpixels brighter and darker than the gray level specified by the display signal voltage. If this is expanded to the right in the (n + 1) th frame, the OS voltage applied to the bright subpixel becomes too large and the OS voltage applied to the dark subpixel becomes too small. The brightness of the halftone display area that has been set is different from the brightness of the halftone display area spread in the (n + 1) th frame. The OS voltage applied to the bright subpixel becomes excessive and the OS voltage applied to the dark subpixel becomes excessively low because the OS voltage is supplied from the signal line and is electrically the same as the display signal voltage. Yes, an OS voltage applied to a bright subpixel having a high effective voltage value for the same reason that a bright subpixel having a high effective voltage value and a dark subpixel having a low effective voltage value can be formed for one display voltage signal The OS voltage value applied to the dark subpixel having a large value and a low effective voltage value is small.

上述した本発明による実施形態の画素構造を適用することによって、各副画素の応答特性を上記の条件を満足するように設定しても、画素分割構造を適用すると、副画素間でOS電圧値が異なり、応答速度(所定の輝度に到達するまでの時間)が異なる結果、OS電圧が印加されたフレームでは輝度(時間積分値)が過渡的に所定の値からずれる。そのため、画像の輪郭(輝度が異なる領域の間の境界)が2重にぼやけて見えることになる。   By applying the pixel structure of the embodiment according to the present invention described above, even if the response characteristics of each subpixel are set so as to satisfy the above-described conditions, the OS voltage value between the subpixels is applied when the pixel division structure is applied. As a result, the response speed (time until reaching the predetermined luminance) is different, and as a result, the luminance (time integral value) is transiently deviated from the predetermined value in the frame to which the OS voltage is applied. For this reason, the contour of the image (the boundary between regions having different luminances) appears to be blurred twice.

この問題を解決するためには、画素が有する副画素の内でより高い実効電圧が印加される副画素を、より低い実効電圧が印加される副画素よりも、応答速度が遅い構造とすればよい。一般に、画素の応答速度は印加電圧や液晶材料の物性によって変わるが、画素の構造にも依存する。ここで言う応答速度が遅い構造とは、予め決められた電圧を印加したときの輝度の立上がり応答速度が遅い構造を言う。例えば、それぞれの副画素をV0→V32に遷移させたときに、V32に対応する32階調に到達するまでの応答時間で評価することができる。もちろん、明副画素にV32を印加するために信号線から供給する電圧はV32よりも小さく、暗副画素にV32を印加するために信号線から供給する電圧はV32よりも大きく、これらの電圧値は、画素構造に応じて適宜設定される。   In order to solve this problem, if the sub-pixel to which a higher effective voltage is applied among the sub-pixels of the pixel, the response speed is slower than the sub-pixel to which a lower effective voltage is applied. Good. In general, the response speed of the pixel varies depending on the applied voltage and the physical properties of the liquid crystal material, but also depends on the structure of the pixel. The structure having a slow response speed here refers to a structure having a slow response speed of rising brightness when a predetermined voltage is applied. For example, when each subpixel is changed from V0 to V32, the evaluation can be performed by the response time until the 32 gradations corresponding to V32 are reached. Of course, the voltage supplied from the signal line to apply V32 to the bright subpixel is smaller than V32, and the voltage supplied from the signal line to apply V32 to the dark subpixel is larger than V32. Is appropriately set according to the pixel structure.

画素がより高い実効値の電圧が印加される第1副画素および第2副画素を有する場合、所定の電圧を第1副画素に印加したときの第1副画素の輝度の立上がり応答速度を、当該所定の電圧を第2副画素に印加したときの第2副画素の輝度の立上がり応答速度よりも遅くしておけば、第1副画素の液晶層により高いOS電圧が印加されても、第1副画素と第2副画素とにおける輝度の立上がり速度の差が小さくなる結果、画像の輪郭が2重に見えることが抑制される。   When the pixel has a first subpixel and a second subpixel to which a higher effective voltage is applied, the response speed of the rise of the luminance of the first subpixel when a predetermined voltage is applied to the first subpixel, Even if a higher OS voltage is applied to the liquid crystal layer of the first subpixel, if the predetermined voltage is applied to the second subpixel, the response speed of the rise of the luminance of the second subpixel is slower. As a result of the difference in the rising speed of the luminance between the first sub-pixel and the second sub-pixel being reduced, it is possible to suppress the appearance of the image from appearing double.

例えば、図25(b)に示す液晶表示装置500の明副画素510aの第3液晶領域の幅W3aは、暗副画素510bの第3液晶領域の幅W3bよりも大きく設定されており、その結果、同じ電圧を印加したときの明副画素510aの応答速度は、暗副画素510bの応答速度よりも遅い。すなわち、明副画素が暗副画素よりも応答特性が劣る。なお、液晶層の応答時間に最も直接的に影響するのは、上述したように、第3液晶領域の幅であるので、第1液晶領域および第2液晶領域の幅W1およびW2は、明副画素と暗副画素とで同じであっても良いし、違っても良い。   For example, the width W3a of the third liquid crystal region of the bright subpixel 510a of the liquid crystal display device 500 shown in FIG. 25B is set larger than the width W3b of the third liquid crystal region of the dark subpixel 510b. The response speed of the bright subpixel 510a when the same voltage is applied is slower than the response speed of the dark subpixel 510b. That is, the response characteristic of the bright subpixel is inferior to that of the dark subpixel. Since the response time of the liquid crystal layer has the most direct effect on the width of the third liquid crystal region as described above, the widths W1 and W2 of the first liquid crystal region and the second liquid crystal region are determined by the bright and sub widths. The pixel and the dark sub-pixel may be the same or different.

画像の輪郭が2重に見えるという現象は、図25に例示したように、明副画素の面積が暗副画素の面積よりも小さい場合に顕著であるが、図27(a)に示す液晶表示装置600’のように、明副画素610aと暗副画素610bとの面積が等しい場合においても、明副画素610a’の第1、第2および第3液晶領域の幅W1a’、W2a’およびW3a’が、暗副画素610b’の第1、第2および第3液晶領域の幅W1b’、W2b’およびW3b’とそれぞれ等しいと、画像の輪郭が2重に見えるという現象が起こる。   The phenomenon that the outline of the image looks double is remarkable when the area of the bright subpixel is smaller than the area of the dark subpixel as illustrated in FIG. 25, but the liquid crystal display shown in FIG. Even when the bright subpixel 610a and the dark subpixel 610b have the same area as in the device 600 ′, the widths W1a ′, W2a ′, and W3a of the first, second, and third liquid crystal regions of the bright subpixel 610a ′. When 'is equal to the widths W1b', W2b ', and W3b' of the first, second, and third liquid crystal regions of the dark sub-pixel 610b ', there occurs a phenomenon that the contour of the image looks double.

この問題の発生を抑制するためには、図27(b)に示す液晶表示装置600の様に、明副画素610aの第3液晶領域の幅W3aを暗副画素610bの第3液晶領域の幅W3bよりも大きく設定すればよい。尚、第1液晶領域および第2液晶領域の幅W1およびW2は、明副画素610aと暗副画素610bとで同じであっても良いし、違っても良い。   In order to suppress the occurrence of this problem, the width W3a of the third liquid crystal region of the bright subpixel 610a is set to the width of the third liquid crystal region of the dark subpixel 610b as in the liquid crystal display device 600 shown in FIG. What is necessary is just to set larger than W3b. The widths W1 and W2 of the first liquid crystal region and the second liquid crystal region may be the same or different between the bright subpixel 610a and the dark subpixel 610b.

角応答をなくし、かつ、画像の輪郭が2重に見えると言う問題の発生を抑制するためには、暗副画素の第3液晶領域幅W3bを2μm以上14μm以下に設定し、OS電圧が信号線に供給されたときに暗副画素の輝度が1垂直走査期間内に所定の階調に到達するようにOS電圧を設定することが好ましい。   In order to eliminate the angular response and suppress the occurrence of the problem that the contour of the image looks double, the third liquid crystal region width W3b of the dark sub-pixel is set to 2 μm or more and 14 μm or less, and the OS voltage is It is preferable to set the OS voltage so that the luminance of the dark sub-pixel reaches a predetermined gradation within one vertical scanning period when supplied to the line.

ここでは、画素分割構造として、特許文献3に記載されている構成を例示したが、これに限られず、例えば、特開2004−213011号公報に記載されている構成を採用した場合にも、本実施形態で説明した効果を得ることができる。   Here, the configuration described in Patent Document 3 is exemplified as the pixel division structure, but the present invention is not limited to this. For example, even when the configuration described in Japanese Patent Application Laid-Open No. 2004-213011 is adopted, The effects described in the embodiment can be obtained.

本発明によると、MVA型やCPA型などの広視野角特性を有する配向分割垂直配向型LCDの応答特性が改善され、高品位の動画表示が可能なLCDが提供される。特に、配向分割垂直配向型LCDにOS駆動を適用しても、角応答に起因する表示品位の低下が発生せず、高品位の動画表示が可能なLCDが提供される。   According to the present invention, the response characteristics of an alignment division vertical alignment type LCD having a wide viewing angle characteristic such as an MVA type or a CPA type are improved, and an LCD capable of displaying a high-quality moving image is provided. In particular, even when OS driving is applied to an alignment-divided vertical alignment LCD, an LCD capable of displaying a high-quality moving image without causing a deterioration in display quality due to angular response is provided.

また、本発明によると、OS駆動をした場合にも画像の輪郭が2重にぼやけるという問題が発生し難い、画素分割構造を備えるLCDが提供される。   In addition, according to the present invention, there is provided an LCD having a pixel division structure that hardly causes the problem that the outline of an image is blurred twice even when the OS is driven.

本発明によるLCDは、テレビジョンを始め種々の用途に適用される。   The LCD according to the present invention is applied to various uses including television.

(a)から(c)は、本発明による実施形態のMVA型LCDの基本的な構成例を模式的に示す断面図である。(A) to (c) are cross-sectional views schematically showing a basic configuration example of an MVA type LCD according to an embodiment of the present invention. 本発明による実施形態のLCD100の断面構造を模式的に示す部分断面図である。It is a fragmentary sectional view which shows typically the cross-section of LCD100 of embodiment by this invention. LCD100の画素部100aの模式的な平面図である。3 is a schematic plan view of a pixel unit 100a of the LCD 100. FIG. OS駆動したときのLCD100の画素における輝度分布の変化を、高速カメラを用いて測定した結果を示すグラフである。It is a graph which shows the result of having measured the change of the luminance distribution in the pixel of LCD100 when OS drive | operated using the high-speed camera. (a)および(b)は、従来のMVA型液晶表示装置をOS駆動した場合の透過率の時間変化を示すグラフであり、(a)は25℃、(b)は5℃でそれぞれ測定した結果である。(A) And (b) is a graph which shows the time change of the transmittance | permeability at the time of OS drive of the conventional MVA type | mold liquid crystal display device, (a) was measured at 25 degreeC, (b) was each measured at 5 degreeC. It is a result. 液晶領域幅W3を変えた種々のLCDについて、図5に示した透過率の時間変化を測定した結果得られた、OS電圧印加後の透過率の極小値を示すグラフである。6 is a graph showing the minimum value of transmittance after application of an OS voltage, obtained as a result of measuring the temporal change in transmittance shown in FIG. 5 for various LCDs having different liquid crystal region widths W3. (a)および(b)は、角応答に起因する不具合を主観評価した結果を示すグラフである。(A) And (b) is a graph which shows the result of having subjectively evaluated the malfunction resulting from an angular response. 実施形態のLCDにおける液晶領域幅W3と第3液晶領域R3の幅との関係を示すグラフである。It is a graph which shows the relationship between the liquid crystal region width W3 and the width | variety of 3rd liquid crystal region R3 in LCD of embodiment. 図6に示したグラフを第3液晶領域R3の幅に対してプロットし直したグラフである。7 is a graph obtained by re-plotting the graph shown in FIG. 6 with respect to the width of the third liquid crystal region R3. (a)および(b)は、種々のセルパラメータを有する実施形態のLCDについて求めた透過効率の結果を示すグラフであり、(c)はそれぞれのLCDの開口率を示すグラフである。(A) And (b) is a graph which shows the result of the transmission efficiency calculated | required about LCD of embodiment which has various cell parameters, (c) is a graph which shows the aperture ratio of each LCD. スリット22の近傍の液晶領域13Aにおける液晶分子13aの配向の様子を模式的に示す図である。FIG. 6 is a diagram schematically showing the state of alignment of liquid crystal molecules 13a in a liquid crystal region 13A in the vicinity of a slit 22. (a)および(b)は、LCDが有する層間絶縁膜による液晶分子の配向に対する影響を説明するための模式図である。(A) And (b) is a schematic diagram for demonstrating the influence with respect to the orientation of the liquid crystal molecule by the interlayer insulation film which LCD has. (a)は液晶領域幅W3と液晶層厚さdとの積と、透過率の戻り時間との関係を示すグラフであり、(b)は透過率の戻り時間の定義を説明するための図である。(A) is a graph which shows the relationship between the product of liquid crystal region width W3 and liquid crystal layer thickness d, and the return time of a transmittance | permeability, (b) is a figure for demonstrating the definition of the return time of a transmittance | permeability. It is. (a)〜(c)は、本発明による実施形態のLCDと従来のLCDをOS駆動した場合の透過率の時間変化を示すグラフである。(A)-(c) is a graph which shows the time change of the transmittance | permeability at the time of carrying out OS drive of LCD of embodiment by this invention, and conventional LCD. 図14に示した透過率を変化を得るため用いたOS電圧の設定値を説明するためのグラフである。It is a graph for demonstrating the setting value of OS voltage used in order to obtain the change shown in the transmittance | permeability shown in FIG. 本発明による他の実施形態のLCDにおける画素構成を模式的に示す平面図である。It is a top view which shows typically the pixel structure in LCD of other embodiment by this invention. 本発明による他の実施形態のLCDにおける画素構成を模式的に示す平面図である。It is a top view which shows typically the pixel structure in LCD of other embodiment by this invention. 液晶領域幅W3を変えた種々のLCDについて、OS電圧(V32)印加後の透過率の極小値を示すグラフであり、黒電圧による違いを示している。It is a graph which shows the minimum value of the transmittance | permeability after OS voltage (V32) application about various LCD which changed liquid crystal area width W3, and has shown the difference by a black voltage. 液晶領域幅W3を変えた種々のLCDについて、OS電圧(V64)印加後の透過率の極小値を示すグラフであり、黒電圧による違いを示している。It is a graph which shows the minimum value of the transmittance | permeability after OS voltage (V64) application about various LCD which changed liquid crystal area width W3, and has shown the difference by a black voltage. (a)および(b)は、MVA型LCDの動画表示における問題を説明するための模式図である。(A) And (b) is a schematic diagram for demonstrating the problem in the moving image display of MVA type | mold LCD. 特許文献3に記載されている液晶表示装置400の画素分割構造を模式的に示す図である。It is a figure which shows typically the pixel division structure of the liquid crystal display device 400 described in patent document 3. FIG. 液晶表示装置400の画素構造に対応した電気的な等価回路を示す図である。4 is a diagram showing an electrical equivalent circuit corresponding to the pixel structure of the liquid crystal display device 400. FIG. (a)〜(f)は、液晶表示装置400の駆動に用いられる各種の電圧波形を示す図である。(A)-(f) is a figure which shows the various voltage waveforms used for the drive of the liquid crystal display device 400. FIG. 液晶表示装置400における副画素間の液晶層への印加電圧の関係を示す図である。6 is a diagram illustrating a relationship of applied voltages to a liquid crystal layer between sub-pixels in the liquid crystal display device 400. FIG. 画素分割構造を有するMVA型液晶表示装置の画素を模式的に示す図であり、(a)は明副画素と暗副画素とが同じ応答特性を有している例であり、(b)は明副画素が暗副画素よりも応答特性が劣る構成例を示す図である。It is a figure which shows typically the pixel of the MVA type | mold liquid crystal display device which has a pixel division structure, (a) is an example in which a bright subpixel and a dark subpixel have the same response characteristic, (b) is It is a figure which shows the structural example in which a response characteristic is inferior to a bright subpixel than a dark subpixel. (a)〜(c)は、図25(a)に示す液晶表示装置において画像の輪郭が2重に見える現象を説明するための模式図である。(A)-(c) is a schematic diagram for demonstrating the phenomenon in which the outline of an image looks double in the liquid crystal display device shown to Fig.25 (a). 画素分割構造を有する他のMVA型液晶表示装置の画素を模式的に示す図であり、(a)は明副画素と暗副画素とが同じ応答特性を有している例であり、(b)は明副画素が暗副画素よりも応答特性が劣る構成例を示す図である。It is a figure which shows typically the pixel of the other MVA type | mold liquid crystal display device which has a pixel division structure, (a) is an example in which the bright subpixel and the dark subpixel have the same response characteristic, (b ) Is a diagram illustrating a configuration example in which a bright subpixel is inferior in response characteristics to a dark subpixel.

符号の説明Explanation of symbols

11 第1電極
12 第2電極
13 液晶層
13A 液晶領域
13a 液晶分子
21 第1配向規制手段(リブ)
22 第2配向規制手段(スリット)
DESCRIPTION OF SYMBOLS 11 1st electrode 12 2nd electrode 13 Liquid crystal layer 13A Liquid crystal area 13a Liquid crystal molecule 21 1st orientation control means (rib)
22 Second orientation regulating means (slit)

Claims (10)

それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有する複数の画素を備え、
前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる第1副画素および第2副画素であって、ある階調において前記第1副画素の前記液晶層に前記第2副画素の前記液晶層よりも高い実効値の電圧が印加される第1副画素および第2副画素を有し、
所定の電圧を前記第1副画素に印加したときの前記第1副画素の輝度の立上がり応答速度は、当該所定の電圧を前記第2副画素に印加したときの前記第2副画素の輝度の立上がり応答速度よりも遅い、液晶表示装置。
Each comprising a plurality of pixels having a liquid crystal layer and a plurality of electrodes for applying a voltage to the liquid crystal layer;
Each of the plurality of pixels is a first sub-pixel and a second sub-pixel capable of applying different voltages to the liquid crystal layer, and the liquid crystal layer of the first sub-pixel is applied to the liquid crystal layer of the first sub-pixel in a certain gradation. A first subpixel and a second subpixel to which a voltage having an effective value higher than that of the liquid crystal layer of the second subpixel is applied;
The rising response speed of the luminance of the first subpixel when a predetermined voltage is applied to the first subpixel is the luminance response speed of the second subpixel when the predetermined voltage is applied to the second subpixel. A liquid crystal display device that is slower than the rising response speed.
前記液晶層は垂直配向型の液晶層であって、
前記第1副画素および前記第2副画素のそれぞれは、
第1電極と、前記液晶層を介して前記第1電極に対向する第2電極と、
前記液晶層の前記第1電極側に設けられ、第1の幅を有する第1配向規制手段と、
前記液晶層の前記第2電極側に設けられ、第2の幅を有する第2配向規制手段と、
前記第1配向規制手段と前記第2配向規制手段との間に規定され、第3の幅を有する液晶領域とを有し、
前記第1副画素の前記第3の幅は、前記第2副画素の前記第3の幅よりも大きい、請求項1に記載の液晶表示装置。
The liquid crystal layer is a vertical alignment type liquid crystal layer,
Each of the first subpixel and the second subpixel is
A first electrode, a second electrode facing the first electrode through the liquid crystal layer,
A first alignment regulating means provided on the first electrode side of the liquid crystal layer and having a first width;
A second alignment regulating means provided on the second electrode side of the liquid crystal layer and having a second width;
A liquid crystal region defined between the first alignment regulating means and the second alignment regulating means and having a third width;
2. The liquid crystal display device according to claim 1, wherein the third width of the first sub-pixel is larger than the third width of the second sub-pixel.
前記第1副画素の面積は、前記第2副画素の面積よりも小さい、請求項1または2に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein an area of the first subpixel is smaller than an area of the second subpixel. 前記第2副画素の前記第3の幅は2μm以上14μm以下である、請求項1から3のいずれかに記載の液晶表示装置。   4. The liquid crystal display device according to claim 1, wherein the third width of the second subpixel is 2 μm or more and 14 μm or less. 5. 前記第1配向規制手段は前記第1の幅を有する帯状の形状を有し、前記第2配向規制手段は前記第2の幅を有する帯状の形状を有し、前記液晶領域は前記第3の幅を有する帯状の形状を有する、請求項1から4のいずれかに記載の液晶表示装置。   The first alignment regulating means has a band shape having the first width, the second alignment regulating means has a band shape having the second width, and the liquid crystal region has the third shape. The liquid crystal display device according to claim 1, wherein the liquid crystal display device has a strip shape having a width. 前記第1配向規制手段がリブであり、前記第2配向規制手段は前記第2電極に設けられたスリットである、請求項1から5のいずれかに記載の液晶表示装置。   6. The liquid crystal display device according to claim 1, wherein the first alignment regulating means is a rib, and the second alignment regulating means is a slit provided in the second electrode. 前記第1の幅が4μm以上20μm以下であり、前記第2の幅が4μm以上20μm以下である、請求項6に記載の液晶表示装置。   The liquid crystal display device according to claim 6, wherein the first width is 4 μm or more and 20 μm or less, and the second width is 4 μm or more and 20 μm or less. 前記第1電極が対向電極であり、前記第2電極が画素電極である、請求項1から7のいずれかに記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the first electrode is a counter electrode and the second electrode is a pixel electrode. 中間調を表示する際に、所定の中間階調に対応する予め決められた階調電圧よりも高いオーバーシュート電圧を印加することができる駆動回路を更に備える、請求項1から8のいずれかに記載の液晶表示装置。   9. The display device according to claim 1, further comprising a drive circuit capable of applying an overshoot voltage higher than a predetermined gradation voltage corresponding to a predetermined intermediate gradation when displaying a halftone. The liquid crystal display device described. 請求項1から9のいずれかに記載の液晶表示装置と、テレビジョン放送を受信する回路とを備える電子機器。   An electronic apparatus comprising the liquid crystal display device according to claim 1 and a circuit that receives a television broadcast.
JP2005014342A 2005-01-21 2005-01-21 Liquid crystal display Pending JP2006201594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005014342A JP2006201594A (en) 2005-01-21 2005-01-21 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005014342A JP2006201594A (en) 2005-01-21 2005-01-21 Liquid crystal display

Publications (1)

Publication Number Publication Date
JP2006201594A true JP2006201594A (en) 2006-08-03

Family

ID=36959627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005014342A Pending JP2006201594A (en) 2005-01-21 2005-01-21 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2006201594A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008090856A1 (en) * 2007-01-26 2010-05-20 シャープ株式会社 Liquid crystal display
JPWO2008114658A1 (en) * 2007-03-16 2010-07-01 ソニー株式会社 Image processing apparatus, image display apparatus, and image processing method
WO2010137209A1 (en) 2009-05-29 2010-12-02 シャープ株式会社 Liquid crystal display element, liquid crystal display device, and display method employed in liquid crystal display element
US9778525B2 (en) 2014-03-06 2017-10-03 Samsung Display Co., Ltd. Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008090856A1 (en) * 2007-01-26 2010-05-20 シャープ株式会社 Liquid crystal display
JPWO2008114658A1 (en) * 2007-03-16 2010-07-01 ソニー株式会社 Image processing apparatus, image display apparatus, and image processing method
WO2010137209A1 (en) 2009-05-29 2010-12-02 シャープ株式会社 Liquid crystal display element, liquid crystal display device, and display method employed in liquid crystal display element
US8669973B2 (en) 2009-05-29 2014-03-11 Sharp Kabushiki Kaisha Liquid crystal display element, liquid crystal display device, and method for displaying with liquid crystal display element
US9778525B2 (en) 2014-03-06 2017-10-03 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
JP4342200B2 (en) Liquid crystal display
JP4368515B2 (en) LCD panel
KR100552364B1 (en) Liquid crystal display device
JP2005292515A (en) Liquid crystal display device and its driving method, and electronic equipment
KR100988990B1 (en) Liquid crystal display device and driving method for the same
US20170061912A1 (en) Liquid crystal display
US20100053052A1 (en) Liquid crystal display device
US9959823B2 (en) Liquid crystal display device and method of driving the same
KR20100048264A (en) Liquid crystal display
JP2006184737A (en) Substrate for liquid crystal display apparatus, liquid crystal display apparatus equipped with the same, and its drive method
KR20060043658A (en) Liquid crystal display device
JP2006119539A (en) Liquid crystal display device
JP2006201594A (en) Liquid crystal display
JP4376101B2 (en) Liquid crystal display device, driving method thereof, and electronic apparatus
JP4275588B2 (en) Liquid crystal display
WO2012093630A1 (en) Liquid crystal display device
JP2005084237A (en) Liquid crystal display device
US8115896B2 (en) Liquid crystal display and driving method thereof
US8077167B2 (en) Liquid crystal display and driving method thereof
JP4566579B2 (en) Driving method of liquid crystal display device
JP2010128004A (en) Liquid crystal display
JP2008145886A (en) Liquid crystal display device, its driving method and drive circuit
JP2005292523A (en) Liquid crystal display and its driving method, and electronic equipment
JP2005250361A (en) Liquid crystal display
JP5037554B2 (en) LCD panel