JP5034726B2 - 流量検出装置 - Google Patents

Description

本発明は、熱式流量計を備える流量検出装置に関し、特に内燃機関の吸気空気量を検出する流量検出装置に関する。

従来から、流量検出回路とＶ／Ｆ変換回路（電圧／周波数変換回路）とを備えた流量検出装置が知られている（例えば、特許文献１参照）。このような流量検出装置では、検出対象である流体の流量に応じたアナログ信号が流量検出回路により出力され、このアナログ信号がＶ／Ｆ変換回路により同信号に応じた周波数のディジタル信号に変換される。

上記流量検出回路としては、流体流路中に設置される感温抵抗体と、その感温抵抗体に対して直列に設けられたトランジスタとを有し、上記感温抵抗体を所定温度に保つべく同感温抵抗体への電力供給を上記トランジスタにより調節しつつ、その感温抵抗体への供給電力に応じたアナログ信号を出力するものが知られている。

また、上記Ｖ／Ｆ変換回路としては、流量検出回路により出力されるアナログ信号を電流に変換するＶ／Ｉ変換部と、Ｖ／Ｉ変換部における変換率を規定する変換率設定用抵抗器と、Ｖ／Ｉ変換部により変換された電流により充電される変換用コンデンサと、その変換用コンデンサの充電電圧が所定電圧に達する度に同コンデンサを放電させるＩ／Ｆ変換部とを有するものが知られている。このＶ／Ｆ変換回路では、変換用コンデンサの充電電圧の変化に基づいて、検出信号に応じた周波数のディジタル信号が出力されるようになっている。

一方、流量検出装置の小型化などの観点から、上記流量検出回路の少なくとも感温抵抗体を除く一部と上記Ｖ／Ｆ変換回路とが同一回路基板に実装されることが考えられる。
特許第３８０８０３８号公報

しかしながら、変換率設定用抵抗器及び変換用コンデンサの温度変化で同抵抗器の抵抗値及び同コンデンサの静電容量が変化すると、Ｖ／Ｆ変換回路における変換率が変化することにより検出誤差が生じる。特に、上述の如く流量検出回路の少なくとも感温抵抗体を除く一部とＶ／Ｆ変換回路とを同一回路基板に実装する場合には、これらの回路を構成する素子の発熱により変換率設定用抵抗器及び変換用コンデンサの温度変化が大きくなることから、上記温度変化に起因する検出誤差が増大するおそれがある。

本発明は上述の問題を解決するためになされたものであって、変換率設定用抵抗器及び変換用コンデンサの温度変化を抑制することで検出誤差を低減する流量検出装置を提供することを主たる目的とするものである。

以下、上記課題を解決するための手段、及びその作用効果について説明する。

第１の発明は、流体流路中に設置される感温抵抗体とその感温抵抗体に対して直列に設けられたトランジスタとを有し上記感温抵抗体を所定温度に保つべく同感温抵抗体への供給電力を上記トランジスタにより調節しつつ上記感温抵抗体への供給電力に応じたアナログ信号を出力する流量検出回路と、その流量検出回路により出力されるアナログ信号を電流に変換して出力するＶ／Ｉ変換部と、そのＶ／Ｉ変換部における変換率を規定する変換率設定用抵抗器と、上記Ｖ／Ｉ変換部により出力された電流により充電される変換用コンデンサと、その変換用コンデンサの充電電圧が所定電圧に達する度に同変換用コンデンサを放電させるＩ／Ｆ変換部とを有し、変換用コンデンサの充電電圧の変化に基づいて上記アナログ信号に応じた周波数のディジタル信号を出力する変換回路とを備える。この構成によると、流路を流れる流体の流量に応じた周波数のディジタル信号が出力される。

ところで、感温抵抗体への供給電流が流れるトランジスタの発熱量は、流量検出回路を構成する他の素子及びＶ／Ｆ変換回路を構成する素子よりも大きくなる。発明者はこの点に着目し、トランジスタ及び変換回路を同一の回路基板に実装する際に、変換率設定用抵抗器及び変換用コンデンサを、トランジスタからの伝熱を緩和する熱緩和領域分だけ離間させて実装した。これにより、トランジスタの発熱に伴う変換率設定用抵抗器及び変換用コンデンサの温度変化を抑制することができ、その温度変化に起因する検出誤差を低減することができる。

第２の発明では、Ｖ／Ｉ変換部及びＩ／Ｆ変換部が１つの集積回路として集積され、変換率設定用抵抗器及び変換用コンデンサとトランジスタとの間に同集積回路が配置されている。ここで、Ｖ／Ｉ変換部及びＩ／Ｆ変換部を集積した集積回路の熱容量は大きくなることが考えられる。この場合には、上述の如く集積回路を配置すると、集積回路の周辺温度が平準化され、集積回路、変換率設定用抵抗器、及び変換用コンデンサの温度差が低減される。このようにして集積回路、変換率設定用抵抗器、及び変換用コンデンサの温度について相関性を高めることにより、上記温度変化に起因する検出誤差の温度補償が容易になる。

第３の発明では、回路基板は矩形状をなしている。そして、変換率設定用抵抗器及び変換用コンデンサとトランジスタとが、それぞれ回路基板の対向する一辺の近傍と他辺の近傍とに配置されている。このようにして変換率設定用抵抗器及び変換用コンデンサとトランジスタとを離間させることで、上記温度変化に起因する検出誤差を低減することができる。

第４の発明は、第３の発明において放熱部材を更に備える。この放熱板は、トランジスタと熱的に接続され、矩形状の回路基板のトランジスタに近接する一辺及びその一辺に隣り合う他辺に沿って延びている。また、回路基板の放熱部材に対向する部分を避けて、同回路基板に変換率設定用抵抗器及び変換用コンデンサが配置されている。この構成によると、放熱面積が広い放熱板を設けつつも、トランジスタ及び放熱板から変換率設定用抵抗器及び変換用コンデンサを離間させることができる。すなわち、トランジスタの温度上昇を放熱板により抑制しつつ、同放熱板からの受熱に伴う変換率設定用抵抗器及び変換用コンデンサの温度変化を抑制することができる。

第５の発明は、第１から第３のいずれか一項に記載の発明において放熱板を更に備える。この放熱板は、トランジスタと熱的に接続され、回路基板の一部に対向して設けられている。そして、回路基板の放熱部材に対向する部分を避けて、同回路基板に変換率設定用抵抗器及び変換用コンデンサが配置されている。この構成によると、放熱板を設けつつも、トランジスタ及び放熱板から変換率設定用抵抗器及び変換用コンデンサを離間させることができる。すなわち、トランジスタの温度上昇を放熱板により抑制しつつ、同放熱板からの受熱に伴う変換率設定用抵抗器及び変換用コンデンサの温度変化を抑制することができる。

以下、本発明を具体化した一実施形態を図面に基づいて説明する。本実施の形態は、車載エンジンの吸入空気量を検出する流量検出装置として本発明を具体化しており、その詳細な構成を以下に説明する。

はじめに、図１に基づいて本実施形態による流量検出装置１０の概略構成を説明する。流量検出装置１０は、ブリッジ回路１１、通電制御用オペアンプＯＰ1、パワートランジスタＴＲ1、Ｖ／Ｆ変換用回路モジュール１６などで構成されている。流量検出装置１０には、ＥＣＵ２０が接続されており、ＥＣＵ２０は流量検出装置１０により出力される検出信号に基づいてエンジンの吸入空気量を算出する。

詳しくは、図１に示すエンジンの吸気管（吸気流路）２１内には、ホットワイヤ１２及びコールドワイヤ１３が設けられている。ホットワイヤ１２及びコールドワイヤ１３は、感熱抵抗素子（温度に応じて抵抗値が変化する素子）であり、抵抗器１４及び抵抗器１５と共にブリッジ回路１１を形成している。また、感温抵抗体としてのホットワイヤ１２は、通電により発熱する発熱抵抗素子でもある。

ブリッジ回路１１の出力端子には通電制御用オペアンプＯＰ1が接続されており、この通電制御用オペアンプＯＰ1にはパワートランジスタＴＲ1が接続されている。そして、パワートランジスタＴＲ1はブリッジ回路１１の電源端子に接続されている。通電制御用オペアンプＯＰ1は、ブリッジ回路１１の不平衡電圧が０になるように、パワートランジスタＴＲ1に対して調節信号を出力することで同トランジスタＴＲ1を介してホットワイヤ１２に供給される電力を調節する。

これにより、ホットワイヤ１２の温度はエンジンの吸入空気量に拘わらず所定温度に保たれる。ここで、上述の如くホットワイヤ１２の温度を保つために要する供給電力は、エンジンの吸入空気量に相関する。そのため、ブリッジ回路１１の出力端子には、エンジンの吸入空気量に応じた電圧が生じる。ブリッジ回路１１、オペアンプＯＰ1、及びパワートランジスタＴＲ1からなる回路が「流量検出回路」に相当する。

ブリッジ回路１１のホットワイヤ１２側の出力端子には、Ｖ／Ｆ変換用回路モジュール１６が接続されている。Ｖ／Ｆ変換用回路モジュール１６は、変換率設定用抵抗器１７及び変換用コンデンサ１８と共に変換回路としてのＶ／Ｆ変換回路１９を形成しており、ブリッジ回路１１により出力されたアナログ信号（エンジンの吸入空気量に応じた電圧）に応じた周波数のディジタル信号を出力する。

Ｖ／Ｆ変換用回路モジュール１６にはＥＣＵ２０が接続されている。ＥＣＵ２０は、ＣＰＵ、メモリ等を備えた周知のマイクロコンピュータを主体とする電子制御ユニットである。メモリは、各種のプログラムやパラメータを記憶する。ＣＰＵは、メモリに記憶されたプログラムを実行することによりエンジンの各部を制御する。このエンジン制御において、ＥＣＵ２０は、Ｖ／Ｆ変換用回路モジュール１６により出力される検出信号に基づいて、エンジンの吸入空気量を同エンジン制御用のパラメータの１つとして算出する。

上記パワートランジスタＴＲ1、通電制御用オペアンプＯＰ1、Ｖ／Ｆ変換用回路モジュール１６、変換率設定用抵抗器１７、変換用コンデンサ１８、抵抗器１４，１５は、回路基板としてのセラミック基板２２に実装されている。このセラミック基板２２は、図示しないハウジングに収容されており、上記ホットワイヤ１２及びコールドワイヤ１３はその一部が外部に露出するように同ハウジングに取り付けられている。なお、回路基板は、セラミック基板に限定されるものではない。

次に、図２に基づいてＶ／Ｆ変換回路１９の回路構成を説明する。Ｖ／Ｆ変換用回路モジュール１６は、ブリッジ回路１１により出力されたアナログ信号を電流に変換し変換用コンデンサ１８を充電するＶ／Ｉ変換部２３と、変換用コンデンサ１８の充電電圧が所定電圧に達する度に同コンデンサ１８を放電させるＩ／Ｆ変換部２４とを有している。

Ｖ／Ｉ変換部２３はオペアンプＯＰ2を主体として構成されている。オペアンプＯＰ2の出力端子はＮＰＮ型トランジスタＴＲ2のベースが接続され、その負側の入力端子は同ＮＰＮ型トランジスタＴＲ2のエミッタが接続され、その正側の入力端子には分圧用の抵抗器２５，２６が設けられている。この分圧用の抵抗器２５は入力端子（ブリッジ回路１１を接続するための端子）２７に接続され、抵抗器２６はグランドに接続されている。また、第２電源端子２９とＮＰＮ型トランジスタＴＲ2のコレクタとの間に、ＰＮＰ型トランジスタＴＲ3が設けられている。このＰＮＰ型トランジスタＴＲ3のベースはＮＰＮ型トランジスタＴＲ2のコレクタに接続されている。一方、ＮＰＮ型トランジスタＴＲ2のエミッタは外部抵抗接続用端子（変換率設定用抵抗器１７を接続するための端子）３１に接続されている。

上記構成によると、ＮＰＮ型トランジスタＴＲ2のエミッタがオペアンプＯＰ2の正側の入力端子と同電位になる。その結果、ＰＮＰ型トランジスタＴＲ3による変換率設定用抵抗器１７への供給電流Ｉ1が次式（１）に示すように調節される。なお、次式（１）において、Ｉoは変換率設定用抵抗器１７への供給電流Ｉ1の電流値、Ｎは分圧用の抵抗器２５，２６による分圧比、Ｖinはブリッジ回路１１により出力されたアナログ信号の電圧、Ｒは変換率設定用抵抗器１７の抵抗値を示す。

Ｉo＝Ｎ・Ｖin／Ｒ ・・・（１）
また、第２電源端子２９と外部コンデンサ接続用端子（変換用コンデンサ１８を接続するための端子）３２との間には、ＰＮＰ型トランジスタＴＲ4が設けられている。このＰＮＰ型トランジスタＴＲ4のベースは、ＮＰＮ型トランジスタＴＲ2のコレクタに接続されている。これにより、ＰＮＰ型トランジスタＴＲ4がＰＮＰ型トランジスタＴＲ3に同期して作動することから、ＰＮＰ型トランジスタＴＲ3による供給電流Ｉ1に比例する電流がＰＮＰ型トランジスタＴＲ4により出力される。なお、以下の説明では、ＰＮＰ型トランジスタＴＲ4による供給電流Ｉ2は、説明の便宜上ＰＮＰ型トランジスタＴＲ3による変換率設定用抵抗器１７への供給電流Ｉ1の２倍に設定されているものとする。しかしながら、供給電流Ｉ2は供給電流Ｉ1の何倍に設定されてもよい。

Ｉ／Ｆ変換部２４は、コンパレータＣＯＭＰ１を主体として構成されている。具体的には、コンパレータＣＯＭＰ１により変換用コンデンサ１８の充電電圧と所定電圧（以下「基準電圧」という）とが比較され、その比較結果に基づいて変換用コンデンサ１８の放電が実施されるようになっている。

詳しくは、コンパレータＣＯＭＰ１の出力端子には抵抗器３３を介してＮＰＮ型トランジスタＴＲ5が接続され、その正側の入力端子には外部コンデンサ接続用端子３２（ＰＮＰ型トランジスタＴＲ4のエミッタ）が接続され、その負側の入力端子には基準電圧設定回路が接続されている。この基準電圧設定回路は、第３電源端子３０に接続された分圧用の抵抗器３４，３５、及びその抵抗器３５とグランドとの間に設けられたＮＰＮ型トランジスタＴＲ6により構成されている。また、ＮＰＮ型トランジスタＴＲ6のベースは、抵抗器３６を介してコンパレータＣＯＭＰ１の出力端子に接続されている。

上記基準電圧設定回路によると、ＮＰＮ型トランジスタＴＲ6がオフ状態である場合には、基準電圧が第３電源端子３０の電圧（Ｖcc3）に設定される。一方、ＮＰＮ型トランジスタＴＲ6がオン状態である場合には、第３電源端子３０の電圧（Ｖcc3）が分圧用の抵抗器３４，３５により分圧される結果、基準電圧はＶcc3よりも低い電圧に設定される。以下、ＮＰＮ型トランジスタＴＲ6がオフ状態である場合に設定される基準電圧を「Ｖhi」といい、ＮＰＮ型トランジスタＴＲ6がオン状態である場合に設定される基準電圧を「Ｖlo」という。

ＮＰＮ型トランジスタＴＲ5のコレクタには、放電用回路（変換用コンデンサ１８を放電させるための回路）が接続されている。具体的には、外部コンデンサ接続用端子３２とグランドとの間に設けられたＮＰＮ型トランジスタＴＲ7と、第２電源端子２９とＮＰＮ型トランジスタＴＲ7のベースとの間に設けられたＰＮＰ型トランジスタＴＲ8と、ＮＰＮ型トランジスタＴＲ7のオン・オフを制御するために同トランジスタＴＲ7のベースに接続されたＮＰＮ型トランジスタＴＲ9，ＴＲ10とで構成されている。

ＰＮＰ型トランジスタＴＲ8のベースは、Ｖ／Ｉ変換部２３のＮＰＮ型トランジスタＴＲ2のコレクタに接続されている。一方、ＮＰＮ型トランジスタＴＲ9，ＴＲ10のコレクタは、ＰＮＰ型トランジスタＴＲ8のコレクタに接続され、ＮＰＮ型トランジスタＴＲ9のベースはＮＰＮ型トランジスタＴＲ7のベース及びＰＮＰ型トランジスタＴＲ8のコレクタに接続され、ＮＰＮ型トランジスタＴＲ10のベースは抵抗器３７を介してＮＰＮ型トランジスタＴＲ5のコレクタに接続されている。なお、以下の説明では、ＮＰＮ型トランジスタＴＲ7のオン状態におけるコレクタ電流Ｉ3は、説明の便宜上ＰＮＰ型トランジスタＴＲ3による変換率設定用抵抗器１７への供給電流Ｉ1の４倍に設定されているものとする。しかしながら、コレクタ電流Ｉ3は供給電流Ｉ1の何倍に設定されてもよい。

上記放電回路の構成によると、ＮＰＮ型トランジスタＴＲ10がオン状態である場合には、ＮＰＮ型トランジスタＴＲ7がオフ状態になる結果、Ｖ／Ｉ変換部２３のＰＮＰ型トランジスタＴＲ4による供給電流Ｉ2により変換用コンデンサ１８が充電される。一方、ＮＰＮ型トランジスタＴＲ10がオフ状態である場合には、ＮＰＮ型トランジスタＴＲ7がオン状態になる結果、Ｖ／Ｉ変換部２３のＰＮＰ型トランジスタＴＲ4による供給電流Ｉ2と共に変換用コンデンサ１８による放電電流Ｉ4がＮＰＮ型トランジスタＴＲ7を介してグランドに流れる。

また、ＮＰＮ型トランジスタＴＲ5のコレクタには、オープンコレクタ型の出力回路が接続されている。この出力回路は、ＮＰＮ型トランジスタＴＲ11及びＮＰＮ型トランジスタＴＲ12で構成されている。

次に、図３に基づいてＶ／Ｆ変換回路１９の作動を説明する。図３において、（ａ）は変換用コンデンサ１８の充電電圧、（ｂ）はコンパレータＣＯＭＰ１の出力、（ｃ）はＮＰＮ型トランジスタＴＲ5，ＴＲ6のオン・オフ、（ｄ）はＮＰＮ型トランジスタＴＲ10のオン・オフ、（ｅ）はＮＰＮ型トランジスタＴＲ7のオン・オフを示している。

Ｖ／Ｆ変換回路１９の作動開始直後、変換用コンデンサ１８の充電電圧はＶloよりも低く、コンパレータＣＯＭＰ１の出力は負に飽和する。これにより、ＮＰＮ型トランジスタＴＲ6がオフ状態になり、基準電圧設定回路において基準電圧が高電圧側のＶhiに設定される。そのため、Ｖ／Ｆ変換回路１９の作動開始後はじめて変換用コンデンサ１８の充電電圧がＶloに達するタイミングｔ1では、基準電圧はＶhiに設定されており、コンパレータＣＯＭＰ１の出力は負に飽和している（図３（ａ），（ｂ）参照）。その結果、ＮＰＮ型トランジスタＴＲ10がオン状態になり、ＮＰＮ型トランジスタＴＲ7がオフ状態になることから（図３（ｄ），（ｅ）参照）、ＰＮＰ型トランジスタＴＲ4による供給電流Ｉ2により変換用コンデンサ１８が充電される（図３（ａ）参照）。

タイミングｔ2において、変換用コンデンサ１８の充電電圧がＶhiまで上昇すると、コンパレータＣＯＭＰ１は正に飽和する。これにより、ＮＰＮ型トランジスタＴＲ6がオン状態になり（図３（ｃ）参照）、基準電圧設定回路において基準電圧が低電圧側のＶloに設定される（図３（ａ）参照）。また、ＮＰＮ型トランジスタＴＲ10がオフ状態になり、ＮＰＮ型トランジスタＴＲ7がオン状態になることから（図３（ｄ），（ｅ）参照）、変換用コンデンサ１８が放電される（図３（ａ）参照）。

タイミングｔ3において、変換用コンデンサ１８の充電電圧がＶloまで低下すると、コンパレータＣＯＭＰ１が再び負に飽和する（図３（ａ），（ｂ）参照）。その結果、ＮＰＮ型トランジスタＴＲ6がオフ状態になり（図３（ｃ）参照）、基準電圧設定回路において基準電圧が低電圧側のＶhiに設定される（図３（ａ）参照）。また、ＮＰＮ型トランジスタＴＲ10がオフ状態になり、ＮＰＮ型トランジスタＴＲ7がオン状態になることから（図３（ｄ），（ｅ）参照）、ＰＮＰ型トランジスタＴＲ4による供給電流Ｉ2により変換用コンデンサ１８が充電される（図３（ａ）参照）。

このように、変換用コンデンサ１８の充電と放電とが繰り返される結果、同コンデンサ１８の充電電圧はＶloとＶhiとの間を脈動する三角波を示し、Ｖ／Ｆ変換回路１９の出力信号は同充電電圧の周期と同一周期の方形波を示す（次式（２）に示す周期Ｔ参照）。すなわち、Ｖ／Ｆ変換回路１９の出力信号は、ブリッジ回路１１により出力されるアナログ信号に応じた周波数のディジタル信号となる（次式（３）に示す周波数Ｆ参照）。なお、次式（２），（３）において、Ｎ，Ｖin，Ｒは式（１）と同様にそれぞれ分圧用の抵抗器２５，２６による分圧比、ブリッジ回路１１により出力されるアナログ信号の電圧、変換率設定用抵抗器１７の抵抗値を示す。また、Ｃは変換用コンデンサ１８の静電容量を示すものとする。

Ｔ＝Ｃ・（Ｖhi−Ｖlo）／Ｉo ・・・（２）
Ｆ＝Ｎ・Ｖin／（Ｒ・Ｃ・（Ｖhi−Ｖlo）） ・・・（３）
このようにエンジンの吸入空気量の検出信号をディジタル化してＥＣＵ２０に伝送することで、上記伝送中に重畳されるノイズに起因する誤差（ＥＣＵ２０において算出される吸入空気量と実際の吸入空気量との差）を低減することができる。

次に、図４に基づいて、セラミック基板２２近傍の構成を詳細に説明する。図４において、（ａ）はセラミック基板２２近傍の平面図、（ｂ）は（ａ）のＡ１−Ａ１線の断面図を示している。図４では、通電制御用オペアンプＯＰ1、Ｖ／Ｆ変換用回路モジュール１６、抵抗器１４、及び抵抗器１５が１つの集積回路４１として集積されていることを想定している。

図４に示すセラミック基板２２は、矩形状をなし、ハウジング４２に取り付けられている。詳しくは、セラミック基板２２は、接着剤４３により絶縁樹脂部材４４を介してハウジング４２に固定されている（図４（ｂ）参照）。ここで、パワートランジスタＴＲ1にはブリッジ回路１１に供給される相対的に大きな電流が流される。そのため、パワートランジスタＴＲ1による発熱量は、セラミック基板２２に実装されている他の発熱素子（例えば、集積回路４１）による発熱量と比較して大きい。

そこで、パワートランジスタＴＲ1には、放熱板４５が熱的に接続されている。すなわち、パワートランジスタＴＲ1で発生した熱が放熱板４５に伝わる経路における熱伝導率が相対的に高くなっている。詳しくは、パワートランジスタＴＲ1に近接させて放熱板４５が設けられている。具体的には、パワートランジスタＴＲ1とハウジング４２との間に放熱板４５が設けられている。これにより、パワートランジスタＴＲ1で発生した熱が放熱板４５に伝わり同放熱板４５から放熱されることから、パワートランジスタＴＲ1の温度上昇が低減される。

なお、集積回路４１は、１つの半導体チップ上に形成された回路素子をアルミニウム蒸着膜などの配線により結線したモノリシック集積回路でもよいし、複数の半導体チップが結線されてなるマルチチップモジュールでもよいし、半導体チップと抵抗器などの個別部品とが結線されてなるハイブリッド集積回路でもよい。また、集積回路４１はパッケージングしてもよいし、ベアチップ実装されてもよい。

ところで、上述したＶ／Ｆ変換回路１９における変換率（入力信号の電圧から出力信号の周波数への変換率）は、変換率設定用抵抗器１７の抵抗値Ｒ及び変換用コンデンサ１８の静電容量Ｃに依存している。そのため、これらの抵抗器１７及びコンデンサ１８の温度変化により抵抗値Ｒ及び静電容量Ｃが変化すると、検出誤差が増大する。

そこで、本実施形態では、第１に、セラミック基板２２において、変換率設定用抵抗器１７及び変換用コンデンサ１８を、発熱量が相対的に大きいパワートランジスタＴＲ1からの伝熱を緩和する熱緩和領域分だけ離間させて実装している。具体的には、セラミック基板２２の対向する一辺の近傍と他辺の近傍とにそれぞれ変換率設定用抵抗器１７と変換用コンデンサ１８とを配置している。また、第２に、変換率設定用抵抗器１７及び変換用コンデンサ１８とパワートランジスタＴＲ1との間に集積回路４１を配置している。また、第３に、セラミック基板２２のパワートランジスタＴＲ1が近接する一辺の周辺部に、その一辺に沿って延びる放熱板４５を対向させている。

次に、図５に基づいて本実施形態による効果について説明する。図５は、セラミック基板２２上の温度分布を説明するための図面である。詳しくは、図５において、（ａ）は本実施形態に係る上記温度分布を説明するための図面であり、（ｂ）は本実施形態に対して集積回路４１の配置を異ならせた状態（変換率設定用抵抗器１７及び変換用コンデンサ１８とパワートランジスタＴＲ1との間に集積回路４１が配置されていない状態）における上記温度分布を説明するための図面であり、（ｃ）は本実施形態に対して集積回路４１の配置を（ｂ）と同様に異ならせ、さらに放熱板４５の形状及び配置を異ならせた状態（放熱板４５をセラミック基板２２の全面に対向させた状態）における上記温度分布を説明するための図面である。また、図５（ａ）〜（ｃ）において、実線で示すグラフは上述した各図面の状態における上記温度分布を示し、破線で示すグラフは上述した各図面の状態において放熱板を設けていない状態における上記温度分布を示している。

図５（ａ）〜（ｃ）によると、セラミック基板２２上の温度はパワートランジスタＴＲ1から離間するほど低下することが分かる。したがって、上述の如くパワートランジスタＴＲ1から変換率設定用抵抗器１７及び変換用コンデンサ１８を離間させることにより、これらの抵抗器１７及びコンデンサ１８の同トランジスタＴＲ1の発熱に伴う温度変化が抑制される。

また、図５（ａ）と（ｂ）との比較から、変換率設定用抵抗器１７及び変換用コンデンサ１８とパワートランジスタＴＲ1との間に集積回路４１を配置することにより、これらの抵抗器１７及びコンデンサ１８と集積回路４１との温度差が低減されることが分かる。これは、集積回路４１の熱容量が相対的に大きく、集積回路４１周辺の温度が平準化されることによる。

また、図５（ｂ）と（ｃ）との比較から、セラミック基板２２のパワートランジスタＴＲ1が近接する一辺の周辺部にその一辺に沿って延びる放熱板４５を対向させることで、放熱板４５からの受熱に伴う変換率設定用抵抗器１７及び変換用コンデンサ１８の温度変化が抑制されることが分かる。詳しくは、図５（ｃ）に示すように放熱板４５をセラミック基板２２の全面に対向させると、同基板２２上の温度はその全面において平準化になるものの、パワートランジスタＴＲ1から離間した位置における同基板２２上の温度が放熱板４５からの受熱に伴って相対的に高くなる。これに対して、セラミック基板２２のパワートランジスタＴＲ1が近接する一辺の周辺部にその一辺に沿って延びる放熱板４５を対向させると、放熱板４５からの受熱量が同放熱板４５から離間するほど少なくなることから、同トランジスタＴＲ1から離間した位置における同基板２２上の温度が相対的に低くなる。そのため、上述の如く放熱板４５を設けることで、放熱板４５からの受熱に伴う変換率設定用抵抗器１７及び変換用コンデンサ１８の温度変化を抑制することができる。

以上詳述した本実施形態によれば、以下の優れた効果が得られる。

発熱量が相対的に大きいパワートランジスタＴＲ1から変換率設定用抵抗器１７及び変換用コンデンサ１８を離間させ、これら変換率設定用抵抗器１７及び変換用コンデンサ１８とパワートランジスタＴＲ1との間に集積回路４１を配置した。これにより、パワートランジスタＴＲ1の発熱に伴う変換率設定用抵抗器１７及び変換用コンデンサ１８の温度変化が抑制されるため、この温度変化に起因する検出誤差を低減することができる。

また、変換率設定用抵抗器１７及び変換用コンデンサ１８とパワートランジスタＴＲ1との間に集積回路４１を配置した。これにより、集積回路４１、変換率設定用抵抗器１７、及び変換用コンデンサ１８の温度差が低減されるため、上記温度変化に起因する検出誤差の温度補償が容易になる。

また、セラミック基板２２のパワートランジスタＴＲ1が近接する一辺の周辺部にその一辺に沿って延びる放熱板４５を対向させた。すなわち、変換率設定用抵抗器１７及び変換用コンデンサ１８と反対側の一辺にセラミック基板２２を配置した。これにより、パワートランジスタＴＲ1の温度上昇を放熱板４５により抑制しつつ、放熱板４５からの受熱に伴う変換率設定用抵抗器１７及び変換用コンデンサ１８の温度変化を抑制することができる。

（他の実施形態）
本発明は上記実施形態の記載内容に限定されず、例えば次のように実施されてもよい。

上記実施形態では、パワートランジスタＴＲ1と放熱板４５との間に絶縁樹脂部材を設けたが、これらの間に熱伝導率の高い部材を設けてもよい。具体的には、図６に示すように、セラミック基板２２のパワートランジスタＴＲ1が実装された表面と反対側の裏面にベタパターン４６を形成するとよい。これにより、パワートランジスタＴＲ1から放熱板４５への熱伝達率が高まるため、パワートランジスタＴＲ1の温度上昇を抑制することができる。

また、上記実施形態では、セラミック基板２２のパワートランジスタＴＲ1が近接する一辺の周辺部に、その一辺に沿って延びる放熱板４５を対向させた。しかしながら、図７に示すように、セラミック基板２２のパワートランジスタＴＲ1が近接する一辺及びその一辺に隣り合う他辺の周辺部に、それらの辺に沿って延びる放熱板を対向させてもよい。すなわち、セラミック基板２２の３辺にＣ字状の放熱板を対向させ、他の１辺の近傍の放熱板に対向しない部分に変換率設定用抵抗器１７及び変換用コンデンサ１８を実装してもよい。また、上記条件を満たすようにＬ字状の放熱板を設けてもよい。

この構成によると、放熱面積が広い放熱板を設けつつも、パワートランジスタＴＲ1及び放熱板４５から変換率設定用抵抗器１７及び変換用コンデンサ１８を離間させることができる。すなわち、パワートランジスタＴＲ1の温度上昇を放熱板４５により効果的に抑制しつつ、放熱板４５からの受熱に伴う変換率設定用抵抗器１７及び変換用コンデンサ１８の温度変化を抑制することができる。

また、上記実施形態では、変換率設定用抵抗器１７と変換用コンデンサ１８との間に集積回路４１を配置した。しかしながら、流量検出装置１０の検出誤差を仕様範囲内に低減可能な限り、変換率設定用抵抗器１７と変換用コンデンサ１８との間に集積回路４１を配置しなくてもよい。

また、上記実施形態では、通電制御用オペアンプＯＰ1、Ｖ／Ｆ変換用回路モジュール１６、抵抗器１４、及び抵抗器１５を１つの集積回路４１として集積した。しかしながら、これらを複数の集積回路として集積してもよいし個別のデバイスとしてもよい。また、Ｖ／Ｆ変換用回路モジュール１６のＶ／Ｉ変換部２３及びＩ／Ｆ変換部２４を異なる集積回路として集積してもよい。

また、上記実施形態では、回路基板として矩形状のセラミック基板２２を例示したが、回路基板は矩形状でなくてもよい。また、Ｖ／Ｆ変換回路１９の回路構成を具体的に示して説明したが、その回路構成はこれに限定されるものではない。

また、上記実施形態では、エンジンの吸入空気量を検出する流量検出装置１０を説明した。しかしながら、本発明の検出対象は、吸入空気量に限定されず、例えばエンジンの排気量でもよいし排気ガスの吸入空気への環流量でもよい。

本実施形態による流量検出装置を示す図。 本実施形態によるＶ／Ｆ変換回路を示す図。 Ｖ／Ｆ変換回路の作動を示すタイミングチャート。 （ａ）は流量検出装置のセラミック基板近傍の構成を示す平面図、（ｂ）は（ａ）のＡ１−Ａ１線による断面図。 本実施形態の効果を説明するための図。 他の実施形態による流量検出装置を説明するための図。 他の実施形態による流量検出装置を説明するための図。

符号の説明

１０…流量検出装置、１１…ブリッジ回路（流量検出回路）、１２…ホットワイヤ（感温抵抗体）、１３…コールドワイヤ、１４…抵抗器、１５…抵抗器、１６…変換用回路モジュール、１７…変換率設定用抵抗器、１８…変換用コンデンサ、１９…Ｖ／Ｆ変換回路（変換回路）、２０…ＥＣＵ、２１…吸気管（流体流路）、２２…セラミック基板（回路基板）、２３…Ｖ／Ｉ変換部、２４…Ｉ／Ｆ変換部、４１…集積回路、４５…放熱板、４６…ベタパターン、ＯＰ1…通電制御用オペアンプ（流量検出回路）、ＴＲ1…パワートランジスタ（流量検出回路、トランジスタ）。

Claims (2)

1. 流体流路中に設置される感温抵抗体とその感温抵抗体に対して直列に設けられたトランジスタとを有し、前記感温抵抗体を所定温度に保つべく同感温抵抗体への供給電力を前記トランジスタにより調節しつつ前記感温抵抗体への供給電力に応じたアナログ信号を出力する流量検出回路と、
   前記流量検出回路により出力されるアナログ信号を電流に変換して出力するＶ／Ｉ変換部と、前記Ｖ／Ｉ変換部における変換率を設定する変換率設定用抵抗器と、前記Ｖ／Ｉ変換部により変換された電流により充電される変換用コンデンサと、前記変換用コンデンサの充電電圧が所定電圧に達する度に同変換用コンデンサを放電させるＩ／Ｆ変換部とを有し、前記変換用コンデンサの充電電圧の変化に基づいて前記アナログ信号に応じた周波数のディジタル信号を出力する変換回路とを備え、
   前記トランジスタ及び前記変換回路が同一の回路基板に実装された流量検出装置であって、
   前記回路基板は矩形状をなし、
   前記回路基板上において、前記変換率設定用抵抗器及び前記変換用コンデンサと、前記トランジスタとが、前記回路基板の対向する一辺の近傍と他辺の近傍とであって、かつ前記トランジスタからの伝熱を緩和する熱緩和領域分だけ前記トランジスタから前記変換率設定用抵抗器及び前記変換用コンデンサを離間させてそれぞれ配置され、
   さらに、前記トランジスタと熱的に接続され、前記回路基板の各辺のうち前記変換率設定用抵抗器及び前記変換用コンデンサに近接する一辺を除く残りの各辺に沿って延びる放熱部材を備え、
   前記変換率設定用抵抗器及び前記変換用コンデンサが、前記回路基板の前記放熱部材に対向する部分を避けて配置されていることを特徴とする流量検出装置。
2. 前記Ｖ／Ｉ変換部及び前記Ｉ／Ｆ変換部は１つの集積回路として集積され、
   前記変換率設定用抵抗器及び前記変換用コンデンサと前記トランジスタとの間に、前記集積回路を配置した請求項１に記載の流量検出装置。

Images