JP5034393B2 - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP5034393B2 JP5034393B2 JP2006246854A JP2006246854A JP5034393B2 JP 5034393 B2 JP5034393 B2 JP 5034393B2 JP 2006246854 A JP2006246854 A JP 2006246854A JP 2006246854 A JP2006246854 A JP 2006246854A JP 5034393 B2 JP5034393 B2 JP 5034393B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching regulator
- circuit
- output
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、スイッチング素子のオン、オフにより入力電圧を昇圧または降圧するスイッチングレギレータに関する。 The present invention relates to a switching regulator that boosts or lowers an input voltage by turning on and off a switching element.
一般的なスイッチングレギレータにおいて、フィードバックした出力電圧及び目標電圧に基づいてPI制御のゲインや位相を調整し出力電圧を目標電圧に保つものがある。
しかしながら、このような構成のスイッチングレギレータでは、フィードバック系の回路内に存在する信号遅延の為に、起動時に出力電圧が目標電圧を超えてしまう可能性がある。また、起動時に出力電圧が目標電圧を超える部分(オーバーシュート)が大きい場合では、使用部品の耐圧もそのオーバーシュートに合わせて高くする必要があり、体格やコストの面で不利になるという問題がある。
Some general switching regulators maintain the output voltage at the target voltage by adjusting the gain and phase of PI control based on the fed back output voltage and the target voltage.
However, in the switching regulator having such a configuration, there is a possibility that the output voltage exceeds the target voltage at the start-up due to a signal delay existing in the feedback system circuit. In addition, when the output voltage exceeds the target voltage at the start-up (overshoot) is large, it is necessary to increase the breakdown voltage of the parts used in accordance with the overshoot, which is disadvantageous in terms of physique and cost. is there.
そこで、従来では、フィードバック系のPI制御のゲインと位相を調整することで応答性を良くし、オーバーシュートを抑制する方法を取るものがある。
しかしながら、フィードバック系をアナログ回路で構成する場合では、PI制御のゲインや位相が起動後でも同じ値になるため、起動後の出力電圧が不安定になってしまい最悪発振してしまう可能性がある。
Therefore, conventionally, there is a method of improving the responsiveness and adjusting the overshoot by adjusting the gain and phase of PI control of the feedback system.
However, when the feedback system is configured with an analog circuit, the gain and phase of PI control become the same value even after startup, so that the output voltage after startup may become unstable and worst oscillation may occur. .
そこで、従来では、スイッチングレギレータが起動してから出力電圧が目標電圧になるまでスイッチング素子に入力される制御信号のデューティを徐々に大きくしていく機能、いわゆる、ソフトスタート機能をスイッチングレギレータに備えることにより、出力電圧が目標電圧になるまでスイッチング素子の制御信号のデューティを小さく絞りオーバーシュートを抑えるものがある。(例えば、特許文献1参照)
図3は、ソフトスタート機能を有する既存のスイッチングレギレータを示す図である。
Therefore, conventionally, the switching regulator has a function of gradually increasing the duty of the control signal input to the switching element until the output voltage reaches the target voltage after the switching regulator is activated. In some cases, the duty of the control signal of the switching element is reduced to suppress overshooting until the output voltage reaches the target voltage. (For example, see Patent Document 1)
FIG. 3 is a diagram showing an existing switching regulator having a soft start function.
図3に示すスイッチングレギレータ30は、入力電圧Vinを出力電圧Voutに昇圧させる電圧変換回路31と、スイッチングレギレータ30が起動すると入力される基準電圧VREFにより徐々に上昇する電圧Vdtcを出力する電圧出力回路32と、出力電圧Vout及び電圧Vdtcに基づいて電圧変換回路31の動作を制御する制御回路33とを備えて構成されている。
The
上記電圧変換回路31は、コイル34と、スイッチング素子(図3に示す例ではnpnバイポーラトランジスタ)35と、ダイオード36と、コンデンサ37とを備えて構成されている。すなわち、コイル34の一方端は入力電圧Vinのハイサイドに接続され、コイル34の他方端はスイッチング素子35のコレクタ端子及びダイオード36のアノード端子に接続されている。また、スイッチング素子35のエミッタ端子はグランドに接続されている。また、コンデンサ37の一方端はダイオード36のカソードに接続され、コンデンサ37の他方端はグランドに接続されている。コンデンサ37にかかる電圧が出力電圧Voutになる。
The
上記電圧出力回路32は、一方端が基準電圧VREFのハイサイドに接続される抵抗38と、一方端が抵抗38の他方端に接続されると共に他方端がグランドに接続されるコンデンサ39とを備えて構成されている。抵抗38とコンデンサ39との間の電圧Vdtcは、制御回路33に入力される。スイッチングレギレータ30が起動すると、コンデンサ39の充電が開始され電圧Vdtcが徐々に上昇していく。
The
上記制御回路33は、スイッチング素子35のベース端子へ制御信号Scを出力してスイッチング素子35をオン、オフさせることにより、コイル34に蓄積されたエネルギーはダイオード36を介してコンデンサ37に放出させている。コンデンサ37にかかる出力電圧Voutは、制御信号Scのデューティにより制御され、制御信号Scのデューティは、出力電圧Vout及び出力電圧Vdtcに基づいて制御される。
The
図4は、制御信号Scを生成する際の制御回路33の内部で発生する各信号のタイミングチャートを示す図である。
図4に示すように、制御回路33の内部では、不図示の三角波生成部により、三角波Stが生成される。
FIG. 4 is a diagram illustrating a timing chart of each signal generated inside the
As shown in FIG. 4, inside the
また、制御回路33の内部では、不図示の第1のパルス信号生成部により、入力される電圧Vdtcと三角波Stとの比較結果に応じたパルス信号S1が生成される。図4に示す例では、パルス信号S1は、電圧Vdtcが三角波Stよりも大きいときハイレベルになり、電圧Vdtcが三角波Stよりも小さいときローレベルになっている。
In the
また、制御回路33の内部では、不図示の差分演算部により、入力される出力電圧Voutと目標電圧Vtとの差分Vdが演算される。
また、制御回路33の内部では、不図示の第2のパルス信号生成部により、差分Vdと三角波Stとの比較結果に応じたパルス信号S2が生成される。すなわち、図4に示す例では、パルス信号S2は、差分Vdが三角波Stよりも大きいときハイレベルになり、差分Vdが三角波Stよりも小さいときローレベルになっている。
Further, inside the
In the
また、制御回路33の内部では、不図示のAND演算部により、パルス信号S1とパルス信号S2とのAND演算が行われ、その演算結果が制御信号Scとして出力される。
これにより、スイッチングレギレータ30は、図4に示すように、スイッチングレギレータ30が起動してから出力電圧Voutが目標電圧Vtになるまでの間、制御信号Scのデューティを徐々に大きくさせることができオーバーシュートを抑えることができる。
Thereby, as shown in FIG. 4, the
しかしながら、スイッチングレギレータ30では、上述したように、制御回路33内で出力電圧Voutに遅れが生じてしまうため、制御回路33内で演算された差分Vd(図4に示す実線の差分Vd)が実際の出力電圧Voutと目標電圧Vtとの差分Vd(図4に示す破線の差分Vd)よりも遅れが生じてしまう。そのため、出力電圧Voutが目標電圧Vtに達しても制御信号Scのデューティがゼロにならず、やはりオーバーシュートが生じる可能性があるという問題がある。
However, since the
そこで、本発明では、ソフトスタート機能を有しても生じるオーバーシュートを抑えることが可能なスイッチングレギレータを提供することを目的とする。 Therefore, an object of the present invention is to provide a switching regulator that can suppress overshoot even if it has a soft start function.
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のスイッチングレギレータは、入力される制御信号に基づいてオン、オフするスイッチング素子を備え、そのスイッチング素子のオン、オフにより入力電圧を昇圧または降圧させる電圧変換回路と、当該スイッチングレギレータが起動すると徐々に上昇または下降する電圧を出力する電圧出力回路と、前記電圧出力回路から出力される電圧の上昇または下降に伴ってデューティが徐々に大きくなる第1のパルス信号を生成すると共に、前記電圧変換回路の出力電圧と目標電圧との差分がゼロに近づくに従ってデューティが徐々に小さくなる第2のパルス信号を生成し、前記第1のパルス信号と前記第2のパルス信号とのAND演算の結果を前記スイッチング素子の制御信号として出力する制御回路と、当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧に達していない場合、前記電圧出力回路から出力される電圧を上昇前または下降前の元の電圧に戻すリセット回路とを備える。
In order to solve the above problems, the present invention adopts the following configuration.
That is, the switching regulator of the present invention includes a switching element that is turned on / off based on an input control signal, a voltage conversion circuit that steps up or down an input voltage by turning on / off the switching element, and the switching regulator. A voltage output circuit that outputs a voltage that gradually increases or decreases when the oscillator is started, and a first pulse signal that gradually increases in duty as the voltage output from the voltage output circuit increases or decreases. , Generating a second pulse signal whose duty gradually decreases as the difference between the output voltage of the voltage conversion circuit and the target voltage approaches zero, and ANDing the first pulse signal and the second pulse signal A control circuit for outputting a result of the operation as a control signal for the switching element, and the switching leg And a reset circuit for returning the voltage output from the voltage output circuit to the original voltage before rising or falling when the output voltage of the voltage conversion circuit has not reached the target voltage .
これにより、本発明のスイッチングレギレータは、電圧変換回路の出力電圧が目標電圧に達していないときにソフトスタート機能をリセットしていることになるため、上述のように、ソフトスタート機能を単に有するスイッチングレギレータに比べて、スイッチングレギレータの出力電圧が目標電圧に近づいたときの制御信号のデューティをさらに小さく絞ることができ、ソフトスタート機能を有しても生じるオーバーシュートを抑えることができる。 As a result, the switching regulator of the present invention simply resets the soft start function when the output voltage of the voltage conversion circuit does not reach the target voltage. Compared to the switching regulator, the duty of the control signal when the output voltage of the switching regulator approaches the target voltage can be further reduced, and the overshoot that occurs even with the soft start function can be suppressed.
また、上記リセット回路は、前記電圧変換回路の出力電圧が前記所定電圧よりも低い電圧に達したと判断することにより、前記電圧変換回路の出力電圧が前記所定電圧になったと判断するように構成してもよい。 The reset circuit is configured to determine that the output voltage of the voltage conversion circuit has reached the predetermined voltage by determining that the output voltage of the voltage conversion circuit has reached a voltage lower than the predetermined voltage. May be.
また、上記リセット回路は、当該スイッチングレギレータの起動から予め設定した時間に達したと判断することにより、前記電圧変換回路の出力電圧が前記所定電圧になったと判断するように構成してもよい。 Further, the reset circuit may be configured to determine that the output voltage of the voltage conversion circuit has reached the predetermined voltage by determining that a preset time has been reached since the activation of the switching regulator. .
本発明によれば、ソフトスタート機能を有するスイッチングレギレータにおいて、オーバーシュートを抑えることができる。 According to the present invention, overshoot can be suppressed in a switching regulator having a soft start function.
以下、図面を用いて本発明の実施形態を説明する。
図1は、本発明の実施形態のスイッチングレギレータを示す図である。なお、図3に示す構成と同じ構成には同じ符号を付している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a switching regulator according to an embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG.
図1に示すスイッチングレギレータ1は、電圧変換回路31と、電圧出力回路32と、制御回路33と、リセット回路2とを備えて構成されている。なお、電圧変換回路31は、昇圧コンバータであるが、降圧コンバータに構成してもよい。また、電圧変換回路31は、トランスを使った絶縁型プッシュプルコンバータに構成してもよい。
The
上記リセット回路2は、コンデンサ39に並列に接続されるスイッチ3と、リセット制御信号Srをスイッチ3へ出力しスイッチ3のオン、オフを制御するスイッチ制御回路4とを備えて構成されている。
The
上記スイッチ制御回路4は、スイッチングレギレータ1が起動してから出力電圧Voutが目標電圧Vtに達していない場合、スイッチ3をある一定期間オンさせるリセット制御信号Srを出力する。上記「達していない」とは、「下回る(<)」や「以下(≦)」も含むものとする。
The
例えば、スイッチ制御回路4は、スイッチングレギレータ1が起動してから出力電圧Voutが目標電圧Vt以下である所定電圧V1になると、スイッチ3をある一定期間オンさせるリセット制御信号Srを出力する。また、スイッチ制御回路4は、出力電圧Voutが所定電圧V1になっていないとき、スイッチ3をオフさせるリセット制御信号Srを出力するものとする。
For example, the
なお、上記所定電圧V1は、コンデンサ37の容量、抵抗38及びコンデンサ39の時定数、三角波Stの周波数、入力電圧Vin、目標電圧Vtなどを考慮して出力電圧Voutのオーバーシュートを十分に抑えることが可能な値に設定されているものとする。
The predetermined voltage V1 sufficiently suppresses the overshoot of the output voltage Vout in consideration of the capacitance of the
また、上記一定期間は、スイッチ3がオンしてコンデンサ39に蓄積された電荷が十分に放電されるために必要な時間に設定されているものとする。
また、スイッチ制御回路4は、例えば、出力電圧Voutが所定電圧V1よりも低い電圧に達したときハイレベルになるコンパレータを備え、そのコンパレータの出力信号とそのコンパレータの出力信号の遅延信号との排他的論理和をリセット制御信号Srとして出力するように構成してもよい。なお、上記所定電圧V1よりも低い電圧とは、例えば、その電圧に出力電圧Voutが達したときに出力電圧Voutと所定電圧V1とが等しくなるように設定されているものとする。上記「達した」とは、「超える(>)」や「以上(≧)」も含むものとする。後述の「達した」も同様である。
Further, it is assumed that the certain period is set to a time necessary for the switch 3 to be turned on and the electric charge accumulated in the
In addition, the
また、スイッチ制御回路4は、例えば、タイマなどを使用してスイッチングレギレータ1の起動から予め設定した時間に達したと判断することにより、出力電圧Voutが所定電圧V1になったと判断し、そのタイミングで短パルスのリセット制御信号Srを出力するように構成してもよい。
The
図2は、本実施形態のスイッチングレギレータ1における制御回路33の内部で発生する各信号のタイミングチャートを示す図である。なお、スイッチングレギレータ1における制御回路33に備えられる不図示の三角波生成部、第1のパルス信号生成部、差分演算部、第2のパルス信号生成部、及びAND演算部のそれぞれの動作は図4で説明した動作と同じであるため説明を省略する。
FIG. 2 is a diagram showing a timing chart of each signal generated inside the
図2に示すように、電圧Vdtcは、スイッチングレギレータ1が起動すると徐々に上昇し、出力電圧Voutが所定電圧V1になると(図2に示す破線Aのタイミング)上昇前の電圧に戻り、その後再び徐々に上昇していく。そのため、パルス信号S1のデューティは、スイッチングレギレータ1が起動してから出力電圧Voutが所定電圧V1になるまで徐々に大きくなり、出力電圧Voutが所定電圧V1になるとゼロになり、その後再び徐々に大きくなっていく。これにより、制御信号Scのデューティは、スイッチングレギレータ1が起動すると徐々に大きくなっていき、出力電圧Voutが所定電圧V1になるとゼロになり、その後再び徐々に大きくなっていく。すなわち、本実施形態のスイッチングレギレータ1は、出力電圧Voutが所定電圧V1になったときにソフトスタート機能をリセットしている。上記「徐々に」とは、「連続的に」、「段階的に」、またはこれらの組み合わせの意味を含むものとする。後述の「徐々に」も同様である。
As shown in FIG. 2, the voltage Vdtc gradually rises when the
従って、本実施形態のスイッチングレギレータ1は、上述のように、ソフトスタート機能を単に有するスイッチングレギレータ30に比べて、出力電圧Voutが目標電圧Vtに近づいたときの制御信号Scのデューティをさらに小さく絞ることができ、オーバーシュートを抑えることができる。すなわち、本実施形態のスイッチングレギレータ1では、オーバーシュートを生じさせる制御信号Scのデューティがソフトスタート機能のリセットにより十分に小さく絞られているため、ソフトスタート機能を有しても生じるオーバーシュートを抑えることができる。これにより、本実施形態のスイッチングレギレータ1は、高耐圧の高価な部品を使用せずに構成することができる。
Therefore, as described above, the
なお、上記実施形態では、スイッチングレギレータ1の起動後に徐々に上昇する電圧Vdtcと三角波Stとの比較結果に基づいてパルス信号S1を生成する構成であるが、スイッチングレギレータ1の起動後に徐々に下降する電圧Vdtcと三角波Stの反転信号との比較結果に基づいてパルス信号S1を生成するように構成してもよい。この場合、スイッチングレギレータ1の起動後に電圧Vdtcが徐々に下降するように電圧出力回路32の構成を変更する必要がある。また、出力電圧Voutが所定電圧V1になると、電圧Vdtcが下降前の元の電圧に戻るようにリセット回路2の構成を変更する必要がある。また、パルス信号S2を生成する際、差分Vd及び三角波Stをそれぞれ反転する必要がある。
In the above embodiment, the pulse signal S1 is generated based on the comparison result between the voltage Vdtc that gradually increases after the
1 スイッチングレギレータ
2 リセット回路
3 スイッチ
4 スイッチ制御回路
30 スイッチングレギレータ
31 電圧変換回路
32 電圧出力回路
33 制御回路
34 コイル
35 スイッチング素子
36 ダイオード
37 コンデンサ
38 抵抗
39 コンデンサ
S1 パルス信号(第1のパルス信号)
S2 パルス信号(第2のパルス信号)
1 switching
S2 Pulse signal (second pulse signal)
Claims (3)
当該スイッチングレギレータが起動すると徐々に上昇または下降する電圧を出力する電圧出力回路と、
前記電圧出力回路から出力される電圧の上昇または下降に伴ってデューティが徐々に大きくなる第1のパルス信号を生成すると共に、前記電圧変換回路の出力電圧と目標電圧との差分がゼロに近づくに従ってデューティが徐々に小さくなる第2のパルス信号を生成し、前記第1のパルス信号と前記第2のパルス信号とのAND演算の結果を前記スイッチング素子の制御信号として出力する制御回路と、
当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧に達していない間のいずれかのタイミングで、前記電圧出力回路から出力される電圧を上昇前または下降前の元の電圧に戻すリセット回路と、
を備えることを特徴とするスイッチングレギレータ。 A voltage conversion circuit that includes a switching element that is turned on and off based on an input control signal, and that steps up or down the input voltage by turning on and off the switching element;
A voltage output circuit that outputs a voltage that gradually increases or decreases when the switching regulator is activated;
A first pulse signal whose duty gradually increases as the voltage output from the voltage output circuit rises or falls is generated, and as the difference between the output voltage of the voltage conversion circuit and the target voltage approaches zero A control circuit that generates a second pulse signal with a gradually decreasing duty and outputs a result of an AND operation between the first pulse signal and the second pulse signal as a control signal of the switching element;
At any timing during which the output voltage of the voltage conversion circuit has not reached the target voltage after the switching regulator is activated, the voltage output from the voltage output circuit is changed to the original value before the rise or before the fall. A reset circuit to restore the voltage,
A switching regulator comprising:
前記リセット回路は、当該スイッチングレギレータが起動してから前記電圧変換回路の出力電圧が前記目標電圧よりも低い所定電圧に達したタイミングで、前記電圧出力回路から出力される電圧を上昇前または下降前の元の電圧に戻す、
ことを特徴とするスイッチングレギレータ。 A switching regulator according to claim 1,
The reset circuit increases or decreases the voltage output from the voltage output circuit at a timing when the output voltage of the voltage conversion circuit reaches a predetermined voltage lower than the target voltage after the switching regulator is activated. Return to the previous voltage ,
A switching regulator characterized by that.
前記リセット回路は、当該スイッチングレギレータが起動してから予め設定した時間に達したタイミングで、前記電圧出力回路から出力される電圧を上昇前または下降前の元の電圧に戻す、
ことを特徴とするスイッチングレギレータ。
A switching regulator according to claim 1,
Said reset circuit, at a timing when the switching the regulation regulator has reached a preset time after starting, back to the original voltage before rising front or lower the voltage output from the voltage output circuit,
A switching regulator characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006246854A JP5034393B2 (en) | 2006-09-12 | 2006-09-12 | Switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006246854A JP5034393B2 (en) | 2006-09-12 | 2006-09-12 | Switching regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072789A JP2008072789A (en) | 2008-03-27 |
JP5034393B2 true JP5034393B2 (en) | 2012-09-26 |
Family
ID=39293892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006246854A Expired - Fee Related JP5034393B2 (en) | 2006-09-12 | 2006-09-12 | Switching regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034393B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7351815B2 (en) | 2020-08-28 | 2023-09-27 | グローブライド株式会社 | swivel |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10924003B2 (en) | 2018-02-19 | 2021-02-16 | Rohm Co., Ltd. | Switching power supply |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3175227B2 (en) * | 1991-09-13 | 2001-06-11 | モトローラ株式会社 | DC / DC voltage converter |
JP4111109B2 (en) * | 2002-10-30 | 2008-07-02 | 株式会社デンソー | Switching regulator and power supply device |
-
2006
- 2006-09-12 JP JP2006246854A patent/JP5034393B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7351815B2 (en) | 2020-08-28 | 2023-09-27 | グローブライド株式会社 | swivel |
Also Published As
Publication number | Publication date |
---|---|
JP2008072789A (en) | 2008-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4892689B2 (en) | Digital control of DC-DC converter | |
JP2006311732A (en) | Step-up dc-dc and semiconductor device having same | |
JP6556519B2 (en) | Switching power supply circuit, liquid crystal drive device, liquid crystal display device | |
US8570021B2 (en) | DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method | |
US9634563B2 (en) | Ramp signal generating method and generator thereof, and pulse width modulation signal generator | |
JP2008079448A (en) | Voltage boosting power supply unit | |
US9647540B2 (en) | Timing generator and timing signal generation method for power converter | |
JP5866920B2 (en) | Switching device and control method thereof | |
JP2020065402A (en) | Switching regulator | |
JP4341698B2 (en) | Switching power supply, control circuit thereof, and control method | |
JP2009022092A (en) | Multi-output power supply circuit | |
JP6975538B2 (en) | Soft start circuit | |
JP2004343900A (en) | Switching power supply device and semiconductor device for controlling switching power supply | |
JP5034393B2 (en) | Switching regulator | |
US10284087B2 (en) | Step-up/step-down DC-DC converter | |
JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
TWI766061B (en) | switching regulator | |
JP4061654B2 (en) | Pulse generator | |
JP2010063231A (en) | Switching regulator | |
JP5398422B2 (en) | Switching power supply | |
JP5593104B2 (en) | Ripple converter | |
JP2008131848A (en) | Switching regulator | |
JPH07123706A (en) | Dc-dc converter | |
US7295082B2 (en) | Pulse frequency modulation oscillating circuit for a DC/DC converter | |
JP4676211B2 (en) | Switching regulator control circuit and switching regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |