JP4676211B2 - Switching regulator control circuit and switching regulator - Google Patents

Switching regulator control circuit and switching regulator Download PDF

Info

Publication number
JP4676211B2
JP4676211B2 JP2005027344A JP2005027344A JP4676211B2 JP 4676211 B2 JP4676211 B2 JP 4676211B2 JP 2005027344 A JP2005027344 A JP 2005027344A JP 2005027344 A JP2005027344 A JP 2005027344A JP 4676211 B2 JP4676211 B2 JP 4676211B2
Authority
JP
Japan
Prior art keywords
circuit
output
switching
switching regulator
switching pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005027344A
Other languages
Japanese (ja)
Other versions
JP2006217722A (en
Inventor
康弘 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005027344A priority Critical patent/JP4676211B2/en
Publication of JP2006217722A publication Critical patent/JP2006217722A/en
Application granted granted Critical
Publication of JP4676211B2 publication Critical patent/JP4676211B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチングレギュレータの制御回路に関し、特に入力電圧値と出力電圧値が近いときのスイッチング制御に関する。   The present invention relates to a control circuit for a switching regulator, and more particularly to switching control when an input voltage value and an output voltage value are close.

図3は、従来の昇圧型スイッチングレギュレータのブロック図である。入力電源101と出力容量105の間にはコイル102と整流素子104が接続されている。スイッチングレギュレータ制御回路107は、スイッチングレギュレータの出力端子Aの電圧をモニタして、スイッチングレギュレータのスイッチ素子103のON、OFFを制御する。   FIG. 3 is a block diagram of a conventional step-up switching regulator. A coil 102 and a rectifying element 104 are connected between the input power supply 101 and the output capacitor 105. The switching regulator control circuit 107 monitors the voltage at the output terminal A of the switching regulator and controls ON / OFF of the switch element 103 of the switching regulator.

スイッチングレギュレータ制御回路107は、基準電圧回路111と、出力端子Aの出力電圧Voutを分圧するブリーダ抵抗112及びブリーダ抵抗113と、誤差増幅器110と、PWMコンパレータ108と、三角波発生回路109が設けられている。   The switching regulator control circuit 107 includes a reference voltage circuit 111, a bleeder resistor 112 and a bleeder resistor 113 that divide the output voltage Vout of the output terminal A, an error amplifier 110, a PWM comparator 108, and a triangular wave generation circuit 109. Yes.

誤差増幅器110の出力電圧Ver、基準電圧Vref1、ブリーダ抵抗112とブリーダ抵抗113の分圧点Bの電圧Vbとすると、Vref1<VbならばVerは高くなり、Vref1>VbならばVerは低くなる。PWMコンパレータ108は、三角波発生回路109の三角波出力と誤差増幅器110の出力を比較して、スイッチング信号を出力する(例えば、特許文献1参照)。   Assuming that the output voltage Ver of the error amplifier 110, the reference voltage Vref1, and the voltage Vb at the voltage dividing point B of the bleeder resistor 112 and the bleeder resistor 113, Ver is high if Vref1 <Vb, and Ver is low if Vref1> Vb. The PWM comparator 108 compares the triangular wave output of the triangular wave generation circuit 109 with the output of the error amplifier 110 and outputs a switching signal (see, for example, Patent Document 1).

しかしながら、従来の昇圧型スイッチングレギュレータ制御回路においては、スイッチングレギュレータの入力電圧Vinと出力電圧Voutが近い場合、PWMコンパレータ108に入力される誤差増幅器110の出力電圧Verと三角波発生回路109の出力電圧Vtriは近い値となる。従って、PWMコンパレータ108の出力波形が細くなり、瞬間的な負荷の変動によりパルスが抜けその反動でパルス幅が増加する、といった動作が連続するという問題があった。   However, in the conventional step-up switching regulator control circuit, when the input voltage Vin and the output voltage Vout of the switching regulator are close, the output voltage Ver of the error amplifier 110 input to the PWM comparator 108 and the output voltage Vtri of the triangular wave generation circuit 109. Is a close value. Therefore, there is a problem that the output waveform of the PWM comparator 108 becomes thin, and the operation that the pulse goes out due to instantaneous load fluctuation and the pulse width increases due to the reaction is continued.

以下、図4の従来の昇圧型スイッチングレギュレータのタイミングチャートを用いて説明する。   Hereinafter, a description will be given using a timing chart of the conventional step-up switching regulator of FIG.

aの区間において、瞬間的な負荷の変動で出力電圧が上がり、誤差増幅器110の出力電圧Verが三角波発生回路109の出力電圧Vtriを上回り、PWMコンパレータ108からスイッチ素子103を制御するパルスが出力されない。スイッチ素子103はOFFの状態が1サイクル続くので、コイル102へエネルギーが供給されない。   In the section a, the output voltage rises due to instantaneous load fluctuation, the output voltage Ver of the error amplifier 110 exceeds the output voltage Vtri of the triangular wave generation circuit 109, and the pulse for controlling the switch element 103 is not output from the PWM comparator 108. . Since the switch element 103 remains OFF for one cycle, no energy is supplied to the coil 102.

従って、bの区間では出力電圧が大きく下がり、誤差増幅器110の出力電圧も大きく下がる。その結果、誤差増幅器110の出力は三角波と大きく交差し、スイッチ素子103を制御するパルスのパルス幅は過剰に大きくなる。   Therefore, the output voltage greatly decreases in the interval b, and the output voltage of the error amplifier 110 also decreases greatly. As a result, the output of the error amplifier 110 greatly intersects with the triangular wave, and the pulse width of the pulse for controlling the switch element 103 becomes excessively large.

その結果、cの区間では出力電圧が大きく上がり、誤差増幅器110の出力電圧も大きく上がり、誤差増幅器110の出力電圧Verが三角波発生回路109の出力電圧Vtriを上回り、PWMコンパレータ108からスイッチ素子103を制御するパルスが出力されない。   As a result, in the section c, the output voltage increases greatly, the output voltage of the error amplifier 110 also increases greatly, the output voltage Ver of the error amplifier 110 exceeds the output voltage Vtri of the triangular wave generation circuit 109, and the switching element 103 is switched from the PWM comparator 108. The control pulse is not output.

以上のようにして、不安定な動作が繰り返されることになる。従って、所望の電圧、電流、所望の範囲内のリップル電圧を得るためには、外付け部品の大型化が必要である。   As described above, unstable operations are repeated. Therefore, in order to obtain a desired voltage, current, and ripple voltage within a desired range, it is necessary to increase the size of external components.

本発明は、上記の従来技術の問題点に鑑みてなされたもので、入力電圧Vinと出力電圧Voutが近い場合、すなわち入出力の電圧差が小さい条件でもスイッチ素子103を制御する制御信号幅が増加することなく、安定に動作するスイッチングレギュレータの提供を目的とする。
特開平6−311741号公報
The present invention has been made in view of the above-described problems of the prior art. When the input voltage Vin and the output voltage Vout are close, that is, the control signal width for controlling the switch element 103 is small even when the input / output voltage difference is small. An object of the present invention is to provide a switching regulator that operates stably without increasing.
JP-A-6-311741

本発明のスイッチングレギュレータ制御回路は、スイッチ素子を制御するスイッチングパルスが出力されなかったことを検出する回路を設け、スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を強制的に小さくする回路を設けた。   The switching regulator control circuit of the present invention includes a circuit for detecting that a switching pulse for controlling a switching element has not been output, detects that a switching pulse has not been output, and determines the pulse width of the next switching pulse. A circuit for forcibly reducing the size was provided.

以上のように本発明のスイッチングレギュレータ制御回路によれば、スイッチングレギュレータのスイッチングパルス幅が過剰に増加することなく安定に動作するので、大型の外付け部品を必要とせず出力リップル電圧を低く抑えることが可能となり、出力電圧の精度がよく動作の安定したスイッチングレギュレータを提供できる。   As described above, according to the switching regulator control circuit of the present invention, since the switching pulse width of the switching regulator operates stably without excessively increasing, the output ripple voltage can be kept low without requiring a large external component. Therefore, a switching regulator with high output voltage accuracy and stable operation can be provided.

図1に、本発明のスイッチングレギュレータのブロック回路を示す。入力電源101と出力容量105の間にはコイル102と整流素子104が接続されている。スイッチングレギュレータ制御回路207は、スイッチングレギュレータの出力端子Aの電圧をモニタして、スイッチングレギュレータのスイッチ素子103のON、OFFを制御する。   FIG. 1 shows a block circuit of a switching regulator of the present invention. A coil 102 and a rectifying element 104 are connected between the input power supply 101 and the output capacitor 105. The switching regulator control circuit 207 monitors the voltage at the output terminal A of the switching regulator and controls ON / OFF of the switch element 103 of the switching regulator.

スイッチングレギュレータ制御回路207は、基準電圧回路111と、出力端子Aの出力電圧Voutを分圧するブリーダ抵抗112及びブリーダ抵抗113と、誤差増幅器110と、PWMコンパレータ108と、三角波発生回路109とが設けられている。   The switching regulator control circuit 207 includes a reference voltage circuit 111, a bleeder resistor 112 and a bleeder resistor 113 that divide the output voltage Vout of the output terminal A, an error amplifier 110, a PWM comparator 108, and a triangular wave generation circuit 109. ing.

更に、PWMコンパレータ108の出力信号を遅延する遅延回路209と、セレクタ208と、セレクト信号発生回路216とが設けられている。セレクト信号発生回路216は、コンパレータ217と、基準電圧回路218と、定電流回路219と、容量220と、スイッチ素子221で構成されている。   Further, a delay circuit 209 that delays the output signal of the PWM comparator 108, a selector 208, and a select signal generation circuit 216 are provided. The select signal generation circuit 216 includes a comparator 217, a reference voltage circuit 218, a constant current circuit 219, a capacitor 220, and a switch element 221.

定電流回路219は、容量220を定電流で充電する。コンパレータ217は、基準電圧回路218と容量220の電圧を比較する。容量220の充電電圧をVchg、基準電圧回路218の電圧をVref2とすると、Vchg<Vref2の場合はコンパレータ217の出力はHiとなり、セレクタ208からはPWMコンパレータ108の出力信号が出力される。Vchg>Vref2の場合はコンパレータ217の出力はLowとなりセレクタ208 からは遅延回路209の出力信号が出力される。スイッチ素子221は、容量220に並列に接続されており、セレクタ208の出力がHiのときに容量220の充電電圧を放電する。   The constant current circuit 219 charges the capacitor 220 with a constant current. The comparator 217 compares the voltage of the reference voltage circuit 218 and the capacitor 220. When the charging voltage of the capacitor 220 is Vchg and the voltage of the reference voltage circuit 218 is Vref2, the output of the comparator 217 is Hi when Vchg <Vref2, and the output signal of the PWM comparator 108 is output from the selector 208. When Vchg> Vref2, the output of the comparator 217 is Low and the selector 208 outputs the output signal of the delay circuit 209. The switch element 221 is connected in parallel to the capacitor 220, and discharges the charging voltage of the capacitor 220 when the output of the selector 208 is Hi.

図2に、本発明の昇圧型スイッチングレギュレータのタイミングチャートを示す。   FIG. 2 shows a timing chart of the step-up switching regulator of the present invention.

図2の(1)〜(3)の区間のように、セレクタから正規の周期で制御パルスが出力されている場合、容量220はスイッチ素子221によって定期的に放電されるため、容量220の充電電圧は基準電圧回路218の基準電圧Vref2を越えることはない。従って、PWMコンパレータ108の出力信号がそのままセレクタ208より出力される。   When the control pulse is output from the selector at a regular cycle as in the sections (1) to (3) in FIG. 2, the capacitor 220 is periodically discharged by the switch element 221. The voltage does not exceed the reference voltage Vref2 of the reference voltage circuit 218. Therefore, the output signal of the PWM comparator 108 is output from the selector 208 as it is.

瞬間的な負荷の変動で図2の(4)の区間のように、誤差増幅器110の出力電圧と三角波発生回路109の出力電圧が交差できない区間が発生すると、この区間ではセレクタからHiパルスが出力されないため容量220は充電が続き、容量220の電圧は基準電圧Vref2を越えてしまう。   When a section where the output voltage of the error amplifier 110 and the output voltage of the triangular wave generation circuit 109 cannot cross each other as shown in (4) of FIG. 2 due to instantaneous load fluctuations, a Hi pulse is output from the selector in this section. Therefore, the capacitor 220 continues to be charged, and the voltage of the capacitor 220 exceeds the reference voltage Vref2.

従って、図2の(5)の区間ではセレクト信号発生回路216の出力信号はLowとなり、セレクタ208からはPWMコンパレータ108の出力信号が遅延回路209を通って遅延時間Tdだけ遅れたものが出力される。すなわちスイッチ素子103は、遅延時間Tdだけ遅れONすることになる。また、このタイミングでスイッチ素子221がONして容量220の電圧を放電する。容量220電圧がVchg<Vrefとなると、セレクト信号発生回路216の出力信号はHiとなり、セレクタ208の出力信号はPWMコンパレータ108の出力信号が選択される。すなわち、セレクタ208の出力信号はPWMコンパレータ108の出力信号が遅延時間Tdだけ短くなったパルスが出力されることになる。   Therefore, in the section (5) in FIG. 2, the output signal of the select signal generation circuit 216 is Low, and the selector 208 outputs the output signal of the PWM comparator 108 delayed by the delay time Td through the delay circuit 209. The That is, the switch element 103 is turned ON with a delay time Td. Further, at this timing, the switch element 221 is turned ON, and the voltage of the capacitor 220 is discharged. When the capacitor 220 voltage becomes Vchg <Vref, the output signal of the select signal generation circuit 216 becomes Hi, and the output signal of the selector 208 selects the output signal of the PWM comparator 108. That is, the output signal of the selector 208 is a pulse in which the output signal of the PWM comparator 108 is shortened by the delay time Td.

以上説明したように、(5)の区間において、スイッチ素子103のON幅が過剰に大きくなることを防止するので、次の(6)の区間での出力信号抜けをなくし出力電圧が過剰に上昇するのを防止し、スイッチングレギュレータを安定して制御することが可能となる。   As described above, since the ON width of the switch element 103 is prevented from becoming excessively large in the section (5), the output voltage is excessively increased by eliminating the output signal omission in the next section (6). Therefore, the switching regulator can be stably controlled.

本発明の昇圧型スイッチングレギュレータのブロック図である。It is a block diagram of the step-up switching regulator of the present invention. 本発明の昇圧型スイッチングレギュレータのタイミングチャートである。3 is a timing chart of the step-up switching regulator according to the present invention. 従来の昇圧型スイッチングレギュレータのブロック図である。It is a block diagram of a conventional step-up switching regulator. 従来の昇圧型スイッチングレギュレータのタイミングチャートである。It is a timing chart of the conventional step-up switching regulator.

符号の説明Explanation of symbols

101 入力電源
102 インダクタ
103、221 スイッチ素子
104 整流素子
105 出力容量
106 負荷
107、207 スイッチングレギュレータ制御回路
109 三角波発生回路
110 誤差増幅器
111、218 基準電圧回路
108、217 比較回路
208 セレクタ
209 遅延回路
216 セレクト信号発生回路
219 定電流回路
220 容量
101 Input Power Supply 102 Inductor 103, 221 Switch Element 104 Rectifier Element 105 Output Capacitance 106 Load 107, 207 Switching Regulator Control Circuit 109 Triangular Wave Generation Circuit 110 Error Amplifier 111, 218 Reference Voltage Circuit 108, 217 Comparison Circuit 208 Selector 209 Delay Circuit 216 Select Signal generation circuit 219 Constant current circuit 220 Capacity

Claims (5)

出力電圧と基準電圧を比較して電圧差に応じた電圧を出力する誤差増幅回路と、
三角波を発生する三角波発生回路と、
前記誤差増幅回路の出力と前記三角波を比較しスイッチ素子を制御するスイッチングパルスを出力する比較回路とからなるスイッチングレギュレータ制御回路において、
前記スイッチングパルスを遅延する遅延回路と、
前記スイッチングパルスが出力されなかったことを検出する検出回路と、
を備え、
前記検出回路が、前記スイッチングパルスが出力されなかったことを検出すると、次のスイッチングパルスのパルス幅を前記遅延回路の遅延時間だけ小さくするスイッチングレギュレータ制御回路。
An error amplification circuit that compares the output voltage with a reference voltage and outputs a voltage corresponding to the voltage difference;
A triangular wave generating circuit for generating a triangular wave;
In a switching regulator control circuit comprising a comparison circuit for outputting a switching pulse for comparing the output of the error amplification circuit and the triangular wave and controlling a switch element,
A delay circuit for delaying the switching pulse;
A detection circuit for detecting that the switching pulse has not been output;
With
It said detection circuit detects that the switching pulse is not output Then, the switching regulator control circuit for reducing the pulse width of the subsequent switching pulse by the delay time of the delay circuit.
前記スイッチングパルスと、前記遅延回路によって遅延されたスイッチングパルスと、前記検出回路の出力信号と、を入力し、
前記検出回路から、前記スイッチングパルスが出力されなかったことを検出した出力信号を入力すると、前記遅延回路によって遅延されたスイッチングパルスを出力する、セレクト回路を、更に備えた請求項1記載のスイッチングレギュレータ制御回路。
Input the switching pulse, the switching pulse delayed by the delay circuit, and the output signal of the detection circuit,
The switching regulator according to claim 1 , further comprising: a select circuit that outputs a switching pulse delayed by the delay circuit when an output signal that detects that the switching pulse is not output is input from the detection circuit. Control circuit.
前記検出回路は、
前記セレクト回路が出力するスイッチングパルスが入力されるスイッチ素子と、
前記スイッチ素子と並列に接続された容量と、
前記容量を充電する定電流回路と、を備えた請求項記載のスイッチングレギュレータ制御回路。
The detection circuit includes:
A switch element to which a switching pulse output from the select circuit is input;
A capacitor connected in parallel with the switch element;
The switching regulator control circuit according to claim 2 , further comprising: a constant current circuit that charges the capacitor .
出力電圧と基準電圧を比較して電圧差に応じた電圧を出力する誤差増幅回路と、
三角波を発生する三角波発生回路と、
前記誤差増幅回路の出力と前記三角波を比較しスイッチ素子を制御するスイッチングパルスを出力する比較回路とからなるスイッチングレギュレータ制御回路において、
前記スイッチングパルスが入力されるスイッチ素子と、前記スイッチ素子と並列に接続された容量と、前記容量を充電する定電流回路と、を備えた検出回路と、
前記スイッチングパルスを遅延する遅延回路と、
前記スイッチングパルスが出力されなかったことを前記検出回路が検出した出力信号によって前記遅延回路が遅延したスイッチングパルスを選択するセレクト回路とを備え、
前記スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を前記遅延回路の遅延時間だけ小さくするスイッチングレギュレータ制御回路。
An error amplification circuit that compares the output voltage with a reference voltage and outputs a voltage corresponding to the voltage difference;
A triangular wave generating circuit for generating a triangular wave;
In a switching regulator control circuit comprising a comparison circuit for outputting a switching pulse for comparing the output of the error amplification circuit and the triangular wave and controlling a switch element,
A detection circuit comprising: a switching element to which the switching pulse is input; a capacitor connected in parallel with the switching element; and a constant current circuit that charges the capacitor;
A delay circuit for delaying the switching pulse;
And a selection circuit for selecting the switching pulse the delay circuit is delayed by an output signal detected by the detection circuit that the switching pulse is not output,
A switching regulator control circuit that detects that the switching pulse has not been output and reduces the pulse width of the next switching pulse by the delay time of the delay circuit.
請求項1から4記載のいずれかのスイッチングレギュレータ制御回路によって制御されるスイッチングレギュレータ。   A switching regulator controlled by the switching regulator control circuit according to claim 1.
JP2005027344A 2005-02-03 2005-02-03 Switching regulator control circuit and switching regulator Expired - Fee Related JP4676211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027344A JP4676211B2 (en) 2005-02-03 2005-02-03 Switching regulator control circuit and switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027344A JP4676211B2 (en) 2005-02-03 2005-02-03 Switching regulator control circuit and switching regulator

Publications (2)

Publication Number Publication Date
JP2006217722A JP2006217722A (en) 2006-08-17
JP4676211B2 true JP4676211B2 (en) 2011-04-27

Family

ID=36980451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027344A Expired - Fee Related JP4676211B2 (en) 2005-02-03 2005-02-03 Switching regulator control circuit and switching regulator

Country Status (1)

Country Link
JP (1) JP4676211B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232515A (en) * 2008-03-19 2009-10-08 Sanyo Electric Co Ltd Motor drive circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594894A (en) * 1991-09-30 1993-04-16 Toshiba Lighting & Technol Corp Discharge lamp lighting device
JP2003244944A (en) * 2002-02-14 2003-08-29 Fujitsu Ltd Dc-dc converter, electronic apparatus, and duty ratio setting circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594894A (en) * 1991-09-30 1993-04-16 Toshiba Lighting & Technol Corp Discharge lamp lighting device
JP2003244944A (en) * 2002-02-14 2003-08-29 Fujitsu Ltd Dc-dc converter, electronic apparatus, and duty ratio setting circuit

Also Published As

Publication number Publication date
JP2006217722A (en) 2006-08-17

Similar Documents

Publication Publication Date Title
US7501805B2 (en) Circuit and method for soft start from a residual voltage
JP5513829B2 (en) Current drive circuit
US8294439B2 (en) Buck-boost switching regulator and control circuit and method therefor
US6646426B2 (en) Current mode DC/DC regulator having function for detecting input and output of current and voltage
JP5386801B2 (en) Switching regulator and operation control method thereof
JP5091027B2 (en) Switching regulator
JP2009022093A (en) Multi-output power supply unit
JP4892689B2 (en) Digital control of DC-DC converter
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
US20090174384A1 (en) Switching regulator and method of controlling the same
US8836307B2 (en) Voltage regulator and pulse width modulation signal generation method thereof
JPWO2011043010A1 (en) Switching regulator
JP2012139023A (en) Switching power supply device
JP2010011617A (en) Switching regulator and semiconductor apparatus including the same
JP7101590B2 (en) Switching regulator
JP5228416B2 (en) Constant current output control type switching regulator
JP4701968B2 (en) Overvoltage protection circuit
JP5721403B2 (en) Buck-boost circuit and buck-boost circuit control method
JP4676211B2 (en) Switching regulator control circuit and switching regulator
US20170019019A1 (en) Power supply operating in ripple mode and control method thereof
JP2005218157A (en) Dc/dc converter and control method of dc-dc converter
JP2000341957A (en) Power supply unit
JP6712867B2 (en) Switching power supply
JP4438507B2 (en) Current mode step-down switching regulator
JP2006166613A (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4676211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees