JP5025616B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP5025616B2 JP5025616B2 JP2008271963A JP2008271963A JP5025616B2 JP 5025616 B2 JP5025616 B2 JP 5025616B2 JP 2008271963 A JP2008271963 A JP 2008271963A JP 2008271963 A JP2008271963 A JP 2008271963A JP 5025616 B2 JP5025616 B2 JP 5025616B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cavity
- container
- electronic component
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、キャビティを有する容器内にフリップチップIC素子を収容した電子部品、特に圧電振動子などと組み合わせた発振器などの圧電デバイスに関するものである。 The present invention relates to an electronic component in which a flip chip IC element is accommodated in a container having a cavity, and more particularly to a piezoelectric device such as an oscillator combined with a piezoelectric vibrator.
容器の底面に形成したキャビティにバンプを介してフェイスボンディング方式でフリップチップIC素子が実装され、このフリップチップIC素子と容器底面との間隙に樹脂が充填された構造の電子部品が知られている。 An electronic component having a structure in which a flip chip IC element is mounted in a cavity formed on the bottom surface of a container by a face bonding method via a bump, and a gap is filled between the flip chip IC element and the bottom surface of the container is known. .
例えば、水晶振動子の温度補償を行うためのフリップチップIC素子(以下、単に「ICチップ」という)が実装された温度補償型水晶発振器においては、図8に示すように、セラミック層を多層に積層してなる容器51のキャビティ52内に、Auバンプ53を形成したICチップ54を、Auバンプ53がキャビティ52の底面の電極パッド(図示しない)と接するように収容する。そして、ICチップ54は、Agペーストによる接着又は超音波による融着等の手段でAuバンプ53及び電極パッドを介して容器51のキャビティ52の底面に接合される。このようにフェイスボンディング方式で実装されるのは、近年の電子部品の小型化、薄型化の要請による。
For example, in a temperature compensated crystal oscillator on which a flip chip IC element (hereinafter simply referred to as “IC chip”) for performing temperature compensation of a crystal resonator is mounted, as shown in FIG. The
しかし、Agペーストによる接着や超音波による融着などの接合手段だけでは1バンプ当たり約6gの重みで剥離してしまうほどに接合強度が乏しいので、接合後に、ICチップ54とキャビティ52の底面との間隙にアンダーフィル樹脂と称される収縮率の高い熱硬化性樹脂55が充填されて樹脂の硬化とともにICチップ54がキャビティ52の底面に固定されていた。
However, bonding strength such as adhesion by Ag paste or ultrasonic fusion alone is so low that the bumps are peeled off with a weight of about 6 g per bump. Therefore, after bonding, the bottom surface of the
尚、水晶振動子は、容器51のキャビティ52が形成された面と反対側の面に搭載され、気密的に封止されているが、従来例では図示を省略する。
The crystal resonator is mounted on the surface of the
しかし、容器の薄型化の要請は高まる一方、ICチップ54を搭載する部分の裏側に存在する構成要素、特に、ICチップ54搭載前に搭載、気密封止など組み立てを完了させる水晶振動子へのICチップ54搭載の影響を考慮すると、Agペーストの塗布量や超音波のパワーを小さくして接合することが必要になる。そのため、容器51にICチップ54のAuバンプ53を設け、超音波などを加えることにより、接続した後、キャビティ52内のICチップ54以外の残部空間にアンダーフィルするための熱硬化性樹脂55を充填、硬化させていた。
However, while there is a growing demand for thinner containers, components that exist on the back side of the portion where the
しかし、その後に温度補償型水晶発振器が回路基板にはんだ接合する場合、部品全体を加熱させ、冷却する工程を経るために、熱硬化性樹脂55が膨張及び収縮する。この時、ICチップ54の端面とキャビティ52の容器内壁面51aの周囲で形成される領域50はキャビティ52底面からその上部空間が開口している図上上側に向けて合成応力Tがかかり、ICチップ54を容器51に押さえる応力Gを弱める方向に働く。これにより、ICチップ54が歪み、接触が不安定となる場合が起こり、その結果、動作が不安定になり、異常や動作しなくなるという異常が起こることがあった。
However, when the temperature-compensated crystal oscillator is soldered to the circuit board thereafter, the thermosetting resin 55 expands and contracts in order to heat and cool the entire component. At this time, the
本発明は、上述の問題に鑑みて案出されたものであり、その目的は、ICチップの歪みを低減し、ICチップが容器に接合する強度を上げることができる電子部品を提供することにある。 The present invention has been devised in view of the above-described problems, and an object of the present invention is to provide an electronic component that can reduce the distortion of the IC chip and increase the strength at which the IC chip is bonded to the container. is there.
上述の課題を解決するために本発明は、容器のキャビティ内に、該キャビティの底面にフリップチップ実装されたIC素子と該IC素子の周囲に配置される熱硬化性樹脂とを収容した電子部品であって、前記キャビティは、その開口部よりも下方位置であって且つ前記IC素子の下面の高さ位置よりも高い位置に前記底面と対向する対向面を有しており、前記キャビティ内の残部空間であって、前記対向面の高さ位置よりも高い位置から前記底面の間に前記熱硬化性樹脂が充填されていることを特徴とする。 In order to solve the above-described problems, the present invention provides an electronic component in which an IC element flip-chip mounted on the bottom surface of the cavity and a thermosetting resin disposed around the IC element are accommodated in the cavity of the container. The cavity has a facing surface facing the bottom surface at a position lower than the opening and higher than the height position of the lower surface of the IC element. The remaining space is filled with the thermosetting resin between the bottom surface from a position higher than the height position of the facing surface.
また、本発明は、前記対向面が、前記キャビティの内壁面に沿って周回するように形成されていることを特徴とする。 The present invention is characterized in that the facing surface is formed so as to circulate along the inner wall surface of the cavity.
また、本発明は、前記対向面の高さ位置が、前記素子の上面高さ位置と下面高さ位置との間に位置することを特徴とする。 In the invention, it is preferable that a height position of the facing surface is located between an upper surface height position and a lower surface height position of the element.
また、本発明は、前記素子が、前記底面にフリップチップ実装されていることを特徴とする。 Further, the present invention is characterized in that the element is flip-chip mounted on the bottom surface.
本発明の構成によれば、キャビティは、その開口部よりも下方位置にキャビティ底面と対向する対向面が設けられる形状であるため、熱が電子部品に加わった場合、キャビティ底面から開口部の方向に生じる応力が溝部の上側壁面からキャビティ底面に向かって生じる応力と打ち消しあう。そのため、最終的にキャビティ底面から開口部に向かって生じる合成応力を弱めることができ、ICチップの湾曲を抑えることができる。 According to the configuration of the present invention, since the cavity has a shape in which a facing surface facing the cavity bottom surface is provided at a position below the opening, when heat is applied to the electronic component, the direction from the cavity bottom to the opening The stress generated in the channel cancels out with the stress generated from the upper wall surface of the groove toward the bottom surface of the cavity. Therefore, it is possible to weaken the resultant stress finally generated from the bottom surface of the cavity toward the opening, and to suppress the bending of the IC chip.
この場合、開口部の面積を従来に比べ、小さくしておけば、結果として、樹脂膨張収縮時の合成応力は大きさは小さくなり、従来の電子部品よりICチップを固定する応力を弱めずにすむ。 In this case, if the area of the opening is made smaller than before, the resultant stress during resin expansion and contraction becomes smaller, and the stress for fixing the IC chip than the conventional electronic component is not weakened. I'm sorry.
本発明によれば、ICチップに従来加わっていた応力による歪みが低減し、さらに、容器に対するICチップの実質的な接合強度を高めることができるので、電子部品の一層の薄型化を安定して達成することができる。 According to the present invention, distortion due to stress conventionally applied to the IC chip can be reduced, and further, the substantial bonding strength of the IC chip to the container can be increased. Can be achieved.
本発明の実施形態を図面とともに説明する。図1は本発明の電子部品の中で温度補償型水晶発振器の断面図であり、図2はそのICチップ側から見た平面図、図3は電子部品のICチップを搭載したキャビティ側を説明するためのX−X線一部断面図、図4はその要部断面図である。 An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a temperature-compensated crystal oscillator in the electronic component of the present invention, FIG. 2 is a plan view seen from the IC chip side, and FIG. 3 illustrates the cavity side on which the IC chip of the electronic component is mounted. FIG. 4 is a partial cross-sectional view taken along line XX for the purpose.
本発明の温度補償型水晶発振器10は上下に2つのキャビティ2a、2bを有した断面がH型のセラミック容器1と、その容器1の上側キャビティには水晶振動子7が搭載された水晶発振器11が、下側キャビティには水晶振動子7の発振用ICチップ4が収納されている発振部品収納部12形成されている。
The temperature compensated
発振部品収納部12は、その容器1の構造が各々配線パターンを有し、枠状のセラミック絶縁層1a、1bと、平板状のセラミック絶縁層1aが順次積層して枠状のセラミック絶縁層1a、1bの内周と平板状のセラミック絶縁層1cとで囲まれる空間が、ICチップ4を収容するキャビティ2bとなる。
The structure of the oscillating
本発明では発振部品収納部12において、図2〜図4に示すように枠状のセラミック層1aの開口面積は1bの開口面積に比較して小さくなっている。これにより、溝部1dがキャビティ2の底面20と容器1の内壁面(セラミック層1a〜1cの内壁面)との角部に形成されている。なお、溝部1dはキャビティ2bの外周に周回して形成しても良い。
In the present invention, as shown in FIGS. 2 to 4, the opening area of the frame-shaped
また、ICチップ4の電極部4aには予めAuバンプ3を形成し、ICチップ4は、このAuバンプ3がセラミック絶縁層1c上の電極パッド6にAgペーストによる接着又は超音波による融着により接合されることにより、容器1の底面に形成された電極パッド6と電気的に接続される。ICチップ4は、この接合によって機械的にも固定されるが、ICチップ4以外のキャビティ2bの残部空間にアンダーフィルするための熱硬化性樹脂5を充填し、加熱し硬化させることに強度面で補強され固定される。
Further, the Au bump 3 is formed in advance on the
熱硬化性樹脂5としては、例えばエポキシ系であって、粘度3000cps、線膨張係数30ppm、収縮率1.7%のものが用いられる。熱硬化性樹脂5は、その表面がICチップ4の上面を完全に覆う高さまで、しかもキャビティ2bの開口端縁よりも低い高さまで、隙間無く充填される。そして、充填後、一気に樹脂の硬化温度まで昇温する。これにより表面が先に硬化して収縮する応力Gが発生し、その応力GでICチップ4が容器1のキャビティ部11の底面20、即ちセラミック絶縁層1c側に押さえられる。
As the thermosetting resin 5, for example, an epoxy resin having a viscosity of 3000 cps, a linear expansion coefficient of 30 ppm, and a shrinkage rate of 1.7% is used. The thermosetting resin 5 is filled without a gap until the surface completely covers the upper surface of the
更に熱硬化性樹脂5の充填量としては、図4に示すように、ICチップ4の端面と容器2の溝部1dの最外周壁面110dとの距離をB、溝部1dのキャビティ2の底面20から上面111dまでの幅をCとした場合、B<Cであるのが好ましい。これは、ICチップ4を押さえる応力Gと距離Bとの関係を考えると、応力Gは図5のようにBが増すに連れて小さくなり、BがCの値を超えると一定になるからである。この理由は、C×Bの長方形の面積S部分を考えると、その形状がC>Bのときは縦長となり、縦方向の収縮力が大きくなり、逆にC<Bのときの面積S部分は横長となり、横方向の収縮力が大きくなるだけで、ICチップ4を押さえる応力Gは弱くなる。
Furthermore, as shown in FIG. 4, the filling amount of the thermosetting resin 5 is such that the distance between the end face of the
また、より好ましいのは、2×B<Cとなることである。この条件を満足すると、図4に示す合成応力の角度が垂直方向に近づき、即ち、合成応力の方向もほぼ垂直となり、容器の内周壁面に凹部を形成したことによる効果が充分得られるようになる。 More preferably, 2 × B <C. If this condition is satisfied, the angle of the resultant stress shown in FIG. 4 approaches the vertical direction, that is, the direction of the resultant stress is also substantially vertical, so that a sufficient effect can be obtained by forming the concave portion on the inner peripheral wall surface of the container. Become.
また、図6に示すようにICチップの端面と前記容器1のセラミック層1aの内周壁面との距離をAとした場合、B/2<B−A<B−0.05(mm)であるのが好ましい。
Moreover, as shown in FIG. 6, when the distance between the end face of the IC chip and the inner peripheral wall surface of the
これは、ICチップを押さえる応力Gを考慮した場合は、上述のようにB<Cであればよいのだが、B/2≧B−Aであると、本発明の目的である、樹脂部全体の合成応力の低減を達成しようとした場合、十分な効果が発揮が困難となるため、B/2<B−Aであることが必要だからである。また、B−A<B−0.05(mm)、即ち、A>0.05(mm)については、Aが0.05mmより小さいと、現在のアセンブリ技術では、キャビティ2内にICチップ4を収容する際に、ICチップ4がキャビティ2の壁面に接触してICチップ4を安定して収容できず、またICチップ4が欠ける可能性があるからである。
In consideration of the stress G holding the IC chip, B <C as described above is sufficient, but if B / 2 ≧ B−A, the entire resin portion is the object of the present invention. This is because it is necessary to satisfy B / 2 <B−A because it is difficult to achieve a sufficient effect when trying to achieve a reduction in the composite stress. Also, for B-A <B-0.05 (mm), that is, A> 0.05 (mm), if A is smaller than 0.05 mm, the current assembly technology allows the
また、図7に示すように、ICチップ4の上面と熱硬化性樹脂5の表面との距離をD、ICチップ4とキャビティ2の底面との距離をFとするとき、応力Gは図4のようにDが増すに連れて大きくなり、DがFと同等のとき最大となる。これは、DがFより大きくなると、ICチップ4の上部にある樹脂の収縮力がICチップ4の下部にある樹脂の収縮力よりも大きくなるからである。
Further, as shown in FIG. 7, when the distance between the top surface of the
キャビティ2b内には、ICチップ4の他にコンデンサなどの回路素子4bが収容される。例えば電子部品10が水晶振動子であって、ICチップ4が水晶振動子の温度補償に用いられるときは、ICチップ4に集積(IC)化された発振インバータに供給される電源電圧に重畳する高周波ノイズをカットする必要がある。また、発振インバータの出力信号に直流成分が重畳しないようにする必要もある。外部回路を複雑化することなく、これらの目的を達成するために上記キャビティ2内にコンデンサも実装される。この場合、コンデンサの方がICチップ4よりも薄ければ、樹脂5がICチップ4を覆うと同時にコンデンサをも覆うこととなる。逆にコンデンサの方が厚い場合でもキャビティ2の開口端縁を超えない限り、コンデンサを覆う程度に熱硬化性樹脂5を充填するとよい。
In addition to the
水晶発振器11は容器1の平板状セラミック基板1dにリング状のセラミック層1eが積層されており、キャビティ部11が形成されている。キャビティ部11の長手方向一端には電極パッド(不図示)が形成され、その電極パッド上に水晶振動子搭載用バンプ13が形成されており、水晶振動子7が導電性接着部材8を介して水晶振動子搭載用バンプ13上に接合されている。9はシーム溶接されて気密封止できる蓋体である。
In the crystal oscillator 11, a ring-shaped ceramic layer 1 e is laminated on a flat
次に、本発明の電子部品の製造方法について説明する。まず、容器1であるセラミックパッケージを用意し、その容器1のICチップ4を搭載するキャビティー2bと、反対側の面に形成されたキャビティー2aの水晶振動子搭載用バンプ13上に硬化して導電性接着部材8となる導電性樹脂ペーストを供給し、水晶振動子7の引き出し電極が水晶振動子搭載用バンプ13と接続するように、導電性樹脂ペーストに、水晶振動子7を載置する。そして、導電性樹脂ペーストを硬化して、セラミックパッケージに水晶振動子7を固定する。
Next, the manufacturing method of the electronic component of this invention is demonstrated. First, a ceramic package as a
次に、水晶振動子7の周波数調整を行う。具体的には、セラミックパッケージのICチップ4を搭載する側の開口周囲に形成した電極パッドにて電源電圧、グラウンド及び測定用プローブを接続し、発振させ、発振周波数を測定しながら、水晶振動子7の励振電極にAg蒸着させる方法やイオンビームを照射する方法により、実質的に励振電極の質量を増加若しくは減少させて、発振周波数の調整を行う。
Next, frequency adjustment of the
次に、150℃〜250℃の熱エージングにより、発振周波数の安定化を行い、その後、金属製蓋体9により気密封止を行う。この時、金属製蓋体9をセラミックパッケージの封止用導体上に載置し、N2やHeなどのガスや真空の雰囲気中にて、シーム溶接などの溶接により、前記金属製蓋体9の周囲にローラヘッドを当接させて溶接を行う。
Next, the oscillation frequency is stabilized by thermal aging at 150 ° C. to 250 ° C., and then hermetically sealed with the
次に、ICチップ4や電子部品4a、4bをキャビティ2a,2b内に実装を行う。具体的には、まずICチップ4の実装は、ICチップ4に形成した各Auバンプ3と各IC電極パッドとが合致するように、ICチップ4を位置決め載置し、その後、ICチップ4にAgペーストによる接着や超音波による融着などにより互いに接合させる。
Next, the
また、電子部品4a、4bの接合は、素子電極パッドにAg粉末などを含む導電性樹脂ペーストを塗布し、電子部品4a、4bを載置し、導電性樹脂ペーストをキュアーして硬化する。
The
次に、ICチップ4、電子部品4a、4bを充填樹脂5で充填・被覆する。具体的には、キャビティ2b内に配置されたICチップ4や電子部品4a、4bの全体を、一般にアンダーフィルと言われる方法で、前述のように例えばエポキシ系の熱硬化性の樹脂にて完全に覆い、加熱し、硬化する。これにより電子部品10が構成されることになる。
Next, the
上述のように、容器1のキャビティ2bを形成しているセラミック絶縁層1aと1bは開口面積が1aのほうが1bよりも小さくなっており、そのため、図1に示すように、容器1の断面を見た場合、キャビティ部11の底面20に沿って溝部1dが形成されている。
As described above, the ceramic insulating
従って、従来の容器1を使用した場合、硬化後のアンダーフィル樹脂は、その後の工程にて加熱された場合、結局、その後再度冷却されるため、その際の膨張収縮時に、図9に示すように、合成された応力は、容器の形状により、容器の開口面に対して垂直で、しかも大きな応力が加わることになる。このことにより、この応力が大きくなった場合に、Auバンプにより、それぞれのバンプにつき約6gという弱い力で一旦接続されたICチップを歪ませICの接着強度を弱めてしまい、回路として動作異常をきたしたり、導通不良となってしまう場合があった。
Accordingly, when the
しかし、本発明の容器を使用すると、図4に示すように、容器1のキャビティ部12の底面20に沿って溝部1dが形成されており、溝部1dの上面111dからの応力が加わることになり、全体として合成された応力を低減させることができる。これにより、ICチップを歪ませる応力も低減させることができ、動作異常や接続不良を防ぐことができるようになる。
However, when the container of the present invention is used, as shown in FIG. 4, the
また、この場合、容器を仕切りとしてキャビティの反対側の水晶振動子搭載用バンプ13に導電性接着部材8により水晶振動子7が搭載され、金属製蓋体9により気密封止されている。このような構成であり、キャビティをマザーボード側に向けてマザーボードに実装されるため、樹脂5をアンダーフィルするときに、同時にコンデンサを覆うことによりコンデンサ電極とボードの配線との短絡が防止されるという効果も得られる。
Further, in this case, the
以上のように、本発明によれば、ICチップに従来加わっていた応力による歪みを低減し、さらに、容器に対するICチップの実質的な接合強度を高めることができるので、電子部品の一層の薄型化を安定して達成することができる。 As described above, according to the present invention, distortion due to stress conventionally applied to an IC chip can be reduced, and further, the substantial bonding strength of the IC chip to the container can be increased. Can be achieved stably.
1,51 ・・・容器
2,52 ・・・キャビティ
3,53・・・ バンプ
4,54 ・・・ICチップ
5,55・・・ 樹脂
10・・・ 電子部品
DESCRIPTION OF
Claims (3)
前記キャビティは、その開口部よりも下方位置であって且つ前記IC素子の下面の高さ位置よりも高い位置に前記底面と対向する対向面を有しており、前記キャビティ内の残部空間であって前記対向面の高さ位置よりも高い位置から前記底面の間に前記熱硬化性樹脂が充填されていることを特徴とする電子部品。 An electronic component containing an IC element flip-chip mounted on the bottom surface of the cavity and a thermosetting resin disposed around the IC element in the cavity of the container,
The cavity has a facing surface facing the bottom surface at a position below the opening and higher than the height position of the lower surface of the IC element, and is a remaining space in the cavity. The thermosetting resin is filled between the bottom surface from a position higher than the height position of the facing surface.
前記対向面は、前記キャビティの内壁面に沿って周回するように形成されていることを特徴とする電子部品。 The electronic component according to claim 1,
The said opposing surface is formed so that it may wrap around along the inner wall face of the said cavity, The electronic component characterized by the above-mentioned.
前記対向面の高さ位置は、前記IC素子の上面高さ位置と下面高さ位置との間に位置することを特徴とする電子部品。 The electronic component according to claim 1,
The electronic component according to claim 1, wherein a height position of the opposing surface is located between an upper surface height position and a lower surface height position of the IC element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271963A JP5025616B2 (en) | 2008-10-22 | 2008-10-22 | Electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271963A JP5025616B2 (en) | 2008-10-22 | 2008-10-22 | Electronic components |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000231937A Division JP4234889B2 (en) | 2000-07-31 | 2000-07-31 | Electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009016884A JP2009016884A (en) | 2009-01-22 |
JP5025616B2 true JP5025616B2 (en) | 2012-09-12 |
Family
ID=40357309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008271963A Expired - Fee Related JP5025616B2 (en) | 2008-10-22 | 2008-10-22 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5025616B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018003419T5 (en) | 2017-07-03 | 2020-08-20 | Mitsubishi Electric Corporation | SEMICONDUCTOR COMPONENT |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04274350A (en) * | 1991-03-01 | 1992-09-30 | Fuji Electric Co Ltd | Semiconductor device |
JPH08148629A (en) * | 1994-09-20 | 1996-06-07 | Fujitsu Ltd | Semiconductor device, its manufacture and substrate for semiconductor device |
JP3457895B2 (en) * | 1998-10-30 | 2003-10-20 | 京セラ株式会社 | Electronic components |
JP4234889B2 (en) * | 2000-07-31 | 2009-03-04 | 京セラ株式会社 | Electronic components |
-
2008
- 2008-10-22 JP JP2008271963A patent/JP5025616B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009016884A (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6077813B2 (en) | Piezoelectric module | |
JP2013207686A (en) | Crystal oscillator | |
JP2013219738A5 (en) | ||
JP2013207686A5 (en) | ||
JP2007208568A (en) | Surface-mounted crystal oscillator | |
JP2010050778A (en) | Piezoelectric device | |
JP4234889B2 (en) | Electronic components | |
JP5025616B2 (en) | Electronic components | |
JP2007157785A (en) | Electronic component | |
US11251768B2 (en) | Piezoelectric device | |
US8093101B2 (en) | Electronic device and method of fabricating the same | |
JPH11308052A (en) | Structure of oscillator | |
JP2004228894A (en) | Piezoelectric oscillator and its manufacturing method | |
JP6360572B2 (en) | Piezoelectric module | |
JP5432533B2 (en) | Manufacturing method of electronic device | |
US10262929B2 (en) | Semiconductor device with lead frame | |
JP3457895B2 (en) | Electronic components | |
JP2002198453A (en) | Package for accommodating electronic component and electronic component device | |
JP2004235564A (en) | Ceramic substrate and piezoelectric resonator, and manufacturing method of piezoelectric resonator | |
JP4398233B2 (en) | Method for manufacturing piezoelectric oscillator | |
TWI812028B (en) | Thermostatic Bath Type Piezoelectric Oscillator | |
JP6601525B2 (en) | Piezoelectric vibration device | |
JP3744822B2 (en) | Electronic component and method for manufacturing electronic component | |
JP2018056303A (en) | Bump terminal and piezoelectric device having the same built in, and manufacturing method therefor | |
JP2010062973A (en) | Piezoelectric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |