JP5021712B2 - 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン - Google Patents

並列補間及びサーチ・ハードウェアを備えた運動評価エンジン Download PDF

Info

Publication number
JP5021712B2
JP5021712B2 JP2009263923A JP2009263923A JP5021712B2 JP 5021712 B2 JP5021712 B2 JP 5021712B2 JP 2009263923 A JP2009263923 A JP 2009263923A JP 2009263923 A JP2009263923 A JP 2009263923A JP 5021712 B2 JP5021712 B2 JP 5021712B2
Authority
JP
Japan
Prior art keywords
region
motion vector
pixel resolution
integer
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009263923A
Other languages
English (en)
Other versions
JP2010081634A (ja
Inventor
エリオット・エヌ・リンザー
ホー−ミン・レウン
スー−チュル・ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2010081634A publication Critical patent/JP2010081634A/ja
Application granted granted Critical
Publication of JP5021712B2 publication Critical patent/JP5021712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection
    • H04N5/145Movement estimation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/20Analysis of motion
    • G06T7/223Analysis of motion using block-matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/523Motion estimation or motion compensation with sub-pixel accuracy
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/533Motion estimation using multistep search, e.g. 2D-log search or one-at-a-time search [OTS]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/57Motion estimation characterised by a search window with variable size or shape
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10016Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)

Description

この出願は、2002年12月20日に出願された米国特許出願(代理人ドケット番号02−5710/1496.00263)の関連出願であり、この米国特許出願は、この出願においてその全体を援用する。
本発明は、広くは運動評価に関し、より詳しくは並列補間及びサーチ・エンジンを備えた運動評価エンジンに関する。
デジタル・ビデオ・データの圧縮は、限定的な例示ではないが、衛星ブロードキャストなど大域幅に制約のあるチャネル上の伝送や光媒体への記憶などを含む、多くの応用例において実行される。非常に効率的な圧縮を実現するため、複雑で計算論的に集約的なプロセスを用いて、ビデオの符号化(圧縮)と復号化(解凍)とがなされる。例えば、MPEG2はビデオの圧縮のための非常に効率的な方法として知られているが、新しいより効率的な標準(すなわち、H.264)が開発されつつある。
符号化プロセスの一部として、いわゆる運動補償が含まれる。決定された運動ベクトルに基づき、エンコーダは、既に伝送された基準フレームからデータのブロックをフェッチし、符号化されるべきブロックと基準フレームからのブロックとの間の差を計算し、差を圧縮して伝送する。デコーダは、同じ運動ベクトルを用い、同じ基準ブロックをフェッチし、差情報を解凍して、基準ブロックに解凍された差を加える。
他の圧縮標準と同じく、H.264標準は、サブピクセル運動ベクトルを用いる。運動ベクトルの両方の成分(すなわち、水平成分と垂直成分)は、4分の1ピクセル・ユニットで与えられる。いずれかの成分が整数ピクセル・グリッド上に存在しないときには、エンコーダは、基準フレームを補間して、実際の整数ピクセルの間にある値を見出し、符号化されるべきブロックと基準フレームからの補間されたブロックとの間の差を計算し、その差を圧縮して伝送する。デコーダは、基準ブロックと解凍された差とを加算する前に、同じ補間を実行する。
図1を参照すると、ビデオ信号の1フレームの中にある従来型の8x8ブロック20の図解が示されている。ブロック20の中の整数位置にあるピクセルは、文字Iで表されている。垂直方向には整数位置の上にあるが水平方向には2つの整数位置の間の中間にあるそれぞれのピクセル(すなわち、H)は、左側の整数位置にある3つの整数ピクセルIと右側の整数位置にある3つの整数ピクセルIとの重み付けされた和として計算される。これらのピクセルHは、(1,1/2)ピクセルと称される。水平方向には整数位置の上にあるが垂直方向には2つの整数位置の間の中間にあるそれぞれのピクセル(すなわち、V)は、上側の整数位置にある3つの整数ピクセルIと下側の整数位置にある3つの整数ピクセルIとの重み付けされた和として計算される。これらのピクセルVは、(1/2,1)ピクセルと称される。垂直方向には整数ピクセルの間の中間にあり水平方向にもピクセルの間の中間にあるそれぞれのピクセル(すなわち、T)は、(i)上側にある3つの(1,1/2)ピクセルと下側にある3つの(1,1/2)ピクセルとの重み付けされた和と、(ii)左側にある3つの(1/2,1)ピクセルと右側にある3つの(1/2,1)ピクセルとの重み付けされた和とのいずれか一方として計算される。ピクセルV、H及びTの計算により、ブロック20は、半ピクセルの解像度を有する16x16のピクセル・グリッドに変換される。
1/2の整数倍ではない垂直及び/又は水平成分を有する4分の1ピクセル解像度グリッド(すなわち、Q)の上のピクセルは、半ピクセル解像度グリッドのピクセルI、H、V及びTから計算される。ピクセルQを生成するプロセスは、比較的単純であり、双線形(bi-linear)補間プロセスを含む。双線形補間プロセスでは、ピクセルQを計算するの
に、半ピクセル・グリッドに隣接するものだけが用いられる。ピクセルQを生成するための厳密なアプローチは、整数ピクセルIに対する補間されたピクセルQの位置に左右される。4分の1解像度補間の詳細は、H.264の仕様で見ることができる。H.264仕様が用いている技術は、サブピクセル運動補償のために長い(すなわち、6タップの)フィルタを用いるということである。H.264によるサブピクセル補間プロセスは、計算論的に非常に集約的である。
従来型のエンコーダは、一般に、次の2つの技術の一方を用いてサブピクセル補間を行う。第1の技術では、ビデオ信号のそれぞれの基準フレームが4分の1ピクセル解像度まで補間されて、メモリに記憶される。運動補償または運動評価のために、必要とされるピクセルであるI、H、V、T及びQがメモリからフェッチされる。従って、それぞれのサブピクセル位置が計算されるのは1回だけのため、運動補償または運動評価プロセスは、計算論的に効率的である。この第1の技術は、概念的に単純であり、従来型のソフトウェア・デコーダにおいて用いられる。しかし、第1の技術は、低コストのハードウェア・デコーダの場合には適切でない。第1の技術の欠点としては、(i)それぞれの基準フレームはそれ以外に必要とされる場合よりも16倍も多くのメモリを用いるため、用いるメモリ容量が非常に大きいこと、(ii)運動評価または運動補償に用いられるメモリ帯域幅が、非常に増加すること、がある。
第2の技術では、整数ピクセルIはメモリからフェッチされ、保管されたピクセルH、V、T及びQは、運動補償にブロックが必要とされるときに計算される。運動評価のためには、必要とされるピクセルはフェッチされ、補間は、同時に(「オン・ザ・フライ」で)実行される。すなわち、それぞれの考慮される運動ベクトルに対して、(i)補間されたピクセルが計算され、そして、(ii)絶対差の合計などの誤差スコアが、補間されたブロックと符号化されるべきブロックとの間で計算される。考慮されるすべての運動ベクトルに対して、最小の「誤差」を有する運動ベクトルが選択される。第2の技術は、単純なサブピクセル補間方式の場合には、うまく機能する。例えば、MPEG−1及びMPEG−2では、単純な双線形サブピクセル補間が用いられ、そして、4分の1ピクセルではなく半ピクセル補間だけが用いられる。従来型の媒体プロセッサの中には、第2の技術の単純で並行のプロセスを用いて、整数ピクセルIからサブピクセル運動ベクトルに対する誤差スコアを計算するものがある。1クロック・サイクルで、特定目的用のハードウェアを用いて、64のサブピクセル位置と、これらの補間された値と65個のピクセルの別のブロックとの間の誤差スコアとが計算される。H.264で用いられるような長いサブピクセル・フィルタに対しては、第2の技術は非常に非効率的である。64個のサブピクセル位置を計算するのは、補間されたピクセルとそれ以外のピクセルとの間の誤差を計算するよりも、はるかに複雑であるし、時間を要する。従って、第2の技術は遅い場合があるし、多くの時間の間、「誤差」ハードウェアはアイドル状態にあって、「補間」ハードウェアが完了するのを待機することになる。
本発明は、運動評価の方法に関する。この方法は、一般に、(A)整数ピクセル解像度を有するビデオ信号の基準フレームの基準ブロックに作用する第1の補間プロセスに応答して、サブピクセル解像度を有する第1の補間されたブロックを生成するステップと、(B)前記第1の補間されたブロックと前記整数ピクセル解像度を有する前記ビデオ信号の現在フレームの現在ブロックとに応答して、運動ベクトルを生成するステップと、(C)前記基準ブロックに作用する第2の補間プロセスに応答して、前記サブピクセル解像度を
有する第2の補間されたブロックを生成するステップと、を含む。
本発明の目的、特徴及び効果には、(i)専有面積が小さく、(ii)低いクロック速度で動作し、(iii)高速符号化を提供し、(iv)高速復号化を提供し、(v)ソフトウェア・プロセスを迅速に動作させ、及び/又は、(vi)閉ループの符号化を提供することが含まれる。
本発明の以上の及びそれ以外の目的、特徴及び効果は、以下の詳細な説明と添付の図面とから明らかになるはずである。
ビデオ信号の1フレームの中の従来型の8x8ブロックの図解である。 本発明の実施例による補間を示す複数の例示的なピクセルの図解である。 符号化のための第1の方法の流れ図である。 本発明の好適実施例による例示的な装置のブロック図である。 符号化のための第2の方法の流れ図である。 符号化のための第3の方法の流れ図である。 第2の方法を実現する例示的な装置のブロック図である。 符号化のための第4の方法の流れ図である。 符号化のための第5の方法の流れ図である。
本発明は、サブピクセル運動評価を効率的に実行しうる複数の方法に関係する。これらのアプローチは、他と独立に、または、他と共に用いることができる。第1のアプローチでは、一般に、運動評価のために双線形補間だけを用いるなど、単純な補間プロセスが用いられる。より複雑な長フィルタ法を運動補償に用いることもありうる。別のアプローチでは、一般に、サブピクセル・サーチへの補間パイプラインと実質的に同期して整数ピクセル・サーチを実行する。また、これらのアプローチに対する変形を実現することもありうる。
図2を参照すると、ビデオ信号のフレーム100の中の複数の例示的なピクセルの図解が示されている。これらのピクセルは、本発明の1つの実施例による補間を表しうる。4つの隣接するピクセル(例えば、G、J、M及びN)からのイメージ情報を補間して、補間されたピクセルすなわちサンプル(例えば、A)を生成することができる。補間されたピクセルAは、水平方向には4分の1ピクセル・ユニットで測定されたある距離(例えば、X)に、垂直方向には整数ピクセルGからのある距離(例えば、Y)に、存在しうる。補間されたピクセルAに対する値は、次の方程式1に従って計算することができる。
(数1)
A=((G*(4−X)+J*X)*(4−Y)+(M*(4−X)+N*X)*Y)/16 (方程式1)
図3を参照すると、符号化のための第1の方法102の流れ図が示されている。この方法102では、一般に、(i)基準フレームとの関係で現在フレームの中の現在ブロックに対する運動ベクトルを見つけ、(ii)運動ベクトルを用いて現在ブロックを圧縮し、そして、(iii)後で次の基準フレームとして用いるために現在ブロックを再構成する。この再構成は、一連のフレームを圧縮する際に実行されうる。再構成されたフレームを基準フレームとして用いて別のフレームを圧縮するエンコーダは、一般に、デコーダにおいて構成された全く同一のフレームと一致する再構成されたフレームのコピーを有している。従って、エンコーダは、「閉ループ」エンコーダと称することができる。符号化の間に実行される量子化ステップのために現在フレームが厳密に伝送されない場合でも、現在フレームを符号化することによって生じる誤差(例えば、厳密でないピクセル値)は、将来のフレームに伝搬することはない。むしろ、圧縮可能な符号化されたフレームの中のどのような誤差も、現在フレームの不正確な表現を用いる誤差であっても、フレームにおける量子化だけに起因する。
方法102は、一般に、現在フレームの座標(例えば、(Ey,Ex))において符号化されるべき幅(例えば、Bx)と高さ(例えば、By)とを有する入力すなわち現在ブロックに対して粗いすなわち整数の運動ベクトル(例えば、(Vy,Vx))を生成することによって、開始する。整数の運動ベクトルは、基準フレームにおいて現在ブロックをサーチすることによって見出すことができる(例えば、ステップ104)。第2のサーチは、この第2のサーチの間に実行されるのが一般的な補間プロセスを用いて行われる(例えば、ステップ106)。補間プロセスは、双線形補間プロセスとして実現することがで
きる。補間プロセスは、4分の1ピクセル・グリッドの上に補間されたピクセルを生成しうる。これ以外の補間プロセスを実現して、特定の応用例の規準を充たすことも可能である。
第2のサーチは、サブピクセル解像度を有する精細な運動ベクトル(例えば、(VVy,VVx))を決定することができる。この精細な運動ベクトル(VVy,VVx)に近接する基準フレームの領域は、別の補間プロセスを用いて2回目の補間を行うことができる(例えば、ステップ108)。この別のすなわち第2の補間プロセスは、H.264標準に従って実現しうる。例えば、"Editor's Proposed Draft Text Modifications for Joint Video Specification (IUT-T Rec. H.264 ISO/IEC 14496-10 AVC), Dtaft 7"と題す
る文書JVT−E022d7(ISO/IEC MPEG及びITUーT VCEGのジョイント・ビデオ・チーム(JVT)によって、2002年9月19日にドイツのベルリンで出版)を参照のこと。この文書は、その全体をこの出願において援用する。第2の補間プロセスは、運動補償の基礎を形成する補間された規準ブロックを生成することができる。
補間された基準ブロックは、現在フレームにおける現在ブロックから減算され、差ブロックを生成する(例えば、ステップ110)。この差ブロックは、次に、変換され量子化されて、量子化されたブロックが生成される(例えば、ステップ112)。エントロピ符号化を用いて、媒体への記録又はデコーダへの伝送への前に、量子化されたブロックと精細な運動ベクトル(VVy,VVx)とを圧縮することができる(例えば、ステップ114)。
方法102は、また、量子化されたブロックを逆量子化して、再構成された係数ブロックを生成することもできる(例えば、ステップ116)。再構成された係数ブロックに対する逆変換演算により、再構成された差ブロックを生成することができる(例えば、ステップ118)。再構成された差ブロックが、補間された基準ブロックに加えられると、再構成されたブロックが生成される(例えば、ステップ120)。この再構成されたブロックは、再構成されたブロックが一般に新たな基準ブロックとして用いられる将来の処理のために記憶することができる(例えば、ステップ122)。
第1の方法102では、一般に、運動評価のために「厳密な」方法を用いてどちらのベクトルを用いるべきかを判断するということはないので、絶対的に「最良の」運動ベクトルが常に作成されるとは限らない。従って、第1の方法102によって計算された差ブロックは、「最良の」運動ベクトルが参照するであろう理論的なブロックと符号化される実際のブロックとの間の差よりもいくぶん大きい場合がある。例えば、評価の段階(例えば、ステップ106)で双線形補間に依拠する方法102を用いる実施例では、厳密な補間方法と同じ質を達成するのに、若干(例えば、1%)のビット・レートの上昇を経験しうる。しかし、方法102を実現するエンコーダは運動補償のためのデコーダとして全く同一の方法を用いるのが一般的であるから(例えば、ステップ108)、理想的とは言えないサブピクセル運動ベクトル(VVy,VVx)によって生じる誤差の伝搬は存在しえない。
図4を参照すると、第1の方法102を実現する例示的な装置140のブロック図が、本発明の1つの好適実施例に従って、示されている。装置140は、第1の方法102を具体化することができる。装置140は、一般に、補間/運動評価回路142と、現在フレーム・メモリ回路144と、運動評価回路146と、基準フレーム・メモリ回路148と、運動補償補間回路150と、減算回路152と、変換回路154と、量子化回路156と、エンコーダ回路158と、逆量子化回路160と、逆変換回路162と、加算回路164と、再構成フレーム・メモリ回路166とを備えている。
現在フレーム・メモリ回路144は、符号化されているビデオ信号(例えば、VIDEO)の現在フレームを記憶するように構成されうる。現在フレームからの現在ブロック(例えば、CB)は、運動評価回路146と補間/運動評価回路142と減算回路152とに与えられる。基準フレーム・メモリ回路148は、ビデオ信号軒府を記憶するように構成されうる。基準フレーム・メモリ回路148は、基準フレームの領域(例えば、RR)を、現在ブロックCBと重なり合い現在ブロックCBを僅かに超えて拡張して、運動評価回路146と補間/運動評価回路142と運動補償補間回路150とまで運ぶ。
運動評価回路146は、現在ブロックCBと最小の誤差スコアを生じる(例えば、現在ブロックCBとの最良の一致)基準領域RRの中の基準ブロックとの間の整数ピクセル運動ベクトルをサーチする。運動評価回路146は、整数ピクセル運動ベクトル(例えば、IMV)を補間/運動評価回路142に与える。補間/運動評価回路142は、よりよい運動ベクトルをサーチしながら、サブピクセル(例えば、4分の1ピクセル)解像度まで領域RRを補間することができる。補間/運動評価回路142は、サブピクセル解像度を有する更新された運動ベクトル(例えば、QMV)を運動補償補間回路150とエントロピ・エンコーダ回路158とに与える。
運動補償補間回路150は、4分の1ピクセル運動ベクトルQMVの周囲の領域RRの現在ブロック・サイズの部分を、第2の補間プロセスを用いて、サブピクセル解像度に保管するように構成することができる。ある実施例では、運動補償補間回路150は、水平方向が6タップ及び垂直方向が6タップの補間を用いて基準フレームに作用する。特定の応用例の規準を充たすためにこれ以外の補間プロセスを用いることもできる。運動補償補間回路150は、補間された領域を運動補償されたブロック(例えば、MCB)として減算回路152と加算回路164とに与えることができる。
減算回路152は、運動補償されたブロックMCBを現在ブロックCBから減算して、差ブロック(例えば、DB)を生成することができる。変換回路154は、差ブロックDBを変換して、変換されたブロック(例えば、TB)を生成することができる。量子化回路156は、変換されたブロックTBを量子化して、量子化されたブロック(例えば、QB)を生成することができる。量子化されたブロックQBは、エントロピ・エンコーダ回路158に与えて4分の1ピクセル運動ベクトルQMVに基づく符号化を行い、符号化されたブロック(例えば、EB)としてデコーダ及び/又は記憶媒体に送ることができる。
閉ループ符号化は、逆量子化回路160と逆変換回路162と加算回路164と再構成フレーム・メモリ166とによって提供されうる。量子化されたブロックQBは、回路160によって逆量子化して、別の変換されたブロック(例えば、TB’)を生成することができる。逆変換ブロック162は、変換されたブロックTB’を別の差ブロック(例えば、CB’)に変換することができる。加算回路164は、運動補償されたブロックMCBを差ブロックTB’に加えて、再構成された現在ブロック(例えば、CB’)を生成することができる。理想的には、再構成された現在ブロックCB’は、元の現在ブロックCBと同一でありうる。しかし、量子化プロセスにおける丸めにより、再構成された現在ブロックCB’は、現在ブロックCBとは若干異なっているのが一般的である。再構成された現在ブロックCB’は、再構成されたフレーム(例えば、RF)の一部として、再構成されたフレーム・メモリ回路166に記憶することができる。結果的に、エンコーダ装置140は、デコーダが符号化されたブロックEBを再構成するのと同じ態様で、又は、少なくとも非常に類似した態様で、再構成された現在ブロックCB’ヲ生成することができる。再構成されたフレームRFは、後で、基準フレーム・メモリ148に転送することができ、そこで、新たな現在フレームを符号化するための新たな基準フレームとして用いられる。
図5を参照すると、符号化の第2の方法180の一部の流れ図が示されている。符号化の第2の方法180の一部の流れ図が示されている。方法102の変形例として、サブピクセル(例えば、4分の1ピクセル)運動ベクトルが、2ステップのプロセスで中間ピクセル(例えば、半ピクセル)運動ベクトルから生成される。第2の方法180は、第1の方法102と類似しているが、2要素ステップ106’がステップ106の代わりに行われる。第1のステップ(例えば、ステップ182)では、半ピクセル運動ベクトル(例えば、(VHy,VHx))に対する座標が、4分の1ピクセル・ユニットでY=−2,0,2とX=−2,0,2とによって定義され整数運動ベクトルIMVの上に中心がある領域の中の隣接するピクセルI、H、V及びTだけに注目することによって得られる。第2のステップ(例えば、ステップ184)では、4分の1ピクセル運動ベクトル(例えば、(VVy,VVx))に対する座標が、4分の1ピクセル・ユニットのVHY+(−1,0,1)とVHX+(−1,0,1)とに注目することによって得られる。ステップ182及び184は、装置140の補間/運動評価回路142において実現することができる。第2の方法180の場合には、18だけの運動ベクトルが評価され(第1のステップ182で9個、第2のステップ184で9個)、それに対し、第1の方法の場合には、全体で49の運動ベクトルが評価されうる(例えば、7*7個の可能性のある位置)。従って、第2の方法180は、第1の方法102よりも高速であるのが一般的であり、これに対して、第1の方法102は、若干優れた圧縮を提供し、若干複雑度が低い形式を有している。
図6を参照すると、符号化の第3の方法190の一部の流れ図が示されている。この第3の方法190は、一般に、並列ハードウェア・プラットフォームに適している。選択された整数運動ベクトルをサーチする範囲は、現在フレームの中の座標(例えば、(Ey,Ex))における現在ブロックに基づいて識別することができ、その後で、狭められる又は縮小される(例えば、ステップ192)。整数運動ベクトルの狭められたサーチ範囲は、例えば、矩形である。この矩形は、水平方向成分が範囲(XMIN,XMAX)の中の任意であり、垂直成分は範囲(YMIN,YMAX)の中の任意である。サーチ範囲を狭めるための技術としては複数があり、これには、限定されることは意図していないが、階層的サーチが含まれている。階層的サーチが用いられると、現在フレームと基準フレームとを10分の1としたものを用いて、整数レベルのサーチを行うことができる小さな範囲を見出すことができる。
次に、整数ピクセル運動ベクトル・サーチが実行されて、狭められたサーチの矩形範囲の中にあり整数ピクセル運動ベクトル(Vy,Vx)を生成する運動ベクトルが決定される。整数レベル・サーチのステップ194を実行している間は、水平成分を範囲(XMIN−3/4,XMAX+3/4)に垂直成分を範囲(YMIN−3/4,YMAX+3/4)に有する範囲の中で任意のサブピクセル運動ベクトルを決定するのに用いることができる補間されたピクセルの全体を計算することができる(例えば、ステップ196)。整数ピクセル運動ベクトル・サーチのステップ194は、補間計算のステップ196と並列して又は実質的に同期して実行することができる。整数ピクセル運動ベクトルを決定し適切な補間されたピクセルを計算した後で、水平成分が範囲(Vx−3/4,Vx+3/4)に垂直成分が範囲(Vy−3/4,Vy+3/4)にあるすべてのサブピクセル運動ベクトルに対してサーチを実行し、整数ピクセル運動ベクトルを最終的な4分の1ピクセル運動ベクトルに調節する(例えば、ステップ198)。この第3の方法180は、第1の方法102からのステップ108−122を用いて(明瞭にするためにステップ108だけが示されている)、符号化されたブロックEBと再構成されたフレームRFとを生成する。
図7を参照すると、第2の方法190を実現する例示的な装置200のブロック図が示
されている。装置140の場合と類似する回路には、同じ参照番号を用いて図解されている。装置200は、一般に、現在フレーム・メモリ回路144と、基準フレーム・メモリ回路148と、狭い整数レベル・サーチ範囲回路202と、整数ピクセル運動評価回路146‘と、補間回路204と、サブピクセル運動評価回路206とを備えている。装置200の整数ピクセル運動評価回路146’は、装置140の整数ピクセル運動評価回路146と同様にデザインされどウェブ・サイト106するが、信号(例えば、RANGE)によって定義された狭い範囲をサーチする。ある実施例では、整数ピクセル運動評価回路146‘と補間回路204とサブピクセル運動評価回路206とは、論理的及び/又は物理的に1つの回路として実現することができる。
狭い整数ピクセル・レベル・サーチ範囲回路202は、現在フレームからの現在ブロックCBと、現在フレーム・メモリ回路144と基準フレーム・メモリ回路148とのそれぞれから基準フレームの領域RRとを受け取る。狭い整数ピクセル・レベル・サーチ範囲回路202は、最良の整数ピクセル運動ベクトルIMVのサーチを行うことができるより狭い範囲を決定することができる。狭められた範囲は、信号RANGEにおいて、整数ピクセル運動評価回路146‘と補間回路204とに与えられる。
整数ピクセル運動評価回路146‘は、補間回路204と並列に又は実質的に同期して動作し、整数ピクセル運動ベクトルIMVを生成する。補間回路204は、狭められた範囲信号RANGEに基づいて、範囲RRから、補間されたブロック(例えば、IB)を生成する。サブピクセル・サーチ回路206は、整数ピクセル運動ベクトルIMVと補間されたブロックIB情報とに作用して、整数ピクセル運動ベクトルIMVを、サブピクセル運動ベクトルQMVに調節又は更新する。装置190の残りは、装置140の回路152−166を備えており(明瞭にするために、回路152だけが示されている)、符号化されたブロックEBと再構成されたフレームRFとを生成する。
図6に示されている方法及び/又は図8に示されている装置とは、運動評価のための従来型の方法及び装置とは、少なくとも2つの点で異なっている。第1の差異は、本発明では、補間される領域は、整数ピクセル・サーチが実行される範囲の上に決定される。従来型の方法では、イメージの全体を補間するか、又は、選択された整数運動ベクトルに基づいてイメージの一部を補間するかのいずれかである。第2の差異は、本発明では、補間は整数レベルのサーチと並列に実行されるのが一般的である点である。第1の差異が第2の差異を生じさせている。従来のように基準イメージの全体を補間することには、短所が存在する。必要に応じて基準イメージを補間するという従来型のアプローチでは、整数レベルのベクトルに基づいてサブピクセル・サーチに必要なピクセルを補間する。従って、サブピクセル・サーチに必要なピクセルだけが、生成される。しかし、従来型の必要に応じたアプローチでは、整数サーチは、サブピクセル補間が開始する前に完了していなければならない。本発明の場合には、整数サーチのサーチ範囲に基づく範囲が補間され、その際に、不必要なピクセルが計算されることがありうる。しかし、補間は、整数運動ベクトル自体ではなく範囲に依存しているので、整数レベル・サーチと並列的に実行することができる。
第3の方法190に対するいくつかの変形例を実現することもできる。例えば、サブピクセル運動ベクトルの範囲のサーチ・ステップ198は、Y=(Vy−3/4,Vy+3/4)及びX=(Vx−3/4,Vx+3/4)よりも大きな又は小さな範囲で実行することができる。従って、ステップ198で計算される補間されたピクセルの数は、それに応じて増加又は減少する。
図8を参照すると、符号化の第4の方法210の一部の流れ図が示されている。第4の方法210は、第3の方法190と類似しているが、ただし、サブピクセル運動ベクトル
生成ステップ198は、2ステップ式のアプローチを実現している(例えば、ステップ198‘)。第1のステップでは、中間ピクセル(例えば、半ピクセル)運動ベクトル・サーチが実行される(例えば、ステップ212)。それに続くサブピクセル(例えば、1/4ピクセル)運動ベクトル・サーチが実行される(例えば、ステップ214)。ステップ212及び214は、サブピクセル・サーチ回路206において実現することができる。
別の実施例では、1つの整数レベル運動ベクトルではなく、複数の整数レベル運動ベクトルが生成されうる。複数の整数レベル運動ベクトルは、それぞれが、基準フレームの中で識別される複数のブロック・サイズの中の異なるブロック・サイズに対して生成されうる。整数レベルの運動ベクトルの計算については、同時継続中に米国特許出願(米国代理人ドケット番号:02−5710/1496.00263)に記載されている。この米国出願は、その全体をこの出願において援用する。補間されたピクセルは、最大のブロック・サイズ(例えば、16x16ピクセル)に対していったん計算され、次に、すべてのブロック・サイズ(例えば、16x16、16x8、8x8、8x4、4x8及び4x4ピクセル)に対して用いられる。1つのブロック・サイズに対して補間されたピクセルを計算するのは、一般に、複数のブロック・サイズすべてに対して補間されたピクセルを計算するよりも効率的である。
本発明は、整数レベルのサーチ範囲に基づいて1つの領域を補間し、その補間された領域を多数のブロック・サイズに対して用いる。その理由は、複数の異なるブロック・サイズに対する整数レベルのサーチは、同じサーチ範囲を有するのが一般的であるからである(先の同時継続中の米国特許出願に記載されている)。選択された整数レベルの運動ベクトルを用いて補間を実行する従来型の運動評価回路であると、複数の異なるブロックが複数の異なる整数レベルのベクトルを選択する場合にはそれぞれのブロックに対して別々に補間を行う必要がある。
図9を参照すると、符号化を行う第5の方法220の一部の流れ図が示されている。この第5の方法220は、第3の方法190と類似しているが、補間ステップ196が変更されている(例えば、ステップ196‘)。整数運動ベクトルを計算するのと並列的にサブピクセル補間に潜在的に用いられるすべてのピクセルを計算するのではなく、半ピクセル・グリッド上のピクセルだけに対する値が計算される(例えば、ステップ222)。そして、整数ピクセル運動ベクトルと近接又は隣接してサーチされている領域の一部における4分の1ピクセル・グリッド上のピクセルは、必要に応じて補間がなされ、同時に、最良の4分の1運動ベクトルQMVが見つけられる(例えば、ステップ224)。H.264標準に対する4分の1ピクセル・グリッド上のピクセルは半ピクセル・グリッド上のピクセルから容易かつ迅速に計算できるから、半ピクセル・グリッドから4分の1ピクセル・グリッドへの4分の1ピクセル運動ベクトルのサーチ及び補間は、実質的に同時に効率的に達成することができる。更に、整数レベルを見つけるのと同時に半ピクセル・グリッドにだけ補間することにより、運動ベクトルは、一般に、計算のために用いられる中間メモリ(図示せず)の容量が小さくなる。
図3、5、6、8及び9の流れ図によって実行される機能は、この技術分野の当業者には明らかなように、この明細書の教示内容に従ってプログラムされた通常の汎用デジタル・コンピュータを用いて実現することができる。やはりこの技術分野の当業者には明らかなように、熟練したプログラマであれば、この出願の開示内容に基づいて、適切なソフトウェア・コーディングを容易に準備することができるであろう。
本発明は、最適に集積化されたシリコン、ASIC、FPGAを準備することによって、又は、従来型のコンポーネントで構成される回路の適切なネットワークを相互に接続することによって、この明細書に記載されているように実現しうるが、その修正も、この技
術分やん当業者には明らかである。
本発明は、従って、本発明に従ってコンピュータにプロセスを実行させるようにプログラムするのに用いることができる命令を含む記憶媒体でもありうる。この記憶媒体としては、限定的ではないが、フロッピ(登録商標)・ディスク、光ディスク、CD−ROM、磁気光ディスク、ROM、RAM、EPROM、EEPROM、フラッシュ・メモリ、磁気又は光カード、又は、電子的命令を記憶するのに適している任意のタイプの媒体などを含む任意のタイプのディスクが含まれる。
この明細書で用いた「同期」という用語は、共通の時間周期を共有するイベントを記述するのに用いられているが、この用語は、時間的に同じ時点で開始し時間的に同じ時点で終了し、同じ継続時間を有するイベントに限定されない。
以上では、本発明について好適な実施例を参照しながら特定的に示し説明したが、この技術分野の当業者であれば、本発明の精神及び範囲から逸脱することなく、形式及び詳細において様々な変更が可能であることを理解するはずである。

Claims (10)

  1. 運動を評価する方法であって、
    (A)ビデオ信号の基準フレームの中にある第1の領域を識別して、前記ビデオ信号の現在フレームにおける現在ブロックに対する第1の運動ベクトルをサーチするステップであって、前記第1の領域は(i)整数ピクセル解像度を有し且つ(ii)前記現在ブロックより空間的に大きい、ステップと、
    (B)前記第1の領域に近接して前記基準フレームを補間することに応答してサブピクセル解像度を有する第2の領域を生成するステップであって、(i)前記第2の領域は各方向において1整数ピクセル未満だけ前記第1の領域より空間的に大きく、(ii)前記第2の領域における複数の第2のピクセルの各々は前記第1の領域における複数の第1のピクセルから直接的に計算される、ステップと、
    (C)前記第1の領域に応答して前記整数ピクセル解像度で前記第1の運動ベクトルを生成するステップであって、前記第2の領域及び前記第1の運動ベクトルは並列に生成される、ステップと、
    (D)前記第2の領域に応答して前記第1の運動ベクトルを前記サブピクセル解像度に調節するステップと、
    を含むことを特徴とする方法。
  2. 請求項1記載の方法において、ステップ(B)とステップ(C)とは実質的に同時に実行されることを特徴とする方法。
  3. 請求項1記載の方法において、ステップ(D)は
    前記第1の運動ベクトルを前記整数ピクセル解像度より細かく前記サブピクセル解像度より粗い中間ピクセル解像度に調節するサブステップと、
    前記第1の運動ベクトルを前記サブピクセル解像度に調節するサブステップと、
    を含むことを特徴とする方法。
  4. 請求項1記載の方法において、ステップ(C)は、
    サーチエリアを定義する範囲信号に応答して前記第1の運動ベクトルを生成するサブステップを含むことを特徴とする方法。
  5. 請求項1記載の方法において、ステップ(B)は、
    前記整数ピクセル解像度より細かく前記サブピクセル解像度より粗い中間ピクセル解像度を有する前記第2の領域を生成するサブステップと、
    前記整数ピクセル解像度で生成された前記第1の運動ベクトルに近接して、前記第2の領域の少なくとも一部を前記サブピクセル解像度に生成するサブステップと、
    を含むことを特徴とする方法。
  6. ビデオ信号の基準フレームの中にある第1の領域を識別して、前記ビデオ信号の現在フレームにおける現在ブロックに対する第1の運動ベクトルをサーチするように構成された第1の回路であって、前記第1の領域は(i)整数ピクセル解像度を有し且つ(ii)前記現在ブロックより空間的に大きい、第1の回路と、
    (i)前記第1の領域に近接して前記基準フレームを補間することに応答してサブピクセル解像度を有する第2の領域を生成し、(ii)前記第1の領域に応答して前記整数ピクセル解像度で前記第1の運動ベクトルを生成して、(iii)前記第2の領域に応答して前記第1の運動ベクトルを前記サブピクセル解像度に調節するように構成された第2の回路であって、(a)前記第2の領域は各方向において1整数ピクセル未満だけ前記第1の領域より空間的に大きく、(b)前記第2の領域及び前記第1の運動ベクトルは並列に生成され、(c)前記第2の領域における複数の第2のピクセルの各々は前記第1の領域における複数の第1のピクセルから直接的に計算される、第2の回路と
    を備えていることを特徴とする装置。
  7. 請求項6記載の装置において、前記第2の領域の生成と前記第1の運動ベクトルの生成とは実質的に同時に実行されることを特徴とする装置。
  8. 請求項6記載の装置において、前記第2の回路は、更に、
    前記第1の運動ベクトルを前記整数ピクセル解像度より細かく前記サブピクセル解像度より粗い中間ピクセル解像度に調節し、
    前記第1の運動ベクトルを前記サブピクセル解像度に調節するように構成されていることを特徴とする装置。
  9. 請求項6記載の装置において、前記第2の回路は、更に、
    サーチエリアを定義する範囲信号に応答して前記第1の運動ベクトルを生成するように構成されていることを特徴とする装置。
  10. 請求項6記載の装置において、前記第2の回路は、更に、
    前記整数ピクセル解像度より細かく前記サブピクセル解像度より粗い中間ピクセル解像度を有する前記第2の領域を生成し、
    前記整数ピクセル解像度で生成された前記第1の運動ベクトルに近接して、前記第2の領域の少なくとも一部を前記サブピクセル解像度に生成するように構成されていることを特徴とする装置。
JP2009263923A 2002-12-20 2009-11-19 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン Expired - Fee Related JP5021712B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/325,188 US7408988B2 (en) 2002-12-20 2002-12-20 Motion estimation engine with parallel interpolation and search hardware
US10/325188 2002-12-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003425334A Division JP4444645B2 (ja) 2002-12-20 2003-12-22 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン

Publications (2)

Publication Number Publication Date
JP2010081634A JP2010081634A (ja) 2010-04-08
JP5021712B2 true JP5021712B2 (ja) 2012-09-12

Family

ID=32393092

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003425334A Expired - Fee Related JP4444645B2 (ja) 2002-12-20 2003-12-22 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン
JP2009263923A Expired - Fee Related JP5021712B2 (ja) 2002-12-20 2009-11-19 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003425334A Expired - Fee Related JP4444645B2 (ja) 2002-12-20 2003-12-22 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン

Country Status (3)

Country Link
US (1) US7408988B2 (ja)
EP (1) EP1431917A3 (ja)
JP (2) JP4444645B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO319629B1 (no) * 2003-11-28 2005-09-05 Tandberg Telecom As Fremgangsmate for korrigering av interpolerte pikselverdier
US7499494B2 (en) * 2003-12-23 2009-03-03 Genesis Microchip Inc. Vector selection decision for pixel interpolation
US7457438B2 (en) * 2003-12-23 2008-11-25 Genesis Microchip Inc. Robust camera pan vector estimation using iterative center of mass
US7480334B2 (en) * 2003-12-23 2009-01-20 Genesis Microchip Inc. Temporal motion vector filtering
US7346109B2 (en) * 2003-12-23 2008-03-18 Genesis Microchip Inc. Motion vector computation for video sequences
US7505636B2 (en) * 2004-03-04 2009-03-17 Broadcom Corporation System and method for two-pass interpolation for quarter-pel motion compensation
EP1578137A2 (en) * 2004-03-17 2005-09-21 Matsushita Electric Industrial Co., Ltd. Moving picture coding apparatus with multistep interpolation process
US20060088104A1 (en) * 2004-10-27 2006-04-27 Stephen Molloy Non-integer pixel sharing for video encoding
US8363714B2 (en) * 2004-12-22 2013-01-29 Entropic Communications, Inc. Video stream modifier
JP4736456B2 (ja) * 2005-02-15 2011-07-27 株式会社日立製作所 走査線補間装置、映像表示装置、映像信号処理装置
US20070195888A1 (en) * 2006-02-17 2007-08-23 Via Technologies, Inc. Intra-Frame Prediction Processing
US20070199011A1 (en) * 2006-02-17 2007-08-23 Sony Corporation System and method for high quality AVC encoding
US7912129B2 (en) * 2006-03-16 2011-03-22 Sony Corporation Uni-modal based fast half-pel and fast quarter-pel refinement for video encoding
US8208553B2 (en) * 2006-05-04 2012-06-26 Altera Corporation Methods and apparatus for quarter-pel refinement in a SIMD array processor
KR100845303B1 (ko) 2006-09-29 2008-07-10 한국전자통신연구원 고속 부호화를 위한 되먹임 구조를 가진 동영상 압축부호화 장치 및 최적 모드 결정 방법
US8792556B2 (en) * 2007-06-19 2014-07-29 Samsung Electronics Co., Ltd. System and method for correcting motion vectors in block matching motion estimation
US20090094173A1 (en) * 2007-10-05 2009-04-09 Adaptive Logic Control, Llc Intelligent Power Unit, and Applications Thereof
KR100926752B1 (ko) 2007-12-17 2009-11-16 한국전자통신연구원 동영상 부호화를 위한 미세 움직임 추정 방법 및 장치
JP2010016453A (ja) * 2008-07-01 2010-01-21 Sony Corp 画像符号化装置および方法、画像復号装置および方法、並びにプログラム
US8811484B2 (en) * 2008-07-07 2014-08-19 Qualcomm Incorporated Video encoding by filter selection
US9419620B2 (en) * 2008-07-22 2016-08-16 Nytell Software LLC Field programmable object array and video compression processor for video data compression
US8208065B2 (en) * 2008-07-30 2012-06-26 Cinnafilm, Inc. Method, apparatus, and computer software for digital video scan rate conversions with minimization of artifacts
US20100103323A1 (en) * 2008-10-24 2010-04-29 Ati Technologies Ulc Method, apparatus and software for determining motion vectors
EP2526697A1 (en) * 2010-01-19 2012-11-28 Thomson Licensing Methods and apparatus for reduced complexity template matching prediction for video encoding and decoding
EP2559254B1 (en) * 2010-04-13 2019-01-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Interpolation filter in a hybrid video decoder and encoder
US20120177119A1 (en) * 2011-01-07 2012-07-12 Sony Corporation Faster motion estimation in an avc software encoder using general purpose graphic process units (gpgpu)
JP5803124B2 (ja) 2011-02-10 2015-11-04 セイコーエプソン株式会社 ロボット、位置検出装置、位置検出プログラム、および位置検出方法
US9143799B2 (en) 2011-05-27 2015-09-22 Cisco Technology, Inc. Method, apparatus and computer program product for image motion prediction
US20160345018A1 (en) * 2015-05-19 2016-11-24 Microsoft Technology Licensing, Llc Video encoding and decoding
CN108833916B (zh) * 2018-06-20 2021-09-24 腾讯科技(深圳)有限公司 视频编码、解码方法、装置、存储介质和计算机设备
EP3912354A4 (en) * 2019-03-08 2022-03-16 Huawei Technologies Co., Ltd. SEARCH REGION FOR MOTION VECTOR REFINEMENT
CN113489985A (zh) * 2021-05-26 2021-10-08 杭州博雅鸿图视频技术有限公司 一种分像素运动估计方法及估计系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03117991A (ja) * 1989-09-29 1991-05-20 Victor Co Of Japan Ltd 動きベクトル符号化装置及び復号化装置
US5235419A (en) * 1991-10-24 1993-08-10 General Instrument Corporation Adaptive motion compensation using a plurality of motion compensators
JP2611591B2 (ja) * 1991-10-31 1997-05-21 日本ビクター株式会社 動き補償装置
US6965644B2 (en) * 1992-02-19 2005-11-15 8×8, Inc. Programmable architecture and methods for motion estimation
JP2636622B2 (ja) * 1992-03-13 1997-07-30 松下電器産業株式会社 ビデオ信号の符号化方法及び復号化方法ならびにビデオ信号の符号化装置及び復号化装置
CA2091538A1 (en) * 1993-03-11 1994-09-12 Jan Fandrianto Programmable architecture and methods for motion estimation
JPH07288819A (ja) * 1994-04-19 1995-10-31 Sony Corp 動きベクトル検出装置
JPH0993585A (ja) * 1995-09-22 1997-04-04 Sony Corp 動きベクトル検出装置及び動きベクトル検出方法
KR100226684B1 (ko) * 1996-03-22 1999-10-15 전주범 반화소 움직임 추정장치
JP3528115B2 (ja) * 1996-05-07 2004-05-17 日本電気エンジニアリング株式会社 動き予測ベクトル検出回路
US6560371B1 (en) * 1997-12-31 2003-05-06 Sarnoff Corporation Apparatus and method for employing M-ary pyramids with N-scale tiling
US6310919B1 (en) * 1998-05-07 2001-10-30 Sarnoff Corporation Method and apparatus for adaptively scaling motion vector information in an information stream decoder
US6421698B1 (en) * 1998-11-04 2002-07-16 Teleman Multimedia, Inc. Multipurpose processor for motion estimation, pixel processing, and general processing
US6968008B1 (en) * 1999-07-27 2005-11-22 Sharp Laboratories Of America, Inc. Methods for motion estimation with adaptive motion accuracy
DE10022331A1 (de) * 2000-05-10 2001-11-15 Bosch Gmbh Robert Verfahren zur Transformationscodierung von Bewegtbildsequenzen
US6987866B2 (en) * 2001-06-05 2006-01-17 Micron Technology, Inc. Multi-modal motion estimation for video sequences
US6950469B2 (en) * 2001-09-17 2005-09-27 Nokia Corporation Method for sub-pixel value interpolation

Also Published As

Publication number Publication date
EP1431917A3 (en) 2010-11-10
US7408988B2 (en) 2008-08-05
US20040120401A1 (en) 2004-06-24
JP2010081634A (ja) 2010-04-08
JP4444645B2 (ja) 2010-03-31
JP2004208320A (ja) 2004-07-22
EP1431917A2 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
JP5021712B2 (ja) 並列補間及びサーチ・ハードウェアを備えた運動評価エンジン
CN112929661B (zh) 解码方法和编码方法
RU2721004C1 (ru) Способ и устройство для компенсации движения с предсказанием
US8625916B2 (en) Method and apparatus for image encoding and image decoding
CN100553321C (zh) 编码动态滤波器
JP4614512B2 (ja) 適応性のある動き精度をもった動き推定方法
US9118927B2 (en) Sub-pixel interpolation and its application in motion compensated encoding of a video signal
JP2008507190A (ja) 動き補償方法
TW202315408A (zh) 以區塊為基礎之預測技術
JP2002532026A (ja) 動き推定とブロックマッチング・パターンの改良
US8170110B2 (en) Method and apparatus for zoom motion estimation
US7433407B2 (en) Method for hierarchical motion estimation
KR101462959B1 (ko) 확장 블록 필터링을 이용한 비디오 부호화, 복호화 방법 및 장치
JP5011854B2 (ja) 高解像度画像処理装置
US20220264148A1 (en) Sample Value Clipping on MIP Reduced Prediction
US7688337B2 (en) System and method for reducing image scaling complexity with flexible scaling factors
Shen et al. Benefits of adaptive motion accuracy in H. 26L video coding
KR20070092481A (ko) H.264 동영상 부호화기의 적응적 고속 움직임 추정 방법
JPH07112283B2 (ja) 動きベクトル検出装置及び検出方法
Laurent et al. A hybrid mesh-H264 video coder

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees