JP5015905B2 - Multi-parallel power supply - Google Patents

Multi-parallel power supply Download PDF

Info

Publication number
JP5015905B2
JP5015905B2 JP2008318468A JP2008318468A JP5015905B2 JP 5015905 B2 JP5015905 B2 JP 5015905B2 JP 2008318468 A JP2008318468 A JP 2008318468A JP 2008318468 A JP2008318468 A JP 2008318468A JP 5015905 B2 JP5015905 B2 JP 5015905B2
Authority
JP
Japan
Prior art keywords
power supply
feedback path
signal
parallel
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008318468A
Other languages
Japanese (ja)
Other versions
JP2010142077A (en
Inventor
孝佳 永井
由浩 竹島
郁朗 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008318468A priority Critical patent/JP5015905B2/en
Publication of JP2010142077A publication Critical patent/JP2010142077A/en
Application granted granted Critical
Publication of JP5015905B2 publication Critical patent/JP5015905B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は多並列電源装置に係り、特に、複数の電源ブロックを並列に接続し、出力の増大を図る多並列電源装置に関するものである。   The present invention relates to a multi-parallel power supply device, and more particularly to a multi-parallel power supply device that connects a plurality of power supply blocks in parallel to increase output.

従来、複数の電源ブロックを並列に接続し、同じ負荷を分担して受け持つ並列スイッチングレギュレータ装置が公知である。この並列スイッチングレギュレータ装置においては、1つの主(マスター)電源ブロックとn個の従(スレーブ)電源ブロックが備えられており、マスター電源ブロックは、出力電圧を基準電圧と比較して制御信号(エラー信号)を発生し、このエラー信号は全てのスレーブ電源ブロックに送られる。そして、それぞれの電源ブロックに設けられた基本電流モード制御回路により、それぞれの電源ブロックの出力電流を負荷電流の1/nに制御することにより、電源ブロック間の電流平衡を保つものである(例えば、特許文献1参照)。   2. Description of the Related Art Conventionally, a parallel switching regulator device is known in which a plurality of power supply blocks are connected in parallel and share the same load. The parallel switching regulator device includes one main (master) power supply block and n slave (slave) power supply blocks. The master power supply block compares the output voltage with a reference voltage and outputs a control signal (error). This error signal is sent to all the slave power supply blocks. The basic current mode control circuit provided in each power supply block controls the output current of each power supply block to 1 / n of the load current, thereby maintaining current balance between the power supply blocks (for example, , See Patent Document 1).

特開平1−129718号公報(「発明の概要」の欄、図1)JP-A-1-129718 ("Summary of Invention" column, FIG. 1)

上記特許文献1に開示されている電源装置においては、上述のようにマスター電源ブロックから、全てのスレーブ電源ブロックにエラー信号を送っており、多数の電源ブロックを並列に接続する場合、エラー信号線が複数の電源ブロックに亘って長い距離配線されるので、エラー信号にノイズが乗り、動作が不安定になる課題があった。   In the power supply device disclosed in Patent Document 1, an error signal is sent from the master power supply block to all the slave power supply blocks as described above. When a large number of power supply blocks are connected in parallel, the error signal line However, there is a problem that the operation becomes unstable because noise is added to the error signal.

エラー信号をデジタル信号によって伝送すれば、ノイズによる誤動作の可能性は低くなると考えられるが、機器間のデジタル信号による通信は一般的にアナログ信号に比べて遅く、その結果制御応答が遅くなり、例えば負荷電流に急激な変動があった場合などに、出力電圧が大きく変動することになる。   If the error signal is transmitted by a digital signal, it is considered that the possibility of malfunction due to noise is reduced, but communication between digital signals between devices is generally slower than an analog signal, resulting in a slower control response, for example, When the load current fluctuates suddenly, the output voltage fluctuates greatly.

この発明は、このような課題を解決するためになされたもので、多数の電源ブロックを並列接続した場合においても、耐ノイズ性が高く、動作が安定であり、制御応答の速い多並列電源装置を得ることを目的とするものである。   The present invention has been made to solve such a problem. Even when a large number of power supply blocks are connected in parallel, the multi-parallel power supply device has high noise resistance, stable operation, and quick control response. The purpose is to obtain.

上記課題を解決するために、この発明に係る多並列電源装置は、並列接続され、フィードバック信号に基づいてフィードバック制御が行われる複数の電源ブロックを備えた多並列電源装置であって、上記多並列電源装置から出力される電気量を検出する電気量検出手段と、上記複数の電源ブロックのそれぞれに設けられたローカルフィードバック経路と、上記複数の電源ブロックに共通して設けられたグローバルフィードバック経路と、を備え、上記電気量に基づく電気信号は、上記ローカルフィードバック経路および上記グローバルフィードバック経路に分岐して伝送されて上記フィードバック信号となり、上記グローバルフィードバック経路を伝送される電気信号の周波数分布の中心周波数は、上記ローカルフィードバック経路を伝送される電気信号の周波数分布の中心周波数よりも低いことを特徴とするものである。   In order to solve the above-described problem, a multi-parallel power supply device according to the present invention is a multi-parallel power supply device including a plurality of power supply blocks that are connected in parallel and that perform feedback control based on a feedback signal. An electric quantity detection means for detecting an electric quantity output from the power supply device; a local feedback path provided in each of the plurality of power supply blocks; a global feedback path provided in common to the plurality of power supply blocks; The electrical signal based on the electrical quantity is branched and transmitted to the local feedback path and the global feedback path to become the feedback signal, and the center frequency of the frequency distribution of the electrical signal transmitted through the global feedback path is The local feedback path is transmitted It is characterized in less than the center frequency of the frequency distribution of the electrical signals that.

この発明に係る多並列電源装置によれば、多数の電源ブロックを並列に接続した場合であっても、耐ノイズ性が高く、急激な負荷変動に対して高速に応答しつつ、電源ブロック間の電流バランスを確保することができる。   According to the multi-parallel power supply device according to the present invention, even when a large number of power supply blocks are connected in parallel, the noise resistance is high, while responding to a rapid load fluctuation at high speed, Current balance can be ensured.

以下、添付の図面を参照して、この発明に係る多並列電源装置について好適な実施の形態を説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。   Preferred embodiments of a multi-parallel power supply device according to the present invention will be described below with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments.

実施の形態1.
図1は、この発明の実施の形態1に係る多並列電源装置の回路構成を示す図である。図1に示すように、実施の形態1に係る多並列電源装置は、n個(nは2以上の自然数)の互いに並列に接続された電源ブロック1a、1b、・・・1nと、1個のホスト制御手段、即ち、ホスト制御回路2により構成されている。ここで、電源ブロック1a、1b、・・・1nとは、後述する電力回路3と制御回路4とダイオード7を含む回路単位であり、並列電源の形態としては、それぞれが筐体に収められた電源装置を電源ブロック1a、1b、・・・1nとしてそれらを複数個並べて並列接続したものや、1枚または複数枚の基板に実装された電源ブロック1a、1b、・・・1nを複数個まとめて共通の筐体に収めたもの、あるいは、1枚の基板上に複数の電源回路ブロック1a、1b、・・・1nを実装して基板内で並列接続したものなど、種々の実装形態が考えられる。なお、電源ブロック1a、1b、・・・1nは、フィードバック信号に基づいてフィードバック制御が行われる。
Embodiment 1 FIG.
1 is a diagram showing a circuit configuration of a multi-parallel power supply apparatus according to Embodiment 1 of the present invention. As shown in FIG. 1, the multi-parallel power supply device according to the first embodiment includes n (n is a natural number of 2 or more) power supply blocks 1 a, 1 b,. Host control means, that is, a host control circuit 2. Here, the power supply blocks 1a, 1b,..., 1n are circuit units including a power circuit 3, a control circuit 4, and a diode 7 which will be described later. A plurality of power supply devices 1a, 1b,... 1n arranged in parallel and connected in parallel, or a plurality of power supply blocks 1a, 1b,. Various mounting forms are possible, such as those housed in a common housing, or those in which a plurality of power circuit blocks 1a, 1b,... 1n are mounted on a single board and connected in parallel within the board. It is done. Note that the power supply blocks 1a, 1b,... 1n are subjected to feedback control based on the feedback signal.

それぞれの電源ブロック1a、1b、・・・1nは、前述のように、電力を変換する回路ブロックである電力回路3、制御回路4、およびダイオード7により構成されるが、電力回路3にはFETなどのスイッチ素子5を含む降圧チョッパ型スイッチング電源回路を用いている。降圧チョッパ型スイッチング電源回路は一般的に知られたものであるので、ここでは説明を省略する。なお、後述するように、電力回路3は降圧チョッパ型スイッチング電源回路以外の他の電源回路でも構わない。   Each of the power supply blocks 1a, 1b,... 1n is configured by the power circuit 3, which is a circuit block for converting power, the control circuit 4, and the diode 7, as described above. A step-down chopper type switching power supply circuit including the switch element 5 is used. Since the step-down chopper type switching power supply circuit is generally known, the description thereof is omitted here. As will be described later, the power circuit 3 may be a power supply circuit other than the step-down chopper type switching power supply circuit.

電源ブロック1a、1b、・・・1nの入力端6は、直流電源に接続され、その電圧はそれぞれの電源ブロック1a、1b、・・・1nに並列に印加される。それぞれの電力回路3の出力は、それぞれのダイオード7を介して電源ブロック1a、1b、・・・1nから出力され、出力端8で他の電源ブロックの出力と接続される。それぞれの電源ブロック1a、1b、・・・1nは、並列に接続されている。それぞれの電力回路3の出力側に設けられるダイオード7は、他の電源ブロックから電流が逆流するのを防ぐためのものである。   The input terminals 6 of the power supply blocks 1a, 1b,... 1n are connected to a DC power supply, and the voltage is applied in parallel to the respective power supply blocks 1a, 1b,. Outputs of the respective power circuits 3 are output from the power supply blocks 1a, 1b,... 1n via the respective diodes 7, and are connected to outputs of other power supply blocks at the output terminal 8. The respective power supply blocks 1a, 1b,... 1n are connected in parallel. The diodes 7 provided on the output sides of the respective power circuits 3 are for preventing current from flowing backward from other power supply blocks.

制御回路4は、電力回路3の出力電圧を、多並列電源装置の出力電圧を検出する電圧検出手段、即ち、電圧検出器20により検出し、また、電力回路3の出力電流を電流検出手段、即ち、電流検出器10により検出して、電力回路3に用いられるスイッチ素子5のオン・オフを制御するフィードバック制御を行うことにより、出力の電流や電圧を所定の値に保つ機能を有している。電圧検出器20は、多並列電源装置から出力される出力電圧を電気量として検出する電気量検出手段として機能する。なお、電圧検出器20の代わりに電流検出器を配置して、出力電流を電気量として検出してもよい。   The control circuit 4 detects the output voltage of the power circuit 3 by voltage detection means for detecting the output voltage of the multi-parallel power supply device, that is, the voltage detector 20, and detects the output current of the power circuit 3 as current detection means, That is, it has a function of maintaining the output current and voltage at a predetermined value by performing feedback control that is detected by the current detector 10 and controls on / off of the switch element 5 used in the power circuit 3. Yes. The voltage detector 20 functions as an electric quantity detector that detects an output voltage output from the multi-parallel power supply device as an electric quantity. Note that a current detector may be arranged instead of the voltage detector 20 to detect the output current as an electric quantity.

また、制御回路4は、電圧検出器20により検出された電圧や、電流検出器10により検出された電流を、それぞれの指令値との差分を演算して誤差信号を生成する第1の減算手段である第1の減算器11、第2の減算手段である第2の減算器12と、第1の減算器11の誤差信号に所定の周波数−ゲイン特性を持たせる比例調節手段または比例・微分調節手段からなる調節手段13と、電力回路3に設けられたスイッチ素子5のオン・オフを制御するPWM信号を発生するPWM信号発生手段であるPWM信号発生器14と、後述する加算手段である加算器15と、デジタル/アナログ変換手段(以下、D/A変換器という。)16とを備えている。フィードバックループを用いた電源のPWM制御についても既知の技術であるので、以下、一般的な電源における制御方法と実施の形態1との違いを中心に詳しく動作を説明する。   Further, the control circuit 4 calculates the difference between the voltage detected by the voltage detector 20 and the current detected by the current detector 10 from each command value and generates an error signal. A first subtractor 11 which is a second subtractor 12 which is a second subtracting means, and a proportional adjustment means or a proportional / differential which gives the error signal of the first subtractor 11 a predetermined frequency-gain characteristic. An adjustment means 13 comprising an adjustment means, a PWM signal generator 14 which is a PWM signal generation means for generating a PWM signal for controlling on / off of the switch element 5 provided in the power circuit 3, and an addition means which will be described later. An adder 15 and digital / analog conversion means (hereinafter referred to as a D / A converter) 16 are provided. Since PWM control of a power supply using a feedback loop is also a known technique, the operation will be described in detail below with a focus on differences between a general power supply control method and the first embodiment.

ところで、定電圧出力の電源ブロックを多数並列に接続すると、電源ブロック毎の僅かな出力特性の違いにより、出力電流の電源ブロック間のばらつきが拡大し、特定の電源ブロックに過負荷がかかるという問題がしばしば発生する。そこで、実施の形態1においては、それぞれの電源ブロック1a、1b、・・・1nを電流フィードバック型の電源とする方式を用いている。即ち、それぞれの電源ブロック1a、1b、・・・1nにおいて、出力電流を電流検出器10により検出し、これを電流フィードバック経路17で伝送して第2の減算器12において電流指令値と比較し、出力電流が所定の値となるようにPWM制御を行う。ここで、電流フィードバックの応答性と安定性を高めるため、第2の減算器12とPWM信号発生器14との間に、比例調整手段または比例積分調整手段または比例微分積分調整手段からなる第2の調整手段(図示せず)を挿入してもよい。さらに、出力電圧を電圧検出器20により検出し、これをローカルフィードバック経路18で伝送して第1の減算器11において電圧指令値と比較し、上述の電流指令値にフィードバックする方式としている。これにより出力電圧を一定に保つことができる。   By the way, when a large number of power supply blocks with constant voltage output are connected in parallel, the variation in output current between power supply blocks increases due to slight differences in output characteristics of each power supply block, and an overload is applied to a specific power supply block. Often occurs. Therefore, in the first embodiment, a method is used in which the power supply blocks 1a, 1b,. That is, in each power supply block 1a, 1b,... 1n, the output current is detected by the current detector 10, and this is transmitted through the current feedback path 17 and compared with the current command value in the second subtractor 12. PWM control is performed so that the output current becomes a predetermined value. Here, in order to improve the responsiveness and stability of the current feedback, the second subtractor 12 and the PWM signal generator 14 include a proportional adjustment means, a proportional integration adjustment means, or a proportional differential integration adjustment means. The adjusting means (not shown) may be inserted. Further, the output voltage is detected by the voltage detector 20, transmitted through the local feedback path 18, compared with the voltage command value in the first subtractor 11, and fed back to the above-described current command value. As a result, the output voltage can be kept constant.

ここで、電圧フィードバックループを全ての電源ブロック1a、1b、・・・1nに対して共通する1系統のみとし、全ての電源ブロック1a、1b、・・・1nにおける電流指令値を同一の値とすれば、全ての電源ブロック1a、1b、・・・1nの出力電流が同一となることが期待される。ところが、既述のように、電圧フィードバック経路をアナログ信号線により構成すると、ノイズによって動作が不安定となってしまう問題がある。また、電圧フィードバック経路をデジタル信号線により構成すると、機器間のデジタル信号による通信は一般的に遅いので、電源の電圧制御応答が遅くなる問題がある。   Here, the voltage feedback loop is only one system common to all the power supply blocks 1a, 1b,... 1n, and the current command values in all the power supply blocks 1a, 1b,. Then, it is expected that the output currents of all the power supply blocks 1a, 1b,. However, as described above, when the voltage feedback path is constituted by analog signal lines, there is a problem that the operation becomes unstable due to noise. In addition, when the voltage feedback path is constituted by a digital signal line, communication by a digital signal between devices is generally slow, so that there is a problem that the voltage control response of the power supply becomes slow.

そこで、実施の形態1では、電圧フィードバック経路を、それぞれの電源ブロック1a、1b、・・・1n内で閉じたローカルフィードバック経路18と、全ての電源ブロック1a、1b、・・・1nに共通して設けられたグローバルフィードバック経路19との2系統に分ける構成としている。そして、電圧検出器20により検出された出力電圧は電気信号(フィードバック信号)として、ローカルフィードバック経路18およびグローバルフィードバック経路19に分岐して伝送される。ローカルフィードバック経路18においては、ローカルフィードバック経路18を伝送される電気信号の周波数分布の中心周波数が比較的高い周波数成分を、また、グローバルフィードバック経路19においては、グローバルフィードバック経路19を伝送される電気信号の周波数分布の中心周波数が比較的低い周波数の成分を伝送する構成としている。なお、比較的高い周波数と比較的低い周波数の境界は、電源毎に異なる設計的な事項であり一義的に決まるものではないが、一例として、数百〜数kHzを境に、比較的高い周波数と低い周波数に分かれると考えられる。   Therefore, in the first embodiment, the voltage feedback path is common to the local feedback path 18 closed in each of the power supply blocks 1a, 1b,... 1n and all the power supply blocks 1a, 1b,. The system is divided into two systems with a global feedback path 19 provided. The output voltage detected by the voltage detector 20 is branched and transmitted to the local feedback path 18 and the global feedback path 19 as an electrical signal (feedback signal). In the local feedback path 18, the frequency component having a relatively high center frequency of the frequency distribution of the electric signal transmitted through the local feedback path 18 is used. In the global feedback path 19, the electric signal transmitted through the global feedback path 19 is used. The frequency component having a relatively low center frequency is transmitted. The boundary between the relatively high frequency and the relatively low frequency is a design matter that differs depending on the power supply and is not uniquely determined. However, as an example, the boundary between the relatively high frequency and the relatively high frequency is several hundred to several kHz. It is thought that it is divided into low frequencies.

このように構成すると、急激な負荷変動に対してはローカルフィードバック経路18により高速に応答しつつ、グローバルフィードバック経路19により、電源ブロック1a、1b、・・・1n間の平均的な電流バランスを確保することができ、一部の電源ブロックに過負荷がかかるのを防止することができる。   With this configuration, an average current balance between the power supply blocks 1a, 1b,..., 1n is secured by the global feedback path 19 while responding rapidly to a sudden load change by the local feedback path 18. It is possible to prevent overloading of some power supply blocks.

具体的には、グローバルフィードバック経路19においては、並列電源装置の出力端8にて、電圧検出器20により検出した出力電圧を第3の減算手段である第3の減算器21において電圧指令値と比較し、その差分信号をグローバルフィードバック経路19の途中に設けた積分調節手段22と、アナログ/デジタル変換手段(以下、A/D変換器という。)23を通してグローバルフィードバック信号として生成し、全ての電源ブロック1a、1b、・・・1nに分配する。なお、第3の減算器21、積分調節手段22、およびA/D変換器23により、ホスト制御回路2を構成している。また、本実施の形態において、減算器11に入力する電圧指令値と減算器21に入力する電圧指令値は同じ値である。   Specifically, in the global feedback path 19, the output voltage detected by the voltage detector 20 at the output terminal 8 of the parallel power supply device is converted into the voltage command value in the third subtractor 21 as the third subtracting means. The difference signal is generated as a global feedback signal through an integration adjusting means 22 provided in the middle of the global feedback path 19 and an analog / digital conversion means (hereinafter referred to as A / D converter) 23, and all the power supplies Distribute to blocks 1a, 1b,. The third subtracter 21, the integral adjustment means 22, and the A / D converter 23 constitute the host control circuit 2. In the present embodiment, the voltage command value input to the subtractor 11 and the voltage command value input to the subtractor 21 are the same value.

ローカルフィードバック経路18においては、それぞれの電力回路3の出力電圧を検出し、制御回路4内の第1の減算器11にて電圧指令値との差分を演算した後、ローカルフィードバック経路18の途中に設けた比例調節手段または比例・微分調節手段からなる調節手段13を通す。そして、加算器15において、ローカルフィードバック経路18の信号と、グローバルフィードバック経路19の信号をD/A変換器16でアナログ信号に変換して加算することにより、元来の電圧フィードバック信号を復元し、電流指令値として用いる。この様子を図2に示している。   In the local feedback path 18, the output voltage of each power circuit 3 is detected, the first subtracter 11 in the control circuit 4 calculates the difference from the voltage command value, and then in the middle of the local feedback path 18. The adjusting means 13 comprising the provided proportional adjusting means or proportional / differential adjusting means is passed. Then, the adder 15 restores the original voltage feedback signal by converting the signal of the local feedback path 18 and the signal of the global feedback path 19 into an analog signal by the D / A converter 16 and adding them. Used as a current command value. This is shown in FIG.

即ち、図2はグローバルフィードバック経路19における制御信号とローカルフィードバック経路18における制御信号との周波数特性を示す図である。この図2に示すように、積分調節手段22を通したグローバルフィードバック信号は、信号の低周波成分を多く含み、比例調節手段または比例・微分調節手段からなる調節手段13を通したローカルフィードバック信号は高周波成分をより多く含んだ信号となる。積分調節手段22、比例調節手段または比例・微分調節手段からなる調節手段13のゲインを適切に設定することにより、フィードバックループの安定性を確保できる点は、比例・積分・微分調節手段を用いた一般的な電源装置のフィードバック制御と同じである。   That is, FIG. 2 is a diagram showing the frequency characteristics of the control signal in the global feedback path 19 and the control signal in the local feedback path 18. As shown in FIG. 2, the global feedback signal that has passed through the integral adjusting means 22 contains many low-frequency components of the signal, and the local feedback signal that has passed through the adjusting means 13 consisting of proportional adjusting means or proportional / differential adjusting means is The signal contains more high frequency components. The point that the stability of the feedback loop can be secured by appropriately setting the gain of the adjusting means 13 consisting of the integral adjusting means 22, proportional adjusting means or proportional / derivative adjusting means is that proportional / integral / derivative adjusting means is used. This is the same as feedback control of a general power supply device.

また、ローカルフィードバック経路18を構成するハードウエアには、アナログ回路、または高速のデジタル回路を用いることにより、高速な処理が可能となる。高速のデジタル回路は、ASIC、またはFPGA(Field Programmable Gate Array)やCPLD(Complex Program Logic Device)などを用いた論理デジタル回路、またはマイコンやDSP(Digital Signal Processor)などの逐次処理デジタル回路を、単一素子あるいは同一基板上に載せられた複数の素子を協調動作させることにより実現できる。   Further, by using an analog circuit or a high-speed digital circuit as hardware constituting the local feedback path 18, high-speed processing can be performed. A high-speed digital circuit is a logic digital circuit using an ASIC, FPGA (Field Programmable Gate Array), CPLD (Complex Program Logic Device), or a sequential processing digital circuit such as a microcomputer or DSP (Digital Signal Processor). This can be realized by cooperating a single element or a plurality of elements mounted on the same substrate.

一方、グローバルフィードバック経路19においては、グローバルフィードバック信号をA/D変換器23によりデジタル信号に変換し、比較的低速のデジタル信号によってそれぞれの電源ブロック1a、1b、・・・1nに分配した後、それぞれの電源ブロック1a、1b、・・・1n内でD/A変換器16によって再びアナログ信号に戻すことにより実現できる。比較的低速なデジタル信号の接続方法としては、RS−232Cや、SPI(Serial Peripheral Interface)、I2C(Inter-Integrated Circuit)などのシリアル通信方式や、GPIB(General Purpose Interface Bus)などのパラレル通信方式を用いることができる。このような、比較的低速のデジタル通信を用いることにより、耐ノイズ性を向上させることができる。グローバルフィードバック経路19にて複数の電源ブロック1a、1b、・・・1nに共通して1個設けられる回路は、ホスト制御回路2として独立して設けることにより、n個の電源ブロック1a、1b、・・・1nの仕様を共通化することが可能であり、生産管理コストを下げることができる。   On the other hand, in the global feedback path 19, the global feedback signal is converted into a digital signal by the A / D converter 23 and distributed to the respective power supply blocks 1a, 1b,. This can be realized by returning the analog signal again by the D / A converter 16 in each of the power supply blocks 1a, 1b,. As comparatively low-speed digital signal connection methods, serial communication methods such as RS-232C, SPI (Serial Peripheral Interface), and I2C (Inter-Integrated Circuit), and parallel communication methods such as GPIB (General Purpose Interface Bus) are used. Can be used. Noise resistance can be improved by using such relatively low-speed digital communication. In the global feedback path 19, one common circuit provided for the plurality of power supply blocks 1 a, 1 b,... 1 n is provided independently as the host control circuit 2, so that n power supply blocks 1 a, 1 b,. ... 1n specifications can be shared, and production management costs can be reduced.

以上のように、グローバルフィードバック経路19とローカルフィードバック経路18を有することにより、多数の電源ブロック1a、1b、・・・1nを並列に接続したような場合であっても、急激な負荷変動に対して高速に応答しつつ、それぞれの電源ブロック1a、1b、・・・1n間の電流バランスを確保することができ、また、高いノイズ耐量を得ることができる。   As described above, by having the global feedback path 19 and the local feedback path 18, even when a large number of power supply blocks 1 a, 1 b,. .., 1n can be secured, and a high noise immunity can be obtained.

なお、上記においては、グローバルフィードバック経路19には、積分調節手段22を通した信号を、また、ローカルフィードバック経路18には、比例調節手段または比例・微分調節手段からなる調節手段13を通した信号を用いた実施の形態について説明したが、グローバルフィードバック経路19に、比例・積分調節手段を通した信号を、ローカルフィードバック経路18に、微分調節手段を通した信号を用いても同様の効果を得ることができる。   In the above description, a signal that has passed through the integral adjusting means 22 is sent to the global feedback path 19, and a signal that has passed through the adjusting means 13, which is a proportional adjusting means or a proportional / differential adjusting means, to the local feedback path 18. However, the same effect can be obtained by using a signal that has passed the proportional / integral adjustment means in the global feedback path 19 and a signal that has passed the differential adjustment means in the local feedback path 18. be able to.

また、上記においては、電力回路3の出力電圧を多並列電源装置の出力電圧を検出する電圧検出器20により検出した場合について説明したが、図3に示すように、電圧検出器20とは別に、各電源ブロック1a、1b、・・・1n内に電圧検出器9を設けて、各電源ブロック1a、1b、・・・1nの電力回路3の出力電圧を検出し、この出力電圧を制御回路4内の第1の減算器11にて電圧指令値との差分を演算した後、調節手段13を通すようにしても同様の効果を得ることができる。   In the above description, the case where the output voltage of the power circuit 3 is detected by the voltage detector 20 that detects the output voltage of the multi-parallel power supply device has been described. However, as shown in FIG. The voltage detector 9 is provided in each power supply block 1a, 1b,... 1n to detect the output voltage of the power circuit 3 of each power supply block 1a, 1b,. The same effect can be obtained by calculating the difference from the voltage command value by the first subtractor 11 in 4 and passing the adjustment means 13.

実施の形態2.
次に、実施の形態2に係る多並列電源装置について説明する。図4は、実施の形態2に係る多並列電源装置の回路構成を示す図である。
実施の形態1においては、n個の等価な電源ブロック1a、1b、・・・1nとホスト制御回路2を用いた多並列電源装置について説明したが、1個の電源ブロック1aとホスト制御回路2とを一体化して、図4に示すように、マスター電源ブロック30とし、他のn−1個の電源ブロックをスレーブ電源ブロック30a、・・・30n−1として構成しても良い。
Embodiment 2. FIG.
Next, the multi-parallel power supply device according to the second embodiment will be described. FIG. 4 is a diagram illustrating a circuit configuration of the multi-parallel power supply device according to the second embodiment.
In the first embodiment, a multi-parallel power supply device using n equivalent power supply blocks 1a, 1b,..., 1n and the host control circuit 2 has been described, but one power supply block 1a and the host control circuit 2 are used. 4 may be integrated into a master power supply block 30, and the other n-1 power supply blocks may be configured as slave power supply blocks 30a, ... 30n-1.

図4において、マスター電源ブロック30には、個別の電源ブロックを制御する機能とホスト制御の機能とが制御回路31に一体化して設けられている。この制御回路31は、電力回路3の出力電圧を検出し、制御回路31内の第1の減算器11にて電圧指令値との差分を演算した後、比例・積分調節手段32を通す。そして、比例・積分調節手段32の出力信号と電流フィードバック経路17の電流フィードバック信号との差分を第2の減算器12で演算し、その差分値に基づいてPWM信号発生器14がスイッチ素子5のオン・オフを制御するPWM信号を発生する。   In FIG. 4, the master power supply block 30 is provided with a function for controlling individual power supply blocks and a host control function integrated with the control circuit 31. The control circuit 31 detects the output voltage of the power circuit 3, calculates a difference from the voltage command value by the first subtractor 11 in the control circuit 31, and then passes the proportional / integral adjustment means 32. Then, the difference between the output signal of the proportional / integral adjusting means 32 and the current feedback signal of the current feedback path 17 is calculated by the second subtractor 12, and the PWM signal generator 14 of the switch element 5 is calculated based on the difference value. A PWM signal for controlling on / off is generated.

また、制御回路31内の第1の減算器11で演算された電圧指令値との差分値は、積分調節手段22を通すとともに、A/D変換器23によりデジタル信号に変換する。そして、比較的低速のデジタル信号によってそれぞれのスレーブ電源ブロック30a・・・30n−1に分配した後、それぞれのスレーブ電源ブロック30a、・・・30n−1内でD/A変換器16によって再びアナログ信号に戻される。なお、その他の構成については実施の形態1で説明したものと同等もしくは相当するものであり、同一符号を付すことによりその説明を省略する。   Further, the difference value from the voltage command value calculated by the first subtracter 11 in the control circuit 31 is passed through the integral adjusting means 22 and converted into a digital signal by the A / D converter 23. Then, after being distributed to each slave power supply block 30a... 30n-1 by a relatively low-speed digital signal, the analog signal is again analogized by the D / A converter 16 in each slave power supply block 30a. Return to the signal. In addition, about another structure, it is the same as that of what was demonstrated in Embodiment 1, or is equivalent, and the description is abbreviate | omitted by attaching | subjecting the same code | symbol.

実施の形態2に係る多並列電源装置によれば、マスター電源ブロック30とスレーブ電源ブロック30a、・・・30n−1との、2種類の仕様の電源を用いる必要があるが、実施の形態1において説明した多並列電源装置で必要とされたホスト制御回路を別途設ける必要が無く、電源をシンプルに構成することができる。   According to the multi-parallel power supply apparatus according to the second embodiment, it is necessary to use two types of power supplies, that is, the master power supply block 30 and the slave power supply blocks 30a,. It is not necessary to separately provide a host control circuit required in the multi-parallel power supply apparatus described in the above, and the power supply can be configured simply.

実施の形態3.
次に、実施の形態3に係る多並列電源装置について説明する。図5は、実施の形態3に係る多並列電源装置の回路構成を示す図である。
実施の形態3に係る多並列電源装置は、図5に示すように、グローバルフィードバック経路19の途中に設けたローパスフィルタ40によって低周波成分を抜き出した信号をグローバルフィードバック信号として用い、ローカルフィードバック経路18の途中に設けたハイパスフィルタ41によって高周波成分を抜き出した信号をローカルフィードバック信号として用いたもので、その他の構成については実施の形態1で説明したものと同等もしくは相当するものであり、同一符号を付すことによりその説明を省略する。
Embodiment 3 FIG.
Next, a multi-parallel power supply device according to Embodiment 3 will be described. FIG. 5 is a diagram illustrating a circuit configuration of the multi-parallel power supply device according to the third embodiment.
As shown in FIG. 5, the multi-parallel power supply according to the third embodiment uses a signal obtained by extracting a low frequency component by a low-pass filter 40 provided in the middle of the global feedback path 19 as a global feedback signal, and uses the local feedback path 18. A signal obtained by extracting a high-frequency component by a high-pass filter 41 provided in the middle is used as a local feedback signal. The description is omitted by attaching.

上記の構成においても、実施の形態1に係る多並列電源装置と同様の効果を得ることができる。なお、この場合、グローバルフィードバック信号とローカルフィードバック信号を合成した後、改めて比例・積分調節手段または比例・積分・微分調節手段からなる調節手段42を通すなどしてフィードバックゲインの周波数特性を調整する必要がある。   Also in the above configuration, the same effect as that of the multi-parallel power supply device according to the first embodiment can be obtained. In this case, after synthesizing the global feedback signal and the local feedback signal, it is necessary to adjust the frequency characteristics of the feedback gain by passing the adjustment means 42 including the proportional / integral adjusting means or the proportional / integral / derivative adjusting means again. There is.

以上3つの実施形態について説明したが、その他、電圧フィードバック信号のうち、比較的低周波の成分を多く含む信号をグローバルフィードバック信号として用い、比較的高周波の成分を多く含む信号をローカルフィードバック信号として用いれば、上記各実施の形態と同等の効果を得ることが可能である。   Although the three embodiments have been described above, other than the voltage feedback signal, a signal including a relatively low frequency component is used as a global feedback signal, and a signal including a relatively high frequency component is used as a local feedback signal. Thus, it is possible to obtain the same effects as those of the above embodiments.

また、制御回路を全てデジタル回路で構成したデジタル制御電源とすることが望ましく、デジタル制御電源とした場合は、電流検出器、および電圧検出器の出力をA/D変換し、デジタルデータとして制御回路に入力する。この場合、グローバルフィードバック経路にてそれぞれの電源ブロックに送る制御信号に対しては、改めてA/D変換、D/A変換を行う必要が無くなる。また、電源ブロック間の制御回路におけるバラツキを減らすことができ、制御回路のバラツキに起因する出力電流のアンバランスを減らすことが可能となる。   In addition, it is desirable that the control circuit is a digital control power source composed entirely of digital circuits. In the case of a digital control power source, the output of the current detector and the voltage detector is A / D converted, and the control circuit is converted into digital data. To enter. In this case, it is not necessary to perform A / D conversion and D / A conversion again on the control signals sent to the respective power supply blocks through the global feedback path. In addition, variations in the control circuit between the power supply blocks can be reduced, and output current imbalance due to variations in the control circuit can be reduced.

また、それぞれの電源ブロックは、降圧型チョッパ方式のスイッチング電源を用いることとしたが、他の方式の電源、例えば昇圧チョッパ型、フォワード型、フライバック型、ハーフブリッジ型、フルブリッジ型、SEPIC型などのスイッチング電源、あるいはリニアレギュレータでも、同様の制御方式を適用することが可能である。   Each power supply block uses a step-down chopper switching power supply, but other types of power supplies such as a boost chopper type, a forward type, a flyback type, a half bridge type, a full bridge type, and a SEPIC type. A similar control method can be applied to a switching power source such as a linear regulator.

この発明の実施の形態1に係る多並列電源装置の回路構成を示す図である。It is a figure which shows the circuit structure of the multiple parallel power supply device which concerns on Embodiment 1 of this invention. この発明の実施の形態1に係る多並列電源装置のグローバルフィードバック経路における制御信号とローカルフィードバック経路における制御信号との周波数特性を示す図である。It is a figure which shows the frequency characteristic of the control signal in the global feedback path | route of the multiple parallel power supply device which concerns on Embodiment 1 of this invention, and the control signal in a local feedback path | route. この発明の実施の形態1に係る多並列電源装置の別の回路構成を示す図である。It is a figure which shows another circuit structure of the multiple parallel power supply device which concerns on Embodiment 1 of this invention. この発明の実施の形態2に係る多並列電源装置の回路構成を示す図である。It is a figure which shows the circuit structure of the multiple parallel power supply device which concerns on Embodiment 2 of this invention. この発明の実施の形態3に係る多並列電源装置の回路構成を示す図である。It is a figure which shows the circuit structure of the multiple parallel power supply device which concerns on Embodiment 3 of this invention.

符号の説明Explanation of symbols

1a、1b、・・・1n 電源ブロック
2 ホスト制御回路
3 電力回路
4、31 制御回路
5 スイッチ素子
6 入力端
7 ダイオード
8 出力端
9 第1の電圧検出器
10 電流検出器
11 第1の減算器
12 第2の減算器
13、42 調節手段
14 PWM信号発生器
15 加算器
16 D/A変換器
17 電流フィードバック経路
18 ローカルフィードバック経路
19 グローバルフィードバック経路
20 第2の電圧検出器
21 第3の減算器
22 積分調節手段
23 A/D変換器
30 マスター電源ブロック
30a、・・・30n−1 スレーブ電源ブロック
32 比例・積分調節手段
40 ローパスフィルタ
41 ハイパスフィルタ
1a, 1b,... 1n Power supply block 2 Host control circuit 3 Power circuit 4, 31 Control circuit 5 Switch element 6 Input terminal 7 Diode 8 Output terminal 9 First voltage detector 10 Current detector 11 First subtractor 12 Second subtractor 13, 42 Adjusting means 14 PWM signal generator 15 Adder 16 D / A converter 17 Current feedback path 18 Local feedback path 19 Global feedback path 20 Second voltage detector 21 Third subtractor 22 Integral adjustment means 23 A / D converter 30 Master power supply block 30a,... 30n-1 Slave power supply block 32 Proportional / integral adjustment means 40 Low-pass filter 41 High-pass filter

Claims (9)

並列接続され、フィードバック信号に基づいてフィードバック制御が行われる複数の電源ブロックを備えた多並列電源装置であって、
上記多並列電源装置から出力される電気量を検出する電気量検出手段と、
上記複数の電源ブロックのそれぞれに設けられたローカルフィードバック経路と、
上記複数の電源ブロックに共通して設けられたグローバルフィードバック経路と、
を備え、
上記電気量に基づく電気信号は、上記ローカルフィードバック経路および上記グローバルフィードバック経路に分岐して伝送されて上記フィードバック信号となり、
上記グローバルフィードバック経路を伝送される電気信号の周波数分布の中心周波数は、上記ローカルフィードバック経路を伝送される電気信号の周波数分布の中心周波数よりも低いことを特徴とする多並列電源装置。
A multi-parallel power supply device including a plurality of power supply blocks connected in parallel and subjected to feedback control based on a feedback signal,
An electric quantity detection means for detecting an electric quantity output from the multi-parallel power supply device;
A local feedback path provided in each of the plurality of power supply blocks;
A global feedback path provided in common for the plurality of power supply blocks;
With
The electrical signal based on the quantity of electricity is branched and transmitted to the local feedback path and the global feedback path to become the feedback signal,
The multi-parallel power supply apparatus according to claim 1, wherein the center frequency of the frequency distribution of the electric signal transmitted through the global feedback path is lower than the center frequency of the frequency distribution of the electric signal transmitted through the local feedback path.
上記電気量検出手段は、上記電気量として電圧または電流を検出することを特徴とする請求項1に記載の多並列電源装置。   The multi-parallel power supply apparatus according to claim 1, wherein the electric quantity detection unit detects a voltage or a current as the electric quantity. 上記複数の電源ブロックのそれぞれに設けられ、上記複数の電源ブロックのそれぞれの出力電流を検出する電流検出手段を備え、上記出力電流および上記電気量に基づいてフィードバック制御が行われることを特徴とする請求項1または請求項2に記載の多並列電源装置。   Provided in each of the plurality of power supply blocks, comprising current detection means for detecting the output current of each of the plurality of power supply blocks, wherein feedback control is performed based on the output current and the amount of electricity. The multi-parallel power supply device according to claim 1 or 2. 上記グローバルフィードバック経路を介して伝送される電気信号は、上記グローバルフィードバック経路の途中でデジタル信号に変換されることを特徴とする請求項1〜請求項3の何れか一項に記載の多並列電源装置。   4. The multi-parallel power supply according to claim 1, wherein an electrical signal transmitted through the global feedback path is converted into a digital signal in the middle of the global feedback path. 5. apparatus. 上記グローバルフィードバック経路の途中に設けた積分調節手段と、
上記ローカルフィードバック経路の途中に設けた比例調節手段または比例・微分調節手段と、
を備えたことを特徴とする請求項1〜請求項4の何れか一項に記載の多並列電源装置。
Integral adjustment means provided in the middle of the global feedback path;
Proportional adjustment means or proportional / derivative adjustment means provided in the middle of the local feedback path;
The multi-parallel power supply device according to any one of claims 1 to 4, further comprising:
上記グローバルフィードバック経路の途中に設けた比例・積分調節手段と、
上記ローカルフィードバック経路の途中に設けた比例・微分調節手段と、を備えたことを特徴とする請求項1〜請求項4の何れか一項に記載の多並列電源装置。
Proportional / integral adjustment means provided in the middle of the global feedback path,
5. The multi-parallel power supply device according to claim 1, further comprising a proportional / differential adjustment unit provided in the middle of the local feedback path.
上記グローバルフィードバック経路の途中に設けたローパスフィルタと、
上記ローカルフィードバック経路の途中に設けたハイパスフィルタと、
上記ローパスフィルタを通した信号と上記ハイパスフィルタを通した信号との合成信号を通過させる比例・積分調節手段または比例・積分・微分調節手段と、
を備えたことを特徴とする請求項1〜請求項4の何れか一項に記載の多並列電源装置。
A low-pass filter provided in the middle of the global feedback path;
A high-pass filter provided in the middle of the local feedback path;
Proportional / integral adjusting means or proportional / integral / derivative adjusting means for passing a combined signal of the signal passed through the low-pass filter and the signal passed through the high-pass filter;
The multi-parallel power supply device according to any one of claims 1 to 4, further comprising:
上記グローバルフィードバック経路は、上記複数の電源ブロックとは別に設けられたホスト制御ブロックを介して上記複数の電源ブロックに分配される経路であることを特徴とする請求項1〜請求項7の何れか一項に記載の多並列電源装置。   8. The global feedback path according to claim 1, wherein the global feedback path is a path distributed to the plurality of power supply blocks via a host control block provided separately from the plurality of power supply blocks. The multi-parallel power supply device according to one item. 上記複数の電源ブロックは、1つのマスター電源ブロックと他のスレーブ電源ブロックとによって構成され、上記グローバルフィードバック経路は、上記マスター電源ブロックを起点として、上記他のスレーブ電源ブロックに分配される経路であることを特徴とする請求項1〜請求項4の何れか一項に記載の多並列電源装置。   The plurality of power supply blocks are constituted by one master power supply block and another slave power supply block, and the global feedback path is a path distributed to the other slave power supply blocks starting from the master power supply block. The multi-parallel power supply device according to any one of claims 1 to 4, wherein the multi-parallel power supply device is provided.
JP2008318468A 2008-12-15 2008-12-15 Multi-parallel power supply Expired - Fee Related JP5015905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008318468A JP5015905B2 (en) 2008-12-15 2008-12-15 Multi-parallel power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008318468A JP5015905B2 (en) 2008-12-15 2008-12-15 Multi-parallel power supply

Publications (2)

Publication Number Publication Date
JP2010142077A JP2010142077A (en) 2010-06-24
JP5015905B2 true JP5015905B2 (en) 2012-09-05

Family

ID=42351688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008318468A Expired - Fee Related JP5015905B2 (en) 2008-12-15 2008-12-15 Multi-parallel power supply

Country Status (1)

Country Link
JP (1) JP5015905B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110868068A (en) * 2019-11-28 2020-03-06 重庆理工大学 Multiphase staggered parallel direct current converter and current sharing control method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6636481B2 (en) * 2017-07-10 2020-01-29 株式会社ダイヘン DC power supply
JP7080715B2 (en) 2018-04-27 2022-06-06 キヤノンメディカルシステムズ株式会社 Medical diagnostic device using power supply circuit and power supply circuit
JP7166179B2 (en) * 2019-01-25 2022-11-07 株式会社東芝 power circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251472A (en) * 1985-04-26 1986-11-08 Hitachi Ltd Master/slave system power source
US4766364A (en) * 1987-11-04 1988-08-23 International Business Machines Corporation Parallel power systems
JPH078135B2 (en) * 1989-10-13 1995-01-30 三菱電機株式会社 Parallel operating device for switching power supply
JPH04251558A (en) * 1990-12-28 1992-09-07 Yokogawa Electric Corp Switching power supply
JP2000173794A (en) * 1998-12-07 2000-06-23 Mitsubishi Electric Corp Power circuit
JP4858020B2 (en) * 2005-09-05 2012-01-18 日産自動車株式会社 Control device for DC-DC converter
JP4565451B2 (en) * 2006-01-27 2010-10-20 ダイヤモンド電機株式会社 Digital converter and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110868068A (en) * 2019-11-28 2020-03-06 重庆理工大学 Multiphase staggered parallel direct current converter and current sharing control method thereof

Also Published As

Publication number Publication date
JP2010142077A (en) 2010-06-24

Similar Documents

Publication Publication Date Title
WO2016112747A1 (en) Parallel current-sharing device and control method of bus without current sharing
JP5821087B2 (en) Method for operation control of inverter
CN100414807C (en) Current-sharing control method and system for parallel modular inverse power supply
US9385604B2 (en) DC/DC converter, switching power supply device, and electronic apparatus
US8947148B2 (en) Hybrid analog/digital point-of-load controller
US8432647B2 (en) Power distribution arrangement
JP2008197892A (en) Series regulator
JP5015905B2 (en) Multi-parallel power supply
JP5438803B2 (en) Power supply apparatus and test apparatus using the same
JP4712429B2 (en) Voltage regulator feedback protection method and apparatus
CN103187753A (en) Charging power supply current-sharing control system and method of parallel three-path output
CN111344939A (en) Parallel power supply device
JP2007143292A (en) Parallel operation power supply system
US7990200B2 (en) Pulse width modulation control system
US11190101B2 (en) System and method for balancing current of converter phases
EP1107417A2 (en) Circuit and method for generating estimated feedback for the controller of a slave power supply module in a master/slave paralleling scheme
US10476266B2 (en) Power balancing between two power rails
JP6219099B2 (en) Power converter
KR102307824B1 (en) Power supply and its current equalization method
TW201432429A (en) Circuit board and power source management system of circuit board
US20120209936A1 (en) Communication circuit and method utilizing a single communication line
KR20130122924A (en) Avs master slave
WO2022158388A1 (en) Power source system device
US10930959B2 (en) Fuel cell system
JPS58218867A (en) Control system of parallel-operation power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5015905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees