JP2007143292A - Parallel operation power supply system - Google Patents

Parallel operation power supply system Download PDF

Info

Publication number
JP2007143292A
JP2007143292A JP2005333644A JP2005333644A JP2007143292A JP 2007143292 A JP2007143292 A JP 2007143292A JP 2005333644 A JP2005333644 A JP 2005333644A JP 2005333644 A JP2005333644 A JP 2005333644A JP 2007143292 A JP2007143292 A JP 2007143292A
Authority
JP
Japan
Prior art keywords
power supply
reference voltage
voltage
current balance
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005333644A
Other languages
Japanese (ja)
Other versions
JP4773186B2 (en
Inventor
Masaharu Maesaka
昌春 前坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2005333644A priority Critical patent/JP4773186B2/en
Publication of JP2007143292A publication Critical patent/JP2007143292A/en
Application granted granted Critical
Publication of JP4773186B2 publication Critical patent/JP4773186B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a parallel operation power supply system that enables parallel operation by controlling current balance, related to power supply devices each having characteristics of a different load rate and an output current balance detection voltage. <P>SOLUTION: In the parallel drive power supply system, outputs of a plurality of the power supply devices 10a to 10c, 12a to 12c are connected to a load 16 in parallel therewith, and an output current is balance-controlled by connecting current balance terminals CB1, CB2 arranged at each power supply device to each other by using a current balance line. The plurality of power supply devices 10a to 10c and 12a to 12c are integrated into blocks A, B, and the current balance terminals CB1, CB2 of each power supply device in the block are connected to each other by using the current balance line 15, thus balance-controlling the output current in a block unit. Converters 14a, 14b are arranged for each of the plurality of blocks A, B, and connected to each other by using a common current balance line 25, thus balance-controlling the output current between the blocks. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、負荷に対し複数の電源装置の出力を並列接続する並列運転電源システムに関し、特に、複数の電源装置に設けた電流バランス端子を相互接続して出力電流をバランス制御する並列運転電源システム電源に関する。
The present invention relates to a parallel operation power supply system in which outputs of a plurality of power supply devices are connected in parallel to a load, and in particular, a parallel operation power supply system that balances output current by interconnecting current balance terminals provided in a plurality of power supply devices. Regarding power supply.

従来、この種の並列運転電源システムとしては、例えば図９に示すものがある。図９において、スイッチングレギュレータ等の電源装置１００ａ〜１００ｎは出力端子Ｖｏを負荷線１０４により負荷１０２に並列接続している。   Conventionally, this type of parallel operation power supply system includes, for example, one shown in FIG. In FIG. 9, power supply devices 100 a to 100 n such as switching regulators have an output terminal Vo connected in parallel to a load 102 by a load line 104.

このように複数の電源装置１００ａ〜１００ｎを並列運転させると、負荷率のばらつきが問題となる。この負荷率の差を少なくするために負荷率に比例した電流バランス検出電圧を電流バランス端子に発生させ、電流バランス端子を電流バランス線１０６により相互接続し、お互いの電流バランス端子に流れる電流が少なくなるようにバランス制御し、電源装置１００ｑ〜１００ｎの負荷率のばらつき、即ち出力電流のばらつきを小さくしている。   Thus, when the plurality of power supply devices 100a to 100n are operated in parallel, variation in load factor becomes a problem. In order to reduce this difference in load factor, a current balance detection voltage proportional to the load factor is generated at the current balance terminal, and the current balance terminals are interconnected by the current balance line 106, so that less current flows through the current balance terminals. Thus, the balance control is performed to reduce the variation in the load factor of the power supply devices 100q to 100n, that is, the variation in the output current.

電源装置１００ａ〜１００ｎに設けた電流バランスを制御する回路は、電流バランス線１０６を接続しない端子開放状態では、出力電流Ｉｏに比例した電流バランス検出電圧を電流バランス端子ＣＢに発生しているが、電流バランス端子ＣＢを電流バランス線１０６で相互接続すると、電流バランス検出電圧の高い端子から電圧の低い端子に電流が流れる。   The circuit for controlling the current balance provided in the power supply devices 100a to 100n generates a current balance detection voltage proportional to the output current Io at the current balance terminal CB in a terminal open state where the current balance line 106 is not connected. When the current balance terminal CB is interconnected by the current balance line 106, a current flows from a terminal having a high current balance detection voltage to a terminal having a low voltage.

電流バランス端子ＣＢから電流が流れ出す電流バランス検出電圧の高い回路は、流れ出す電流による抵抗両端の電圧により電源安定化制御で出力電圧を下げて出力電流を減らす。一方、電流バランス端子ＣＢから電流が流れ込む電流バランス検出電圧の低い回路は、流れ込む電流による抵抗両端の逆極性の電圧により電源安定化制御の出力電圧を上げて出力電流を増す。これにより負荷率のばらつき、即ち出力電流のばらつきがなくなるようにバランス制御している。   A circuit with a high current balance detection voltage from which current flows from the current balance terminal CB reduces the output current by lowering the output voltage by power supply stabilization control by the voltage across the resistor due to the flowing current. On the other hand, a circuit with a low current balance detection voltage in which current flows from the current balance terminal CB increases the output current by increasing the output voltage of power supply stabilization control by the reverse polarity voltage across the resistor due to the flowing current. As a result, balance control is performed so as to eliminate variations in load factor, that is, variations in output current.

図１０は従来の並列電源システムの他の例を示しており、図９の電流バランス制御に加え、電源装置１００ａ〜１００ｎに設けた基準電圧バランス端子ＶＢを基準電バランス線１０８で相互接続している。基準電圧バランス端子ＶＢには、電源装置１００ａ〜１００ｎの安定化制御で使用する基準電圧設定回路の基準電圧が印加されている。基準電圧は、出力電圧との誤差電圧を作り出すために使用され、誤差電圧をなくすようにインバータのＰＷＭ制御などによる出力安定化制御が行われる。   FIG. 10 shows another example of a conventional parallel power supply system. In addition to the current balance control of FIG. 9, reference voltage balance terminals VB provided in the power supply devices 100a to 100n are interconnected by a reference power balance line. Yes. A reference voltage of a reference voltage setting circuit used for stabilization control of the power supply devices 100a to 100n is applied to the reference voltage balance terminal VB. The reference voltage is used to generate an error voltage with respect to the output voltage, and output stabilization control is performed by PWM control of the inverter so as to eliminate the error voltage.

基準電圧バランス線１０８による基準電圧バランス端子ＶＢの相互接続は、電源装置１００ａ〜１００ｎの内、最も低い基準電圧となるように各基準電圧設定回路の設定制御が行われ、全ての電源装置の基準電圧を同一にするとこで、電流バランス制御の精度を更に高めることができる。
特開２００４−１６６４３７号公報 特開２００３−１５７１１７号公報 特開２００３−１５３５３９号公報 特開平０９−２８８５１８号公報 In the interconnection of the reference voltage balance terminal VB by the reference voltage balance line 108, setting control of each reference voltage setting circuit is performed so that the reference voltage is the lowest among the power supply devices 100a to 100n. By making the voltages the same, the accuracy of current balance control can be further increased.
JP 2004-166437 A JP 2003-157117 A JP 2003-153539 A JP 09-288518 A

しかしながら、このような従来の出力電流のバランス制御機能を備えた並列電源運転システムにあっては、異なった負荷率と電流バランス検出電圧の特性をもった電源装置同士については、出力電流が同じであっても異なった電流バランス検出電圧が得られ、出力電流を相違させるようにアンバランス制御するため、電流バランス制御を行うようにした並列運転電源システムを構築することができない。このため従来の並列運転電源システムにおいては、設計した以上の台数の並列接続はできず、それ以上の負荷要求電力に対応できない問題がある。   However, in the parallel power supply operation system having such a conventional output current balance control function, the output current is the same between power supply devices having different load factors and current balance detection voltage characteristics. Even in such a case, different current balance detection voltages can be obtained, and unbalance control is performed so that the output currents are different. Therefore, it is impossible to construct a parallel operation power supply system that performs current balance control. For this reason, the conventional parallel operation power supply system cannot be connected in parallel to the number more than designed and has a problem that it cannot cope with the required load power beyond that.

また電源装置の並列台数を変えることなく大きな負荷要求電力に対応可能とするためには、電源装置１台当りの電力を増して設計することになるが、並列台数が少ない場合には無駄にコストがかかった設計となってしまう。   In addition, in order to be able to respond to a large load power requirement without changing the number of power supply units in parallel, the power supply per power supply unit is designed to be increased. It will become the design that took.

更に、電源装置の並列台数を増していくと、それに比例して電源装置相互間の電流バランス線や基準電圧バランス線などの電線の引き回しが長くなり、ノイズによって誤動作し易くなることで、並列台数が制限される問題もある。   Furthermore, as the number of power supply units in parallel increases, the wiring of the current balance line and the reference voltage balance line between the power supply units increases in proportion to the number of power supply units. There is also a problem that is limited.

本発明は、異なった負荷率と電流バランス検出電圧の特性をもった電源装置同士について電流バランス制御による並列運転を可能とする並列運転電源システムを提供することを目的とする。
It is an object of the present invention to provide a parallel operation power supply system that enables parallel operation by current balance control between power supply devices having different load factors and current balance detection voltage characteristics.

本発明は並列運転電源システムを提供する。即ち本発明は、負荷に対し複数の電源装置の出力を並列接続すると共に各電源装置に設けた電流バランス端子を電流バランス線により相互接続して出力電流をバランス制御する並列運転電源システムに於いて、
複数の電源装置をブロック単位にまとめ、ブロック内の各電源装置の電流バランス端子を電流バランス線により相互接続してブロック単位に出力電流をバランス制御する複数のブロックと、
複数のブロック毎に設けられて共通電流バランス線により相互接続され、ブロック相互間で出力電流をバランス制御する複数の変換機と、
を備えたことを特徴とする。 The present invention provides a parallel operation power supply system. That is, the present invention provides a parallel operation power supply system in which outputs of a plurality of power supply devices are connected in parallel to a load and current balance terminals provided in each power supply device are interconnected by a current balance line to control output current balance. ,
A plurality of power supply units are grouped in units of blocks, and a current balance terminal of each power supply unit in the block is interconnected by a current balance line, and a plurality of blocks for controlling the output current in units of blocks,
A plurality of converters provided for each of the plurality of blocks and interconnected by a common current balance line, and balance-controlling the output current between the blocks;
It is provided with.

ここで、変換機は、ブロック内の複数の電源装置の負荷率による電流バランス検出電圧特性を、複数のブロックの負荷率による電流バランス検出電圧特性に変換する変換回路を備える。   Here, the converter includes a conversion circuit that converts current balance detection voltage characteristics based on load factors of a plurality of power supply devices in the block into current balance detection voltage characteristics based on load factors of the plurality of blocks.

この変換回路は、
ブロック内の電流バランス検出電圧を入力してブロック間で共通な共通電流バランス検出電圧に変換する第１電圧変換回路と、
自己の共通電流バランス検出電圧と他のブロックの共通電流バランス検出電圧との差電圧を検出し、差電圧を反転した変換電圧をブロック内の電流バランス検出電圧に加えて補正する第２電圧変換回路と、
を備える。 This conversion circuit
A first voltage conversion circuit for inputting a current balance detection voltage in the block and converting it into a common current balance detection voltage common to the blocks;
A second voltage conversion circuit that detects a difference voltage between its own common current balance detection voltage and the common current balance detection voltage of another block and corrects the conversion voltage obtained by inverting the difference voltage by adding it to the current balance detection voltage in the block. When,
Is provided.

第１電圧変換回路は、ブロック内の電流バランス検出電圧からブロック間で共通な共通電流バランス検出電圧に変換する変換特性を可変する調整回路を備える。   The first voltage conversion circuit includes an adjustment circuit that varies a conversion characteristic for conversion from a current balance detection voltage in the block to a common current balance detection voltage common to the blocks.

本発明の並列運転電源システムは、複数の電源装置を階層的にブロック化し、各階層のブロック毎に前記変換機を設けてブロック相互間で出力電流をバランス制御する。   In the parallel operation power supply system of the present invention, a plurality of power supply devices are hierarchically blocked, and the converter is provided for each block of each hierarchy to control the balance of output current between the blocks.

本発明の並列運転電源システムにあっては、更に、
複数のブロック内の複数の電源装置は、安定化制御に使用する基準電圧設定回路の基準電圧を外部に出力する基準電圧端子を備え、各基準電圧端子を基準電圧バランス線により相互接続して異なる基準電圧の中の最も低い基準電圧となるように各基準電圧設定回路を設定制御し、
複数のブロックの変換機は、自己のブロックに共通基準電圧を設定する共通基準電圧設定回路と、基準電圧設定回路の基準電圧を外部に出力する共通基準電圧端子とを備え、各共通基準電圧端子を共通基準電圧バランス線により相互接続して異なる共通基準電圧の中の最も低い共通基準電圧となるように各共通基準電圧設定回路を設定制御し、更に各ブロック内の複数の電源装置の基準電圧を最も低い共通基準電圧となるように各基準電圧設定回路を設定制御する。
In the parallel operation power supply system of the present invention,
A plurality of power supply devices in a plurality of blocks have reference voltage terminals for outputting a reference voltage of a reference voltage setting circuit used for stabilization control to the outside, and each reference voltage terminal is interconnected by a reference voltage balance line to be different Set and control each reference voltage setting circuit so that it is the lowest reference voltage among the reference voltages,
The multiple block converter includes a common reference voltage setting circuit that sets a common reference voltage in its own block, and a common reference voltage terminal that outputs the reference voltage of the reference voltage setting circuit to the outside, and each common reference voltage terminal Are connected to each other by a common reference voltage balance line, and each common reference voltage setting circuit is set and controlled so as to be the lowest common reference voltage among different common reference voltages, and the reference voltages of a plurality of power supply devices in each block are further controlled. Each reference voltage setting circuit is controlled so as to be the lowest common reference voltage.

本発明によれば、複数の電源装置をブロック化し、ブロック内で負荷率による電流バランスを取る回路を構成して電流バランスをとるように制御する。更に、複数のブロック同士で負荷率による電流バランスを取る回路を構成して電流バランスをとるように制御する。これによりブロック毎に異なった負荷率と電流バランス検出電圧の特性をもつ複数の電源装置を使用して各電源装置を電流バランス制御した並列運転が実現でき、並列運転できる電源装置の台数を簡単且つ容易に増加することができる。   According to the present invention, a plurality of power supply devices are divided into blocks, and a circuit that balances the current depending on the load factor is configured in the block to control the current balance. Further, a circuit that balances the current depending on the load factor is configured by a plurality of blocks, and control is performed so as to balance the current. As a result, it is possible to realize parallel operation in which each power supply device is controlled in current balance using a plurality of power supply devices having different load factors and current balance detection voltage characteristics for each block, and the number of power supply devices that can be operated in parallel can be easily and It can be increased easily.

また、並列運転する電源装置について、安定化制御に使用する基準電圧をブロック内で共通化すると共に各ブロックにも設けた変換機によりブロック同士で基準電圧を共通化することで、異なった基準電圧をもつ複数の電源装置を使用して並列運転が実現でき、並列運転できる電源装置の台数を簡単且つ容易に増加することができる。   In addition, for power supply devices that operate in parallel, the reference voltage used for stabilization control is shared within the block, and the reference voltage is shared between the blocks by the converter provided in each block, so that different reference voltages can be used. Parallel operation can be realized by using a plurality of power supply devices having the above, and the number of power supply devices that can be operated in parallel can be easily and easily increased.

また変換機に変換電圧の調整回路を設けることで、更に高精度な負荷率による電流バランス制御を実現することができる。更に、ブロック毎にまとめて電流バランス制御や基準電圧共通化制御のための配線接続を行うことで、電源装置の台数が増加しても線路長を抑えることができ、ノイズの影響を低減して誤動作しにくくできる。
Further, by providing a conversion voltage adjustment circuit in the converter, it is possible to realize current balance control with a more accurate load factor. In addition, by connecting wiring for current balance control and reference voltage common control collectively for each block, the line length can be suppressed even if the number of power supply units increases, reducing the influence of noise. It is difficult to malfunction.

図１は本発明による並列運転電源システムの実施形態を示したブロック図である。図１において、本発明の並列運転電源システムは、出力電流バランス検出特性が同じ電源装置１０ａ〜１０ｃでブロックＡを構成し、別の出力電流バランス検出特性をもつ電源装置１２ａ〜１２ｃでブロックＢを構成している。なお、ブロックの数は必要に応じて任意に増加できる。   FIG. 1 is a block diagram showing an embodiment of a parallel operation power supply system according to the present invention. In FIG. 1, in the parallel operation power supply system of the present invention, a block A is constituted by power supply devices 10a to 10c having the same output current balance detection characteristic, and a block B is constituted by power supply devices 12a to 12c having different output current balance detection characteristics. It is composed. The number of blocks can be arbitrarily increased as necessary.

ブロックＡの電源装置１０ａ〜１０ｃは、出力端子Ｖ０と電流バランス端子ＣＢ１を備えている。出力端子Ｖ０は負荷１６に対し並列接続される。電流バランス端子ＣＢ１は電流バランス線１５により相互接続されている。   The power supply devices 10a to 10c in the block A include an output terminal V0 and a current balance terminal CB1. The output terminal V0 is connected in parallel to the load 16. The current balance terminal CB1 is interconnected by a current balance line 15.

ブロックＢの電源装置１２ａ〜１２ｃも同様に、出力端子Ｖｏと電流バランス端子ＣＢ２を持ち、出力端子Ｖ０は負荷１６に並列接続し、電流バランス端子ＣＢ２は電流バランス線１５により相互接続している。   Similarly, the power supply devices 12 a to 12 c of the block B have an output terminal Vo and a current balance terminal CB 2, the output terminal V 0 is connected in parallel to the load 16, and the current balance terminal CB 2 is interconnected by a current balance line 15.

更にブロックＡ，Ｂのそれぞれには変換機１４ａ，１４ｂが設けられる。変換機１４ａ，１４ｂはそれぞれ電流バランス端子ＣＢ１と共通電流バランス端子ＣＢ０を持っており、電流バランス端子ＣＢ１は電源装置１０ａ〜１０ｃ，１２ａ〜１２ｃの電流バランス線１５に接続され、共通バランス端子ＣＢ０はブロックＡ，Ｂの変換機１４ａ，１４ｂ間で相互接続している。   Furthermore, converters 14a and 14b are provided in the blocks A and B, respectively. The converters 14a and 14b each have a current balance terminal CB1 and a common current balance terminal CB0. The current balance terminal CB1 is connected to the current balance line 15 of the power supply devices 10a to 10c and 12a to 12c, and the common balance terminal CB0 is The converters 14a and 14b of the blocks A and B are interconnected.

電源装置１０ａ〜１０ｃ，１２ａ〜１２ｃは、電流バランス端子ＣＢ１，ＣＢ２をブロック内で電流バランス線１５により相互接続し、ブロック単位に負荷１６に対する出力電流をバランス制御している。また変換機１４ａ，１４ｂは共通電流バランス端子ＣＢ０を共通電流バランス線２５により相互接続し、ブロック相互間で負荷１６に対する出力電流をバランス制御している。   The power supply devices 10a to 10c and 12a to 12c interconnect the current balance terminals CB1 and CB2 through the current balance line 15 in the block, and balance control the output current to the load 16 in units of blocks. In addition, the converters 14a and 14b interconnect the common current balance terminal CB0 by the common current balance line 25, and balance control the output current to the load 16 between the blocks.

このため変換機１４ａ，１４ｂは、各ブロックＡ，Ｂ内の複数の電源装置１０ａ〜１０ｃ，１２ａ〜１２ｃの負荷率による電流バランス検出電圧特性をブロックＡ，Ｂの負荷率による電流バランス検出電圧特性に変換する変換回路を備えている。   Therefore, the converters 14a and 14b convert the current balance detection voltage characteristics based on the load factors of the plurality of power supply devices 10a to 10c and 12a to 12c in the blocks A and B into the current balance detection voltage characteristics based on the load factors of the blocks A and B, respectively. A conversion circuit is provided for converting into

ここで電源装置１０ａ〜１０ｃ及び１２ａ〜１２ｃにあっては、それぞれの負荷１６に対する出力電流に比例した検出電圧である電流バランス検出電圧を電流バランス端子ＣＢ１，ＣＢ２に出力する。この電流バランス検出電圧特性は電源装置１０ａ〜１０ｃと電源装置１２ａ〜１２ｃとでは異なった特性となっているが、この特性の相違による電流バランス制御のマッチングは、それぞれに設けている変換機１４ａ，１４ｂによって共通の電流バランス検出電圧特性に変換され、ブロックＡの電源装置１０ａ〜１０ｃとブロックＢの電源装置１２ａ〜１２ｃ間となるブロック間の電流バランス制御を実現している。   Here, in the power supply devices 10a to 10c and 12a to 12c, current balance detection voltages that are detection voltages proportional to output currents to the respective loads 16 are output to the current balance terminals CB1 and CB2. The current balance detection voltage characteristics are different between the power supply apparatuses 10a to 10c and the power supply apparatuses 12a to 12c. The matching of the current balance control due to the difference in the characteristics is performed by the converters 14a, 14a, 14b is converted into a common current balance detection voltage characteristic, and current balance control between the blocks between the power supply devices 10a to 10c of the block A and the power supply devices 12a to 12c of the block B is realized.

また図１のブロック図から明らかなように、ブロックＡ，Ｂに分けて電源装置１０ａ〜１０ｃと電源装置１２ａ〜１２ｃを設置しているため、ブロックＡ，Ｂのブロック内での電流バランス線１５や負荷線１１の配線長がブロック単位でまとまることとなり、これによって電源装置間における配線長を短くし、ノイズによる影響を低減して誤動作を防止することができる。   As is clear from the block diagram of FIG. 1, the power supply devices 10a to 10c and the power supply devices 12a to 12c are installed separately in the blocks A and B, so that the current balance line 15 in the blocks of the blocks A and B is provided. In addition, the wiring length of the load line 11 is grouped in units of blocks, thereby shortening the wiring length between the power supply devices, reducing the influence of noise, and preventing malfunction.

図２は図１のブロックＡに設けている電源装置１２ａ，１２ｂを取り出して、その実施形態を示した回路図である。図２において、例えば電源装置１２ａを例に取ると、商用ＡＣ電圧が印加される入力端子１８ａ，１８ｂに続いてダイオードブリッジ２０が設けられ、ダイオードブリッジ２０の出力にコンデンサＣ１を接続している。   FIG. 2 is a circuit diagram showing an embodiment of the power supply devices 12a and 12b provided in the block A of FIG. In FIG. 2, for example, taking the power supply device 12 a as an example, a diode bridge 20 is provided following the input terminals 18 a and 18 b to which a commercial AC voltage is applied, and a capacitor C <b> 1 is connected to the output of the diode bridge 20.

コンデンサＣ１に続いてはトランス２４が設けられ、トランス２４の１次巻線と直列にＦＥＴなどのスイッチング素子２６を接続し、制御ＩＣ２２により安定化制御のためのスイッチング制御を行っている。   Subsequent to the capacitor C1, a transformer 24 is provided. A switching element 26 such as an FET is connected in series with the primary winding of the transformer 24, and the control IC 22 performs switching control for stabilization control.

トランス２４の２次側にはダイオードＤ１，Ｄ２の整流回路、チョークコイルＣＨ及びコンデンサＣ２を用いた平滑回路が設けられ、出力端子ＶＯから負荷１６に安定化された電源電圧を供給している。   On the secondary side of the transformer 24, a rectifier circuit of diodes D1 and D2, a choke coil CH, and a smoothing circuit using a capacitor C2 are provided to supply a stabilized power supply voltage to the load 16 from the output terminal VO.

トランス２４の２次側のマイナス側のラインには、負荷電流Ｉ01を検出する抵抗Ｒ１ａが挿入接続されている。抵抗Ｒ１ａの両端に発生する出力電流Ｉ01に比例した検出電圧Ｖ１ａはオペアンプなどで構成した任意のゲインをもつ差動入力増幅回路２８に入力され、抵抗Ｒ２ａを介して、その出力は電流バランス端子ＣＢ１に接続されている。 The negative side of the line of the secondary side of the transformer 24, resistors R1a to detect the load current I 01 is inserted and connected. Detected voltage V1a proportional to the output current I 01 which is generated across the resistor R1a is input to the differential input amplifier 28 having an arbitrary gain constituted such an operational amplifier, through the resistor R2a, and its output current balance terminal Connected to CB1.

抵抗Ｒ２ａの両端は差動入力増幅回路３０に入力接続され、抵抗Ｒ４，Ｒ５，Ｒ６の分圧回路を介して差動入力増幅回路３２に反転入力されている。差動入力増幅回路３２の非反転入力には基準電圧源３４が接続され、基準電圧Ｖｒ１１が設定されている。   Both ends of the resistor R2a are input-connected to the differential input amplifier circuit 30, and are inverted and input to the differential input amplifier circuit 32 through voltage dividing circuits of resistors R4, R5, and R6. A reference voltage source 34 is connected to a non-inverting input of the differential input amplifier circuit 32, and a reference voltage Vr11 is set.

差動入力増幅回路３２は誤差増幅器であり、抵抗Ｒ４と抵抗（Ｒ５＋Ｒ６）の分圧電圧として得られた出力電圧を基準電圧Ｖｒ１１と比較して誤差電圧を発生し、誤差電圧に応じて補助電源Ｖｓに接続しているフォトカプラのフォトダイオード３６を発光駆動する。   The differential input amplifier circuit 32 is an error amplifier, generates an error voltage by comparing an output voltage obtained as a divided voltage of the resistor R4 and the resistor (R5 + R6) with the reference voltage Vr11, and an auxiliary power source according to the error voltage. The photocoupler photodiode 36 connected to Vs is driven to emit light.

フォトダイオード３６の発光駆動による光は、制御ＩＣ２２に接続したフォトトランジスタ３８に入力される。制御ＩＣ２２は出力電圧の分圧電圧が基準電圧Ｖｒ１１となるように、スイッチング素子２６のスイッチングオン時間を例えばＰＷＭ制御している。   Light from the light emission driving of the photodiode 36 is input to the phototransistor 38 connected to the control IC 22. The control IC 22 performs, for example, PWM control of the switching on time of the switching element 26 so that the divided voltage of the output voltage becomes the reference voltage Vr11.

電源装置１２ｂも電源装置１２ａと同じ回路構成であり、電源装置１２ａの出力電流を検出する抵抗Ｒ１ａ及び電流バランス端子ＣＢ１側の抵抗Ｒ２ａを、電源装置１２ｂについては抵抗Ｒ１ｂ，Ｒ２ｂとして示している。   The power supply device 12b has the same circuit configuration as the power supply device 12a, and the resistor R1a for detecting the output current of the power supply device 12a and the resistor R2a on the current balance terminal CB1 side are shown as the resistors R1b and R2b for the power supply device 12b.

次に図２の電源装置１２ａ，１２ｂにおける電流バランス制御を説明する。電源装置１２ａの動作状態で、負荷１６に出力電流Ｉ01が流れていると、抵抗Ｒ１ａの両端に出力電流Ｉ01に比例した検出電圧Ｖ１ａが発生し、差動入力増幅回路２８から抵抗Ｒ２ａを介して、電流バランス端子ＣＢ１に電流バランス検出電圧Ｖ１１を発生する。 Next, the current balance control in the power supply devices 12a and 12b in FIG. 2 will be described. When the output current I 01 flows through the load 16 in the operating state of the power supply device 12a, a detection voltage V1a proportional to the output current I 01 is generated at both ends of the resistor R1a, and the resistor R2a is connected from the differential input amplifier circuit 28. Thus, a current balance detection voltage V11 is generated at the current balance terminal CB1.

この電流バランス検出電圧Ｖ１１は、図３の特性ＣＢ１に示すように、出力電流Ｉ０１に比例して電流バランス電圧Ｖ１１が増加する関係にある。なお、特性ＣＢ２は図１のグループＢに設けた電源装置１２ａ〜１２ｂの特性であり、特性ＣＢ１とは異なった特性となっている。   The current balance detection voltage V11 has a relationship in which the current balance voltage V11 increases in proportion to the output current I01, as indicated by the characteristic CB1 in FIG. The characteristic CB2 is a characteristic of the power supply devices 12a to 12b provided in the group B in FIG. 1 and is different from the characteristic CB1.

ここで電流バランス端子ＣＢ１に対する電流バランス線１５の接続を切り離して開放状態にある場合、抵抗Ｒ２ａの両端の電圧Ｖ２ａは０となるため、差動入力増幅回路３０の出力は０となり、差動入力増幅回路３２の反転入力となる出力検出電圧には補正が掛からず、基準電圧Ｖｒ１１で設定された出力検出電圧そのものとなる。   Here, when the connection of the current balance line 15 to the current balance terminal CB1 is disconnected and in the open state, the voltage V2a at both ends of the resistor R2a is 0, so the output of the differential input amplifier circuit 30 is 0, and the differential input The output detection voltage that is the inverting input of the amplifier circuit 32 is not corrected and becomes the output detection voltage itself set by the reference voltage Vr11.

一方、電流バランス端子ＣＢ１を電流バランス線１５を介して電源装置１２ａ，１２ｂで相互に接続している場合、電源装置１２ａ，１２ｂの出力電流Ｉ01，Ｉ02に差が生ずると、それぞれの電流バランス検出電圧Ｖ１１，Ｖ１２の差となり、抵抗Ｒ２ａ，Ｒ２ｂの両端に電圧Ｖ２ａ，Ｖ２ｂが現れる。 On the other hand, when the current balance terminal CB1 is connected to each other by the power supply devices 12a and 12b via the current balance line 15, if there is a difference in the output currents I 01 and I 02 of the power supply devices 12a and 12b, the respective currents The difference between the balance detection voltages V11 and V12 results in the voltages V2a and V2b appearing at both ends of the resistors R2a and R2b.

例えば電源装置１２ａの電流バランス電圧Ｖ１１が出力電流Ｉ01が大きくて電流バランス検出電圧Ｖ１１が高くなり、これに対し電源装置１２ｂ側の電流バランス電圧Ｖ１２が出力電流Ｉ０２が小さくて電流バランス検出電圧Ｖ１２が低くなったとすると、電源装置１２ａから電源装置１２ｂに向かう電流ｉｂが電流バランス線１５に流れ、抵抗Ｒ２ａにプラス極性の電圧Ｖ２ａが発生し、一方、電源装置１２ｂの抵抗Ｒ２ｂにはマイナス極性の電圧Ｖ２ｂが発生する。 For example, the current balanced voltage V11 of the power supply 12a becomes higher current balance detection voltage V11 greater output current I 01, contrary to current balanced voltage V12 of the power supply device 12b side is small and the output current I02 current balance detection voltage V12 , The current ib from the power supply device 12a to the power supply device 12b flows through the current balance line 15, and a positive voltage V2a is generated in the resistor R2a. A voltage V2b is generated.

電源装置１２ａの抵抗Ｒ２ａの発生電圧Ｖ２ａは、差動入力増幅回路３０を介して出力電圧分圧回路に加えられ、出力電圧を増加するように補正し、このため差動入力増幅回路３２によるフォトダイオード３６の発光量が増加し、これを受けてフォトトランジスタ３８の出力に基づき制御ＩＣ２２が、スイッチング素子２６を出力電圧を下げる方向に制御して出力電流Ｉ01を低下させる。 The generated voltage V2a of the resistor R2a of the power supply device 12a is applied to the output voltage dividing circuit via the differential input amplifier circuit 30 and is corrected so as to increase the output voltage. In response to the increase in the amount of light emitted from the diode 36, the control IC 22 controls the switching element 26 in a direction to decrease the output voltage based on the output of the phototransistor 38, thereby decreasing the output current I01 .

一方、電源装置１２ｂにあっては、抵抗Ｒ２ｂに発生したマイナス極性の電圧Ｖ２ｂが差動入力増幅回路３０から出力電圧分圧回路に加わることで、出力電圧の分圧電圧を減少するように補正し、差動入力増幅回路３２によるフォトダイオード３６の発光量が低下し、フォトトランジスタ３８で受光した出力により制御ＩＣ２２が、スイッチング素子２６を出力電圧を増加する方向にスイッチング制御し、これによって電源装置１２ｂの出力電流が増加する。   On the other hand, in the power supply device 12b, the negative polarity voltage V2b generated in the resistor R2b is applied from the differential input amplifier circuit 30 to the output voltage dividing circuit, so that the divided voltage of the output voltage is corrected. Then, the light emission amount of the photodiode 36 by the differential input amplifier circuit 32 decreases, and the control IC 22 performs switching control of the switching element 26 in the direction in which the output voltage is increased by the output received by the phototransistor 38, whereby the power supply device The output current of 12b increases.

このようなバランス制御によって、電源装置１２ａの出力電流は出力電圧の低下に伴って減少し、一方、電源装置１２ｂの出力電流Ｉ０２は出力電圧の増加に伴って増加し、両者がバランスした状態に制御することになる。   By such balance control, the output current of the power supply device 12a decreases as the output voltage decreases, while the output current I02 of the power supply device 12b increases as the output voltage increases, and the two are balanced. To control.

図４は図１のブロックＡ，Ｂに設けた変換機１４ａ，１４ｂの実施形態を示した回路図である。   FIG. 4 is a circuit diagram showing an embodiment of the converters 14a and 14b provided in the blocks A and B of FIG.

図４において、ブロックＡに設けた変換機１４ａは、電源装置１０ａ〜１０ｃの電流バランス端子ＣＢ１を相互接続した電流バランス線１５を接続する電流バランス端子ＣＢ１をオペアンプ４０の非反転入力端子に接続し、オペアンプ４０の出力は抵抗Ｒ７を介して反転入力端子に帰還すると共に、設置間に可変抵抗ＶＲ１を接続している。オペアンプ４０の出力は抵抗Ｒ８を介してオペアンプ４２の反転入力端子に接続され、オペアンプ４２の出力は抵抗Ｒ９ａを介して共通電流バランス端子ＣＢ０に接続している。これにより第１変換回路を構成している。   In FIG. 4, the converter 14a provided in the block A connects the current balance terminal CB1 that connects the current balance line 15 that interconnects the current balance terminals CB1 of the power supply devices 10a to 10c to the non-inverting input terminal of the operational amplifier 40. The output of the operational amplifier 40 is fed back to the inverting input terminal via the resistor R7, and a variable resistor VR1 is connected between the installations. The output of the operational amplifier 40 is connected to the inverting input terminal of the operational amplifier 42 via the resistor R8, and the output of the operational amplifier 42 is connected to the common current balance terminal CB0 via the resistor R9a. Thus, the first conversion circuit is configured.

また抵抗Ｒ９ａの両端を差動入力増幅回路４４に入力接続し、差動入力増幅回路４４の出力を抵抗Ｒ１０を介して、電流バランス線１５を接続した電流バランス端子ＣＢ１に接続している。これにより第２変換回路を構成している。   Further, both ends of the resistor R9a are connected to the differential input amplifier circuit 44, and the output of the differential input amplifier circuit 44 is connected to the current balance terminal CB1 to which the current balance line 15 is connected via the resistor R10. This constitutes a second conversion circuit.

オペアンプ４０は、電源装置１０ａ〜１０ｃの電流バランス端子ＣＢ１における電流バランス制御のための動作を正確に行わせるために、入力インピーダンスは無限大としている。可変抵抗ＶＲ１は、電源装置１０ａ〜１０ｃの電流バランス端子ＣＢ１の電流バランス電圧を、共通電流バランス線２５で接続している共通電流バランス端子ＣＢ０側の共通電流バランス電圧に合わせるための調整を行う。またオペアンプ４２の入力段に設けた可変抵抗ＶＲ２は、変換電圧を更に微調整するためのものである。   The operational amplifier 40 has an infinite input impedance in order to accurately perform an operation for current balance control at the current balance terminal CB1 of the power supply devices 10a to 10c. The variable resistor VR1 performs adjustment to match the current balance voltage of the current balance terminal CB1 of the power supply devices 10a to 10c with the common current balance voltage on the common current balance terminal CB0 side connected by the common current balance line 25. The variable resistor VR2 provided at the input stage of the operational amplifier 42 is for further finely adjusting the conversion voltage.

ブロックＢの変換機１４ｂもブロックＡの変換機１４ａと同じ回路構成であり、電源装置１２ａ〜１２ｃの電流バランス線１５を接続する端子を電流バランス端子ＣＢ２としている点が相違する。また共通電流バランス端子ＣＢ０側の抵抗を、変換機１４ａについては抵抗Ｒ９ａとしているが、変換機１４ｂについては抵抗Ｒ９ｂとしている。   The converter 14b of the block B has the same circuit configuration as the converter 14a of the block A, and is different in that the terminal connecting the current balance line 15 of the power supply devices 12a to 12c is the current balance terminal CB2. Further, the resistance on the common current balance terminal CB0 side is the resistance R9a for the converter 14a, but is the resistance R9b for the converter 14b.

次に図４の変換機１４ａ，１４ｂによるブロック単位の電流バランス制御を説明する。ここで変換機１４ａの電流バランス端子ＣＢ１に加わるブロック内の電源装置１０ａ〜１０ｃの電源バランス制御に依存した電流バランス検出電圧をＶ１、ブロックＢの電流バランス端子ＣＢ２に加わる電源装置１２ａ〜１２ｃの電流バランス制御に対応した電流バランス検出電圧をＶ２、変換機１４ａの共通電流バランス端子ＣＢ０の共通バランス検出電圧をＶ３、変換機１４ｂの共通電流バランス端子ＣＢ０の共通バランス検出電圧をＶ４とする。   Next, the current balance control in units of blocks by the converters 14a and 14b in FIG. 4 will be described. Here, the current balance detection voltage depending on the power balance control of the power supply devices 10a to 10c in the block applied to the current balance terminal CB1 of the converter 14a is V1, and the currents of the power supply devices 12a to 12c applied to the current balance terminal CB2 of the block B. Assume that the current balance detection voltage corresponding to balance control is V2, the common balance detection voltage of the common current balance terminal CB0 of the converter 14a is V3, and the common balance detection voltage of the common current balance terminal CB0 of the converter 14b is V4.

ブロックＡの電源装置１０ａ〜１０ｃによる負荷に対する出力電流がブロックＢの電源装置１２ａ〜１２ｃによる負荷に対する出力電流よりも大きい場合、変換機１４ａの共通電流バランス端子ＣＢ０の電圧Ｖ３は変換機１４ｂの共通電流バランス端子ＣＢ０の電圧Ｖ４より大きくなり、共通電流バランス線２５に変換機１４ａから変換機１４ｂに向かって電流ｉｂが流れる。   When the output current to the load by the power supply devices 10a to 10c in the block A is larger than the output current to the load from the power supply devices 12a to 12c in the block B, the voltage V3 of the common current balance terminal CB0 of the converter 14a is common to the converter 14b. The voltage becomes larger than the voltage V4 of the current balance terminal CB0, and the current ib flows through the common current balance line 25 from the converter 14a to the converter 14b.

このため、変換機１４ａの抵抗Ｒ９ａを通って共通電流バランス線２５に流れ出す電流ｉｂによってプラス極性の電圧Ｖ５が発生して差動入力増幅回路４４に入力し、差動入力増幅回路４４で反転されてマイナス極性の電圧となり、抵抗Ｒ１０を介して電流バランス端子ＣＢ１の電圧Ｖ１を低下させる方向に補正する。   Therefore, a positive voltage V5 is generated by the current ib flowing through the common current balance line 25 through the resistor R9a of the converter 14a and is input to the differential input amplifier circuit 44 and inverted by the differential input amplifier circuit 44. Thus, the voltage becomes a negative polarity, and the voltage V1 of the current balance terminal CB1 is corrected to decrease through the resistor R10.

これによって電源装置１０ａの電流バランス端子ＣＢ１から流れ出す電流を増加させ、電源装置１０ａ〜１０ｃに設けている例えば図２の回路図に示した抵抗Ｒ２ａ，Ｒ２ｂを通って流れ出る電流が増加し、これによって差動入力増幅回路３２に対する出力検出電圧を増加させる補正を行い、電源装置１０ａ〜１０ｃは出力電圧を減少させるようにスイッチング動作を行う。このため、電源装置１０ａ〜１０ｃのブロックＡによる負荷に対する出力電流は減少するようになる。   As a result, the current flowing out from the current balance terminal CB1 of the power supply device 10a is increased, and the current flowing out through the resistors R2a and R2b shown in the circuit diagram of FIG. 2, for example, provided in the power supply devices 10a to 10c is increased. Correction for increasing the output detection voltage with respect to the differential input amplifier circuit 32 is performed, and the power supply devices 10a to 10c perform a switching operation so as to decrease the output voltage. For this reason, the output current with respect to the load by the block A of the power supply devices 10a to 10c decreases.

これに対しブロックＢにあっては、共通電流バランス線２５からの電流ｉｂが抵抗Ｒ９ｂに流れ込むことでマイナス極性の電圧Ｖ６を発生し、差動入力増幅回路４４でプラス極性に反転することで、抵抗Ｒ１０を介して電流バランス端子ＣＢ２の電圧Ｖ２を増加させる方向に補正する。   On the other hand, in the block B, the current ib from the common current balance line 25 flows into the resistor R9b to generate a negative polarity voltage V6, and the differential input amplifier circuit 44 inverts it to the positive polarity. Correction is made in the direction of increasing the voltage V2 of the current balance terminal CB2 via the resistor R10.

このため、変換機１４ｂの電圧Ｖ２が電源装置１２ａ〜１２ｃの電流バランス端子ＣＢ２の電流バランス電圧より高くなって、電流が電源装置１２ａ〜１２ｃ側に流れ込み、図２の電源装置の回路構成から明らかなように、電源装置１２ａ〜１２ｃは出力電圧を増加させる方向にスイッチング制御して、ブロックＢによって負荷に供給する出力電流を増加させることになる。   For this reason, the voltage V2 of the converter 14b becomes higher than the current balance voltage of the current balance terminal CB2 of the power supply devices 12a to 12c, and the current flows into the power supply devices 12a to 12c, which is apparent from the circuit configuration of the power supply device of FIG. As described above, the power supply devices 12a to 12c perform switching control in the direction in which the output voltage is increased, and the output current supplied to the load by the block B is increased.

このようにして、ブロックＡとブロックＢのそれぞれのブロック単位の出力電流をバランスさせる電流バランス制御が行われることになる。   In this way, current balance control is performed to balance the output current of each block of block A and block B.

図５は本発明による並列運転電源システムの他の実施形態を示したブロック図であり、この実施形態にあっては、安定化制御に使用する基準電圧の設定制御を行うようにしたことを特徴とする。   FIG. 5 is a block diagram showing another embodiment of the parallel operation power supply system according to the present invention. In this embodiment, the reference voltage used for the stabilization control is controlled. And

図５において、ブロックＡ，ブロックＢに分けて電源装置１０ａ〜１０ｃ、電源装置１２ａ〜１２ｃを設けた点は図１の実施形態と同じであり、更にブロックＡ，ブロックＢにつき変換機４６ａ，４６ｂを設けた点も図１の実施形態と同じである。   5 is the same as the embodiment of FIG. 1 in that the power supply devices 10a to 10c and the power supply devices 12a to 12c are provided separately for the block A and the block B, and the converters 46a and 46b for the block A and the block B are the same. 1 is the same as the embodiment of FIG.

電源装置１０ａ〜１０ｃ及び１２ａ〜１２ｃは、電流バランス制御を行う電流バランス端子ＣＢ１に加え、安定化制御にする基準電圧を共通化するための基準電圧バランス端子ＶＢ１を新たに設けており、基準電圧バランス端子ＶＢ１は基準電圧バランス線３５により相互接続している。この点はブロックＢの電源装置１２ａ〜１２ｃについても同様に、基準電圧バランス端子ＶＢ２を設け、基準電圧バランス線３５により相互接続している。   The power supply devices 10a to 10c and 12a to 12c are newly provided with a reference voltage balance terminal VB1 for sharing a reference voltage for stabilization control in addition to the current balance terminal CB1 for performing current balance control. The balance terminal VB1 is interconnected by a reference voltage balance line 35. In this respect, the power supply devices 12 a to 12 c in the block B are similarly provided with a reference voltage balance terminal VB 2 and are interconnected by a reference voltage balance line 35.

また変換機４６ａ，４６ｂについても、ブロック単位での電流バランス制御を行うための電流バランス端子ＣＢ１，ＣＢ２と共通電流バランス端子ＣＢ０に加え、ブロック間で基準電圧の共通化制御を行うための基準電圧バランス端子ＶＢ１と共通基準電圧バランス端子ＶＢ０を設けている。   Also for the converters 46a and 46b, in addition to the current balance terminals CB1 and CB2 and the common current balance terminal CB0 for performing the current balance control in units of blocks, the reference voltage for performing the common control of the reference voltage between the blocks. A balance terminal VB1 and a common reference voltage balance terminal VB0 are provided.

変換機４６ａ，４６ｂの電源装置側の基準電圧バランス端子ＶＢ１は、基準電圧バランス線３５に接続される。また共通基準電圧バランス端子ＶＢ０は、共通基準電圧バランス線４５により相互接続されている。   The reference voltage balance terminal VB1 on the power supply device side of the converters 46a and 46b is connected to the reference voltage balance line 35. The common reference voltage balance terminal VB0 is interconnected by a common reference voltage balance line 45.

図６は図４の電源ブロックＡ内の電源装置１０ａ，１０ｂを例に取って電源装置の実施形態を示した回路図である。図６において、例えば電源装置１０ａを例に取ると、差動入力増幅回路３２に基準電圧Ｖｒ１１を入力する基準電圧設定回路としてシャントレギュレータＩＣ４８ａを設け、シャントレギュレータＩＣ４８ａのプラス側を抵抗Ｒ１１を介して補助電源Ｖｓに接続し、またシャントレギュレータＩＣ４８ａに対し抵抗Ｒ１２と抵抗Ｒ１３の分圧回路により発生する基準電圧Ｖｒ１１の値を設定している。   FIG. 6 is a circuit diagram showing an embodiment of the power supply device taking the power supply devices 10a and 10b in the power supply block A of FIG. 4 as an example. In FIG. 6, taking the power supply device 10a as an example, a shunt regulator IC 48a is provided as a reference voltage setting circuit for inputting the reference voltage Vr11 to the differential input amplifier circuit 32, and the plus side of the shunt regulator IC 48a is connected via a resistor R11. A value of the reference voltage Vr11 that is connected to the auxiliary power source Vs and generated by the voltage dividing circuit of the resistors R12 and R13 is set for the shunt regulator IC 48a.

更にシャントレギュレータＩＣ４８ａから出力する差動入力増幅回路３２に対する基準電圧Ｖｒ１１は共通基準電圧バランス端子ＶＢ１に分岐接続され、基準電圧バランス線３５を介して電源装置１０ｂの基準電圧バランス端子ＶＢ１に接続している。このような基準電圧設定回路以外の構成は、図２の実施形態と同じである。   Further, the reference voltage Vr11 for the differential input amplifier circuit 32 output from the shunt regulator IC 48a is branched and connected to the common reference voltage balance terminal VB1, and is connected to the reference voltage balance terminal VB1 of the power supply device 10b via the reference voltage balance line 35. Yes. The configuration other than the reference voltage setting circuit is the same as that of the embodiment of FIG.

図７は複数の基準電圧設定回路を相互接続した場合の基準電圧設定制御の説明図である。図７にあっては、電源装置１０ａ〜１０ｎのそれぞれに設けた電源電圧設定回路のみを取り出して基準電圧バランス端子ＶＢ１を基準電圧バランス線３５で相互接続した状態を示している。   FIG. 7 is an explanatory diagram of reference voltage setting control when a plurality of reference voltage setting circuits are interconnected. FIG. 7 shows a state in which only the power supply voltage setting circuit provided in each of the power supply devices 10a to 10n is taken out and the reference voltage balance terminal VB1 is interconnected by the reference voltage balance line 35.

ここで、それぞれのシャントレギュレータＩＣ４８ａ〜４８ｎが発生する基準電圧をＶｒ１〜Ｖｒｎとすると、これらの基準電圧のうち最も低い設定基準電圧を持つシャントレギュレータＩＣ、例えば電源装置１０ｎのシャントレギュレータＩＣ４８ｎに向かって、他の電源装置１０ａ，１０ｂより、それぞれの基準電圧バランス端子ＶＢ１から基準電圧バランス線３５を介して矢印で示すように電流が流れ込む。これによって電源装置１０ａ〜１０ｎの基準電圧Ｖｒ１〜Ｖｒｎは、一番低い設定値を持つ例えば電源装置１０ｎのシャントレギュレータＩＣ４８ｎの設定電圧に固定されることになる。   Here, assuming that the reference voltages generated by the respective shunt regulator ICs 48a to 48n are Vr1 to Vrn, the shunt regulator IC having the lowest set reference voltage among these reference voltages, for example, the shunt regulator IC 48n of the power supply device 10n. Current flows from the other power supply devices 10a and 10b from the respective reference voltage balance terminals VB1 through the reference voltage balance line 35 as indicated by arrows. Thus, the reference voltages Vr1 to Vrn of the power supply devices 10a to 10n are fixed to the set voltage of the shunt regulator IC 48n of the power supply device 10n having the lowest set value, for example.

このため、複数の電源装置のシャントレギュレータＩＣの設定電圧として特定の電源装置の設定電圧を共通基準電圧に設定し、残りの他の電源装置の設定電圧をそれより大きい設定電圧としておけば、最も低い設定電圧を持つシャントレギュレータＩＣの電圧に他の基準電圧を固定することができる。   For this reason, if the setting voltage of a specific power supply device is set to a common reference voltage as the setting voltage of the shunt regulator ICs of a plurality of power supply devices, and the setting voltages of the remaining other power supply devices are set to higher setting voltages, the most Another reference voltage can be fixed to the voltage of the shunt regulator IC having a low setting voltage.

また、最も低い基準電圧を設定しているシャントレギュレータＩＣにおける基準電圧を調整すれば、他の電源装置の基準電圧を連動して調整することができる。即ち、最も低い基準電圧を設定している電源装置のシャントレギュレータＩＣがマスタとなり、他の電源装置のシャントレギュレータＩＣをスレーブとして、基準電圧を連動制御させることができる。   In addition, if the reference voltage in the shunt regulator IC that sets the lowest reference voltage is adjusted, the reference voltages of other power supply devices can be adjusted in conjunction with each other. In other words, the shunt regulator IC of the power supply device that sets the lowest reference voltage becomes the master, and the shunt regulator ICs of other power supply devices can be used as slaves to control the reference voltage in conjunction with each other.

なお、設定電圧が最も低いシャントレギュレータに基準電圧を固定する制御にあっては、基準電圧の最も低いシャントレギュレータに、図７に示したように他の電源装置より基準電圧バランス線３５を介して電流が流れ込んでくるため、並列接続する電源装置の台数に比例してシャントレギュレータＩＣの損失が増加することから、この許容損失によって並列台数の最大数が決まることになる。   In the control for fixing the reference voltage to the shunt regulator having the lowest set voltage, the shunt regulator having the lowest reference voltage is connected to the shunt regulator having the lowest reference voltage via the reference voltage balance line 35 from another power supply device as shown in FIG. Since the current flows in, the loss of the shunt regulator IC increases in proportion to the number of power supply devices connected in parallel. Therefore, the maximum number of parallel devices is determined by this allowable loss.

図８は図４の変換機４６ａ，４６ｂの実施形態を示した回路図である。図８において、例えばブロックＡに設けた変換機４６ａを例に取ると、シャントレギュレータＩＣ５０ａのプラス側を補助電源Ｖｓに抵抗Ｒ１４を介して接続すると共に、抵抗Ｒ１５，可変抵抗ＶＲ３の分圧電圧で基準電圧を設定した基準電圧設定回路が設けられている。   FIG. 8 is a circuit diagram showing an embodiment of the converters 46a and 46b of FIG. In FIG. 8, for example, when the converter 46a provided in the block A is taken as an example, the plus side of the shunt regulator IC 50a is connected to the auxiliary power source Vs via the resistor R14, and the divided voltage of the resistor R15 and the variable resistor VR3 is used. A reference voltage setting circuit that sets a reference voltage is provided.

この基準電圧設定回路におけるシャントレギュレータＩＣ５０ａの基準電圧出力ラインは、共通基準電圧バランス端子ＶＢ０に接続され、共通基準電圧バランス線４５によりブロックＢの変換機４６ｂの共通基準電圧バランス端子ＶＢ０に接続されている。   The reference voltage output line of the shunt regulator IC 50a in this reference voltage setting circuit is connected to the common reference voltage balance terminal VB0, and is connected to the common reference voltage balance terminal VB0 of the converter 46b of the block B by the common reference voltage balance line 45. Yes.

シャントレギュレータＩＣ５０ａから発生した基準電圧Ｖｒ３は、抵抗Ｒ１６と可変抵抗ＶＲ４の直列回路で分圧され、オペアンプ（入力インピーダンス無限大）５２を介して基準電圧バランス端子ＶＢ１から電源装置１０ａ〜１０ｃの基準電圧バランス端子ＶＢ１に基準電圧バランス線３５により接続されている。   The reference voltage Vr3 generated from the shunt regulator IC 50a is divided by the series circuit of the resistor R16 and the variable resistor VR4, and is supplied from the reference voltage balance terminal VB1 to the reference voltages of the power supply devices 10a to 10c via the operational amplifier (input impedance infinite) 52. A reference voltage balance line 35 is connected to the balance terminal VB1.

ブロックＢの変換機４６ｂについても同じ回路構成であり、そこに設けているシャントレギュレータＩＣとして符号５０ｂを使用しており、シャントレギュレータＩＣ５０ｂから出力する基準電圧をＶｒ４としている。   The converter 46b of the block B has the same circuit configuration, the reference numeral 50b is used as the shunt regulator IC provided therein, and the reference voltage output from the shunt regulator IC 50b is Vr4.

次に図８における共通基準電圧設定制御を説明する。まずブロックＡ，Ｂに設けている変換機４６ａ，４６ｂのうち、いずれか一方、例えば変換機４６Ｂの基準電圧Ｖｒ４を共通基準電圧に設定する。   Next, the common reference voltage setting control in FIG. 8 will be described. First, the reference voltage Vr4 of one of the converters 46a and 46b provided in the blocks A and B, for example, the converter 46B is set to the common reference voltage.

変換機４６ｂで所定の共通基準電圧Ｖｒ４を設定したならば、ブロックＡに設けている変換機４６ａの基準電圧Ｖｒ３については、それより高い電圧となるように可変抵抗ＶＲ３を調整する。更に、ブロックＡに設けている電源装置１０ａ〜１０ｃ、及びブロックＢに設けている電源装置１２ａ〜１２ｃのいずれについても、変換機４６ｂの共通基準電圧Ｖｒ４より高い基準電圧Ｖｒ１，Ｖｒ２となるように設定する。具体的には、電源装置１０ａ〜１０ｃ、１２ａ〜１２ｃについては、それぞれの基準電圧設定回路における最大基準電圧を設定しておけばよい。   If a predetermined common reference voltage Vr4 is set by the converter 46b, the variable resistor VR3 is adjusted so that the reference voltage Vr3 of the converter 46a provided in the block A is higher than that. Further, the power supply devices 10a to 10c provided in the block A and the power supply devices 12a to 12c provided in the block B have reference voltages Vr1 and Vr2 higher than the common reference voltage Vr4 of the converter 46b. Set. Specifically, for the power supply devices 10a to 10c and 12a to 12c, the maximum reference voltage in each reference voltage setting circuit may be set.

このような変換機４６ｂにおける基準電圧Ｖｒ４を共通基準電圧とした設定状態にあっては、変換機４６ａの基準電圧Ｖｒ３の方が共通基準電圧Ｖｒ４より高いことから、共通基準電圧バランス線４５を通って変換機４６ｂに電流ｉｂが流れ込み、変換機４６ａのシャントレギュレータＩＣ５０ａによる基準電圧は設定電圧Ｖｒ３からそれより低い共通基準電圧Ｖｒ４に固定される。   In such a setting state where the reference voltage Vr4 in the converter 46b is set as the common reference voltage, the reference voltage Vr3 of the converter 46a is higher than the common reference voltage Vr4. Thus, the current ib flows into the converter 46b, and the reference voltage by the shunt regulator IC 50a of the converter 46a is fixed from the set voltage Vr3 to a lower common reference voltage Vr4.

したがって、変換機４６ａ，４６ｂのオペアンプ５２に対する基準電圧は共通基準電圧Ｖｒ４となる。この共通基準電圧Ｖｒ４はオペアンプ５２を介して、それぞれの基準電圧バランス線３５から電源装置１０ａ〜１０ｃ，１２ａ〜１２ｃの基準電圧バランス端子ＶＢ１，ＶＢ２に加わり、それぞれの基準電圧設定回路の基準電圧は共通基準電圧Ｖｒ４より高いことから、変換機４６ａ，４６ｂに向かって、それぞれ基準電圧バランス線３５を通って電流が流れ、電源装置１０ａ〜１０ｃ，１２ａ〜１２ｃの基準電圧は共通基準電圧Ｖｒ４に固定される。   Therefore, the reference voltage for the operational amplifier 52 of the converters 46a and 46b is the common reference voltage Vr4. The common reference voltage Vr4 is applied to the reference voltage balance terminals VB1 and VB2 of the power supply devices 10a to 10c and 12a to 12c from the respective reference voltage balance lines 35 via the operational amplifier 52, and the reference voltages of the respective reference voltage setting circuits are Since it is higher than the common reference voltage Vr4, current flows through the reference voltage balance line 35 toward the converters 46a and 46b, respectively, and the reference voltages of the power supply devices 10a to 10c and 12a to 12c are fixed to the common reference voltage Vr4. Is done.

この結果、ブロックＢの変換機４６ｂをマスタとして、同じブロックＢの電源装置１２ａ〜１２ｃはもちろんのこと、他のブロックＡの電源装置１０ａ〜１０ｃについても共通基準電圧Ｖｒ４を設定し、それぞれの電源装置における電源安定化制御の精度を高めることができる。   As a result, the common reference voltage Vr4 is set not only for the power supply devices 12a to 12c of the same block B but also to the power supply devices 10a to 10c of the other block A, using the converter 46b of the block B as a master. The accuracy of power supply stabilization control in the apparatus can be increased.

なお上記の実施形態は、図１または図５に示したように、複数の電源装置と変換機を備えた２ブロック構成を例に取るものであったが、このブロック数は必要に応じて２以上の適宜のブロック数とすることができる。   In the above embodiment, as shown in FIG. 1 or FIG. 5, a two-block configuration including a plurality of power supply devices and converters is taken as an example. However, the number of blocks is 2 as necessary. The appropriate number of blocks can be obtained.

またブロック数を複数とした場合には、ブロックをまとめて更にブロック化することで、これを繰り返す階層構造を持たせることができる。例えば８ブロックで構成された場合には、２ブロック単位に上位ブロックを構成し、更に４ブロック単位に上位ブロック化し、更に４ブロックを１つにまとめて上位ブロックとする階層ブロック構造を構築し、ブロック間の接続部分に図１または図５の実施形態に示したと同様な変換機を配置すればよい。   In addition, when the number of blocks is plural, it is possible to have a hierarchical structure that repeats this by grouping the blocks into further blocks. For example, in the case of 8 blocks, a higher level block is configured in units of 2 blocks, further converted into higher level blocks in units of 4 blocks, and a hierarchical block structure is constructed in which 4 blocks are combined into a higher level block, What is necessary is just to arrange | position the converter similar to having shown to embodiment of FIG. 1 or FIG. 5 in the connection part between blocks.

また差動入力増幅回路３０，３２，４４は差動入力増幅回路２８と同様に、オペアンプなどで構成した任意のゲインをもつ差動入力増幅回路である。   Similarly to the differential input amplifier circuit 28, the differential input amplifier circuits 30, 32, and 44 are differential input amplifier circuits each having an arbitrary gain constituted by an operational amplifier or the like.

また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
Further, the present invention includes appropriate modifications that do not impair the object and advantages thereof, and is not limited by the numerical values shown in the above embodiments.

本発明による並列運転電源システムの実施形態を示したブロック図The block diagram which showed embodiment of the parallel operation power supply system by this invention 図１の電源ブロック内の電源装置の実施形態を示した回路図1 is a circuit diagram showing an embodiment of a power supply device in the power supply block of FIG. 出力電流に対する電流バランス電圧の特性図Current balance voltage vs. output current 図１の変換機の実施形態を示した回路図1 is a circuit diagram showing an embodiment of the converter of FIG. 本発明による並列運転電源システムの他の実施形態を示したブロック図The block diagram which showed other embodiment of the parallel operation power supply system by this invention 図５の電源ブロック内の電源装置の実施形態を示した回路図5 is a circuit diagram showing an embodiment of a power supply device in the power supply block of FIG. 複数の基準電圧設定回路を相互接続した場合の共通基準電圧設定制御の説明図Illustration of common reference voltage setting control when multiple reference voltage setting circuits are interconnected 図５の変換機の実施形態を示した回路図5 is a circuit diagram showing an embodiment of the converter of FIG. 従来の並列運転電源システムを示したブロック図Block diagram showing a conventional parallel operation power supply system 従来の並列運転電源システムの他の例を示したブロック図Block diagram showing another example of a conventional parallel operation power supply system

符号の説明Explanation of symbols


１０ａ〜１０ｃ，１２ａ〜１２ｃ：電源装置
１４ａ，１４ｂ，４６ａ，４６ｂ：変換機
１５：電流バランス線
１６：負荷
１８ａ，１８ｂ：入力端子
２０：ダイオードブリッジ
２２：制御ＩＣ
２４：トランス
２５：共通電流バランス線
２６：スイッチング素子
２８，３０，３２，４４：差動入力増幅回路
４０，４２，５２：オペアンプ
３４：基準電圧源
３５：基準電圧バランス線
３６：フォトダイオード
３８：フォトトランジスタ
４０，４２，５２：オペアンプ
４５：共通基準電圧バランス線
４８ａ〜４８ｎ，５０ａ，５０ｂ：シャントレギュレータＩＣ
10a to 10c, 12a to 12c: power supply devices 14a, 14b, 46a, 46b: converter 15: current balance line 16: load 18a, 18b: input terminal 20: diode bridge 22: control IC
24: transformer 25: common current balance line 26: switching elements 28, 30, 32, 44: differential input amplifier circuits 40, 42, 52: operational amplifier 34: reference voltage source 35: reference voltage balance line 36: photodiode 38: Phototransistors 40, 42, 52: operational amplifier 45: common reference voltage balance lines 48a to 48n, 50a, 50b: shunt regulator IC

Claims (6)

負荷に対し複数の電源装置の出力を並列接続すると共に各電源装置に設けた電流バランス端子を電流バランス線により相互接続して出力電流をバランス制御する並列運転電源システムに於いて、
複数の電源装置をブロック単位にまとめ、ブロック内の各電源装置の電流バランス端子を電流バランス線により相互接続してブロック単位に出力電流をバランス制御する複数のブロックと、
前記複数のブロック毎に設けられて共通電流バランス線により相互接続され、ブロック相互間で出力電流をバランス制御する複数の変換機と、
を備えたことを特徴とする並列運転電源システム。
In a parallel operation power supply system in which outputs of a plurality of power supply devices are connected in parallel to a load and current balance terminals provided in each power supply device are interconnected by a current balance line to balance control output current.
A plurality of power supply units are grouped in units of blocks, and a current balance terminal of each power supply unit in the block is interconnected by a current balance line, and a plurality of blocks for controlling the output current in units of blocks,
A plurality of converters that are provided for each of the plurality of blocks and are interconnected by a common current balance line, and balance control of output current between the blocks,
A parallel operation power supply system comprising:
請求項１記載の並列運転電源システムに於いて、前記変換機は、前記ブロック内の複数の電源装置の負荷率による電流バランス検出電圧特性を、前記複数のブロックの負荷率による電流バランス検出電圧特性に変換する変換回路を備えたことを特徴とする並列運転電源システム。
2. The parallel operation power supply system according to claim 1, wherein the converter has a current balance detection voltage characteristic based on a load factor of a plurality of power supply devices in the block, and a current balance detection voltage characteristic based on a load factor of the plurality of blocks. A parallel operation power supply system comprising a conversion circuit for converting into a parallel operation.
請求項２記載の並列運転電源システムに於いて、前記変換回路は、
前記ブロック内の電流バランス検出電圧を入力してブロック間で共通な共通電流バランス検出電圧に変換する第１電圧変換回路と、
自己の共通電流バランス検出電圧と他のブロックの共通電流バランス検出電圧との差電圧を検出し、前記差電圧を反転した変換電圧をブロック内の電流バランス検出電圧に加えて補正する第２電圧変換回路と、
を備えたことを特徴とする並列運転電源システム。
The parallel operation power supply system according to claim 2, wherein the conversion circuit includes:
A first voltage conversion circuit for inputting a current balance detection voltage in the block and converting it into a common current balance detection voltage common to the blocks;
A second voltage conversion that detects a difference voltage between its own common current balance detection voltage and a common current balance detection voltage of another block and corrects the conversion voltage obtained by inverting the difference voltage in addition to the current balance detection voltage in the block. Circuit,
A parallel operation power supply system comprising:
請求項３記載の並列運転電源システムに於いて、前記第１電圧変換回路は、前記ブロック内の電流バランス検出電圧からブロック間で共通な共通電流バランス検出電圧に変換する変換特性を可変する調整回路を備えたことを特徴とする並列運転電源システム。
4. The parallel operation power supply system according to claim 3, wherein the first voltage conversion circuit varies a conversion characteristic for converting a current balance detection voltage in the block into a common current balance detection voltage common to the blocks. A parallel operation power supply system comprising:
請求項１記載の並列運転電源システムに於いて、複数の電源装置を階層的にブロック化し、各階層のブロック毎に前記変換機を設けてブロック相互間で出力電流をバランス制御することを特徴とする並列運転電源システム。
2. The parallel operation power supply system according to claim 1, wherein a plurality of power supply devices are hierarchically blocked, and the converter is provided for each block of each hierarchy to control the balance of output current between the blocks. Parallel operation power supply system.
請求項１記載の並列運転電源システムに於いて、
前記複数のブロック内の複数の電源装置は、安定化制御に使用する基準電圧設定回路の基準電圧を外部に出力する基準電圧端子を備え、各基準電圧端子を基準電圧バランス線により相互接続して異なる基準電圧の中の最も低い基準電圧となるように各基準電圧設定回路を設定制御し、
前記複数のブロックの変換機は、自己のブロックに共通基準電圧を設定する共通基準電圧設定回路と、前記基準電圧設定回路の基準電圧を外部に出力する共通基準電圧端子とを備え、前記各共通基準電圧端子を共通基準電圧バランス線により相互接続して異なる共通基準電圧の中の最も低い共通基準電圧となるように各共通基準電圧設定回路を設定制御し、更に各ブロック内の複数の電源装置の基準電圧を前記最も低い共通基準電圧となるように各基準電圧設定回路を設定制御することを特徴とする並列運転電源システム。 In the parallel operation power supply system according to claim 1,
The plurality of power supply devices in the plurality of blocks include a reference voltage terminal that outputs a reference voltage of a reference voltage setting circuit used for stabilization control to the outside, and each reference voltage terminal is interconnected by a reference voltage balance line. Set and control each reference voltage setting circuit so that it is the lowest reference voltage among the different reference voltages,
The converters of the plurality of blocks include a common reference voltage setting circuit that sets a common reference voltage in its own block, and a common reference voltage terminal that outputs a reference voltage of the reference voltage setting circuit to the outside. The reference voltage terminals are interconnected by a common reference voltage balance line, and each common reference voltage setting circuit is set and controlled so as to be the lowest common reference voltage among different common reference voltages, and a plurality of power supply devices in each block Each of the reference voltage setting circuits is set and controlled so that the reference voltage becomes the lowest common reference voltage.
JP2005333644A 2005-11-18 2005-11-18 Parallel operation power supply system Active JP4773186B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005333644A JP4773186B2 (en) 2005-11-18 2005-11-18 Parallel operation power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333644A JP4773186B2 (en) 2005-11-18 2005-11-18 Parallel operation power supply system

Publications (2)

Publication Number Publication Date
JP2007143292A true JP2007143292A (en) 2007-06-07
JP4773186B2 JP4773186B2 (en) 2011-09-14

Family

ID=38205478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333644A Active JP4773186B2 (en) 2005-11-18 2005-11-18 Parallel operation power supply system

Country Status (1)

Country Link
JP (1) JP4773186B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009142028A (en) * 2007-12-05 2009-06-25 Tdk-Lambda Corp Parallel power supply system
JP2014099995A (en) * 2012-11-14 2014-05-29 Cosel Co Ltd Switching power supply device and power supply system using the same
US9048686B2 (en) 2009-09-30 2015-06-02 Fuji Electric Co., Ltd. Power supply system, controller therefor, and method of manufacture of controller
JP2015126662A (en) * 2013-12-27 2015-07-06 京セラドキュメントソリューションズ株式会社 Power supply device and image forming apparatus
JP2015523046A (en) * 2012-07-04 2015-08-06 インスティトゥート・ナスィオナル・ポリテクニク・ド・トゥールーズＩｎｓｔｉｔｕｔ Ｎａｔｉｏｎａｌ Ｐｏｌｙｔｅｃｈｎｉｑｕｅ Ｄｅ Ｔｏｕｌｏｕｓｅ Control modular static converter with parallel or serial architecture and distributed module control
JP2015198481A (en) * 2014-03-31 2015-11-09 株式会社デンソー power conversion system
JP2016028336A (en) * 2011-06-24 2016-02-25 インテル・コーポレーション Power management for electronic device
JP2020071955A (en) * 2018-10-30 2020-05-07 浜松ホトニクス株式会社 CEM assembly and electron multiplication device
WO2024009734A1 (en) * 2022-07-06 2024-01-11 ローム株式会社 Linear power source device and power source system

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104432A (en) * 1985-10-28 1987-05-14 オリジン電気株式会社 Booster source
JPH01143288A (en) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp Manufacture of thick film circuit
JPH04322129A (en) * 1991-04-23 1992-11-12 Fujitsu Ltd Parallel operation system for power supply unit
JPH06113549A (en) * 1992-09-29 1994-04-22 Mitsubishi Electric Corp Parallel operation circuit for switching element and semiconductor module
JPH07194118A (en) * 1993-12-27 1995-07-28 Hitachi Ltd Power supply system
JPH0993929A (en) * 1995-09-20 1997-04-04 Hitachi Ltd Parallel redundant power supply system
JPH09288518A (en) * 1996-04-22 1997-11-04 Cosel Usa Inc Parallel current balanced type redundant operating circuit
JPH1169814A (en) * 1997-08-14 1999-03-09 Toshiba Corp Power supply units and control circuit for parallel operations thereof
JPH11155282A (en) * 1997-11-25 1999-06-08 Advantest Corp Dc power supply device
JP2003153539A (en) * 2001-11-12 2003-05-23 Cosel Co Ltd Current balance circuit
JP2003157117A (en) * 2001-11-20 2003-05-30 Cosel Co Ltd Output adjusting method for plurality of power supplies
JP2004166437A (en) * 2002-11-15 2004-06-10 Cosel Co Ltd Current balance control circuit for power supply device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104432A (en) * 1985-10-28 1987-05-14 オリジン電気株式会社 Booster source
JPH01143288A (en) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp Manufacture of thick film circuit
JPH04322129A (en) * 1991-04-23 1992-11-12 Fujitsu Ltd Parallel operation system for power supply unit
JPH06113549A (en) * 1992-09-29 1994-04-22 Mitsubishi Electric Corp Parallel operation circuit for switching element and semiconductor module
JPH07194118A (en) * 1993-12-27 1995-07-28 Hitachi Ltd Power supply system
JPH0993929A (en) * 1995-09-20 1997-04-04 Hitachi Ltd Parallel redundant power supply system
JPH09288518A (en) * 1996-04-22 1997-11-04 Cosel Usa Inc Parallel current balanced type redundant operating circuit
JPH1169814A (en) * 1997-08-14 1999-03-09 Toshiba Corp Power supply units and control circuit for parallel operations thereof
JPH11155282A (en) * 1997-11-25 1999-06-08 Advantest Corp Dc power supply device
JP2003153539A (en) * 2001-11-12 2003-05-23 Cosel Co Ltd Current balance circuit
JP2003157117A (en) * 2001-11-20 2003-05-30 Cosel Co Ltd Output adjusting method for plurality of power supplies
JP2004166437A (en) * 2002-11-15 2004-06-10 Cosel Co Ltd Current balance control circuit for power supply device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009142028A (en) * 2007-12-05 2009-06-25 Tdk-Lambda Corp Parallel power supply system
US9048686B2 (en) 2009-09-30 2015-06-02 Fuji Electric Co., Ltd. Power supply system, controller therefor, and method of manufacture of controller
JP2016028336A (en) * 2011-06-24 2016-02-25 インテル・コーポレーション Power management for electronic device
JP2015523046A (en) * 2012-07-04 2015-08-06 インスティトゥート・ナスィオナル・ポリテクニク・ド・トゥールーズＩｎｓｔｉｔｕｔ Ｎａｔｉｏｎａｌ Ｐｏｌｙｔｅｃｈｎｉｑｕｅ Ｄｅ Ｔｏｕｌｏｕｓｅ Control modular static converter with parallel or serial architecture and distributed module control
JP2014099995A (en) * 2012-11-14 2014-05-29 Cosel Co Ltd Switching power supply device and power supply system using the same
JP2015126662A (en) * 2013-12-27 2015-07-06 京セラドキュメントソリューションズ株式会社 Power supply device and image forming apparatus
JP2015198481A (en) * 2014-03-31 2015-11-09 株式会社デンソー power conversion system
JP2020071955A (en) * 2018-10-30 2020-05-07 浜松ホトニクス株式会社 CEM assembly and electron multiplication device
JP7176927B2 (en) 2018-10-30 2022-11-22 浜松ホトニクス株式会社 CEM assembly and electron multiplication device
WO2024009734A1 (en) * 2022-07-06 2024-01-11 ローム株式会社 Linear power source device and power source system

Also Published As

Publication number Publication date
JP4773186B2 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
JP4773186B2 (en) Parallel operation power supply system
JP4688227B2 (en) Power supply paralleling compensated droop method (C-droop method)
US6014322A (en) Power supply unit, parallel operation control circuit applied thereto, and parallel operation control method
TWI451224B (en) Dynamic voltage adjustment device and power transmission system using the same
KR20060127070A (en) Overcurrent detecting circuit and regulator having the same
WO2019102587A1 (en) Parallel power supply device
US20120098514A1 (en) Current mode switching regulator and control circuit and control method thereof
TWI573006B (en) Power supplier, power supply system, and voltage adjustment method
JP2008509649A (en) Power converter, integrated circuit including power converter, device including power converter, and power conversion method
CN112925372B (en) Distributed control of voltage regulators
JP2014057404A (en) Overcurrent detection circuit and current limit circuit
US10191502B2 (en) Power supply device
US20200412348A1 (en) Cable voltage drop compensation
TWI777077B (en) Network power supply current sharing system and method
US10715040B1 (en) Voltage compensation circuit and voltage compensation method
JP2000032755A (en) Power supply apparatus
RU2675626C1 (en) Control device of direct voltage to dc inverter
JPH10322931A (en) Input power control type charging system
JPH01278265A (en) Control circuit for positive/negative output switching power source
JP2004166437A (en) Current balance control circuit for power supply device
JPH0625942B2 (en) DC power supply
JP3608315B2 (en) DC converter device
JP4360726B2 (en) Parallel power supply
JP2593790Y2 (en) Voltage supply circuit to supply in parallel
JP6635513B2 (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4773186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250