JP5012407B2 - Common mode current suppression filter using EBG material - Google Patents

Common mode current suppression filter using EBG material Download PDF

Info

Publication number
JP5012407B2
JP5012407B2 JP2007274321A JP2007274321A JP5012407B2 JP 5012407 B2 JP5012407 B2 JP 5012407B2 JP 2007274321 A JP2007274321 A JP 2007274321A JP 2007274321 A JP2007274321 A JP 2007274321A JP 5012407 B2 JP5012407 B2 JP 5012407B2
Authority
JP
Japan
Prior art keywords
conductor
circuit board
printed circuit
layer
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007274321A
Other languages
Japanese (ja)
Other versions
JP2009105575A (en
Inventor
徳昭 安道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007274321A priority Critical patent/JP5012407B2/en
Publication of JP2009105575A publication Critical patent/JP2009105575A/en
Application granted granted Critical
Publication of JP5012407B2 publication Critical patent/JP5012407B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Aerials With Secondary Devices (AREA)

Description

本発明は、コモンモード電流抑制フィルタに関し、さらに言えば、プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播するのを、電磁バンドギャップ(Electromagnetic Band Gap、以下、「EBG」という。)材料を用いて抑制するコモンモード電流抑制フィルタに関する。   The present invention relates to a common mode current suppression filter, and more specifically, a high-frequency noise current generated inside a printed circuit board is applied to a cable connected to the connector via a connector installed on the printed circuit board. The present invention relates to a common mode current suppression filter that suppresses propagation using an electromagnetic band gap (hereinafter referred to as “EBG”) material.

近年、技術の発展に伴ってEBG材料が開発され、例えば、高周波回路から放射される不要な電磁波に起因する回路間の電磁干渉を防ぐ手段として用いることが提案されている。ここで、「EBG材料」とは、広義には、誘電体または導体が2次元的あるいは3次元的に周期的に配置された構造を持ち、特定周波数帯の電磁波の2次元方向あるいは3次元方向の伝播を抑制し、あるいは大きく減衰させる機能を持つ材料または構造をいう。   In recent years, EBG materials have been developed with the development of technology, and for example, proposed to be used as a means for preventing electromagnetic interference between circuits caused by unnecessary electromagnetic waves radiated from a high-frequency circuit. Here, “EBG material” has a structure in which dielectrics or conductors are periodically arranged two-dimensionally or three-dimensionally in a broad sense, and the two-dimensional direction or three-dimensional direction of electromagnetic waves in a specific frequency band. A material or structure having a function of suppressing or greatly attenuating the propagation of.

EBG材料の利用の一形態として、高インピーダンス面(High-Impedance Surface、以下、「HIS」という)が特許文献1(米国特許第6,262,495B1号)、特許文献2(米国特許第6,483,481B1号)等に開示されている。   As one form of use of the EBG material, a high-impedance surface (hereinafter referred to as “HIS”) is disclosed in Patent Document 1 (US Pat. No. 6,262,495B1) and Patent Document 2 (US Pat. No. 6, 483, 481B1) and the like.

図17〜図19は従来のHISの構造を示しており、図17は特許文献1のFIG.2aに記載されている従来のHISの断面図を、図18は特許文献1のFIG.2bに開示されている従来のHISの上面図を、図19は特許文献2のFIG.3aに記載されている従来のHISの上面図をそれぞれ示す。   17 to 19 show the structure of a conventional HIS, and FIG. FIG. 18 is a cross-sectional view of a conventional HIS described in FIG. FIG. 19 is a top view of a conventional HIS disclosed in FIG. The top view of the conventional HIS described in 3a is shown respectively.

図17に示した従来のHIS1は次のような構造を持つ。すなわち、HIS1は、画鋲状の形状を持つ導体要素4を複数個、グランドプレーン5の上方に周期的に配置して構成されている。導体要素4の各々は、導体小片2と、その導体小片2に上端が接続された導体柱3とにより構成されている。導体要素4の各々は、その下端(すなわち導体柱3の他端)においてグランドプレーン5に対して電気的に接続されている。各導体小片2は、誘電体板6の上面に配置されている。グランドプレーン5は、誘電体板6の下面に配置されている。各導体柱3は、誘電体板6をその厚さ方向に貫通してグランドプレーン5に達している。導体小片2の平面形状としては、例えば、図18に示す正六角形や、図19に示す正方形等がある。   The conventional HIS 1 shown in FIG. 17 has the following structure. That is, the HIS 1 is configured by periodically arranging a plurality of conductor elements 4 having a thumbtack-like shape above the ground plane 5. Each of the conductor elements 4 includes a conductor piece 2 and a conductor column 3 having an upper end connected to the conductor piece 2. Each of the conductor elements 4 is electrically connected to the ground plane 5 at the lower end (that is, the other end of the conductor pillar 3). Each conductor piece 2 is disposed on the upper surface of the dielectric plate 6. The ground plane 5 is disposed on the lower surface of the dielectric plate 6. Each conductor pillar 3 passes through the dielectric plate 6 in the thickness direction and reaches the ground plane 5. Examples of the planar shape of the conductor piece 2 include a regular hexagon shown in FIG. 18 and a square shown in FIG.

図17に示した従来のHIS1は、図20に示すように、隣接する二つの画鋲状の導体要素4間に生成される直列容量Cと、各導体要素4とグランドプレーン5から生成される並列インダクタンスLとが、2次元的に分布した分布定数回路と考えることができる。HIS1では、インダクタンスLと容量Cからなる共振回路の共振周波数付近において、インピーダンスが高くなって表面電流の伝播が抑制されること、また、表面電流の伝播が抑制される帯域幅(バンドギャップ帯域幅)は容量Cの逆数に比例することが、特許文献1等に開示されている。   As shown in FIG. 20, the conventional HIS 1 shown in FIG. 17 has a series capacitance C generated between two adjacent thumbtack-like conductor elements 4 and a parallel generated from each conductor element 4 and the ground plane 5. The inductance L can be considered as a distributed constant circuit distributed two-dimensionally. In the HIS1, in the vicinity of the resonance frequency of the resonance circuit composed of the inductance L and the capacitance C, the impedance is increased to suppress the propagation of the surface current, and the bandwidth (bandgap bandwidth) in which the propagation of the surface current is suppressed. ) Is proportional to the reciprocal of the capacity C is disclosed in Patent Document 1 and the like.

HIS1によりフィルタを構成する場合、直列容量Cと並列インダクタンスLの積の値を保持しながら各導体小片2の大きさを小さく設定することにより、HIS1の占有面積を小さくすることが可能である。また、HIS1の並列インダクタンスLを大きく設定することにより、当該フィルタのバンドギャップ帯域幅を広くすることが可能である。   When the filter is configured by the HIS 1, the area occupied by the HIS 1 can be reduced by setting the size of each conductor piece 2 small while maintaining the product value of the series capacitance C and the parallel inductance L. Also, by setting the parallel inductance L of the HIS 1 large, it is possible to widen the band gap bandwidth of the filter.

HIS1の並列インダクタンスLを大きくする方法は、すでに公開されている。例えば、特許文献3(米国特許第6,933,895B2号)のFIG.13や特許文献4(特開2006−253929号公報)の図1に開示された方法では、図21に示したHIS1aのように、導体小片2とグランドプレーン5の間に2層構造の誘電体板、すなわち第1誘電体板16および第2誘電体板26が配置され、上位の第1誘電体板16上に複数の導体小片2が周期的に配置され、下位の第2誘電体板26上に複数のインダクタンス要素8が周期的に配置される。したがって、インダクタンス要素8は、第1誘電体板16と第2誘電体板26の間に位置することになる。なお、グランドプレーン5は、第2誘電体板26の下面に形成される。   A method for increasing the parallel inductance L of the HIS 1 has already been disclosed. For example, FIG. 3 of Patent Document 3 (US Pat. No. 6,933,895 B2). 13 and Patent Document 4 (Japanese Patent Laid-Open No. 2006-253929), a dielectric having a two-layer structure between the conductor piece 2 and the ground plane 5 as in the HIS 1a shown in FIG. A plate, that is, a first dielectric plate 16 and a second dielectric plate 26 are arranged, and a plurality of conductor pieces 2 are periodically arranged on the upper first dielectric plate 16, and the lower second dielectric plate 26. A plurality of inductance elements 8 are periodically arranged on the top. Therefore, the inductance element 8 is located between the first dielectric plate 16 and the second dielectric plate 26. The ground plane 5 is formed on the lower surface of the second dielectric plate 26.

複数の導体小片2と複数のインダクタンス要素8とは、第1誘電体板16を貫通する複数の第1導体柱7によって一対一で電気的に相互接続される。複数のインダクタンス要素8とグランドプレーン5とは、第2誘電体板26を貫通する複数の第2導体柱17によって電気的に接続される。   The plurality of conductor pieces 2 and the plurality of inductance elements 8 are electrically connected to each other in a one-to-one manner by a plurality of first conductor columns 7 penetrating the first dielectric plate 16. The plurality of inductance elements 8 and the ground plane 5 are electrically connected by a plurality of second conductor columns 17 that penetrate the second dielectric plate 26.

図21に示した従来のHIS1aの等価回路図を図22に示す。従来のHIS1aでは、このように複数の導体小片2とグランドプレーン5の間に複数のインダクタンス要素8を挿入・配置することにより、図17に示した従来のHIS1に比べて並列インダクタンスLを大きくすることができる。   FIG. 22 shows an equivalent circuit diagram of the conventional HIS 1a shown in FIG. In the conventional HIS 1a, the parallel inductance L is increased as compared with the conventional HIS 1 shown in FIG. 17 by inserting and arranging the plurality of inductance elements 8 between the plurality of conductor pieces 2 and the ground plane 5 in this way. be able to.

従来のHIS1aで使用されたインダクタンス要素8としては、例えば、図23に示したスパイラルコイル18や、図24に示したミアンダコイル28が使用できる。しかし、これら以外であってもよく、例えば、弾性表面波共振器やバルク弾性波共振器等もインダクタンス要素8として使用可能である。   As the inductance element 8 used in the conventional HIS 1a, for example, the spiral coil 18 shown in FIG. 23 or the meander coil 28 shown in FIG. 24 can be used. However, other than these, for example, a surface acoustic wave resonator, a bulk acoustic wave resonator, or the like can be used as the inductance element 8.

上記EBG材料を電磁干渉問題の対策として適用した例は、例えば、特許文献3や特許文献5に開示されている。   Examples in which the EBG material is applied as a countermeasure for the electromagnetic interference problem are disclosed in, for example, Patent Document 3 and Patent Document 5.

特許文献3に開示された技術では、表面電流を介した2つのアンテナ間の干渉を防ぐために、グランドプレーンにEBG材料が用いられている。   In the technique disclosed in Patent Document 3, an EBG material is used for a ground plane in order to prevent interference between two antennas via a surface current.

特許文献5に開示された技術では、筐体の内壁の一部にEBG材料を用いている。そもそも、筐体内部の高周波回路に様々な機能が集積化された場合、筐体内に不要な電磁放射が発生して各々の機能間の信号が互いに電磁干渉し、高周波回路全体の特性に悪影響を及ぼすという問題がある。EBG材料を高周波回路に対向する側の筐体内壁に用いることにより、筐体内の不要な電磁放射を防ぐことができるので、筐体の内壁を高周波回路に近接させても高周波回路の特性が変化せず、筐体の小形化が可能となる。   In the technique disclosed in Patent Document 5, an EBG material is used for a part of the inner wall of the casing. In the first place, when various functions are integrated in the high-frequency circuit inside the housing, unnecessary electromagnetic radiation is generated in the housing, and signals between each function interfere with each other, adversely affecting the characteristics of the entire high-frequency circuit. There is a problem of affecting. By using EBG material for the inner wall of the housing on the side facing the high-frequency circuit, unnecessary electromagnetic radiation in the housing can be prevented, so the characteristics of the high-frequency circuit change even when the inner wall of the housing is close to the high-frequency circuit. Without downsizing, the housing can be downsized.

近年問題となっている電磁干渉の原因のひとつとして、プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播することにより発生する、ケーブルからの不要な電磁放射が挙げられる。従来、このようなケーブルに対するコモンモード・ノイズ対策としては、例えば、ケーブルが接続されたプリント回路基板をシールドボックスで覆う、もしくは、ケーブルの一端にシールド用金属カバー付きコネクタを装着する等のシールド技術が採用されている。
米国特許第6,262,495B1号(FIG.1、2a、2b) 米国特許第6,483,481B1号(FIG.2a、3a) 米国特許第6,933,895B2号(FIG.13) 特開2006−253929号公報(図1) 特開2004-22587号公報(図1)
One of the causes of electromagnetic interference, which has become a problem in recent years, is that high-frequency noise current generated inside the printed circuit board propagates to the cable connected to the connector via the connector installed on the printed circuit board. And unnecessary electromagnetic radiation generated from the cable. Conventionally, as a countermeasure against common mode noise for such a cable, for example, a shield technology such as covering a printed circuit board to which the cable is connected with a shield box, or mounting a connector with a metal cover for shielding at one end of the cable, etc. Is adopted.
US Pat. No. 6,262,495B1 (FIG. 1, 2a, 2b) US Pat. No. 6,483,481B1 (FIG. 2a, 3a) US Pat. No. 6,933,895 B2 (FIG. 13) JP 2006-253929 A (FIG. 1) JP 2004-22587 A (FIG. 1)

上述した、プリント回路基板におけるケーブルからの不要な電磁放射を抑制する手法として用いられている上記従来のシールド技術には、製造コストが高いという問題がある。また、このような電磁放射シールドは、高周波ノイズの発生源であるプリント回路基板内で実行するのが望ましい。そこで、プリント回路基板内で実現可能な電磁放射シールド法について検討すると、プリント回路基板上に設けられたコネクタの周辺部に図17に示した従来のHIS1を配置すれば、所望の電磁放射シールド機能を持つコモンモード電流抑制フィルタを実現できそうである。   The above-described conventional shielding technique used as a method for suppressing unnecessary electromagnetic radiation from the cable on the printed circuit board has a problem that the manufacturing cost is high. Such an electromagnetic radiation shield is preferably executed in a printed circuit board which is a source of high frequency noise. Therefore, when an electromagnetic radiation shielding method that can be realized in a printed circuit board is studied, a desired electromagnetic radiation shielding function can be obtained by arranging the conventional HIS 1 shown in FIG. 17 around the connector provided on the printed circuit board. It seems to be possible to realize a common mode current suppression filter having

例えば、2層以上の導体層を有するプリント回路基板において、ある導体層に複数の導体小片2を2次元的に周期的に配置すると共に、誘電体板6によって当該導体層とは分離されている別の導体層をグランドプレーン5として使用し、さらに、各導体小片2とグランドプレーン5の間を電気的に相互接続する複数の導体柱3を、内周面が導電膜で覆われた貫通ビア(貫通ビアホール)を用いて形成すれば、所望のコモンモード電流抑制フィルタを実現できる可能性がある。   For example, in a printed circuit board having two or more conductor layers, a plurality of conductor pieces 2 are periodically arranged in a two-dimensional manner on a certain conductor layer and separated from the conductor layer by a dielectric plate 6. Another conductor layer is used as the ground plane 5, and a plurality of conductor pillars 3 that are electrically interconnected between each conductor piece 2 and the ground plane 5 are formed as through vias whose inner peripheral surfaces are covered with a conductive film. If it is formed using (through via hole), there is a possibility that a desired common mode current suppression filter can be realized.

この場合、従来のHIS1における直列容量Cと並列インダクタンスLの積の値を保ちつつ、各導体小片2を小さく形成すれば、コモンモード電流抑制フィルタとして機能するHIS1の占有面積を小さくすることできる。   In this case, the area occupied by the HIS 1 functioning as a common mode current suppression filter can be reduced by forming each conductor piece 2 small while maintaining the product of the series capacitance C and the parallel inductance L in the conventional HIS 1.

また、従来のHIS1の並列インダクタンスLを増大させることにより、コモンモード電流抑制フィルタのバンドギャップ帯域幅を広くすることも可能である。しかしながら、HIS1を用いて所望のバンドギャップ帯域幅を持つ広帯域コモンモード電流抑制フィルタを実現しようとすると、並列インダクタンスLを大きくするためにHIS1の導体柱3を長くする必要があるため、並列インダクタンスLの増大に伴ってHIS1の厚さが増加してしまい、フィルタの小型化という要請に反する。   In addition, the band gap bandwidth of the common mode current suppression filter can be increased by increasing the parallel inductance L of the conventional HIS1. However, when trying to realize a wideband common mode current suppression filter having a desired bandgap bandwidth using HIS1, it is necessary to lengthen the conductor column 3 of HIS1 in order to increase the parallel inductance L. The thickness of the HIS 1 increases with the increase in the size, which is against the request for downsizing the filter.

よって、HIS1を用いて小型で広帯域のコモンモード電流抑制フィルタを実現するには、各導体小片2の面積と、各導体小片2からグランドプレーン5までの距離の双方を保持しながら、並列インダクタンスLを増大させる必要がある。   Therefore, in order to realize a small and wideband common mode current suppression filter using the HIS 1, the parallel inductance L is maintained while maintaining both the area of each conductor piece 2 and the distance from each conductor piece 2 to the ground plane 5. Need to be increased.

ここで、並列インダクタンスLを増大させる方法として、図21に示した従来のHIS1aの構造を採用することは可能である。しかし、その場合には、各インダクタンス要素8とそれに対応する第1導体柱7との接続点15と、当該インダクタンス要素8とそれに対応する第2導体柱17との接続点25とを、電気的に分離させる必要がある。その理由は、貫通ビアを用いて第1導体柱7と第2導体柱17とを一体的に形成すると、接続点15と接続点25とが電気的に短絡してしまい、インダクタンス要素8による並列インダクタンスLの増加がもたらされないからである。よって、第1導体柱7と第2導体柱17を貫通ビアを利用して形成することはできないことになる。   Here, as a method of increasing the parallel inductance L, it is possible to adopt the structure of the conventional HIS 1a shown in FIG. However, in that case, a connection point 15 between each inductance element 8 and the corresponding first conductor column 7 and a connection point 25 between the inductance element 8 and the corresponding second conductor column 17 are electrically connected. Need to be separated. The reason is that if the first conductor column 7 and the second conductor column 17 are integrally formed using the through via, the connection point 15 and the connection point 25 are electrically short-circuited, and the parallel connection by the inductance element 8 is performed. This is because the inductance L is not increased. Therefore, the first conductor pillar 7 and the second conductor pillar 17 cannot be formed using the through via.

電気的に分離した状態の第1導体柱7と第2導体柱17が得られるプリント回路基板の製造方法としては、公知のビルドアップ・プロセスが使用可能である。しかし、ビルドアップ・プロセスを使用すると、プリント回路基板それ自体の製造コストが上昇するという問題が生じる。   A known build-up process can be used as a method of manufacturing a printed circuit board from which the first conductor pillar 7 and the second conductor pillar 17 in an electrically separated state can be obtained. However, the use of a build-up process raises the problem of increasing the manufacturing cost of the printed circuit board itself.

このように、並列インダクタンスLを増大してバンドギャップ帯域幅の拡大するために、図21に示した従来のHIS1aの構造を採用することは好ましくない。他の方法で並列インダクタンスLを増大する必要がある。   Thus, in order to increase the parallel inductance L and increase the band gap bandwidth, it is not preferable to adopt the structure of the conventional HIS 1a shown in FIG. The parallel inductance L needs to be increased by other methods.

本発明は、このような点を考慮してなされたものであって、その目的とするところは、プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播することにより、当該ケーブルから放出される不要な電磁放射を抑制することができると共に、前記ケーブルから前記プリント回路基板への高周波ノイズ電流の伝播をも抑制することができ、しかも実用上問題のない大きさに小形化が可能な、EBG材料を用いたコモンモード電流抑制フィルタを提供することにある。   The present invention has been made in consideration of the above points, and the object of the present invention is that a high frequency noise current generated inside the printed circuit board is connected to a connector installed on the printed circuit board. Propagating to a cable connected to the connector via the connector can suppress unnecessary electromagnetic radiation emitted from the cable, and can also propagate high-frequency noise current from the cable to the printed circuit board. An object of the present invention is to provide a common mode current suppression filter using an EBG material that can be suppressed and can be reduced in size to have no practical problem.

本発明の他の目的は、広帯域にわたって上述した電磁放射抑制機能を得ることができる、EBG材料を用いたコモンモード電流抑制フィルタを提供することにある。   Another object of the present invention is to provide a common mode current suppression filter using an EBG material that can obtain the above-described electromagnetic radiation suppression function over a wide band.

本発明のさらに他の目的は、安価な多層プリント回路基板を使用して実装することができる、EBG材料を用いたコモンモード電流抑制フィルタを提供することにある。   Still another object of the present invention is to provide a common mode current suppression filter using an EBG material that can be mounted using an inexpensive multilayer printed circuit board.

ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。   Other objects of the present invention which are not specified here will become apparent from the following description and the accompanying drawings.

(1) 本発明のコモンモード電流抑制フィルタは、
表面にコネクタを有するプリント回路基板上に設けられるコモンモード電流抑制フィルタであって、
前記プリント回路基板の表面の前記コネクタの周辺部に形成された、所定の周波数帯で電磁波の伝播を阻止するバンドギャップを持つ電磁バンドギャップ材料(EBG材料)よりなる高インピーダンス面(HIS)を備えており、
前記高インピーダンス面(HIS)は、
前記プリント回路基板の第1導体層に周期的に配置された複数の第1導体小片と、
前記プリント回路基板の第2導体層に形成されたグランドプレーンと、
前記第1導体小片の各々と前記グランドプレーンとを電気的に接続する複数の第1ヒダ付き導体柱とを備えており、
前記第1ヒダ付き導体柱の各々は、前記プリント回路基板の前記第1導体層と前記第2導体層との間に延在する第1柱状導体(例えば導電膜付きの貫通ビア)と、その第1柱状導体に装着された第1ヒダ導体(例えば内層ヒダ導体小片)とを有しており、
前記第1ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの2倍以上とされていることを特徴とするものである。
(1) The common mode current suppression filter of the present invention includes:
A common mode current suppression filter provided on a printed circuit board having a connector on its surface,
A high-impedance surface (HIS) made of an electromagnetic bandgap material (EBG material) having a bandgap that prevents propagation of electromagnetic waves in a predetermined frequency band is formed in the periphery of the connector on the surface of the printed circuit board. And
The high impedance surface (HIS)
A plurality of first conductor pieces periodically disposed on a first conductor layer of the printed circuit board;
A ground plane formed in the second conductor layer of the printed circuit board;
A plurality of first pillars with conductors for electrically connecting each of the first conductor pieces and the ground plane;
Each of the first pleated conductor columns includes a first columnar conductor (for example, a through via with a conductive film) extending between the first conductor layer and the second conductor layer of the printed circuit board; A first fold conductor (for example, an inner layer fold conductor piece) attached to the first columnar conductor;
The thickness of the first pleated conductor is at least twice the skin depth in a desired bandgap frequency band.

本発明のコモンモード電流抑制フィルタでは、上述したように、前記プリント回路基板の表面の前記コネクタの周辺部に、電磁バンドギャップ材料(EBG材料)よりなる高インピーダンス面(HIS)が配置されているので、前記プリント回路基板の内部で発生して前記グランドプレーンを流れる高周波ノイズ電流の前記コネクタへの伝播が抑制される。このため、前記高周波ノイズ電流が前記コネクタを経由して当該コネクタに接続されたケーブルに伝播することによって、当該ケーブルから放出される不要な電磁放射を抑制することができる。   In the common mode current suppression filter of the present invention, as described above, a high impedance surface (HIS) made of an electromagnetic bandgap material (EBG material) is disposed around the connector on the surface of the printed circuit board. Thus, propagation of high-frequency noise current that occurs inside the printed circuit board and flows through the ground plane to the connector is suppressed. For this reason, unnecessary electromagnetic radiation emitted from the cable can be suppressed by propagating the high-frequency noise current to the cable connected to the connector via the connector.

また、それと同時に、外部の不要な電磁波により前記ケーブルに伝達された高周波ノイズ電流の前記コネクタから前記グランドプレーンへの伝播が抑制されるため、前記ケーブルから前記プリント回路基板への高周波ノイズ電流の伝播をも抑制することができる。   At the same time, since the propagation of the high-frequency noise current transmitted to the cable by unnecessary external electromagnetic waves from the connector to the ground plane is suppressed, the propagation of the high-frequency noise current from the cable to the printed circuit board is suppressed. Can also be suppressed.

よって、前記プリント回路基板の内部回路の動作特性が、前記グランドプレーンを流れる高周波ノイズ電流の影響を受けるのを防止することが可能である。   Therefore, it is possible to prevent the operating characteristics of the internal circuit of the printed circuit board from being affected by the high frequency noise current flowing through the ground plane.

さらに、前記高インピーダンス面は、前記プリント回路基板の第1導体層に周期的に配置された複数の第1導体小片と、前記プリント回路基板の第2導体層に形成されたグランドプレーンと、前記第1導体小片の各々と前記グランドプレーンとを電気的に接続する複数の第1ヒダ付き導体柱とを備えている。そして、前記第1ヒダ付き導体柱の各々は、前記プリント回路基板の第1導体層と第2導体層との間に延在する第1柱状導体と、その第1柱状導体に装着された第1内層ヒダ導体小片とを有しており、前記第1内層ヒダ導体小片の厚さは、所望のバンドギャップ周波数帯における表皮深さの2倍以上とされている。このため、前記プリント回路基板の第2導体層に形成された前記グランドプレーンを流れる高周波ノイズ電流は、前記第1内層ヒダ導体小片の各々の表面を迂回して、前記プリント回路基板の第1導体層にある前記第1導体小片まで流れる。したがって、前記高周波ノイズ電流によってその電流経路内に発生する磁束は、前記第1内層ヒダ導体小片がない従来の高インピーダンス面の場合に比べて増大する。一般に、高インピーダンス面の並列インダクタンスはその内部に発生する磁束に比例するから、これは並列インダクタンスが増大することを意味している。   Furthermore, the high impedance surface includes a plurality of first conductor pieces periodically disposed on the first conductor layer of the printed circuit board, a ground plane formed on the second conductor layer of the printed circuit board, A plurality of first pleated conductor columns that electrically connect each of the first conductor pieces and the ground plane are provided. Each of the first pleated conductor columns includes a first columnar conductor extending between the first conductor layer and the second conductor layer of the printed circuit board, and a first columnar conductor mounted on the first columnar conductor. The first inner layer conductor conductor piece has a thickness that is at least twice the skin depth in the desired band gap frequency band. For this reason, the high-frequency noise current flowing through the ground plane formed on the second conductor layer of the printed circuit board bypasses the surface of each of the first inner layer fold conductor pieces, and the first conductor of the printed circuit board. It flows to the first conductor piece in the layer. Therefore, the magnetic flux generated in the current path by the high-frequency noise current is increased as compared with the conventional high impedance surface without the first inner layer conductor conductor piece. In general, since the parallel inductance of the high impedance surface is proportional to the magnetic flux generated therein, this means that the parallel inductance increases.

本発明のコモンモード電流抑制フィルタでは、以上のような理由により、前記プリント回路基板の貫通ビア(前記ヒダ付き導体柱)を長くすることなく並列インダクタンスを増やすことができるので、それだけ前記プリント回路基板を薄くすることが可能である。また、並列インダクタンスの増大に応じて前記第1導体小片を小型化すれば、前記第1導体小片が前記プリント回路基板の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。   In the common mode current suppression filter of the present invention, the parallel inductance can be increased without increasing the length of the through via (the pleated conductor pillar) of the printed circuit board for the above reasons. Can be made thinner. Further, if the first conductor piece is reduced in size in accordance with the increase in parallel inductance, the area occupied by the first conductor piece on the surface of the printed circuit board is reduced. Therefore, it is easy to downsize the common mode current suppression filter to a size that does not cause a problem in practice.

バンドギャップ帯域幅を狭めてもよい場合は、並列インダクタンスと同時に直列容量を増やすことにより、前記第1導体小片のサイズをさらに小型化できるので、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけ前記バンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。   If the band gap bandwidth may be narrowed, the size of the first conductor piece can be further reduced by increasing the series capacitance simultaneously with the parallel inductance, so that the common mode current suppression filter can be further reduced in size. Is possible. On the other hand, if the series capacitance is decreased in accordance with the increase of the parallel inductance, the band gap bandwidth can be increased accordingly, so that the electromagnetic radiation suppressing function described above can be obtained over a wide band.

さらに、前記第1ヒダ付導体柱は、前記プリント回路基板の貫通ビアと前記第1内層ヒダ導体小片を用いて形成することができるため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。   Furthermore, since the first pleated conductor post can be formed using the through via of the printed circuit board and the first inner layer crease conductor piece, it is not necessary to use an expensive build-up process. Therefore, it is possible to mount the common mode current suppression filter using an inexpensive multilayer printed circuit board.

(2) 本発明のコモンモード電流抑制フィルタの好ましい例では、前記第1導体小片が前記プリント回路基板の表面もしくは内層に配置され、前記グランドプレーンが前記プリント回路基板の裏面もしくは前記第1導体小片とは異なる内層に配置され、前記第1柱状導体が前記プリント回路基板の裏面からその表面まで延在する貫通ビアを用いて形成される。   (2) In a preferred example of the common mode current suppression filter of the present invention, the first conductor piece is disposed on the front surface or inner layer of the printed circuit board, and the ground plane is the back surface of the printed circuit board or the first conductor piece. The first columnar conductor is formed using a through via extending from the back surface of the printed circuit board to the surface thereof.

(3) 本発明のコモンモード電流抑制フィルタの他の好ましい例では、前記プリント回路基板の前記第1導体層と前記第2導体層の間にある前記プリント回路基板の第3導体層に、複数の第2導体小片が周期的に配置され、
前記第2導体小片の各々と前記グランドプレーンとは、複数の第2ヒダ付き導体柱によって電気的に相互接続され、
前記第2ヒダ付き導体柱の各々は、前記プリント回路基板の前記第3導体層と前記第2導体層との間に延在する第2柱状導体(例えば導電膜付きの貫通ビア)と、その第2柱状導体に装着された第2ヒダ導体(例えば内層ヒダ導体小片)とを有し、
前記第2ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの2倍以上とされ、
上面から見たときに前記第1層導体小片と前記第2層導体小片は部分的に重なるように配置される。
(3) In another preferred example of the common mode current suppression filter of the present invention, a plurality of third conductor layers of the printed circuit board between the first conductor layer and the second conductor layer of the printed circuit board are provided. The second conductor pieces are periodically arranged,
Each of the second conductor pieces and the ground plane are electrically interconnected by a plurality of second pleated conductor posts,
Each of the second pleated conductor pillars includes a second pillar conductor (for example, a through via with a conductive film) extending between the third conductor layer and the second conductor layer of the printed circuit board, A second fold conductor (for example, an inner layer fold conductor piece) attached to the second columnar conductor;
The thickness of the second pleat conductor is at least twice the skin depth in a desired band gap frequency band,
The first layer conductor pieces and the second layer conductor pieces are arranged so as to partially overlap when viewed from above.

(4) 本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記第1ヒダ付き導体柱の前記第1ヒダ導体が、対応する前記第1柱状導体(例えば貫通ビア)を中心とする且つ所定の半径を持つ円を包含するような平面形状を有すると共に、隣接する他の前記第1ヒダ導体とは重ならないように配置される。   (4) In still another preferred example of the common mode current suppression filter of the present invention, the first crease conductor of the first crease conductor column is centered on the corresponding first columnar conductor (for example, a through via). Further, it has a planar shape including a circle having a predetermined radius, and is arranged so as not to overlap with the other adjacent first crease conductors.

(5) 本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、互いに隣接する前記第1導体小片が、互いに噛み合った形態で配置される。   (5) In still another preferred example of the common mode current suppression filter of the present invention, the first conductor pieces adjacent to each other are arranged in mesh with each other.

(6) 本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記第1導体小片と前記第1ヒダ付き導体柱が、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置される。   (6) In still another preferred example of the common mode current suppression filter of the present invention, the first conductor piece and the first pleated conductor column are on a plurality of concentric circles or concentric arcs centered on the connector or in the vicinity thereof. It arrange | positions periodically along the moving radius of these concentric circles or concentric circular arcs.

(7) (6)の例では、好ましくは、前記第2導体小片と前記第2ヒダ付き導体柱も、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置される。   (7) In the example of (6), preferably, the second conductor piece and the second pleated conductor column are also arranged on a plurality of concentric circles or concentric arcs centered on the connector or the vicinity thereof. It arrange | positions periodically along the moving radius of a concentric circular arc.

(8) 本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記第1導体小片の各々は、隣接する他の前記第1導体小片と接する辺の長さが略等しくされる。   (8) In still another preferred example of the common mode current suppression filter of the present invention, each of the first conductor pieces has a substantially equal length of a side in contact with the other adjacent first conductor piece.

(9) 本発明のコモンモード電流抑制フィルタのさらに他の好ましい例では、前記プリント回路基板の誘電体板が、絶縁性の磁性材料を用いて形成される。   (9) In still another preferred example of the common mode current suppression filter of the present invention, the dielectric plate of the printed circuit board is formed using an insulating magnetic material.

本発明のコモンモード電流抑制フィルタによれば、(a)プリント回路基板の内部で発生した高周波ノイズ電流が、当該プリント回路基板上に設置されたコネクタを経由して当該コネクタに接続されたケーブルに伝播することにより、当該ケーブルから放出される不要な電磁放射を抑制することができると共に、前記ケーブルから前記プリント回路基板への高周波ノイズ電流の伝播をも抑制することができ、しかも実用上問題のない大きさに小形化が可能である、(b)広帯域にわたって上述した電磁放射抑制機能を得ることができる、(c)安価な多層プリント回路基板を使用して実装することができる、という効果が得られる。   According to the common mode current suppression filter of the present invention, (a) the high frequency noise current generated inside the printed circuit board is transmitted to the cable connected to the connector via the connector installed on the printed circuit board. Propagation can suppress unwanted electromagnetic radiation emitted from the cable, and can also suppress the propagation of high-frequency noise current from the cable to the printed circuit board. The size can be reduced to a small size, (b) the above-described electromagnetic radiation suppressing function can be obtained over a wide band, and (c) an inexpensive multilayer printed circuit board can be used for mounting. can get.

以下、本発明の好適な実施の形態について、添付図面を参照しながら詳細に説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.

(第1実施形態)
図1〜図5は、プリント回路基板上に形成された本発明の第1実施形態のコモンモード電流抑制フィルタを示す。このコモンモード電流抑制フィルタは、HIS101を用いて構成したものである。
(First embodiment)
1 to 5 show a common mode current suppression filter according to a first embodiment of the present invention formed on a printed circuit board. This common mode current suppression filter is configured using the HIS101.

図1は、プリント回路基板上に形成(実装)された本発明の第1実施形態のコモンモード電流抑制フィルタ(HIS)を示す上面図、図2はその部分断面図、図3はその部分拡大上面図、図4は当該フィルタに使用された導体要素の斜視図、図5は当該フィルタにおける高周波ノイズ電流の経路を示す部分断面説明図である。   1 is a top view showing a common mode current suppression filter (HIS) according to a first embodiment of the present invention formed (mounted) on a printed circuit board, FIG. 2 is a partial sectional view thereof, and FIG. 3 is a partially enlarged view thereof. FIG. 4 is a top view, FIG. 4 is a perspective view of a conductor element used in the filter, and FIG.

図1〜図5に示した第1実施形態のコモンモード電流抑制フィルタは、プリント回路基板100上に形成されたHIS101から構成されている。このHIS101は、誘電体または導体が2次元的あるいは3次元的に周期的に配置された構造を持つEBG材料の一形態である。HIS(EBG材料)は、特定周波数帯の電磁波の2次元方向あるいは3次元方向の伝播を抑制し、または大きく減衰させる機能を持つ。   The common mode current suppression filter of the first embodiment shown in FIGS. 1 to 5 is configured by a HIS 101 formed on a printed circuit board 100. The HIS 101 is a form of EBG material having a structure in which dielectrics or conductors are periodically arranged two-dimensionally or three-dimensionally. HIS (EBG material) has a function of suppressing or greatly attenuating propagation of electromagnetic waves in a specific frequency band in a two-dimensional direction or a three-dimensional direction.

第1実施形態のコモンモード電流抑制フィルタを構成するHIS101は、プリント回路基板100の表面において、その一つの端部の近傍に設けられたコネクタ108の周囲に、そのコネクタ108の三方向を囲むように形成されている。   The HIS 101 constituting the common mode current suppression filter of the first embodiment surrounds the three directions of the connector 108 around the connector 108 provided in the vicinity of one end portion of the surface of the printed circuit board 100. Is formed.

HIS101は、図1〜図3に示すように、プリント回路基板100上に周期的に配置された複数の導体要素104を備えており、それら導体要素104(つまり後述の第1層導体小片102)のレイアウトは、図1に示すように略U字状の二次元周期的配置である。導体要素104は、コネクタ108に接続されたケーブル109が延在する方向には存在していない。導体要素104(すなわちHIS101)とコネクタ108との間には、所定の間隔が設けられており、したがって導体要素104(HIS101)はコネクタ108から離隔している。各導体要素104(第1層導体小片102)の平面形状は、図3に明瞭に示すように、正方形である。   As shown in FIGS. 1 to 3, the HIS 101 includes a plurality of conductor elements 104 periodically arranged on the printed circuit board 100, and these conductor elements 104 (that is, a first layer conductor piece 102 described later). The layout is a substantially U-shaped two-dimensional periodic arrangement as shown in FIG. The conductor element 104 does not exist in the direction in which the cable 109 connected to the connector 108 extends. A predetermined distance is provided between the conductor element 104 (ie, the HIS 101) and the connector 108, and thus the conductor element 104 (HIS 101) is separated from the connector 108. The planar shape of each conductor element 104 (first layer conductor piece 102) is square as clearly shown in FIG.

HIS101は、図2に示すような断面構造を持っており、プリント回路基板100の導体層と誘電体板を利用して形成されている。   The HIS 101 has a cross-sectional structure as shown in FIG. 2 and is formed using a conductor layer of the printed circuit board 100 and a dielectric plate.

プリント回路基板100は、第1〜第5の導体層と第1〜第4の誘電体板106を交互に配置して構成されている。プリント回路基板100の表面の第1導体層(最上位導体層)には、周期的に配置された複数の第1層導体小片102が形成されており、その裏面の第5導体層(最下位導体層)は、その全体がグランドプレーン5になっている。第1層導体小片102とグランドプレーン5との間に配置された第2〜第4の導体層には、それぞれ導体小片が形成されているが、これら三つの導体小片はそれぞれ内層ヒダ導体小片123を構成しており、「ヒダ導体」に対応する。   The printed circuit board 100 is configured by alternately arranging first to fifth conductor layers and first to fourth dielectric plates 106. The first conductor layer (uppermost conductor layer) on the surface of the printed circuit board 100 is formed with a plurality of first layer conductor pieces 102 arranged periodically, and the fifth conductor layer (lowermost layer) on the back surface thereof. The entire conductor layer is a ground plane 5. The second to fourth conductor layers arranged between the first layer conductor piece 102 and the ground plane 5 are respectively formed with conductor pieces, and these three conductor pieces are respectively inner layer fold conductor pieces 123. This corresponds to the “please conductor”.

プリント回路基板100には、さらに、プリント回路基板100をその厚さ方向に貫通する複数の貫通ビア107が形成されている。各貫通ビア107は、第1〜第5の導体層と第1〜第4の誘電体板106を貫通していて、プリント回路基板100の表面から裏面まで延在している。プリント回路基板100の第1導体層と第5導体層には、それぞれ開口が形成されている。各貫通ビア107の内周面は導電膜で覆われているので、各貫通ビア107は導電膜付き貫通ビアと言うことができる。導電膜付きの各貫通ビア107は、「柱状導体」に対応する。   The printed circuit board 100 is further formed with a plurality of through vias 107 that penetrate the printed circuit board 100 in the thickness direction. Each through via 107 passes through the first to fifth conductor layers and the first to fourth dielectric plates 106, and extends from the front surface to the back surface of the printed circuit board 100. Openings are formed in the first conductor layer and the fifth conductor layer of the printed circuit board 100, respectively. Since the inner peripheral surface of each through via 107 is covered with a conductive film, each through via 107 can be said to be a through via with a conductive film. Each through via 107 with a conductive film corresponds to a “columnar conductor”.

図2および図4に示すように、第2〜第4の導体層に形成された三層の内層ヒダ導体小片123は、対応する貫通ビア107の周囲に鍔状に配置されていると共に、当該貫通ビア107の内周面の導体膜に機械的・電気的に接続されている。こうして接続・一体化された貫通ビア107と三層の内層ヒダ導体小片123は、ヒダ付き導体柱103を構成している。このような構成を持つヒダ付き導体柱103は、プリント回路基板100に貫通ビア107を形成した後、その内周面に導電膜をメッキすることにより、容易に形成することができる。ヒダ付き導体柱103(貫通ビア107)の上端は、対応する第1層導体小片102に機械的・電気的に接続されていて、画鋲状の導体要素104を構成している。ヒダ付き導体柱103(貫通ビア107)の下端は、グランドプレーン5(第5導体層)に機械的・電気的に接続されている。   As shown in FIGS. 2 and 4, the three-layer inner fold conductor pieces 123 formed in the second to fourth conductor layers are arranged in a bowl shape around the corresponding through vias 107, and It is mechanically and electrically connected to the conductor film on the inner peripheral surface of the through via 107. The through via 107 and the three-layer inner pleated conductor piece 123 connected and integrated in this way constitute a pleated conductor column 103. The pleated conductor pillar 103 having such a configuration can be easily formed by forming a through via 107 in the printed circuit board 100 and plating a conductive film on the inner peripheral surface thereof. The upper end of the pleated conductor pillar 103 (through via 107) is mechanically and electrically connected to the corresponding first layer conductor piece 102 to form a thumbtack-like conductor element 104. The lower end of the pleated conductor pillar 103 (through via 107) is mechanically and electrically connected to the ground plane 5 (fifth conductor layer).

本第1実施形態のHIS101では、プリント回路基板100は、最上位にある第1導体層に第1層導体小片102を、第2〜第4の導体層に内層ヒダ導体小片123を、最下位にある第5導体層にグランドプレーン5を設けており、5層の導体層を持つ多層構造を有しているが、本発明はこれに限定されるものではなく、導体層が3層以上の多層プリント回路基板であればプリント回路基板100として使用可能である。   In the HIS 101 of the first embodiment, the printed circuit board 100 includes the first layer conductor piece 102 in the uppermost first conductor layer, the inner layer conductor conductor piece 123 in the second to fourth conductor layers, and the lowermost layer. The ground plane 5 is provided in the fifth conductor layer, and the multi-layer structure has five conductor layers. However, the present invention is not limited to this, and the conductor layer has three or more conductor layers. A multilayer printed circuit board can be used as the printed circuit board 100.

導体要素104の第1層導体小片102および内層ヒダ導体小片123の厚みは、いずれも、所望のバンドギャップ周波数帯における表皮深さの2倍以上に設定している。例えば、プリント回路基板100の導体層として銅板を用いた場合、30MHzにおける表皮深さが約12μmであるため、通常のプリント回路基板の製造プロセスで用いられる銅板の厚さが35μmであれば、少なくとも30MHz以上では銅板の板厚が表皮深さの2倍以上という条件が満たされる。また、銅板として厚さ15μmのものを用いた場合でも、100MHz以上では銅板の板厚が表皮深さの2倍以上という条件が満たされる。   The thicknesses of the first layer conductor piece 102 and the inner layer conductor piece 123 of the conductor element 104 are both set to be twice or more the skin depth in the desired band gap frequency band. For example, when a copper plate is used as the conductor layer of the printed circuit board 100, the skin depth at 30 MHz is about 12 μm. Therefore, if the thickness of the copper plate used in the normal printed circuit board manufacturing process is 35 μm, at least Above 30 MHz, the condition that the thickness of the copper plate is at least twice the skin depth is satisfied. Even when a copper plate having a thickness of 15 μm is used, the condition that the thickness of the copper plate is twice or more the skin depth is satisfied at 100 MHz or higher.

プリント回路基板100上に設けられたコネクタ108が、グランドプレーン5と電気的に接続されていると、コネクタ108にケーブル109を接続した時には、ケーブル109のグランド部はグランドプレーン5に電気的に接続されることになる。ここで、もしHIS101が存在しないとすると、プリント回路基板100の内部で発生した高周波ノイズ電流Iはグランドプレーン5を流れ、コネクタ108を経由してケーブル109へ伝播する。しかし、プリント回路基板100上には、コネクタ108の周辺部において、所望の周波数帯域でバンドギャップが現れるHIS101が設けられているので、グランドプレーン5を流れる高周波ノイズ電流Iのコネクタ108への伝播が抑制される。このため、高周波ノイズ電流Iのケーブル109への伝播も抑制され、その結果、ケーブル109からの不要電磁波の発生を抑制することが可能となる。   When the connector 108 provided on the printed circuit board 100 is electrically connected to the ground plane 5, when the cable 109 is connected to the connector 108, the ground portion of the cable 109 is electrically connected to the ground plane 5. Will be. Here, if the HIS 101 does not exist, the high frequency noise current I generated inside the printed circuit board 100 flows through the ground plane 5 and propagates to the cable 109 via the connector 108. However, since the HIS 101 in which a band gap appears in a desired frequency band is provided on the printed circuit board 100 in the periphery of the connector 108, the high-frequency noise current I flowing through the ground plane 5 is propagated to the connector 108. It is suppressed. For this reason, propagation of the high frequency noise current I to the cable 109 is also suppressed, and as a result, generation of unnecessary electromagnetic waves from the cable 109 can be suppressed.

また、外部の不要電磁波によってケーブル109のグランド部に高周波ノイズ電流Iが流れた場合、上記と同様にして、コネクタ108を経由してケーブル109からグランドプレーン5への高周波ノイズ電流Iの伝播がHIS101によって抑制される。   Further, when a high frequency noise current I flows through the ground portion of the cable 109 due to an external unnecessary electromagnetic wave, the high frequency noise current I propagates from the cable 109 to the ground plane 5 via the connector 108 in the same manner as described above. Is suppressed by.

よって、プリント回路基板100の内部の回路動作特性が、グランドプレーン5を流れる高周波ノイズ電流Iにより影響を受けるといった状況を防ぐことが可能である。   Therefore, it is possible to prevent a situation in which the circuit operation characteristics inside the printed circuit board 100 are affected by the high-frequency noise current I flowing through the ground plane 5.

HIS101は、上述したように、各導体要素104が、所望の周波数帯における表皮深さの2倍以上の厚みを有する内層ヒダ導体小片123を有しているため、高周波ノイズ電流Iは、図5に示すように、各内層ヒダ導体小片123の表面をミアンダ状に迂回して流れる。このような迂回電流の流れる電流経路を110とすると、電流経路110を流れる高周波ノイズ電流Iによって電流経路110内に発生する磁束は、内層ヒダ導体小片123がない場合に比べて増大する。一般に、HISの並列インダクタンスはそれを通過する磁束Φに比例するから、本第1実施形態のHIS101では、内層ヒダ導体小片123がない場合に比べて並列インダクタンスが増大している。   As described above, the HIS 101 has the inner layer fold conductor piece 123 having a thickness of twice or more the skin depth in a desired frequency band, so that the high frequency noise current I is as shown in FIG. As shown, the surface of each inner layer fold conductor piece 123 flows around in a meander shape. Assuming that the current path through which such a bypass current flows is 110, the magnetic flux generated in the current path 110 by the high-frequency noise current I flowing through the current path 110 increases as compared with the case where the inner layer fold conductor piece 123 is not provided. Generally, since the parallel inductance of the HIS is proportional to the magnetic flux Φ passing through it, the parallel inductance is increased in the HIS 101 of the first embodiment as compared with the case where the inner layer conductor conductor piece 123 is not provided.

本第1実施形態のコモンモード電流抑制フィルタでは、上述したような構成のHIS101を使用しているため、プリント回路基板100の貫通ビア107(ヒダ付き導体柱)を長くすることなく並列インダクタンスを増やすことができ、したがって、それだけプリント回路基板100を薄くすることが可能である。また、並列インダクタンスの増大に応じて直列容量を小さくすることが可能になるため、第1導体小片102の辺の長さを短くすることが可能となり、第1導体小片102の小型化が可能となる。その結果、第1層導体小片102がプリント回路基板100の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。   In the common mode current suppression filter according to the first embodiment, the HIS 101 having the above-described configuration is used. Therefore, the parallel inductance is increased without increasing the length of the through via 107 (the pleated conductor pillar) of the printed circuit board 100. Therefore, the printed circuit board 100 can be made thinner accordingly. In addition, since the series capacitance can be reduced in accordance with the increase in parallel inductance, the side length of the first conductor piece 102 can be shortened, and the first conductor piece 102 can be reduced in size. Become. As a result, the area where the first layer conductor piece 102 occupies the surface of the printed circuit board 100 is reduced. Therefore, it is easy to downsize the common mode current suppression filter to a size that does not cause a problem in practice.

バンドギャップ帯域幅を狭めてもよい代わりにバンドギャップ周波数を低くしたい場合は、並列インダクタンスと同時に直列容量を増やすことにより実現可能である。また、同じ第1層導体小片102のサイズ当たりの直列容量が増加する構造にすることにより、第1層導体小片102をさらに小型化しても直列容量を稼ぐことができるため、第1層導体小片102の小型化が可能となり、結果として、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけバンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。   If it is desired to lower the bandgap frequency instead of narrowing the bandgap bandwidth, it can be realized by increasing the series capacitance simultaneously with the parallel inductance. Further, since the series capacitance per size of the same first layer conductor piece 102 is increased, the series capacitance can be obtained even if the first layer conductor piece 102 is further downsized. As a result, the common mode current suppression filter can be further reduced in size. On the other hand, if the series capacitance is decreased in accordance with the increase in parallel inductance, the band gap bandwidth can be increased accordingly, and thus the above-described electromagnetic radiation suppressing function can be obtained over a wide band.

さらに、各ヒダ付導体柱103は、プリント回路基板100の貫通ビア107と内層ヒダ導体小片123を用いて形成されているため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。   Furthermore, each creased conductor pillar 103 is formed using the through via 107 of the printed circuit board 100 and the inner crease conductor piece 123, so that it is not necessary to use an expensive build-up process. Therefore, it is possible to mount the common mode current suppression filter using an inexpensive multilayer printed circuit board.

なお、第1〜第4の誘電体板106の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。   A part or all of the first to fourth dielectric plates 106 may be formed of an insulating high magnetic permeability material. In this case, there is an advantage that the parallel inductance is further increased.

(第1実施形態の変形例)
図6及び図7は、上記第1実施形態のコモンモード電流抑制フィルタのHIS101で使用された内層ヒダ導体小片123の平面形状の例を示す図である。図8は、図3に示した第1層導体小片102の平面形状の変形例を示す図、図9は図8に示した第1層導体小片102のレイアウト(周期的配置)の例を示す図である。
(Modification of the first embodiment)
6 and 7 are diagrams showing examples of the planar shape of the inner layer fold conductor piece 123 used in the HIS 101 of the common mode current suppression filter of the first embodiment. FIG. 8 is a diagram showing a modification of the planar shape of the first layer conductor pieces 102 shown in FIG. 3, and FIG. 9 is an example of the layout (periodic arrangement) of the first layer conductor pieces 102 shown in FIG. FIG.

HIS101では、高周波ノイズ電流Iが迂回する電流経路は、内層ヒダ導体小片123のレイアウト(周期的配置)に依存し、また、高周波ノイズ電流Iは最短の電流経路に集中しやすい。このため、高周波ノイズ電流Iは、貫通ビア107から最短距離の箇所に集中して流れやすい。よって、導体ヒダに相当する内層ヒダ導体小片123のレイアウトを、図6に示すように、内層ヒダ導体小片123の端部に貫通ビア107からの距離が短い部分と長い部分が生じるようにした場合、貫通ビア107との距離が短い導体小片123の端部に電流が集中し、電流集中部120が生じる。その結果、高周波ノイズ電流Iの電流経路は、貫通ビア107から最短距離の箇所に形成されてしまう。   In the HIS 101, the current path that the high-frequency noise current I bypasses depends on the layout (periodic arrangement) of the inner fold conductor pieces 123, and the high-frequency noise current I tends to concentrate on the shortest current path. For this reason, the high-frequency noise current I tends to flow in a concentrated manner at the shortest distance from the through via 107. Therefore, when the layout of the inner fold conductor piece 123 corresponding to the conductor fold is formed as shown in FIG. 6, a portion having a short distance and a long portion from the through via 107 are formed at the end of the inner layer fold conductor piece 123. The current concentrates at the end of the conductor piece 123 having a short distance from the through via 107, and the current concentration portion 120 is generated. As a result, the current path of the high-frequency noise current I is formed at the shortest distance from the through via 107.

これに対し、内層ヒダ導体小片123のレイアウトを、図7に示すようにすると、すなわち、貫通ビア107から内層ヒダ導体小片123の端部までの最短距離が、図6に示すレイアウトの場合よりも長くなるようにすると、高周波ノイズ電流Iの迂回する経路が長くなる。従って、図6と図7に示すレイアウトを比較すると、図6のレイアウトよりも図7のレイアウトの方が並列インダクタンスは大きい。   On the other hand, when the layout of the inner layer conductor conductor piece 123 is as shown in FIG. 7, that is, the shortest distance from the through via 107 to the end of the inner layer conductor conductor piece 123 is larger than that in the layout shown in FIG. If it is made longer, the path for detouring the high-frequency noise current I becomes longer. Therefore, comparing the layouts shown in FIGS. 6 and 7, the parallel inductance is larger in the layout of FIG. 7 than in the layout of FIG.

このため、高周波ノイズ電流Iをある特定の距離以上、迂回させるためには、貫通ビア107(柱状導体)を中心としてそれからある特定の距離以上の半径を持つ円111を想定し、その円111が内層ヒダ導体小片123の内部に完全に含まれ、且つ隣接する内層ヒダ導体小片123とは重ならないように、内層ヒダ導体小片123のレイアウトを設定すればよい。   For this reason, in order to detour the high-frequency noise current I by a certain distance or more, a circle 111 having a radius of a certain distance or more from the through via 107 (columnar conductor) is assumed. What is necessary is just to set the layout of the inner-layer fold conductor piece 123 so that it is completely contained in the inner-layer fold conductor piece 123 and does not overlap with the adjacent inner-layer fold conductor piece 123.

なお、本第1実施形態のHIS101を構成する導体小片102のレイアウトは、図1の上面図に示した正方形に限定されないことは言うまでもない。例えば、図18に示した正六角形の三角格子配列などでもよい。また、内層ヒダ導体小片123の平面形状も任意であり、図3に示したような円形でもよいし、図7に示したような多角形でもよい。   Needless to say, the layout of the conductor pieces 102 constituting the HIS 101 of the first embodiment is not limited to the square shown in the top view of FIG. For example, the regular hexagonal triangular lattice arrangement shown in FIG. 18 may be used. Further, the planar shape of the inner layer conductor conductor piece 123 is arbitrary, and may be a circle as shown in FIG. 3 or a polygon as shown in FIG.

バンドギャップ帯域幅を狭めてもよいが、第1層導体小片102をさらに小型化したい場合や、図1に示した正方形の場合よりもバンドギャップ帯域を低くしたい場合には、並列インダクタンスと同時に直列容量Cを増やすことも可能である。   The band gap bandwidth may be narrowed, but when it is desired to further reduce the size of the first layer conductor piece 102 or to lower the band gap bandwidth than the square shape shown in FIG. It is also possible to increase the capacity C.

例えば、図8や図9に示すような隣接する第1層導体小片102aが互いに噛み合う形態(インタディジタル構造)を採用することにより、隙間領域131において隣接する二つの第1層導体小片102aの対向する辺を長くすることができ、それによって直列容量Cを増加させることができる。こうすると、ヒダ付き導体柱103による並列インダクタンスの増加とともに、直列容量Cの増加が可能である。   For example, by adopting a form (interdigital structure) in which adjacent first layer conductor pieces 102a mesh with each other as shown in FIGS. 8 and 9, the two first layer conductor pieces 102a adjacent to each other in the gap region 131 are opposed to each other. The side to be processed can be lengthened, thereby increasing the series capacitance C. In this way, it is possible to increase the series capacitance C as well as increase the parallel inductance due to the pleated conductor pillar 103.

(第2実施形態)
図10〜図12は、本発明の第2実施形態のコモンモード電流抑制フィルタを示す。図10はそのコモンモード電流抑制フィルタを構成するHISの上面図、図11は図10のA−A’線に沿った部分断面図、図12は図11に示したHISを構成要素ごとに分解して示した断面説明図である。
(Second Embodiment)
10 to 12 show a common mode current suppression filter according to a second embodiment of the present invention. FIG. 10 is a top view of the HIS constituting the common mode current suppression filter, FIG. 11 is a partial cross-sectional view taken along the line AA ′ in FIG. 10, and FIG. 12 is an exploded view of the HIS shown in FIG. It is sectional explanatory drawing shown.

本第2実施形態は、図8と図9に示したように、隣接する第1層導体小片102を互いに噛み合う構造(インタディジタル構造)にすることなく、並列インダクタンスLと同時に直列容量Cをも増大させたものである。   In the second embodiment, as shown in FIGS. 8 and 9, the parallel inductance L and the series capacitance C are provided without the adjacent first layer conductor pieces 102 engaging with each other (interdigital structure). It is an increase.

本第2実施形態のHIS201は、図10および図11に示すように、プリント回路基板上に周期的に配置された複数の第1導体要素204と、同基板上に周期的に配置された複数の第2導体要素214とを備えている。導体要素204および214(つまり後述の第1層導体小片202および212)のレイアウトは、例えば図1に示した二次元周期的配置とすることができる。図10に明瞭に示すように、導体要素204および214(つまり後述の第1層導体小片202および212)の平面形状は、いずれも正方形である。   As shown in FIGS. 10 and 11, the HIS 201 of the second embodiment includes a plurality of first conductor elements 204 periodically arranged on the printed circuit board and a plurality of periodically arranged on the board. The second conductor element 214 is provided. The layout of the conductor elements 204 and 214 (that is, first layer conductor pieces 202 and 212 described later) can be, for example, the two-dimensional periodic arrangement shown in FIG. As clearly shown in FIG. 10, the planar shapes of the conductor elements 204 and 214 (that is, first-layer conductor pieces 202 and 212 described later) are both square.

第1導体要素204と第2導体要素214の配置周期は同一である。隣接する第1層導体小片202と第2層導体小片212は、部分的に重なっており、両者の間には重なり領域251が形成されている。重なり領域251は、第2導体要素214の周期的配置に対して第1導体要素204の周期的配置を上下方向および左右方向にそれぞれ半周期ずらして配置することにより、容易に形成できる。   The arrangement period of the first conductor element 204 and the second conductor element 214 is the same. The adjacent first layer conductor piece 202 and second layer conductor piece 212 partially overlap, and an overlapping region 251 is formed between them. The overlapping region 251 can be easily formed by disposing the periodic arrangement of the first conductor elements 204 with respect to the periodic arrangement of the second conductor elements 214 by shifting them by half a period in the vertical direction and the horizontal direction.

HIS201は、図11に示すような断面構造を持っており、プリント回路基板の導体層と誘電体板を利用して形成されている。   The HIS 201 has a cross-sectional structure as shown in FIG. 11, and is formed using a conductor layer and a dielectric plate of a printed circuit board.

プリント回路基板は、第1実施形態と同様に、第1〜第5の導体層と第1〜第4の誘電体板206を交互に配置して構成されている。プリント回路基板の表面の第1導体層(最上位導体層)には、周期的に配置された複数の第1層導体小片202が形成されている。第1誘電体板206を挟んで前記第1導体層に隣接する同プリント回路基板の第2導体層には、周期的に配置された複数の第2層導体小片212が形成されている。同プリント回路基板の裏面の第5導体層(最下位導体層)は、その全体がグランドプレーン5になっている。   Similar to the first embodiment, the printed circuit board is configured by alternately arranging the first to fifth conductor layers and the first to fourth dielectric plates 206. A plurality of first layer conductor pieces 202 arranged periodically are formed on the first conductor layer (uppermost conductor layer) on the surface of the printed circuit board. A plurality of second layer conductor pieces 212 arranged periodically are formed on the second conductor layer of the same printed circuit board adjacent to the first conductor layer with the first dielectric plate 206 interposed therebetween. The fifth conductor layer (lowest conductor layer) on the back surface of the printed circuit board is the ground plane 5 as a whole.

第2層導体小片202とグランドプレーン5との間に配置された第3〜第4の導体層には、それぞれ導体小片が形成されているが、これら二つの導体小片はそれぞれ内層ヒダ導体小片223を構成しており、「ヒダ導体」に対応する。   The third to fourth conductor layers arranged between the second layer conductor piece 202 and the ground plane 5 are respectively formed with conductor pieces, and these two conductor pieces are respectively inner layer fold conductor pieces 223. This corresponds to the “please conductor”.

同プリント回路基板には、さらに、同プリント回路基板をその厚さ方向に貫通する複数の貫通ビア207が形成されている。各貫通ビア207は、第1〜第5の導体層と第1〜第4の誘電体板206を貫通していて、同プリント回路基板の表面から裏面まで延在している。同プリント回路基板の第1導体層と第5導体層には、それぞれ開口が形成されている。各貫通ビア207は、その内周面が導電膜で覆われた導電膜付き貫通ビアである。導電膜付きの各貫通ビア207は、「柱状導体」に対応する。   The printed circuit board further includes a plurality of through vias 207 that penetrate the printed circuit board in the thickness direction. Each through via 207 passes through the first to fifth conductor layers and the first to fourth dielectric plates 206, and extends from the front surface to the back surface of the printed circuit board. Openings are respectively formed in the first conductor layer and the fifth conductor layer of the printed circuit board. Each through via 207 is a through via with a conductive film whose inner peripheral surface is covered with a conductive film. Each through via 207 with a conductive film corresponds to a “columnar conductor”.

図11および図12に示すように、第3〜第4の導体層に形成された二層の内層ヒダ導体小片223は、対応する貫通ビア207の周囲に鍔状に配置されていると共に、当該貫通ビア207の内周面の導体膜に機械的・電気的に接続されている。こうして接続・一体化された貫通ビア207と二層の内層ヒダ導体小片223は、第1ヒダ付き導体柱203または第2ヒダ付き導体柱213を構成している。第1層導体小片202の直下にある貫通ビア207と二層の内層ヒダ導体小片223は、第1ヒダ付き導体柱203を構成し、第2層導体小片212の直下にある貫通ビア207と二層の内層ヒダ導体小片223は第2ヒダ付き導体柱213を構成している。   As shown in FIGS. 11 and 12, the two inner fold conductor pieces 223 formed in the third to fourth conductor layers are arranged in a bowl shape around the corresponding through via 207, and It is mechanically and electrically connected to the conductor film on the inner peripheral surface of the through via 207. The through via 207 and the two inner fold conductor pieces 223 connected and integrated in this way constitute the first crease conductor column 203 or the second crease conductor column 213. The through via 207 immediately below the first layer conductor piece 202 and the two-layer inner fold conductor piece 223 constitute a first pleated conductor column 203, and two through vias 207 immediately below the second layer conductor piece 212. The inner fold conductor piece 223 of the layer constitutes a second fold conductor column 213.

第1ヒダ付き導体柱203では、貫通ビア207の上端が対応する第1層導体小片202に機械的・電気的に接続されていて、画鋲状の第1導体要素204を構成している。第1ヒダ付き導体柱203の第2導体層に対応する箇所には、導体は存在していない。第1ヒダ付き導体柱203(貫通ビア207)の下端は、グランドプレーン5(第5導体層)に機械的・電気的に接続されている。   In the first pleated conductor column 203, the upper end of the through via 207 is mechanically and electrically connected to the corresponding first layer conductor piece 202 to constitute a thumbtack-shaped first conductor element 204. The conductor does not exist in the location corresponding to the 2nd conductor layer of the conductor pillar 203 with the 1st crease. The lower end of the first pleated conductor column 203 (through via 207) is mechanically and electrically connected to the ground plane 5 (fifth conductor layer).

第2ヒダ付き導体柱213では、貫通ビア207の第2導体層に対応する箇所が対応する第2層導体小片212に機械的・電気的に接続されていると共に、貫通ビア207の上端が第2層導体小片212を貫通して同プリント回路基板の表面まで達していて、独楽状の第2導体要素214を構成している。第2ヒダ付き導体柱213の第1導体層に対応する箇所には、導体は存在していない。第2ヒダ付き導体柱213(貫通ビア207)の下端は、グランドプレーン5(第5導体層)に機械的・電気的に接続されている。   In the second pleated conductor column 213, the portion corresponding to the second conductor layer of the through via 207 is mechanically and electrically connected to the corresponding second layer conductor piece 212, and the upper end of the through via 207 is It penetrates through the two-layer conductor piece 212 and reaches the surface of the same printed circuit board, and constitutes a top-like second conductor element 214. The conductor does not exist in the location corresponding to the 1st conductor layer of the conductor pillar 213 with the 2nd crease. The lower end of the second pleated conductor post 213 (through via 207) is mechanically and electrically connected to the ground plane 5 (fifth conductor layer).

このような構成を持つ第1および第2のヒダ付き導体柱203および213は、同プリント回路基板に貫通ビア207を形成した後、その内周面に導電膜をメッキすることにより、容易に形成することができる。   The first and second pleated conductor pillars 203 and 213 having such a configuration can be easily formed by forming a through via 207 on the printed circuit board and plating a conductive film on the inner peripheral surface thereof. can do.

第1導体要素204の第1層導体小片202と、第2導体要素214の第2層導体小片212と、内層ヒダ導体小片223の厚みは、いずれも、所望のバンドギャップ周波数帯における表皮深さの2倍以上に設定している。例えば、プリント回路基板100の導体層として銅板を用いた場合、30MHzにおける表皮深さが約12μmであるため、通常のプリント回路基板の製造プロセスで用いられる銅板の厚さが35μmであれば、少なくとも30MHz以上では銅板の板厚が表皮深さの2倍以上という条件が満たされる。また、銅板として厚さ15μmのものを用いた場合でも、100MHz以上では銅板の板厚が表皮深さの2倍以上という条件が満たされる。   The thicknesses of the first layer conductor piece 202 of the first conductor element 204, the second layer conductor piece 212 of the second conductor element 214, and the inner layer fold conductor piece 223 are all the skin depth in the desired band gap frequency band. Is set to more than twice. For example, when a copper plate is used as the conductor layer of the printed circuit board 100, the skin depth at 30 MHz is about 12 μm. Therefore, if the thickness of the copper plate used in the normal printed circuit board manufacturing process is 35 μm, at least Above 30 MHz, the condition that the thickness of the copper plate is at least twice the skin depth is satisfied. Even when a copper plate having a thickness of 15 μm is used, the condition that the thickness of the copper plate is twice or more the skin depth is satisfied at 100 MHz or higher.

本第2実施形態のコモンモード電流抑制フィルタでは、以上の構成を持つHIS201を備えているので、上記第1実施形態で述べたのと同じ理由により、上記プリント回路基板の内部の回路動作特性が、グランドプレーン5を流れる高周波ノイズ電流Iにより影響を受けるといった状況を防ぐことが可能であり、実用上問題のない大きさに小形化することが容易であり、安価な多層プリント回路基板を使用して実装することが可能である、といった効果が得られる。   Since the common mode current suppression filter of the second embodiment includes the HIS 201 having the above configuration, the circuit operation characteristics inside the printed circuit board are the same for the same reason as described in the first embodiment. It is possible to prevent the situation of being affected by the high-frequency noise current I flowing through the ground plane 5, and it is easy to downsize to a size that does not cause a problem in practice, and an inexpensive multilayer printed circuit board is used. The effect that it can be mounted is obtained.

また、本第2実施形態のHIS201では、上記第1実施形態のHIS101と同様の構成を有しているので、内層ヒダ導体小片223がない場合に比べて並列インダクタンスが増大している。しかも、第1導体要素204と第2導体要素214の重なり領域251において、第1層導体小片202と第2層導体小片212とが誘電体板206を介して対向する構造となっているため、重なり領域251において隣接する第1導体要素204と第2導体要素214とが容量結合する。従って、図1から図9までに示した上記第1実施形態とその変形例のHIS101に比べて、直列容量が増大しており、しかもその直列容量は、重なり領域251の面積を変えることにより容易に調整することが可能である。   In addition, since the HIS 201 of the second embodiment has the same configuration as the HIS 101 of the first embodiment, the parallel inductance is increased as compared with the case where the inner fold conductor piece 223 is not provided. Moreover, in the overlapping region 251 between the first conductor element 204 and the second conductor element 214, the first layer conductor piece 202 and the second layer conductor piece 212 have a structure facing each other through the dielectric plate 206. In the overlapping region 251, the adjacent first conductor element 204 and second conductor element 214 are capacitively coupled. Accordingly, the series capacitance is increased as compared with the HIS 101 of the first embodiment and its modification shown in FIGS. 1 to 9, and the series capacitance can be easily changed by changing the area of the overlapping region 251. It is possible to adjust to.

さらに、直列容量の増大によって、より低い帯域にわたって上述した電磁放射抑制機能を得ることができる。他方、バンドギャップ帯域幅を狭めてもよい場合は、当該コモンモード電流抑制フィルタをいっそう小型化することが可能である。   Furthermore, the electromagnetic radiation suppression function described above can be obtained over a lower band by increasing the series capacitance. On the other hand, when the band gap bandwidth may be narrowed, the common mode current suppression filter can be further downsized.

なお、HIS201を構成する第1層導体小片202および第2層導体小片212の平面形状は、図10に示した正方形の四角格子配置に限定されない。例えば、正六角形の三角格子配置等でもよい。   Note that the planar shapes of the first layer conductor pieces 202 and the second layer conductor pieces 212 constituting the HIS 201 are not limited to the square rectangular lattice arrangement shown in FIG. For example, a regular hexagonal triangular lattice arrangement may be used.

また、第1〜第4の誘電体板206の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。   Further, a part or all of the first to fourth dielectric plates 206 may be formed of an insulating high magnetic permeability material. In this case, there is an advantage that the parallel inductance is further increased.

(第3実施形態)
図13は、本発明の第3実施形態のコモンモード電流抑制フィルタを構成するHISの上面図である。
(Third embodiment)
FIG. 13 is a top view of the HIS constituting the common mode current suppression filter of the third embodiment of the present invention.

本第3実施形態は、導体要素を、上記第1および第2実施形態のように正方格子状、もしくは三角格子状に周期的配置することによってではなく、コネクタ108付近のある点315を中心として導体要素を同心円弧状に配置することにより、HIS301を構成したものである。   In the third embodiment, the conductor elements are not periodically arranged in a square lattice pattern or a triangular lattice pattern as in the first and second embodiments, but around a certain point 315 near the connector 108. The HIS 301 is configured by arranging conductor elements in a concentric arc shape.

本第3実施形態で用いられるHIS301は、図13に示すように、プリント回路基板100の表面に設けられたコネクタ108の周囲に、そのコネクタ108の三方向を囲むように形成されている。   As shown in FIG. 13, the HIS 301 used in the third embodiment is formed around the connector 108 provided on the surface of the printed circuit board 100 so as to surround the three directions of the connector 108.

HIS301は、プリント回路基板100上に周期的に配置された複数の導体要素を備えており、それら導体要素(つまり後述の第1層導体小片302)のレイアウトは、図13に示すように、コネクタ108を中心とした扇形領域内での二次元周期的配置である。導体要素は、コネクタ108に接続されたケーブル109が延在する方向には存在していない。導体要素(すなわちHIS301)とコネクタ108との間には、所定の間隔が設けられており、したがって導体要素104(HIS301)はコネクタ108から離隔している。各導体要素(第1層導体小片302)の平面形状は、図13に明瞭に示すように、扇形である。   The HIS 301 includes a plurality of conductor elements periodically arranged on the printed circuit board 100, and the layout of these conductor elements (that is, a first layer conductor piece 302 described later) is a connector as shown in FIG. This is a two-dimensional periodic arrangement in a sector area centered at 108. The conductor element does not exist in the direction in which the cable 109 connected to the connector 108 extends. A predetermined distance is provided between the conductor element (ie, HIS 301) and the connector 108, so that the conductor element 104 (HIS 301) is spaced from the connector 108. The planar shape of each conductor element (first layer conductor piece 302) is a sector shape, as clearly shown in FIG.

HIS301の各導体要素を構成する第1導体層小片302は、コネクタ108付近の点315を中心とした三つの同心円弧上に周期的に配置されていると共に、それら同心円弧の共通の動径方向に放射状に周期的に配置されている。図13では、動径方法に等間隔に並んでいる三つの円弧の各々に沿って、等角度間隔で扇形の第1導体層小片302が配置されている。同一円弧上の第1導体層小片302は、同じ平面形状を持つ。三つの円弧上に配置された第1導体層小片302の大きさは、点315からの距離に応じて徐々に増加している。なお、符号307は貫通ビアを、符号323は内層ヒダ導体小片を、それぞれ示す。   The first conductor layer pieces 302 constituting each conductor element of the HIS 301 are periodically arranged on three concentric arcs around the point 315 in the vicinity of the connector 108, and a common radial direction of the concentric arcs. Are periodically arranged radially. In FIG. 13, fan-shaped first conductor layer pieces 302 are arranged at equal angular intervals along each of three arcs arranged at equal intervals in the radial method. The first conductor layer pieces 302 on the same arc have the same planar shape. The size of the first conductor layer pieces 302 arranged on the three arcs gradually increases according to the distance from the point 315. Reference numeral 307 indicates a through via, and reference numeral 323 indicates an inner layer conductor conductor piece.

HIS301の各導体要素の他の構成は、上述した第1実施形態のHIS101の導体要素104と同じである。   Other configurations of the conductor elements of the HIS 301 are the same as the conductor elements 104 of the HIS 101 of the first embodiment described above.

HIS301がない場合には、プリント回路基板100から高周波ノイズ電流がコネクタ108に集中する経路をとり、またケーブル109から伝わる高周波ノイズ電流がコネクタ108からプリント回路基板100のグランドプレーンへ放射状に伝播することが想定される。しかし、本第3実施形態のHIS301を図13のようなレイアウトでコネクタ108の近傍に配置すると、高周波ノイズ電流が効率的に抑制され、それと同時に外部の不要電磁波によりケーブル109に伝わった高周波ノイズ電流のプリント回路基板100への伝播も効率的に抑制される。よって、プリント回路基板100の内部の回路動作特性が、グランドプレーンを流れる高周波ノイズ電流により影響を受けるといった状況を防ぐことが可能である。   In the absence of the HIS 301, a path where high-frequency noise current concentrates on the connector 108 from the printed circuit board 100 and the high-frequency noise current transmitted from the cable 109 propagates radially from the connector 108 to the ground plane of the printed circuit board 100. Is assumed. However, when the HIS 301 of the third embodiment is arranged in the vicinity of the connector 108 in the layout as shown in FIG. 13, the high-frequency noise current is efficiently suppressed, and at the same time, the high-frequency noise current transmitted to the cable 109 by an external unnecessary electromagnetic wave. Propagation to the printed circuit board 100 is also efficiently suppressed. Therefore, it is possible to prevent a situation in which the circuit operation characteristics inside the printed circuit board 100 are affected by the high frequency noise current flowing through the ground plane.

また、本第3実施形態のコモンモード電流抑制フィルタでは、上述したような構成のHIS301を使用しているため、プリント回路基板100の貫通ビア307(ヒダ付き導体柱)を長くすることなく並列インダクタンスを増やすことができ、したがって、それだけプリント回路基板100を薄くすることが可能である。また、並列インダクタンスの増大に応じて直列容量を小さくすることが可能になるため、第1導体小片302の辺の長さを短くすることが可能となり、第1導体小片302の小型化が可能となる。その結果、第1層導体小片302がプリント回路基板100の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。   Further, in the common mode current suppression filter of the third embodiment, the HIS 301 having the above-described configuration is used, so that the parallel inductance without increasing the length of the through via 307 (corrugated conductor pillar) of the printed circuit board 100. Therefore, the printed circuit board 100 can be made thinner accordingly. In addition, since the series capacitance can be reduced in accordance with the increase in parallel inductance, the side length of the first conductor piece 302 can be shortened, and the first conductor piece 302 can be reduced in size. Become. As a result, the area where the first layer conductor piece 302 occupies the surface of the printed circuit board 100 is reduced. Therefore, it is easy to downsize the common mode current suppression filter to a size that does not cause a problem in practice.

バンドギャップ帯域幅を狭めてもよい代わりにバンドギャップ周波数を低くしたい場合は、並列インダクタンスと同時に直列容量を増やすことにより実現可能である。また、同じ第1層導体小片302のサイズ当たりの直列容量が増加する構造にすることにより、第1層導体小片302をさらに小型化しても直列容量を稼ぐことができるため、第1層導体小片302の小型化が可能となり、結果として、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけバンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。   If it is desired to lower the bandgap frequency instead of narrowing the bandgap bandwidth, it can be realized by increasing the series capacitance simultaneously with the parallel inductance. Further, since the series capacitance per size of the same first layer conductor piece 302 is increased, the first layer conductor piece can be obtained even if the first layer conductor piece 302 is further downsized. 302 can be reduced in size, and as a result, the common mode current suppression filter can be further reduced in size. On the other hand, if the series capacitance is decreased in accordance with the increase in parallel inductance, the band gap bandwidth can be increased accordingly, and thus the above-described electromagnetic radiation suppressing function can be obtained over a wide band.

さらに、各ヒダ付導体柱303は、プリント回路基板100の貫通ビア307と内層ヒダ導体小片323を用いて形成されているため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。   Furthermore, since each pleated conductor post 303 is formed using the through via 307 and the inner fold conductor piece 323 of the printed circuit board 100, it is not necessary to use an expensive build-up process. Therefore, it is possible to mount the common mode current suppression filter using an inexpensive multilayer printed circuit board.

なお、プリント回路基板100の誘電体板の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。   A part or all of the dielectric plate of the printed circuit board 100 may be formed of an insulating high magnetic permeability material. In this case, there is an advantage that the parallel inductance is further increased.

(第3実施形態の変形例)
図14は本第3実施形態のHIS301の第1層導体小片302の変形例を示す上面図、図15は図14に示した第1層導体小片302aを用いた場合のHIS301aの上面図である。
(Modification of the third embodiment)
FIG. 14 is a top view showing a modification of the first layer conductor piece 302 of the HIS 301 of the third embodiment, and FIG. 15 is a top view of the HIS 301a when the first layer conductor piece 302a shown in FIG. 14 is used. .

本第3実施形態で使用されたHIS301の第1層導体小片302の平面形状は、図13に示すように、隣接する二つの第1導体層小片302の対向する辺の長さが異なっている。このため、直列容量の値が異なってしまうという難点がある。これに対し、図14の第1層導体小片302aでは、四つの角の両側を斜めに切除して8角形とされており、これによって第1層導体小片302aの四つの辺L1、L2、L3、L4の長さが互いにほぼ等しくなっている。   As shown in FIG. 13, the planar shape of the first layer conductor piece 302 of the HIS 301 used in the third embodiment is different in the lengths of the adjacent sides of the two adjacent first conductor layer pieces 302. . For this reason, there exists a difficulty that the value of series capacity | capacitance will differ. On the other hand, in the first layer conductor piece 302a of FIG. 14, both sides of the four corners are cut obliquely to form an octagon, and thereby the four sides L1, L2, L3 of the first layer conductor piece 302a. , L4 lengths are substantially equal to each other.

図14のような平面形状を持つ第1導体層小片302aを図13と同様のレイアウトで配置して、HIS301aを構成すると、図14に示すようになり、隣接する第1層導体小片302aの対向する辺の長さが互いにほぼ等しくなる。その結果、HIS301aの直列容量を略等しい値にすることが可能となるという効果が得られる。   When the first conductor layer small pieces 302a having the planar shape as shown in FIG. 14 are arranged in the same layout as in FIG. 13 and the HIS 301a is configured, it becomes as shown in FIG. 14, and the adjacent first layer conductor small pieces 302a face each other. The lengths of the sides to be made are almost equal to each other. As a result, it is possible to obtain an effect that the series capacitances of the HIS 301a can be made substantially equal.

(第4実施形態)
図16は、本発明の第4実施形態のコモンモード電流抑制フィルタのHISを示す上面図である。
(Fourth embodiment)
FIG. 16 is a top view showing the HIS of the common mode current suppression filter of the fourth embodiment of the present invention.

本第4実施形態は、上記第3実施形態(図13を参照)のように、上記第1実施形態(図1および図2を参照)における導体要素104を、コネクタ108付近のある点315を中心として同心円弧状に配列してHIS301を構成するのではなく、上記第2実施形態における第1導体要素204と第2導体要素214をコネクタ108付近のある点415を中心として同心円弧状に配列することにより、HIS401を構成したものである。   In the fourth embodiment, like the third embodiment (see FIG. 13), the conductor element 104 in the first embodiment (see FIGS. 1 and 2) is replaced with a certain point 315 in the vicinity of the connector 108. Rather than configuring the HIS 301 by concentrically arranging the centers as a center, the first conductor elements 204 and the second conductor elements 214 in the second embodiment are arrayed concentrically around a point 415 near the connector 108. Thus, the HIS 401 is configured.

本第4実施形態で用いられるHIS401は、図16に示すように、プリント回路基板の表面に設けられたコネクタ108の周囲に、そのコネクタ108の三方向を囲むように形成されている。   As shown in FIG. 16, the HIS 401 used in the fourth embodiment is formed around the connector 108 provided on the surface of the printed circuit board so as to surround the three directions of the connector 108.

HIS401は、プリント回路基板上に周期的に配置された複数の第1導体要素404と複数の第2導体要素414を備えており、それら導体要素404および414(つまり後述の第1層導体小片402と第2層導体小片412)のレイアウトは、図16に示すように、コネクタ108を中心とした扇形領域内での二次元周期的配置である。導体要素404および414は、コネクタ108に接続されたケーブルが延在する方向には存在していない。導体要素404および414(すなわちHIS401)とコネクタ108との間には、所定の間隔が設けられており、したがって導体要素404および414(HIS401)はコネクタ108から離隔している。   The HIS 401 includes a plurality of first conductor elements 404 and a plurality of second conductor elements 414 periodically arranged on a printed circuit board, and these conductor elements 404 and 414 (that is, a first layer conductor piece 402 described later). As shown in FIG. 16, the layout of the second layer conductor pieces 412) is a two-dimensional periodic arrangement in a sector area centered on the connector 108. Conductive elements 404 and 414 are not present in the direction in which the cable connected to connector 108 extends. A predetermined spacing is provided between the conductor elements 404 and 414 (ie, HIS 401) and the connector 108, and thus the conductor elements 404 and 414 (HIS 401) are spaced from the connector 108.

第1導体要素404および第2導体要素414の各々(第1層導体小片402と第2層導体小片412)の平面形状は、図16に明瞭に示すように、扇形の四つの角を斜めに落としてなる八角形である。これは、図14および図15に示した第1層導体小片302aのように、隣接する第1層導体小片402の対向する辺の長さを互いにほぼ等しくすると共に、隣接する第2層導体小片412の対向する辺の長さを互いにほぼ等しくし、HIS401の直列容量を略等しい値にするためである。   The planar shape of each of the first conductor element 404 and the second conductor element 414 (the first layer conductor piece 402 and the second layer conductor piece 412) is shown in FIG. It is an octagon that is dropped. This is because, as in the first layer conductor piece 302a shown in FIGS. 14 and 15, the lengths of the opposing sides of the adjacent first layer conductor pieces 402 are made substantially equal to each other, and the adjacent second layer conductor pieces This is because the lengths of the opposite sides of 412 are made substantially equal to each other, and the series capacitance of the HIS 401 is made substantially equal.

HIS401の第1導体要素404を構成する第1導体層小片402は、コネクタ108付近の点415を中心とした複数の同心円弧上に周期的に配置されていると共に、それら同心円弧の共通の動径方向に放射状に周期的に配置されている。図16では、動径方法に等間隔に並んでいる複数の円弧の各々に沿って、等角度間隔で扇形の第1導体層小片402が配置されている。同一円弧上の第1導体層小片402は、同じ平面形状を持つ。複数の円弧上に配置された第1導体層小片402の大きさは、点415からの距離に応じて徐々に増加している。なお、符号407は貫通ビアを、符号423は内層ヒダ導体小片を、それぞれ示す。   The first conductor layer pieces 402 constituting the first conductor element 404 of the HIS 401 are periodically arranged on a plurality of concentric arcs around the point 415 in the vicinity of the connector 108, and the common motion of these concentric arcs is It is periodically arranged radially in the radial direction. In FIG. 16, fan-shaped first conductor layer pieces 402 are arranged at equal angular intervals along each of a plurality of arcs arranged at equal intervals in the radial method. The first conductor layer pieces 402 on the same arc have the same planar shape. The size of the first conductor layer pieces 402 arranged on the plurality of arcs gradually increases according to the distance from the point 415. Reference numeral 407 denotes a through via, and reference numeral 423 denotes an inner layer conductor conductor piece.

第2導体要素414のレイアウトは、第1導体要素404のそれと同一であるが、第1導体要素404に対して所定距離ずれている。このため、隣接する第1層導体小片402と第2層導体小片412は、部分的に重なっており、両者の間には重なり領域451が形成されている。重なり領域451は、第2導体要素414の周期的配置に対して第1導体要素404の周期的配置を円周方向および動径方向にそれぞれ半周期ずらして配置することにより、形成されている。   The layout of the second conductor element 414 is the same as that of the first conductor element 404, but is offset from the first conductor element 404 by a predetermined distance. For this reason, the adjacent first layer conductor piece 402 and second layer conductor piece 412 partially overlap, and an overlapping region 451 is formed between them. The overlapping region 451 is formed by disposing the periodic arrangement of the first conductor elements 404 with respect to the periodic arrangement of the second conductor elements 414 while being shifted by a half period in the circumferential direction and the radial direction, respectively.

第1導体要素404と第2導体要素414の他の構成は、それぞれ、上述した第2実施形態のHIS201の第1導体要素204および第2導体要素214と同じである。   Other configurations of the first conductor element 404 and the second conductor element 414 are the same as those of the first conductor element 204 and the second conductor element 214 of the HIS 201 of the second embodiment described above, respectively.

本第4実施形態のHIS401を図16のようなレイアウトでコネクタ108の近傍に配置すると、高周波ノイズ電流が効率的に抑制され、それと同時に外部の不要電磁波によりケーブル109に伝わった高周波ノイズ電流のプリント回路基板への伝播も効率的に抑制される。よって、プリント回路基板の内部の回路動作特性が、グランドプレーンを流れる高周波ノイズ電流により影響を受けるといった状況を防ぐことが可能である。   When the HIS 401 of the fourth embodiment is arranged in the vicinity of the connector 108 in the layout as shown in FIG. 16, the high-frequency noise current is efficiently suppressed, and at the same time, the high-frequency noise current transmitted to the cable 109 by the external unnecessary electromagnetic wave is printed. Propagation to the circuit board is also efficiently suppressed. Therefore, it is possible to prevent a situation in which the circuit operation characteristics inside the printed circuit board are affected by the high frequency noise current flowing through the ground plane.

また、本第4実施形態のコモンモード電流抑制フィルタでは、上述したような構成のHIS401を使用しているため、プリント回路基板の貫通ビア407(ヒダ付き導体柱)を長くすることなく並列インダクタンスを増やすことができ、したがって、それだけプリント回路基板を薄くすることが可能である。また、並列インダクタンスの増大に応じて直列容量を小さくすることが可能となるため、重なり領域451の小型化が可能となり、第1層導体小片402および第2層導体小片412の小型化が可能となる。その結果、第1層導体小片402および第2層導体小片412がプリント回路基板の表面を占有する面積が縮小する。よって、当該コモンモード電流抑制フィルタを実用上問題のない大きさに小形化することが容易である。   Further, in the common mode current suppression filter of the fourth embodiment, the HIS 401 having the above-described configuration is used. Therefore, the parallel inductance is reduced without lengthening the through via 407 (the conductor pillar with crease) of the printed circuit board. The printed circuit board can be made thinner accordingly. Further, since the series capacitance can be reduced in accordance with the increase in parallel inductance, the overlapping region 451 can be reduced in size, and the first layer conductor piece 402 and the second layer conductor piece 412 can be reduced in size. Become. As a result, the area occupied by the first layer conductor piece 402 and the second layer conductor piece 412 on the surface of the printed circuit board is reduced. Therefore, it is easy to downsize the common mode current suppression filter to a size that does not cause a problem in practice.

バンドギャップ帯域幅を狭めてもよい代わりにバンドギャップ周波数を低くしたい場合は、並列インダクタンスと同時に直列容量を増やすことにより実現可能である。また、同じ第1層導体小片402のサイズ当たりの直列容量が増加する構造にすることにより、第1層導体小片402および第2層導体小片412をさらに小型化しても直列容量を稼ぐことができるため、第1層導体小片402および第2層導体小片412の小型化が可能となり、結果として、当該コモンモード電流抑制フィルタをいっそう小型にすることも可能である。他方、並列インダクタンスの増加に応じて直列容量を減少させると、それだけバンドギャップ帯域幅を広げることができるので、広帯域にわたって上述した電磁放射抑制機能が得られる。   If it is desired to lower the bandgap frequency instead of narrowing the bandgap bandwidth, it can be realized by increasing the series capacitance simultaneously with the parallel inductance. In addition, by adopting a structure in which the series capacitance per size of the same first layer conductor piece 402 is increased, the series capacitance can be gained even if the first layer conductor piece 402 and the second layer conductor piece 412 are further miniaturized. Therefore, the first layer conductor piece 402 and the second layer conductor piece 412 can be downsized, and as a result, the common mode current suppression filter can be further downsized. On the other hand, if the series capacitance is decreased in accordance with the increase in parallel inductance, the band gap bandwidth can be increased accordingly, and thus the above-described electromagnetic radiation suppressing function can be obtained over a wide band.

さらに、各ヒダ付導体柱は、プリント回路基板の貫通ビア407と内層ヒダ導体小片423を用いて形成されているため、高コストのビルドアップ・プロセスを用いる必要がない。したがって、安価な多層プリント回路基板を使用して当該コモンモード電流抑制フィルタを実装することが可能である。   Further, each pleated conductor post is formed using the through via 407 and the inner crease conductor piece 423 of the printed circuit board, so that it is not necessary to use an expensive build-up process. Therefore, it is possible to mount the common mode current suppression filter using an inexpensive multilayer printed circuit board.

なお、プリント回路基板の誘電体板の一部もしくは全てを、絶縁性の高透磁率材料で形成してもよい。この場合、並列インダクタンスがいっそう増加するという利点が得られる。   A part or all of the dielectric plate of the printed circuit board may be formed of an insulating high magnetic permeability material. In this case, there is an advantage that the parallel inductance is further increased.

(変形例)
上記第1〜4の実施形態は本発明の好適な例を示すものである。したがって、本発明はこれら実施形態に限定されず、種々の変形が可能なことは言うまでもない。 例えば、上記第1〜4の実施形態では、プリント基板上において、複数の第1層導体小片がコネクタを取り囲むように略U字状または円弧状の領域を占有しているが、本発明はこれには限定されない。複数の第1層導体小片の占有領域の形状は、必要に応じて任意に変更が可能である。
(Modification)
The first to fourth embodiments show preferred examples of the present invention. Therefore, it goes without saying that the present invention is not limited to these embodiments, and various modifications are possible. For example, in the first to fourth embodiments, a plurality of first layer conductor pieces occupy a substantially U-shaped or arc-shaped region on the printed circuit board so as to surround the connector. It is not limited to. The shape of the occupied area of the plurality of first layer conductor pieces can be arbitrarily changed as necessary.

本発明の第1実施形態のコモンモード電流抑制フィルタを構成するHISの上面図である。It is a top view of HIS which comprises the common mode current suppression filter of 1st Embodiment of this invention. 本発明の第1実施形態のコモンモード電流抑制フィルタを構成するHISの断面図である。It is sectional drawing of HIS which comprises the common mode current suppression filter of 1st Embodiment of this invention. 本発明の第1実施形態のコモンモード電流抑制フィルタを構成するHISの部分拡大上面図である。It is a partial expanded top view of HIS which comprises the common mode current suppression filter of 1st Embodiment of this invention. 本発明の第1実施形態のコモンモード電流抑制フィルタのHISを構成する導体要素の斜視図である。It is a perspective view of the conductor element which comprises HIS of the common mode current suppression filter of 1st Embodiment of this invention. 本発明の第1実施形態のコモンモード電流抑制フィルタのHISにおける高周波ノイズ電流の電流経路を示す断面説明図である。It is a section explanatory view showing the current path of the high frequency noise current in HIS of the common mode current suppression filter of a 1st embodiment of the present invention. 本発明の第1実施形態のコモンモード電流抑制フィルタの内層ヒダ導体小片における電流集中を説明するための上面図である。It is a top view for demonstrating the current concentration in the inner layer crease conductor piece of the common mode current suppression filter of the first embodiment of the present invention. 本発明の第1実施形態のコモンモード電流抑制フィルタの内層ヒダ導体小片の変形例を示す上面図である。It is a top view which shows the modification of the inner layer crease conductor piece of the common mode current suppression filter of 1st Embodiment of this invention. 本発明の第1実施形態のコモンモード電流抑制フィルタの第1層導体小片の変形例を示す上面図である。It is a top view which shows the modification of the 1st layer conductor piece of the common mode current suppression filter of 1st Embodiment of this invention. 図8に示した第1層導体小片により構成されるHISの一例を示す上面図である。It is a top view which shows an example of HIS comprised by the 1st layer conductor piece shown in FIG. 本発明の第2実施形態であるコモンモード電流抑制フィルタを構成するHISの上面図である。It is a top view of HIS which comprises the common mode current suppression filter which is 2nd Embodiment of this invention. 図10のA−A´線に沿った部分断面図である。It is a fragmentary sectional view in alignment with the AA 'line of FIG. 図11に示したHISを構成要素ごとに分解して示した部分断面説明図である。It is the fragmentary sectional explanatory view which decomposed | disassembled and showed HIS shown in FIG. 11 for every component. 本発明の第3実施形態のコモンモード電流抑制フィルタを構成するHISの上面図である。It is a top view of HIS which comprises the common mode current suppression filter of 3rd Embodiment of this invention. 本発明の第3実施形態のコモンモード電流抑制フィルタのHISで使用された第1層導体小片の変形例を示す上面図である。It is a top view which shows the modification of the 1st layer conductor piece used by HIS of the common mode current suppression filter of 3rd Embodiment of this invention. 図14に示した第1層導体小片により構成されるHISの一例を示す上面図である。It is a top view which shows an example of HIS comprised by the 1st layer conductor piece shown in FIG. 本発明の第4実施形態のコモンモード電流抑制フィルタを構成するHISの上面図である。It is a top view of HIS which comprises the common mode current suppression filter of 4th Embodiment of this invention. 従来のHISの一例を示す断面図である。It is sectional drawing which shows an example of the conventional HIS. 図17に示した従来のHISの導体小片のレイアウトの一例を示す上面図である。It is a top view which shows an example of the layout of the conductor piece of the conventional HIS shown in FIG. 図17に示した従来のHISの導体小片のレイアウトの他の例を示す上面図である。It is a top view which shows the other example of the layout of the conductor piece of the conventional HIS shown in FIG. 図17に示した従来のHISの等価回路図である。FIG. 18 is an equivalent circuit diagram of the conventional HIS shown in FIG. 17. 従来のHISの他の例を示す断面図である。It is sectional drawing which shows the other example of the conventional HIS. 図21に示した従来のHISの等価回路図である。FIG. 22 is an equivalent circuit diagram of the conventional HIS shown in FIG. 21. 図21に示した従来のHISにおいてインダクタンス要素としてスパイラルコイルを用いた場合の上面図である。It is a top view at the time of using a spiral coil as an inductance element in the conventional HIS shown in FIG. 図21に示した従来のHISにおいてインダクタンス要素としてミアンダコイルを用いた場合の上面図である。It is a top view at the time of using a meander coil as an inductance element in the conventional HIS shown in FIG.

符号の説明Explanation of symbols

1、1a 従来のHIS
2 導体小片
3 導体柱
4 導体要素
5 グランドプレーン
6 誘電体板
7 第1導体柱
8 インダクタンス要素
15 インダクタンス要素と第1導体柱との接続点
16 第1誘電体板
17 第2導体柱
18 スパイラルコイル
25 インダクタンス要素と第2導体柱との接続点
26 第2誘電体板
28 ミアンダコイル
100 プリント回路基板
101、201、301、301a、401 本発明のHIS
102、102a、202、302、302a、402 第1層導体小片
103 ヒダ付き導体柱
104 導体要素
106、206 誘電体板
107、207、307、407 貫通ビア
106 誘電体板
108 コネクタ
109 ケーブル
110 電流経路
111 円
120 電流集中部
123、223、323、423 内層ヒダ導体小片
131 隙間領域
203、403 第1ヒダ付き導体柱
204、404 第1導体要素
212、412 第2層導体小片
213、413 第2ヒダ付き導体柱
214、414 第2導体要素
251、451 重なり領域
315、415 円弧の中心
1, 1a Conventional HIS
2 Conductor Piece 3 Conductor Column 4 Conductor Element 5 Ground Plane 6 Dielectric Plate 7 First Conductor Column 8 Inductance Element 15 Connection Point 16 between Inductance Element and First Conductor Column 16 First Dielectric Plate 17 Second Conductor Column 18 Spiral Coil 25 Connection point 26 between inductance element and second conductor pillar 26 Second dielectric plate 28 Meander coil 100 Printed circuit board 101, 201, 301, 301a, 401 HIS of the present invention
102, 102 a, 202, 302, 302 a, 402 First-layer conductor piece 103 Corrugated conductor pillar 104 Conductor element 106, 206 Dielectric plate 107, 207, 307, 407 Through via 106 Dielectric plate 108 Connector 109 Cable 110 Current path 111 circle 120 current concentrating portion 123, 223, 323, 423 inner layer fold conductor piece 131 gap region 203, 403 first fold conductor column 204, 404 first conductor element 212, 412 second layer conductor piece 213, 413 second fold Conductor pillars 214, 414 Second conductor elements 251, 451 Overlapping regions 315, 415 Arc center

Claims (9)

プリント回路基板の表面に設けられたコネクタと
前記プリント回路基板の表面における前記コネクタの周辺部に、所定の周波数帯で電磁波の伝播を阻止するバンドギャップを持つ電磁バンドギャップ材料よりなる高インピーダンス面が形成されており、
前記高インピーダンス面は、前記プリント回路基板の第1導体層に位置し、周期的に配置された複数の第1導体小片と、
前記第1導体層とは異なる第2導体層に位置し、前記複数の第1導体小片に対向する領域に少なくとも一部が設けられているグランドプレーンと、
前記第1導体小片の各々と前記グランドプレーンとを電気的に接続する第1ヒダ付き導体柱とで構成され、
前記第1ヒダ付き導体柱の各々は、前記プリント回路基板の前記第1導体層と前記第2導体層との間に延在する第1柱状導体と、前記第1柱状導体に装着された第1ヒダ導体とを有しており、
前記第1ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの2倍以上とされていることを特徴とするコモンモード電流抑制フィルタ。

A high-impedance surface made of an electromagnetic bandgap material having a bandgap that prevents propagation of electromagnetic waves in a predetermined frequency band is provided at a peripheral portion of the connector on the surface of the printed circuit board and the connector on the surface of the printed circuit board. Formed,
The high impedance surface is located in the first conductor layer of the printed circuit board , and a plurality of periodically disposed first conductor pieces;
And the ground plane at least partially disposed in the different second located in the conductor layer, opposite said plurality of first conductive piece region and said first conductor layer,
Each of the first conductor pieces and the first pleated conductor column that electrically connects the ground plane;
Each of the first pleated conductor columns includes a first columnar conductor extending between the first conductor layer and the second conductor layer of the printed circuit board, and a first columnar conductor mounted on the first columnar conductor. 1 pleated conductor and
The common mode current suppression filter according to claim 1, wherein the thickness of the first fold conductor is at least twice the skin depth in a desired band gap frequency band.

前記第1導体小片が前記プリント回路基板の表面もしくは内層に配置され、前記グランドプレーンが前記プリント回路基板の裏面もしくは前記第1導体小片とは異なる内層に配置され、前記第1柱状導体が前記プリント回路基板の裏面からその表面まで延在する貫通ビアを用いて形成されている請求項1に記載のコモンモード電流抑制フィルタ。
The first conductor piece is disposed on a front surface or an inner layer of the printed circuit board, the ground plane is disposed on a back surface of the printed circuit board or an inner layer different from the first conductor piece, and the first columnar conductor is disposed on the printed circuit board. The common mode current suppression filter according to claim 1, wherein the common mode current suppression filter is formed using a through via extending from the back surface of the circuit board to the surface thereof.
前記プリント回路基板の前記第1導体層と前記第2導体層の間にある前記プリント回路基板の第3導体層に、複数の第2導体小片が周期的に配置され、
前記第2導体小片の各々と前記グランドプレーンとは、複数の第2ヒダ付き導体柱によって電気的に相互接続され、
前記第2ヒダ付き導体柱の各々は、前記プリント回路基板の前記第3導体層と前記第2導体層との間に延在する第2柱状導体と、その第2柱状導体に装着された第2ヒダ導体とを有し、
前記第2ヒダ導体の厚さは、所望のバンドギャップ周波数帯における表皮深さの2倍以上とされ、上面から見たときに前記第1導体小片と前記第2導体小片は部分的に重なるように配置されている請求項1または2に記載のコモンモード電流抑制フィルタ。
A plurality of second conductor pieces are periodically arranged on the third conductor layer of the printed circuit board between the first conductor layer and the second conductor layer of the printed circuit board,
Each of the second conductor pieces and the ground plane are electrically interconnected by a plurality of second pleated conductor posts,
Each of the second pleated conductor columns includes a second columnar conductor extending between the third conductor layer and the second conductor layer of the printed circuit board, and a second columnar conductor attached to the second columnar conductor. 2 pleated conductors,
The thickness of the second fold conductor is at least twice the skin depth in a desired band gap frequency band, and the first conductor piece and the second conductor piece partially overlap when viewed from above . The common mode current suppression filter according to claim 1 or 2, wherein
前記第1ヒダ付き導体柱の前記第1ヒダ導体が、対応する前記第1柱状導体を中心とする且つ所定の半径を持つ円を包含するような平面形状を有していると共に、隣接する他の前記第1ヒダ導体とは重ならないように配置されている請求項1〜3のいずれか1項に記載のコモンモード電流抑制フィルタ。
The first crease conductor of the first crease conductor column has a planar shape including a circle centered on the corresponding first columnar conductor and having a predetermined radius, and is adjacent to each other. The common mode current suppression filter according to claim 1, wherein the common mode current suppression filter is disposed so as not to overlap the first fold conductor.
互いに隣接する前記第1導体小片が、互いに噛み合った形態で配置されている請求項1〜4のいずれか1項に記載のコモンモード電流抑制フィルタ。
The common mode current suppression filter according to any one of claims 1 to 4, wherein the first conductor pieces adjacent to each other are arranged in mesh with each other.
前記第1導体小片と前記第1ヒダ付き導体柱が、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置されている請求項1〜5のいずれか1項に記載のコモンモード電流抑制フィルタ。
The first conductor piece and the first pleated conductor column are periodically arranged on a plurality of concentric circles or concentric arcs centered on the connector or in the vicinity thereof, along the radius of the concentric circles or concentric arcs. The common mode current suppression filter according to any one of claims 1 to 5.
前記第2導体小片と前記第2ヒダ付き導体柱も、前記コネクタまたはその近傍に中心を置く複数の同心円上または同心円弧上に、それら同心円または同心円弧の動径に沿って周期的に配置されている請求項に記載のコモンモード電流抑制フィルタ。
The second conductor piece and the second pleated conductor column are also periodically arranged on a plurality of concentric circles or concentric arcs centered on the connector or in the vicinity thereof, along the radius of the concentric circles or concentric arcs. The common mode current suppression filter according to claim 3 .
前記第1導体小片の各々が、隣接する他の前記第1導体小片と接する辺の長さが略等し
くされている請求項1〜7のいずれか1項に記載のコモンモード電流抑制フィルタ。
The common mode current suppression filter according to any one of claims 1 to 7, wherein each of the first conductor pieces has a substantially equal side length in contact with the other adjacent first conductor piece.
前記プリント回路基板の誘電体板が、絶縁性の磁性材料を用いて形成されている請求項
1〜8のいずれか1項に記載のコモンモード電流抑制フィルタ。
The common mode current suppression filter according to claim 1, wherein the dielectric plate of the printed circuit board is formed using an insulating magnetic material.
JP2007274321A 2007-10-22 2007-10-22 Common mode current suppression filter using EBG material Expired - Fee Related JP5012407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007274321A JP5012407B2 (en) 2007-10-22 2007-10-22 Common mode current suppression filter using EBG material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274321A JP5012407B2 (en) 2007-10-22 2007-10-22 Common mode current suppression filter using EBG material

Publications (2)

Publication Number Publication Date
JP2009105575A JP2009105575A (en) 2009-05-14
JP5012407B2 true JP5012407B2 (en) 2012-08-29

Family

ID=40706869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274321A Expired - Fee Related JP5012407B2 (en) 2007-10-22 2007-10-22 Common mode current suppression filter using EBG material

Country Status (1)

Country Link
JP (1) JP5012407B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162677B2 (en) 2010-02-26 2013-03-13 株式会社エヌ・ティ・ティ・ドコモ Device having a mushroom structure
JP5650172B2 (en) * 2010-02-26 2015-01-07 株式会社Nttドコモ Reflect array having reflective elements
WO2011111297A1 (en) * 2010-03-08 2011-09-15 日本電気株式会社 Structure, wiring substrate, and method for producing wiring substrate
US8842055B2 (en) * 2011-05-26 2014-09-23 Texas Instruments Incorporated High impedance surface
JP6168943B2 (en) 2013-09-20 2017-07-26 株式会社東芝 EBG structure, semiconductor device and circuit board
CN105981487B (en) 2014-02-12 2019-01-11 株式会社村田制作所 Electronic component is used in noise reduction
JP6187606B2 (en) 2014-02-12 2017-08-30 株式会社村田製作所 Printed board
US10978780B2 (en) * 2018-01-24 2021-04-13 Samsung Electro-Mechanics Co., Ltd. Antenna apparatus and antenna module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384797B1 (en) * 2000-08-01 2002-05-07 Hrl Laboratories, Llc Reconfigurable antenna for multiple band, beam-switching operation
JP2004022587A (en) * 2002-06-12 2004-01-22 Denso Corp Cabinet
GB0221421D0 (en) * 2002-09-14 2002-10-23 Bae Systems Plc Periodic electromagnetic structure
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
JP2006253929A (en) * 2005-03-09 2006-09-21 Mitsubishi Electric Corp Ebg material
JP2007166115A (en) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd Antenna device
JP2007228222A (en) * 2006-02-23 2007-09-06 Mitsubishi Electric Corp Ebg material

Also Published As

Publication number Publication date
JP2009105575A (en) 2009-05-14

Similar Documents

Publication Publication Date Title
JP5012407B2 (en) Common mode current suppression filter using EBG material
JP5550100B2 (en) Electromagnetic bandgap element, antenna and filter using the same
JP5019033B2 (en) Common mode current suppression EBG filter
JP5516407B2 (en) Structure, antenna, communication device, and electronic component
TWI656543B (en) Electronic parts
JP5931851B2 (en) Circuit board having noise suppression structure
US8873246B2 (en) Electronic device, wiring board, and method of shielding noise
JP5725013B2 (en) Structure, wiring board, and method of manufacturing wiring board
JP5733303B2 (en) Wiring board and electronic device
JP6168943B2 (en) EBG structure, semiconductor device and circuit board
US20190350090A1 (en) Interposer substrate, circuit module, and interposer substrate manufacturing method
JP6512837B2 (en) Electronic circuit and structure
JP5660123B2 (en) Structure, wiring board, and method of manufacturing wiring board
JP5356520B2 (en) Wiring board, filter device and portable device
JP6687105B2 (en) Electronic parts
US20150054713A1 (en) Electromagnetic band gap element, electronic circuit,and conductor structure
JPWO2017110993A1 (en) High frequency module
US10389330B2 (en) Electronic component
JP5556162B2 (en) Electronic device and noise suppression method
JP2009224567A (en) Structure, printed circuit board
JP4260243B2 (en) Laminated printed wiring board
JP5951156B2 (en) Surface mount high frequency circuit
JP5660124B2 (en) Structure and wiring board
JP2012257084A (en) Ebg structure and printed board
JP2004200826A (en) Distributed constant filter element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees