JP5012404B2 - Synchronous rectification type DC-DC converter - Google Patents

Synchronous rectification type DC-DC converter Download PDF

Info

Publication number
JP5012404B2
JP5012404B2 JP2007273176A JP2007273176A JP5012404B2 JP 5012404 B2 JP5012404 B2 JP 5012404B2 JP 2007273176 A JP2007273176 A JP 2007273176A JP 2007273176 A JP2007273176 A JP 2007273176A JP 5012404 B2 JP5012404 B2 JP 5012404B2
Authority
JP
Japan
Prior art keywords
side synchronous
switch element
rectifying
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007273176A
Other languages
Japanese (ja)
Other versions
JP2009106012A (en
Inventor
匡彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007273176A priority Critical patent/JP5012404B2/en
Publication of JP2009106012A publication Critical patent/JP2009106012A/en
Application granted granted Critical
Publication of JP5012404B2 publication Critical patent/JP5012404B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00Technologies relating to chemical industry
    • Y02P20/50Improvements relating to the production of bulk chemicals
    • Y02P20/52Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、トランスの1次巻線に主スイッチ素子を接続し、トランスの2次巻線に整流スイッチ素子と転流スイッチ素子とを備えてなる同期整流型DC−DCコンバータに関するものである。   The present invention relates to a synchronous rectification type DC-DC converter in which a main switch element is connected to a primary winding of a transformer, and a rectification switch element and a commutation switch element are provided in a secondary winding of the transformer.

例えば光ファイバーの送受信装置や携帯電話の基地局、PCサーバといった情報通信機器用の電源装置においては、通常、複数の負荷が稼動しているため、装置全体として見た時の負荷変動が大きく、しかも負荷が急変した場合でも高い応答性が求められる。そのため、フォトカプラを用いたフィードバック制御では、出力電圧の安定性や応答性に問題があった。   For example, in a power supply device for information communication equipment such as an optical fiber transmission / reception device, a mobile phone base station, or a PC server, normally, a plurality of loads are operating, so that the load fluctuation when viewed as a whole device is large. High responsiveness is required even when the load changes suddenly. For this reason, feedback control using a photocoupler has problems in output voltage stability and responsiveness.

また、特に情報通信機器の電源では、近年消費電力低減のために電源電圧は低下する一方で、電流は一時的に10〜30A程度を必要とするという特殊な要求がなされている。   In particular, in the power supply of information communication equipment, in recent years, there has been a special request that the power supply voltage temporarily decreases to reduce power consumption, while the current temporarily requires about 10 to 30 A.

フォワード型の同期整流型DC−DCコンバータは上記の要求に適するコンバータの一つであり、従来、例えば特許文献1が開示されている。
ここで、特許文献1に示されている同期整流型DC−DCコンバータの構成を図1を基に説明する。
The forward type synchronous rectification type DC-DC converter is one of the converters suitable for the above requirements, and for example, Patent Document 1 has been disclosed.
Here, the configuration of the synchronous rectification type DC-DC converter disclosed in Patent Document 1 will be described with reference to FIG.

図1に示す回路では、一般的に「自己駆動型」と呼ばれる同期整流回路を構成している。「自己駆動型」の同期整流回路は、トランスに励起される電圧によって、直接同期整流素子のオン/オフがなされる回路である。   The circuit shown in FIG. 1 constitutes a synchronous rectifier circuit generally called “self-driven type”. The “self-driven type” synchronous rectifier circuit is a circuit in which a synchronous rectifier element is directly turned on / off by a voltage excited by a transformer.

図1において、1次側のスイッチ素子4がオンの時にトランス5の2次側に上方向の電圧が励起され、その励起電圧によって整流側同期整流素子6がオンする。1次側のスイッチ素子4がオフすると、トランス5の2次側に下方向の電圧が励起され、これがダイオード8を通って転流側同期整流素子7に印加されて転流側同期整流素子7がオンする。(同時に整流側同期整流素子6はオフする。)
このようにして、トランス5に励起される電圧で直接同期整流素子をオン/オフさせる。
特開2005−80342号公報
In FIG. 1, when the primary side switch element 4 is on, an upward voltage is excited on the secondary side of the transformer 5, and the rectifying side synchronous rectifier element 6 is turned on by the excitation voltage. When the primary side switching element 4 is turned off, a downward voltage is excited on the secondary side of the transformer 5, and this voltage is applied to the commutation side synchronous rectification element 7 through the diode 8 to be commutated side synchronous rectification element 7. Turns on. (At the same time, the rectification side synchronous rectification element 6 is turned off.)
In this way, the synchronous rectifier is directly turned on / off with the voltage excited by the transformer 5.
Japanese Patent Laying-Open No. 2005-80342

前述のように、図1においてトランス5に励起される電圧を直接同期整流素子のオン/オフに使う自己駆動型では次のような大きな問題がある。   As described above, the self-driving type that directly uses the voltage excited by the transformer 5 in FIG. 1 to turn on / off the synchronous rectifier element has the following major problems.

このような構成のDC−DCコンバータの総合出力電流容量を大きくするために、共通の負荷に対して複数のDC−DCコンバータを並列接続した場合に、図1に示したコンバータ自体が停止している時、すなわち1次側のスイッチ素子4が定常的にオフ状態である時に、他のコンバータから出力された電圧が出力端子25から逆に入力される。その状態では、出力端子25→インダクタ20→整流側同期整流素子6のゲートというルートで電圧が印加され、整流側同期整流素子6がオンしてしまい、1次側は動作していないにもかかわらず2次側だけで勝手に自励発振(自由共振)を始める、という現象が生じる。   In order to increase the total output current capacity of the DC-DC converter having such a configuration, when a plurality of DC-DC converters are connected in parallel to a common load, the converter itself shown in FIG. In other words, when the primary side switching element 4 is constantly in the OFF state, the voltage output from the other converter is input from the output terminal 25 in reverse. In this state, a voltage is applied by the route of the output terminal 25 → the inductor 20 → the gate of the rectifying side synchronous rectifying element 6 and the rectifying side synchronous rectifying element 6 is turned on, although the primary side is not operating. A phenomenon occurs in which self-excited oscillation (free resonance) starts without permission on the secondary side.

上記自励発振が起こると、必要に応じて1次側のスイッチ素子4をオンさせて電源装置を起動しようとしても、2次側が既に共振しているため、正常に起動しないといった不具合が生じる。   When the self-excited oscillation occurs, even if the primary side switch element 4 is turned on as required to start the power supply device, the secondary side has already resonated and thus does not start normally.

また、自励発振によって、整流側同期整流素子のゲート,ドレイン、および主スイッチ素子のドレインに対して過電圧が印加されてコンバータが破壊するおそれが生じる。   In addition, due to self-excited oscillation, an overvoltage may be applied to the gate and drain of the rectifying side synchronous rectifying element and the drain of the main switch element, and the converter may be destroyed.

そこで、この発明の目的は、1次側の動作を停止させた際に、出力端子から入力される外部電圧等による自励発振動作を抑止して回路の破壊を防止し、1次側の起動時および起動後に正常に動作する同期整流型DC−DCコンバータを提供することにある。   Accordingly, an object of the present invention is to suppress the self-excited oscillation operation due to an external voltage or the like input from the output terminal when the primary side operation is stopped, thereby preventing the breakdown of the circuit and starting the primary side. It is an object of the present invention to provide a synchronous rectification type DC-DC converter that operates normally at the time and after startup.

前記課題を解消するために、この発明は、1次側の動作を停止させた際に、転流側同期整流素子のオフと同時に、整流側同期整流素子も強制的にオフさせることで、出力端子から入力される外部電圧等による自励発振を防止する。   In order to solve the above-mentioned problem, the present invention outputs the output by forcibly turning off the rectifying side synchronous rectifying element simultaneously with the turning off of the commutating side synchronous rectifying element when the primary side operation is stopped. Prevents self-excited oscillation due to external voltage input from the terminal.

[1]具体的には、少なくとも1次巻線(n1)および2次巻線(n2)を備えたトランス(T1)と、
該トランス(T1)の1次巻線(n1)に直列接続された主スイッチ素子(Q1)と、
前記トランス(T1)の2次巻線(n2)に対して直列接続されたチョークコイル(L1)と、
出力部に対して並列接続された平滑コンデンサ(C2)と、
前記トランス(T1)の2次巻線(n2)に対して直列接続され、前記主スイッチ素子(Q1)のオン・オフに同期してオン・オフする整流側同期整流素子(Q2)と、
前記出力部に対して並列接続され、前記主スイッチ素子(Q1)のオン・オフに同期して反転したタイミングでオン・オフすることで、前記チョークコイル(L1)の励磁エネルギーの放出経路を形成する転流側同期整流素子(Q3)と、
前記主スイッチ素子(Q1)のスイッチング制御を行うパルス信号発生回路(31)と、
前記パルス信号発生回路(31)が前記主スイッチ素子(Q1)に対して出力するオンタイミング信号を、絶縁状態で2次側へ伝達するためのタイミング信号伝達手段と、
を備えた同期整流型DC−DCコンバータにおいて、
前記転流側同期整流素子(Q3)のゲート電圧が一定時間以上継続して所定の閾値より大きいことを検出する時定数回路を備えるとともに、当該時定数回路が定める時間の経過後の前記転流側同期整流素子(Q3)のゲート−ソース間に蓄積された電荷の放電によって前記転流側同期整流素子(Q3)をターンオフさせるターンオフ回路と、
前記ターンオフ回路の動作に同期して、前記整流側同期整流素子(Q2)のゲートバイアス電圧を所定の閾値未満になるように制限するゲートバイアス電圧制限回路を設けたことを特徴とする。
[1] Specifically, a transformer (T1) including at least a primary winding (n1) and a secondary winding (n2);
A main switch element (Q1) connected in series to the primary winding (n1) of the transformer (T1);
A choke coil (L1) connected in series to the secondary winding (n2) of the transformer (T1);
A smoothing capacitor (C2) connected in parallel to the output unit;
A rectifying side synchronous rectification element (Q2) connected in series to the secondary winding (n2) of the transformer (T1) and turned on / off in synchronization with the on / off of the main switch element (Q1);
An excitation energy discharge path of the choke coil (L1) is formed by being connected in parallel to the output unit and turning on / off at a timing inverted in synchronization with the on / off of the main switch element (Q1). A commutation side synchronous rectifier element (Q3),
A pulse signal generation circuit (31) for performing switching control of the main switch element (Q1);
Timing signal transmission means for transmitting an on-timing signal output from the pulse signal generation circuit (31) to the main switch element (Q1) to the secondary side in an insulated state;
In the synchronous rectification type DC-DC converter provided with
A time constant circuit for detecting that the gate voltage of the commutation side synchronous rectifier element (Q3) continuously exceeds a predetermined threshold for a predetermined time or more, and the commutation after the elapse of time determined by the time constant circuit. A turn-off circuit for turning off the commutation side synchronous rectification element (Q3) by discharging electric charge accumulated between the gate and source of the side synchronous rectification element (Q3);
A gate bias voltage limiting circuit is provided for limiting the gate bias voltage of the rectifying side synchronous rectifying element (Q2) to be less than a predetermined threshold in synchronization with the operation of the turn-off circuit.

この構成により、自己駆動型同期整流回路を備えたフォワード型DC−DCコンバータでありながら、コンバータ停止後に出力端子から印加される電圧によって2次側回路が自励発振するのを防止できる。   With this configuration, although it is a forward DC-DC converter including a self-driven synchronous rectifier circuit, it is possible to prevent the secondary side circuit from self-oscillating due to the voltage applied from the output terminal after the converter is stopped.

[2]また、前記ゲートバイアス電圧制限回路は、前記整流側同期整流素子(Q2)のゲート端子にソース端子が接続され、前記2次巻線(n2)の一端にドレイン端子が接続された第2のスイッチ素子(Q6)を少なくとも備え、前記ターンオフ回路に同期して、前記第2のスイッチ素子(Q6)のゲート−ソース間の電荷が放電される構成とする。   [2] In the gate bias voltage limiting circuit, a source terminal is connected to the gate terminal of the rectifying side synchronous rectifier element (Q2), and a drain terminal is connected to one end of the secondary winding (n2). The second switch element (Q6) is provided at least, and the gate-source charge of the second switch element (Q6) is discharged in synchronization with the turn-off circuit.

[3]また、前記第2のスイッチ素子(Q6)のゲート端子と、前記整流側同期整流素子(Q2)のソース端子との間に、前記第2のスイッチ素子(Q6)のゲート端子側がカソードとなるように定電圧ダイオード(ZD1)が接続され、該定電圧ダイオード(ZD1)のカソードには、定常動作時に前記転流側同期整流素子(Q3)をターンオフさせる際の放電路が接続されている構成とする。   [3] The gate terminal side of the second switch element (Q6) is a cathode between the gate terminal of the second switch element (Q6) and the source terminal of the rectifier side synchronous rectifier element (Q2). A constant voltage diode (ZD1) is connected so as to become, and a discharge path for turning off the commutation side synchronous rectifier element (Q3) during steady operation is connected to the cathode of the constant voltage diode (ZD1). The configuration is as follows.

この構成により、第2のスイッチ素子(Q6)のゲート電圧が上記定電圧ダイオード(ZD1)によってクランプされることによって、第2のスイッチ素子(Q6)のドレイン−ソース間にかかる電圧を一定にすることができ、入力電圧の増大による過電圧や、トランスのリーケージインダクタンスによるスパイク電圧から、整流側同期整流素子(Q2)のゲートを保護(破壊防止)できる。   With this configuration, the gate voltage of the second switch element (Q6) is clamped by the constant voltage diode (ZD1), so that the voltage applied between the drain and source of the second switch element (Q6) is made constant. Therefore, the gate of the rectifying side synchronous rectifier element (Q2) can be protected (prevented from destruction) from an overvoltage caused by an increase in input voltage or a spike voltage caused by a leakage inductance of the transformer.

[4]また、前記ゲートバイアス電圧制限回路は、前記トランス(T1)の2次巻線(n2)の一端と、前記整流側同期整流素子(Q2)のゲート端子との間に接続された第1のコンデンサ(C5)と、前記整流側同期整流素子(Q2)のゲート端子と前記第1のコンデンサ(C5)の接続点と、前記ターンオフ回路との間に接続された第3のダイオード(D5)と、前記第3のダイオード(D5)のカソードと、前記整流側同期整流素子(Q2)のソース端子との間に接続された第2のコンデンサ(C4)と、を少なくとも備える。   [4] The gate bias voltage limiting circuit is connected between one end of the secondary winding (n2) of the transformer (T1) and the gate terminal of the rectifying side synchronous rectifying element (Q2). A third capacitor (D5) connected between the first capacitor (C5), a connection point between the gate terminal of the rectifying side synchronous rectifier (Q2) and the first capacitor (C5), and the turn-off circuit. And a second capacitor (C4) connected between the cathode of the third diode (D5) and the source terminal of the rectifying side synchronous rectifier (Q2).

この構成により、1次側の動作停止時に整流側同期整流素子(Q2)を確実にオフ状態に保つことができる。しかも、トランス(T1)の2次巻線(n2)の一端と整流側同期整流素子(Q2)のゲート端子との間にコンデンサ(C5)を接続したことにより、トランス(T1)の2次コイル(n2)に発生する電圧が、整流側同期整流素子(Q2)の最適なゲート駆動電圧より高い場合、コンデンサ(C5)と整流側同期整流素子(Q2)の入力容量との容量比を、ゲート駆動電圧が最適値になるように調整すると、コンデンサ直列接続によって容量が等価的に低減し、整流側同期整流素子(Q2)の駆動損失を低減できる、という効果を奏する。   With this configuration, the rectifying side synchronous rectifying element (Q2) can be reliably kept off when the primary side operation is stopped. In addition, since the capacitor (C5) is connected between one end of the secondary winding (n2) of the transformer (T1) and the gate terminal of the rectifying side synchronous rectifying element (Q2), the secondary coil of the transformer (T1) When the voltage generated at (n2) is higher than the optimum gate drive voltage of the rectifying side synchronous rectifying element (Q2), the capacitance ratio between the capacitor (C5) and the input capacity of the rectifying side synchronous rectifying element (Q2) When the drive voltage is adjusted to an optimum value, the capacitance is equivalently reduced by the capacitor series connection, and the drive loss of the rectifying side synchronous rectifier element (Q2) can be reduced.

[5]また、前記時定数回路は、前記転流側同期整流素子(Q3)のゲート端子とソース端子との間に接続され、かつ前記転流側同期整流素子(Q3)のゲート端子とソース端子との間の導通をオン・オフする第3のスイッチ素子(Q5)の制御端子に前記時定数回路を接続する。   [5] The time constant circuit is connected between the gate terminal and the source terminal of the commutation side synchronous rectification element (Q3), and the gate terminal and the source of the commutation side synchronous rectification element (Q3). The time constant circuit is connected to the control terminal of the third switch element (Q5) for turning on / off the conduction with the terminal.

[6]また、前記時定数回路は、少なくとも1つの抵抗および少なくとも1つのコンデンサからなるCR時定数回路であって、前記少なくとも1つの抵抗および少なくとも1つのコンデンサのいずれかの接続点が、第3のスイッチ素子(Q5)の制御端子に接続されたものとする。   [6] The time constant circuit is a CR time constant circuit including at least one resistor and at least one capacitor, and a connection point of the at least one resistor and at least one capacitor is a third point. It is assumed that it is connected to the control terminal of the switch element (Q5).

この[5][6]の構成により、定常動作時には時定数動作しないため、定常動作時における無駄な電力消費がなく、回路効率が向上する。   With the configurations [5] and [6], since the time constant operation is not performed during the steady operation, there is no wasteful power consumption during the steady operation and the circuit efficiency is improved.

[7]また、前記CR時定数回路の前記抵抗と前記コンデンサとの接続点と、前記転流側同期整流素子(Q3)のゲート端子との間に、逆流防止ダイオード(D3)を前記転流側同期整流素子(Q3)のゲート端子側をカソードにして接続する。   [7] Further, a backflow prevention diode (D3) is connected between the connection point of the resistor and the capacitor of the CR time constant circuit and the gate terminal of the commutation side synchronous rectifier (Q3). The side synchronous rectifier element (Q3) is connected using the gate terminal side as a cathode.

この構成により、転流側同期整流素子(Q3)のゲート・ソース間電荷の充電時に時定数回路のコンデンサの電荷が放電され、常に安定した時定数動作が行われる。   With this configuration, when the gate-source charge of the commutation side synchronous rectifier element (Q3) is charged, the charge of the capacitor of the time constant circuit is discharged, and a stable time constant operation is always performed.

[8]また、前記トランス(T1)は補助巻線(n3)を備え、該補助巻線(n3)の一端は前記転流側同期整流素子(Q3)のゲート端子に接続され、他端は第1のスイッチ素子(Q4)を介して前記転流側同期整流素子(Q3)のソース端子に接続されていて、該第1のスイッチ素子(Q4)の制御端子に前記タイミング信号伝達手段からの信号が印加されるように構成されている。   [8] The transformer (T1) includes an auxiliary winding (n3), one end of the auxiliary winding (n3) is connected to the gate terminal of the commutation side synchronous rectifier (Q3), and the other end is It is connected to the source terminal of the commutation side synchronous rectifier element (Q3) via the first switch element (Q4), and the control terminal of the first switch element (Q4) is supplied from the timing signal transmission means. A signal is applied.

この構成により、転流側同期整流器がほぼ最適なタイミングでオンオフ駆動される事で、高効率な電力変換動作が可能になる、という特有の効果を奏する。すなわち、転流側同期整流器のオフタイミングが早すぎる事で寄生ダイオードが導通して導通損失が増加する事や、転流側同期整流器のオフタイミングが遅すぎる事で短絡電流が流れる動作が回避できる。   With this configuration, the commutation-side synchronous rectifier is turned on and off at an almost optimal timing, so that it has a unique effect that a highly efficient power conversion operation is possible. That is, when the off-timing of the commutation-side synchronous rectifier is too early, the parasitic diode becomes conductive and conduction loss increases, and the operation when the short-circuit current flows when the off-timing of the commutation-side synchronous rectifier is too late can be avoided. .

[9]また、前記タイミング信号伝達手段は、前記パルス信号発生回路(31)から出力されるパルス信号を2次側に伝達するパルストランスとする。   [9] The timing signal transmission means is a pulse transformer that transmits the pulse signal output from the pulse signal generation circuit (31) to the secondary side.

この構成により、小型で低コストな同期整流型DC−DCコンバータが構成できる。   With this configuration, a small and low-cost synchronous rectification type DC-DC converter can be configured.

自己駆動型の同期整流素子を用いたフォワードコンバータにおいて、1次側の動作を停止させた際に、転流側同期整流素子のオフと同時に、整流側同期整流素子も強制的にオフさせることで、出力端子から入力される外部電圧等による自由共振を防止することができる。   In a forward converter using a self-driven synchronous rectification element, when the primary side operation is stopped, the rectification side synchronous rectification element is forcibly turned off at the same time as the commutation side synchronous rectification element is turned off. Thus, free resonance due to an external voltage or the like input from the output terminal can be prevented.

《第1の実施形態》
図2は第1の実施形態に係る同期整流型DC−DCコンバータの回路図である。また図3はその各部の電圧波形図である。
<< First Embodiment >>
FIG. 2 is a circuit diagram of the synchronous rectification type DC-DC converter according to the first embodiment. FIG. 3 is a voltage waveform diagram of each part.

図2において、この同期整流型DC−DCコンバータ101は、トランスT1の1次巻線n1に主スイッチ素子Q1を直列に接続し、この直列回路に入力端子(+Vin・−Vin)から入力される電圧を印加するように構成し、入力端子(+Vin・−Vin)の間にコンデンサC1を接続している。第1のトランスT1の2次巻線n2に、主スイッチ素子Q1のオン・オフに同期してオン・オフする整流側同期整流素子Q2、およびQ1のオン・オフに同期してオフ・オンする転流側同期整流素子Q3、チョークコイルL1および平滑コンデンサC2を含む同期整流回路を接続している。   In FIG. 2, a synchronous rectification type DC-DC converter 101 has a main switch element Q1 connected in series to a primary winding n1 of a transformer T1, and this series circuit is input from an input terminal (+ Vin · −Vin). A voltage is applied, and a capacitor C1 is connected between the input terminals (+ Vin · −Vin). The secondary winding n2 of the first transformer T1 is turned on / off in synchronization with the on / off of the rectifying side synchronous rectification element Q2 that is turned on / off in synchronization with the on / off of the main switching element Q1. A synchronous rectifier circuit including a commutation side synchronous rectifier element Q3, a choke coil L1, and a smoothing capacitor C2 is connected.

第1のトランスT1の補助巻線n3の一端は主スイッチ素子Q1のオンタイミングで瞬間的にオンする第1のスイッチ素子Q4を介して転流側同期整流素子Q3の低圧側端子に接続し、他端は転流側同期整流素子Q3の制御端子に接続している。   One end of the auxiliary winding n3 of the first transformer T1 is connected to the low-voltage side terminal of the commutation side synchronous rectifier element Q3 via the first switch element Q4 that is instantaneously turned on at the ON timing of the main switch element Q1. The other end is connected to the control terminal of commutation side synchronous rectification element Q3.

転流側同期整流素子Q3の制御端子には第1のダイオードD4のアノードを接続し、この第1のダイオードD4のカソードと低圧端子との間に、電圧印加から一定時間後に導通する、時定数回路TCを有するターンオフ回路SWを設けている。   The control terminal of the commutation side synchronous rectification element Q3 is connected to the anode of the first diode D4, and is electrically connected between the cathode of the first diode D4 and the low voltage terminal after a certain time from voltage application. A turn-off circuit SW having a circuit TC is provided.

パルストランスである第2のトランスT2の2次巻線の一端は転流側同期整流素子Q3の低圧側端子に接続し、他端は第1のスイッチ素子Q4の制御端子に接続している。   One end of the secondary winding of the second transformer T2, which is a pulse transformer, is connected to the low voltage side terminal of the commutation side synchronous rectifier element Q3, and the other end is connected to the control terminal of the first switch element Q4.

整流側同期整流素子Q2の制御端子には、整流側同期整流素子Q2の制御端子の電位を一定電位にクランプする、第2のスイッチ素子Q6を含むクランプ回路CCを接続している。   A clamp circuit CC including a second switch element Q6 that clamps the potential of the control terminal of the rectifying side synchronous rectifying element Q2 to a constant potential is connected to the control terminal of the rectifying side synchronous rectifying element Q2.

第2のスイッチ素子Q6の制御端子とターンオフ回路SWとの間には、第2のスイッチ素子Q6の制御端子に蓄積された電荷を放電する放電路としてのダイオードD5を設けている。   Between the control terminal of the second switch element Q6 and the turn-off circuit SW, a diode D5 is provided as a discharge path for discharging the charge accumulated in the control terminal of the second switch element Q6.

パルス信号発生回路31は、主スイッチ駆動信号出力端子OUT、フィードバック端子FB、グランド端子GNDを備え、第2のトランスT2の1次巻線を介して主スイッチ素子Q1のゲートに対して駆動パルスを与える。この例では、第2のトランスT2の1次巻線にはリセットダイオードD1を接続していて、第2のトランスT2の2次巻線に、Q1のオンの立ち上がりタイミングにのみパルスが発生するように構成している。   The pulse signal generation circuit 31 includes a main switch drive signal output terminal OUT, a feedback terminal FB, and a ground terminal GND, and sends a drive pulse to the gate of the main switch element Q1 through the primary winding of the second transformer T2. give. In this example, a reset diode D1 is connected to the primary winding of the second transformer T2, and a pulse is generated only at the rising timing of Q1 on the secondary winding of the second transformer T2. It is configured.

パルス信号発生回路31は、出力端子(+Vout・−Vout)間に接続した抵抗R3,R4からなる分圧回路の出力電圧を検出して、出力電圧が所定値を保つように主スイッチ素子Q1のゲートに与えるパルス信号のオンデューティ比を制御する。   The pulse signal generation circuit 31 detects the output voltage of the voltage dividing circuit composed of the resistors R3 and R4 connected between the output terminals (+ Vout · −Vout), and maintains the predetermined value of the main switch element Q1. Controls the on-duty ratio of the pulse signal applied to the gate.

上記時定数回路TCは抵抗R1,R2,コンデンサC3からなり、ターンオフ回路SWはこの時定数回路TC、第3のスイッチ素子Q5、およびダイオードD3から構成している。   The time constant circuit TC includes resistors R1, R2 and a capacitor C3, and the turn-off circuit SW includes the time constant circuit TC, the third switch element Q5, and a diode D3.

上記クランプ回路CCは、抵抗R5、ツェナーダイオードZD1、コンデンサC4、および第2のスイッチ素子Q6によって構成していて、整流側同期整流素子Q2のゲート電圧をクランプする。   The clamp circuit CC includes a resistor R5, a Zener diode ZD1, a capacitor C4, and a second switch element Q6, and clamps the gate voltage of the rectifying side synchronous rectifier element Q2.

図2に示した同期整流型DC−DCコンバータの動作は次のとおりである。
先ず、定常動作では、+Vinと−Vinとの間に直流電力が入力され、入力フィルタのコンデンサC1で平滑される。主スイッチ素子Q1はパルス信号発生回路31のOUT端子から出力される方形波信号でスイッチングされ、前記直流電力を交流電力に変換する。前記交流電力は第1のトランスT1の1次巻線n1から2次巻線n2に伝送され、整流側同期整流素子Q2と転流側同期整流素子Q3で整流され、チョークコイルL1とコンデンサC2の出力フィルタで平滑されて、直流電力として+Voutと−Vout間から出力される。
The operation of the synchronous rectification type DC-DC converter shown in FIG. 2 is as follows.
First, in steady operation, DC power is input between + Vin and -Vin, and is smoothed by the capacitor C1 of the input filter. The main switch element Q1 is switched by a square wave signal output from the OUT terminal of the pulse signal generation circuit 31, and converts the DC power into AC power. The AC power is transmitted from the primary winding n1 of the first transformer T1 to the secondary winding n2, rectified by the rectifying side synchronous rectifying element Q2 and the commutating side synchronous rectifying element Q3, and the choke coil L1 and the capacitor C2 It is smoothed by the output filter, and is output as a DC power between + Vout and -Vout.

出力電圧は抵抗R3,R4で分圧されてパルス信号発生回路31のFB端子に入力されてフィードバックされ、パルス信号発生回路31がフィードバックに基づいて方形波信号をPWM制御してコンバータの出力電圧を安定化する。パルス信号発生回路31のOUT端子から出力する方形波信号を、第2のトランスT2の1次巻線を経由して主スイッチ素子Q1のゲートに加えると、第2のトランスT2の1次巻線には主スイッチ素子のオンタイミングとほぼ同期したパルス信号が形成され、第2のトランスT2で1次側から2次側へ伝送される。整流側同期整流素子Q2は、第1のトランスT1に誘起される電圧の変化を利用してゲートを充放電する自己駆動型の回路を構成していて、Q2のゲートに対して直列にQ6を接続している。   The output voltage is divided by resistors R3 and R4, input to the FB terminal of the pulse signal generation circuit 31 and fed back, and the pulse signal generation circuit 31 performs PWM control on the square wave signal based on the feedback to thereby convert the output voltage of the converter. Stabilize. When a square wave signal output from the OUT terminal of the pulse signal generation circuit 31 is applied to the gate of the main switch element Q1 via the primary winding of the second transformer T2, the primary winding of the second transformer T2 Is formed with a pulse signal substantially synchronized with the ON timing of the main switch element, and is transmitted from the primary side to the secondary side by the second transformer T2. The rectifying side synchronous rectifying element Q2 constitutes a self-driven circuit that charges and discharges the gate using a change in voltage induced in the first transformer T1, and Q6 is connected in series to the gate of Q2. Connected.

定常動作におけるQ6のゲート電圧は、第1のトランスの補助巻線n3に誘起されるリセット電圧が、ダイオードD4、抵抗R5を通して充電され、コンデンサC4の平滑作用でツェナーダイオードZD1のツェナー電圧となり、ほぼ安定している。ツェナーダイオードZD1のツェナー電圧をVz、Q6のスレショルド電圧をVgsとすると、整流側同期整流素子Q2のゲート駆動電圧は、(Vz−Vgs)でクランプされる。   The gate voltage of Q6 in the steady operation is that the reset voltage induced in the auxiliary winding n3 of the first transformer is charged through the diode D4 and the resistor R5, and becomes the Zener voltage of the Zener diode ZD1 by the smoothing action of the capacitor C4. stable. When the Zener voltage of the Zener diode ZD1 is Vz and the threshold voltage of Q6 is Vgs, the gate drive voltage of the rectifying side synchronous rectifier element Q2 is clamped at (Vz−Vgs).

転流側同期整流素子Q3のゲートは、主スイッチ素子Q1のオフ直後に第1のトランスT1の補助巻線n3に生じるリセット電圧によって充電され、主スイッチ素子Q1のオンタイミングに第2のトランスT2のパルス信号を第1のスイッチ素子Q4へ印加することで放電される。これにより、転流側同期整流素子Q3は主スイッチ素子Q1に対してほぼ反転して駆動される。   The gate of the commutation side synchronous rectifier element Q3 is charged by a reset voltage generated in the auxiliary winding n3 of the first transformer T1 immediately after the main switch element Q1 is turned off, and the second transformer T2 is turned on when the main switch element Q1 is turned on. Is applied to the first switch element Q4 to discharge. As a result, the commutation side synchronous rectification element Q3 is driven in a substantially inverted manner with respect to the main switch element Q1.

入力電圧が低下すると、または外部から停止信号が入力されると、図3(a)に示すように、主スイッチ素子Q1のスイッチング動作が停止する。主スイッチ素子Q1が停止すると、図3(e)に示すように、第1のスイッチ素子Q4に対するパルス信号もなくなる。   When the input voltage decreases or a stop signal is input from the outside, the switching operation of the main switch element Q1 stops as shown in FIG. When the main switch element Q1 stops, there is no pulse signal for the first switch element Q4 as shown in FIG.

図3(c)に示すように、主スイッチ素子Q1のスイッチング動作停止の直後にトランスT1の補助巻線n3に生じたリセット電圧で転流側同期整流素子Q3のゲートが充電されてオン状態になる。時定数回路TCの時定数(t4〜t6)は、定常動作におけるオフ期間(t2〜t3、t4〜t5)より長く設定しているので、定常動作では第3のスイッチ素子Q5はオフ状態を維持するが、スイッチング動作が停止すると、前記オフ期間より長い期間、転流側同期整流素子Q3のオン状態が継続するので、図3(f)に示すように、第3のスイッチ素子Q5のB−E間電圧がt6でスレショルド電圧に到達してターンオンする。   As shown in FIG. 3C, the gate of the commutation side synchronous rectifier element Q3 is charged by the reset voltage generated in the auxiliary winding n3 of the transformer T1 immediately after the switching operation of the main switch element Q1 is stopped, and is turned on. Become. Since the time constant (t4 to t6) of the time constant circuit TC is set longer than the off period (t2 to t3, t4 to t5) in the steady operation, the third switch element Q5 maintains the off state in the steady operation. However, when the switching operation is stopped, the commutation side synchronous rectifier element Q3 is kept on for a longer period than the off period, and therefore, as shown in FIG. 3 (f), the B− The voltage between E reaches the threshold voltage at t6 and turns on.

図3(g)に示すように、第3のスイッチ素子Q5がターンオンすると、ダイオードD4を介して転流側同期整流素子Q3のゲート蓄積電荷が放電すると共に、ダイオードD5を介してコンデンサC4の蓄積電荷も放電し、転流側同期整流素子Q3のゲートと第2のスイッチ素子Q6のゲートがほぼ等しい電圧で低下する。   As shown in FIG. 3G, when the third switch element Q5 is turned on, the gate accumulated charge of the commutation side synchronous rectifier element Q3 is discharged via the diode D4, and the capacitor C4 is accumulated via the diode D5. The electric charge is also discharged, and the gate of the commutation side synchronous rectification element Q3 and the gate of the second switch element Q6 are lowered at substantially the same voltage.

転流側同期整流素子Q3のゲート電圧が低下して、t7でスレショルド電圧Vgsになると、転流側同期整流素子Q3がターンオフする。転流側同期整流素子Q3のゲート電圧がVgsに低下した瞬間、第2のスイッチ素子Q6のゲート電圧もほぼ同じVgsになる。   When the gate voltage of the commutation side synchronous rectification element Q3 decreases and reaches the threshold voltage Vgs at t7, the commutation side synchronous rectification element Q3 is turned off. At the moment when the gate voltage of the commutation side synchronous rectifier Q3 drops to Vgs, the gate voltage of the second switch element Q6 also becomes substantially the same Vgs.

上記ターンオフ回路SWの作用により転流側同期整流素子Q3がターンオフすると、図3(d)に示すように、チョークコイルL1の蓄積エネルギーによって、第1のトランスT1に主スイッチ素子Q1のオン期間と同じ極性の電圧が誘起されるが、第2のスイッチ素子Q6のクランプ作用によって、整流側同期整流素子Q2のスレショルド電圧に到達せず、Q2はターンオンしない。   When the commutation-side synchronous rectifier element Q3 is turned off by the action of the turn-off circuit SW, as shown in FIG. 3D, the on-period of the main switch element Q1 is set in the first transformer T1 by the energy stored in the choke coil L1. A voltage having the same polarity is induced, but the threshold voltage of the rectifying side synchronous rectifying element Q2 is not reached by the clamping action of the second switching element Q6, and Q2 is not turned on.

Q3のゲート電圧が第2のスイッチ素子Q6のスレショルド電圧Vgsまで低下した瞬間、整流側同期整流素子Q2のゲート電圧は(Q3のVgs−Q6のVgs)にクランプされる。   At the moment when the gate voltage of Q3 drops to the threshold voltage Vgs of the second switch element Q6, the gate voltage of the rectifying side synchronous rectifier element Q2 is clamped to (Vgs of Q3−Vgs of Q6).

前述のように、ターンオフ回路SWの作動時に、転流側同期整流素子Q3のゲートと共にゲート電圧が低減された第2のスイッチ素子Q6のクランプ作用によって整流側同期整流素子Q2のゲートの充電が妨げられるので自励発振を未然に防止できる。   As described above, when the turn-off circuit SW is operated, charging of the gate of the rectifying side synchronous rectifying element Q2 is hindered by the clamping action of the second switch element Q6 whose gate voltage is reduced together with the gate of the commutating side synchronous rectifying element Q3. Self-excited oscillation can be prevented beforehand.

ターンオフ回路SWによる転流側同期整流素子Q3ターンオフの瞬間、第1のトランスT1の2次巻線n2の電圧変化が第2のスイッチ素子Q6の帰還容量を通してQ6のゲートにも誘起されるが、コンデンサC4の存在によってゲートの電圧変化を問題ないレベルに抑制できる。   At the moment when the commutation side synchronous rectifier Q3 is turned off by the turn-off circuit SW, a voltage change of the secondary winding n2 of the first transformer T1 is also induced in the gate of Q6 through the feedback capacitance of the second switch element Q6. Due to the presence of the capacitor C4, it is possible to suppress a change in the voltage of the gate to a level where there is no problem.

さらに、スイッチング動作停止時には第1のトランスT1の補助巻線n3に電圧は誘起されず、転流側同期整流素子Q3のゲートが充電されないので、転流側同期整流素子Q3のオフ状態が維持される。このときコンデンサC4の両端電圧はゼロボルトなので、第2のスイッチ素子Q6が整流側同期整流素子Q2のゲート充電を妨げ、整流側同期整流素子Q2もオフ状態を維持する。   Further, when the switching operation is stopped, no voltage is induced in the auxiliary winding n3 of the first transformer T1, and the gate of the commutation side synchronous rectification element Q3 is not charged, so that the off state of the commutation side synchronous rectification element Q3 is maintained. The At this time, since the voltage across the capacitor C4 is zero volts, the second switch element Q6 prevents the rectifying side synchronous rectifying element Q2 from being charged with the gate, and the rectifying side synchronous rectifying element Q2 also maintains the off state.

《第2の実施形態》
図4は第2の実施形態に係る同期整流型DC−DCコンバータの回路図である。
図4において、この同期整流型DC−DCコンバータ102は、トランスT1の1次巻線n1に主スイッチ素子Q1を直列に接続し、この直列回路に入力端子(+Vin・−Vin)から入力される電圧を印加するように構成し、入力端子(+Vin・−Vin)の間にコンデンサC1を接続している。第1のトランスT1の2次巻線n2に、主スイッチ素子Q1のオン・オフに同期してオン・オフする整流側同期整流素子Q2、およびQ1のオン・オフに同期してオフ・オンする転流側同期整流素子Q3、チョークコイルL1および平滑コンデンサC2を含む同期整流回路を接続している。
<< Second Embodiment >>
FIG. 4 is a circuit diagram of a synchronous rectification type DC-DC converter according to the second embodiment.
In FIG. 4, this synchronous rectification type DC-DC converter 102 has a main switch element Q1 connected in series to a primary winding n1 of a transformer T1, and is input to this series circuit from an input terminal (+ Vin · −Vin). A voltage is applied, and a capacitor C1 is connected between the input terminals (+ Vin · −Vin). The secondary winding n2 of the first transformer T1 is turned on / off in synchronization with the on / off of the rectifying side synchronous rectification element Q2 that is turned on / off in synchronization with the on / off of the main switching element Q1. A synchronous rectifier circuit including a commutation side synchronous rectifier element Q3, a choke coil L1, and a smoothing capacitor C2 is connected.

図4に示すように、第1のトランスT1の補助巻線n3の一端を、主スイッチ素子Q1のオンタイミングで瞬間的にオンする第1のスイッチ素子Q4を介して、転流側同期整流素子Q3の低圧側端子に接続し、他端を転流側同期整流素子Q3の制御端子に接続している。
ターンオフ回路SWの構成については図2に示した第1の実施形態の場合と同様である。
As shown in FIG. 4, a commutation side synchronous rectifier element is connected to one end of the auxiliary winding n3 of the first transformer T1 via a first switch element Q4 that is instantaneously turned on at the on timing of the main switch element Q1. The other end is connected to the control terminal of the commutation side synchronous rectification element Q3.
The configuration of the turn-off circuit SW is the same as that of the first embodiment shown in FIG.

この第2の実施形態に係る同期整流型DC−DCコンバータ102の電力変換動作は第1の実施形態で示した同期整流型DC−DCコンバータ101の電力変換動作と同じである。この同期整流型DC−DCコンバータ102では、第1のトランスT1の2次巻線n2の誘起電圧をコンデンサC5を介して整流側同期整流素子Q2のゲートに加えている。   The power conversion operation of the synchronous rectification type DC-DC converter 102 according to the second embodiment is the same as the power conversion operation of the synchronous rectification type DC-DC converter 101 shown in the first embodiment. In the synchronous rectification type DC-DC converter 102, the induced voltage of the secondary winding n2 of the first transformer T1 is applied to the gate of the rectification side synchronous rectification element Q2 via the capacitor C5.

転流側同期整流素子Q3のゲートは、主スイッチ素子Q1のオフ直後に第1のトランスT1の補助巻線n3に生じるリセット電圧によって充電され、主スイッチ素子Q1のオンタイミングに、パルストランスである第2のトランスT2のパルス信号をスイッチ素子Q4に印加することで放電され、転流側同期整流素子Q3は主スイッチ素子Q1とほぼ反転して駆動される。   The gate of the commutation side synchronous rectifier element Q3 is charged by a reset voltage generated in the auxiliary winding n3 of the first transformer T1 immediately after the main switch element Q1 is turned off, and is a pulse transformer at the on timing of the main switch element Q1. The pulse signal of the second transformer T2 is discharged by applying it to the switch element Q4, and the commutation side synchronous rectifier element Q3 is driven in a substantially inverted manner with respect to the main switch element Q1.

もし、入力電圧が低下すると、または外部から停止信号が入力されると、主スイッチ素子Q1のスイッチング動作が停止する。主スイッチ素子Q1が停止すると、前記パルス信号もなくなる。主スイッチ素子Q1のスイッチング動作停止の直後にトランスT1の補助巻線n3に生じたリセット電圧で転流側同期整流素子Q3のゲートが充電されてオン状態になる。時定数回路TCの時定数は、定常動作におけるオフ期間より長く設定しているので、定常動作でスイッチ素子Q5はオフ状態を維持するが、スイッチング動作が停止すると、前記オフ期間より長い期間、転流側同期整流素子Q3のオン状態が継続するので、スイッチ素子Q5のB−E間電圧がスレショルド電圧に到達してターンオンする。   If the input voltage decreases or a stop signal is input from the outside, the switching operation of the main switch element Q1 stops. When the main switch element Q1 stops, the pulse signal disappears. Immediately after the switching operation of the main switch element Q1 is stopped, the gate of the commutation side synchronous rectifier element Q3 is charged by the reset voltage generated in the auxiliary winding n3 of the transformer T1, and is turned on. Since the time constant of the time constant circuit TC is set longer than the off period in the steady operation, the switch element Q5 maintains the off state in the steady operation. However, when the switching operation is stopped, the time constant circuit TC is switched for a period longer than the off period. Since the on-state of the flow side synchronous rectification element Q3 continues, the voltage between B and E of the switch element Q5 reaches the threshold voltage and turns on.

スイッチ素子Q5がターンオンすると、ダイオードD4を介して転流側同期整流素子Q3のゲート蓄積電荷が放電し、ゲート電圧が低下してスレショルド電圧まで低下すると、転流側同期整流素子Q3がターンオフする。   When the switch element Q5 is turned on, the gate accumulated charge of the commutation side synchronous rectification element Q3 is discharged through the diode D4, and when the gate voltage is lowered to the threshold voltage, the commutation side synchronous rectification element Q3 is turned off.

このようにして転流側同期整流素子Q3がターンオフすると、チョークコイルL1の蓄積エネルギーによって、第1のトランスT1に主スイッチ素子Q1のオン期間と同じ極性の電圧が誘起されるが、整流側同期整流素子Q2のゲートはダイオードD5、スイッチ素子Q5を介してソースに短絡されているのでスレショルド電圧に到達せず、整流側同期整流素子Q2はターンオンしない。   When the commutation side synchronous rectification element Q3 is turned off in this way, the voltage having the same polarity as the on period of the main switch element Q1 is induced in the first transformer T1 by the energy stored in the choke coil L1, but the commutation side synchronization is performed. Since the gate of the rectifying element Q2 is short-circuited to the source via the diode D5 and the switching element Q5, the threshold voltage is not reached, and the rectifying side synchronous rectifying element Q2 is not turned on.

このように、転流側同期整流素子Q3のゲート蓄積電荷を放電すると共に整流側同期整流素子Q2のゲート充電が妨げられ、自励発振を未然に防止できる。   As described above, the gate charge of the commutation side synchronous rectification element Q3 is discharged and the gate charge of the rectification side synchronous rectification element Q2 is hindered, so that self-excited oscillation can be prevented.

《第3の実施形態》
図5は第3の実施形態に係る同期整流型DC−DCコンバータの回路図である。
図5において、この同期整流型DC−DCコンバータ103は、トランスT1の1次巻線n1に主スイッチ素子Q1を直列に接続し、この直列回路に入力端子(+Vin・−Vin)から入力される電圧を印加するように構成し、入力端子(+Vin・−Vin)の間にコンデンサC1を接続している。第1のトランスT1の2次巻線n2に、主スイッチ素子Q1のオン・オフに同期してオン・オフする整流側同期整流素子Q2、およびQ1のオン・オフに同期してオフ・オンする転流側同期整流素子Q3、チョークコイルL1および平滑コンデンサC2を含む同期整流回路を接続している。
<< Third Embodiment >>
FIG. 5 is a circuit diagram of a synchronous rectification type DC-DC converter according to the third embodiment.
In FIG. 5, this synchronous rectification type DC-DC converter 103 has a main switch element Q1 connected in series to a primary winding n1 of a transformer T1, and this series circuit is inputted from an input terminal (+ Vin · −Vin). A voltage is applied, and a capacitor C1 is connected between the input terminals (+ Vin · −Vin). The secondary winding n2 of the first transformer T1 is turned on / off in synchronization with the on / off of the rectifying side synchronous rectification element Q2 that is turned on / off in synchronization with the on / off of the main switching element Q1. A synchronous rectifier circuit including a commutation side synchronous rectifier element Q3, a choke coil L1, and a smoothing capacitor C2 is connected.

図5に示すように、第1のトランスT1の補助巻線n3の一端を主スイッチ素子Q1のオンタイミングで瞬間的にオンする第1のスイッチ素子Q4を介して転流側同期整流素子Q3の低圧側端子に接続し、他端を転流側同期整流素子Q3の制御端子に接続し、第2のトランスT2の2次巻線の一端を転流側同期整流素子Q3の低圧側端子に接続し、他端を第1のスイッチ素子Q4の制御端子に接続している。   As shown in FIG. 5, one end of the auxiliary winding n3 of the first transformer T1 is connected to the commutation side synchronous rectifier Q3 via the first switch element Q4 that instantaneously turns on at the ON timing of the main switch element Q1. Connect to the low voltage side terminal, connect the other end to the control terminal of the commutation side synchronous rectification element Q3, and connect one end of the secondary winding of the second transformer T2 to the low voltage side terminal of the commutation side synchronous rectification element Q3 The other end is connected to the control terminal of the first switch element Q4.

整流側同期整流素子Q2の制御端子に、整流側同期整流素子Q2の制御端子の電位を一定電位にクランプする、第2のスイッチ素子Q6を含むクランプ回路CCを接続している。   A clamp circuit CC including a second switch element Q6 that clamps the potential of the control terminal of the rectifying side synchronous rectifying element Q2 to a constant potential is connected to the control terminal of the rectifying side synchronous rectifying element Q2.

第1のトランスT1の補助巻線n3の一端と第1のスイッチ素子Q4との接続点と、第2のスイッチ素子Q6の制御端子との間には第1のダイオードD4を接続している。   A first diode D4 is connected between a connection point between one end of the auxiliary winding n3 of the first transformer T1 and the first switch element Q4 and a control terminal of the second switch element Q6.

第2のスイッチ素子Q6の高圧側端子と、第1のトランスT1の2次巻線n2の一端との間には第1のコンデンサC5を接続している。   A first capacitor C5 is connected between the high-voltage side terminal of the second switch element Q6 and one end of the secondary winding n2 of the first transformer T1.

第2のスイッチ素子Q6と第1のコンデンサC5との接続点と、整流側同期整流素子Q2の低圧側端子との間には第2のダイオードD6を接続している。   A second diode D6 is connected between the connection point of the second switch element Q6 and the first capacitor C5 and the low voltage side terminal of the rectifying side synchronous rectifying element Q2.

この第3の実施形態に係る同期整流型DC−DCコンバータ103の電力変換動作は第1の実施形態で示した同期整流型DC−DCコンバータ101の電力変換動作と同じである。この同期整流型DC−DCコンバータ103では、第1のトランスT1の2次巻線n2の誘起電圧を、コンデンサC5とスイッチ素子Q6とを介して整流側同期整流素子Q2のゲートに加えている。このことにより、コンデンサC5の容量と整流側同期整流素子Q2の入力容量とが直列接続されるので、2次巻線n2の誘起電圧の振幅が整流側同期整流素子Q2の駆動に必要な電圧より大きい場合に、等価的な容量を減らして駆動損失を低減させることができる。   The power conversion operation of the synchronous rectification DC-DC converter 103 according to the third embodiment is the same as the power conversion operation of the synchronous rectification DC-DC converter 101 shown in the first embodiment. In the synchronous rectification type DC-DC converter 103, the induced voltage of the secondary winding n2 of the first transformer T1 is applied to the gate of the rectification side synchronous rectification element Q2 via the capacitor C5 and the switch element Q6. As a result, the capacitance of the capacitor C5 and the input capacitance of the rectifying side synchronous rectifying element Q2 are connected in series, so that the amplitude of the induced voltage of the secondary winding n2 is greater than the voltage required for driving the rectifying side synchronous rectifying element Q2. If it is large, the equivalent loss can be reduced to reduce drive loss.

ダイオードD6は整流側同期整流素子Q2の駆動信号の下限をほぼゼロボルトでクランプする。主スイッチ素子Q1のオフ期間中の第1のトランスT1のリセット完了後に、転流側同期整流素子Q3のゲート蓄積電荷で第1のスイッチ素子Q4の出力容量が充電されて、第1のスイッチ素子Q4のD−S間に電圧が現れる。第1のトランスT1の補助巻線n3に現れるリセット電圧のピーク値がツェナーダイオードZD1のツェナー電圧Vzより高くなるように回路定数を設定すると、第1のスイッチ素子Q4のD−S間電圧はほぼVzでクランプされる。   The diode D6 clamps the lower limit of the driving signal of the rectifying side synchronous rectifying element Q2 at approximately zero volts. After the reset of the first transformer T1 during the OFF period of the main switch element Q1, the output capacitance of the first switch element Q4 is charged with the gate accumulated charge of the commutation side synchronous rectifier element Q3, and the first switch element A voltage appears between D and S of Q4. When the circuit constant is set so that the peak value of the reset voltage appearing in the auxiliary winding n3 of the first transformer T1 is higher than the Zener voltage Vz of the Zener diode ZD1, the voltage between D and S of the first switch element Q4 is almost equal. Clamped at Vz.

一旦Vzでクランプされた後は、抵抗R6を介して蓄積電荷を放電するので、第2のスイッチ素子Q6のゲート電圧は主スイッチ素子Q1のオフ期間中にやや低下するものの、整流側同期整流素子Q2のゲート駆動電圧は、ほぼ(ZD1のツェナー電圧Vz−Q6のスレショルド電圧Vgs)でクランプされる。   Once clamped at Vz, the accumulated charge is discharged through the resistor R6, so that the gate voltage of the second switch element Q6 slightly decreases during the OFF period of the main switch element Q1, but the rectifying side synchronous rectifier element The gate drive voltage of Q2 is clamped approximately at (Zener voltage Vz of ZD1−threshold voltage Vgs of Q6).

転流側同期整流素子Q3のゲートは、主スイッチ素子Q1のオフ直後にトランスT1の補助巻線n3に生じるリセット電圧によって充電され、主スイッチ素子Q1のオンタイミングに第2のトランスT2のパルス信号を第1のスイッチ素子Q4に加えることで放電され、転流側同期整流素子Q3は主スイッチ素子Q1とほぼ反転して駆動される。   The gate of the commutation side synchronous rectification element Q3 is charged by a reset voltage generated in the auxiliary winding n3 of the transformer T1 immediately after the main switch element Q1 is turned off, and the pulse signal of the second transformer T2 is turned on when the main switch element Q1 is turned on. Is applied to the first switch element Q4, and the commutation side synchronous rectifier element Q3 is driven in a substantially inverted manner with respect to the main switch element Q1.

もし、入力電圧が低下すると、または外部から停止信号が入力されると、主スイッチ素子Q1のスイッチング動作が停止し、第1のスイッチ素子Q4に対するパルス信号もなくなる。   If the input voltage decreases or a stop signal is input from the outside, the switching operation of the main switch element Q1 is stopped, and there is no pulse signal for the first switch element Q4.

転流側同期整流素子Q3は、主スイッチ素子Q1のスイッチング動作停止の直後に第1のトランスT1の補助巻線n3に生じたリセット電圧で転流側同期整流素子Q3のゲートが充電されてオン状態になる。   The commutation side synchronous rectification element Q3 is turned on when the gate of the commutation side synchronous rectification element Q3 is charged by the reset voltage generated in the auxiliary winding n3 of the first transformer T1 immediately after the switching operation of the main switch element Q1 is stopped. It becomes a state.

コンデンサC4と抵抗R6は時定数回路TCを構成していて、この時定数回路TCとダイオードD4とによってターンオフ回路SWを構成している。   The capacitor C4 and the resistor R6 constitute a time constant circuit TC, and the time constant circuit TC and the diode D4 constitute a turn-off circuit SW.

転流側同期整流素子Q3の入力容量とコンデンサC4の容量との和と、抵抗R6の積で定まる時定数に従って、転流側同期整流素子Q3のゲート蓄積電荷は徐々に放電する。しかし、前記時定数は定常動作のオフ期間より長く設定しているので、定常動作では転流側同期整流素子Q3は第1のスイッチ素子Q4によってターンオフされるまでオン状態を維持する。もし1次側のスイッチング動作が停止すると、転流側同期整流素子Q3のオン状態が前記オフ期間より長い期間継続する。   According to a time constant determined by the product of the input capacitance of commutation side synchronous rectification element Q3 and the capacitance of capacitor C4 and the resistance R6, the gate accumulated charge of commutation side synchronous rectification element Q3 is gradually discharged. However, since the time constant is set longer than the off period of the steady operation, in the steady operation, the commutation side synchronous rectification element Q3 maintains the on state until it is turned off by the first switch element Q4. If the switching operation on the primary side stops, the ON state of the commutation side synchronous rectifier element Q3 continues for a period longer than the OFF period.

そのため、転流側同期整流素子Q3のゲート蓄積電荷が前記時定数に従って放電して、Q3のスレショルド電圧Vgsになると、転流側同期整流素子Q3がターンオフする。ダイオードD4の順方向降下電圧をVfd4とすると、転流側同期整流素子Q3のゲート電圧がスレショルド電圧Vgsに低下した瞬間、第2のスイッチ素子Q6のゲート電圧は(Q3のVgs−Vfd4)になる。   Therefore, when the gate accumulated charge of the commutation side synchronous rectification element Q3 is discharged according to the time constant and becomes the threshold voltage Vgs of Q3, the commutation side synchronous rectification element Q3 is turned off. Assuming that the forward voltage drop of the diode D4 is Vfd4, the gate voltage of the second switch element Q6 becomes (Vgs−Vfd4 of Q3) at the moment when the gate voltage of the commutation side synchronous rectifier element Q3 drops to the threshold voltage Vgs. .

このようにして転流側同期整流素子Q3がターンオフすると、チョークコイルL1の蓄積エネルギーによって、第1のトランスT1に主スイッチ素子Q1のオン期間と同じ極性の電圧が誘起されるが、第2のスイッチ素子Q6のクランプ作用によって整流側同期整流素子Q2のスレショルド電圧に到達せず、整流側同期整流素子Q2はターンオンしない。第2のスイッチ素子Q6のスレショルド電圧をVgsとすると、転流側同期整流素子Q3のゲート電圧がスレショルド電圧Vgsまで低下した瞬間、整流側同期整流素子Q2のゲート電圧は(Q3のVgs −Vfd4 −Q6のVgs)にクランプされる。   When the commutation-side synchronous rectifier element Q3 is turned off in this way, a voltage having the same polarity as the on-period of the main switch element Q1 is induced in the first transformer T1 by the energy stored in the choke coil L1, The threshold voltage of the rectifying side synchronous rectifying element Q2 is not reached by the clamping action of the switch element Q6, and the rectifying side synchronous rectifying element Q2 is not turned on. Assuming that the threshold voltage of the second switch element Q6 is Vgs, the gate voltage of the rectifier side synchronous rectifier element Q2 is (Vgs of Q3 −Vfd4 − Clamped to Vgs of Q6).

このように、転流側同期整流素子Q3のゲートと共にゲート電圧が低減された第2のスイッチ素子Q6のクランプ作用によって整流側同期整流素子Q2のゲート充電が妨げられるので自励発振を未然に防止できる。   As described above, since the gate charging of the rectifying side synchronous rectification element Q2 is hindered by the clamping action of the second switching element Q6 whose gate voltage is reduced together with the gate of the commutation side synchronous rectification element Q3, self-excited oscillation is prevented in advance. it can.

以上に示した各実施形態によれば、自己駆動型の簡易な回路構成で自励発振を防止でき、自励発振によって生じる整流側同期整流素子Q2のゲート,ドレイン、および主スイッチ素子Q1のドレインに対する過電圧を未然に防いでコンバータの破壊を防止し、コンバータ停止時の逆流電流を制限して出力電圧のアンダーシュートを防止できる。   According to each embodiment described above, self-oscillation can be prevented with a self-driven simple circuit configuration, and the gate and drain of the rectifying side synchronous rectification element Q2 and the drain of the main switch element Q1 generated by the self-excitation oscillation This prevents over-voltage against the converter and prevents the converter from being destroyed, and limits the backflow current when the converter is stopped to prevent undershoot of the output voltage.

さらに、第1・第3の実施形態によれば、整流側同期整流素子Q2のゲート駆動電圧をクランプ回路CCで適正値にクランプすることにより、入力電圧の上昇による過電圧やトランスのリーケージインダクタンスに起因するスパイク電圧から整流側同期整流素子Q2のゲートを保護ができ、スイッチング動作停止時にコンバータ出力から直流電圧が加わる動作モードでの逆流電流の発生を防止できる。   Furthermore, according to the first and third embodiments, the gate drive voltage of the rectifying side synchronous rectifier element Q2 is clamped to an appropriate value by the clamp circuit CC, thereby causing an overvoltage due to an increase in input voltage or a leakage inductance of the transformer. Therefore, it is possible to protect the gate of the rectifying side synchronous rectifying element Q2 from the spike voltage, and to prevent the occurrence of a backflow current in an operation mode in which a DC voltage is applied from the converter output when the switching operation is stopped.

これらの効果により、簡易な回路構成で信頼性の高い同期整流型DC−DCコンバータを構成できる。   With these effects, a highly reliable synchronous rectification type DC-DC converter can be configured with a simple circuit configuration.

因みに、特許文献1の図1に示されている回路と比較すると、特許文献1の図1におけるドライブトランス24に励起される電圧で、スイッチ素子9と14を直接駆動し、ツェナーダイオード18による定電圧まで生成している。これだけの素子を駆動しようとすれば、ドライブトランス24のインダクタンス値には大きな値が必要となり、トランスを小型化できない。これに対して本発明であれば、第2のトランスT2で第1のスイッチ素子Q4を駆動するだけであるので、第2のトランスT2のインダクタンス値は小さくてすむ。そのため、第2のトランスとしてドライブトランスではなく、パルスの立上り/立下りだけを伝達すれば良いパルストランスを用いることができる。   Incidentally, when compared with the circuit shown in FIG. 1 of Patent Document 1, the switch elements 9 and 14 are directly driven by the voltage excited by the drive transformer 24 in FIG. Generates up to voltage. If such elements are to be driven, a large value is required for the inductance value of the drive transformer 24, and the transformer cannot be reduced in size. On the other hand, according to the present invention, since the first switch element Q4 is only driven by the second transformer T2, the inductance value of the second transformer T2 can be small. Therefore, not the drive transformer but a pulse transformer that only needs to transmit the rising / falling of the pulse can be used as the second transformer.

また、特許文献1の図1における抵抗10は、コンバータ停止時にスイッチ素子7のゲート−ソース間に貯まった電荷を放電させるための抵抗であるが、この抵抗10には定常動作時にも電流が流れることになり、回路効率が悪化する一因となる。これに対して本発明における、抵抗R1,R2、コンデンサC3、第3のスイッチ素子Q5からなる時定数回路TCは、定常動作時には作動しないので、回路効率を悪化させることはない。   Further, the resistor 10 in FIG. 1 of Patent Document 1 is a resistor for discharging the charge accumulated between the gate and the source of the switch element 7 when the converter is stopped, and a current flows through the resistor 10 even during steady operation. As a result, the circuit efficiency is deteriorated. On the other hand, the time constant circuit TC including the resistors R1 and R2, the capacitor C3, and the third switch element Q5 in the present invention does not operate at the time of steady operation, so that the circuit efficiency is not deteriorated.

なお、本発明は以上に示した各実施形態に限定されるものではなく、様々な構成を採ることができる。
例えば時定数をCR積分回路で構成するのではなく、タイマ回路を用いて構成してもよい。
また、クランプ回路CCのスイッチ素子(Q6)をNチャネルMOSFETでなく、NPNのバイポーラトランジスタで形成してもよく、その場合は前記NPNトランジスタのC−E間に対して逆方向のダイオードを並列接続すればよい。整流側同期整流素子Q2、転流側同期整流素子Q3の駆動電力源を第1のトランスT1ではなく、チョークコイルL1から得てもよい。
In addition, this invention is not limited to each embodiment shown above, A various structure can be taken.
For example, the time constant may be configured using a timer circuit instead of the CR integrating circuit.
Further, the switch element (Q6) of the clamp circuit CC may be formed not by an N-channel MOSFET but by an NPN bipolar transistor. In this case, a diode in the reverse direction is connected in parallel with respect to CE of the NPN transistor. do it. The driving power source for the rectifying side synchronous rectifying element Q2 and the commutation side synchronous rectifying element Q3 may be obtained from the choke coil L1 instead of the first transformer T1.

また、第1のトランスT1と第2のトランスT2とを同一のコアを共用する複合磁性部品(例えば特開2000−260639に開示されているコイル装置)で構成し、部品の小型化、低価格化を図る事も可能である。   Further, the first transformer T1 and the second transformer T2 are composed of a composite magnetic component sharing the same core (for example, a coil device disclosed in Japanese Patent Laid-Open No. 2000-260639), and the size and cost of the component are reduced. It is also possible to make it easier.

さらにパルストランスを用いないSR駆動方法を適用してもよく、例えば整流側同期整流素子Q2と直列に接続したインダクタの誘起電圧で転流側同期整流素子Q3をターンオフするように回路を構成してもよい。   Further, an SR driving method that does not use a pulse transformer may be applied. For example, a circuit is configured to turn off the commutation side synchronous rectification element Q3 by an induced voltage of an inductor connected in series with the rectification side synchronous rectification element Q2. Also good.

特許文献1に示されている同期整流型DC−DCコンバータの回路図である。1 is a circuit diagram of a synchronous rectification type DC-DC converter disclosed in Patent Document 1. FIG. 第1の実施形態に係る同期整流型DC−DCコンバータの回路図である。1 is a circuit diagram of a synchronous rectification type DC-DC converter according to a first embodiment. FIG. 同回路の各部の電圧波形図である。It is a voltage waveform figure of each part of the circuit. 第2の実施形態に係る同期整流型DC−DCコンバータの回路図である。It is a circuit diagram of the synchronous rectification type DC-DC converter which concerns on 2nd Embodiment. 第3の実施形態に係る同期整流型DC−DCコンバータの回路図である。It is a circuit diagram of the synchronous rectification type DC-DC converter which concerns on 3rd Embodiment.

符号の説明Explanation of symbols

31−パルス信号発生回路
101〜103−同期整流型DC−DCコンバータ
C2−平滑コンデンサ
CC−クランプ回路
D1−リセットダイオード
D3−逆流防止ダイオード
D4−第1のダイオード
D5−第3のダイオード
D6−第2のダイオード
L1−チョークコイル
n1−1次巻線
n2−2次巻線
n3−補助巻線
Q1−主スイッチ素子
Q2−整流側同期整流素子
Q3−転流側同期整流素子
Q4−第1のスイッチ素子
Q5−第3のスイッチ素子
Q6−第2のスイッチ素子
SW−ターンオフ回路
T1−第1のトランス
T2−第2トランス(パルストランス)
TC−時定数回路
ZD1…ツェナーダイオード
31-pulse signal generation circuit 101-103-synchronous rectification type DC-DC converter C2-smoothing capacitor CC-clamp circuit D1-reset diode D3-backflow prevention diode D4-first diode D5-third diode D6-second Diode L1-choke coil n1-1 primary winding n2-2 secondary winding n3-auxiliary winding Q1-main switch element Q2-rectifier side synchronous rectifier element Q3-commutation side synchronous rectifier element Q4-first switch element Q5-third switch element Q6-second switch element SW-turn-off circuit T1-first transformer T2-second transformer (pulse transformer)
TC-Time constant circuit ZD1 ... Zener diode

Claims (9)

少なくとも1次巻線および2次巻線を備えたトランスと、
該トランスの1次巻線に直列接続された主スイッチ素子と、
前記トランスの2次巻線に対して直列接続されたチョークコイルと、
出力部に対して並列接続された平滑コンデンサと、
前記トランスの2次巻線に対して直列接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流側同期整流素子と、
前記出力部に対して並列接続され、前記主スイッチ素子のオン・オフに同期して反転したタイミングでオン・オフすることで、前記チョークコイルの励磁エネルギーの放出経路を形成する転流側同期整流素子と、
前記主スイッチ素子のスイッチング制御を行うパルス信号発生回路と、
前記パルス信号発生回路が前記主スイッチ素子に対して出力するオンタイミング信号を、絶縁状態で2次側へ伝達するためのタイミング信号伝達手段と、
を備えた同期整流型DC−DCコンバータにおいて、
前記転流側同期整流素子のゲート電圧が一定時間以上継続して所定の閾値より大きいことを検出する時定数回路を備えるとともに、当該時定数回路が定める時間の経過後の前記転流側同期整流素子のゲート−ソース間に蓄積された電荷の放電によって前記転流側同期整流素子をターンオフさせるターンオフ回路と、
前記ターンオフ回路の動作に同期して、前記整流側同期整流素子のゲートバイアス電圧を所定の閾値未満になるように制限するゲートバイアス電圧制限回路を設けたことを特徴とするDC−DCコンバータ。
A transformer having at least a primary winding and a secondary winding;
A main switch element connected in series to the primary winding of the transformer;
A choke coil connected in series with the secondary winding of the transformer;
A smoothing capacitor connected in parallel to the output section;
A rectifying side synchronous rectifying element connected in series to the secondary winding of the transformer and turned on / off in synchronization with on / off of the main switch element;
The commutation-side synchronous rectification that is connected in parallel to the output unit and that is turned on / off at a timing that is inverted in synchronization with the on / off of the main switch element, thereby forming an excitation energy discharge path of the choke coil Elements,
A pulse signal generation circuit for performing switching control of the main switch element;
Timing signal transmission means for transmitting an ON timing signal output from the pulse signal generation circuit to the main switch element to the secondary side in an insulated state;
In the synchronous rectification type DC-DC converter provided with
A time constant circuit for detecting that the gate voltage of the commutation side synchronous rectifier element is continuously greater than a predetermined threshold for a predetermined time or more, and the commutation side synchronous rectification after elapse of a time determined by the time constant circuit; A turn-off circuit for turning off the commutation-side synchronous rectifier element by discharging electric charge accumulated between the gate and source of the element;
A DC-DC converter comprising a gate bias voltage limiting circuit for limiting a gate bias voltage of the rectifying side synchronous rectifying element to be less than a predetermined threshold in synchronization with the operation of the turn-off circuit.
前記ゲートバイアス電圧制限回路は、前記整流側同期整流素子のゲート端子にソース端子が接続され、前記2次巻線の一端にドレイン端子が接続された第2のスイッチ素子を少なくとも備え、前記ターンオフ回路に同期して、前記第2のスイッチ素子のゲート−ソース間の電荷が放電される構成である請求項1に記載のDC−DCコンバータ。   The gate bias voltage limiting circuit includes at least a second switch element having a source terminal connected to a gate terminal of the rectifying side synchronous rectifier element and a drain terminal connected to one end of the secondary winding, and the turn-off circuit. 2. The DC-DC converter according to claim 1, wherein the charge between the gate and the source of the second switch element is discharged in synchronization with the second switch element. 前記第2のスイッチ素子のゲート端子と、前記整流側同期整流素子のソース端子との間に、前記第2のスイッチ素子のゲート端子側がカソードとなるように定電圧ダイオードが接続され、該定電圧ダイオードのカソードには、定常動作時に前記転流側同期整流素子をターンオフさせる際の放電路が接続されている請求項2に記載のDC−DCコンバータ。   A constant voltage diode is connected between the gate terminal of the second switch element and the source terminal of the rectifying side synchronous rectifying element so that the gate terminal side of the second switch element becomes a cathode, and the constant voltage 3. The DC-DC converter according to claim 2, wherein a discharge path for turning off the commutation side synchronous rectifying element during steady operation is connected to a cathode of the diode. 前記ゲートバイアス電圧制限回路は、前記トランスの2次巻線の一端と、前記整流側同期整流素子のゲート端子との間に接続された第1のコンデンサと、前記整流側同期整流素子のゲート端子と前記第1のコンデンサの接続点と、前記ターンオフ回路との間に接続された第3のダイオードと、前記第3のダイオードのカソードと、前記整流側同期整流素子のソース端子との間に接続された第2のコンデンサと、を少なくとも備えたことを特徴とする請求項1に記載のDC−DCコンバータ。   The gate bias voltage limiting circuit includes a first capacitor connected between one end of a secondary winding of the transformer and a gate terminal of the rectifying side synchronous rectifying element, and a gate terminal of the rectifying side synchronous rectifying element. And a first diode connected between the connection point of the first capacitor and the turn-off circuit, a cathode of the third diode, and a source terminal of the rectifying side synchronous rectifying element. The DC-DC converter according to claim 1, further comprising at least a second capacitor. 前記時定数回路は、前記転流側同期整流素子のゲート端子とソース端子との間に接続され、かつ前記転流側同期整流素子のゲート端子とソース端子との間の導通をオン・オフする第3のスイッチ素子の制御端子に前記時定数回路を接続した請求項1〜4のいずれかに記載のDC−DCコンバータ。   The time constant circuit is connected between a gate terminal and a source terminal of the commutation side synchronous rectification element, and turns on / off conduction between the gate terminal and the source terminal of the commutation side synchronous rectification element. The DC-DC converter according to any one of claims 1 to 4, wherein the time constant circuit is connected to a control terminal of a third switch element. 前記時定数回路は、少なくとも1つの抵抗および少なくとも1つのコンデンサからなるCR時定数回路であって、前記少なくとも1つの抵抗および少なくとも1つのコンデンサのいずれかの接続点が、前記第3のスイッチ素子の制御端子に接続されている請求項5に記載のDC−DCコンバータ。   The time constant circuit is a CR time constant circuit including at least one resistor and at least one capacitor, and a connection point of the at least one resistor and at least one capacitor is connected to the third switch element. The DC-DC converter according to claim 5, wherein the DC-DC converter is connected to a control terminal. 前記CR時定数回路の前記抵抗と前記コンデンサとの接続点と、前記転流側同期整流素子のゲート端子との間に、逆流防止ダイオードが前記転流側同期整流素子のゲート端子側をカソードとして接続されている請求項6に記載のDC−DCコンバータ。   Between the connection point of the resistor and the capacitor of the CR time constant circuit and the gate terminal of the commutation-side synchronous rectification element, a backflow prevention diode has the gate terminal side of the commutation-side synchronous rectification element as a cathode. The DC-DC converter according to claim 6 connected. 前記トランスは補助巻線を備え、該補助巻線の一端は前記転流側同期整流素子のゲート端子に接続され、他端は第1のスイッチ素子を介して前記転流側同期整流素子のソース端子に接続されていて、該第1のスイッチ素子の制御端子に前記タイミング信号伝達手段からの信号が印加されるように構成されている請求項1〜7のいずれかに記載のDC−DCコンバータ。   The transformer includes an auxiliary winding, and one end of the auxiliary winding is connected to the gate terminal of the commutation side synchronous rectification element, and the other end is connected to the source of the commutation side synchronous rectification element via a first switch element. The DC-DC converter according to claim 1, wherein the DC-DC converter is connected to a terminal and configured to apply a signal from the timing signal transmission means to a control terminal of the first switch element. . 前記タイミング信号伝達手段は、前記パルス信号発生回路から出力されるパルス信号を2次側に伝達するパルストランスである請求項1〜8のいずれかに記載の同期整流型DC−DCコンバータ。   The synchronous rectification type DC-DC converter according to any one of claims 1 to 8, wherein the timing signal transmission means is a pulse transformer for transmitting a pulse signal output from the pulse signal generation circuit to a secondary side.
JP2007273176A 2007-10-19 2007-10-19 Synchronous rectification type DC-DC converter Expired - Fee Related JP5012404B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007273176A JP5012404B2 (en) 2007-10-19 2007-10-19 Synchronous rectification type DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007273176A JP5012404B2 (en) 2007-10-19 2007-10-19 Synchronous rectification type DC-DC converter

Publications (2)

Publication Number Publication Date
JP2009106012A JP2009106012A (en) 2009-05-14
JP5012404B2 true JP5012404B2 (en) 2012-08-29

Family

ID=40707179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007273176A Expired - Fee Related JP5012404B2 (en) 2007-10-19 2007-10-19 Synchronous rectification type DC-DC converter

Country Status (1)

Country Link
JP (1) JP5012404B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9293999B1 (en) * 2015-07-17 2016-03-22 Crane Electronics, Inc. Automatic enhanced self-driven synchronous rectification for power converters
US9780635B1 (en) 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
US9735566B1 (en) 2016-12-12 2017-08-15 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9742183B1 (en) 2016-12-09 2017-08-22 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9979285B1 (en) * 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618881B2 (en) * 2000-12-26 2011-01-26 新電元工業株式会社 Synchronous rectification forward converter
JP4088756B2 (en) * 2001-03-13 2008-05-21 デンセイ・ラムダ株式会社 Switching power supply
JP4395697B2 (en) * 2002-04-08 2010-01-13 株式会社村田製作所 Forward converter

Also Published As

Publication number Publication date
JP2009106012A (en) 2009-05-14

Similar Documents

Publication Publication Date Title
US10250152B2 (en) Forced zero voltage switching flyback converter
US6469913B2 (en) Switching power supply device having series capacitance
JP3475887B2 (en) Switching power supply
JP5170165B2 (en) Isolated switching power supply
US8749996B2 (en) Switching power supply apparatus
EP2421137A1 (en) Switching power supply unit
US20060146584A1 (en) DC converter
JP5012404B2 (en) Synchronous rectification type DC-DC converter
JP4088756B2 (en) Switching power supply
JP2006129548A (en) Power converter
WO2017187853A1 (en) Dc-dc converter
TWI650927B (en) Zero voltage switching flyback converter for primary switch turn-off transitions
US9490717B2 (en) Switching power supply circuit
JP4830408B2 (en) Power converter
US9564819B2 (en) Switching power supply circuit
US7729136B2 (en) Isolated DC-DC converter
JP5076997B2 (en) Isolated DC-DC converter
TWI653813B (en) Forced zero voltage switching flyback converter and using method
JP2003339157A (en) Self-excited switching power unit
KR100426605B1 (en) Switching Power Supply Device Having Series Capacitance
KR20160055509A (en) Power converter and driving mehod for the same
JP2012138984A (en) Ringing choke converter
JP2009022124A (en) Switching power supply unit
JP2004350403A (en) Switching power unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5012404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees