JP5008764B2

JP5008764B2 - 伝送制御システム

Info

Publication number: JP5008764B2
Application number: JP2010502647A
Authority: JP
Inventors: 善胤斎藤; 憲治錦戸
Original assignee: 株式会社エニイワイヤ
Priority date: 2008-03-14
Filing date: 2008-03-14
Publication date: 2012-08-22
Anticipated expiration: 2028-03-14
Also published as: WO2009113130A1; CN101953118A; CN101953118B; JPWO2009113130A1

Description

本発明は、伝送線路に親局や管理子局または子局入力部または子局入出力部が分散して存在する伝送制御システムにおいて、複数の子局入力部または子局入出力部が自動的にアドレスを認識し、センサ感度設定や信号判定のための閾値設定を自動的に行う伝送制御システムに関する。

従来、伝送線路に親局や子局が分散して存在する伝送制御システムにおいて、それぞれのアドレスの設定方法は、それぞれの親局や子局内部にアドレス設定機能によるか、または外部からアドレスを伝送して設定する方法が行われてきた。

また、それぞれの子局が監視システムで有る場合の監視データ検出の閾値設定や、感度設定をそれぞれ子局内部の設定手段によるか、データ伝送による方法が行われてきた。
例えば、特許文献１には、制御部と仲介局からなる、伝送制御システムが伝送制御システムおり、クロック信号に電源を重畳し、さらに監視信号と制御信号を重畳することが記載されている。そして仲介局が、制御信号を被制御装置１２へのとして伝送することが記載されている。しかしながら、それぞれの子局がアドレス設定部を有しており、当該システムでは、設置後にそれぞれの子局のアドレス設定を行う必要があり、設置工事後の作業が煩雑であった。

また、特許文献１においては、子局の監視信号の感度設定や、判定の閾値設定、また、エラー情報の入手などが行うことができなかった。
特許文献１のシステムでは、配線の省略所謂省配線機能は効果を奏していたが、設置調整を行う手間が生じていた。
特開２００５−８０２５６公報

本発明は、このような従来の構成が有していたアドレスの設定方法を
カスケード接続信号にアドレスの自動設定機能を持たせる方法で、それぞれの子局内部にアドレス設定機能を備えることなく、管理子局や子局入力部または子局入出力部は自動的に自局アドレスを認識する機能を設け、子局アドレスの自動認識を行うことで、個別に子局アドレス設定回路を要することなく設定操作を簡単にすることを目的とするものである。
また、子局の監視感度設定や監視閾値設定を管理子局で遠隔設定を行うことにより、伝送系の分散し接続されている子局の監視感度設定や監視閾値設定を遠隔操作、調整を行えるようにし、監視感度設定や監視閾値設定をそれぞれ個別に設定する煩雑さを無くすことを目的とする。

本発明は、上記目的を達成するために、アドレス認識を管理子局から送出するタイミング信号により、これに続く子局入力部または子局入出力部がそれぞれ自局のアドレスを認識し、設定すると共に、監視感度設定や監視閾値設定を個別に管理子局や子局入力部または子局入出力部で行うことなく、遠隔地で行えるようにしたものである。

本発明の請求項１には、
制御部と親局の間で、並列（パラレル）信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵと記憶素子であるＲＯＭとＲＡＭおよびデジタルＩ／Ｏによって構成するＭＣＵから構成され、
自局アドレス設定機能を持つ管理子局が、
前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータが一致した時、
管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、移動タイミング信号を個別の信号線に出力し、
前記子局入力部または子局入出力部は、前記管理子局や前記子局入力部または子局入出力部からの移動タイミング信号受けた時、スタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータを当該子局のアドレス値とするかまたは、当該子局入力部または子局入出力部は、当該アドレス値に当該子局が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局に対し、移動タイミング信号を個別の信号線に出力することにより、カスケード接続した子局のアドレス認識を順次行うことを特徴とする伝送制御システムが記載されている。

本発明の請求項２には、
制御部と親局の間で、並列（パラレル）信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵと記憶素子であるＲＯＭとＲＡＭおよびデジタルＩ／Ｏによって構成するＭＣＵから構成され、
自局アドレス設定機能を持つ管理子局が、
前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータが一致した時、
管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、アドレスカウンタデータを個別の信号線に出力し、
前記子局入力部または子局入出力部は、前記管理子局からのアドレスカウンタデータを当該子局入力部または子局入出力部のアドレス値とするとともに、当該子局入力部または子局入出力部は、当該アドレス値に当該子局入力部または子局入出力部が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部または子局入出力部に対し、当該アドレスカウンタデータを個別の信号線に出力し、カスケード接続した子局入力部または子局入出力部のアドレス認識を順次行うことを特徴とする伝送制御システムが記載されている。

本発明の請求項３には、
制御部と親局の間で、並列（パラレル）信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部が、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵと記憶素子であるＲＯＭとＲＡＭおよびデジタルＩ／Ｏによって構成するＭＣＵから構成され、
各々が被制御部のセンサ部を監視する複数の検出ヘッドである子局入力部または子局入出力部であり、複数の検出ヘッドである子局入力部または子局入出力部が、被検出体の有無を検出するためのアナログ信号をデジタル値に変換するＡ／Ｄ変換器を有し、管理子局は複数の子局入力部または子局入出力部に対して被検出体の有無を判定する感度設定機能を有し、感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータまたはデジタルスイッチデータのデジタルデータを、感度設定値として個別の信号線を通じて、複数の子局入力部または子局入出力部に対し順次カスケード的に伝送を行い、複数の当該子局入力部または子局入出力部子局は、伝送された感度設定値と被検出体を検出するそれぞれのＡ／Ｄ変換器データとを比較して被検出体の有無を検出することにより、複数の子局入力部または子局入出力部の感度設定を管理子局内の感度設定器にて一括で行うことを特徴とする伝送制御システムが記載されている。

本発明の請求項４には、請求項３において、
管理子局に具備した感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータが特定データ値（例えば“０レベル”データ値）に対して一致または不一致、または内部スイッチのオンまたはオフにより、管理子局内の感度設定器の感度設定値を選択するか、もしくは親局から管理子局に伝送してくる感度設定値を
選択する機能を有することを特徴とする伝送制御システムが記載されている。

本発明の請求項５には、請求項３において、
子局入力部または子局入出力部に具備した感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータが特定データ値（例えば“０レベル”データ値）に対して一致または不一致、または内部スイッチのオンまたはオフにより、子局入力部または子局入出力部内の感度設定器の感度設定値を選択するか、もしくは管理子局から子局入力部または子局入出力部に伝送してくる感度設定値を選択する機能を有することを特徴とする伝送制御システムが記載されている。

本発明の請求項６には、請求項１から５において、
子局入力部または子局入出力部の検出体の有無を表すオン、オフ検出データのアドレス番地グループに、特定のオフセットアドレス値を加えたアドレス番地を、各子局入力部または各子局入出力部の対応したエラーデータグループとする単体または複数群のセンサターミナルであることを特徴とする伝送制御システムが記載されている。

本発明の請求項７には、請求項１から６において、
請求項１から６において、
管理子局とこれに接続する子局入力部または子局入出力部の一群が、伝送ケーブルを介して離れた場所にあり、離れた場所でセンサターミナルのアドレス番地設定や感度調整値の設定を可能とすることを特徴とする伝送制御システムが記載されている。

本発明の伝送制御システムによれば、
伝送線路に親局や管理子局や子局入力部または子局入出力部が分散して存在する伝送制御システムにおいて、管理子局や子局入力部または子局入出力部のアドレス設定が自動的に認識できることから特段の個別のアドレス設定機構を設けることなくまた、管理子局や子局入力部または子局入出力部の感度設定や、閾値設定をわざわざ個別に行うことなく、遠隔制御で感度設定や、閾値設定が容易に行い得る。

本発明によれば、伝送線路に親局や管理子局や子局入力部または子局入出力部が分散して存在する伝送制御システムの子局入力部または子局入出力部のアドレス設定が自動的に認識でき、また、管理子局や子局入力部または子局入出力部の感度設定や、閾値設定をわざわざ個別に行うことなく、遠隔制御で容易に行い得ることから、伝送制御システムの設置調整や感度調整または閾値調整などの調整作業を簡素化することができ、システムの立ち上げ時間の短縮や、試験調整時間の著しい短縮が図れ、作業コストの低減や、上位システムのソフトウエア開発時間の短縮改善をすることができた。

以下に本発明の伝送制御システムについて、図面を参照し、実施するための形態を実施例に基づき説明する。

本発明の伝送制御システムについて、実施例を図１から図２０によって説明する。
図１に本発明の実施形態に係る伝送制御システムのブロックダイヤ図を示す。
図１において、制御部１と親局６の間で、制御部１の出力ユニット２から並列（パラレル）出力信号である制御部出力信号４を親局６に送出する。また、入力ユニット３は、親局６からパラレル入力信号を制御部入力信号５として受信する。親局６は、ＤＰ信号線７、ＤＮ信号線８に接続しており、複数のセンサシステム１１と接続している。複数のセンサシステム１１は、管理子局１０と管理子局１０からカスケード接続した子局入力部１２または子局入出力部１２からなり、いずれもＤＰ信号線７、ＤＮ信号線８に接続している。制御部１はすべてのセンサシステム１１を構成する子局入力部１２または子局入出力部１２の監視データを親局６経由で掌握する。管理子局１０からカスケード接続線によって接続された子局入力部１２または子局入出力部１２は、カスケード接続線を通してＴＤｎタイミング信号１７によって伝送されてくる、自局のアドレスデータや感度設定データやエラーデータを受信する。アドレスデータを受け取った当該子局入力部１２または子局入出力部１２は、続くカスケード接続線によって接続した次の子局入力部１２または子局入出力部１２のアドレスデータを生成し、ＴＤｎタイミング信号１７としてカスケード接続した次の子局入力部１２または子局入出力部１２に前記アドレスデータと感度設定データやエラーデータを伝送する。

また、図１において、上側のセンサシステム１１は、反射型センサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルとして用いられる。
上側のセンサシステム１１は、反射型センサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルとして用いられる。
次の段のセンサシステム１１は、透過型センサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルと、エリヤセンサとして用いられる。

このように、反射型センサターミナルであったり、透過型センサターミナルであったり、センサの違いがあるにせよ、当該システム構成によって複数のセンサターミナルをカスケード信号で接続し、当該カスケード信号によってそれぞれの子局入力部または子局入出力部のアドレスの自動設定を行ったり、また、センサ感度や、センサ閾値設定を管理子局で設定すると、次々にその設定をカスケード接続した子局入力部または子局入出力部が受け継ぐ構造を示している。
３段目のセンサシステム１１は、一般型の子局入力部を持つセンサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルと、エリヤセンサとして用いられる。
また、４段目のセンサシステム１１は、一般型の子局入出力部を持つセンサターミナルであり、ピッキングターミナルなどの表示と入力を行う目的に用いられる。
すなわち、管理子局以下の子局入力部または子局入出力部は、カスケードで接続し、ＴＤｎタイミング信号１７で次に接続する子局入力部１２または子局入出力部１２のアドレスデータと設定データとエラー情報を受け渡すため、管理子局以外の子局入力部１２または子局入出力部１２にはアドレス設定機能は必要なく、自動的にアドレス設定、感度設定ができる。

図２に、本発明の実施形態に係るセンサシステムのブロックダイヤ図を示す。
図において、制御部１と親局６と伝送線であるＤＰ信号線７、ＤＮ信号線８でそれぞれの接続がされていることについては、前図１と同じ構成である。センサシステム１１の中が管理子局１０から子局入出力部にタイミング信号１７で接続し、センサ部９から子局入出力部にセンサ信号を取り込み、伝送線であるＤＰ信号線７、ＤＮ信号線８で親局６にセンサ部の監視信号を伝えることを示している。また、複数のマッピングターミナルを接続し、マッピングセンサシステム１１を構成できる例を示す。すなわちマッピングターミナルシステムを構成する個々のセンサ部９と子局入力部１２からなるマッピングターミナルは、個別にアドレス設定機構を備える必要がない。従って、従来個別に行っていた個々のマッピングターミナルのアドレス設定作業が必要なくなる。また、センサの感度設定や検出下限を決める閾値設定も必要が無くなる。
このような構成により、複数のセンサターミナルを接続し、タイミング信号１７で次々に接続された子局入力部または子局入出力部のアドレス認識とセンサ感度やセンサの検出閾値設定を同時に行うシステム構成図を示す。

図３に、本発明の実施形態に係る伝送制御システムのタイミング信号接続図を示す。
図のセンサシステム１１において、伝送線であるＤＰ信号線７、ＤＮ信号線８と、ＴＤｎタイミング信号１７により、管理子局１０と子局入力部１２が子局間接続１３の如く分岐コネクタや、接続コネクタによって接続され、伝送制御システムを構成できることを示す。図に示す通り、伝送線であるＤＰ信号線７、ＤＮ信号線８と各子局入力部１２または子局入出力部１２の接続は、並列配線、ＴＤ０タイミング信号１７が管理子局から子局入力部（＃０）へ、子局入力部（＃０）から子局入力部（＃１）へＴＤ１タイミング信号１７が順次カスケード接続されている。このことによって、ＴＤｎタイミング信号１７のクロックを各子局入力部１２または子局入出力部１２がカウントし、カウント値が管理子局から何番目に接続されたかを判定し、自己のアドレスを設定すると同時に、ＴＤｎタイミング信号１７に重畳されている設定信号を自局に取り込むことができる。

図４は、本発明の実施形態に係る管理子局の機能ブロック図である。
図において、伝送線であるＤＰ信号線７、ＤＮ信号線８と管理子局の接続点ＤＰ、ＤＮを介して管理子局１０は、先ず自局の電力を伝送信号から生成する。この前記電力をもとに子局入力部または子局入出力部が作動することができるとともに、配線の省略、所謂省配線を実現している。同時に、管理子局１０は、ＤＰ信号線７、ＤＮ信号線８からＣＫ信号２２を抽出し、ＭＣＵ１５に引き渡す。管理子局１０は、アドレス設定１４を有し、この設定機能によって自己のアドレスを設定する。
管理子局１０は、感度設定または閾値設定のため、可変電圧調整回路から得たアナログ設定信号をＡ／Ｄ変換器１６によってデジタル信号変換の後、ＭＣＵ１５のＡＤＡＴＡ信号ポート２６から設定値を取り込む。

外部設定スイッチ入力をＩＮＳ信号２５によって、ＩＮＳ設定入力ポートに取り込み、スイッチオン“１”で感度設定または閾値アドレスを管理子局１０の内部設定とし、スイッチオフ“０”で感度設定または閾値アドレスを管理子局１０の外部から受けて設定する外部設定とすることができる。
ＭＣＵ１５は、クロック信号であるＣＫ２２から、自局アドレスのアドレス設定１４で設定されたアドレスと一致した時、管理子局１０の下にカスケード接続した子局入力部または子局入出力部に対し、ＴＤｎタイミング信号１７として、自局のアドレスに１をプラス、または自局のアドレスにアドレス幅データをプラスした信号を出力する。
また、同時に設定データが管理子局１０の内部で設定する場合は、可変電圧調整回路から得たアナログ設定信号をＡ／Ｄ変換器１６にてデジタル信号に変換し、ＴＤｎタイミング信号１７に重畳して次の子局入力部１２または子局入出力部１２に送出する。

図５に、本発明の実施形態に係る管理子局内部の信号バスの模式図を示す。
図において、ＣＰＵ１８は、ＭＣＵ１５の内部バスによって、ＲＡＭ１９とＲＯＭ２０と接続している。ＭＣＵ１５は、起動と共にＲＯＭ２０内部の初期化プログラムによって初期化された後、ＲＯＭ２０内に記憶しているＰＲＧ１Ａプログラムによって、システムが作動する。また、ＲＡＭ１９内にデータ領域を有し、Ｋ０外部感度設定データか、Ｋ１内部感度設定データかの切り替えにより、データ領域の使用を切り分ける。ＣＫ信号２２や、ＡＤＲＳ信号２３の受け付け、設定モードの切り替えとして、ＩＮＳ信号２５を受付け、アナログ設定データＡＤＡＴＡ信号ポート２６の取り込みと、ＭＣＵ１５の出力として、Ｔｏｕｔ信号２４をそれぞれＩ／Ｏバス２１を介して外部との信号受け渡しを行う。

図６に、本発明の実施形態に係る管理子局１０のデータ入力の構成図を示す。
図４においては、アナログ設定信号をＡ／Ｄ変換器１６によってデジタル信号変換の後、ＭＣＵ１５のＡＤＡＴＡ信号ポート２６から設定値を取り込んだのに対し、直接スイッチアレイの２進データをデジタルデータとして取り込み、これを設定信号として用いるものである。この場合、スイッチとして、デジスイッチや、ロタリースイッチを使用し、設定レベルを設定する。この設定レベルデータは、管理子局１０の出力信号であるＴＤ0タイミング信号１７に重畳し次に接続した子局入力部１２または子局入出力部１２に伝送する。次に接続した子局入力部１２または子局入出力部１２は、このＴＤ０タイミング信号１７によって伝送されてくる設定データを使用し、自局の感度設定や、閾値設定が行える。

図７に、本発明の実施形態に係る管理子局１０内部の信号バスの模式図を示す。
図６の管理子局１０を構成する半導体機能素子を繋ぐ信号バスの模式図である。図５と同じ構成であるが、ＲＯＭ２０に記憶しているＰＲＧ１Ｂのプログラムが異なる。ＡＤＡＴＡ設定レベルデータが２進データであるか、１０進データであるか、１６進データであるかによって、プログラム内部の数値データの扱いが異なる。ＩＮＳ信号２５を受け、ＲＡＭ１９内部の記憶領域である外部感度設定データＫ０を使用するか、内部感度設定データＫ１を使用するかについては、図５の管理子局１０内部の信号バスの模式図と同様である。

図８に、本発明の実施形態に係るセンサシステムにおける子局入力部１２の機能ブロック配線図を示す。図において、子局入力部１２はＭＣＵ１５の入力信号としてＡＤＡＴＡＳ信号２９とＴｉｎ信号２７が、また出力信号としてＬＥＤ信号２８を持つ以外は、管理子局１０と同一の構成である。子局入力部１２の動作は、伝送線であるＤＰ信号線７、ＤＮ信号線８と子局入力部１２の接続点ＤＰ、ＤＮを介してＤＰ信号線７、ＤＮ信号線８と接続している。
子局入力部１２は、先ず自局の電力を伝送信号から生成する。この前記電力をもとに子局入力部１２が作動することで配線の省略、所謂省配線を実現している。同時にＤＰ信号線７、ＤＮ信号線８からＣＫ信号２２を抽出し、ＭＣＵ１５に引き渡す。ＭＣＵ１５は、管理子局１０から順次引き継がれるＴＤｎタイミング信号１７をＴｉｎ信号２７としてＴｉｎポートから受信し、自局アドレス順位から自局のアドレスを認識し、また、管理子局から出力された設定値信号を受け取り、感度設定または閾値設定を行う。すなわち、ＴＤｎタイミング信号１７には、管理子局１０から数えて何番目の子局入力部であるかを示すアドレス順位情報が含まれており、そのアドレス順位によって、自局のアドレスを認識することができる。

子局入力部１２も管理子局１０と同様に、ＩＮＳ信号２５の入力の状態によって、感度設定または閾値設定を“０”論理で外部設定とするか、“１”論理で内部設定とするかを決めることができる。内部設定であれば、アナログ設定信号をＡ／Ｄ変換器１６によってデジタル信号変換の後、ＭＣＵ１５のＡＤＡＴＡ信号ポート２６から設定値を取り込み、この設定値を用いて感度設定または検出レベルの閾値とする。

設定スイッチ入力が外部設定である場合には、すなわち、ＩＮＳ信号が“０”である時には、ＭＣＵ１５は、ＣＫ信号２２の中から、自局アドレスのアドレス順位データに続く設定データを取り込み、前記設定データを用いて子局入力部の感度設定または閾値設定として取り込み、これを用いて感度設定または閾値設定を行うことができる。
次に投光信号としてＬＥＤ信号２８により、反射型または透過型センサの投光器を点灯し、前記投光信号の反射信号または透過信号を受光器により受光し、アナログ受光信号をＡ／Ｄ変換器１６によってデジタル信号に変換し、ＡＤＡＴＡＳ信号２９をＡＤＡＴＡＳポートから取込み、先の感度設定データまたは閾値データと比較して被検出体の有無を判定することができる。
判定結果は自局データのパルス後半部分にＩｏｕｔ信号を電流値で出力し、親局６は、前記Ｉｏｕｔ信号３１の電流値またはパルスデューティー比出力によって当該子局入力部または子局入出力部の検出情報データを認識することができる。

次に、自局アドレス順位に1を加算、または自局アドレス順位＋アドレス幅データを加えてＴｏｕｔ信号１７としてＴｏｕｔポートから出力する。これが次にカスケード接続する子局入力部１２または子局入出力部１２のアドレスデータ生成であり、ＴＤｎタイミング信号１７によって伝送されるアドレスデータである。

図９に、本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部の信号バスの模式図を示す。
図９は、図８の子局入力部１２を構成する半導体機能素子を繋ぐ信号バスの模式図である。図５と同じ構成であるが、ＲＯＭ２０に記憶しているＰＲＧ２とのプログラムと、入力ポートにＴｉｎ信号２７のポートとＡＤＡＴＡＳ信号２９のポート、また出力ポートにＬＥＤ信号２８とＩｏｕｔ３１のポートを持つことが異なる。

ＣＰＵ１８は、ＲＯＭ２０に記憶保持しているプログラムＰＲＧ２によって、先ず、前記Ｔｉｎ信号２７から自局アドレス順位を判定し、アドレスデータをＲＡＭ１９に記憶させ、ＩＮＳ信号２５が“１”、“０”状態から外部設定か、内部設定かを判断し、外部設定であればＣＫ信号２２の自局アドレス順位のスタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１に続く設定データＫを外部感度設定データ領域Ｋ０に記憶する。内部設定であれば、ＡＤＡＴＡ信号ポート２６から取込んだ内部設定データを内部感度設定データ領域Ｋ１に記憶する。
また、Ｉ／Ｏバス２１からは、入力信号として、前記ＣＫ信号２２とＴｉｎ信号２７とＩＮＳ信号２５とＡＤＡＴＡ信号ポート２６とＡＤＡＴＡＳ信号２９を取込み、出力信号として、Ｔｏｕｔ信号２４とＬＥＤ信号２８と出力することができる。

図１０に、本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部動作時の信号のタイムチャート図を示す。
図において、伝送線ＤＰ信号線７、ＤＮ信号線８には、通常のクロックサイクルより周期の長いスタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ０を起点としてサイクル動作する。すなわち、スタートビット（ＳｔａｒｔＢｉｔ）後のアドレスのデータ長さが１ビットである場合、図のように、１ビット目がアドレス０（ＡＤＲＳ０）、２ビット目がアドレス１（ＡＤＲＳ１）となり、子局入力部または子局入出力部の数だけ続き再びスタートビット（ＳｔａｒｔＢｉｔ）に戻る。アドレスのデータ長さが幅を持つ場合のアドレスデータは、アドレス幅毎のデータの区切りとなるが、ここではアドレスのデータ長さが１ビットである場合について示す。２段目のＣＫ信号は、クロック信号であり、０から２４Ｖの波高値を有する。
続くＴＤ０信号は、スタートビット（ＳｔａｒｔＢｉｔ）後に管理子局１０から送出されたＴＤ０信号を示す。

図の如く、アドレスのデータ長さが１ビットである場合は、ＴＤｎ信号も１ビット毎にＴＤ０信号にＴＤ１信号が続き、ＴＤｎ−１まで続く。
また、クロックの立ち上がりに同期してＬＥＤ０信号が立ち上がり、投光信号となる。投光信号の反射または透過信号をフォトトランジスタが受け、ＰＨＴ０信号を生成する。同様に続くクロックの立ち上がりでＬＥＤ１信号が立ち上がり、投光信号となり、投光信号の反射または透過信号をフォトトランジスタが受け、ＰＨＴ１信号を生成する。

図１１に本発明の実施形態に係るタイミング信号の構成図を示す。
図において、子局入力部１２のアドレスのデータ長さが幅を持つ場合のアドレスデータは、スタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１の後、アドレスのデータ幅分のパルスデータを持ち、図１１の如く、ＴＤ０信号となり、ＴＤ１信号からＴＤｎ−１信号となる。

図１２に本発明の実施形態に係るタイミング信号のデータ状態図を示す。
図において、1ビット目のデータと２ビット目のデータがそれぞれ“０”、続く３ビット目のデータが“１”であり、この場合、デューティー比が異なり、データ“０”、“１”の違いとなる。

図１３に本発明の実施形態に係るタイミング信号の第２の構成図を示す。
図において、スタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１の後にそれぞれ、設定データＫが続き、子局入力部１２のＭＣＵは、外部設定の場合、タイミング信号の後の設定データＫをそれぞれ記憶場所の外部感度設定データＫ０領域に記憶する。

図１４に本発明の実施形態に係るメモリーマップ図を示す。
メモリーマップ図において、センサデータアドレスにセンサのオン・オフデータが順番に記録されており、これに対しそれぞれのセンサのエラー情報をそれぞれバイアスアドレス“Ｚ”分移行して記憶し、エラー情報のみを一括読み出すようにし、センサデータとエラーデータを区分し記憶することで、状態監視を容易にしている。

図１５に本発明の実施形態に係るセンサシステムにおける検出信号図を示す。
図において、センサのフォトトランジスタ信号ＰＨＴ３０の信号変化に対し、センサ信号エラー閾値レベルとＯＮ／ＯＦＦ判定の閾値がそれぞれ設定されており、各センサに対し、これらの閾値も前記タイミング信号に重畳して各子局入力部または子局入出力部に伝送できるようにしたものである。

図１６に本発明の実施形態に係る管理子局の遠隔設定機能図を示す。
図は、マッピングセンサシステムを表しているが管理子局１０をマッピングターミナルから離した位置に置き、ＴＤｎタイミング信号１７で遠隔距離からセンサ感度データを子局入出力部に送り遠隔調整を可能とすることで、それぞれのマッピングセンサの調整を簡素化したものである。

図１７は、本発明の管理子局の自動アドレス認識の実施形態に係るフローチャート図である。図によって、プログラムによる制御手順を説明する。
システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む（ステップ１）。次にスタートビット（ＳｔａｒｔＢｉｔ）を待つ。したがってスタートビット（ＳｔａｒｔＢｉｔ）が来なければ来るまではＮ側のウエイトサイクルを繰り返す。スタートビット（ＳｔａｒｔＢｉｔ）が来るとループを抜け（ステップ２）、アドレスをアカウント（確認登録）する（ステップ３）。ここで自局のアドレス設定機能のアドレス値と一致するまでウエイトサイクルを繰り返す（ステップ４）。自局のアドレス設定機能のアドレス値と一致したらタイミング信号ＴＤ０信号をＯＮにし、Ｔｏｕｔポートから出力する（ステップ５）。再びアドレスをアカウント（確認登録）する（ステップ６）。アドレス値＋１になったら（ステップ７）、Ｔｏｕｔをオフにし（ステップ８）、感度設定データ処理のループに入る（ステップ９）。当該感度設定データ処理のループについては、図２１で詳細を記載する。

図１８に本発明の子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図を示す。
図は、タイミング信号であるＴｉｎ信号を管理子局１０、子局入力部１２または子局入出力部１２から受信し、タイミング信号であるＴｉｎ信号によってアドレス幅を持つ自局アドレスの自動設定を行うと共に、次に続く子局入力部１２または子局入出力部１２へのＴｏｕｔ信号を送出し、更にその後、自動感度設定を行う工程のフローチャート図を示す。
先ず、電源ＯＮによってこのフローに示すプログラムが実行される。
図によって、プログラムによる制御手順を説明する。

システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む（ステップ１０）。次にスタートビット（ＳｔａｒｔＢｉｔ）が来るのを待つ。スタートビット（ＳｔａｒｔＢｉｔ）が来ない場合は、フロー図の判断のＮから当該ステップの入口に戻りスタートビット（ＳｔａｒｔＢｉｔ）来るまでＮ側のウエイト（待ち）サイクルを繰り返す（ステップ１１）。スタートビット（ＳｔａｒｔＢｉｔ）が来たらループを抜け、アドレスアカウントを行う（ステップ１２）。ここでタイミング信号であるＴｉｎ信号がオンになるまでＮ側に戻り、Ｔｉｎ信号を監視する（ステップ１３）。

タイミング信号であるＴｉｎ信号がオンになった場合（ステップ１３）、アドレスのカウント値を自局のアドレス記憶領域に書き込みを行い、これによって自局のアドレス設定が完了する（ステップ１４）。図１８においては、アドレス幅を持つ場合のアドレス自動認識を行うものであるから、ＣＫ信号２２を監視し、自局アドレス値にアドレス幅パルスを足し合わせたパルスが来るのを待つ（ステップ１５，１６）。前記状態に達したら、Ｔｏｕｔ信号をオンにして次の子局入力部または、子局入出力部に送出する（ステップ１７）。

続く子局入力部１２または子局入出力部１２が作動している間、Ｔｏｕｔ信号をオンに保持するため、自局アドレス値にアドレス幅パルスを足し合わせ更に1パルス足したパルスが来るまで状態を保持し（ステップ１８）、条件に達した時点でＴｏｕｔ信号をオフにする（ステップ２０）。続いて感度設定データ処理工程（ステップ２０）と、信号検出処理（ステップ２２）と、エラー検出処理（ステップ２３）を行う概略の工程を示すが、その詳細は、図２２で述べる。

図１９に本発明の第二の管理子局の自動アドレス認識の実施形態に係るフローチャート図を示す。
図において、前図と同じく、システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む（ステップ２４）。次にＴｉｎ信号を監視し、スタートビット（ＳｔａｒｔＢｉｔ）を待つ。したがってスタートビット（ＳｔａｒｔＢｉｔ）が来なければ来るまではＮ側のウエイトサイクルを繰り返す。共通の伝送線にスタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ０が来るとループを抜け（ステップ２５）、アドレスをアカウント（確認登録）する（ステップ２６）。ここで自局のアドレス設定機能のアドレス値と一致するまでウエイトサイクルを繰り返す（ステップ２７）。アドレス値が自局アドレスと一致すると、スタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１をＴｏｕｔに送出する（ステップ２８）。次にアドレス設定値データをＴｏｕｔに送出する（ステップ２９）。次に感度設定データ処理工程（ステップ３０）を行うが、その詳細は、図２１のフローチャート図で詳細を説明する。

図２０に本発明の第二の子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図を示す。
図において、前図と同じく、システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む（ステップ３１）。次にＴｉｎ信号を監視し、スタートビット（ＳｔａｒｔＢｉｔ）を待つ。したがってスタートビット（ＳｔａｒｔＢｉｔ）が来なければ来るまではＮ側のウエイトサイクルを繰り返す。スタートビット（ＳｔａｒｔＢｉｔ）が来るとループを抜け（ステップ３２）、アドレス設定値データを受信する。（ステップ３３）。アドレス設定値データをアドレス値として登録する（ステップ３４）。次にスタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１をＴｏｕｔに送出する（ステップ３５）。次にアドレス値にアドレスデータ幅値を加算したデータをＴｏｕｔに送出する（ステップ３６）。次に感度設定データ処理工程（ステップ３７）と信号検出処理（ステップ３８）とエラー検出処理を行うが、その詳細は、図２２、２３のフローチャート図で詳細を説明する。

図２１に本発明の図１７または図１９の感度設定データ処理の実施形態に係るフローチャート図を示す。図において、ステップ８またはステップ２９に続いて、ＭＣＵ１５は、Ａ／Ｄ変換器１６の出力である感度設定データまたは、感度設定のデジタルスイッチ入力データをＡＤＡＴＡ２６として読み込み、読み込んだＡＤＡＴＡ値をＫ１に記憶する（ステップ４０）。次にＫ１が“０”であるかを判断する（ステップ４１）。Ｋ１が“０”であれば、感度設定を外部設定データで行うため、Ｋ０データをＫに記憶する（ステップ４１）。
Ｋ１が“０”でなければ、内部設定データを感度設定に用い、先にＡＤＡＴＡから読み込んだＫ１データをＫに記憶する（ステップ４４）。
設定データをスイッチ入力ＩＮＳ信号で行う場合を破線のフローで示す。この場合、ＩＮＳ信号が“１”であれば内部設定データを使用し、ＩＮＳ信号２５が“１”でなければ、感度設定を外部設定データで行うことを示し、感度設定を選択スイッチによって行うことを表している。続いて、スタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１をＴｏｕｔに送出する（ステップ４５）。続いて、感度設定データＫをＴｏｕｔに送出し、続く子局入力部１２または子局入出力部１２にデータを引き継ぐ。

図２２本発明の図２０の感度設定データ処理と信号検出処理の実施形態に係るフローチャート図を示す。図において、ステップ２１またはステップ３７に続いて、ＭＣＵ１５は、
Ｔｉｎにスタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ０が来るまで監視する（ステップ４７）。スタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ０が来た場合、感度設定データを受信する（ステップ４８）。次に感度データＫをＫ０に記憶する（ステップ４９）。ＭＣＵ１５は、ＡＤＡＴＡを読み込み、ＡＤＡＴＡをＫ１に記憶する（ステップ５０）。
次にＫ１が“０” であるかを判断する（ステップ５１）。Ｋ１が“０”であれば、感度設定を外部設定データで行うため、Ｋ０データをＫｃに記憶する（ステップ５３）。
Ｋ１が“０”でなければ、内部設定データを感度設定に用い、先にＡＤＡＴＡから読み込んだＫ１データをＫｃに記憶する（ステップ５４）。
設定データをスイッチ入力ＩＮＳ信号で行う場合は破線のフローに従う。この場合、ＩＮＳ信号が“１”であれば内部設定データを使用し、ＩＮＳ信号２５が“１”でなければ、感度設定を外部設定データで行うことを示し、感度設定を選択スイッチによって行うことを表している（ステップ５２）。
続いて、ＭＣＵ１５は、ＡＤＡＴＡＳ信号２９を読み込み、ＡＤＡＴＡＳデータをＳに書き込む（ステップ５５）。

続いて信号検出処理工程に進む。ここでデータＳがＫｃ以上であるか判断する（ステップ５６）。データＳがＫｃ以上であれば、アドレス値の監視信号であるｏｎ／ｏｆｆデータを取り込み（ステップ５７）、データＳがＫｃ以上でない場合もアドレス値の監視信号であるｏｎ／ｏｆｆデータを取り込む（ステップ５８）。続いてフローチャートのＢ端子に続く。

図２３に本発明の図２０のエラー検出処理の実施形態に係るフローチャート図を示す。
図において、エラー信号の判定を行い（ステップ５９）、エラー信号を検知した場合、アドレス値にバイアスデータＺを加算したメモリー番地にエラーデータフラグ“１”を立て（ステップ６０）、エラー信号を検知しない場合、アドレス値にバイアスデータＺを加算したメモリー番地にエラーデータフラグを“０”とする（ステップ６１）。
続いてＴｏｕｔにスタートビット（ＳｔａｒｔＢｉｔ）である信号ＳＴＢ１を送出する（ステップ６２）。続いて外部感度設定データであるＫ０をＴｏｕｔに送出し（ステップ６３）、フローチャート端子Ａに戻る。

図１の制御部１は、たとえばホストコンピュータやＰＬＣ（プログラマブル・ロジック・コントローラ）であり、その制御部１と親局６の間で、並列（パラレル）信号として入力信号やセンサ信号である監視信号５と制御信号４を授受し、通信する伝送制御システムである。
前記親局６は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線であるＤＰ信号線７とＤＮ信号線８を介して複数の管理子局１２、子局入力部１２、子局入出力部１２と通信する伝送制御システムを構成している。
図４や図６や図８に示す各管理子局１２、子局入力部１２、子局入出力部１２は、前記伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵ１８と記憶素子であるＲＯＭ２０とＲＡＭ１９およびデジタルＩ／ＯポートからなるＭＣＵ１５で構成されている。

本発明は、自局アドレス設定機能を持つ管理子局１０が、管理子局１０内部に持つ前記アドレス設定機能で設定したアドレス値と、親局６から伝送されるスタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータが一致した時、管理子局１０の次にカスケード接続した子局入力部１２や子局入出力部１２に対し、移動タイミング信号（ＴＤｎタイミング信号１７）を個別の信号線ＴＤｎに出力する。
前記子局入力部１２、子局入出力部１２は、前記管理子局１２からの移動タイミング信号（ＴＤｎタイミング信号１７）を受けた時、スタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータを子局入力部１２、子局入出力部１２のアドレス値とする。また、当該子局入力部１２、子局入出力部１２が、アドレスデータ幅を有する場合には、前記アドレス値に当該子局入力部１２、子局入出力部１２が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部１２、子局入出力部１２に対し、移動タイミング信号（ＴＤｎタイミング信号１７）を個別の信号線に出力することにより、カスケード接続した子局入力部１２、子局入出力部１２のアドレス認識を順次行うことができる伝送制御システムである。

本発明は、また、前記システム構成において、図４に示す自局アドレス設定機能を持つ管理子局１０が、前記アドレス設定機能で設定したアドレス値と、親局６から共通の伝送線であるＤＰ信号線７とＤＮ信号線８を介して伝送されてくる伝送信号のスタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータが一致した時、管理子局の次にカスケード接続した子局入力部１２、子局入出力部１２に対し、アドレスカウンタデータを個別の信号線（カスケード接続線）に出力し、前記子局入力部１２、子局入出力部１２は、前記管理子局からのアドレスカウンタデータを当該子局入力部１２、子局入出力部１２のアドレス値とするかまたは、当該子局入力部１２、子局入出力部１２は、当該アドレス値に当該子局入力部１２、子局入出力部１２が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部１２、子局入出力部１２に対し、当該アドレスカウンタデータを個別の信号線（カスケード接続線）に出力し、カスケード接続した子局入力部１２、子局入出力部１２のアドレス認識を順次行うことができる伝送制御システムである。

また、図１、２、８のシステム構成において、各々が被制御部のセンサ部を監視する複数の検出ヘッドである子局入力部１２であり、複数の検出ヘッドである子局入力部１２、子局入出力部１２が、被検出体の有無を検出するためのアナログ信号をデジタル値に変換するＡ／Ｄ変換器１６を有し、更に管理子局１２は複数の子局入力部１２、子局入出力部１２に対して被検出体の有無を判定する感度設定機能を有している。感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータまたはデジタルスイッチデータのデジタルデータを、感度設定値として個別の信号線（カスケード接続線）を通じて、ＴＤｎタイミング信号１７を続く複数の子局入力部または子局入出力部に対し順次伝送し、ＴＤｎタイミング信号１７を受信した複数の当該子局入力部または子局入出力部は、伝送されて来た感度設定値と被検出体を検出するそれぞれのＡ／Ｄ変換器データとを比較して被検出体の有無を検出することにより、複数の子局入力部または子局入出力部の感度設定を管理子局内の感度設定器にて一括して行うことができる伝送制御システムである。

本発明はまた、図４、図６、図８において、管理子局１２に具備した感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータが特定データ値（例えば“０レベル”データ値）に対して一致するかまたは不一致であるかにより、管理子局１２内の感度設定器の感度設定値を選択するか、もしくは親局６から管理子局１２に伝送してくる感度設定値を選択することができる機能を持った伝送制御システムである。

また、本発明によれば、図４、図６、図８において、管理子局１２、子局入力部１２、子局入出力部１２に具備した感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータを用いるかについて、内部スイッチのオン“１”またはオフ“０”により、管理子局１２内の感度設定器の感度設定値を選択するか、もしくは親局６から管理子局１２に伝送してくる感度設定値を選択することができる機能を持った伝送制御システムである。
このように、感度設定値を自動的に選択するか、スイッチによって選択するかの機能を有する伝送制御システムが実現できる。

また、本発明によれば、図１４に示す子局入力部１２、子局入出力部１２の検出体の有無を表すオン、オフ検出データのアドレス番地グループに、特定のオフセットアドレス値（Ｚ）を加えたアドレス番地を、各子局入力部１２、子局入出力部１２の対応したエラーデータグループとする単体または複数群の各子局入力部１２、子局入出力部１２とすることによって、上位システムや親局がエラーデータグループを参照することによって、容易にエラー状態を把握することができる伝送制御システムを実現するものである。

また、本発明によれば、図１６のように、管理子局１２とこれに接続する各子局入力部１２、子局入出力部１２の一群が、共通の伝送線であるＤＰ信号線７とＤＮ信号線８を介して伝送されてくる伝送信号と個別の信号線（カスケード接続線）によって伝送されるＴＤｎタイミング信号１７で離れた場所のセンサターミナルや続く子局入力部１２、子局入出力部１２のアドレス番地設定や感度調整値の設定を可能とすることができる伝送制御システムである。これによって、当該システムの設置後の立上作業で行う個別の子局入力部１２、子局入出力部１２のアドレス設定作業や、感度設定、閾値設定が大幅に簡素化できるため、立ち上げコストの低減や短期立ち上げが可能となる。

本発明の利用は、半導体ウエハや液晶ガラスやガラスエポキシ基板などのような多段状態に保管する被検出体の有無の検出を行なう場合や、多数の光電センサを用いるセンサシステムにおいて、配線の省略所謂省配線、小型化を実現しながら、管理子局に続く子局入力部や子局入出力部のアドレスを自動的に設定し、且つ、多段センサのセンサ感度調整を行うとともに、感度データを次々受け渡し、感度設定を一括設定することができる。また、自局での感度調整か外部での感度調整かを選択できる仕組みを有するセンサシステムとして、感度調整作業が容易であり、また更に、エラー発生時の検知の容易に行いえるセンサシステムとして広く利用することができる。

本発明の実施形態に係る伝送制御システムのブロックダイヤ図である。本発明の実施形態に係るセンサシステムのブロックダイヤ図である。本発明の実施形態に係る伝送制御システムのタイミング信号接続図である。本発明の実施形態に係る管理子局の機能ブロック図である。本発明の実施形態に係る管理子局内部の信号バスの模式図である。本発明の実施形態に係る管理子局のデータ入力の構成図である。本発明の実施形態に係る管理子局内部の信号バスの模式図である。本発明の実施形態に係るセンサシステムにおける子局入力部のブロック配線図である。本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部の信号バスの模式図である。本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部動作時の信号のタイムチャート図である。本発明の実施形態に係るタイミング信号の構成図である。本発明の実施形態に係るタイミング信号のデータ状態図である。本発明の実施形態に係るタイミング信号の第２の構成図である。本発明の実施形態に係るメモリーマップ図である。本発明の実施形態に係るセンサシステムにおける検出信号図である。本発明の実施形態に係る管理子局の遠隔設定機能図である。本発明の管理子局の自動アドレス認識の実施形態に係るフローチャート図である。本発明の管理子局や子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図である。本発明の第二の管理子局の自動アドレス認識の実施形態に係るフローチャート図である。本発明の第二の子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図である。本発明の図１７または図１９の感度設定データ処理の実施形態に係るフローチャート図である。本発明の図２０の感度設定データ処理と信号検出処理の実施形態に係るフローチャート図である。本発明の図２０のエラー検出処理の実施形態に係るフローチャート図である。

符号の説明

１制御部２出力ユニット３入力ユニット
４制御信号５監視信号６親局
７ＤＰ信号線８ＤＮ信号線９センサ部
１０管理子局１１センサシステム
１２子局入力部、子局入出力部
１３子局間接続１４アドレス設定１５ＭＣＵ
１６Ａ／Ｄ変換器１７ＴＤｎタイミング信号１８ＣＰＵ
１９ＲＡＭ２０ＲＯＭ２１Ｉ／Ｏバス
２２ＣＫ信号２３ＡＤＲＳ信号２４Ｔｏｕｔ信号
２５ＩＮＳ信号２６ＡＤＡＴＡ信号ポート２７Ｔｉｎ信号
２８ＬＥＤ信号２９ＡＤＡＴＡＳ信号３０ＰＴＨ信号
３１Ｉｏｕｔ信号

Claims

制御部と親局の間で、並列（パラレル）信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵと記憶素子であるＲＯＭとＲＡＭおよびデジタルＩ／Ｏによって構成するＭＣＵから構成され、
自局アドレス設定機能を持つ管理子局が、
前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータが一致した時、
管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、移動タイミング信号を個別の信号線に出力し、
前記子局入力部または子局入出力部は、前記管理子局や前記子局入力部または子局入出力部からの移動タイミング信号受けた時、スタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータを当該子局のアドレス値とするかまたは、当該子局入力部または子局入出力部は、当該アドレス値に当該子局が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部または子局入出力部に対し、移動タイミング信号を個別の信号線に出力することにより、カスケード接続した子局入力部または子局入出力部のアドレス認識を順次行うことを特徴とする伝送制御システム。
制御部と親局の間で、並列（パラレル）信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵと記憶素子であるＲＯＭとＲＡＭおよびデジタルＩ／Ｏによって構成するＭＣＵから構成され、
自局アドレス設定機能を持つ管理子局が、
前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット（ＳｔａｒｔＢｉｔ）からカウントを開始するアドレスカウンタデータが一致した時、
管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、アドレスカウンタデータを個別の信号線に出力し、
前記子局入力部または子局入出力部は、前記管理子局からのアドレスカウンタデータを当該子局入力部または子局入出力部のアドレス値とするとともに、当該子局入力部または子局入出力部は、当該アドレス値に当該子局入力部または子局入出力部が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部または子局入出力部に対し、当該アドレスカウンタデータを個別の信号線に出力し、カスケード接続した子局入力部または子局入出力部のアドレス認識を順次行うことを特徴とする伝送制御システム。
制御部と親局の間で、並列（パラレル）信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列（シリアル）信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部が、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号（ＣＫ）を抽出する回路と、ＣＰＵと記憶素子であるＲＯＭとＲＡＭおよびデジタルＩ／Ｏによって構成するＭＣＵから構成され、
各々が被制御部のセンサ部を監視する複数の検出ヘッドである子局入力部または子局入出力部であり、複数の検出ヘッドである子局入力部または子局入出力部が、被検出体の有無を検出するためのアナログ信号をデジタル値に変換するＡ／Ｄ変換器を有し、管理子局は複数の子局入力部または子局入出力部に対して被検出体の有無を判定する感度設定機能を有し、感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータまたはデジタルスイッチデータのデジタルデータを、感度設定値として個別の信号線を通じて、複数の子局入力部または子局入出力部に対し順次カスケード的に伝送を行い、複数の当該子局入力部または子局入出力部子局は、伝送された感度設定値と被検出体を検出するそれぞれのＡ／Ｄ変換器データとを比較して被検出体の有無を検出することにより、複数の子局入力部または子局入出力部の感度設定を管理子局内の感度設定器にて一括で行うことを特徴とする伝送制御システム。
請求項３において、
管理子局に具備した感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータが特定データ値（例えば“０レベル”データ値）に対して一致または不一致、または内部スイッチのオンまたはオフにより、管理子局内の感度設定器の感度設定値を選択するか、もしくは親局から管理子局に伝送してくる感度設定値を
選択する機能を有することを特徴とする伝送制御システム。
請求項３において、
子局入力部または子局入出力部に具備した感度設定器である可変調整器のアナログ値をＡ／Ｄ変換したデータが特定データ値（例えば“０レベル”データ値）に対して一致または不一致、または内部スイッチのオンまたはオフにより、子局入力部または子局入出力部内の感度設定器の感度設定値を選択するか、もしくは管理子局から子局入力部または子局入出力部に伝送してくる感度設定値を選択する機能を有することを特徴とする伝送制御システム。
請求項１から５において、
子局入力部または子局入出力部の検出体の有無を表すオン、オフ検出データのアドレス番地グループに、特定のオフセットアドレス値を加えたアドレス番地を、各子局入力部または各子局入出力部の対応したエラーデータグループとする単体または複数群のセンサターミナルであることを特徴とする伝送制御システム。
請求項１から６において、
管理子局とこれに接続する子局入力部または子局入出力部の一群が、伝送ケーブルを介して離れた場所にあり、離れた場所でセンサターミナルのアドレス番地設定や感度調整値の設定を可能とすることを特徴とする伝送制御システム。