JP5008764B2 - 伝送制御システム - Google Patents

伝送制御システム Download PDF

Info

Publication number
JP5008764B2
JP5008764B2 JP2010502647A JP2010502647A JP5008764B2 JP 5008764 B2 JP5008764 B2 JP 5008764B2 JP 2010502647 A JP2010502647 A JP 2010502647A JP 2010502647 A JP2010502647 A JP 2010502647A JP 5008764 B2 JP5008764 B2 JP 5008764B2
Authority
JP
Japan
Prior art keywords
slave station
station input
unit
address
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010502647A
Other languages
English (en)
Other versions
JPWO2009113130A1 (ja
Inventor
善胤 斎藤
憲治 錦戸
Original Assignee
株式会社 エニイワイヤ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 エニイワイヤ filed Critical 株式会社 エニイワイヤ
Publication of JPWO2009113130A1 publication Critical patent/JPWO2009113130A1/ja
Application granted granted Critical
Publication of JP5008764B2 publication Critical patent/JP5008764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5038Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Selective Calling Equipment (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、伝送線路に親局や管理子局または子局入力部または子局入出力部が分散して存在する伝送制御システムにおいて、複数の子局入力部または子局入出力部が自動的にアドレスを認識し、センサ感度設定や信号判定のための閾値設定を自動的に行う伝送制御システムに関する。
従来、伝送線路に親局や子局が分散して存在する伝送制御システムにおいて、それぞれのアドレスの設定方法は、それぞれの親局や子局内部にアドレス設定機能によるか、または外部からアドレスを伝送して設定する方法が行われてきた。
また、それぞれの子局が監視システムで有る場合の監視データ検出の閾値設定や、感度設定をそれぞれ子局内部の設定手段によるか、データ伝送による方法が行われてきた。
例えば、特許文献1には、制御部と仲介局からなる、伝送制御システムが伝送制御システムおり、クロック信号に電源を重畳し、さらに監視信号と制御信号を重畳することが記載されている。そして仲介局が、制御信号を被制御装置12へのとして伝送することが記載されている。しかしながら、それぞれの子局がアドレス設定部を有しており、当該システムでは、設置後にそれぞれの子局のアドレス設定を行う必要があり、設置工事後の作業が煩雑であった。
また、特許文献1においては、子局の監視信号の感度設定や、判定の閾値設定、また、エラー情報の入手などが行うことができなかった。
特許文献1のシステムでは、配線の省略所謂省配線機能は効果を奏していたが、設置調整を行う手間が生じていた。
特開2005−80256公報
本発明は、このような従来の構成が有していたアドレスの設定方法を
カスケード接続信号にアドレスの自動設定機能を持たせる方法で、それぞれの子局内部にアドレス設定機能を備えることなく、管理子局や子局入力部または子局入出力部は自動的に自局アドレスを認識する機能を設け、子局アドレスの自動認識を行うことで、個別に子局アドレス設定回路を要することなく設定操作を簡単にすることを目的とするものである。
また、子局の監視感度設定や監視閾値設定を管理子局で遠隔設定を行うことにより、伝送系の分散し接続されている子局の監視感度設定や監視閾値設定を遠隔操作、調整を行えるようにし、監視感度設定や監視閾値設定をそれぞれ個別に設定する煩雑さを無くすことを目的とする。
本発明は、上記目的を達成するために、アドレス認識を管理子局から送出するタイミング信号により、これに続く子局入力部または子局入出力部がそれぞれ自局のアドレスを認識し、設定すると共に、監視感度設定や監視閾値設定を個別に管理子局や子局入力部または子局入出力部で行うことなく、遠隔地で行えるようにしたものである。
本発明の請求項1には、
制御部と親局の間で、並列(パラレル)信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPUと記憶素子であるROMとRAMおよびデジタルI/Oによって構成するMCUから構成され、
自局アドレス設定機能を持つ管理子局が、
前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット(Start Bit)からカウントを開始するアドレスカウンタデータが一致した時、
管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、移動タイミング信号を個別の信号線に出力し、
前記子局入力部または子局入出力部は、前記管理子局や前記子局入力部または子局入出力部からの移動タイミング信号受けた時、スタートビット(Start Bit)からカウントを開始するアドレスカウンタデータを当該子局のアドレス値とするかまたは、当該子局入力部または子局入出力部は、当該アドレス値に当該子局が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局に対し、移動タイミング信号を個別の信号線に出力することにより、カスケード接続した子局のアドレス認識を順次行うことを特徴とする伝送制御システムが記載されている。
本発明の請求項2には、
制御部と親局の間で、並列(パラレル)信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPUと記憶素子であるROMとRAMおよびデジタルI/Oによって構成するMCUから構成され、
自局アドレス設定機能を持つ管理子局が、
前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット(Start Bit)からカウントを開始するアドレスカウンタデータが一致した時、
管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、アドレスカウンタデータを個別の信号線に出力し、
前記子局入力部または子局入出力部は、前記管理子局からのアドレスカウンタデータを当該子局入力部または子局入出力部のアドレス値とするとともに、当該子局入力部または子局入出力部は、当該アドレス値に当該子局入力部または子局入出力部が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部または子局入出力部に対し、当該アドレスカウンタデータを個別の信号線に出力し、カスケード接続した子局入力部または子局入出力部のアドレス認識を順次行うことを特徴とする伝送制御システムが記載されている。
本発明の請求項3には、
制御部と親局の間で、並列(パラレル)信号である監視信号と制御信号を授受し、
前記親局は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
各々の管理子局と子局入力部または子局入出力部が、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPUと記憶素子であるROMとRAMおよびデジタルI/Oによって構成するMCUから構成され、
各々が被制御部のセンサ部を監視する複数の検出ヘッドである子局入力部または子局入出力部であり、複数の検出ヘッドである子局入力部または子局入出力部が、被検出体の有無を検出するためのアナログ信号をデジタル値に変換するA/D変換器を有し、管理子局は複数の子局入力部または子局入出力部に対して被検出体の有無を判定する感度設定機能を有し、感度設定器である可変調整器のアナログ値をA/D変換したデータまたはデジタルスイッチデータのデジタルデータを、感度設定値として個別の信号線を通じて、複数の子局入力部または子局入出力部に対し順次カスケード的に伝送を行い、複数の当該子局入力部または子局入出力部子局は、伝送された感度設定値と被検出体を検出するそれぞれのA/D変換器データとを比較して被検出体の有無を検出することにより、複数の子局入力部または子局入出力部の感度設定を管理子局内の感度設定器にて一括で行うことを特徴とする伝送制御システムが記載されている。
本発明の請求項4には、請求項3において、
管理子局に具備した感度設定器である可変調整器のアナログ値をA/D変換したデータが特定データ値(例えば“0レベル”データ値)に対して一致または不一致、または内部スイッチのオンまたはオフにより、管理子局内の感度設定器の感度設定値を選択するか、もしくは親局から管理子局に伝送してくる感度設定値を
選択する機能を有することを特徴とする伝送制御システムが記載されている。
本発明の請求項5には、請求項3において、
子局入力部または子局入出力部に具備した感度設定器である可変調整器のアナログ値をA/D変換したデータが特定データ値(例えば“0レベル”データ値)に対して一致または不一致、または内部スイッチのオンまたはオフにより、子局入力部または子局入出力部内の感度設定器の感度設定値を選択するか、もしくは管理子局から子局入力部または子局入出力部に伝送してくる感度設定値を選択する機能を有することを特徴とする伝送制御システムが記載されている。
本発明の請求項6には、請求項1から5において、
子局入力部または子局入出力部の検出体の有無を表すオン、オフ検出データのアドレス番地グループに、特定のオフセットアドレス値を加えたアドレス番地を、各子局入力部または各子局入出力部の対応したエラーデータグループとする単体または複数群のセンサターミナルであることを特徴とする伝送制御システムが記載されている。
本発明の請求項7には、請求項1から6において、
請求項1から6において、
管理子局とこれに接続する子局入力部または子局入出力部の一群が、伝送ケーブルを介して離れた場所にあり、離れた場所でセンサターミナルのアドレス番地設定や感度調整値の設定を可能とすることを特徴とする伝送制御システムが記載されている。
本発明の伝送制御システムによれば、
伝送線路に親局や管理子局や子局入力部または子局入出力部が分散して存在する伝送制御システムにおいて、管理子局や子局入力部または子局入出力部のアドレス設定が自動的に認識できることから特段の個別のアドレス設定機構を設けることなくまた、管理子局や子局入力部または子局入出力部の感度設定や、閾値設定をわざわざ個別に行うことなく、遠隔制御で感度設定や、閾値設定が容易に行い得る。
本発明によれば、伝送線路に親局や管理子局や子局入力部または子局入出力部が分散して存在する伝送制御システムの子局入力部または子局入出力部のアドレス設定が自動的に認識でき、また、管理子局や子局入力部または子局入出力部の感度設定や、閾値設定をわざわざ個別に行うことなく、遠隔制御で容易に行い得ることから、伝送制御システムの設置調整や感度調整または閾値調整などの調整作業を簡素化することができ、システムの立ち上げ時間の短縮や、試験調整時間の著しい短縮が図れ、作業コストの低減や、上位システムのソフトウエア開発時間の短縮改善をすることができた。
以下に本発明の伝送制御システムについて、図面を参照し、実施するための形態を実施例に基づき説明する。
本発明の伝送制御システムについて、実施例を図1から図20によって説明する。
図1に本発明の実施形態に係る伝送制御システムのブロックダイヤ図を示す。
図1において、制御部1と親局6の間で、制御部1の出力ユニット2から並列(パラレル)出力信号である制御部出力信号4を親局6に送出する。また、入力ユニット3は、親局6からパラレル入力信号を制御部入力信号5として受信する。親局6は、DP信号線7、DN信号線8に接続しており、複数のセンサシステム11と接続している。複数のセンサシステム11は、管理子局10と管理子局10からカスケード接続した子局入力部12または子局入出力部12からなり、いずれもDP信号線7、DN信号線8に接続している。制御部1はすべてのセンサシステム11を構成する子局入力部12または子局入出力部12の監視データを親局6経由で掌握する。管理子局10からカスケード接続線によって接続された子局入力部12または子局入出力部12は、カスケード接続線を通してTDnタイミング信号17によって伝送されてくる、自局のアドレスデータや感度設定データやエラーデータを受信する。アドレスデータを受け取った当該子局入力部12または子局入出力部12は、続くカスケード接続線によって接続した次の子局入力部12または子局入出力部12のアドレスデータを生成し、TDnタイミング信号17としてカスケード接続した次の子局入力部12または子局入出力部12に前記アドレスデータと感度設定データやエラーデータを伝送する。
また、図1において、上側のセンサシステム11は、反射型センサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルとして用いられる。
上側のセンサシステム11は、反射型センサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルとして用いられる。
次の段のセンサシステム11は、透過型センサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルと、エリヤセンサとして用いられる。
このように、反射型センサターミナルであったり、透過型センサターミナルであったり、センサの違いがあるにせよ、当該システム構成によって複数のセンサターミナルをカスケード信号で接続し、当該カスケード信号によってそれぞれの子局入力部または子局入出力部のアドレスの自動設定を行ったり、また、センサ感度や、センサ閾値設定を管理子局で設定すると、次々にその設定をカスケード接続した子局入力部または子局入出力部が受け継ぐ構造を示している。
3段目のセンサシステム11は、一般型の子局入力部を持つセンサターミナルであり、マッピングセンサターミナルや、ピッキングターミナルと、エリヤセンサとして用いられる。
また、4段目のセンサシステム11は、一般型の子局入出力部を持つセンサターミナルであり、ピッキングターミナルなどの表示と入力を行う目的に用いられる。
すなわち、管理子局以下の子局入力部または子局入出力部は、カスケードで接続し、TDnタイミング信号17で次に接続する子局入力部12または子局入出力部12のアドレスデータと設定データとエラー情報を受け渡すため、管理子局以外の子局入力部12または子局入出力部12にはアドレス設定機能は必要なく、自動的にアドレス設定、感度設定ができる。
図2に、本発明の実施形態に係るセンサシステムのブロックダイヤ図を示す。
図において、制御部1と親局6と伝送線であるDP信号線7、DN信号線8でそれぞれの接続がされていることについては、前図1と同じ構成である。センサシステム11の中が管理子局10から子局入出力部にタイミング信号17で接続し、センサ部9から子局入出力部にセンサ信号を取り込み、伝送線であるDP信号線7、DN信号線8で親局6にセンサ部の監視信号を伝えることを示している。また、複数のマッピングターミナルを接続し、マッピングセンサシステム11を構成できる例を示す。すなわちマッピングターミナルシステムを構成する個々のセンサ部9と子局入力部12からなるマッピングターミナルは、個別にアドレス設定機構を備える必要がない。従って、従来個別に行っていた個々のマッピングターミナルのアドレス設定作業が必要なくなる。また、センサの感度設定や検出下限を決める閾値設定も必要が無くなる。
このような構成により、複数のセンサターミナルを接続し、タイミング信号17で次々に接続された子局入力部または子局入出力部のアドレス認識とセンサ感度やセンサの検出閾値設定を同時に行うシステム構成図を示す。
図3に、本発明の実施形態に係る伝送制御システムのタイミング信号接続図を示す。
図のセンサシステム11において、伝送線であるDP信号線7、DN信号線8と、TDnタイミング信号17により、管理子局10と子局入力部12が子局間接続13の如く分岐コネクタや、接続コネクタによって接続され、伝送制御システムを構成できることを示す。図に示す通り、伝送線であるDP信号線7、DN信号線8と各子局入力部12または子局入出力部12の接続は、並列配線、TD0タイミング信号17が管理子局から子局入力部(#0)へ、子局入力部(#0)から子局入力部(#1)へTD1タイミング信号17が順次カスケード接続されている。このことによって、TDnタイミング信号17のクロックを各子局入力部12または子局入出力部12がカウントし、カウント値が管理子局から何番目に接続されたかを判定し、自己のアドレスを設定すると同時に、TDnタイミング信号17に重畳されている設定信号を自局に取り込むことができる。
図4は、本発明の実施形態に係る管理子局の機能ブロック図である。
図において、伝送線であるDP信号線7、DN信号線8と管理子局の接続点DP、DNを介して管理子局10は、先ず自局の電力を伝送信号から生成する。この前記電力をもとに子局入力部または子局入出力部が作動することができるとともに、配線の省略、所謂省配線を実現している。同時に、管理子局10は、DP信号線7、DN信号線8からCK信号22を抽出し、MCU15に引き渡す。管理子局10は、アドレス設定14を有し、この設定機能によって自己のアドレスを設定する。
管理子局10は、感度設定または閾値設定のため、可変電圧調整回路から得たアナログ設定信号をA/D変換器16によってデジタル信号変換の後、MCU15のADATA信号ポート26から設定値を取り込む。
外部設定スイッチ入力をINS信号25によって、INS設定入力ポートに取り込み、スイッチオン“1”で感度設定または閾値アドレスを管理子局10の内部設定とし、スイッチオフ“0”で感度設定または閾値アドレスを管理子局10の外部から受けて設定する外部設定とすることができる。
MCU15は、クロック信号であるCK22から、自局アドレスのアドレス設定14で設定されたアドレスと一致した時、管理子局10の下にカスケード接続した子局入力部または子局入出力部に対し、TDnタイミング信号17として、自局のアドレスに1をプラス、または自局のアドレスにアドレス幅データをプラスした信号を出力する。
また、同時に設定データが管理子局10の内部で設定する場合は、可変電圧調整回路から得たアナログ設定信号をA/D変換器16にてデジタル信号に変換し、TDnタイミング信号17に重畳して次の子局入力部12または子局入出力部12に送出する。
図5に、本発明の実施形態に係る管理子局内部の信号バスの模式図を示す。
図において、CPU18は、MCU15の内部バスによって、RAM19とROM20と接続している。MCU15は、起動と共にROM20内部の初期化プログラムによって初期化された後、ROM20内に記憶しているPRG1Aプログラムによって、システムが作動する。また、RAM19内にデータ領域を有し、K0外部感度設定データか、K1内部感度設定データかの切り替えにより、データ領域の使用を切り分ける。CK信号22や、ADRS信号23の受け付け、設定モードの切り替えとして、INS信号25を受付け、アナログ設定データADATA信号ポート26の取り込みと、MCU15の出力として、Tout信号24をそれぞれI/Oバス21を介して外部との信号受け渡しを行う。
図6に、本発明の実施形態に係る管理子局10のデータ入力の構成図を示す。
図4においては、アナログ設定信号をA/D変換器16によってデジタル信号変換の後、MCU15のADATA信号ポート26から設定値を取り込んだのに対し、直接スイッチアレイの2進データをデジタルデータとして取り込み、これを設定信号として用いるものである。この場合、スイッチとして、デジスイッチや、ロタリースイッチを使用し、設定レベルを設定する。この設定レベルデータは、管理子局10の出力信号であるTD0タイミング信号17に重畳し次に接続した子局入力部12または子局入出力部12に伝送する。次に接続した子局入力部12または子局入出力部12は、このTD0タイミング信号17によって伝送されてくる設定データを使用し、自局の感度設定や、閾値設定が行える。
図7に、本発明の実施形態に係る管理子局10内部の信号バスの模式図を示す。
図6の管理子局10を構成する半導体機能素子を繋ぐ信号バスの模式図である。図5と同じ構成であるが、ROM20に記憶しているPRG1Bのプログラムが異なる。ADATA設定レベルデータが2進データであるか、10進データであるか、16進データであるかによって、プログラム内部の数値データの扱いが異なる。INS信号25を受け、RAM19内部の記憶領域である外部感度設定データK0を使用するか、内部感度設定データK1を使用するかについては、図5の管理子局10内部の信号バスの模式図と同様である。
図8に、本発明の実施形態に係るセンサシステムにおける子局入力部12の機能ブロック配線図を示す。図において、子局入力部12はMCU15の入力信号としてADATAS信号29とTin信号27が、また出力信号としてLED信号28を持つ以外は、管理子局10と同一の構成である。子局入力部12の動作は、伝送線であるDP信号線7、DN信号線8と子局入力部12の接続点DP、DNを介してDP信号線7、DN信号線8と接続している。
子局入力部12は、先ず自局の電力を伝送信号から生成する。この前記電力をもとに子局入力部12が作動することで配線の省略、所謂省配線を実現している。同時にDP信号線7、DN信号線8からCK信号22を抽出し、MCU15に引き渡す。MCU15は、管理子局10から順次引き継がれるTDnタイミング信号17をTin信号27としてTinポートから受信し、自局アドレス順位から自局のアドレスを認識し、また、管理子局から出力された設定値信号を受け取り、感度設定または閾値設定を行う。すなわち、TDnタイミング信号17には、管理子局10から数えて何番目の子局入力部であるかを示すアドレス順位情報が含まれており、そのアドレス順位によって、自局のアドレスを認識することができる。
子局入力部12も管理子局10と同様に、INS信号25の入力の状態によって、感度設定または閾値設定を“0”論理で外部設定とするか、“1”論理で内部設定とするかを決めることができる。内部設定であれば、アナログ設定信号をA/D変換器16によってデジタル信号変換の後、MCU15のADATA信号ポート26から設定値を取り込み、この設定値を用いて感度設定または検出レベルの閾値とする。
設定スイッチ入力が外部設定である場合には、すなわち、INS信号が“0”である時には、MCU15は、CK信号22の中から、自局アドレスのアドレス順位データに続く設定データを取り込み、前記設定データを用いて子局入力部の感度設定または閾値設定として取り込み、これを用いて感度設定または閾値設定を行うことができる。
次に投光信号としてLED信号28により、反射型または透過型センサの投光器を点灯し、前記投光信号の反射信号または透過信号を受光器により受光し、アナログ受光信号をA/D変換器16によってデジタル信号に変換し、ADATAS信号29をADATASポートから取込み、先の感度設定データまたは閾値データと比較して被検出体の有無を判定することができる。
判定結果は自局データのパルス後半部分にIout信号を電流値で出力し、親局6は、前記Iout信号31の電流値またはパルスデューティー比出力によって当該子局入力部または子局入出力部の検出情報データを認識することができる。
次に、自局アドレス順位に1を加算、または自局アドレス順位+アドレス幅データを加えてTout信号17としてToutポートから出力する。これが次にカスケード接続する子局入力部12または子局入出力部12のアドレスデータ生成であり、TDnタイミング信号17によって伝送されるアドレスデータである。
図9に、本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部の信号バスの模式図を示す。
図9は、図8の子局入力部12を構成する半導体機能素子を繋ぐ信号バスの模式図である。図5と同じ構成であるが、ROM20に記憶しているPRG2とのプログラムと、入力ポートにTin信号27のポートとADATAS信号29のポート、また出力ポートにLED信号28とIout31のポートを持つことが異なる。
CPU18は、ROM20に記憶保持しているプログラムPRG2によって、先ず、前記Tin信号27から自局アドレス順位を判定し、アドレスデータをRAM19に記憶させ、INS信号25が“1”、“0”状態から外部設定か、内部設定かを判断し、外部設定であればCK信号22の自局アドレス順位のスタートビット(Start Bit)である信号STB1に続く設定データKを外部感度設定データ領域K0に記憶する。内部設定であれば、ADATA信号ポート26から取込んだ内部設定データを内部感度設定データ領域K1に記憶する。
また、I/Oバス21からは、入力信号として、前記CK信号22とTin信号27とINS信号25とADATA信号ポート26とADATAS信号29を取込み、出力信号として、Tout信号24とLED信号28と出力することができる。
図10に、本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部動作時の信号のタイムチャート図を示す。
図において、伝送線DP信号線7、DN信号線8には、通常のクロックサイクルより周期の長いスタートビット(Start Bit)である信号STB0を起点としてサイクル動作する。すなわち、スタートビット(Start Bit)後のアドレスのデータ長さが1ビットである場合、図のように、1ビット目がアドレス0(ADRS0)、2ビット目がアドレス1(ADRS1)となり、子局入力部または子局入出力部の数だけ続き再びスタートビット(Start Bit)に戻る。アドレスのデータ長さが幅を持つ場合のアドレスデータは、アドレス幅毎のデータの区切りとなるが、ここではアドレスのデータ長さが1ビットである場合について示す。2段目のCK信号は、クロック信号であり、0から24Vの波高値を有する。
続くTD0信号は、スタートビット(Start Bit)後に管理子局10から送出されたTD0信号を示す。
図の如く、アドレスのデータ長さが1ビットである場合は、TDn信号も1ビット毎にTD0信号にTD1信号が続き、TDn−1まで続く。
また、クロックの立ち上がりに同期してLED0信号が立ち上がり、投光信号となる。投光信号の反射または透過信号をフォトトランジスタが受け、PHT0信号を生成する。同様に続くクロックの立ち上がりでLED1信号が立ち上がり、投光信号となり、投光信号の反射または透過信号をフォトトランジスタが受け、PHT1信号を生成する。
図11に本発明の実施形態に係るタイミング信号の構成図を示す。
図において、子局入力部12のアドレスのデータ長さが幅を持つ場合のアドレスデータは、スタートビット(Start Bit)である信号STB1の後、アドレスのデータ幅分のパルスデータを持ち、図11の如く、TD0信号となり、TD1信号からTDn−1信号となる。
図12に本発明の実施形態に係るタイミング信号のデータ状態図を示す。
図において、1ビット目のデータと2ビット目のデータがそれぞれ“0”、続く3ビット目のデータが“1”であり、この場合、デューティー比が異なり、データ“0”、“1”の違いとなる。
図13に本発明の実施形態に係るタイミング信号の第2の構成図を示す。
図において、スタートビット(Start Bit)である信号STB1の後にそれぞれ、設定データKが続き、子局入力部12のMCUは、外部設定の場合、タイミング信号の後の設定データKをそれぞれ記憶場所の外部感度設定データK0領域に記憶する。
図14に本発明の実施形態に係るメモリーマップ図を示す。
メモリーマップ図において、センサデータアドレスにセンサのオン・オフデータが順番に記録されており、これに対しそれぞれのセンサのエラー情報をそれぞれバイアスアドレス“Z”分移行して記憶し、エラー情報のみを一括読み出すようにし、センサデータとエラーデータを区分し記憶することで、状態監視を容易にしている。
図15に本発明の実施形態に係るセンサシステムにおける検出信号図を示す。
図において、センサのフォトトランジスタ信号PHT30の信号変化に対し、センサ信号エラー閾値レベルとON/OFF判定の閾値がそれぞれ設定されており、各センサに対し、これらの閾値も前記タイミング信号に重畳して各子局入力部または子局入出力部に伝送できるようにしたものである。
図16に本発明の実施形態に係る管理子局の遠隔設定機能図を示す。
図は、マッピングセンサシステムを表しているが管理子局10をマッピングターミナルから離した位置に置き、TDnタイミング信号17で遠隔距離からセンサ感度データを子局入出力部に送り遠隔調整を可能とすることで、それぞれのマッピングセンサの調整を簡素化したものである。
図17は、本発明の管理子局の自動アドレス認識の実施形態に係るフローチャート図である。図によって、プログラムによる制御手順を説明する。
システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む(ステップ1)。次にスタートビット(Start Bit)を待つ。したがってスタートビット(Start Bit)が来なければ来るまではN側のウエイトサイクルを繰り返す。スタートビット(Start Bit)が来るとループを抜け(ステップ2)、アドレスをアカウント(確認登録)する(ステップ3)。ここで自局のアドレス設定機能のアドレス値と一致するまでウエイトサイクルを繰り返す(ステップ4)。自局のアドレス設定機能のアドレス値と一致したらタイミング信号TD0信号をONにし、Toutポートから出力する(ステップ5)。再びアドレスをアカウント(確認登録)する(ステップ6)。アドレス値+1になったら(ステップ7)、Toutをオフにし(ステップ8)、感度設定データ処理のループに入る(ステップ9)。当該感度設定データ処理のループについては、図21で詳細を記載する。
図18に本発明の子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図を示す。
図は、タイミング信号であるTin信号を管理子局10、子局入力部12または子局入出力部12から受信し、タイミング信号であるTin信号によってアドレス幅を持つ自局アドレスの自動設定を行うと共に、次に続く子局入力部12または子局入出力部12へのTout信号を送出し、更にその後、自動感度設定を行う工程のフローチャート図を示す。
先ず、電源ONによってこのフローに示すプログラムが実行される。
図によって、プログラムによる制御手順を説明する。
システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む(ステップ10)。次にスタートビット(Start Bit)が来るのを待つ。スタートビット(Start Bit)が来ない場合は、フロー図の判断のNから当該ステップの入口に戻りスタートビット(Start Bit)来るまでN側のウエイト(待ち)サイクルを繰り返す(ステップ11)。スタートビット(Start Bit)が来たらループを抜け、アドレスアカウントを行う(ステップ12)。ここでタイミング信号であるTin信号がオンになるまでN側に戻り、Tin信号を監視する(ステップ13)。
タイミング信号であるTin信号がオンになった場合(ステップ13)、アドレスのカウント値を自局のアドレス記憶領域に書き込みを行い、これによって自局のアドレス設定が完了する(ステップ14)。図18においては、アドレス幅を持つ場合のアドレス自動認識を行うものであるから、CK信号22を監視し、自局アドレス値にアドレス幅パルスを足し合わせたパルスが来るのを待つ(ステップ15,16)。前記状態に達したら、Tout信号をオンにして次の子局入力部または、子局入出力部に送出する(ステップ17)。
続く子局入力部12または子局入出力部12が作動している間、Tout信号をオンに保持するため、自局アドレス値にアドレス幅パルスを足し合わせ更に1パルス足したパルスが来るまで状態を保持し(ステップ18)、条件に達した時点でTout信号をオフにする(ステップ20)。続いて感度設定データ処理工程(ステップ20)と、信号検出処理(ステップ22)と、エラー検出処理(ステップ23)を行う概略の工程を示すが、その詳細は、図22で述べる。
図19に本発明の第二の管理子局の自動アドレス認識の実施形態に係るフローチャート図を示す。
図において、前図と同じく、システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む(ステップ24)。次にTin信号を監視し、スタートビット(Start Bit)を待つ。したがってスタートビット(Start Bit)が来なければ来るまではN側のウエイトサイクルを繰り返す。共通の伝送線にスタートビット(Start Bit)である信号STB0が来るとループを抜け(ステップ25)、アドレスをアカウント(確認登録)する(ステップ26)。ここで自局のアドレス設定機能のアドレス値と一致するまでウエイトサイクルを繰り返す(ステップ27)。アドレス値が自局アドレスと一致すると、スタートビット(Start Bit)である信号STB1をToutに送出する(ステップ28)。次にアドレス設定値データをToutに送出する(ステップ29)。次に感度設定データ処理工程(ステップ30)を行うが、その詳細は、図21のフローチャート図で詳細を説明する。
図20に本発明の第二の子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図を示す。
図において、前図と同じく、システムの電源オンによって続くプログラムが作動する。最初に不定状態の入出力を行わないための入出力動作を禁止し、次に初期データをメモリーに書き込む(ステップ31)。次にTin信号を監視し、スタートビット(Start Bit)を待つ。したがってスタートビット(Start Bit)が来なければ来るまではN側のウエイトサイクルを繰り返す。スタートビット(Start Bit)が来るとループを抜け(ステップ32)、アドレス設定値データを受信する。(ステップ33)。アドレス設定値データをアドレス値として登録する(ステップ34)。次にスタートビット(Start Bit)である信号STB1をToutに送出する(ステップ35)。次にアドレス値にアドレスデータ幅値を加算したデータをToutに送出する(ステップ36)。次に感度設定データ処理工程(ステップ37)と信号検出処理(ステップ38)とエラー検出処理を行うが、その詳細は、図22、23のフローチャート図で詳細を説明する。
図21に本発明の図17または図19の感度設定データ処理の実施形態に係るフローチャート図を示す。図において、ステップ8またはステップ29に続いて、MCU15は、A/D変換器16の出力である感度設定データまたは、感度設定のデジタルスイッチ入力データをADATA26として読み込み、読み込んだADATA値をK1に記憶する(ステップ40)。次にK1が“0”であるかを判断する(ステップ41)。K1が“0”であれば、感度設定を外部設定データで行うため、K0データをKに記憶する(ステップ41)。
K1が“0”でなければ、内部設定データを感度設定に用い、先にADATAから読み込んだK1データをKに記憶する(ステップ44)。
設定データをスイッチ入力INS信号で行う場合を破線のフローで示す。この場合、INS信号が“1”であれば内部設定データを使用し、INS信号25が“1”でなければ、感度設定を外部設定データで行うことを示し、感度設定を選択スイッチによって行うことを表している。続いて、スタートビット(Start Bit)である信号STB1をToutに送出する(ステップ45)。続いて、感度設定データKをToutに送出し、続く子局入力部12または子局入出力部12にデータを引き継ぐ。
図22本発明の図20の感度設定データ処理と信号検出処理の実施形態に係るフローチャート図を示す。図において、ステップ21またはステップ37に続いて、MCU15は、
Tinにスタートビット(Start Bit)である信号STB0が来るまで監視する(ステップ47)。スタートビット(Start Bit)である信号STB0が来た場合、感度設定データを受信する(ステップ48)。次に感度データKをK0に記憶する(ステップ49)。MCU15は、ADATAを読み込み、ADATAをK1に記憶する(ステップ50)。
次にK1が“0” であるかを判断する(ステップ51)。K1が“0”であれば、感度設定を外部設定データで行うため、K0データをKcに記憶する(ステップ53)。
K1が“0”でなければ、内部設定データを感度設定に用い、先にADATAから読み込んだK1データをKcに記憶する(ステップ54)。
設定データをスイッチ入力INS信号で行う場合は破線のフローに従う。この場合、INS信号が“1”であれば内部設定データを使用し、INS信号25が“1”でなければ、感度設定を外部設定データで行うことを示し、感度設定を選択スイッチによって行うことを表している(ステップ52)。
続いて、MCU15は、ADATAS信号29を読み込み、ADATASデータをSに書き込む(ステップ55)。
続いて信号検出処理工程に進む。ここでデータSがKc以上であるか判断する(ステップ56)。データSがKc以上であれば、アドレス値の監視信号であるon/offデータを取り込み(ステップ57)、データSがKc以上でない場合もアドレス値の監視信号であるon/offデータを取り込む(ステップ58)。続いてフローチャートのB端子に続く。
図23に本発明の図20のエラー検出処理の実施形態に係るフローチャート図を示す。
図において、エラー信号の判定を行い(ステップ59)、エラー信号を検知した場合、アドレス値にバイアスデータZを加算したメモリー番地にエラーデータフラグ“1”を立て(ステップ60)、エラー信号を検知しない場合、アドレス値にバイアスデータZを加算したメモリー番地にエラーデータフラグを“0”とする(ステップ61)。
続いてToutにスタートビット(Start Bit)である信号STB1を送出する(ステップ62)。続いて外部感度設定データであるK0をToutに送出し(ステップ63)、フローチャート端子Aに戻る。
図1の制御部1は、たとえばホストコンピュータやPLC(プログラマブル・ロジック・コントローラ)であり、その制御部1と親局6の間で、並列(パラレル)信号として入力信号やセンサ信号である監視信号5と制御信号4を授受し、通信する伝送制御システムである。
前記親局6は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線であるDP信号線7とDN信号線8を介して複数の管理子局12、子局入力部12、子局入出力部12と通信する伝送制御システムを構成している。
図4や図6や図8に示す各管理子局12、子局入力部12、子局入出力部12は、前記伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPU18と記憶素子であるROM20とRAM19およびデジタルI/OポートからなるMCU15で構成されている。
本発明は、自局アドレス設定機能を持つ管理子局10が、管理子局10内部に持つ前記アドレス設定機能で設定したアドレス値と、親局6から伝送されるスタートビット(Start Bit)からカウントを開始するアドレスカウンタデータが一致した時、管理子局10の次にカスケード接続した子局入力部12や子局入出力部12に対し、移動タイミング信号(TDnタイミング信号17)を個別の信号線TDnに出力する。
前記子局入力部12、子局入出力部12は、前記管理子局12からの移動タイミング信号(TDnタイミング信号17)を受けた時、スタートビット(Start Bit)からカウントを開始するアドレスカウンタデータを子局入力部12、子局入出力部12のアドレス値とする。また、当該子局入力部12、子局入出力部12が、アドレスデータ幅を有する場合には、前記アドレス値に当該子局入力部12、子局入出力部12が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部12、子局入出力部12に対し、移動タイミング信号(TDnタイミング信号17)を個別の信号線に出力することにより、カスケード接続した子局入力部12、子局入出力部12のアドレス認識を順次行うことができる伝送制御システムである。
本発明は、また、前記システム構成において、図4に示す自局アドレス設定機能を持つ管理子局10が、前記アドレス設定機能で設定したアドレス値と、親局6から共通の伝送線であるDP信号線7とDN信号線8を介して伝送されてくる伝送信号のスタートビット(Start Bit)からカウントを開始するアドレスカウンタデータが一致した時、管理子局の次にカスケード接続した子局入力部12、子局入出力部12に対し、アドレスカウンタデータを個別の信号線(カスケード接続線)に出力し、前記子局入力部12、子局入出力部12は、前記管理子局からのアドレスカウンタデータを当該子局入力部12、子局入出力部12のアドレス値とするかまたは、当該子局入力部12、子局入出力部12は、当該アドレス値に当該子局入力部12、子局入出力部12が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部12、子局入出力部12に対し、当該アドレスカウンタデータを個別の信号線(カスケード接続線)に出力し、カスケード接続した子局入力部12、子局入出力部12のアドレス認識を順次行うことができる伝送制御システムである。
また、図1、2、8のシステム構成において、各々が被制御部のセンサ部を監視する複数の検出ヘッドである子局入力部12であり、複数の検出ヘッドである子局入力部12、子局入出力部12が、被検出体の有無を検出するためのアナログ信号をデジタル値に変換するA/D変換器16を有し、更に管理子局12は複数の子局入力部12、子局入出力部12に対して被検出体の有無を判定する感度設定機能を有している。感度設定器である可変調整器のアナログ値をA/D変換したデータまたはデジタルスイッチデータのデジタルデータを、感度設定値として個別の信号線(カスケード接続線)を通じて、TDnタイミング信号17を続く複数の子局入力部または子局入出力部に対し順次伝送し、TDnタイミング信号17を受信した複数の当該子局入力部または子局入出力部は、伝送されて来た感度設定値と被検出体を検出するそれぞれのA/D変換器データとを比較して被検出体の有無を検出することにより、複数の子局入力部または子局入出力部の感度設定を管理子局内の感度設定器にて一括して行うことができる伝送制御システムである。
本発明はまた、図4、図6、図8において、管理子局12に具備した感度設定器である可変調整器のアナログ値をA/D変換したデータが特定データ値(例えば“0レベル”データ値)に対して一致するかまたは不一致であるかにより、管理子局12内の感度設定器の感度設定値を選択するか、もしくは親局6から管理子局12に伝送してくる感度設定値を選択することができる機能を持った伝送制御システムである。
また、本発明によれば、図4、図6、図8において、管理子局12、子局入力部12、子局入出力部12に具備した感度設定器である可変調整器のアナログ値をA/D変換したデータを用いるかについて、内部スイッチのオン“1”またはオフ“0”により、管理子局12内の感度設定器の感度設定値を選択するか、もしくは親局6から管理子局12に伝送してくる感度設定値を選択することができる機能を持った伝送制御システムである。
このように、感度設定値を自動的に選択するか、スイッチによって選択するかの機能を有する伝送制御システムが実現できる。
また、本発明によれば、図14に示す子局入力部12、子局入出力部12の検出体の有無を表すオン、オフ検出データのアドレス番地グループに、特定のオフセットアドレス値(Z)を加えたアドレス番地を、各子局入力部12、子局入出力部12の対応したエラーデータグループとする単体または複数群の各子局入力部12、子局入出力部12とすることによって、上位システムや親局がエラーデータグループを参照することによって、容易にエラー状態を把握することができる伝送制御システムを実現するものである。
また、本発明によれば、図16のように、管理子局12とこれに接続する各子局入力部12、子局入出力部12の一群が、共通の伝送線であるDP信号線7とDN信号線8を介して伝送されてくる伝送信号と個別の信号線(カスケード接続線)によって伝送されるTDnタイミング信号17で離れた場所のセンサターミナルや続く子局入力部12、子局入出力部12のアドレス番地設定や感度調整値の設定を可能とすることができる伝送制御システムである。これによって、当該システムの設置後の立上作業で行う個別の子局入力部12、子局入出力部12のアドレス設定作業や、感度設定、閾値設定が大幅に簡素化できるため、立ち上げコストの低減や短期立ち上げが可能となる。
本発明の利用は、半導体ウエハや液晶ガラスやガラスエポキシ基板などのような多段状態に保管する被検出体の有無の検出を行なう場合や、多数の光電センサを用いるセンサシステムにおいて、配線の省略所謂省配線、小型化を実現しながら、管理子局に続く子局入力部や子局入出力部のアドレスを自動的に設定し、且つ、多段センサのセンサ感度調整を行うとともに、感度データを次々受け渡し、感度設定を一括設定することができる。また、自局での感度調整か外部での感度調整かを選択できる仕組みを有するセンサシステムとして、感度調整作業が容易であり、また更に、エラー発生時の検知の容易に行いえるセンサシステムとして広く利用することができる。
本発明の実施形態に係る伝送制御システムのブロックダイヤ図である。 本発明の実施形態に係るセンサシステムのブロックダイヤ図である。 本発明の実施形態に係る伝送制御システムのタイミング信号接続図である。 本発明の実施形態に係る管理子局の機能ブロック図である。 本発明の実施形態に係る管理子局内部の信号バスの模式図である。 本発明の実施形態に係る管理子局のデータ入力の構成図である。 本発明の実施形態に係る管理子局内部の信号バスの模式図である。 本発明の実施形態に係るセンサシステムにおける子局入力部のブロック配線図である。 本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部の信号バスの模式図である。 本発明の実施形態に係るセンサシステムにおける管理子局や子局入力部または子局入出力部動作時の信号のタイムチャート図である。 本発明の実施形態に係るタイミング信号の構成図である。 本発明の実施形態に係るタイミング信号のデータ状態図である。 本発明の実施形態に係るタイミング信号の第2の構成図である。 本発明の実施形態に係るメモリーマップ図である。 本発明の実施形態に係るセンサシステムにおける検出信号図である。 本発明の実施形態に係る管理子局の遠隔設定機能図である。 本発明の管理子局の自動アドレス認識の実施形態に係るフローチャート図である。 本発明の管理子局や子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図である。 本発明の第二の管理子局の自動アドレス認識の実施形態に係るフローチャート図である。 本発明の第二の子局入力部または子局入出力部の自動アドレス認識の実施形態に係るフローチャート図である。 本発明の図17または図19の感度設定データ処理の実施形態に係るフローチャート図である。 本発明の図20の感度設定データ処理と信号検出処理の実施形態に係るフローチャート図である。 本発明の図20のエラー検出処理の実施形態に係るフローチャート図である。
符号の説明
1 制御部 2 出力ユニット 3 入力ユニット
4 制御信号 5 監視信号 6 親局
7 DP信号線 8 DN信号線 9 センサ部
10 管理子局 11 センサシステム
12 子局入力部、子局入出力部
13 子局間接続 14 アドレス設定 15 MCU
16 A/D変換器 17 TDnタイミング信号 18 CPU
19 RAM 20 ROM 21 I/Oバス
22 CK信号 23 ADRS信号 24 Tout信号
25 INS信号 26 ADATA信号ポート 27 Tin信号
28 LED信号 29 ADATAS信号 30 PTH信号
31 Iout信号

Claims (7)

  1. 制御部と親局の間で、並列(パラレル)信号である監視信号と制御信号を授受し、
    前記親局は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
    各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPUと記憶素子であるROMとRAMおよびデジタルI/Oによって構成するMCUから構成され、
    自局アドレス設定機能を持つ管理子局が、
    前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット(Start Bit)からカウントを開始するアドレスカウンタデータが一致した時、
    管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、移動タイミング信号を個別の信号線に出力し、
    前記子局入力部または子局入出力部は、前記管理子局や前記子局入力部または子局入出力部からの移動タイミング信号受けた時、スタートビット(Start Bit)からカウントを開始するアドレスカウンタデータを当該子局のアドレス値とするかまたは、当該子局入力部または子局入出力部は、当該アドレス値に当該子局が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部または子局入出力部に対し、移動タイミング信号を個別の信号線に出力することにより、カスケード接続した子局入力部または子局入出力部のアドレス認識を順次行うことを特徴とする伝送制御システム。
  2. 制御部と親局の間で、並列(パラレル)信号である監視信号と制御信号を授受し、
    前記親局は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
    各々の管理子局と子局入力部または子局入出力部は、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPUと記憶素子であるROMとRAMおよびデジタルI/Oによって構成するMCUから構成され、
    自局アドレス設定機能を持つ管理子局が、
    前記アドレス設定機能で設定したアドレス値と、親局から伝送されるスタートビット(Start Bit)からカウントを開始するアドレスカウンタデータが一致した時、
    管理子局の次にカスケード接続した子局入力部または子局入出力部に対し、アドレスカウンタデータを個別の信号線に出力し、
    前記子局入力部または子局入出力部は、前記管理子局からのアドレスカウンタデータを当該子局入力部または子局入出力部のアドレス値とするとともに、当該子局入力部または子局入出力部は、当該アドレス値に当該子局入力部または子局入出力部が占有するアドレスデータ幅を加算したアドレスカウンタデータに一致した時、次に接続する子局入力部または子局入出力部に対し、当該アドレスカウンタデータを個別の信号線に出力し、カスケード接続した子局入力部または子局入出力部のアドレス認識を順次行うことを特徴とする伝送制御システム。
  3. 制御部と親局の間で、並列(パラレル)信号である監視信号と制御信号を授受し、
    前記親局は、前記並列信号を直列(シリアル)信号に変換し、共通の伝送線を介して複数の管理子局と子局入力部または子局入出力部と通信する伝送制御システムにおいて、
    各々の管理子局と子局入力部または子局入出力部が、伝送線から自局の電源電力を得るための電源部と、前記伝送線からクロック信号(CK)を抽出する回路と、CPUと記憶素子であるROMとRAMおよびデジタルI/Oによって構成するMCUから構成され、
    各々が被制御部のセンサ部を監視する複数の検出ヘッドである子局入力部または子局入出力部であり、複数の検出ヘッドである子局入力部または子局入出力部が、被検出体の有無を検出するためのアナログ信号をデジタル値に変換するA/D変換器を有し、管理子局は複数の子局入力部または子局入出力部に対して被検出体の有無を判定する感度設定機能を有し、感度設定器である可変調整器のアナログ値をA/D変換したデータまたはデジタルスイッチデータのデジタルデータを、感度設定値として個別の信号線を通じて、複数の子局入力部または子局入出力部に対し順次カスケード的に伝送を行い、複数の当該子局入力部または子局入出力部子局は、伝送された感度設定値と被検出体を検出するそれぞれのA/D変換器データとを比較して被検出体の有無を検出することにより、複数の子局入力部または子局入出力部の感度設定を管理子局内の感度設定器にて一括で行うことを特徴とする伝送制御システム。
  4. 請求項3において、
    管理子局に具備した感度設定器である可変調整器のアナログ値をA/D変換したデータが特定データ値(例えば“0レベル”データ値)に対して一致または不一致、または内部スイッチのオンまたはオフにより、管理子局内の感度設定器の感度設定値を選択するか、もしくは親局から管理子局に伝送してくる感度設定値を
    選択する機能を有することを特徴とする伝送制御システム。
  5. 請求項3において、
    子局入力部または子局入出力部に具備した感度設定器である可変調整器のアナログ値をA/D変換したデータが特定データ値(例えば“0レベル”データ値)に対して一致または不一致、または内部スイッチのオンまたはオフにより、子局入力部または子局入出力部内の感度設定器の感度設定値を選択するか、もしくは管理子局から子局入力部または子局入出力部に伝送してくる感度設定値を選択する機能を有することを特徴とする伝送制御システム。
  6. 請求項1から5において、
    子局入力部または子局入出力部の検出体の有無を表すオン、オフ検出データのアドレス番地グループに、特定のオフセットアドレス値を加えたアドレス番地を、各子局入力部または各子局入出力部の対応したエラーデータグループとする単体または複数群のセンサターミナルであることを特徴とする伝送制御システム。
  7. 請求項1から6において、
    管理子局とこれに接続する子局入力部または子局入出力部の一群が、伝送ケーブルを介して離れた場所にあり、離れた場所でセンサターミナルのアドレス番地設定や感度調整値の設定を可能とすることを特徴とする伝送制御システム。
JP2010502647A 2008-03-14 2008-03-14 伝送制御システム Active JP5008764B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/000606 WO2009113130A1 (ja) 2008-03-14 2008-03-14 伝送制御システム

Publications (2)

Publication Number Publication Date
JPWO2009113130A1 JPWO2009113130A1 (ja) 2011-07-14
JP5008764B2 true JP5008764B2 (ja) 2012-08-22

Family

ID=41064815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010502647A Active JP5008764B2 (ja) 2008-03-14 2008-03-14 伝送制御システム

Country Status (3)

Country Link
JP (1) JP5008764B2 (ja)
CN (1) CN101953118B (ja)
WO (1) WO2009113130A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113392B (zh) * 2014-07-17 2019-06-04 天地(常州)自动化股份有限公司 一种顶板压力监测系统的数据传输方法和装置
JP7359640B2 (ja) 2019-10-25 2023-10-11 株式会社 エニイワイヤ 組立用物品管理システム
DE112021006390T5 (de) * 2021-02-10 2023-10-05 Mitsubishi Electric Corporation Netzwerksystem, kommunikationsverfahren und kommunikationsprogramm

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372740A (ja) * 1989-05-22 1991-03-27 Fuji Electric Co Ltd 多局通信システムのアドレッシング方法
JP2000078168A (ja) * 1998-09-03 2000-03-14 San Denshi Kk アドレス設定方法及び装置
JP2003296867A (ja) * 2002-03-29 2003-10-17 Sunx Ltd センサシステム、そのセンサユニット、通信ユニット及び終端ユニット
WO2007023575A1 (ja) * 2005-08-25 2007-03-01 Anywire Corporation マッピングセンサシステム
JP2007272827A (ja) * 2006-03-31 2007-10-18 Sunx Ltd センサシステム及びセンサユニット
JP2007331923A (ja) * 2006-06-19 2007-12-27 Anywire:Kk ターミナルシステム
JP2008054264A (ja) * 2006-08-25 2008-03-06 Anywire:Kk 入出力ターミナル
JP2009168492A (ja) * 2008-01-11 2009-07-30 Anywire:Kk 光電センサシステム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372740A (ja) * 1989-05-22 1991-03-27 Fuji Electric Co Ltd 多局通信システムのアドレッシング方法
JP2000078168A (ja) * 1998-09-03 2000-03-14 San Denshi Kk アドレス設定方法及び装置
JP2003296867A (ja) * 2002-03-29 2003-10-17 Sunx Ltd センサシステム、そのセンサユニット、通信ユニット及び終端ユニット
WO2007023575A1 (ja) * 2005-08-25 2007-03-01 Anywire Corporation マッピングセンサシステム
JP2007272827A (ja) * 2006-03-31 2007-10-18 Sunx Ltd センサシステム及びセンサユニット
JP2007331923A (ja) * 2006-06-19 2007-12-27 Anywire:Kk ターミナルシステム
JP2008054264A (ja) * 2006-08-25 2008-03-06 Anywire:Kk 入出力ターミナル
JP2009168492A (ja) * 2008-01-11 2009-07-30 Anywire:Kk 光電センサシステム

Also Published As

Publication number Publication date
WO2009113130A1 (ja) 2009-09-17
CN101953118A (zh) 2011-01-19
CN101953118B (zh) 2014-08-27
JPWO2009113130A1 (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
US8762587B2 (en) Data acquisition card, expansion control system for data acquisition card and method thereof
EP3220582B1 (en) Slave device, control method of slave device, information processing program and recording medium
TWI495884B (zh) 遠端配線檢查系統及使用於此系統之連接器
JP6140459B2 (ja) センサーデータ伝送装置
CN107342909B (zh) 控制系统、控制方法及记录介质
US8346510B2 (en) Continuously-arranged sensor system, network unit, and sensor unit
CN107113211B (zh) 一种包含有服务模块的功能连接单元
US7911967B2 (en) Control and monitor signal transmission system
JP5008764B2 (ja) 伝送制御システム
US8307137B2 (en) Remote communication method of a network
KR102146323B1 (ko) Plc 시스템의 인터페이스 변환 장치 및 그 plc 시스템
NO338814B1 (no) Rutingsanlegg for en undersjøisk elektronisk modul
JP2016111672A (ja) 通信方法、通信システム及び通信装置
KR100927092B1 (ko) 피엘시 네트워크에서 파라미터 설정 방법
US4495497A (en) Circuit arrangement for controlled interconnection of signal sources and signal destinations
US11778072B2 (en) Control and data transfer system for supporting different communication protocols and an adapter module
JP7027228B2 (ja) 検出センサ、検出センサシステム
US20090187680A1 (en) Controller System With Programmable Bi-directional Terminals
US20220276980A1 (en) Transmission device and communication system
KR101069601B1 (ko) 대기전력 절감 기능을 갖춘 홈네트워크용 비디오폰
KR930007081B1 (ko) 필드버스 인터페이스보드
KR20160115495A (ko) Hdmi 및 dvi 신호 입력을 인식하여 디스플레이포트 신호로 변환하는 장치 및 방법
RU2260835C2 (ru) Расширяемая автоматическая система
CN116888541A (zh) 开关系统和开关
JPH01296835A (ja) 直列制御装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120529

R150 Certificate of patent or registration of utility model

Ref document number: 5008764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250