JP5004061B2 - Solder bump printing method for single printed circuit board - Google Patents

Solder bump printing method for single printed circuit board Download PDF

Info

Publication number
JP5004061B2
JP5004061B2 JP2009175005A JP2009175005A JP5004061B2 JP 5004061 B2 JP5004061 B2 JP 5004061B2 JP 2009175005 A JP2009175005 A JP 2009175005A JP 2009175005 A JP2009175005 A JP 2009175005A JP 5004061 B2 JP5004061 B2 JP 5004061B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
solder
single printed
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009175005A
Other languages
Japanese (ja)
Other versions
JP2010093232A (en
Inventor
信芳 何
世宗 林
Original Assignee
南亞電路板股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股▲ふん▼有限公司 filed Critical 南亞電路板股▲ふん▼有限公司
Publication of JP2010093232A publication Critical patent/JP2010093232A/en
Application granted granted Critical
Publication of JP5004061B2 publication Critical patent/JP5004061B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Screen Printers (AREA)

Description

本発明は、はんだバンプ印刷方法に関するものであって、特に、単一プリント回路板のはんだバンプ印刷方法に関するものである。   The present invention relates to a method for printing solder bumps, and more particularly to a method for printing solder bumps on a single printed circuit board.

近年、通信、ネットワーク、および、コンピュータ等の各種電子製品が発展し、軽薄短小の要求を満たすために、集積回路(Integrated Circuit, IC)を縮小する多くのパッケージ技術も発展してきている。完成した内部回路を含む一般のプリント回路板にパッケージ工程を実行するとき、はんだバンプ(solder bump)と回路板上のボンディングパッドと連接させて、外部電子装置と連接する橋梁とする必要があるので、回路板の微小化に伴い、はんだバンプとボンディングパッド間の間隔も縮小している。
In recent years, various electronic products such as communication, networks, and computers have been developed, and many package technologies for reducing integrated circuits (ICs) have been developed in order to meet the demands for lightness, thinness, and smallness. When performing a packaging process on a general printed circuit board containing a completed internal circuit, it is necessary to connect a solder bump and a solder pad to a bonding pad on the circuit board to form a bridge connected to an external electronic device. As the circuit board is miniaturized, the distance between the solder bump and the bonding pad is also reduced.

現在、業界で常用されるはんだバンプ印刷技術は、まず、回路板全板の内部回路を完成させ、続いて、全板内の特定位置上にはんだバンプを形成し、その後、ニーズに応じて単一回路板に切断し、最後に、単一回路板に対し電子テストを実行して、電気的接続が正常かどうか判断する。しかし、ボンディングパッドの尺寸、および、間隔が縮小するに伴い、全板にはんだバンプを形成する製造工程は制御しにくくなり、最後の電子テストで、多くの回路の電気的接続のミスを発見して、それが無駄になり、製造コストが増加する。
Currently, the solder bump printing technology commonly used in the industry first completes the internal circuit of all the circuit boards, then forms solder bumps on specific positions in the entire board, and then simply applies them according to needs. Cut to one circuit board and finally perform an electronic test on the single circuit board to determine if the electrical connection is normal. However, as the size and spacing of bonding pads shrinks, the manufacturing process for forming solder bumps on all boards becomes difficult to control, and in the final electronic test, many circuit electrical connection mistakes were discovered. This wastes and increases manufacturing costs.

よって、はんだバンプとボンディングパッド間の間隔縮小の趨勢に対応することが必要である。
Therefore, it is necessary to cope with the trend of decreasing the distance between the solder bump and the bonding pad.

特開２００４−１５５１８５号公報JP 2004-155185 A

本発明は、単一回路板のはんだバンプ印刷方法を提供し、上述の問題を解決することを目的とする。   The present invention provides a method for printing solder bumps on a single circuit board, and an object thereof is to solve the above-mentioned problems.

本発明の単一回路板のはんだバンプ印刷方法は、完成した内部回路を含み、第一表面と、対応する第二表面を有するプリント回路板全板を提供するステップと、第一表面と第二表面上に複数のボンディングパッドを形成するステップと、第一表面、第二表面とこれらのボンディングパッド上に絶縁層を被覆し、絶縁層中に複数の開口を形成し、これらの開口がボンディングパッドを露出させるステップと、プリント回路板全板を複数の独立した単一プリント回路板に分割するステップと、これらの単一プリント回路板に電子テストを実行するステップと、複数のはんだバンプをこれらの単一プリント回路板の開口中に形成するステップと、からなる。   A method of printing solder bumps on a single circuit board of the present invention includes providing a printed circuit board full board including a completed internal circuit and having a first surface and a corresponding second surface; Forming a plurality of bonding pads on the surface; covering the first surface, the second surface and the bonding pads with an insulating layer; forming a plurality of openings in the insulating layer; and these openings are bonding pads. Exposing the printed circuit board, dividing the entire printed circuit board into a plurality of independent single printed circuit boards, performing an electronic test on the single printed circuit boards, and attaching a plurality of solder bumps to these Forming in the opening of a single printed circuit board.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記ボンディングパッドは前記回路中の複数の導電構造に電気的に接続される。   In the single circuit board solder bump printing method of the present invention, preferably, the bonding pad is electrically connected to a plurality of conductive structures in the circuit.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記導電構造は電気めっき導通孔か導電ブラインドホールを含む。   In the solder bump printing method for a single circuit board according to the present invention, preferably, the conductive structure includes an electroplating conduction hole or a conductive blind hole.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記絶縁層はソルダーレジスト材料である。   In the solder bump printing method for a single circuit board according to the present invention, preferably, the insulating layer is a solder resist material.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記回路板に対し電子テストを実行する前記ステップの前に、更に、前記単一プリント回路板を搭載プレート中に置入するステップを含む。   In the method for printing solder bumps on a single circuit board according to the present invention, preferably, before the step of performing an electronic test on the circuit board, further, a step of placing the single printed circuit board in a mounting plate. including.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記搭載プレートは金属材質である。   In the solder bump printing method for a single circuit board according to the present invention, preferably, the mounting plate is made of a metal material.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、複数のはんだバンプを形成する方法は、ステンシル印刷方法か微細はんだバンプ印刷方法を含む。   In the method for printing solder bumps on a single circuit board of the present invention, the method for forming a plurality of solder bumps preferably includes a stencil printing method or a fine solder bump printing method.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記微細はんだバンプ印刷方法は、フラックスを前記開口中に塗布するステップと、前記フラックス上にはんだ材料を充填するステップと、リフロー工程を実行し、前記開口中に複数のはんだバンプを形成し、前記はんだバンプを前記ボンディングパッドに電気的に接続するステップと、からなる。   In the solder bump printing method for a single circuit board according to the present invention, preferably, the fine solder bump printing method includes a step of applying a flux into the opening, a step of filling a solder material on the flux, and a reflow process. And a step of forming a plurality of solder bumps in the opening and electrically connecting the solder bumps to the bonding pads.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記フラックスの塗布方法は、静電吸着、スプレイ、冶具粘着、或いは、冶具滴下を含む。   In the method of printing a solder bump on a single circuit board according to the present invention, preferably, the flux application method includes electrostatic adsorption, spraying, jig adhesion, or jig dropping.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記はんだ材料を充填する方法は、置入、静電吸着、真空吸着、或いは、電磁吸着を含む。   In the method for printing a solder bump on a single circuit board according to the present invention, preferably, the method for filling the solder material includes placement, electrostatic adsorption, vacuum adsorption, or electromagnetic adsorption.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記はんだ材料は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、ガリウム、或いは、上述の組み合わせである。   In the method for printing a solder bump on a single circuit board according to the present invention, preferably, the solder material is lead, tin, silver, copper, bismuth, antimony, zinc, nickel, zirconium, magnesium, indium, gallium, or the above-described solder material. It is a combination.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記はんだバンプの間の間隔は１２０μｍ以下である。
In the solder bump printing method for a single circuit board according to the present invention, preferably, the interval between the solder bumps is 120 μm or less.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記ステンシル印刷方法は、複数の開孔を有するステンシルを提供するステップと、前記単一プリント回路板の絶縁層上に前記ステンシルを設置するステップと、はんだ材料を前記開孔中に置入するステップと、リフロー工程を実行して、前記単一プリント回路板の開口中に前記はんだバンプを形成し、前記はんだバンプを前記ボンディングパッドに電気的に接続するステップと、からなる。   In the solder bump printing method of a single circuit board according to the present invention, preferably, the stencil printing method includes providing a stencil having a plurality of openings, and applying the stencil on an insulating layer of the single printed circuit board. A step of installing, a step of placing a solder material into the opening, and a reflow process to form the solder bump in the opening of the single printed circuit board, and the solder bump is formed into the bonding pad. Electrically connecting to.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記はんだ材料を前記開孔中に置入する方法は、ローラー塗布、ブレード塗工、スプレイ方法である。   In the method for printing solder bumps on a single circuit board according to the present invention, preferably, the method of placing the solder material in the opening is roller coating, blade coating, or spraying.

本発明の単一回路板のはんだバンプ印刷方法において、好ましくは、前記はんだ材料は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、ガリウム、或いは、上述の組み合わせである。   In the method for printing a solder bump on a single circuit board according to the present invention, preferably, the solder material is lead, tin, silver, copper, bismuth, antimony, zinc, nickel, zirconium, magnesium, indium, gallium, or the above-described solder material. It is a combination.

本発明は以下のような長所がある。
（１）単一回路板の座標定位が回路板全板の照準よりも更に精確であり、製造工程上のミスを減少させる。
（２）まず、単一回路板に対し電子テストを実行し、電気的接続エラーの回路板を選択して、製造工程の歩留まりを向上させる。
（３）単一回路板に微細はんだバンプ印刷方法を利用し、はんだバンプの間の間隔を１２０μｍ以下、好ましくは、８０〜１００μｍにして、はんだバンプ間の間隔縮小の趨勢に対応する。
The present invention has the following advantages.
(1) The coordinate location of a single circuit board is more accurate than the aim of all the circuit boards, reducing errors in the manufacturing process.
(2) First, an electronic test is performed on a single circuit board, and a circuit board having an electrical connection error is selected to improve the manufacturing process yield.
(3) Utilizing a fine solder bump printing method on a single circuit board, the interval between the solder bumps is set to 120 μm or less, preferably 80 to 100 μm, to cope with the trend of decreasing the interval between the solder bumps.

本発明の回路板全板を単一の回路板に切断する工程を示す図である。It is a figure which shows the process of cut | disconnecting the circuit board full board of this invention to a single circuit board. 本発明の回路板全板を単一の回路板に切断する工程を示す図である。It is a figure which shows the process of cut | disconnecting the circuit board full board of this invention to a single circuit board. 本発明の回路板全板を単一の回路板に切断する工程を示す図である。It is a figure which shows the process of cut | disconnecting the circuit board full board of this invention to a single circuit board. 本発明の単一回路板に対し電子テストを実行することを説明する断面図である。It is sectional drawing explaining performing an electronic test with respect to the single circuit board of this invention. 本発明のはんだバンプ印刷の実施例を示す断面図である。It is sectional drawing which shows the Example of the solder bump printing of this invention. 本発明のはんだバンプ印刷の実施例を示す断面図である。It is sectional drawing which shows the Example of the solder bump printing of this invention. 本発明の単一基板にはんだバンプを形成することを説明する断面図である。It is sectional drawing explaining forming a solder bump on the single board | substrate of this invention.

以下で、図式により、本発明中のはんだバンププリントの歩留まりを向上させる方法の実施例を説明する。注意すべきことは、これらの図式は簡略図で、本発明の基本構造を説明するためのものであり、本発明と関連する構成だけを表示し、且つ、表示される構成は実際の実施時の数目、形状、および、尺寸比例によって製図したものではなく、実際の実施時の数目、形状、および、尺寸比例は一種の選択性の設計であり、且つ、構成の配置形態は更に複雑である可能性がある。   In the following, an embodiment of a method for improving the yield of the solder bump print in the present invention will be described with reference to the drawings. It should be noted that these diagrams are simplified and are for explaining the basic structure of the present invention, and only the configuration related to the present invention is displayed, and the displayed configuration is the actual implementation. The actual number, shape, and scale proportion are a kind of selectivity design, and the arrangement of the configuration is more complicated. there is a possibility.

図１〜図６は、本発明のはんだバンププリント方法を説明する図である。図１を参照すると、まず、完成した内部回路を含むプリント回路板全板１００を提供し、多くの小単位の単一回路板１０２から構成され、全板の尺寸は一般に、100×100 mm〜 700×700 mmであるが、回路板の尺寸はこれに限定されず、実際の尺寸は製造工程に応じて調整することができる。   FIGS. 1-6 is a figure explaining the solder bump printing method of this invention. Referring to FIG. 1, first, a printed circuit board full board 100 including a completed internal circuit is provided, which is composed of a number of small unit circuit boards 102, and the whole board is generally measured in dimensions of 100 × 100 mm to Although it is 700x700 mm, the scale of a circuit board is not limited to this, The actual scale can be adjusted according to a manufacturing process.

図２を参照すると、回路板全板１００を複数の独立した単一回路板２００に分割し、単一回路板２００の尺寸は、例えば、10×10 mm〜70×70 mmの範囲である。分割方法は、コンピューター数値制御(computer numerical control, CNC)プログラムを利用し、分割のプログラムをコンピュータ中に入力し、更に、コンピュータ操作分割器により分割工程を完成する。分割器、刀具、分割時間と回転速度の選択は、本技術を熟知するものなら理解できるので、ここで詳述しない。注意すべきことは、公知は、直接、回路板全板にはんだバンプを形成し、続いて、電子テストを実行するが、本発明と公知技術の最大の相違点は、まず、回路板全板を独立した単一の回路板に分割し、単一回路板にはんだバンプを形成し、切断後の単一回路板の座標軸定位は、回路板全板の定位よりも更に精確であるので、はんだバンプ間の間隔縮小の趨勢に対応でき、これにより、切断後の単一回路板は後続のはんだバンプ印刷ステップにとって有効である。
Referring to FIG. 2, the entire circuit board 100 is divided into a plurality of independent single circuit boards 200, and the scale of the single circuit board 200 is, for example, in the range of 10 × 10 mm to 70 × 70 mm. The dividing method uses a computer numerical control (CNC) program, inputs the dividing program into the computer, and completes the dividing process by a computer-operated divider. The selection of the divider, the tool, the division time and the rotation speed can be understood by those skilled in the art and will not be described in detail here. It should be noted that, in the public domain, solder bumps are directly formed on the entire circuit board, and then an electronic test is performed. The biggest difference between the present invention and the known technique is that the circuit board Is divided into independent single circuit boards, solder bumps are formed on the single circuit board, and the coordinate axis localization of the single circuit board after cutting is more accurate than the localization of all circuit boards, so solder It is possible to cope with the trend of decreasing the distance between the bumps, so that the single circuit board after cutting is effective for the subsequent solder bump printing step.

図３を参照すると、単一回路板２００を搭載プレート３００中に置入し、この搭載プレート３００は金属材質からなり、多数の単一回路板２００を搭載して、後続のはんだバンプ印刷工程を実行する。搭載する回路板の数目は６片に限定されず、図中の数目は単なる例であり、実際は回路板の尺寸に応じて調整する。   Referring to FIG. 3, a single circuit board 200 is placed in a mounting plate 300. The mounting plate 300 is made of a metal material, and a plurality of single circuit boards 200 are mounted to perform a subsequent solder bump printing process. Execute. The number of circuit boards to be mounted is not limited to six pieces, and the number in the figure is merely an example, and is actually adjusted according to the scale of the circuit board.

図４は、単一回路板に対し電子テストを実行する断面図で、この回路板２００は、第一表面４０２ａと、対応する第二表面４０２ｂとを有し、第一表面４０２ａ上と第二表面４０２ｂ上に複数のボンディングパッド４０４を形成し、金属材料（例えば、銅）からなり、これらのボンディングパッド４０４は回路板２００中の複数の導電構造と電気的に接続し、導電構造は、例えば、導電ブラインドホール４０５、或いは、電気めっき導通孔４０６である。注意すべきことは、本発明の回路板に適用する形式はこの限りではなく、二層板や多層板でもよく、且つ、回路板に関連する製造工程技術も多く、業界で周知の製造工程技術であり、本案の技術特徴ではないので詳述しない。   FIG. 4 is a cross-sectional view of performing an electronic test on a single circuit board, the circuit board 200 having a first surface 402a and a corresponding second surface 402b, on the first surface 402a and on the second surface. A plurality of bonding pads 404 are formed on the surface 402b and are made of a metal material (for example, copper), and these bonding pads 404 are electrically connected to a plurality of conductive structures in the circuit board 200. , Conductive blind hole 405 or electroplating conduction hole 406. It should be noted that the type applied to the circuit board of the present invention is not limited to this, and may be a two-layer board or a multilayer board, and there are many manufacturing process techniques related to the circuit board, and manufacturing process techniques well known in the industry. This is not a technical feature of the present plan and will not be described in detail.

第一表面４０２ａ、第二表面４０２ｂとボンディングパッド４０４の上に絶縁層４０８を被覆し、絶縁層４０８はソルダーレジスト材料からなり、例えば、ソルダーマスクである。絶縁層４０８は、印刷、スピンオフ、および、貼合の任意の一方式で回路板２００表面に塗布され、パターン化ステップにより、絶縁層４０８中に複数の開口４１０を形成して、ボンディングパッド４０４を露出する。各開口４１０は、後に形成されるはんだバンプの位置となる。図４中で、電子テスト機器４５０により、各ボンディングパッド４０４と回路板の内部回路の間の電気的接続が正常かどうか測量し、エラーがない場合、はんだバンプ印刷ステップを実行し、エラーがある場合、エラーの単一回路板を選び出して、製造工程上の浪費を減少させる。   An insulating layer 408 is covered on the first surface 402a, the second surface 402b, and the bonding pad 404, and the insulating layer 408 is made of a solder resist material, for example, a solder mask. The insulating layer 408 is applied to the surface of the circuit board 200 by any one method of printing, spin-off, and bonding, and a plurality of openings 410 are formed in the insulating layer 408 by a patterning step so that the bonding pad 404 is formed. Exposed. Each opening 410 is a position of a solder bump to be formed later. In FIG. 4, the electronic test equipment 450 measures whether the electrical connection between each bonding pad 404 and the internal circuit of the circuit board is normal, and if there is no error, the solder bump printing step is executed and there is an error. If so, a single circuit board in error is selected to reduce waste in the manufacturing process.

図５ａは、はんだバンプを形成する一実施例を示す図で、この実施例は微細はんだバンプ印刷方法を利用し、まず、フラックス（flux）５０２を開口４１０中に塗布し、塗布方法は、静電吸着、スプレイ、冶具粘着、或いは、冶具滴下を含む。フラックスは、溶接表面の酸化物を除去するのに用い、後続のはんだとボンディングパッド４０４の電気的接続効果を良くする。フラックスの材料は、樹脂、活性剤(activators）、溶剤、および、レオロジー制御剤(rheological control agent)等である。続いて、はんだ充填機器５３０により、フラックス５０２上にはんだ材料５０４を充填し、はんだ材料は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、ガリウム、或いは、上述の組み合わせで、はんだ材料５０４を充填する方法は、置入、静電吸着、真空吸着、或いは、電磁吸着である。続いて、はんだが溶融するのに十分な条件下でリフロー(reflow)工程を実行する。図６で示されるように、開口４１０中に複数のはんだバンプ６００を形成し、はんだバンプ６００はこれらのボンディングパッド４０４に電気的に接続される。本発明の微細はんだバンプ印刷方法を利用して、はんだバンプの間の間隔を１２０μｍ以下、好ましくは、８０〜１００μｍにすることができ、これは一般の全板のはんだバンプ印刷方法（間隔は最低で１２０μｍ）よりも更に小さい間隔である。
FIG. 5a is a diagram showing an example of forming a solder bump. This example uses a fine solder bump printing method, and first, flux 502 is applied into the opening 410, and the application method is static. Includes electroadsorption, spraying, jig adhesion, or jig dropping. The flux is used to remove oxides on the weld surface and improves the electrical connection effect between subsequent solder and bonding pads 404. The material of the flux is a resin, an activators, a solvent, a rheological control agent, and the like. Subsequently, the solder material 504 is filled on the flux 502 by the solder filling device 530, and the solder material is lead, tin, silver, copper, bismuth, antimony, zinc, nickel, zirconium, magnesium, indium, gallium, or The method of filling the solder material 504 with the above combination is placement, electrostatic attraction, vacuum attraction, or electromagnetic attraction. Subsequently, a reflow process is performed under conditions sufficient for the solder to melt. As shown in FIG. 6, a plurality of solder bumps 600 are formed in the opening 410, and the solder bumps 600 are electrically connected to these bonding pads 404. Using a fine solder bump printing method of the present invention, the following 120μm spacing between the solder bumps, preferably, can be 80 to 100, which is the solder bump printing method (interval general of all plates minimum The interval is smaller than 120 μm).

図５ｂは、はんだバンプを形成するもう一つの実施例を示し、この実施例は、型紙捺染(stencil printing)の方法（ステンシル印刷方法）を利用し、まず、複数の開孔を有するステンシル５５０を提供し、ステンシルの材料は、例えば、鋼板である。続いて、ステンシルを単一回路板の絶縁層４０８上に設置し、その後、ローラーまたはブレードをステンシル５５０上で動かす（ローラー塗布またはブレード塗工）か、或いは、スプレイの方式（スプレイ方法）で、はんだ材料５０４をステンシル５５０の開孔中に充填する。はんだ材料５０４は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、ガリウム、或いは、上述の組み合わせである。ステンシル５５０除去後、リフロー工程を実行し、図６で示されるように、単一回路板の開口４１０中にはんだバンプ６００を形成し、はんだバンプ６００はボンディングパッド４０４に電気的に接続される。   FIG. 5b shows another embodiment of forming solder bumps, which uses a stencil printing method (stencil printing method), and firstly forms a stencil 550 having a plurality of apertures. The provided stencil material is, for example, a steel plate. Subsequently, the stencil is placed on the insulating layer 408 of the single circuit board, and then the roller or blade is moved on the stencil 550 (roller coating or blade coating), or by the spray method (spray method), Solder material 504 is filled into the stencil 550 openings. The solder material 504 is lead, tin, silver, copper, bismuth, antimony, zinc, nickel, zirconium, magnesium, indium, gallium, or a combination of the above. After the stencil 550 is removed, a reflow process is performed to form solder bumps 600 in the single circuit board openings 410 as shown in FIG. 6, and the solder bumps 600 are electrically connected to the bonding pads 404.

本発明は、まず、回路板全板を独立した単一回路板に切断したあと、単一回路板に対し電子テストを実行し、続いて、微細はんだバンプ印刷方法かステンシル印刷方法によりはんだバンプを形成し、本発明は以下のような長所がある。   The present invention first cuts the entire circuit board into independent single circuit boards, and then performs an electronic test on the single circuit board. Subsequently, the solder bumps are formed by a fine solder bump printing method or a stencil printing method. The present invention has the following advantages.

（４）単一回路板の座標定位が回路板全板の照準よりも更に精確であり、製造工程上のミスを減少させる。
（５）まず、単一回路板に対し電子テストを実行し、電気的接続エラーの回路板を選択して、製造工程の歩留まりを向上させる。
（６）単一回路板に微細はんだバンプ印刷方法を利用し、はんだバンプの間の間隔を１２０μｍ以下、好ましくは、８０〜１００μｍにして、はんだバンプ間の間隔縮小の趨勢に対応する。



(4) The coordinate location of a single circuit board is more accurate than the aim of all the circuit boards, reducing errors in the manufacturing process.
(5) First, an electronic test is performed on a single circuit board, and a circuit board having an electrical connection error is selected to improve the manufacturing process yield.
(6) Using a fine solder bump printing method on a single circuit board, the interval between the solder bumps is set to 120 μm or less, preferably 80 to 100 μm, to cope with the trend of decreasing the interval between the solder bumps.



本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。   In the present invention, preferred embodiments have been disclosed as described above. However, the present invention is not limited to the present invention, and any person who is familiar with the technology can use various methods within the spirit and scope of the present invention. Variations and moist colors can be added, so the protection scope of the present invention is based on what is specified in the claims.

100 〜 回路板全板
102 〜 単一回路板
200 〜 切断後の単一回路板
300 〜 搭載プレート
402a 〜 第一表面
402b 〜 第二表面
404 〜 ボンディングパッド
405 〜 導電ブラインドホール
406 〜 電気めっき導通孔
408 〜 絶縁層
410 〜 開口
450 〜 電子テスト機器
502 〜 フラックス
504 〜 はんだ材料
530 〜 はんだ充填機器
550 〜 ステンシル
600 〜 はんだバンプ 100 to all circuit boards
102-single circuit board
200 ~ single circuit board after cutting
300-mounting plate
402a-first surface
402b ~ Second surface
404 ~ Bonding pad
405-Conductive blind hole
406-Electroplating conduction hole
408-Insulating layer
410-opening
450 ~ Electronic test equipment
502 ~ Flux
504-Solder material
530 ~ Solder filling equipment
550 ~ Stencil
600 ~ Solder bump

Claims (15)

単一プリント回路板のはんだバンプ印刷方法であって、
完成した内部回路を含み、第一表面と、対応する第二表面を有する回路板全板を提供するステップと、
前記第一表面と前記第二表面上に複数のボンディングパッドを形成するステップと、
前記第一表面、前記第二表面と前記ボンディングパッド上に絶縁層を被覆し、前記絶縁層中に複数の開口を形成し、前記開口が前記ボンディングパッドを露出するステップと、
前記回路板全板を複数の独立した単一プリント回路板に分割するステップと、
分割された前記単一プリント回路板に電子テストを実行するステップと、
前記電子テストにてエラーがない前記単一プリント回路板について、複数のはんだバンプを前記単一プリント回路板の開口中に形成するステップと、
からなることを特徴とする単一プリント回路板のはんだバンプ印刷方法。 A method for printing solder bumps on a single printed circuit board,
Providing a complete circuit board including a completed internal circuit and having a first surface and a corresponding second surface;
Forming a plurality of bonding pads on the first surface and the second surface;
Covering the first surface, the second surface, and the bonding pad, forming a plurality of openings in the insulating layer, the opening exposing the bonding pad;
Dividing the entire circuit board into a plurality of independent single printed circuit boards;
Performing an electronic test on the divided single printed circuit board;
Forming a plurality of solder bumps in the opening of the single printed circuit board for the single printed circuit board having no error in the electronic test ;
A method for printing solder bumps on a single printed circuit board. 前記ボンディングパッドは前記回路中の複数の導電構造に電気的に接続されることを特徴とする請求項１に記載の単一プリント回路板のはんだバンプ印刷方法。   The method of claim 1, wherein the bonding pad is electrically connected to a plurality of conductive structures in the circuit. 前記導電構造は電気めっき導通孔か導電ブラインドホールを含むことを特徴とする請求項２に記載の単一プリント回路板のはんだバンプ印刷方法。   The method of claim 2, wherein the conductive structure includes an electroplating conduction hole or a conductive blind hole. 前記絶縁層はソルダーレジスト材料であることを特徴とする請求項１に記載の単一プリント回路板のはんだバンプ印刷方法。   The method of claim 1, wherein the insulating layer is a solder resist material. 前記回路板に対し電子テストを実行する前記ステップの前に、更に、前記単一プリント回路板を搭載プレート中に置入するステップを含むことを特徴とする請求項１に記載の単一プリント回路板のはんだバンプ印刷方法。   The single printed circuit of claim 1 further comprising the step of placing the single printed circuit board into a mounting plate prior to the step of performing an electronic test on the circuit board. A method for printing solder bumps on boards. 前記搭載プレートは金属材質であることを特徴とする請求項５に記載の単一プリント回路板のはんだバンプ印刷方法。   6. The method of printing solder bumps on a single printed circuit board according to claim 5, wherein the mounting plate is made of a metal material. 複数のはんだバンプを形成する方法は、ステンシル印刷方法か微細はんだバンプ印刷方法を含むことを特徴とする請求項１に記載の単一プリント回路板のはんだバンプ印刷方法。   The method of forming solder bumps on a single printed circuit board according to claim 1, wherein the method of forming a plurality of solder bumps includes a stencil printing method or a fine solder bump printing method. 前記微細はんだバンプ印刷方法は、
フラックスを前記開口中に塗布するステップと、
前記フラックス上にはんだ材料を充填するステップと、
リフロー工程を実行し、前記開口中に複数のはんだバンプを形成し、前記はんだバンプを前記ボンディングパッドに電気的に接続するステップと、
からなることを特徴とする請求項７に記載の単一プリント回路板のはんだバンプ印刷方法。 The fine solder bump printing method is:
Applying flux into the openings;
Filling the flux with solder material;
Performing a reflow process, forming a plurality of solder bumps in the openings, and electrically connecting the solder bumps to the bonding pads;
The solder bump printing method for a single printed circuit board according to claim 7, comprising: 前記フラックスの塗布方法は、静電吸着、スプレイ、冶具粘着、或いは、冶具滴下を含むことを特徴とする請求項８に記載の単一プリント回路板のはんだバンプ印刷方法。   9. The method for printing a solder bump on a single printed circuit board according to claim 8, wherein the flux application method includes electrostatic adsorption, spraying, jig adhesion, or jig dropping. 前記はんだ材料を充填する方法は、置入、静電吸着、真空吸着、或いは、電磁吸着を含むことを特徴とする請求項８に記載の単一プリント回路板のはんだバンプ印刷方法。   9. The method for printing solder bumps on a single printed circuit board according to claim 8, wherein the method of filling the solder material includes placement, electrostatic adsorption, vacuum adsorption, or electromagnetic adsorption. 前記はんだ材料は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、ガリウム、或いは、上述の組み合わせであることを特徴とする請求項８に記載の単一プリント回路板のはんだバンプ印刷方法。   9. The single print of claim 8, wherein the solder material is lead, tin, silver, copper, bismuth, antimony, zinc, nickel, zirconium, magnesium, indium, gallium, or a combination of the above. Circuit board solder bump printing method. 前記はんだバンプの間の間隔は１２０μｍ以下であることを特徴とする請求項８に記載の単一プリント回路板のはんだバンプ印刷方法。 9. The method for printing solder bumps on a single printed circuit board according to claim 8, wherein the interval between the solder bumps is 120 [mu] m or less. 前記ステンシル印刷方法は、
複数の開孔を有するステンシルを提供するステップと、
前記単一プリント回路板の絶縁層上に前記ステンシルを設置するステップと、
はんだ材料を前記開孔中に置入するステップと、
リフロー工程を実行して、前記単一プリント回路板の開口中に前記はんだバンプを形成し、前記はんだバンプを前記ボンディングパッドに電気的に接続するステップと、
からなることを特徴とする請求項７に記載の単一プリント回路板のはんだバンプ印刷方法。 The stencil printing method includes:
Providing a stencil having a plurality of apertures;
Installing the stencil on an insulating layer of the single printed circuit board;
Placing a solder material into the aperture;
Performing a reflow process to form the solder bumps in the openings of the single printed circuit board and electrically connecting the solder bumps to the bonding pads;
The solder bump printing method for a single printed circuit board according to claim 7, comprising: 前記はんだ材料を前記開孔中に置入する方法は、ローラー塗布、ブレード塗工、スプレイ方法であることを特徴とする請求項１３に記載の単一プリント回路板のはんだバンプ印刷方法。   14. The method of printing a solder bump on a single printed circuit board according to claim 13, wherein the method of placing the solder material in the hole is a roller coating, a blade coating, or a spraying method. 前記はんだ材料は、鉛、錫、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、ガリウム、或いは、上述の組み合わせであることを特徴とする請求項１３に記載の単一プリント回路板のはんだバンプ印刷方法。
14. The single print of claim 13, wherein the solder material is lead, tin, silver, copper, bismuth, antimony, zinc, nickel, zirconium, magnesium, indium, gallium, or a combination of the above. Circuit board solder bump printing method.
JP2009175005A 2008-10-09 2009-07-28 Solder bump printing method for single printed circuit board Active JP5004061B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097138955A TWI365693B (en) 2008-10-09 2008-10-09 Solder bump printing method for single print circuit board
TW097138955 2008-10-09

Publications (2)

Publication Number Publication Date
JP2010093232A JP2010093232A (en) 2010-04-22
JP5004061B2 true JP5004061B2 (en) 2012-08-22

Family

ID=42255640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175005A Active JP5004061B2 (en) 2008-10-09 2009-07-28 Solder bump printing method for single printed circuit board

Country Status (2)

Country Link
JP (1) JP5004061B2 (en)
TW (1) TWI365693B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104191808B (en) * 2014-08-07 2016-08-31 深圳市广晟德科技发展有限公司 Full-automatic stencil printing machine
TWI665455B (en) * 2018-05-30 2019-07-11 緯穎科技服務股份有限公司 Circuit board for transmitting high speed signal and for said signal to be detected

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196596B2 (en) * 1995-09-29 2001-08-06 松下電器産業株式会社 Electronic component manufacturing method and electronic component mounting method
JP2000216518A (en) * 1999-01-21 2000-08-04 Ibiden Co Ltd Manufacture of printed wiring board
JP2001068823A (en) * 1999-08-25 2001-03-16 Sumitomo Metal Electronics Devices Inc Substrate for multiple boards and wiring board
JP2003260783A (en) * 2002-03-08 2003-09-16 Matsushita Electric Ind Co Ltd Solder paste printing method and mask for solder paste printing
JP2004155185A (en) * 2002-10-18 2004-06-03 Ngk Spark Plug Co Ltd Soldering paste printing method, soldering paste printing machine, and method for manufacturing wiring board having solder printing layer
JP2005072556A (en) * 2003-08-06 2005-03-17 Kenseidou Kagaku Kogyo Kk Wiring substrate carrier
JP2005150196A (en) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd Method for manufacturing module and module manufacturing apparatus used therefor
JP4506515B2 (en) * 2005-03-08 2010-07-21 株式会社デンソー Screen printing device
US7472473B2 (en) * 2006-04-26 2009-01-06 Ibiden Co., Ltd. Solder ball loading apparatus
JP4842864B2 (en) * 2007-03-15 2011-12-21 新光電気工業株式会社 Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201016087A (en) 2010-04-16
TWI365693B (en) 2012-06-01
JP2010093232A (en) 2010-04-22

Similar Documents

Publication Publication Date Title
EP2278865B1 (en) Wiring circuit substrate
TWI400784B (en) Semiconductor device and manufacturing method thereof
US8119454B2 (en) Manufacturing fan-out wafer level packaging
CN101785106B (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US9472428B2 (en) Manufacturing method of module components
TWI534916B (en) Package substrate, package structure and methods for manufacturing same
CN108604582A (en) Carry ultra-thin substrate
TWI548046B (en) Circuit board and manufacturing method thereof
TWI390696B (en) Semiconductor device and manufacturing method thereof
US7216424B2 (en) Method for fabricating electrical connections of circuit board
CN111050487A (en) Solder mask layer manufacturing method, printed circuit board manufacturing method and printed circuit board
JP5004061B2 (en) Solder bump printing method for single printed circuit board
CN109548307B (en) Carbon oil plate and preparation method thereof
JP5128552B2 (en) Solder bump yield improvement method
CN103635032A (en) Method of manufacturing printed circuit board
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
US20130240254A1 (en) Printed circuit board and method for manufacturing printed circuit board
WO2014039072A1 (en) Method and structure for forming contact pads on a printed circuit board using zero under- cut technology
CN211702554U (en) Base plate with protection enclosure
TWI440156B (en) Semiconductor package having multi-functional fiducial mark on substrate
CN106358363A (en) Printed circuit board designing method, printed circuit board and terminal equipment
CN113179580A (en) Metal-based FR4 mixed-compression substrate and production method thereof
JP2009111127A (en) Method for forming conductive pattern
CN111328195A (en) Substrate with protective enclosing wall and production method thereof
TWI538114B (en) Package structure having embedded passive electronic component and fabrication method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5004061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250