JP4997857B2 - 信号変換装置及びその製造方法、並びに信号計測システム - Google Patents
信号変換装置及びその製造方法、並びに信号計測システム Download PDFInfo
- Publication number
- JP4997857B2 JP4997857B2 JP2006197741A JP2006197741A JP4997857B2 JP 4997857 B2 JP4997857 B2 JP 4997857B2 JP 2006197741 A JP2006197741 A JP 2006197741A JP 2006197741 A JP2006197741 A JP 2006197741A JP 4997857 B2 JP4997857 B2 JP 4997857B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- signal
- semiconductor substrate
- insulating layer
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
ΔV = ΔQ/CFD
すなわち、FD領域18の電位の変化ΔVは、ΔQに比例し、CFDに反比例する。但し、容量CFDは、FD領域18が周囲の部材との間にもつ全容量(接合容量や寄生容量などを合わせた容量)である。従って、次式で定義されるFD領域18による電荷−電圧変換効率ηは、CFDに反比例する。
η = ΔV/ΔQ
= 1/CFD
CFD = CS + COG + CRG + CC + CL + CM
ここで、図5に示すように、CSはFD領域18のn+型領域が基準p型層13との間でもつpn接合容量、COGはFD領域18が出力ゲートに対してもつ容量、CRGはFD領域18がリセットゲートに対してもつ容量、CCは接続部19が半導体基板11に対してもつ容量、CLは入力段駆動トランジスタ31のゲート電極延長部33aが半導体基板11に対してもつ容量、そしてCMは入力段駆動トランジスタ31に関わる容量である。これらの容量を減少させることによって、電荷−電圧変換効率ηを高めることができるが、以下、CS、CCおよびCLの各容量に注目する。
信号強度に応じて信号電荷を発生する電荷発生部と、
不純物層からなり、前記電荷発生部から転送されてきた信号電荷を受け取り、保持す るフローティングディフュージョン領域と、
前記信号電荷による前記フローティングディフュージョン領域の電位変化をインピー ダンス変換して出力するバッファ回路と
が形成されている信号変換装置において、
前記フローティングディフュージョン領域上の前記絶縁層が欠徐されて接続孔が形成 され、
一端側が前記接続孔において前記フローティングディフュージョン領域に接し、他端 側が前記バッファ回路の入力電極に連設された不純物含有の導電体が設けられ、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ ィフュージョン領域が形成されている
ことを特徴とする、信号変換装置に係わるものである。
前記半導体基体に前記絶縁層を形成する工程と、
前記半導体基体の一部を露出させる接続孔を前記絶縁層に形成する工程と、
一端側が前記接続孔において前記半導体基体に接し、他端側が前記バッファ回路の入 力電極に連設された不純物含有の導電体を形成する工程と、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ ィフュージョン領域を形成する工程と
を有する、信号変換装置の製造方法に係わるものである。
前記フローティングディフュージョン領域上の前記絶縁層が欠徐されて接続孔が形成 され、
一端側が前記接続孔において前記フローティングディフュージョン領域に接し、他端 側が前記バッファ回路の入力電極に連設された不純物含有の導電体が設けられ、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ ィフュージョン領域が形成されている。
前記フローティングディフュージョン領域は、前記接続孔における前記導電体から前記半導体基体への前記不純物の前記拡散によって形成されるので、前記導電体に対しセルフアラインで位置ずれなく形成され、同時に、前記フローティングディフュージョン領域から前記バッファ回路の前記入力電極への電気的接続が形成される。この際、特許文献3の構成とは異なり、前記フローティングディフュージョン領域を形成する前記接続孔の位置を必ずしも精確に定める必要はないので、真にセルフアラインで形成される効果を生かしながら、簡易な工程で、歩留まりよく、前記フローティングディフュージョン領域を形成することができる。このため、位置ずれのマージンを見込む必要がなく、その分だけ前記フローティングディフュージョン領域を小型化することができる。
実施の形態1では、主として、請求項1〜3に記載した信号変換装置、および請求項11〜14に記載したその製造方法に関わる例として、光電変換部を備えたCCD固体撮像素子10およびその製造方法について説明する。
ΔV = ΔQ/CFD
従って、FD領域18による電荷−電圧変換効率ηは、CFDに反比例する。
η = ΔV/ΔQ = 1/CFD
CFD = CS + COG + CRG + CC + CL + CM
ここで、図5に示すように、CSはFD領域18のn+型領域が基準p型層13との間でもつpn接合容量、COGはFD領域18が出力ゲートに対してもつ容量、CRGはFD領域18がリセットゲートに対してもつ容量、CCは接続部19が半導体基板11に対してもつ容量、CLは入力段駆動トランジスタ31のゲート電極延長部33aが半導体基板11に対してもつ容量、そしてCMは入力段駆動トランジスタ31に関わる容量である。以下、CS、CCおよびCLの各容量に注目する。
実施の形態2では、主として、請求項請求項1、2、4に記載した信号変換装置、および請求項11〜13、15に記載したその製造方法に関わる例として、光電変換部を備えたCCD固体撮像素子50およびその製造方法について説明する。
実施の形態3では、請求項21および22に記載した信号計測システムに関わる例として、CCD固体撮像素子10または50を備えた撮像システムについて説明する。
5…出力回路部、6…周辺領域、10…CCD固体撮像素子、
11…n型半導体基板(n型シリコン基板など)、12…表面絶縁層(SiO2など)、
13…基準p型層、14…電荷転送路のn-型領域、15…最終段転送電極、
16…出力ゲート(OG)のn-型領域、17…出力ゲート電極、
18…n+型フローティングディフュージョン領域(FD領域)、
19…接続部(n+型多結晶シリコンなど)、
20…リセットゲート(RG)のn-型領域、21…リセットゲート電極、
22…放電用ドレイン領域、31…入力段の駆動トランジスタ、
32…入力段の負荷トランジスタ、
33…入力段駆動トランジスタのゲート電極(n+型多結晶シリコンなど)、
33a…ゲート電極延長部、41…素子分離領域、42…層間絶縁膜(BPSGなど)、
44…接続孔、45…平坦化膜、51…層間絶縁膜(BPSGなど)、
52、53…接続孔、54…接続部(n+型多結晶シリコンなど)、
54a…接続部延長部、55…平坦化膜、61…レンズ、62…撮像素子、
63…撮像回路部、64…信号処理部、65…AE(自動露光)機構、
66…AWB(自動ホワイトバランス)機構、67…タイミング発生器、68…積分、
69…表示部、70…記録部、101…n+型FD領域、102…接続部、
103…入力段駆動トランジスタのゲート電極、103a…ゲート電極延長部、
104…平坦化膜、105…接続孔、112…接続部、115…接続孔、
122…接続部、122a…接続部延長部、
123…入力段駆動トランジスタのゲート電極、124…絶縁層、125…リフロー膜、
126…パッシベーション膜、127…フィールド酸化膜、
128、129…チャンネルストッパ、131…n+型FD領域、132…接続部、
133…入力段駆動トランジスタのゲート電極、133a…ゲート電極延長部、
133b…環状の先端部、134…中央開口部
Claims (18)
- 表面に絶縁層が形成された半導体基体に、
信号強度に応じて信号電荷を発生する電荷発生部と、
不純物層からなり、前記電荷発生部から転送されてきた信号電荷を受け取り、保持す るフローティングディフュージョン領域と、
前記信号電荷による前記フローティングディフュージョン領域の電位変化をインピー ダンス変換して出力するバッファ回路と
が形成されている信号変換装置において、
前記フローティングディフュージョン領域上の前記絶縁層が欠徐されて接続孔が形成 され、
前記バッファ回路の入力電極とは別の層として形成され、一端側が前記接続孔におい て前記フローティングディフュージョン領域に接し、他端側が前記バッファ回路の前記 入力電極に電気的に接続された不純物含有の導電体を有し、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ ィフュージョン領域が形成されている
ことを特徴とする、信号変換装置。 - 前記半導体基体に、前記フローティングディフュージョン領域と同じ導電型を有し、不純物濃度がより小さい低濃度不純物層が設けられ、この低濃度不純物層への前記不純物の拡散によって前記フローティングディフュージョン領域が形成されている、請求項1に記載した信号変換装置。
- 前記バッファ回路の前記入力電極が前記接続孔の近傍まで延設されており、前記導電体と前記入力電極とが前記接続孔の近傍で接する、請求項1に記載した信号変換装置。
- 前記接続孔が、前記半導体基体の表面絶縁層とこの表面絶縁層上の第2の絶縁層とからなる積層絶縁層を貫いて形成され、前記導電体が、前記接続孔から前記バッファ回路の入力段トランジスタの形成領域上部又はその近傍まで、前記積層絶縁層上面に接した状態で延設されており、前記導電体と前記入力電極とが前記入力段トランジスタの形成領域上部又はその近傍で接する、請求項1に記載した信号変換装置。
- 前記半導体基体がシリコン基板からなり、前記絶縁層が酸化シリコン層を含み、前記導電体が多結晶シリコン又は金属シリサイドからなり、前記バッファ回路の前記入力電極が多結晶シリコンからなる、請求項1に記載した信号変換装置。
- 前記半導体基体に、転送電極に印加される駆動電圧によって電荷転送路に電位変化を生じさせ、この電位変化によって電荷を前記電荷転送路に沿って転送する電荷転送レジスタが設けられ、前記フローティングディフュージョン領域が、前記電荷転送レジスタによって転送されてきた前記信号電荷を受け取るように構成されている、請求項1に記載した信号変換装置。
- 前記電荷発生部が光電変換部である、請求項1に記載した信号変換装置。
- 前記光電変換部が多数の単位画素を構成し、撮像装置として構成されている、請求項7に記載した信号変換装置。
- 請求項1に記載した信号変換装置の製造方法であって、
前記半導体基体に前記絶縁層を形成する工程と、
前記半導体基体の一部を露出させる接続孔を前記絶縁層に形成する工程と、
一端側が前記接続孔において前記半導体基体に接し、他端側が前記バッファ回路の入 力電極に電気的に接続された不純物含有の導電体を前記バッファ回路の前記入力電極と は別の層として形成する工程と、
前記導電体から前記半導体基体への前記不純物の拡散によって前記フローティングデ ィフュージョン領域を形成する工程と
を有する、信号変換装置の製造方法。 - 前記半導体基体に、前記フローティングディフュージョン領域と同じ導電型を有し、不純物濃度がより小さい低濃度不純物層を形成する工程を有し、この低濃度不純物層への前記不純物の拡散によって前記フローティングディフュージョン領域を形成する、請求項9に記載した信号変換装置の製造方法。
- 前記バッファ回路を形成する領域では、前記入力電極によって前記半導体基体の表面絶縁層を保護した状態で前記表面絶縁層に前記接続孔を形成する、請求項9に記載した信号変換装置の製造方法。
- 前記バッファ回路の前記入力電極を前記接続孔の近傍まで延設し、前記導電体と前記入力電極とを前記接続孔の近傍で接触させる、請求項9に記載した信号変換装置の製造方法。
- 前記半導体基体の表面絶縁層上に第2の絶縁層を積層して積層絶縁層を形成し、この積層絶縁層を貫通する前記接続孔を形成し、前記接続孔から前記バッファ回路の入力段トランジスタの形成領域上部又はその近傍まで、前記積層絶縁層上面に接した状態で前記導電体を延設し、前記導電体と前記入力電極とを前記入力段トランジスタの形成領域上部又はその近傍で接触させる、請求項9に記載した信号変換装置の製造方法。
- 前記半導体基体としてシリコン基板を用い、酸化シリコン層を含む前記絶縁層を形成し、前記導電体の材料として多結晶シリコン又は金属シリサイドを用い、前記バッファ回路の前記入力電極の材料として多結晶シリコンを用いる、請求項9に記載した信号変換装置の製造方法。
- 前記導電体を化学気相成長法によって形成する、請求項14に記載した信号変換装置の製造方法。
- 前記入力電極を化学気相成長法によって形成する、請求項14に記載した信号変換装置の製造方法。
- 請求項1〜8のいずれか1項に記載した信号変換装置と、この信号変換装置の出力信号を処理する信号処理部と、この信号処理部の出力信号を記録する記録部とを有する、信号計測システム。
- 撮像システムとして構成された、請求項17に記載した信号計測システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197741A JP4997857B2 (ja) | 2006-07-20 | 2006-07-20 | 信号変換装置及びその製造方法、並びに信号計測システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197741A JP4997857B2 (ja) | 2006-07-20 | 2006-07-20 | 信号変換装置及びその製造方法、並びに信号計測システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028063A JP2008028063A (ja) | 2008-02-07 |
JP4997857B2 true JP4997857B2 (ja) | 2012-08-08 |
Family
ID=39118407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006197741A Expired - Fee Related JP4997857B2 (ja) | 2006-07-20 | 2006-07-20 | 信号変換装置及びその製造方法、並びに信号計測システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997857B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280680A (ja) * | 1991-03-08 | 1992-10-06 | Sony Corp | 固体撮像装置 |
JP4038862B2 (ja) * | 1998-02-20 | 2008-01-30 | ソニー株式会社 | 電荷結合素子の出力部とその形成方法 |
JP2002368203A (ja) * | 2001-06-05 | 2002-12-20 | Sony Corp | 固体撮像素子 |
JP2005340878A (ja) * | 2004-05-24 | 2005-12-08 | Fuji Film Microdevices Co Ltd | 電子スコープ |
-
2006
- 2006-07-20 JP JP2006197741A patent/JP4997857B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008028063A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878121B2 (en) | Solid-state imaging device with overflow drain region and contract thereto in different stacked substrates | |
EP2437299B1 (en) | Method for manufacturing a solid-state image pickup device | |
TWI435443B (zh) | 固態攝像裝置及其製造方法 | |
US10971533B2 (en) | Vertical transfer gate with charge transfer and charge storage capabilities | |
JP4777772B2 (ja) | 半導体撮像装置 | |
US8786742B2 (en) | Solid-state imager device, drive method of solid-state imager device and camera apparatus | |
US20050012124A1 (en) | CMOS imager with a self-aligned buried contact | |
US20050017277A1 (en) | Pixel cell with high storage capacitance for a COMS imager | |
JP4490407B2 (ja) | Cmosイメージセンサとその製造方法 | |
KR20160019264A (ko) | Cmos 이미지 센서 | |
JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
US20060255381A1 (en) | Pixel with gate contacts over active region and method of forming same | |
JP4972924B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
TWI740958B (zh) | 用於前照式紅外線影像感測器的光電閘及其製造方法 | |
JP2012147169A (ja) | 固体撮像装置 | |
CN112563294A (zh) | 图像传感器及其形成方法 | |
KR20220002291A (ko) | 촬상 장치 | |
US8607424B1 (en) | Reverse MIM capacitor | |
JP4997857B2 (ja) | 信号変換装置及びその製造方法、並びに信号計測システム | |
US20170207267A1 (en) | Image sensor and method of manufacturing the same | |
JP4987749B2 (ja) | 固体撮像素子の製造方法 | |
CN115621289A (zh) | 图像传感器及其制作方法 | |
US10063800B2 (en) | Image sensor using nanowire and method of manufacturing the same | |
US20240222401A1 (en) | Semiconductor device, image sensor | |
JP4987748B2 (ja) | X−yアドレス型固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090128 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |