JP4993371B2 - Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device - Google Patents

Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device Download PDF

Info

Publication number
JP4993371B2
JP4993371B2 JP2007301569A JP2007301569A JP4993371B2 JP 4993371 B2 JP4993371 B2 JP 4993371B2 JP 2007301569 A JP2007301569 A JP 2007301569A JP 2007301569 A JP2007301569 A JP 2007301569A JP 4993371 B2 JP4993371 B2 JP 4993371B2
Authority
JP
Japan
Prior art keywords
wafer
average pitch
resist film
mask
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007301569A
Other languages
Japanese (ja)
Other versions
JP2009130027A (en
Inventor
哲二 松尾
康二 大塚
博司 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Sanken Electric Co Ltd
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Sanken Electric Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Sanken Electric Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007301569A priority Critical patent/JP4993371B2/en
Publication of JP2009130027A publication Critical patent/JP2009130027A/en
Application granted granted Critical
Publication of JP4993371B2 publication Critical patent/JP4993371B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体発光素子用ウエーハに全反射を抑制するための粗面を形成する方法、及び全反射を抑制するための粗面を有する半導体発光素子に関する。   The present invention relates to a method for forming a rough surface for suppressing total reflection on a semiconductor light emitting device wafer, and a semiconductor light emitting device having a rough surface for suppressing total reflection.

半導体発光ダイオードは、光を放射する半導体チップとこれを被覆する光透過性保護樹脂とから成る。半導体チップの光を外部に取り出す面を有する半導体層(例えば電流分散層又はコンタクト層)の光屈折率は2.0〜3.5程度であり、保護樹脂の光屈折率は1.5程度であるので、半導体チップと保護樹脂との間の臨界角は25〜48度となる。このため半導体チップの光取り出し面に入射する光の入射角が臨界角よりも大きい場合には、全反射が生じ、入射角の大きい光を外部に取り出すことが不可能になり、光取り出し効率が低下する。   The semiconductor light emitting diode is composed of a semiconductor chip that emits light and a light-transmitting protective resin that covers the semiconductor chip. A semiconductor layer (for example, a current dispersion layer or a contact layer) having a surface for taking out light of the semiconductor chip has a light refractive index of about 2.0 to 3.5, and a protective resin has a light refractive index of about 1.5. Therefore, the critical angle between the semiconductor chip and the protective resin is 25 to 48 degrees. For this reason, when the incident angle of light incident on the light extraction surface of the semiconductor chip is larger than the critical angle, total reflection occurs, making it impossible to extract light having a large incident angle to the outside, and the light extraction efficiency is improved. descend.

上記の全反射による光取出し効率の低下を抑制するために半導体チップの表面を粗面化することが特開2003−209283号公報(特許文献1)等で公知である。この特許文献1では、発光半導体領域の光取出し面をブレード加工(刃物による加工)又はレジストマスクを使用したエッチング加工(ホトリソグラフィー技術)によって粗面が形成されている。しかし、ブレード加工の場合は特別な工具が必要になり、また、ホトリソグラフィー技術の場合には、マスクが必要になるばかりでなく、数十〜数百nmの凹凸を安定的に形成することが難しい。このため、従来方法で発光半導体領域の表面に粗面を容易且つ安価に形成することが困難であった。また、半導体発光素子の光取り出し効率の更なる向上が困難であった。
特開2003―209283号公報
It is known in Japanese Patent Application Laid-Open No. 2003-209283 (Patent Document 1) and the like to roughen the surface of a semiconductor chip in order to suppress the decrease in light extraction efficiency due to the total reflection. In Patent Document 1, the light extraction surface of the light emitting semiconductor region is roughened by blade processing (processing by a blade) or etching processing using a resist mask (photolithography technology). However, in the case of blade processing, a special tool is required, and in the case of photolithography technology, not only a mask is required, but also unevenness of tens to hundreds of nm can be stably formed. difficult. For this reason, it has been difficult to easily and inexpensively form a rough surface on the surface of the light emitting semiconductor region by a conventional method. Further, it has been difficult to further improve the light extraction efficiency of the semiconductor light emitting device.
Japanese Patent Laid-Open No. 2003-209283

本発明が解決しようとする課題は、光取り出し効率の更なる向上が可能な粗面を有する半導体発光素子が要求されていることであり、本発明の目的はこの要求に応えることができる半導体発光素子用ウエーハの粗面化方法及び半導体発光素子を提供することである。   The problem to be solved by the present invention is that a semiconductor light emitting device having a rough surface capable of further improving the light extraction efficiency is required, and the object of the present invention is to provide a semiconductor light emitting device capable of meeting this requirement. It is an object to provide a method for roughening a device wafer and a semiconductor light emitting device.

上記課題を解決するための本発明は、
発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
多数の凸部又は凹部が第1の平均ピッチで配置された凹凸面を有する成形用型を前記レジスト膜に押し当てることによって前記成形用型の凹凸面の凸部に対応した凹部と前記成形用型の凹凸面の凹部に対応した凸部とを前記レジスト膜に形成する工程と、
前記レジスト膜に非選択的にエッチング処理を施して前記レジスト膜の凹部の全部を除去し且つ前記レジスト膜の凸部の一部を除去し、前記レジスト膜の残存部分から成るマスクを得る工程と、
前記レジスト膜のエッチング処理に連続したエッチング処理又は別なエッチング処理を前記ウエーハに施すことによって前記ウエーハの前記マスクで覆われていない部分に前記レジスト膜の凹部に対応した第1の凹部を形成する工程と、
前記レジスト膜の残存部分を前記ウエーハのエッチング処理後又はエッチング処理中に除去して、前記ウエーハの表面上に前記第1の凹部と該第1の凹部の傾斜側面を介して前記第1の凹部に隣接配置された第1の凸部とが第1の平均ピッチで繰り返して配置されているものを得る工程と、
前記第1の凹部及び前記第1の凸部を有する前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第1の平均ピッチよりも小さい第2の平均ピッチで配置された多数の粒状体に変化させ、且つ前記傾斜側面には前記金属膜及びその粒状体を配置させない工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記第1の凹部及び前記第1の凸部に 前記第2の平均ピッチで配置された多数の第2の凹部及び第2の凸部を得る工程と、
前記ウエーハの表面に前記第2の平均ピッチで配置された多数の前記第2の凹部及び第2の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を前記除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法に係わるものである。
なお、各請求項の発明におけるウエーハは、発光半導体領域のみを有する半導体ウエーハのみでなく、半導体ウエーハの光取り出し面にITO等の光透過性導電膜を伴ったウエーハ、及び発光半導体領域が半導体基板又は絶縁基板に支持された構成のウエーハ等も意味している。
また、各請求項の発明におけるレジスト膜は、耐エッチング性を有するもののみでなくドライエッチング又はウエットエッチングの時間に比例的にエッチングが進行する被膜も意味している。
また、各請求項の発明における凝集は、金属膜が多数の粒状体(凝集体)又は塊に変化する現象を意味している。
また、各請求項の発明におけるエッチングは、周知のドライエッチング又は周知のウエットエッチングを意味している。
また、各請求項の発明における多数の凹部又は凸部の第1の平均ピッチは、第1の凹部又は凸部の中心とこれに隣接する別の第1の凹部又は凸部の中心との相互間隔の多数の平均値を意味している。同様に、多数の凹部又は凸部の第2の平均ピッチは、第2の凹部又は凸部の中心とこれに隣接する別の第2の凹部又は凸部の中心との相互間隔の多数の平均値を意味している。
The present invention for solving the above problems is as follows.
Forming a resist film on the surface of the wafer having a light emitting semiconductor region;
A concave portion corresponding to the convex portion of the concave and convex surface of the molding die and the molding die by pressing a molding die having a concave and convex surface in which a large number of convex portions or concave portions are arranged at a first average pitch against the resist film. Forming a convex portion corresponding to the concave portion of the concave and convex surface of the mold on the resist film;
Performing a non-selective etching process on the resist film to remove all of the concave portions of the resist film and removing a portion of the convex portions of the resist film, thereby obtaining a mask comprising the remaining portion of the resist film; ,
Forming a first recess corresponding to the recess of the resist film in the portion which is not covered by the mask of the wafer by applying a continuous etching process or another etching process for etching the processing of the resist film on the wafer Process,
The remaining portion of the resist film is removed after or during the etching process of the wafer, and the first recess is formed on the surface of the wafer via the first recess and the inclined side surface of the first recess. A step of obtaining the first convex portion disposed adjacent to the first convex portion repeatedly with a first average pitch ; and
The step of forming the over the surface of the wafer, a metal film made of a metal material having a property of functioning as a mask when and etching the wafer has a property to aggregate with said first recess and said first protrusion When,
A plurality of heat treatments at a temperature capable of agglomeration are performed on the metal film simultaneously with or after the formation of the metal film, and the metal film is arranged at a second average pitch smaller than the first average pitch. And the step of not disposing the metal film and the granular body on the inclined side surface ,
In the plurality of the areas not covered by the granules by etching the first recess and the first pre-Symbol second average pitch protrusions of the wafer using said plurality of granules as a mask Obtaining a plurality of second concave portions and second convex portions arranged; and
After or during the step of forming a large number of the second concave portions and the second convex portions arranged at the second average pitch on the surface of the wafer, the large number of granules on the wafer And a step of removing the surface of the wafer for a semiconductor light emitting device.
In addition, the wafer in the invention of each claim is not only a semiconductor wafer having only a light emitting semiconductor region, but also a wafer having a light-transmitting conductive film such as ITO on the light extraction surface of the semiconductor wafer, and the light emitting semiconductor region is a semiconductor substrate. Or the wafer etc. of the structure supported by the insulated substrate are also meant.
Moreover, the resist film in the invention of each claim means not only a film having etching resistance but also a film in which etching proceeds in proportion to the time of dry etching or wet etching.
In addition, the aggregation in the invention of each claim means a phenomenon in which the metal film changes into a large number of granular bodies (aggregates) or lumps.
Moreover, the etching in the invention of each claim means well-known dry etching or well-known wet etching.
Further, the first average pitch of the plurality of recesses or projections in the inventions of each claim is the mutual relationship between the center of the first recess or projection and the center of another first recess or projection adjacent thereto. Means the average value of a number of intervals. Similarly, the second average pitch of the multiple recesses or projections is the multiple average of the mutual distance between the center of the second recess or projection and the center of another second recess or projection adjacent thereto. Means value.

なお、請求項2に示すように、前記レジスト膜のエッチング処理はドライエッチングであり、且つ前記粒状体をマスクとしたエッチングもドライエッチングであることが望ましい。
また、請求項3に示すように、前記レジスト膜に成形用型を使用して第1の平均ピッチで配置された多数の凹部又は凸部を得る代わりに、前記レジスト膜を選択的に除去することによって前記レジスト膜に第1の平均ピッチで配置された多数の開口又は凹部又は凸部を形成することができる。
また、請求項4に示すように、レジスト膜に第1の平均ピッチで配置された多数の開口又は凹部又は凸部を形成する工程の前に、ウエーハの表面に金属膜の凝集に基づいて第2の平均ピッチで配置された多数の粒状体(凝集体)を得る工程、及びこの多数の粒状体をマスクとして使用してウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第2の平均ピッチで配置された多数の凸部を得る工程を設けることができる。
また、請求項5に示すように、ウエーハの表面に金属膜の凝集に基づいて第2の平均ピッチで配置された多数の粒状体(凝集体)を得る工程の後に、粒状体(凝集体)を有するウエーハの表面にレジスト膜を設け、次に、レジスト膜に第1の平均ピッチで配置された多数の開口又は凹部又は凸部を形成し、次に、開口又は凹部又は凸部を有するレジスト膜をマスクとしてウエーハにエッチング処理を施し且つ残存したレジスト膜を除去し、次に、多数の粒状体をマスクとして使用してウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第2の平均ピッチで配置された多数の第2の凸部及び凹部を得ることができる。
According to a second aspect of the present invention, it is preferable that the etching process of the resist film is dry etching, and the etching using the granular material as a mask is also dry etching.
According to a third aspect of the present invention, the resist film is selectively removed instead of obtaining a large number of recesses or protrusions arranged at the first average pitch using a molding die for the resist film. As a result, a large number of openings or concave portions or convex portions arranged at the first average pitch can be formed in the resist film.
According to a fourth aspect of the present invention, before the step of forming a large number of openings or concave portions or convex portions arranged at the first average pitch in the resist film, the first step is performed based on the aggregation of the metal film on the surface of the wafer. A step of obtaining a large number of granules (aggregates) arranged at an average pitch of 2, and etching the areas of the wafer not covered with the multiple granules using the plurality of granules as a mask. A step of obtaining a large number of convex portions arranged at the second average pitch on the surface of the wafer can be provided.
In addition, as shown in claim 5, after the step of obtaining a large number of granules (aggregates) arranged at the second average pitch on the surface of the wafer based on the aggregation of the metal film, the granules (aggregates) Next, a resist film is provided on the surface of the wafer, and then a large number of openings, recesses, or protrusions arranged at the first average pitch are formed in the resist film, and then the resist having openings, recesses, or protrusions Etching is performed on the wafer using the film as a mask and the remaining resist film is removed, and then, using a large number of granular materials as a mask, etching is performed on regions not covered with the large number of granular materials on the wafer. A large number of second convex portions and concave portions arranged at the second average pitch on the surface of the wafer can be obtained.

本願の請求項1の半導体発光素子用ウエーハの粗面化方法に係わる発明は次の効果を有する。
(1)請求項1の発明では、レジスト膜に成形用型を使用して第1のピッチを有する凹部又は凸部を形成し、しかる後、凹部又は凸部を有するレジスト膜をマスクとしてウエーハにエッチング処理を施すことによってウエーハに第1の平均ピッチを有する複数の第1の凹部及び第1の凸部を形成する。従って、ホトリソグラフィー技術を使用しないで、ウエーハに第1の平均ピッチを有する複数の第1の凹部及び第1の凸部を容易に形成することができる。
(2) 第1の平均ピッチよりも小さい第2の平均ピッチで配置された第2の凹部及び凸部は、凝集する性質を有する金属材料からなる金属膜をウエーハの表面に形成し、この凝集によって形成された粒状体(凝集体)をマスクとして使用してウエーハをエッチングすることによって形成される。従って、第2の平均ピッチで配置された第2の凹部及び凸部をフォトリソグラフィー工程を伴なわないで容易に形成することができ、加工コストの低減を図ることができる。
(3) 半導体ウエーハの第1の凹部及び凸部と第2の凹部及び凸部とは半導体発光素子を形成した時に、光取り出し面における全反射の低減に寄与する。互いに平均ピッチの異なる第1の凹部及び凸部と第2の凹部及び凸部とを設けると、光取り出し面の実効面積が増加するので、光の取り出し効率が向上する。
(4)第1の凹部及び凸部に対して臨界角度を超える光であっても傾斜側面に対して臨界角度を超えない場合がある。従って、傾斜側面によって光取り出し向上効果を得ることができる。
請求項2に従う発明によれば、ドライエッチングによって第1の凹部又は凸部と第2の凹部又は凸部とを容易に形成することができる。
請求項3に従う発明では、請求項1の成形用型を使用してレジスト膜に凹凸を形成する代わりに、周知のリソグラフィー技術によってレジスト膜に開口又は凹部又は凸部を形成し、しかる後ウエーハをエッチングしている。従って、請求項3の発明によれば、請求項1の発明の上記(1)の効果は得られない。しかし、第2の平均ピッチを有する第2の凹部及び凸部の形成方法は請求項1の発明と同一であるので、請求項1の発明の上記(2)(3)(4)と同一の効果は得られる。
請求項4及び5の発明においては、第2の平均ピッチで配置された第2の凹部及び凸部が凝集に基づいて形成された粒状体をマスクとして使用したエッチングで形成される。従って、請求項4及び5の発明は請求項1の発明の上記(2)(3)(4)と同様な効果を得ることができる。
請求項6の発明に従う半導体発光素子は、第1の平均ピッチで配置された第1の凹部及び凸部と、第2の平均ピッチで配置された第2の凹部及び凸部とを含む粗面を有するので、請求項1の発明の上記(3)(4)と同様な効果を得ることができる。
The invention relating to the method of roughening a wafer for a semiconductor light emitting device according to claim 1 of the present application has the following effects.
(1) In the first aspect of the present invention, a concave or convex portion having the first pitch is formed on the resist film using a molding die, and then the resist film having the concave or convex portion is used as a mask on the wafer. By performing an etching process, a plurality of first concave portions and first convex portions having a first average pitch are formed on the wafer. Therefore, a plurality of first concave portions and first convex portions having the first average pitch can be easily formed on the wafer without using a photolithography technique.
(2) The second concave portions and convex portions arranged at the second average pitch smaller than the first average pitch form a metal film made of a metal material having an aggregating property on the surface of the wafer. It is formed by etching the wafer using the granular material (aggregate) formed by the above method as a mask. Therefore, the second concave portions and the convex portions arranged at the second average pitch can be easily formed without a photolithography process, and the processing cost can be reduced.
(3) when forming the semiconductor light-emitting element and the first concave and convex portions and the second concave and convex portions of the semiconductor wafer, it contributes to the reduction of the total reflection in the light extraction surface. The provision of the second concave and convex portions first recess and convex portions having different average pitches, the effective area of the light extraction surface is increased, the light extraction efficiency is improved.
(4) Even if the light exceeds the critical angle with respect to the first concave portion and the convex portion, the critical angle may not be exceeded with respect to the inclined side surface. Therefore, the light extraction improvement effect can be obtained by the inclined side surface.
According to the invention according to claim 2, the first concave portion or the convex portion and the second concave portion or the convex portion can be easily formed by dry etching.
In the invention according to claim 3, instead of forming irregularities in the resist film using the molding die according to claim 1, an opening, a concave portion or a convex portion is formed in the resist film by a well-known lithography technique, and then the wafer is formed. Etching. Therefore, according to the invention of claim 3, the effect (1) of the invention of claim 1 cannot be obtained. However, since the method of forming the second concave portion and the convex portion having the second average pitch is the same as that of the invention of claim 1, the same as (2), (3) and (4) of the invention of claim 1 The effect is obtained.
In the inventions of claims 4 and 5, the second concave portions and the convex portions arranged at the second average pitch are formed by etching using a granular material formed based on aggregation as a mask. Therefore, the inventions of claims 4 and 5 can obtain the same effects as the above-mentioned (2), (3) and (4) of the invention of claim 1.
The semiconductor light-emitting device according to the invention of claim 6, rough surface including a first recess and a convex portion disposed at a first average pitch, and a second recess and convex portions arranged at a second average pitch Therefore, the same effect as the above (3) (4) of the invention of claim 1 can be obtained.

次に、図1〜図18を参照して本発明の実施形態を説明する。   Next, an embodiment of the present invention will be described with reference to FIGS.

図1に示す実施例1におけるダブルへテロ接合型半導体発光素子用の半導体ウエーハ1は基板2とバッファ層3と発光半導体領域4とから成る。発光半導体領域4は光を発生する部分であって、n型半導体層5と活性層6とp型半導体層7と補助半導体層8とから成る。基板2はn型又はp型不純物が添加されたシリコンから成り、導電性を有している。この基板2をシリコン以外の半導体、又はサファイア、セラミック等の絶縁体で形成することもできる。バッファ層3は、基板2の上にAlNとGaNとを交互に複数回エピタキシャル成長させた多層構造バッファである。勿論、バッファ層3を単層バッファ層にすること、又はバッファ層3を省くこともできる。   A semiconductor wafer 1 for a double heterojunction semiconductor light emitting device in Example 1 shown in FIG. 1 includes a substrate 2, a buffer layer 3, and a light emitting semiconductor region 4. The light emitting semiconductor region 4 is a portion that generates light, and includes an n-type semiconductor layer 5, an active layer 6, a p-type semiconductor layer 7, and an auxiliary semiconductor layer 8. The substrate 2 is made of silicon to which an n-type or p-type impurity is added and has conductivity. The substrate 2 can be formed of a semiconductor other than silicon, or an insulator such as sapphire or ceramic. The buffer layer 3 is a multilayer structure buffer in which AlN and GaN are alternately epitaxially grown on the substrate 2 a plurality of times. Of course, the buffer layer 3 can be a single buffer layer or the buffer layer 3 can be omitted.

n型半導体層5はn型クラッド層と呼ぶこともできるものであって、バッファ層3の上に例えばn型窒化物半導体(例えばn型GaN)をエピタキシャル成長させることによって形成されている。活性層6は、n型半導体層5の上に例えば不純物が添加されていない窒化物半導体(例えばInGaN)をエピタキシャル成長させることによって形成されている。図1では図示を簡略化するために活性層6が1つの層で示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層6を単一の半導体層とすることもできる。また、活性層6を省いてn型半導体層5にp型半導体層7を直接に接触させることもできる。p型半導体層7はp型クラッド層と呼ぶこともできるものであって、活性層6の上に例えばp型窒化物半導体(例えばp型GaN)をエピタキシャル成長させることによって形成されている。p型半導体層7の上に配置された補助半導体層8は、電流分散層又はオーミックコンタクト層と呼ぶこともできるものであって、例えばp型半導体層7よりもp型不純物が高濃度に添加された例えばp型窒化物半導体層(例えばp型GaN)をエピタキシャル成長させることによって形成されている。この補助半導体層8は発光に直接に関与しないので、これを省くことも可能である。 The n-type semiconductor layer 5 can also be called an n-type cladding layer, and is formed by epitaxially growing, for example, an n-type nitride semiconductor (for example, n-type GaN) on the buffer layer 3. The active layer 6 is formed, for example, by epitaxially growing a nitride semiconductor (for example, InGaN) to which no impurity is added on the n-type semiconductor layer 5. In FIG. 1, the active layer 6 is shown as a single layer for the sake of simplicity, but actually has a well-known multiple quantum well structure. Of course, the active layer 6 may be a single semiconductor layer. Alternatively, the active layer 6 may be omitted and the p-type semiconductor layer 7 may be in direct contact with the n-type semiconductor layer 5. The p-type semiconductor layer 7 can also be called a p-type cladding layer, and is formed by epitaxially growing, for example, a p-type nitride semiconductor (for example, p-type GaN) on the active layer 6. The auxiliary semiconductor layer 8 disposed on the p-type semiconductor layer 7 can also be called a current dispersion layer or an ohmic contact layer. For example, a p-type impurity is added at a higher concentration than the p-type semiconductor layer 7. For example, the p-type nitride semiconductor layer (for example, p-type GaN) is formed by epitaxial growth. Since this auxiliary semiconductor layer 8 is not directly involved in light emission, it can be omitted.

発光機能を有する半導体ウエーハ1の一方の主面9は光取り出し面として機能する。半導体発光素子のアノード電極は半導体ウエーハ1の一方の主面9に形成され、カソード電極は導電性を有する半導体ウエーハ1の他方の主面10即ち基板2の下面に形成される。半導体ウエーハ1の一方の主面9の一部は、半導体発光素子を形成する時に光透過性保護樹脂で覆われる。既に説明したように半導体ウエーハ1の光取り出し面を含む部分(補助半導体層8)と光透過性保護樹脂とは互いに異なる光屈折率を有している。ところで、光取り出し面に向う光の全部が光取り出し面に対して臨界角よりも小さい入射角で入射するとは限らない。光取り出し面に対する入射角が臨界角よりも大きい光は、光取り出し面で全反射し、外部に取り出せない。従って、全反射による光取り出し効率の低下を防ぐために半導体ウエーハ1の一方の主面9の粗面化が必要になる。   One main surface 9 of the semiconductor wafer 1 having a light emitting function functions as a light extraction surface. The anode electrode of the semiconductor light emitting element is formed on one main surface 9 of the semiconductor wafer 1, and the cathode electrode is formed on the other main surface 10 of the semiconductor wafer 1 having conductivity, that is, the lower surface of the substrate 2. A part of one main surface 9 of the semiconductor wafer 1 is covered with a light-transmitting protective resin when a semiconductor light emitting element is formed. As already described, the portion (auxiliary semiconductor layer 8) including the light extraction surface of the semiconductor wafer 1 and the light transmitting protective resin have different light refractive indexes. By the way, not all of the light directed to the light extraction surface is incident on the light extraction surface at an incident angle smaller than the critical angle. Light having an incident angle with respect to the light extraction surface larger than the critical angle is totally reflected by the light extraction surface and cannot be extracted outside. Accordingly, it is necessary to roughen one main surface 9 of the semiconductor wafer 1 in order to prevent a decrease in light extraction efficiency due to total reflection.

本実施例では、半導体ウエーハ1の光取り出し面として使用される一方の主面9の粗面化のために、図11に示すように半導体ウエーハ1の一方の主面9に、第1の平均ピッチP1で配置された多数の第1の凹部17及び凸部18と、第1の平均ピッチP1よりも小さい第2の平均ピッチP2で配置された多数の第2の凹部22及び凸部23とが形成される。 In the present embodiment, in order to roughen one main surface 9 used as the light extraction surface of the semiconductor wafer 1, the first average surface 9 of the semiconductor wafer 1 has a first average as shown in FIG. A large number of first concave portions 17 and convex portions 18 arranged at a pitch P1, and a large number of second concave portions 22 and convex portions 23 arranged at a second average pitch P2 smaller than the first average pitch P1; Is formed.

まず、第1の凹部17及び凸部18を形成する時には、図2に示すように半導体ウェーハ1の一方の主面9上にレジスト膜(絶縁性膜又は感光性樹脂膜)11を例えば塗布方法によって所定の厚み(例えば1.5〜2.0μm)に形成する。この実施例のレジスト膜11は典型的なリソグラフィー技術のための膜として使用されず、プレス加工(塑性変形加工)するための膜として使用される。従って、このレジスト膜11は塑性変形可能な性質を有する種々の材料から選択されたもの、例えばSGO(Spin On Glass)で形成される。   First, when forming the 1st recessed part 17 and the convex part 18, as shown in FIG. 2, the resist film (insulating film | membrane or the photosensitive resin film) 11 is applied on one main surface 9 of the semiconductor wafer 1, for example, the coating method To a predetermined thickness (for example, 1.5 to 2.0 μm). The resist film 11 of this embodiment is not used as a film for a typical lithography technique, but is used as a film for press working (plastic deformation processing). Therefore, the resist film 11 is formed of a material selected from various materials having a plastically deformable property, for example, SGO (Spin On Glass).

次に、図3及び図4に示す成形用型としての金型12を用意する。この金型12には、複数の四角錐台状の凸部13が第1の平均ピッチP1即ち中心間隔を有して形成されている。図3の金型12では複数の凸部13が規則性を有して配置されている。しかし凸部13を不規則的即ちランダムに配置することもできる。複数の凸部13が不規則に配置されている場合には、互いに隣接する2つの凸部13の中心間隔が一定値にならない。そこで、多数の凸部13の相互間隔の平均を第1の平均ピッチP1と呼ぶことにする。なお、規則性を有して凸部13が配置されている場合であっても必ずしも全ての相互間隔が同一にならないので、全ての相互間隔の平均を第1の平均ピッチP1と呼ぶことにする。金型12の凸部13の形状は、後述する半導体ウエーハ1における第1の凹部17が得られるように決定される。   Next, the metal mold | die 12 as a shaping | molding die shown in FIG.3 and FIG.4 is prepared. A plurality of quadrangular pyramid-shaped convex portions 13 are formed on the mold 12 with a first average pitch P1, that is, a center interval. In the mold 12 of FIG. 3, a plurality of convex portions 13 are arranged with regularity. However, the convex portions 13 can be arranged irregularly, that is, randomly. When the plurality of convex portions 13 are irregularly arranged, the center interval between two adjacent convex portions 13 does not become a constant value. Therefore, the average of the mutual intervals of the many convex portions 13 is referred to as a first average pitch P1. Note that even if the convex portions 13 are arranged with regularity, not all the mutual intervals are the same, so the average of all the mutual intervals will be referred to as the first average pitch P1. . The shape of the convex portion 13 of the mold 12 is determined so that a first concave portion 17 in the semiconductor wafer 1 to be described later is obtained.

図3及び図4に示す四角錐台状の凸部13を、角柱状、円錐台状、円柱上、三角錐状、三角錐台状、三角柱状等の別の形状に変更することもできる。   3 and 4 can be changed to other shapes such as a prismatic shape, a truncated cone shape, a cylindrical shape, a triangular pyramid shape, a triangular frustum shape, and a triangular prism shape.

凸部13の数及び第1の平均ピッチP1は、完成した1つの半導体発光素子の光取り出し面に相当する面積に複数個の凸部13が含まれるように決定される。また、第1の平均ピッチP1は後述する第2の平均ピッチP2よりも大きく決定され、好ましくは、1〜20μmとされる。また、凸部13の高さは好ましくは0.5〜5μmに決定される。   The number of the convex portions 13 and the first average pitch P1 are determined so that the plurality of convex portions 13 are included in an area corresponding to the light extraction surface of one completed semiconductor light emitting element. Further, the first average pitch P1 is determined to be larger than a second average pitch P2 described later, and preferably 1 to 20 μm. Further, the height of the convex portion 13 is preferably determined to be 0.5 to 5 μm.

次に、図4に示すように金型12の凸部13を有する面をレジスト膜11に対向させ、金型12を所定の圧力(例えば50MPa)でレジスト膜11に押し当ててレジスト膜11を塑性変形させることによって金型13の複数の凸部13に対応した複数の凹部14をレジスト膜11に形成する。これによりレジスト膜11には、複数の凹部14とこれを囲む凸部15とが生じる。レジスト膜11の凸部15は格子状平面パターンを有し、凹部14よりも厚い。   Next, as shown in FIG. 4, the surface of the mold 12 having the convex portion 13 is opposed to the resist film 11, and the mold 12 is pressed against the resist film 11 with a predetermined pressure (for example, 50 MPa). A plurality of concave portions 14 corresponding to the plurality of convex portions 13 of the mold 13 are formed in the resist film 11 by plastic deformation. As a result, a plurality of concave portions 14 and convex portions 15 surrounding the concave portions 14 are formed in the resist film 11. The convex portion 15 of the resist film 11 has a lattice-like planar pattern and is thicker than the concave portion 14.

次に、図4に示す凹部14を有するレジスト膜11を伴った半導体ウエーハ1を四塩化塩素(CCl4)ガスの中 に置き、レジスト膜11に対して所定時間のみ非選択的にドライエッチング(プラズマエッチング)を施す。これにより、レジスト膜11の薄い凹部14が完全に除去され、厚い凸部15の一部からなる残存部分11´が図5に示すように生じる。この残存部分11´は選択的エッチングのマスクとして機能する。なお、四塩化炭素(CCl4)ガスの代わりに例えば、塩素(Cl2)、2フッ化2塩化炭素(CCl22)、4フッ化炭素(CCl2)、又は三塩化ホウ素(BCl3)等のガスを使用してドライエッチングすることができる。また、プラズマエッチングの代わりに、周知の気相エッチング、反応性イオンエッチング、スパッタエッチング、イオンビームエッチング、光エッチング等のドライエッチングを行うことができる。 Next, the semiconductor wafer 1 with the resist film 11 having the recesses 14 shown in FIG. 4 is placed in chlorine tetrachloride (CCl 4 ) gas, and non-selectively dry-etched with respect to the resist film 11 only for a predetermined time ( Plasma etching) is performed. As a result, the thin concave portion 14 of the resist film 11 is completely removed, and a remaining portion 11 ′ consisting of a part of the thick convex portion 15 is generated as shown in FIG. This remaining portion 11 'functions as a mask for selective etching. Instead of carbon tetrachloride (CCl 4 ) gas, for example, chlorine (Cl 2 ), carbon difluoride dichloride (CCl 2 F 2 ), carbon tetrafluoride (CCl 2 ), or boron trichloride (BCl 3) ) Etc. can be used for dry etching. Further, instead of plasma etching, dry etching such as well-known vapor phase etching, reactive ion etching, sputter etching, ion beam etching, and photo etching can be performed.

次に、レジスト膜11のドライエッチング時と同一のエッチングガスによって残存したレジスト膜の残存部分11´をマスクとして半導体ウエーハ1にドライエッチング(プラズマエッチング)処理を施して半導体ウエーハ1の一方の主面9に複数の第1の凹部17を形成する。なお、半導体ウエーハ1のドライエッチング処理をレジスト膜11のドライエッチング時と別のエッチングガスによって行うこともできる。この半導体ウエーハ1のドライエッチング時に残存部分11´が徐々に薄くなる。   Next, a dry etching (plasma etching) process is performed on the semiconductor wafer 1 by using the remaining portion 11 ′ of the resist film left by the same etching gas as that during dry etching of the resist film 11 as a mask, and one main surface of the semiconductor wafer 1. A plurality of first recesses 17 are formed in 9. Note that the dry etching process of the semiconductor wafer 1 can be performed by an etching gas different from the dry etching process of the resist film 11. When the semiconductor wafer 1 is dry-etched, the remaining portion 11 ′ is gradually thinned.

次に、レジスト膜の一残存部分11´を例えば溶剤によって除去して図6及び図7に示すように一方の主面9に複数の第1の凹部17が配置された半導体ウエーハ1を得る。なお、レジスト膜の残存部分11´がドライエッチング処理によって消滅するまで半導体ウエーハ1に第1の凹部17を形成するためのドライエッチング処理を行うこともできる。この場合には、図5に示すレジスト膜の残存部分11´を除去するための特別な工程が不要になる。   Next, the remaining portion 11 ′ of the resist film is removed by, for example, a solvent to obtain a semiconductor wafer 1 in which a plurality of first recesses 17 are arranged on one main surface 9 as shown in FIGS. 6 and 7. It is also possible to perform a dry etching process for forming the first recess 17 in the semiconductor wafer 1 until the remaining portion 11 ′ of the resist film disappears by the dry etching process. In this case, a special process for removing the remaining portion 11 ′ of the resist film shown in FIG. 5 is not necessary.

図6及び図7に示す第1の凹部17は、金型12の凸部13に対応して規則的に配置され、隣り合う2つの第1の凹部17の各中心間の距離は、図3の金型12の凸部13の第1の平均ピッチP1と同一である。既に説明したように半導体ウエーハ1の一方の主面9の第1の凹部17の大きさ及び数は、半導体ウエーハ1を複数個の半導体発光素子チップに分割した時に、1つの半導体発光素子チップの光取り出し面に第1の凹部17が複数個存在するように決定される。このため、第1の凹部17の相互間の第1の平均ピッチP1は、好ましくは1〜20μに決定され、第1の凹部17の一方の主面9から底面までの深さは好ましくは0.1〜5μmに決定される。
半導体ウエーハ1の一方の主面9における第1の凹部17の相互間部分を第1の凸部18と呼ぶこともできる。この第1の凸部18は上面部と呼ぶこともできる平坦面であって、第1の凹部17を囲む格子状の平面パターンを有する。
第1の凹部17を更に詳しく説明すると、平坦な底面41と傾斜側面(壁面)42とを有する。第1の凹部17の底面41及び第1の凸部18の平坦面(上面)は、基板2及び活性層6に対して平行である。第1の凹部17を形成前の半導体ウエーハ1の一方の主面9の面積Aに対する第1の凹部17を形成した後の第1の凹部17の底面41の面積と第1の凸部18の平坦面の面積との総和Bの比(B/A)の好ましい値は50%以上である。即ち、後述する第2の凸部23及び第2の凹部22に基づく散乱効果による光取り出し向上効果を得るためにはB/Aの値が大きいほど良い。しかし、半導体ウエーハ1の一方の主面9の平坦面に対して臨界角度を大きく超える光が入射した時には第2の凸部23及び第2の凹部22に基づく光取り出し向上効果がさほど期待できない。この問題を解決するために、第1の凹部17の傾斜側面(壁面)42が寄与する。第1の凹部17の傾斜側面(壁面)42は、半導体ウエーハ1の一方の主面9の平坦面に対して臨界角度を大きく超える光であっても傾斜側面(壁面)42に対して臨界角度でなければ通過させることができる。上記B/Aの値が50%以上であれば、光取り出し向上効果が第1の凹部17のみを設ける場合、及び第2の凹部22のみを設ける場合よりも大きくなる。
本実施例では、傾斜側面(壁面)42に第2の凸部23及び第2の凹部22を設けない。傾斜側面(壁面)42の角度θを35度以上とすると、傾斜側面(壁面)42に後述する粒状体(凝集体)21が形成され難い又は形成されない。傾斜側面(壁面)42のより好ましい角度θは60〜80度である。
The first concave portions 17 shown in FIGS. 6 and 7 are regularly arranged corresponding to the convex portions 13 of the mold 12, and the distance between the centers of the two adjacent first concave portions 17 is as shown in FIG. This is the same as the first average pitch P1 of the convex portions 13 of the mold 12. As already described, the size and number of the first recesses 17 on the one main surface 9 of the semiconductor wafer 1 are such that when the semiconductor wafer 1 is divided into a plurality of semiconductor light emitting element chips, It is determined so that there are a plurality of first recesses 17 on the light extraction surface. For this reason, the first average pitch P1 between the first recesses 17 is preferably determined to be 1 to 20 μm, and the depth from one main surface 9 to the bottom surface of the first recess 17 is preferably 0. .1-5 μm is determined.
A portion between the first concave portions 17 on one main surface 9 of the semiconductor wafer 1 can also be referred to as a first convex portion 18. The first convex portion 18 is a flat surface that can also be referred to as an upper surface portion, and has a lattice-like planar pattern surrounding the first concave portion 17.
The first concave portion 17 will be described in more detail. The first concave portion 17 has a flat bottom surface 41 and an inclined side surface (wall surface) 42. The bottom surface 41 of the first recess 17 and the flat surface (upper surface) of the first protrusion 18 are parallel to the substrate 2 and the active layer 6. The area of the bottom surface 41 of the first recess 17 after the formation of the first recess 17 with respect to the area A of the one main surface 9 of the semiconductor wafer 1 before forming the first recess 17 and the first protrusion 18 A preferable value of the ratio (B / A) of the sum B with the area of the flat surface is 50% or more. That is, in order to obtain the light extraction improvement effect by the scattering effect based on the second convex part 23 and the second concave part 22 described later, the larger the value of B / A is, the better. However, when light exceeding a critical angle with respect to the flat surface of one main surface 9 of the semiconductor wafer 1 is incident, the light extraction improvement effect based on the second convex portion 23 and the second concave portion 22 cannot be expected so much. In order to solve this problem, the inclined side surface (wall surface) 42 of the first recess 17 contributes. The inclined side surface (wall surface) 42 of the first recess 17 has a critical angle with respect to the inclined side surface (wall surface) 42 even if the light greatly exceeds the critical angle with respect to the flat surface of the one main surface 9 of the semiconductor wafer 1. Otherwise it can be passed. If the value of B / A is 50% or more, the light extraction improvement effect is greater than when only the first recess 17 is provided and when only the second recess 22 is provided.
In the present embodiment, the second convex portion 23 and the second concave portion 22 are not provided on the inclined side surface (wall surface) 42. When the angle θ of the inclined side surface (wall surface) 42 is 35 degrees or more, the granular material (aggregate) 21 described later is hardly formed on the inclined side surface (wall surface) 42 or is not formed. A more preferable angle θ of the inclined side surface (wall surface) 42 is 60 to 80 degrees.

第1の凹部17を有する半導体ウエーハ1の一方の主面9に、図11に示す第1の平均ピッチP1よりも小さい第2の平均ピッチP2で配置された多数の第2の凸部23及び第2の凹部22を形成するために、先ず、図8に示すように第1の凹部17を有する半導体ウエーハ1の一方の主面9上に半導体ウエーハ1と異なる材料から成り、且つ熱処理によって粒状化即ち凝集し易い金属材料(例えばAg)を半導体ウエーハ1の一方の主面9上に被着させ、マスク形成用金属膜20を形成する。更に詳しく説明すると、例えばAg(銀)を半導体の分野で一般に使用されている成膜装置の1つである真空蒸着装置を使用して半導体ウエーハ1の一方の主面9上に被着させ、図8に示すマスク形成用金属膜20を形成する。このマスク形成用金属膜20の好ましい厚みは2〜100nm(20〜1000Å)、より好ましい厚みは10〜30nmであり、この実施例における厚みは20nmである。マスク形成用金属膜20の厚みは目標とする粒子の大きさによって調整される。しかし、マスク形成用金属膜20の厚みが100nmよりも厚くなると、粒状体(凝集体)と粒状体(凝集体)とが繋がるような凝集不良が多くなり、また2nmよりも薄くなると、目標とする大きさの粒子を得ることが困難になる。   On one main surface 9 of the semiconductor wafer 1 having the first concave portion 17, a number of second convex portions 23 arranged at a second average pitch P2 smaller than the first average pitch P1 shown in FIG. In order to form the second recess 22, first, as shown in FIG. 8, the one main surface 9 of the semiconductor wafer 1 having the first recess 17 is made of a material different from that of the semiconductor wafer 1 and is granular by heat treatment. A metal material (for example, Ag) that easily forms or aggregates is deposited on one main surface 9 of the semiconductor wafer 1 to form a mask forming metal film 20. More specifically, for example, Ag (silver) is deposited on one main surface 9 of the semiconductor wafer 1 using a vacuum deposition apparatus which is one of film forming apparatuses generally used in the field of semiconductors. A mask forming metal film 20 shown in FIG. 8 is formed. The mask-forming metal film 20 preferably has a thickness of 2 to 100 nm (20 to 1000 mm), more preferably 10 to 30 nm, and the thickness in this example is 20 nm. The thickness of the mask-forming metal film 20 is adjusted according to the target particle size. However, when the thickness of the mask-forming metal film 20 is greater than 100 nm, there are many agglomeration defects in which the granular material (aggregate) and the granular material (aggregate) are connected, and when the thickness is less than 2 nm, the target It is difficult to obtain particles of a size that meets the requirements.

なお、Agは粒状化(凝集)し易く且つ後のエッチング工程で耐エッチング性を示すので、マスク形成用金属膜20の材料として好適であるが、Agの代わりにAg合金、又はAl(アルミニウム)、又はCu(銅)、又はAu(金)、又はこれらの合金を使用してマスク形成用金属膜20を形成することもできる。また、マスク材料に凝集を促進させる物質を添加することができる。また、マスク形成用金属膜20を周知のスパッタリング方法、電子ビーム蒸着方法、塗布等の別の方法で形成することもできる。 Note that Ag is suitable as a material for the mask-forming metal film 20 because it is easily granulated (aggregated) and exhibits etching resistance in a later etching step. However, instead of Ag, an Ag alloy or Al (aluminum) is suitable. Alternatively, the mask forming metal film 20 may be formed using Cu (copper), Au (gold), or an alloy thereof. In addition, a substance that promotes aggregation can be added to the mask material. The mask forming metal film 20 can also be formed by another method such as a well-known sputtering method, electron beam evaporation method, or coating.

この実施例では真空蒸着法でマスク形成用金属膜20を形成する時の半導体ウエーハ1の温度を室温としたが、室温〜150℃位にすることもできる。また、マスク形成用金属膜20を形成する時の半導体ウエーハ1の温度をマスク形成用被膜20が凝集する温度(例えば150〜500℃)とし、マスク形成用金属膜20の形成と同時にマスク材料を凝集させることができる。即ち、半導体ウエーハ1の熱処理温度を、マスク材料を凝集させることができる温度に設定すると、半導体ウエーハ1に対するAgの被着と同時にAgの凝集が生じ、多数の粒状体(凝集体)が得られる。 In this embodiment, the temperature of the semiconductor wafer 1 when the mask forming metal film 20 is formed by the vacuum deposition method is set to room temperature, but it may be set to room temperature to about 150 ° C. Further, the temperature of the semiconductor wafer 1 when forming the mask forming metal film 20 is set to a temperature at which the mask forming film 20 aggregates (for example, 150 to 500 ° C.), and the mask material is simultaneously formed with the mask forming metal film 20. Can be agglomerated. That is, when the heat treatment temperature of the semiconductor wafer 1 is set to a temperature at which the mask material can be agglomerated, Ag agglomeration occurs simultaneously with the deposition of Ag on the semiconductor wafer 1, and a large number of particles (aggregates) are obtained. .

次に、マスク形成用金属膜20を伴った半導体ウエーハ1を半導体の分野で一般に使用されている熱処理炉に入れて、マスク形成用金属膜20を伴たった半導体ウエーハ1に対して大気中で例えば300℃の熱処理を施してマスク形成用金属膜20を図9に概略的に示す多数の粒状体(凝集体)21に変化させる。熱処理でAgを凝集させるための好ましい温度は250〜350℃である。凝集させるための熱処理温度はマスク材料の変化によって変わり、好ましくは150〜500℃の範囲から選択される。この凝集工程の好ましい熱処理時間は5〜30minの範囲である。Agの凝集は熱処理時間を15分以上に伸ばしてもほとんど進行しない。   Next, the semiconductor wafer 1 with the mask forming metal film 20 is put in a heat treatment furnace generally used in the field of semiconductors, and the semiconductor wafer 1 with the mask forming metal film 20 is compared with the semiconductor wafer 1 in the atmosphere. A heat treatment at 300 ° C. is performed to change the mask-forming metal film 20 into a large number of granular bodies (aggregates) 21 schematically shown in FIG. A preferable temperature for aggregating Ag by the heat treatment is 250 to 350 ° C. The heat treatment temperature for agglomeration varies depending on the change of the mask material, and is preferably selected from the range of 150 to 500 ° C. The preferred heat treatment time for this agglomeration step is in the range of 5-30 min. Ag aggregation hardly progresses even if the heat treatment time is extended to 15 minutes or more.

多数の粒状体21は、半導体ウエーハ1の一方の主面9上に不規則に分布する。図9には図示を容易にするために多数の粒状体21が半球状に示されているが、実際には不特定に変化する。図9において、粒状体21は半導体ウエーハ1の一方の主面9の第1の凹部17の底面と第1の凸部18の頂面との両方に配置され、第1の凹部17の傾斜側面には配置されていない。しかし、必要に応じて第1の凹部17の傾斜側面に粒状体21を配置させることもできる。   A large number of granular materials 21 are irregularly distributed on one main surface 9 of the semiconductor wafer 1. In FIG. 9, for the sake of easy illustration, a large number of granular materials 21 are shown in a hemispherical shape, but actually change indefinitely. In FIG. 9, the granular material 21 is disposed on both the bottom surface of the first concave portion 17 and the top surface of the first convex portion 18 on one main surface 9 of the semiconductor wafer 1, and the inclined side surface of the first concave portion 17. Is not arranged. However, the granular material 21 can be disposed on the inclined side surface of the first recess 17 as necessary.

粒状体21の粒径はマスク形成用被膜20の厚みに比例的に変化する。Agから成るマスク形成用被膜20の厚みが20nmの場合には、粒径は50〜200nmの範囲であり、平均粒径は約130nmである。もし、Agから成るマスク形成用金属膜20の厚みが50nmよりも厚くなると、凝集のための加熱処理を施しても独立した多数の粒状体21を形成することが困難になり、粒状体21の相互間の繋がりが生じ、Agが網目状に分布した状態が生じる。また、Agから成るマスク形成用金属膜20の厚みが100nmよりも厚い時には、熱処理を施した時に半導体ウエーハ1の一方の主面9上にAgの厚い部分が網目状に生じ、この厚い部分以外が薄いAgで覆われ、マスクとして使用可能な粒状体(凝集体)が得られず、光取り出し向上効果がほとんど期待できなくなる。従って、Agから成るマスク形成用金属膜20の好ましい厚みの範囲は前述した2〜100nmである。   The particle size of the granular material 21 changes in proportion to the thickness of the mask forming coating 20. When the thickness of the mask forming film 20 made of Ag is 20 nm, the particle size is in the range of 50 to 200 nm, and the average particle size is about 130 nm. If the thickness of the mask-forming metal film 20 made of Ag is greater than 50 nm, it becomes difficult to form a large number of independent granules 21 even when heat treatment for aggregation is performed. The connection between each other occurs, and a state where Ag is distributed in a mesh shape is generated. Further, when the thickness of the mask forming metal film 20 made of Ag is thicker than 100 nm, a thick portion of Ag is formed in a mesh shape on one main surface 9 of the semiconductor wafer 1 when heat treatment is performed. However, it is covered with thin Ag, and a granular material (aggregate) that can be used as a mask cannot be obtained, and the light extraction improvement effect can hardly be expected. Therefore, the preferable thickness range of the mask forming metal film 20 made of Ag is 2 to 100 nm as described above.

厚み20nmのAgから成るマスク形成用金属膜20の凝集に基づく粒状体21の1μm2当たりの個数は4〜15である。粒状体21の単位面積当たりの個数はマスク形成用金属膜20の厚みに対して反比例的に変化する。粒状体21は半導体ウエーハ1の一方の主面9上に不規則に分布するが、半導体ウエーハ1の一方の主面9全体で見ると、比較的均一性のよい状態で分布する。 The number of granular materials 21 per 1 μm 2 based on aggregation of the mask-forming metal film 20 made of Ag having a thickness of 20 nm is 4 to 15. The number of the granular materials 21 per unit area changes in inverse proportion to the thickness of the mask forming metal film 20. The granular materials 21 are irregularly distributed on one main surface 9 of the semiconductor wafer 1, but are distributed in a relatively uniform state when viewed on the entire one main surface 9 of the semiconductor wafer 1.

図9に示すように半導体ウエーハ1の一方の主面9上に分散配置された多数の粒状体(Ag粒)21は、半導体ウエーハ1の選択的エッチングのマスクとしての機能を有する。即ち、粒状体21をマスクとして半導体ウエーハ1の一方の主面9をエッチングすることができる。そこで、本実施例では、窒化物半導体から成る半導体ウエーハ1の一方の主面9上にCl2ガス(塩素ガス)を流す周知のドライエッチング(プラズマエッチング)法で半導体ウエーハ1の粒状体21で覆われていない部分を10〜30min程度の時間エッチングして図10に示す第2の凹部22を形成する。第2の凹部22は半導体ウエーハ1の一方の主面9の粒状体21で覆われていない部分に相当する格子状の平面パターンを有する。半導体ウエーハ1の一方の主面9には、格子状平面パターンを有する第2の凹部22でそれぞれ囲まれた多数の第2の凸部23が生じる。この第2の凸部23は粒状体21の下に相当する部分に生じる。
図10のドライエッチング後の粒状体21は、説明を簡略化するために図9のドライエッチング前の粒状体21と実質的に同一の形状に示されている。しかし、粒状体21を形成するAgはドライエッチングの塩素(Cl2)ガスに対して無反応でなく、半導体ウエーハ1よりは低いレベルで反応するので、実際にはドライエッチング前と後で異なる。粒状体21の僅かな変形は半導体ウエーハ1の一方の主面9の粗面化に対して何らの問題も生じない。むしろ粒状体21の変形が半導体ウエーハ1に対する粗面化に好都合な場合がある。
As shown in FIG. 9, a large number of granules (Ag grains) 21 dispersed on one main surface 9 of the semiconductor wafer 1 function as a mask for selective etching of the semiconductor wafer 1. That is, one main surface 9 of the semiconductor wafer 1 can be etched using the granular material 21 as a mask. Therefore, in this embodiment, the granular material 21 of the semiconductor wafer 1 is formed by a well-known dry etching (plasma etching) method in which a Cl 2 gas (chlorine gas) is flowed on one main surface 9 of the semiconductor wafer 1 made of a nitride semiconductor. The uncovered portion is etched for about 10 to 30 minutes to form the second recess 22 shown in FIG. The second recess 22 has a lattice-like planar pattern corresponding to a portion of the one main surface 9 of the semiconductor wafer 1 that is not covered with the granular material 21. On one main surface 9 of the semiconductor wafer 1, a large number of second convex portions 23 each surrounded by a second concave portion 22 having a lattice-like plane pattern are generated. The second convex portion 23 is generated in a portion corresponding to the lower part of the granular material 21.
The granular material 21 after dry etching in FIG. 10 is shown in substantially the same shape as the granular material 21 before dry etching in FIG. However, Ag forming the granular material 21 does not react with chlorine (Cl 2 ) gas in dry etching and reacts at a level lower than that of the semiconductor wafer 1, and therefore actually differs from before and after dry etching. The slight deformation of the granular material 21 does not cause any problem with respect to the roughening of one main surface 9 of the semiconductor wafer 1. Rather, the deformation of the granular material 21 may be convenient for roughening the semiconductor wafer 1.

次に、図10に示すドライエッチング後のAgから成る粒状体21を、Agのためのエッチング液、例えば、塩化水素(HCl)と水とからなるエッチング液、又は水酸化アンモニウム(NH4OH)と過酸化水素(H2O2)と水(H2O)とから成るエッチング液によって室温で2分間エッチング処理して除去して図11に示す第2の凹部22と凸部23とを有する主面9即ち全反射防止用粗面を有する半導体ウエーハ1を得る。図12に図10の半導体ウエーハ1の一方の主面9の一部が拡大されて概略的に示されている。これから明らかなように円形で概略的に示されている第2の凸部23は第2の凹部22によって囲まれている。 Next, the granular material 21 made of Ag after dry etching shown in FIG. 10 is used as an etching solution for Ag, for example, an etching solution made of hydrogen chloride (HCI) and water, or ammonium hydroxide (NH 4 OH). The second recess 22 and the projection 23 shown in FIG. 11 are removed by etching for 2 minutes at room temperature with an etchant comprising hydrogen, hydrogen peroxide (H 2 O 2 ), and water (H 2 O). A semiconductor wafer 1 having a main surface 9, that is, a rough surface for preventing total reflection, is obtained. FIG. 12 schematically shows an enlarged part of one main surface 9 of the semiconductor wafer 1 of FIG. As is clear from this, the second convex portion 23 schematically shown in a circle is surrounded by the second concave portion 22.

半導体ウエーハ1の一方の主面9における多数の第2の凸部23は不規則に配置されているので、隣り合う2つの第2の凸部23の中心間距離の多数の平均値を第2の平均ピッチP2と定義する。第2の凸部23の相互間に配置された第2の凹部22の中心間距離の多数の平均値は、第2の凸部23の第2の平均ピッチP2と同一である。 Since the multiple second convex portions 23 on the one main surface 9 of the semiconductor wafer 1 are irregularly arranged, the multiple average values of the center-to-center distances between the two adjacent second convex portions 23 are calculated as the second value. Is defined as an average pitch P2. Many average values of the distances between the centers of the second concave portions 22 arranged between the second convex portions 23 are the same as the second average pitch P <b> 2 of the second convex portions 23.

半導体ウエーハ1の一方の主面9に形成された第2の凹部22及び第2の凸部23は、半導体発光素子の光取り出し面における全反射抑制機能を有する。全反射抑制を良好に達成するために第2の凸部23の第2の平均ピッチP2は、半導体ウエーハ1の活性層5から発生する光の波長と同一又はその数分の一のオーダーにすることが望ましく、例えば50〜800nm、好ましくは100〜300nmに設定される。この第2の凸部23の第2の平均ピッチP2は前述した半導体ウエーハ1の一方の主面9に形成された第1の凹部17の第1の平均ピッチP1よりも大幅に小さい。 The second concave portion 22 and the second convex portion 23 formed on one main surface 9 of the semiconductor wafer 1 have a function of suppressing total reflection on the light extraction surface of the semiconductor light emitting element. In order to satisfactorily achieve total reflection suppression, the second average pitch P2 of the second protrusions 23 is the same as the wavelength of light generated from the active layer 5 of the semiconductor wafer 1 or an order of a fraction thereof. For example, it is set to 50 to 800 nm, preferably 100 to 300 nm. The second average pitch P2 of the second convex portions 23 is significantly smaller than the first average pitch P1 of the first concave portions 17 formed on the one main surface 9 of the semiconductor wafer 1 described above.

図11及び図12に示すように半導体ウエーハ1の一方の主面9に比較的大きい第1の平均ピッチP1で配置された複数の第1の凹部17と比較的小さい第2の平均ピッチP2で配置された第2の凹部22及び第2の凸部23が混在している。この組合せの効果は後述する。   As shown in FIGS. 11 and 12, a plurality of first concave portions 17 disposed on one main surface 9 of the semiconductor wafer 1 with a relatively large first average pitch P1 and a relatively small second average pitch P2 are used. The arranged second concave portion 22 and second convex portion 23 are mixed. The effect of this combination will be described later.

次に、半導体ウエーハ1にアノード電極及びカソード電極を形成し、しかる後複数の発光素子チップに分割する。その後、図13に示すように発光素子チップを第1及び第2の端子部材24,25に対して電気的に接続し、更に光透過性保護樹脂による包囲体26を設ける。図13の半導体発光素子(発光ダイオード)を更に詳しく説明すると、図11に示す半導体ウエーハ1を分割したものに相当する半導体チップ1´は、図11の半導体ウエーハ1における基板2、バッファ層3、発光半導体領域4にそれぞれ対応している基板2´、バッファ層3´、発光半導体領域4´を有する。図13の発光半導体領域4´は図11のn型半導体層5、活性層6、p型半導体層7、及び補助半導体層8にそれぞれ対応しているn型半導体層5´、活性層6´、p型半導体層7´、及び補助半導体層8´を有する。図13に概略的に示す半導体チップ1´の一方の主面9´は図11に示したものと同一の複数の第1の凹部17と多数の第2の凹部22及び凸部23とを有する。この一方の主面9´の中央にアノード電極27が形成され、このアノード電極27が金属線28によって第2の端子部材25に接続されている。半導体チップ1´の他方の主面9´にはカソード電極29が形成され、このカソード29が図示が省略された接合材によって第1の端子部材24に接続されている。半導体チップ1´から外部に光を取り出す面として機能する粗面化された一方の主面9´は鎖線で示す光透過性保護樹脂包囲体26によって覆われている。この保護樹脂包囲体26の光屈折率は、半導体チップ1´の光屈折率(例えば2.5〜3.5)よりも小さい1.5程度である。   Next, an anode electrode and a cathode electrode are formed on the semiconductor wafer 1 and then divided into a plurality of light emitting element chips. After that, as shown in FIG. 13, the light emitting element chip is electrically connected to the first and second terminal members 24 and 25, and an enclosure 26 made of a light-transmitting protective resin is further provided. The semiconductor light emitting device (light emitting diode) in FIG. 13 will be described in more detail. A semiconductor chip 1 ′ corresponding to a semiconductor wafer 1 shown in FIG. 11 is divided into a substrate 2, a buffer layer 3, and a semiconductor wafer 1 in FIG. A substrate 2 ′, a buffer layer 3 ′, and a light emitting semiconductor region 4 ′ respectively corresponding to the light emitting semiconductor region 4 are provided. The light emitting semiconductor region 4 ′ in FIG. 13 includes an n-type semiconductor layer 5 ′ and an active layer 6 ′ corresponding to the n-type semiconductor layer 5, the active layer 6, the p-type semiconductor layer 7, and the auxiliary semiconductor layer 8, respectively. , P-type semiconductor layer 7 ′, and auxiliary semiconductor layer 8 ′. One main surface 9 ′ of the semiconductor chip 1 ′ schematically shown in FIG. 13 has a plurality of first recesses 17 and a number of second recesses 22 and protrusions 23 that are the same as those shown in FIG. 11. . An anode electrode 27 is formed at the center of the one main surface 9 ′, and the anode electrode 27 is connected to the second terminal member 25 by a metal wire 28. A cathode electrode 29 is formed on the other main surface 9 ′ of the semiconductor chip 1 ′, and the cathode 29 is connected to the first terminal member 24 by a bonding material (not shown). One roughened main surface 9 ′ functioning as a surface for extracting light from the semiconductor chip 1 ′ to the outside is covered with a light transmissive protective resin enclosure 26 indicated by a chain line. The optical refractive index of the protective resin enclosure 26 is about 1.5, which is smaller than the optical refractive index (for example, 2.5 to 3.5) of the semiconductor chip 1 ′.

本実施例は次の効果を有する。
(1)レジスト膜11に金型12を使用して第1の平均ピッチP1で凹部14を形成し、しかる後、レジスト膜11を非選択的にエッチングすると、レジスト膜11の薄い第1部分15が厚い第2部分16よりも先に除去される。これにより、残存した第2部分16の一部11´をマスクとして半導体ウエーハ1を選択的エッチングすることができ、半導体ウエーハ1に第1の平均ピッチP1を有する複数の第1の凹部17を容易に形成することができる。
(2) 第1の平均ピッチP1よりも小さい第2の平均ピッチP2で配置された第2の凹部22及び凸部23は、凝集する性質を有する金属材料である銀からなるマスク形成用金属膜20の凝集に基づく粒状体21をマスクとして使用して形成されている。マスクとしての粒状体21を規則的に形成することが不要であるから、フォトリソグラフィー工程を伴なわないで、容易に第2の凹部22及び凸部23を形成することができ、加工コストの低減を図ることができる。
(3) 半導体ウエーハ1の第1の平均ピッチP1で配置された複数の第1の凹部17、及び第2の平均ピッチP2で配置された複数の第2の凸部23は半導体発光素子の光取り出し面における全反射の低減に寄与する。第2の平均ピッチP2で配置された複数の第2の凸部23のみでなく、第1の平均ピッチP1で配置された複数の第1の凹部17を設けると、複数の第2の凸部23のみの場合に比べて光取り出し面の実効面積が増加し、また、半導体ウエーハ1の一方の主面9の平坦面に対して臨界角度を大きく超える光であっても第1の凹部17の傾斜側面(壁面)42に対して臨界角度を超えていなければ通過させることができるので、光の取り出し効率が向上する。即ち、半導体チップ1´の一方の主面9´に、本発明に従う第1の凹部17を形成しないで、本発明に従う第2の凹部22及び凸部23のみを数十〜数百nmピッチに形成した半導体発光素子の明るさは、半導体チップの一方の主面(光取り出し面)を粗面としない従来の半導体発光素子の明るさに比べて約3.6倍になった。また、本発明に従う第1の凹部17及び凸部18と第2の凹部22及び凸部23との両方を形成した場合の半導体発光素子の明るさは、第2の凹部22及び凸部23のみを形成した場合の明るさよりも約16%向上した。
(4)全反射を抑制するために要求される半導体ウエーハ1の一方の主面9及び半導体チップ1´の一方の主面9´の第2の凸部23を特別なパターンを有するマスクを使用しないで容易に形成することができる。即ち、半導体の分野で一般に使用されている成膜装置を使用して半導体ウエーハ1の一方の主面9の全体にAgから成るマスク形成用金属膜20を設け、これを一般に使用されている熱処理炉を使用して凝集が生じるように熱処理するという簡単な方法でマスクとして機能する多数の粒状体21を得ることができる。従って、半導体ウエーハ1の一方の主面9の粗面化の製造コストの低減を図ることができる。
(5) マスク形成用金属膜20の厚みを変えると粒状体21の大きさが変化するので、任意の大きさの粒状体21を容易に得ることができる。
(6) ドライエッチングの条件によって第2の凹部22及び凸部23の形状及び寸法が変化する。従って、第2の凹部22及び凸部23の形状及び寸法の調整が容易になる。
(7)第1の凹部17を適正なピッチの周期構造とした場合には、光の回析効果による光取り出し効率向上効果が期待できる。更に、第2の凹部22及び凸部23により光散乱効果による光取り出し効率向上効果が得られるため、両者の相乗効果により単独での光取り出し効率向上効果よりも光取り出し効率を大きくすることができる。
(8)半導体チップ1´の一方の主面9´に、第1の凹部17及び第2の凹部22及び凸部23を形成することによって、外部への光放射の指向性が広くなり、指向性の広い半導体素子を提供できる。また、指向性が広くなると、半導体チップ1´の近傍の光強度即ち光束密度が低減するので、半導体チップ1´の一方の主面9´の近傍に蛍光体等の波長変換材料を配置する場合には、この波長変換材料の劣化を防止することができる。
(9)半導体チップ1´の一方の主面9´に、第1の凹部17及び第2の凹部22及び凸部23を形成することによって、半導体チップ1´の実効的な表面積を大きくすることができる。これにより、電極27の半導体チップ1´に対するコンタクト面積が増大し、電極27の半導体チップ1´に対する密着性及び結合性が向上する。なお、同時に第1の凹部17及び第2の凹部22によるアンカー効果に基づく電極27の半導体チップ1´に対する密着性及び結合性の向上も生じる。上記密着性及び結合性の向上効果は、第1の凹部17及び第2の凹部22を有する半導体ウエーハ1又は半導体チップ1´の主面にITO等の光透過性導電膜を設ける場合にもおいても得られる。また、上記密着性及び結合性の向上効果は、第1の凹部17及び第2の凹部22を有する半導体ウエーハ1又は半導体チップ1´の主面上にパッシベーション膜を設ける場合にもおいても得られる。
(10)この実施例では、第1の凹部17の傾斜側面42に第2の凹部22が形成されていない。このように構成すると、傾斜側面42から出射した光が半導体チップ1´内に戻る割合を減らすことができ、光取り出し効率向上効果が大きくなる。
This embodiment has the following effects.
(1) Using the mold 12 for the resist film 11 to form the recesses 14 with the first average pitch P1, and then etching the resist film 11 non-selectively, the thin first portion 15 of the resist film 11 is formed. Is removed before the thick second portion 16. As a result, the semiconductor wafer 1 can be selectively etched using the remaining portion 11 ′ of the second portion 16 as a mask, and the plurality of first recesses 17 having the first average pitch P 1 can be easily formed in the semiconductor wafer 1. Can be formed.
(2) The second concave portion 22 and the convex portion 23 arranged at the second average pitch P2 smaller than the first average pitch P1, the mask forming metal film made of silver which is a metal material having an aggregating property. The granular material 21 based on the aggregation of 20 is used as a mask. Since it is not necessary to regularly form the granular material 21 as a mask, the second concave portion 22 and the convex portion 23 can be easily formed without a photolithography process, and the processing cost is reduced. Can be achieved.
(3) The plurality of first concave portions 17 arranged at the first average pitch P1 and the plurality of second convex portions 23 arranged at the second average pitch P2 of the semiconductor wafer 1 are the light of the semiconductor light emitting device. This contributes to reduction of total reflection on the extraction surface. When not only the plurality of second convex portions 23 arranged at the second average pitch P2, but also the plurality of first concave portions 17 arranged at the first average pitch P1, a plurality of second convex portions are provided. The effective area of the light extraction surface is increased as compared with the case of only 23, and the light of the first concave portion 17 is also large even if the light greatly exceeds the critical angle with respect to the flat surface of one main surface 9 of the semiconductor wafer 1. Since the light can pass through the inclined side surface (wall surface) 42 if it does not exceed the critical angle, the light extraction efficiency is improved. That is, without forming the first concave portion 17 according to the present invention on one main surface 9 ′ of the semiconductor chip 1 ′, only the second concave portion 22 and the convex portion 23 according to the present invention are arranged at a pitch of several tens to several hundreds nm. The brightness of the formed semiconductor light emitting device is about 3.6 times that of a conventional semiconductor light emitting device in which one main surface (light extraction surface) of the semiconductor chip is not rough. In addition, the brightness of the semiconductor light emitting device when both the first concave portion 17 and the convex portion 18 and the second concave portion 22 and the convex portion 23 according to the present invention are formed is only the second concave portion 22 and the convex portion 23. The brightness was about 16% higher than the brightness when forming the film.
(4) A mask having a special pattern is used for one main surface 9 of the semiconductor wafer 1 and the second convex portion 23 of the one main surface 9 'of the semiconductor chip 1' required to suppress total reflection. It can be easily formed without. That is, a mask forming metal film 20 made of Ag is provided on the entire main surface 9 of the semiconductor wafer 1 using a film forming apparatus generally used in the field of semiconductors, and this is generally used for heat treatment. A large number of granular materials 21 functioning as a mask can be obtained by a simple method of heat treatment so that agglomeration occurs using a furnace. Therefore, it is possible to reduce the manufacturing cost for the roughening of one main surface 9 of the semiconductor wafer 1.
(5) Since the size of the granular material 21 changes when the thickness of the mask-forming metal film 20 is changed, the granular material 21 having an arbitrary size can be easily obtained.
(6) The shape and size of the second concave portion 22 and the convex portion 23 change depending on the dry etching conditions. Therefore, it becomes easy to adjust the shape and size of the second concave portion 22 and the convex portion 23.
(7) When the first concave portion 17 has a periodic structure with an appropriate pitch, an effect of improving the light extraction efficiency due to the light diffraction effect can be expected. Furthermore, since the light extraction efficiency improvement effect by the light scattering effect is obtained by the second concave portion 22 and the convex portion 23, the light extraction efficiency can be made larger than the light extraction efficiency improvement effect by itself due to the synergistic effect of both. .
(8) By forming the first concave portion 17, the second concave portion 22, and the convex portion 23 on one main surface 9 ′ of the semiconductor chip 1 ′, the directivity of light emission to the outside becomes wide, and the directivity A wide variety of semiconductor elements can be provided. Further, when the directivity is widened, the light intensity in the vicinity of the semiconductor chip 1 ′, that is, the light flux density is reduced. Therefore, when a wavelength conversion material such as a phosphor is disposed in the vicinity of one main surface 9 ′ of the semiconductor chip 1 ′. Therefore, it is possible to prevent the wavelength conversion material from being deteriorated.
(9) Increasing the effective surface area of the semiconductor chip 1 ′ by forming the first concave portion 17, the second concave portion 22, and the convex portion 23 on one main surface 9 ′ of the semiconductor chip 1 ′. Can do. Thereby, the contact area of the electrode 27 with respect to the semiconductor chip 1 ′ is increased, and the adhesion and bonding properties of the electrode 27 with respect to the semiconductor chip 1 ′ are improved. At the same time, the adhesion and bonding of the electrode 27 to the semiconductor chip 1 ′ based on the anchor effect by the first recess 17 and the second recess 22 are also improved. The effect of improving the adhesion and bondability is also effective when a light-transmitting conductive film such as ITO is provided on the main surface of the semiconductor wafer 1 or the semiconductor chip 1 ′ having the first recess 17 and the second recess 22. Can be obtained. Further, the effect of improving the adhesion and bonding can be obtained even when a passivation film is provided on the main surface of the semiconductor wafer 1 or the semiconductor chip 1 ′ having the first recess 17 and the second recess 22. It is done.
(10) In this embodiment, the second recess 22 is not formed on the inclined side surface 42 of the first recess 17. If comprised in this way, the ratio which the light radiate | emitted from the inclined side surface 42 returns in semiconductor chip 1 'can be reduced, and the light extraction efficiency improvement effect becomes large.

次に、図14に示す実施例2の半導体発光素子の製造方法を説明する。但し、図14及び後述する図15〜図18において図1〜図13と実質的に同一の部分には同一の参照符号を付し、その説明を省略する。   Next, a method for manufacturing the semiconductor light emitting device of Example 2 shown in FIG. 14 will be described. However, in FIG. 14 and FIGS. 15 to 18 described later, substantially the same parts as in FIGS. 1 to 13 are denoted by the same reference numerals, and the description thereof is omitted.

図14に示す実施例2の半導体発光素子用ウエーハの粗面化方法は、第1の凹部17の形成方法のみが、実施例1の半導体発光素子の製造方法と異なっている。図14に示す実施例2の半導体発光素子の製造方法では、半導体ウエーハ1の一方の主面9上に図14(A)に示すようにレジスト膜11を形成した後に、周知のフォトリソグラフィー工程で図14(B)に示す開口14´を形成する。なお、開口14´を形成する代わりに図14(B)で鎖線15aで示すようにレジスト膜11を開口14´の底部に残存させ、開口14´の代わりに凹部を形成することができる。鎖線15aで示す残存部分は次のドライエッチング工程で除去される。
次に開口14´を有するレジスト膜11´をマスクとして半導体ウエーハ1を選択的にドライエッチングして第1の平均ピッチP1で配置された第1の凹部17を形成する。次に、図14(B)のレジスト膜11´を除去する。なお、半導体ウエーハ1をドライエッチングする時にレジスト膜11´もドライエッチングされる。もし、半導体ウエーハ1をドライエッチング中にレジスト膜11´が消滅する場合には、レジスト膜11´を除去する特別な工程が不要になる。
次に、半導体ウエーハ1の一方の主面9上に実施例1における第2の凹部22及び凸部23の形成方法と同一の方法、即ち、凝集する性質を有する金属材料である銀からなるマスク形成用金属膜20の凝集に基づく粒状体21をマスクとして使用する方法で第2の平均ピッチP2で配置された第2の凹部22及び凸部23を形成する。
The method for roughening the semiconductor light emitting device wafer of Example 2 shown in FIG. 14 differs from the method of manufacturing the semiconductor light emitting device of Example 1 only in the method of forming the first recesses 17. In the method for manufacturing the semiconductor light emitting device of Example 2 shown in FIG. 14, after forming a resist film 11 on one main surface 9 of the semiconductor wafer 1 as shown in FIG. 14A, a known photolithography process is performed. An opening 14 ′ shown in FIG. 14B is formed. Instead of forming the opening 14 ', the resist film 11 can be left at the bottom of the opening 14' as shown by a chain line 15a in FIG. 14B, and a recess can be formed instead of the opening 14 '. The remaining portion indicated by the chain line 15a is removed in the next dry etching step.
Next, the semiconductor wafer 1 is selectively dry-etched using the resist film 11 ′ having the openings 14 ′ as a mask to form the first recesses 17 arranged at the first average pitch P 1. Next, the resist film 11 ′ shown in FIG. 14B is removed. Note that when the semiconductor wafer 1 is dry-etched, the resist film 11 ′ is also dry-etched. If the resist film 11 ′ disappears during dry etching of the semiconductor wafer 1, a special process for removing the resist film 11 ′ becomes unnecessary.
Next, on the one main surface 9 of the semiconductor wafer 1, the same method as the method for forming the second concave portion 22 and the convex portion 23 in the first embodiment, that is, a mask made of silver which is a metal material having an aggregating property. The second concave portions 22 and the convex portions 23 arranged at the second average pitch P2 are formed by a method using the granular material 21 based on the aggregation of the forming metal film 20 as a mask.

図14に示す実施例2の方法は、第1の凹部17の形成方法を除いて実施例1の半導体発光素子の製造方法と同一であるので、実施例1の効果(2)〜(6)と同一効果を得ることができる。 The method of Example 2 shown in FIG. 14 is the same as the method of manufacturing the semiconductor light emitting element of Example 1 except for the method of forming the first recess 17, and therefore the effects (2) to (6) of Example 1 The same effect can be obtained.

図15に示す実施例3の半導体発光素子の製造方法は、第1の凹部17の形成工程と第2の凹部22及び凸部23の形成工程との順番が実施例1と逆になっている点を除いて実施例1と実質的に同一である。即ち、実施例3では、先ず半導体ウエーハ1の一方の主面9上に図8のマスク形成用金属膜20と同様なものを形成し、実施例1と同様に熱処理を施して図15(A)に示すようにAgからなる粒状体(凝集体)21を形成する。次に、粒状体(凝集体)21をマスクに使用して半導体ウエーハ1を選択的にエッチングして図15(B)に示すように半導体ウエーハ1の一方の主面9上に微小ピッチ即ち第2の平均ピッチP2で配置された第2の凹部22及び凸部23の形成を形成する。次に、粒状体(凝集体)21を除去して図15(C)に示すものを得る。次に、図15(D)に示すように微小ピッチ即ち第2の平均ピッチP2で配置された第2の凹部22及び凸部23を有する半導体ウエーハ1の一方の主面9上にレジスト膜11を非選択的に形成する。次に、実施例1の金型12と同様なものを使用してレジスト膜11に微小ピッチ即ち第2の平均ピッチP2よりも大きいピッチ即ち第1の平均ピッチP1で配置された凹部14及び凸部15を図15(E)に示すように形成する。次に、図15(E)に示すレジスト膜11を伴った半導体ウエーハ1に対して実施例1の図5と同様なドライエッチング処理を施こして、レジスト膜11の凹部14を除去し、更に、厚い凸部15の残存部分11´をマスクとして半導体ウエーハ1をエッチングして大きいピッチ即ち第1の平均ピッチP1で配置された第1の凹部17及び凸部18を形成する。しかる後、レジスト膜11の残存部分11´を除去して図6とほぼ同一なものを得る。
なお、半導体ウエーハ1のドライエッチング処理中にレジスト膜11の残存部分11´が消滅する場合には、レジスト膜11の残存部分11´の特別な除去工程が不要になる。また、金型12を使用したレジスト膜11の凹部14の形成方法の代わりに、図14に示したフォトリソグラフィー工程による開口14´の形成方法を採用することができる。即ち、図15(E)で破線14´で示す様にフォトリソグラフィー工程で開口を形成することができる。また、破線14´で示す開口の代わりに凹部を形成することができる。
図15(F)では、半導体ウエーハ1の一方の主面9の第1の凸部18には微小ピッチ即ち第2の平均ピッチP2で配置された第2の凹部22及び凸部23が実施例1と同様に得られるが、第1の凹部17には実施例1の第2の平均ピッチP2で配置された第2の凹部22及び凸部23と同一なものは得られない。しかし、半導体ウエーハ1の一方の主面9の第1の凸部18における微小ピッチ即ち第2の平均ピッチP2で配置された第2の凹部22及び凸部23が実施例1と同様に全反射防止用の粗面として機能し、また、第1の凹部17の底面に図15(C)の第2の凹部22及び凸部23に対応したこれよりも深さ及び高さが小さい凹凸が残存するので、これも全反射防止用の粗面として機能する。
In the method of manufacturing the semiconductor light emitting device of Example 3 shown in FIG. 15, the order of the formation process of the first recess 17 and the formation process of the second recess 22 and the protrusion 23 is reversed from that of Example 1. Except for the point, it is substantially the same as Example 1. That is, in the third embodiment, first, the same material as the mask forming metal film 20 of FIG. 8 is formed on one main surface 9 of the semiconductor wafer 1, and heat treatment is performed in the same manner as in the first embodiment, and FIG. ), A granular material (aggregate) 21 made of Ag is formed. Next, the semiconductor wafer 1 is selectively etched using the granular material (aggregate) 21 as a mask, so that a fine pitch, that is, a first pitch is formed on one main surface 9 of the semiconductor wafer 1 as shown in FIG. The formation of the second concave portion 22 and the convex portion 23 arranged at an average pitch P2 of 2 is formed. Next, the granular material (aggregate) 21 is removed to obtain what is shown in FIG. Next, as shown in FIG. 15D, a resist film 11 is formed on one main surface 9 of the semiconductor wafer 1 having the second concave portions 22 and the convex portions 23 arranged at a minute pitch, that is, the second average pitch P2. Is formed non-selectively. Next, using the same mold 12 as that of the first embodiment, the resist film 11 is formed with a concave pitch 14 and convex portions arranged at a fine pitch, that is, a pitch larger than the second average pitch P2, that is, the first average pitch P1. The part 15 is formed as shown in FIG. Next, the semiconductor wafer 1 with the resist film 11 shown in FIG. 15 (E) is subjected to the same dry etching process as in FIG. 5 of Example 1 to remove the recesses 14 of the resist film 11, and The semiconductor wafer 1 is etched using the remaining portion 11 'of the thick convex portion 15 as a mask to form the first concave portion 17 and the convex portion 18 arranged at a large pitch, that is, the first average pitch P1. Thereafter, the remaining portion 11 ′ of the resist film 11 is removed to obtain substantially the same as that shown in FIG.
If the remaining portion 11 ′ of the resist film 11 disappears during the dry etching process of the semiconductor wafer 1, a special removal process for the remaining portion 11 ′ of the resist film 11 is not necessary. Further, instead of the method of forming the recess 14 of the resist film 11 using the mold 12, a method of forming the opening 14 'by the photolithography process shown in FIG. 14 can be employed. That is, an opening can be formed by a photolithography process as indicated by a broken line 14 'in FIG. Moreover, a recessed part can be formed instead of the opening shown with the broken line 14 '.
In FIG. 15F, the first convex portion 18 on one main surface 9 of the semiconductor wafer 1 has the second concave portion 22 and the convex portion 23 arranged at a minute pitch, that is, the second average pitch P2. 1 is obtained, but the first concave portion 17 is not the same as the second concave portion 22 and the convex portion 23 arranged at the second average pitch P2 of the first embodiment. However, the second concave portions 22 and the convex portions 23 arranged at the minute pitch, that is, the second average pitch P2 in the first convex portion 18 of the one main surface 9 of the semiconductor wafer 1 are totally reflected as in the first embodiment. It functions as a rough surface for prevention, and unevenness having a depth and height smaller than that corresponding to the second concave portion 22 and the convex portion 23 in FIG. Therefore, this also functions as a rough surface for preventing total reflection.

図15に示す実施例3の半導体発光素子の製造方法は、第2の凹部22及び凸部23を形成した後に第1の凹部17の形成を形成する点を除いて実施例1の半導体発光素子の製造方法と同一であるので、実施例1と同様な効果を得ることができる。 The manufacturing method of the semiconductor light emitting device of Example 3 shown in FIG. 15 is the same as that of Example 1 except that the first concave portion 17 is formed after the second concave portion 22 and the convex portion 23 are formed. Since the manufacturing method is the same, the same effect as in the first embodiment can be obtained.

図16に示す実施例4の半導体発光素子の製造方法は、粒状体(凝集体)21をレジスト膜11よりも先に形成する点において実施例1と異なるが、第1の凹部17及び凸部18並びに第2の凹部22及び凸部23の形成方法は実施例1と実質的に同一である。即ち、実施例4では、先ず半導体ウエーハ1の一方の主面9上に図8のマスク形成用金属膜20と同様なものを形成し、実施例1と同様に熱処理を施して図16(A)に示すようにAgの粒状体(凝集体)21を形成する。次に、図16(B)に示すように粒状体(凝集体)21を有する半導体ウエーハ1の一方の主面9上にレジスト膜11を形成する。次に、実施例1の金型12と同様なものを使用してレジスト膜11に微小ピッチ即ち第2の平均ピッチP2よりも大きいピッチ即ち第1の平均ピッチP1で配置された凹部14を図16(C)に示すように形成する。なお、金型12を使用したレジスト膜11の凹部14の形成方法の代わりに、図14に示したフォトリソグラフィー工程による開口14´の形成方法を採用することができる。即ち、図16(C)で破線14´で示す様にフォトリソグラフィー工程で開口を形成することができる。また、破線14´で示す開口の代わりにレジスト膜11に凹部を形成することができる。
次に、図16(C)に示すものに対してエッチング処理を施こして、図16(D)に示すようにレジスト膜11の凹部14の下の粒状体(凝集体)21を除去し、更に、図16(D)に示すようにレジスト膜11の残存部分11´をマスクとして半導体ウエーハ1をエッチングして大きいピッチ即ち第1の平均ピッチP1で配置された第1の凹部17及び凸部18を形成する。次に、レジスト膜11の残存部分11´を除去して図16(E)に示すように半導体ウエーハ1の一方の主面9の第1の凸部18の表面に粒状体(凝集体)21が配置されたものを得る。なお、半導体ウエーハ1のドライエッチング処理中にレジスト膜11の残存部分11´が消滅する場合には、レジスト膜11の残存部分11´の特別な除去工程が不要になる。
次に、粒状体(凝集体)21をマスクに使用して半導体ウエーハ1をドライエッチングして図16(F)に示すように半導体ウエーハ1の一方の主面9上に微小ピッチ即ち第2の平均ピッチP2で配置された第2の凹部22及び凸部23を形成する。しかる後、粒状体(凝集体)21を除去する。但し、半導体ウエーハ1のドライエッチング中に粒状体(凝集体)21が消滅する場合には、粒状体(凝集体)21の特別な除去工程が不要になる。
図16(F)に示す粒状体(凝集体)21が除去された半導体ウエーハ1の一方の主面9の第1の凸部18に第2の凹部22及び凸部23が実施例1と同様に微小ピッチ即ち第2の平均ピッチP2で配置されているが、第1の凹部17には実施例1において第2の平均ピッチP2で配置された第2の凹部22及び凸部23と同一なものが配置されていない。しかし、半導体ウエーハ1の一方の主面9の第1の凸部18における微小ピッチ即ち第2の平均ピッチP2で配置された第2の凹部22及び凸部23が実施例1と同様に全反射防止用の粗面として機能し、また、第1の凹部17の底面に、図16(C)に示す粒状体(凝集体)21に起因して僅かな凹凸が生じるので、これも全反射防止用の粗面として機能する。
図16に示す実施例4の半導体発光素子の製造方法は、粒状体(凝集体)21を形成した後に第1の凹部17を形成する点を除いて実施例1の半導体発光素子の製造方法と同一であるので、実施例1と同様な効果を得ることができる。
The manufacturing method of the semiconductor light emitting device of Example 4 shown in FIG. 16 is different from Example 1 in that the granular material (aggregate) 21 is formed prior to the resist film 11, but the first concave portion 17 and the convex portion. 18 and the second concave portion 22 and the convex portion 23 are formed in substantially the same manner as in the first embodiment. That is, in Example 4, first, the same metal film 20 for mask formation as shown in FIG. 8 is formed on one main surface 9 of the semiconductor wafer 1, and heat treatment is performed in the same manner as in Example 1 to perform FIG. ) To form Ag granules (aggregates) 21. Next, as shown in FIG. 16B, a resist film 11 is formed on one main surface 9 of the semiconductor wafer 1 having a granular material (aggregate) 21. Next, by using the same mold 12 as that of the first embodiment, the concave portions 14 arranged in the resist film 11 with a fine pitch, that is, a pitch larger than the second average pitch P2, that is, the first average pitch P1, are illustrated. It is formed as shown in FIG. Instead of the method for forming the recess 14 of the resist film 11 using the mold 12, a method for forming the opening 14 'by the photolithography process shown in FIG. 14 can be adopted. That is, an opening can be formed by a photolithography process as indicated by a broken line 14 'in FIG. In addition, a recess can be formed in the resist film 11 instead of the opening indicated by the broken line 14 '.
Next, an etching process is performed on the one shown in FIG. 16C to remove the granular material (aggregate) 21 below the recess 14 of the resist film 11 as shown in FIG. Further, as shown in FIG. 16D, the first concave portion 17 and the convex portion arranged at a large pitch, that is, the first average pitch P1 by etching the semiconductor wafer 1 using the remaining portion 11 ′ of the resist film 11 as a mask. 18 is formed. Next, the remaining portion 11 ′ of the resist film 11 is removed, and a granular material (aggregate) 21 is formed on the surface of the first convex portion 18 of one main surface 9 of the semiconductor wafer 1 as shown in FIG. Get what is arranged. If the remaining portion 11 ′ of the resist film 11 disappears during the dry etching process of the semiconductor wafer 1, a special removal process for the remaining portion 11 ′ of the resist film 11 is not necessary.
Next, the semiconductor wafer 1 is dry-etched using the granular material (aggregate) 21 as a mask, and a fine pitch, that is, a second pitch is formed on one main surface 9 of the semiconductor wafer 1 as shown in FIG. The second concave portion 22 and the convex portion 23 arranged at the average pitch P2 are formed. Thereafter, the granular material (aggregate) 21 is removed. However, when the granular material (aggregate) 21 disappears during dry etching of the semiconductor wafer 1, a special removal step of the granular material (aggregate) 21 is not necessary.
The second concave portion 22 and the convex portion 23 are the same as those of the first embodiment on the first convex portion 18 of one main surface 9 of the semiconductor wafer 1 from which the granular material (aggregate) 21 shown in FIG. The first concave portion 17 is the same as the second concave portion 22 and the convex portion 23 arranged at the second average pitch P2 in the first embodiment. Things are not arranged. However, the second concave portions 22 and the convex portions 23 arranged at the minute pitch, that is, the second average pitch P2 in the first convex portion 18 of the one main surface 9 of the semiconductor wafer 1 are totally reflected as in the first embodiment. It functions as a rough surface for prevention, and a slight unevenness is generated on the bottom surface of the first concave portion 17 due to the granular material (aggregate) 21 shown in FIG. It functions as a rough surface.
The manufacturing method of the semiconductor light emitting device of Example 4 shown in FIG. 16 is the same as the manufacturing method of the semiconductor light emitting device of Example 1 except that the first concave portion 17 is formed after the granular material (aggregate) 21 is formed. Since they are the same, the same effect as in the first embodiment can be obtained.

図17に示す実施例5の半導体ウエーハ1の一方の主面9上には、多数の第1の凸部18aが島状に形成され、各第1の凸部18aを囲む格子状パターンを有する第1の凹部17aが設けられている。即ち、図17に示す実施例5の半導体ウエーハ1の一方の主面9の凹凸は、図7に示す実施例1〜4の半導体ウエーハ1の一方の主面9における第1の平均ピッチP1で配置され多数の第1の凹部17の代わりに第1の平均ピッチP1で配置され多数の第1の凸部18aを設けたものに相当する。図17に示すように第1の凹部17aが格子状パターンを有する場合であっても第1の凸部18aの相互間には第1の凹部17aの一部が配置されるので、図17において第1の凸部18aを通る断面図は実施例1における図6と実質的に同一になる。従って、第1の凹部17aの第1の凸部18aの相互間部分は第1の平均ピッチP1で配置され、第1の凸部18aも第1の平均ピッチP1で配置されている。
図17に示す変形された第1の凹部17a及び第1の凸部18aは、実施例1、又は実施例2、実施例3、又は実施例4における第1の凹部17及び第1の凸部18の代わりに形成できる。図17に示す変形された第1の凹部17a及び第1の凸部18aであっても、各実施例と同一の効果を得ることができる。
A large number of first protrusions 18a are formed in an island shape on one main surface 9 of the semiconductor wafer 1 of Example 5 shown in FIG. 17, and have a lattice pattern surrounding each first protrusion 18a. A first recess 17a is provided. That is, the unevenness of one main surface 9 of the semiconductor wafer 1 of Example 5 shown in FIG. 17 is the first average pitch P1 on one main surface 9 of the semiconductor wafer 1 of Examples 1 to 4 shown in FIG. It corresponds to a structure in which a large number of first convex portions 18a are provided instead of the large number of first concave portions 17 arranged at the first average pitch P1. As shown in FIG. 17, even if the first concave portion 17a has a lattice pattern, a part of the first concave portion 17a is disposed between the first convex portions 18a. A sectional view passing through the first convex portion 18a is substantially the same as FIG. 6 in the first embodiment. Accordingly, the portion of the first concave portion 17a between the first convex portions 18a is arranged at the first average pitch P1, and the first convex portions 18a are also arranged at the first average pitch P1.
The deformed first concave portion 17a and the first convex portion 18a shown in FIG. 17 are the first concave portion 17 and the first convex portion in the first embodiment, the second embodiment, the third embodiment, or the fourth embodiment. 18 can be formed instead. Even with the deformed first concave portion 17a and first convex portion 18a shown in FIG. 17, the same effects as those of the respective embodiments can be obtained.

図18に示す実施例6の半導体ウエーハ1の一方の主面9上には、多数の第1の凹部17b及び第1の凸部18bがストライプ状に形成されている。即ち、図18に示す実施例6の半導体ウエーハ1の一方の主面9の第1の凹部17b及び第1の凸部18bは、図7に示す実施例1〜4の半導体ウエーハ1の一方の主面9における多数の第1の凹部17及び第1の凸部18に相当するものである。図18に示すように第1の凹部17bがストライプ状パターンを有する場合であっても図18の断面図は実施例1における図6と実質的に同一になる。
図18に示す変形された第1の凹部17b及び第1の凸部18bは、実施例1、又は実施例2、実施例3、又は実施例4における第1の凹部17及び第1の凸部18の代わりに形成できる。図18に示す変形された第1の凹部17b及び第1の凸部18bであっても、各実施例と同一の効果を得ることができる。
A large number of first concave portions 17b and first convex portions 18b are formed in stripes on one main surface 9 of the semiconductor wafer 1 of Example 6 shown in FIG. That is, the first concave portion 17b and the first convex portion 18b on one main surface 9 of the semiconductor wafer 1 of the sixth embodiment shown in FIG. 18 are one of the semiconductor wafers 1 of the first to fourth embodiments shown in FIG. This corresponds to a large number of first concave portions 17 and first convex portions 18 in the main surface 9. As shown in FIG. 18, even when the first recess 17b has a stripe pattern, the cross-sectional view of FIG. 18 is substantially the same as FIG.
The deformed first concave portion 17b and the first convex portion 18b shown in FIG. 18 are the first concave portion 17 and the first convex portion in the first embodiment, the second embodiment, the third embodiment, or the fourth embodiment. 18 can be formed instead. Even with the deformed first concave portion 17b and first convex portion 18b shown in FIG. 18, the same effects as those of the respective embodiments can be obtained.

本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
(1)半導体ウエーハ1の発光半導体領域4を、AlGaInP,AlGaAS,GaP等の別の材料にすることができる。
(2)発光半導体領域4の上に図1で鎖線で示す例えばITOからなる光透過性導電膜30を設け、光透過性導電膜30の表面に第1の凹部17,17a、17b及び第1の凸部18,18a、18b並びに第2の凹部22及び第1の凸部23等の粗面を形成する場合にも本発明を適用することができる。
(3)第1の凹部17,17a、17b及び第2の凹部22を周知のウエットエッチングで形成することもできる。
(4)請求項6に示す、発光半導体領域の光取り出し面に、第1の平均ピッチで配置された複数の第1の凹部又は凸部と、前記第1のへ平均ピッチよりも小さい第2の平均ピッチで配置された複数の第2の凹部又は凸部とが形成された半導体発光素子を得るために、図4の金型(成形用型)12の複数の凸部13を有する主面に前記第2の平均ピッチで配置された複数の第2の凹部又は凸部を予め設け、この変形された金型(成形用型)を使用してレジスト膜11に第1の凹部又は凸部と第2の凹部又は凸部とに対応する凹凸を形成し、この凹凸を有するレジスト膜を介して半導体ウエーハ1をエッチングして、図11に示す凹凸に相当するものを形成することができる。この方法によれば第1の凹部又は凸部と第2の凹部又は凸部とを同一の工程で形成でき、製造工程が簡略化される。なお、金型(成形用型)に第2の凹部又は凸部とに対応する凹凸を形成するために、実施例1のマスク形成用金属膜20と同様なものを金型に形成し、これを熱処理することによって多数の粒状体(凝集体)を形成し、これをマスクとしてエッチングすることによって第2の凹部又は凸部とに対応する凹凸を金型(成形用型)に形成することができる。
The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible.
(1) The light emitting semiconductor region 4 of the semiconductor wafer 1 can be made of another material such as AlGaInP, AlGaAS, and GaP.
(2) A light-transmitting conductive film 30 made of, for example, ITO indicated by a chain line in FIG. 1 is provided on the light-emitting semiconductor region 4, and the first recesses 17, 17 a, 17 b and the first recesses are formed on the surface of the light-transmitting conductive film 30. The present invention can also be applied to the formation of rough surfaces such as the convex portions 18, 18a, 18b, the second concave portion 22 and the first convex portion 23.
(3) The first recesses 17, 17a, 17b and the second recess 22 can be formed by well-known wet etching.
(4) A plurality of first concave portions or convex portions arranged at a first average pitch on a light extraction surface of the light emitting semiconductor region, and a second smaller than the first average pitch. In order to obtain a semiconductor light emitting device in which a plurality of second recesses or projections arranged at an average pitch of 1 is obtained, the main surface having a plurality of projections 13 of the mold (molding die) 12 of FIG. A plurality of second concave portions or convex portions arranged at the second average pitch are provided in advance, and the first concave portion or convex portions are formed on the resist film 11 using the deformed mold (molding die). Then, the semiconductor wafer 1 can be etched through the resist film having the irregularities to form the irregularities corresponding to the irregularities shown in FIG. According to this method, a 1st recessed part or convex part and a 2nd recessed part or convex part can be formed in the same process, and a manufacturing process is simplified. In addition, in order to form unevenness corresponding to the second concave portion or convex portion on the mold (molding die), the same metal film 20 for mask formation of Example 1 was formed on the mold, and this A plurality of granular bodies (aggregates) are formed by heat-treating, and by using this as a mask, irregularities corresponding to the second concave portions or convex portions can be formed in the mold (molding die). it can.

本発明の実施例1に従う半導体発光素子を製造するための半導体ウエーハの一部を示す断面図である。It is sectional drawing which shows a part of semiconductor wafer for manufacturing the semiconductor light-emitting device according to Example 1 of this invention. 図1の半導体ウエーハの主面にレジスト膜を形成したものの断面図である。FIG. 2 is a cross-sectional view of a semiconductor wafer having a resist film formed on the main surface of the semiconductor wafer of FIG. 1. 実施例1に従う金型を示す平面図である。FIG. 3 is a plan view showing a mold according to the first embodiment. 図2のレジスト膜に金型で凹部を形成したものを示す断面図である。It is sectional drawing which shows what formed the recessed part with the metal mold | die in the resist film of FIG. 図4の凹部を有するレジスト膜及び半導体ウエーハをエッチングした状態を示す断面図である。It is sectional drawing which shows the state which etched the resist film and semiconductor wafer which have a recessed part of FIG. 図5の残存したレジスト膜を除去した後の半導体ウエーハの一部を示す断面図である。FIG. 6 is a cross-sectional view showing a part of the semiconductor wafer after the remaining resist film in FIG. 5 is removed. 図6の半導体ウエーハの平面図である。FIG. 7 is a plan view of the semiconductor wafer of FIG. 6. 図6の半導体ウエーハの主面にマスク形成用金属膜を形成したものを示す断面図である。It is sectional drawing which shows what formed the metal film for mask formation in the main surface of the semiconductor wafer of FIG. 図8のマスク形成用金属膜に熱処理を施して粒状体を形成したものを示す断面図である。It is sectional drawing which shows what formed the granule by heat-processing the metal film for mask formation of FIG. 図9の粒状体をマスクとして半導体ウエーハをエッチングした状態を示す断面図である。It is sectional drawing which shows the state which etched the semiconductor wafer using the granular material of FIG. 9 as a mask. 図10の粒状体を除去した後の半導体ウエーハを示す断面図である。It is sectional drawing which shows the semiconductor wafer after removing the granular material of FIG. 図11の一部の表面を概略的に拡大して示す平面図である。FIG. 12 is a plan view schematically showing a partial surface of FIG. 11 in an enlarged manner. 図11の半導体ウエーハに基づいて作った半導体発光素子の断面図である。It is sectional drawing of the semiconductor light-emitting device made based on the semiconductor wafer of FIG. 本発明の実施例2に従って半導体発光素子を製造するための半導体ウエーハ及びレジスト膜の一部を工程順に示す断面図である。It is sectional drawing which shows a semiconductor wafer for manufacturing a semiconductor light-emitting device according to Example 2 of this invention, and a part of resist film in order of a process. 本発明の実施例3に従って半導体発光素子を製造するための半導体ウエーハ、粒状体、及びレジスト膜の変化を工程順に示す断面図である。It is sectional drawing which shows the change of the semiconductor wafer for manufacturing a semiconductor light-emitting device according to Example 3 of this invention, a granular material, and a resist film in order of a process. 本発明の実施例4に従って半導体発光素子を製造するための半導体ウエーハ、粒状体、及びレジスト膜の変化を工程順に示す断面図である。It is sectional drawing which shows the change of the semiconductor wafer for manufacturing a semiconductor light-emitting device according to Example 4 of this invention, a granular material, and a resist film in order of a process. 本発明の実施例5に従って半導体発光素子を製造するための半導体ウエーハを第1の凹部及び凸部を形成した状態で示す平面図である。It is a top view which shows the semiconductor wafer for manufacturing a semiconductor light-emitting device according to Example 5 of this invention in the state which formed the 1st recessed part and the convex part. 本発明の実施例6に従って半導体発光素子を製造するための半導体ウエーハを第1の凹部及び凸部を形成した状態で示す平面図である。It is a top view which shows the semiconductor wafer for manufacturing a semiconductor light-emitting device according to Example 6 of this invention in the state which formed the 1st recessed part and the convex part.

符号の説明Explanation of symbols

1 半導体ウエーハ
9 一方の主面
17 第1の凹部
20 マスク形成用金属膜
21 粒状体
22 第2の凹部
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 9 One main surface 17 1st recessed part 20 Metal film 21 for mask formation Granule 22 2nd recessed part

Claims (6)

発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
多数の凸部又は凹部が第1の平均ピッチで配置された凹凸面を有する成形用型を前記レジスト膜に押し当てることによって前記成形用型の凹凸面の凸部に対応した凹部と前記成形用型の凹凸面の凹部に対応した凸部とを前記レジスト膜に形成する工程と、
前記レジスト膜に非選択的にエッチング処理を施して前記レジスト膜の凹部の全部を除去し且つ前記レジスト膜の凸部の一部を除去し、前記レジスト膜の残存部分から成るマスクを得る工程と、
前記レジスト膜のエッチング処理に連続したエッチング処理又は別なエッチング処理を前記ウエーハに施すことによって前記ウエーハの前記マスクで覆われていない部分に前記レジスト膜の凹部に対応した第1の凹部を形成する工程と、
前記レジスト膜の残存部分を前記ウエーハのエッチング処理後又はエッチング処理中に除去して、前記ウエーハの表面上に前記第1の凹部と該第1の凹部の傾斜側面を介して前記第1の凹部に隣接配置された第1の凸部とが第1の平均ピッチで繰り返して配置されているものを得る工程と、
前記第1の凹部及び前記第1の凸部を有する前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第1の平均ピッチよりも小さい第2の平均ピッチで配置された多数の粒状体に変化させ、且つ前記傾斜側面には前記金属膜及びその粒状体を配置させない工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記第1の凹部及び前記第1の凸部に前記第2の平均ピッチで配置された多数の第2の凹部及び第2の凸部を得る工程と、
前記ウエーハの表面に前記第2の平均ピッチで配置された多数の前記第2の凹部及び第2の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を前記除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法。
Forming a resist film on the surface of the wafer having a light emitting semiconductor region;
A concave portion corresponding to the convex portion of the concave and convex surface of the molding die and the molding die by pressing a molding die having a concave and convex surface in which a large number of convex portions or concave portions are arranged at a first average pitch against the resist film. Forming a convex portion corresponding to the concave portion of the concave and convex surface of the mold on the resist film;
Performing a non-selective etching process on the resist film to remove all of the concave portions of the resist film and removing a portion of the convex portions of the resist film, thereby obtaining a mask comprising the remaining portion of the resist film; ,
Forming a first recess corresponding to the recess of the resist film in the portion which is not covered by the mask of the wafer by applying a continuous etching process or another etching process for etching the processing of the resist film on the wafer Process,
The remaining portion of the resist film is removed after or during the etching process of the wafer, and the first recess is formed on the surface of the wafer via the first recess and the inclined side surface of the first recess. A step of obtaining the first convex portion disposed adjacent to the first convex portion repeatedly with a first average pitch ; and
The step of forming the over the surface of the wafer, a metal film made of a metal material having a property of functioning as a mask when and etching the wafer has a property to aggregate with said first recess and said first protrusion When,
A plurality of heat treatments at a temperature capable of agglomeration are performed on the metal film simultaneously with or after the formation of the metal film, and the metal film is arranged at a second average pitch smaller than the first average pitch. And the step of not disposing the metal film and the granular body on the inclined side surface ,
In the plurality of the areas not covered by the granules by etching the first recess and the first pre-Symbol second average pitch protrusions of the wafer using said plurality of granules as a mask Obtaining a plurality of second concave portions and second convex portions arranged; and
After or during the step of forming a large number of the second concave portions and the second convex portions arranged at the second average pitch on the surface of the wafer, the large number of granules on the wafer The method for roughening a wafer for a semiconductor light emitting device, comprising the step of removing.
前記レジスト膜のエッチング処理はドライエッチングであり、且つ前記粒状体をマスクとしたエッチングもドライエッチングであることを特徴とする請求項1記載の半導体発光素子用ウエーハの粗面化方法。 2. The method of roughening a wafer for a semiconductor light emitting device according to claim 1, wherein the etching treatment of the resist film is dry etching, and the etching using the granular material as a mask is also dry etching. 発光半導体領域を有するウエーハの表面にレジスト膜を形成する工程と、
前記レジスト膜を選択的に除去することによって、前記レジスト膜に第1の平均ピッチで配置された多数の開口又は凹部を得る工程と、
前記開口又は凹部を有するレジスト膜をマスクとして前記ウエーハをエッチングし、前記ウエーハの表面に第1の平均ピッチで配置された多数の第1の凹部を得る工程と、
前記ウエーハの表面に第1の平均ピッチで配置された多数の前記第1の凹部を形成する工程の後又は工程中に前記レジスト膜を除去する工程と、
前記第1の凹部と該第1の凹部に傾斜側面を介して隣接している第1の凸部とが第1の平均ピッチで繰り返して配置されている前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第1の平均ピッチよりも小さい第2の平均ピッチで配置された多数の粒状体に変化させ、前記第1の凹部及び前記に前記第1の凸部に前記粒状体を配置させるが前記傾斜側面には配置させない工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第2の平均ピッチで配置された多数の第2の凹部及び第2の凸部を有する粗面を得る工程と、
前記ウエーハの表面に前記第2の平均ピッチで配置された多数の第2の凹部及び第2の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を除去する工程と
有していることを特徴とする半導体発光素子用ウエーハの粗面化方法。
Forming a resist film on the surface of the wafer having a light emitting semiconductor region;
A step wherein the resist film by selectively removing a to obtain a large number of apertures or concave portion on the resist film disposed at a first average pitch,
Etching the wafer using the resist film having the opening or recess as a mask, a step of obtaining a plurality of first recesses arranged in a first average pitch on the surface of the wafer,
Removing the resist film after or during the step of forming a large number of the first recesses arranged at a first average pitch on the surface of the wafer;
A property of aggregating the first concave portion and the first convex portion adjacent to the first concave portion via an inclined side surface on the surface of the wafer repeatedly arranged at a first average pitch. And forming a metal film made of a metal material having a property of functioning as a mask when the wafer is etched, and
A plurality of heat treatments at a temperature capable of agglomeration are performed on the metal film simultaneously with or after the formation of the metal film, and the metal film is arranged at a second average pitch smaller than the first average pitch. A step of changing the granular material to the first concave portion and the first convex portion, but not arranging the granular material on the inclined side surface ;
A plurality of second recesses arranged on the surface of the wafer at the second average pitch by etching a region of the wafer not covered with the plurality of granules using the plurality of granules as a mask. And obtaining a rough surface having a second protrusion ,
After or during the step of forming a large number of second concave portions and the second convex portions arranged at the second average pitch on the surface of the wafer, the large number of granules on the wafer are removed. And a step of roughening the wafer for a semiconductor light emitting device.
発光半導体領域を有するウエーハの表面、第1の平均ピッチで配置された多数の第1の凹部及び該第1の凹部の傾斜側面を介して前記第1の凹部に隣接している第1の凸部を有し、且つ前記第1の凹部及び前記第1の凸部に前記第1の平均ピッチよりも小さい第2の平均ピッチで配置された多数の第2の凹部及び第2の凸部を有し、且つ前記傾斜側面には前記第2の凹部及び前記第2の凸部が形成されていない面を得るための方法であって、
前記ウエーハの表面上に、凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は形成後に前記金属膜に対して施して前記金属膜を前記第2の平均ピッチで配置された多数の粒状体に変化させる工程と、
前記多数の粒状体をマスクとして使用して前記ウエーハの前記多数の粒状体で覆われていない領域をエッチングして前記ウエーハの表面に前記第2の平均ピッチで配置された多数の前記第2の凹部及び前記第2の凸部を得る工程と、
前記ウエーハの表面に前記第2の平均ピッチで配置された多数の前記第2の凹部及び前記第2の凸部を形成する工程の後又はこの工程中に、前記ウエーハ上の前記多数の粒状体を除去する工程と
前記第2の平均ピッチで配置された多数の前記第2の凹部及び前記第2の凸部を有する前記ウエーハの表面上にレジスト膜を形成する工程と、
前記レジスト膜に前記第1の平均ピッチで配置された多数の凹部又は凸部又は開口を形成する工程と、
前記凹部又は凸部又は開口を有するレジスト膜をマスクとして前記ウエーハをエッチングし、前記ウエーハの表面に第1の平均ピッチで配置された多数の前記第1の凹部及び前記第1の凸部を得る工程と、
前記ウエーハの表面に第1の平均ピッチで配置された多数の前記第1の凹部及び前記第1の凸部を形成する工程の後又は工程中に前記レジスト膜を除去する工程と
を有していることを特徴とする半導体発光素子用ウエーハの粗面化方法。
A plurality of first recesses arranged at a first average pitch on the surface of a wafer having a light emitting semiconductor region and the first recesses adjacent to the first recesses through inclined side surfaces of the first recesses . have a convex portion, and said first recess and said first plurality of second recesses arranged in a small second average pitch than the first average pitch protrusions and second protrusions And a method for obtaining a surface in which the second concave portion and the second convex portion are not formed on the inclined side surface ,
Forming on the surface of the wafer a metal film made of a metal material having a property of aggregating and functioning as a mask when etching the wafer;
Applying a heat treatment at a temperature capable of agglomeration to the metal film simultaneously with or after the formation of the metal film to change the metal film into a plurality of granular materials arranged at the second average pitch; ,
A plurality of the second particles arranged at the second average pitch on the surface of the wafer by etching a region of the wafer not covered with the plurality of particles using the plurality of particles as a mask . Obtaining a concave portion and the second convex portion ;
The plurality of granules on the wafer after or during the step of forming a number of the second concave portions and the second convex portions arranged at the second average pitch on the surface of the wafer. And a step of forming a resist film on the surface of the wafer having a large number of the second concave portions and the second convex portions arranged at the second average pitch,
Forming a plurality of recesses or protrusions or openings arranged at the first average pitch in the resist film;
The wafer is etched using the resist film having the recesses, projections, or openings as a mask to obtain a large number of the first recesses and the first projections arranged at the first average pitch on the surface of the wafer. Process,
Removing the resist film after or during the step of forming a number of the first concave portions and the first convex portions arranged at the first average pitch on the surface of the wafer. A method for roughening a wafer for a semiconductor light emitting device, comprising:
発光半導体領域を有するウエーハの表面、第1の平均ピッチで配置された多数の第1の凹部及び該第1の凹部の傾斜側面を介して前記第1の凹部に隣接している第1の凸部を有し、且つ前記第1の凹部及び前記第1の凸部に前記第1の平均ピッチよりも小さい第2の平均ピッチで配置された多数の第2の凹部及び第2の凸部を有し、且つ前記傾斜側面には前記第2の凹部及び前記第2の凸部が形成されていない面を得るための方法であって、
前記ウエーハの表面に凝集する性質を有し且つウエーハをエッチングする時にマスクとして機能する性質を有する金属材料から成る金属膜を形成する工程と、
凝集させることができる温度の熱処理を前記金属膜の形成と同時又は後に施して前記金属膜を前記第2の平均ピッチを有する多数の粒状体に変化させる工程と、
前記多数の粒状体を有する前記ウエーハの表面上にレジスト膜を形成する工程と、
前記レジスト膜に前記第1の平均ピッチで配置された多数の凹部又は凸部又は開口を形成する工程と、
前記凹部又は凸部又は開口を有するレジスト膜をマスクとして前記ウエーハをエッチングし、前記ウエーハの表面に第1の平均ピッチで配置された多数の前記第1の凹部及び前記第1の凸部を得る工程と、
前記ウエーハの表面に第1の平均ピッチで配置された多数の前記第1の凹部及び前記第1の凸部を形成する工程の後又は工程中に前記レジスト膜を除去する工程と
前記ウエーハに残存している粒状体をマスクとして前記ウエーハをエッチングして前記第2の平均ピッチを有する多数の前記第2の凹部及び前記第2の凸部を形成する工程と、
前記第2の平均ピッチを有する多数の前記第2の凹部及び前記第2の凸部を形成する工程の後又はこの工程中に前記粒状体を除去する工程と
を備えていることを特徴とする半導体発光素子用ウエーハの粗面化方法。
A plurality of first recesses arranged at a first average pitch on the surface of a wafer having a light emitting semiconductor region and the first recesses adjacent to the first recesses through inclined side surfaces of the first recesses . have a convex portion, and said first recess and said first plurality of second recesses arranged in a small second average pitch than the first average pitch protrusions and second protrusions And a method for obtaining a surface in which the second concave portion and the second convex portion are not formed on the inclined side surface ,
Forming a metal film made of a metal material having a property of aggregating on the surface of the wafer and functioning as a mask when the wafer is etched;
Performing a heat treatment at a temperature capable of agglomerating at the same time as or after the formation of the metal film to change the metal film into a large number of granules having the second average pitch;
Forming a resist film on the surface of the wafer having the multiple granular materials;
Forming a plurality of recesses or protrusions or openings arranged at the first average pitch in the resist film;
The wafer is etched using the resist film having the recesses, projections, or openings as a mask to obtain a large number of the first recesses and the first projections arranged at the first average pitch on the surface of the wafer. Process,
Removing the resist film after or during the step of forming a plurality of the first concave portions and the first convex portions arranged at the first average pitch on the surface of the wafer; and remaining on the wafer Etching the wafer using the granular material as a mask to form a plurality of the second concave portions and the second convex portions having the second average pitch;
A step of removing the granular material after or during the step of forming a plurality of the second concave portions and the second convex portions having the second average pitch. A method for roughening a wafer for a semiconductor light emitting device.
発光半導体領域の光取り出し面に、第1の凹部と該第1の凹部の傾斜側面を介して前記第1の凹部に隣接している第1の凸部とが第1の平均ピッチで繰り返して配置され、前記第1の凹部及び前記第1の凸部に前記第1の平均ピッチよりも小さい第2の平均ピッチで複数の第2の凹部及び第2の凸部が設けられ前記傾斜側面には前記第2の凹部及び第2の凸部が設けられておらず、前記第1の平均ピッチが1〜20μmに設定され、前記第2の平均ピッチが50〜800nmに設定されていることを特徴とする半導体発光素子。 On the light extraction surface of the light emitting semiconductor region, the first concave portion and the first convex portion adjacent to the first concave portion via the inclined side surface of the first concave portion are repeated at the first average pitch. A plurality of second concave portions and second convex portions provided at a second average pitch smaller than the first average pitch on the first concave portion and the first convex portion, and the inclined side surface Are not provided with the second concave portion and the second convex portion , the first average pitch is set to 1 to 20 μm, and the second average pitch is set to 50 to 800 nm. A semiconductor light emitting device characterized by the above.
JP2007301569A 2007-11-21 2007-11-21 Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device Active JP4993371B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007301569A JP4993371B2 (en) 2007-11-21 2007-11-21 Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301569A JP4993371B2 (en) 2007-11-21 2007-11-21 Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2009130027A JP2009130027A (en) 2009-06-11
JP4993371B2 true JP4993371B2 (en) 2012-08-08

Family

ID=40820675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301569A Active JP4993371B2 (en) 2007-11-21 2007-11-21 Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4993371B2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5187063B2 (en) * 2008-08-18 2013-04-24 信越半導体株式会社 Light emitting element
US8088633B2 (en) 2009-12-02 2012-01-03 Ultratech, Inc. Optical alignment methods for forming LEDs having a rough surface
FR2960562B1 (en) * 2010-05-31 2012-05-25 Saint Gobain Cristaux Et Detecteurs MONOCRYSTAL TEXTURE
JP5292374B2 (en) * 2010-09-06 2013-09-18 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
CN102468419A (en) * 2010-11-23 2012-05-23 孙智江 High-luminescence-efficiency LED (Light Emitting Diode) and manufacturing method thereof
JP2012198191A (en) * 2011-03-07 2012-10-18 Ricoh Co Ltd Far-infrared ray detection device
JP5736930B2 (en) * 2011-04-19 2015-06-17 日亜化学工業株式会社 Semiconductor light emitting device
KR101983773B1 (en) * 2011-06-17 2019-05-29 엘지이노텍 주식회사 Lihgt emitting device and light emitting device package including the same
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
WO2013036589A1 (en) * 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
WO2013125823A1 (en) * 2012-02-20 2013-08-29 Seoul Opto Device Co., Ltd. High efficiency light emitting diode and method of fabricating the same
KR102022659B1 (en) * 2012-02-20 2019-11-04 서울바이오시스 주식회사 High efficiency light emitting diode and method of fabricating the same
CN104205370B (en) * 2012-04-02 2017-03-22 旭化成株式会社 Optical substrate, semiconductor light-emitting element, and method for producing semiconductor light-emitting element
DE102012220909A1 (en) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Method for separating regions of a semiconductor layer
KR102208684B1 (en) * 2013-07-30 2021-01-27 코쿠리츠켄큐카이하츠호진 죠호츠신켄큐키코 Semiconductor light emitting element and method for manufacturing same
TWI632696B (en) 2013-10-11 2018-08-11 王子控股股份有限公司 Method for producing substrate for semiconductor light emitting elements, method for manufacturing semiconductor light emitting element, ?substrate for semiconductor light emitting elements, and semiconductor light emitting element
JP5848807B2 (en) * 2014-08-20 2016-01-27 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
JP6258815B2 (en) * 2014-08-25 2018-01-10 シャープ株式会社 Nitride semiconductor light emitting device
JP6059695B2 (en) * 2014-09-01 2017-01-11 デクセリアルズ株式会社 Manufacturing method of optical body
WO2016163510A1 (en) * 2015-04-09 2016-10-13 王子ホールディングス株式会社 Substrate with mask and method for producing substrate with recessed and projected structure
KR102192428B1 (en) * 2020-06-12 2020-12-17 서울바이오시스 주식회사 High efficiency light emitting diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802424B2 (en) * 2002-01-15 2006-07-26 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
JP4124102B2 (en) * 2003-11-12 2008-07-23 松下電工株式会社 Light emitting device having multiple antireflection structure and method of manufacturing
KR100610639B1 (en) * 2005-07-22 2006-08-09 삼성전기주식회사 Vertically structured gan type led device and method of manufacturing the same
JP2007103891A (en) * 2005-09-06 2007-04-19 Showa Denko Kk Gallium-nitride-based compound semiconductor light emitting element and its manufacturing method
JP4843284B2 (en) * 2005-09-22 2011-12-21 パナソニック電工株式会社 Semiconductor light emitting device and manufacturing method thereof
JP4986445B2 (en) * 2005-12-13 2012-07-25 昭和電工株式会社 Gallium nitride compound semiconductor light emitting device
JP2007173579A (en) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Semiconductor light emitting device and its manufacturing method

Also Published As

Publication number Publication date
JP2009130027A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP4993371B2 (en) Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device
KR100914820B1 (en) Method for forming coarse surface on the object
JP5165276B2 (en) Vertical structure gallium nitride based light-emitting diode device and method of manufacturing the same
US7129528B2 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
JP5311349B2 (en) Method of manufacturing vertical structure gallium nitride light emitting diode device
KR100950137B1 (en) Semiconductor light emitting device
US7563625B2 (en) Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
KR100700993B1 (en) Enhanced light extraction in leds through the use of internal and external optical elements
US7821024B2 (en) Semiconductor light emitting device having roughness layer
US9337388B2 (en) Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component
KR20090049065A (en) Improvements in external light efficiency of light emitting diodes
JP2007220972A (en) Semiconductor light-emitting element, manufacturing method thereof, and lamp
JP2006253172A (en) Semiconductor light emitting element, semiconductor light emitting apparatus and method of manufacturing semiconductor light emitting element
JP6871706B2 (en) Manufacturing method of semiconductor light emitting device
KR20100099477A (en) Light emitting device and method for fabricating the same
US8889450B2 (en) Light emitting diode and method for fabricating the same
JP5646503B2 (en) Optoelectronic semiconductor chip and method of manufacturing optoelectronic semiconductor chip
JP2016012684A (en) Semiconductor light emitting element
JP2016162871A (en) Semiconductor light-emitting element and lighting device
KR20110018560A (en) Iii nitride semiconductor light emitting device and method for fabricating the same
JP2019153759A (en) Base material for semiconductor light-emitting element and semiconductor light-emitting element
KR20120022207A (en) Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same
Park et al. Improved Light Extraction Efficiency of InGaN-Based Multi-Quantum Well Light Emitting Diodes by Using a Single Die Growth
KR20120046930A (en) Manufacturing method of semiconductor light emitting device using patterned substrate
KR20120024174A (en) Semiconductor light emitting device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4993371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350