JP4992080B2 - Semiconductor manufacturing method - Google Patents

Semiconductor manufacturing method Download PDF

Info

Publication number
JP4992080B2
JP4992080B2 JP2006222455A JP2006222455A JP4992080B2 JP 4992080 B2 JP4992080 B2 JP 4992080B2 JP 2006222455 A JP2006222455 A JP 2006222455A JP 2006222455 A JP2006222455 A JP 2006222455A JP 4992080 B2 JP4992080 B2 JP 4992080B2
Authority
JP
Japan
Prior art keywords
heat treatment
thin film
substrate
type
znte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006222455A
Other languages
Japanese (ja)
Other versions
JP2008047731A (en
Inventor
徹 田中
博司 小川
光弘 西尾
勝彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION SAGA UNIVERSITY
Original Assignee
NATIONAL UNIVERSITY CORPORATION SAGA UNIVERSITY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION SAGA UNIVERSITY filed Critical NATIONAL UNIVERSITY CORPORATION SAGA UNIVERSITY
Priority to JP2006222455A priority Critical patent/JP4992080B2/en
Publication of JP2008047731A publication Critical patent/JP2008047731A/en
Application granted granted Critical
Publication of JP4992080B2 publication Critical patent/JP4992080B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、発光ダイオードやレーザダイオードなどの光電変換機能素子を製造するための半導体の製造方法に関し、特に、p型又はn型のテルル化亜鉛(以下、ZnTeと称す)薄膜の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor for manufacturing a photoelectric conversion functional element such as a light emitting diode or a laser diode, and particularly to a method for manufacturing a p-type or n-type zinc telluride (hereinafter referred to as ZnTe) thin film.

従来のp型II−VI族化合物半導体の作製方法においては、II−VI族化合物半導体の成長時にII−VI族化合物半導体中にアクセプタ不純物としての窒素原子とともに取り込まれた水素原子と窒素原子との結合を切断してこの水素原子を水素分子として外部に放出するために、650〜850℃の温度で熱処理を行なうようにしている。また、この熱処理時にII−VI族化合物半導体の構成元素が蒸発したり、面荒れが生じたりするのを防止するために、II−VI族化合物半導体を構成するII族元素及びVI族元素のうちの蒸気圧が最も高いII族元素又はVI族元素を少なくとも含むガス雰囲気中においてこの熱処理を行なうようにしている(例えば、特許文献1参照)。   In the conventional method for producing a p-type II-VI compound semiconductor, a hydrogen atom and a nitrogen atom taken together with a nitrogen atom as an acceptor impurity in the II-VI compound semiconductor during the growth of the II-VI compound semiconductor. A heat treatment is performed at a temperature of 650 to 850 ° C. in order to break the bond and release the hydrogen atom as a hydrogen molecule to the outside. Further, in order to prevent the constituent elements of the II-VI group compound semiconductor from evaporating or surface roughness during this heat treatment, among the Group II elements and Group VI elements constituting the II-VI group compound semiconductor, This heat treatment is performed in a gas atmosphere containing at least a Group II element or a Group VI element having the highest vapor pressure (see, for example, Patent Document 1).

また、本願発明に係るZnTe薄膜の製造方法とは、対象となる原料ガスが異なるのであるが、従来の窒化物半導体の作製方法においては、In,Ga,Mgをそれぞれ含んだ有機金属とアンモニアガスを原料ガスとし、窒素ガスをキャリアガスとした有機金属気相成長法を用いて、サファイア基板上に550℃にて成長させた20nmのAlNバッファー層を設け、AlNバッファー層上に1000℃にて成長させた1100nmのGaNバッファー層を設け、GaNバッファー層上に成長温度を780℃として成長させ、窒素雰囲気において500℃以上での熱処理を行なって成長中にInGaN内に取りこまれた水素原子を取り出したMgドープInGaN層を設けたp型の窒化物半導体がある(例えば、特許文献2)。
特開平08−130188号公報(第7頁右欄第6行−第22行、図4) 特開2001−119013号公報(第4頁左欄第5行−第39行、図1、図2)
In addition, the target raw material gas is different from the ZnTe thin film manufacturing method according to the present invention. However, in the conventional nitride semiconductor manufacturing method, an organic metal and ammonia gas containing In, Ga, and Mg, respectively. A 20 nm AlN buffer layer grown on a sapphire substrate at 550 ° C. is provided on the sapphire substrate using an organic metal vapor phase growth method using nitrogen gas as a carrier gas and 1000 ° C. on the AlN buffer layer. A grown GaN buffer layer of 1100 nm is provided, grown on the GaN buffer layer at a growth temperature of 780 ° C., and subjected to a heat treatment at 500 ° C. or higher in a nitrogen atmosphere so that hydrogen atoms captured in the InGaN during growth are removed. There is a p-type nitride semiconductor provided with the extracted Mg-doped InGaN layer (for example, Patent Document 2).
Japanese Patent Laid-Open No. 08-130188 (page 7, right column, lines 6-22), FIG. 4) JP 2001-1119013 (page 4, left column, lines 5 to 39, FIGS. 1 and 2)

従来の半導体の作製方法は、キャリア濃度が十分に高いp型II−VI族化合物半導体を得るために、p型ドーパントとして、少なくとも一つの窒素原子を含み、その窒素原子に分子量が少なくとも12よりも大きい少なくとも二つの基が結合している有機化合物を用いている。このために、アクセプタ不純物としての窒素原子とともに取り込まれた水素原子と窒素原子との結合を削除してこの水素原子を水素分子として外部に放出させる必要が生じ、650〜850℃の高い温度で熱処理が必要となり、さらには、II−VI族化合物半導体を構成するII族元素及びVI族元素のうちの蒸気圧が最も高いII族元素又はVI族元素を少なくとも含むガス雰囲気中において、熱処理を行なわなくてはならないという問題点があった。   In order to obtain a p-type II-VI group compound semiconductor having a sufficiently high carrier concentration, a conventional semiconductor manufacturing method includes at least one nitrogen atom as a p-type dopant, and the molecular weight of the nitrogen atom is at least greater than 12. An organic compound in which at least two large groups are bonded is used. For this reason, it becomes necessary to remove the bond between the hydrogen atom incorporated together with the nitrogen atom as the acceptor impurity and the nitrogen atom to release the hydrogen atom to the outside as a hydrogen molecule, and heat treatment is performed at a high temperature of 650 to 850 ° C. In addition, heat treatment is not performed in a gas atmosphere containing at least a Group II element or a Group VI element having the highest vapor pressure of the Group II element and the Group VI element constituting the Group II-VI compound semiconductor. There was a problem that it should not.

この発明は、上述のような課題を解決するためになされたもので、基板上にZnTeを成膜した半導体において、ドーパントとして一般的な不純物を用いた場合であっても、キャリア濃度が高い半導体の製造方法を提供するものである。   The present invention has been made to solve the above-described problems. In a semiconductor in which ZnTe is formed on a substrate, a semiconductor having a high carrier concentration even when a general impurity is used as a dopant. The manufacturing method of this is provided.

この発明に係る半導体の製造方法においては、燐をドープした型のテルル化亜鉛を有機金属気相成長法により基板上に成膜する成膜処理工程と、前記p型のテルル化亜鉛を成膜した基板を、当該p型のテルル化亜鉛と反応しない気体の雰囲気中において、アニールする熱処理工程と、を備え、前記成膜処理工程における基板上に成膜したp型のテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度が減少する複数の層からなり、前記p型のテルル化亜鉛薄膜に、前記正孔濃度を希釈化する不純物を表面から熱拡散させる熱拡散処理工程と、を備えたものである。 In the method for manufacturing a semiconductor according to the present invention, a p- type zinc telluride doped with phosphorus is formed on a substrate by metal organic vapor phase epitaxy, and the p-type zinc telluride is formed. the film was the substrate, in an atmosphere of a gas which does not react with the zinc telluride of the p-type, and a heat treatment step of annealing, a p-type zinc telluride thin film was deposited on a substrate in the film forming process is A thermal diffusion treatment step comprising: a plurality of layers having a hole concentration decreasing from the substrate toward the surface, and thermally diffusing impurities for diluting the hole concentration from the surface to the p-type zinc telluride thin film; , With .

また、この発明に係る半導体の製造方法においては、必要に応じて、熱処理工程における熱処理温度が、前記成膜処理工程における成膜温度以下とするものである Moreover, in the semiconductor manufacturing method according to the present invention, the heat treatment temperature in the heat treatment step is set to be equal to or lower than the film formation temperature in the film formation treatment step, as necessary .

た、この発明に係る半導体の製造方法においては、必要に応じて、前記不純物はアルミニウムである。 Also, in the method of manufacturing a semiconductor according to the present invention, if necessary, before Symbol impurity is aluminum.

この発明に係る半導体の製造方法においては、燐をドープした型のテルル化亜鉛を有機金属気相成長法により基板上に成膜する成膜処理工程と、前記p型のテルル化亜鉛を成膜した基板を、当該p型のテルル化亜鉛と反応しない気体の雰囲気中において、アニールする熱処理工程と、を備え、前記成膜処理工程における基板上に成膜したp型のテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度が減少する複数の層からなり、前記p型のテルル化亜鉛薄膜に、前記正孔濃度を希釈化する不純物を表面から熱拡散させる熱拡散処理工程と、を備えたことにより、熱処理を行なわないZnTe薄膜と比較して、キャリア濃度及びフォトルミネッセンス強度(発光強度)を高めることができる。また、この発明に係る半導体の製造方法においては、自己補償効果や残留不純物の作用により、伝導型の制御が困難であるn型ZnTeの薄膜と比較して、容易に基板上に作製することができる。また、この発明に係る半導体の製造方法においては、高品質な結晶作製に有利であり、かつ量産性に優れている。また、この発明に係る半導体の製造方法においては、急峻な不純物分布を有する半導体層を形成することができ、発光デバイスなどの電子デバイスを作製する上で、高性能化に繋げることができる。また、他の薄膜作製法と比較して、容易に基板上に作製することができる。 In the method for manufacturing a semiconductor according to the present invention, a p- type zinc telluride doped with phosphorus is formed on a substrate by metal organic vapor phase epitaxy, and the p-type zinc telluride is formed. the film was the substrate, in an atmosphere of a gas which does not react with the zinc telluride of the p-type, and a heat treatment step of annealing, a p-type zinc telluride thin film was deposited on a substrate in the film forming process is A thermal diffusion treatment step comprising: a plurality of layers having a hole concentration decreasing from the substrate toward the surface, and thermally diffusing impurities for diluting the hole concentration from the surface to the p-type zinc telluride thin film; , The carrier concentration and the photoluminescence intensity (light emission intensity) can be increased as compared with a ZnTe thin film that is not subjected to heat treatment. In addition, the semiconductor manufacturing method according to the present invention can be easily formed on a substrate as compared with a thin film of n-type ZnTe which is difficult to control the conductivity type due to the effect of self-compensation and residual impurities. it can. Further, the semiconductor manufacturing method according to the present invention is advantageous for producing high-quality crystals and is excellent in mass productivity. In the method for manufacturing a semiconductor according to the present invention, a semiconductor layer having a steep impurity distribution can be formed, which can lead to higher performance in manufacturing an electronic device such as a light emitting device. Further, it can be easily formed on a substrate as compared with other thin film manufacturing methods.

また、この発明に係る半導体の製造方法においては、必要に応じて、熱処理工程における熱処理温度が、前記成膜処理工程における成膜温度以下とすることにより、熱処理工程時に、ZnTe薄膜の構成元素が蒸発したり、面荒れが生じたりするのを防止することができる。   In the method for manufacturing a semiconductor according to the present invention, if necessary, the heat treatment temperature in the heat treatment step is set to be equal to or lower than the film formation temperature in the film formation step, so that the constituent elements of the ZnTe thin film can be reduced during the heat treatment step. Evaporation and surface roughness can be prevented.

また、この発明に係る半導体の製造方法においては、必要に応じて、前記不純物はアルミニウムであることにより、他の薄膜作製法と比較して、容易に基板上に作製することができる。 Further, in the semiconductor manufacturing method according to the present invention, if necessary, before Symbol impurities by aluminum, as compared to other thin film forming method, it can be easily fabricated on the substrate.

(本発明の第1の実施形態)
図1はこの発明を実施するための第1の実施形態において用いる熱処理装置を示す概略構成図、図2は熱処理時間が一定の熱処理によるZnTe薄膜の電気的特性の変化を示すグラフ、図3は熱処理時間が一定の熱処理によるZnTe薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図、図4は熱処理温度が一定の熱処理によるZnTe薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図、図5は熱処理温度が一定の熱処理によるZnTe薄膜の4.2Kでのフォトルミネッセンススペクトルの変化を示すフォトルミネッセンス特性図、図6は図5に示す特性図のうち波長域520〜540nmを拡大した特性図である。
(First embodiment of the present invention)
FIG. 1 is a schematic configuration diagram showing a heat treatment apparatus used in the first embodiment for carrying out the present invention, FIG. 2 is a graph showing a change in electrical characteristics of a ZnTe thin film by heat treatment with a constant heat treatment time, and FIG. FIG. 4 is a room temperature photoluminescence characteristic diagram showing a change in the photoluminescence spectrum of a ZnTe thin film at room temperature by a heat treatment with a constant heat treatment time. FIG. 5 is a photoluminescence characteristic diagram showing a change in the photoluminescence spectrum at 4.2 K of a ZnTe thin film by heat treatment at a constant heat treatment temperature, and FIG. 6 is a wavelength region of 520 to 520 in the characteristic diagram shown in FIG. It is the characteristic view which expanded 540 nm.

図1において、被処理基板1は、分子線エピキシャル成長法や有機金属気相成長法などを用いて、基板1a上にZnTe薄膜1bを成長させたものである。基板1aとしては、ZnTe基板のほか、ガリウム砒素(GaAs)基板、インジウム燐(InP)基板、シリコン(Si)基板、サファイア基板及び炭化ケイ素(SiC)基板などが用いられる。   In FIG. 1, a substrate 1 to be processed is obtained by growing a ZnTe thin film 1b on a substrate 1a by using a molecular beam epitaxial growth method, a metal organic chemical vapor deposition method or the like. As the substrate 1a, a gallium arsenide (GaAs) substrate, an indium phosphide (InP) substrate, a silicon (Si) substrate, a sapphire substrate, a silicon carbide (SiC) substrate, and the like are used in addition to a ZnTe substrate.

また、ZnTe薄膜1bにおいて、Znの原料ガスとしては、Znを含有し、分子線エピキシャル成長法や有機金属気相成長法などによってZnTeを成膜できるのであれば、特に限定されるものではなく、ジメチル亜鉛(DMZn)、ジエチル亜鉛(DEZn)、及びジエチル亜鉛トリエチルアミン(DMZn−TEN)などが挙げられる。   In the ZnTe thin film 1b, the Zn source gas is not particularly limited as long as it contains Zn and can be formed into a ZnTe film by molecular beam epitaxy or metal organic vapor phase epitaxy. Examples thereof include dimethyl zinc (DMZn), diethyl zinc (DEZn), and diethyl zinc triethylamine (DMZn-TEN).

また、Teの原料ガスとしても、Teを含有し、分子線エピキシャル成長法や有機金属気相成長法などによってZnTeを成膜できるのであれば、特に限定されるものではなく、ジエチルテルル(DETe)、ダイアリルテルル(DATe)、及びダイイソプロピルテルル(DiPTe)などが挙げられる。   The Te source gas is not particularly limited as long as it contains Te and can form a film of ZnTe by molecular beam epitaxy, metal organic vapor phase epitaxy, or the like. Diethyl tellurium (DETe) , Diallyl tellurium (DATe), and diisopropyl tellurium (DiPTe).

さらに、p型ドーパントとして、砒素(As)、アンチモン(Sb)、燐(P)、リチウム(Li)、窒素(N)などが挙げられ、n型ドーパントとして、アルミニウム(Al)、塩素(Cl)などが挙げられる。   Furthermore, examples of the p-type dopant include arsenic (As), antimony (Sb), phosphorus (P), lithium (Li), and nitrogen (N). Examples of the n-type dopant include aluminum (Al) and chlorine (Cl). Etc.

なお、この第1の実施形態における被処理基板1は、Znの原料ガスであるジメチル亜鉛(DMZn)と、Teの原料ガスであるジエチルテルル(DETe)と、p型ドーパントである燐(P)を構成元素として含むドーピングガスとを導入したチャンバー内で、有機金属気相成長法を用いて、基板1aであるZnTe単結晶基板上にp型ZnTe薄膜1bを成長させた半導体であるが、この基板1a、原料ガス及びドーパント並びに有機金属気相成長法を用いることに限られるものではなく、従来の成膜処理工程によってZnTeが成膜された基板であればよい。   The substrate 1 to be processed in the first embodiment includes dimethyl zinc (DMZn), which is a Zn source gas, diethyl tellurium (DETe), which is a Te source gas, and phosphorus (P), which is a p-type dopant. Is a semiconductor in which a p-type ZnTe thin film 1b is grown on a ZnTe single crystal substrate, which is a substrate 1a, using a metal organic vapor phase epitaxy method in a chamber into which a doping gas containing as a constituent element is introduced. The substrate 1a, the source gas and the dopant, and the metal organic vapor phase epitaxy method are not limited, and any substrate on which ZnTe is formed by a conventional film formation process may be used.

熱処理装置2は、処理室3である石英管内を、電気炉4によって被処理基板1を後述する熱処理工程でアニールする温度(以下、熱処理温度と称す)に達するまで加熱したうえで、長時間、処理室3内を熱処理温度に保つことができる。また、処理室3内を、ZnTeと反応しない気体の雰囲気にするために、ガス導入口5からZnTeと反応しない気体を導入する。また、排気口6から不要な気体を排気する。   The heat treatment apparatus 2 heats the inside of the quartz tube which is the treatment chamber 3 until it reaches a temperature at which the substrate 1 to be treated is annealed in a heat treatment step to be described later (hereinafter referred to as a heat treatment temperature) by an electric furnace 4. The inside of the processing chamber 3 can be kept at the heat treatment temperature. In order to make the inside of the processing chamber 3 a gas atmosphere that does not react with ZnTe, a gas that does not react with ZnTe is introduced from the gas inlet 5. Further, unnecessary gas is exhausted from the exhaust port 6.

つぎに、この発明の第1の実施形態における熱処理工程について説明する。
まず、ZnTeと反応しない気体を、ガス導入口5から処理室3内に導入する。ここで、ZnTeと反応しない気体とは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン又はラドンのような希ガスや、窒素などの不活性ガスであり、この第1の実施形態においては、窒素を使用している。
Next, the heat treatment process in the first embodiment of the present invention will be described.
First, a gas that does not react with ZnTe is introduced into the processing chamber 3 from the gas inlet 5. Here, the gas that does not react with ZnTe is a rare gas such as helium, neon, argon, krypton, xenon, or radon, or an inert gas such as nitrogen. In the first embodiment, nitrogen is used. is doing.

また、処理室3内に導入するZnTeと反応しない気体は、排気口6から排気することなく処理室3内に密閉状態で、被処理基板1に対して熱処理を行なってもよいし、排気口6から排気することで、ガス導入口5から導入し排気口6から排出するフロー状態で、被処理基板1に対して熱処理を行なってもよい。   In addition, the gas that does not react with ZnTe introduced into the processing chamber 3 may be heat-treated on the substrate to be processed 1 in a sealed state in the processing chamber 3 without being exhausted from the exhaust port 6. The substrate to be processed 1 may be heat-treated in a flow state in which it is introduced from the gas inlet 5 and discharged from the outlet 6 by exhausting from the gas inlet 6.

つぎに、電気炉4によって処理室3内を熱処理温度に達するまで加熱し、処理室3内が熱処理温度を保つように制御する。ここで、熱処理温度は、前述した成膜処理工程における基板1a上にZnTeを成膜する温度(以下、成膜温度と称す)以下、すなわち、ZnTeの薄膜成長時における加熱した基板1aの温度を上限として制御している。なお、この第1の実施形態においては、熱処理温度の上限を500℃しているが、p型ZnTe薄膜1bの構成元素が蒸発したり、面荒れが生じたりするのを防止することができるのであれば、熱処理温度の上限が500℃に限られるものではない。   Next, the inside of the processing chamber 3 is heated by the electric furnace 4 until the heat treatment temperature is reached, and the inside of the processing chamber 3 is controlled to keep the heat treatment temperature. Here, the heat treatment temperature is equal to or lower than the temperature at which ZnTe is formed on the substrate 1a in the film forming process described above (hereinafter referred to as film forming temperature), that is, the temperature of the heated substrate 1a during the growth of the ZnTe thin film. The upper limit is controlled. In the first embodiment, the upper limit of the heat treatment temperature is 500 ° C., but it is possible to prevent the constituent elements of the p-type ZnTe thin film 1b from evaporating or causing surface roughness. If present, the upper limit of the heat treatment temperature is not limited to 500 ° C.

また、処理室3内にZnTeと反応しない気体を導入し始めるタイミングと、処理室3内を加熱し始めるタイミングとは、前後を逆にしてもよいし、処理室3内の加熱と気体の導入とを同時に行なっても構わない。   The timing at which the gas that does not react with ZnTe starts to be introduced into the processing chamber 3 and the timing at which the inside of the processing chamber 3 starts to be heated may be reversed, or heating in the processing chamber 3 and introduction of gas. Can be performed simultaneously.

つぎに、被処理基板1を処理室3内の図示しない台座に移載する。
そして、処理室3内は、ZnTeと反応しない気体(この第1の実施形態では、窒素)の雰囲気中で、成膜温度以下(この第1の実施形態では、500℃以下)で、常圧又は加圧状態(この第1の実施形態では、大気圧)であり、所定の時間だけ、被処理基板1を処理室3内に載置しておく。
Next, the substrate 1 to be processed is transferred to a pedestal (not shown) in the processing chamber 3.
The inside of the processing chamber 3 is a normal pressure under a film forming temperature (500 ° C. or less in the first embodiment) in an atmosphere of a gas that does not react with ZnTe (nitrogen in the first embodiment). Alternatively, it is in a pressurized state (in this first embodiment, atmospheric pressure), and the substrate 1 to be processed is placed in the processing chamber 3 for a predetermined time.

なお、処理室3内が減圧状態の場合には、ZnTeは薄膜の表面から原子が蒸発し抜けていく現象が生じるので、処理室3内は常圧又は加圧状態とすることが好ましい。また、処理室3内を高い加圧状態とすると熱処理装置2の取り扱いが困難となるので、処理室3内を常圧状態とすることがより好ましい。   In addition, when the inside of the processing chamber 3 is in a reduced pressure state, ZnTe has a phenomenon in which atoms are evaporated and removed from the surface of the thin film. Therefore, the inside of the processing chamber 3 is preferably set to a normal pressure or a pressurized state. In addition, since it is difficult to handle the heat treatment apparatus 2 when the inside of the processing chamber 3 is in a high pressure state, it is more preferable that the inside of the processing chamber 3 is in a normal pressure state.

つぎに、この発明の第1の実施形態における製造方法によって作製したp型ZnTe薄膜の作用効果ついて説明する。表1は、被処理基板1に対して熱処理を行なう時間(以下、熱処理時間と称す)を30分として一定とし、熱処理温度を、熱処理なし、300℃、400℃又は500℃として、それぞれ熱処理を行なった場合における、p型ZnTe薄膜のキャリア濃度、抵抗率及び移動度を測定した結果を示したものである。   Next, the function and effect of the p-type ZnTe thin film produced by the manufacturing method according to the first embodiment of the present invention will be described. Table 1 shows that the time for performing heat treatment on the substrate 1 to be processed (hereinafter referred to as heat treatment time) is constant at 30 minutes, the heat treatment temperature is set to no heat treatment, 300 ° C., 400 ° C. or 500 ° C., respectively. The result of measuring the carrier concentration, resistivity, and mobility of the p-type ZnTe thin film in the case where it carried out is shown.

Figure 0004992080
Figure 0004992080

また、表1をもとに、p型ZnTe薄膜の電気的特性の変化を示すグラフを図2に示す。なお、図2において、丸(○)がキャリア濃度の値、三角(△)が抵抗率の値、四角(□)が移動度の値をそれぞれ示している。
また、被処理基板1に対して、熱処理時間を30分として一定とし、熱処理温度を、熱処理なし、300℃、400℃、500℃、600℃、700℃又は800℃として、それぞれ熱処理を行なった場合における、p型ZnTe薄膜の室温で測定したフォトルミネッセンススペクトルの変化を示すグラフを図3に示す。なお、図3においては、各熱処理温度におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理温度におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動しており、フォトルミネッセンス強度は各熱処理温度における最高値から最低値までの差を比較した。
Moreover, based on Table 1, the graph which shows the change of the electrical property of a p-type ZnTe thin film is shown in FIG. In FIG. 2, circles (◯) indicate carrier concentration values, triangles (Δ) indicate resistivity values, and squares (□) indicate mobility values.
Further, the substrate 1 to be processed was subjected to heat treatment with a constant heat treatment time of 30 minutes and a heat treatment temperature of 300 ° C., 400 ° C., 500 ° C., 600 ° C., 700 ° C. or 800 ° C. without heat treatment. FIG. 3 shows a graph showing the change of the photoluminescence spectrum measured at room temperature of the p-type ZnTe thin film in the case. In FIG. 3, in order to facilitate comparison of the photoluminescence intensity at each heat treatment temperature, the value of the photoluminescence intensity at each heat treatment temperature is translated along the vertical axis, and the photoluminescence intensity is calculated for each heat treatment temperature. The difference in temperature from the highest value to the lowest value was compared.

表1並びに図2及び図3に示すように、熱処理温度の増加に伴って、キャリア濃度及びフォトルミネッセンス強度が顕著に増加し、熱処理温度が500℃より高くなると、熱処理温度が500℃の場合におけるフォトルミネッセンス強度に対して、フォトルミネッセンス強度が減少していることがわかる。具体的には、熱処理なしの従来のp型ZnTe薄膜においては、キャリア濃度が1.87×1017cm-3で、室温でのフォトルミネッセンス強度が120であるに対して、500℃の熱処理を行なった本発明に係るp型ZnTe薄膜においては、キャリア濃度が1.09×1018cm-3で、室温でのフォトルミネッセンス強度が1130となり、約10倍のキャリア濃度及びフォトルミネッセンス強度の向上がみられた。このように、熱処理時間が一定であれば、成膜温度を上限として、p型ZnTe薄膜に対する熱処理温度を上昇させるほど、エピタキシャル膜の品質を向上させることができる。 As shown in Table 1 and FIGS. 2 and 3, as the heat treatment temperature is increased, the carrier concentration and the photoluminescence intensity are remarkably increased. When the heat treatment temperature is higher than 500 ° C., the heat treatment temperature is 500 ° C. It can be seen that the photoluminescence intensity decreases with respect to the photoluminescence intensity. Specifically, in the conventional p-type ZnTe thin film without heat treatment, the carrier concentration is 1.87 × 10 17 cm −3 and the photoluminescence intensity at room temperature is 120, whereas the heat treatment at 500 ° C. is performed. In the p-type ZnTe thin film according to the present invention, the carrier concentration is 1.09 × 10 18 cm −3 , the photoluminescence intensity at room temperature is 1130, and the carrier concentration and the photoluminescence intensity are improved about 10 times. It was seen. Thus, if the heat treatment time is constant, the quality of the epitaxial film can be improved as the heat treatment temperature for the p-type ZnTe thin film is increased with the film formation temperature as the upper limit.

なお、成膜温度より高い熱処理温度であっても、熱処理なしの従来のp型ZnTe薄膜と比較して、フォトルミネッセンス強度を向上させることができるのであるが、p型ZnTe薄膜1bの構成元素が蒸発したり、面荒れが生じたりするのを防止するためにも、成膜温度より低い熱処理温度で熱処理を行なうことが好ましい。また、成膜温度とほぼ同一の熱処理温度で熱処理を行なうことが、熱処理時間が一定の場合に、最高値から最低値までの差が最大となるフォトルミネッセンス強度を得ることができるのでより好ましい。   Even if the heat treatment temperature is higher than the film formation temperature, the photoluminescence intensity can be improved as compared with the conventional p-type ZnTe thin film without heat treatment, but the constituent elements of the p-type ZnTe thin film 1b are In order to prevent evaporation and surface roughness, it is preferable to perform the heat treatment at a heat treatment temperature lower than the film formation temperature. In addition, it is more preferable to perform the heat treatment at substantially the same heat treatment temperature as the film formation temperature because the photoluminescence intensity that maximizes the difference from the highest value to the lowest value can be obtained when the heat treatment time is constant.

なお、p型ZnTe薄膜の抵抗率については、キャリア濃度が増加したということは、電荷を運ぶキャリアが増えたということであり、熱処理を行なうことにより減少している。また、p型ZnTe薄膜の移動度については、通常はキャリア濃度が増加すると移動度が減少するのであるが、移動度がほとんど変化していないことがわかる。   As for the resistivity of the p-type ZnTe thin film, an increase in carrier concentration means an increase in the number of carriers that carry charges, and it is decreased by performing heat treatment. In addition, regarding the mobility of the p-type ZnTe thin film, the mobility usually decreases as the carrier concentration increases, but it can be seen that the mobility hardly changes.

つぎに、被処理基板1に対して、熱処理温度を420℃として一定とし、熱処理時間を、0分(熱処理なし)、10分、20分、30分、1時間、2時間、3時間又は4時間として、それぞれ熱処理を行なった場合における、p型ZnTe薄膜の室温で測定したフォトルミネッセンススペクトルの変化を示すグラフを図4に示す。なお、図4においては、各熱処理時間におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理時間におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動している。図4に示すように、波長549nm付近に発光帯が顕在し、熱処理時間が長くなるにつれて、p型ZnTe薄膜の室温でのフォトルミネッセンス強度が向上していることがわかる。このように、p型ZnTe薄膜に対する熱処理時間を延長させるほど、エピタキシャル膜の品質を向上させることができる。   Next, with respect to the substrate 1 to be processed, the heat treatment temperature is kept constant at 420 ° C., and the heat treatment time is 0 minutes (no heat treatment), 10 minutes, 20 minutes, 30 minutes, 1 hour, 2 hours, 3 hours or 4 FIG. 4 shows a graph showing changes in the photoluminescence spectrum measured at room temperature of the p-type ZnTe thin film when heat treatment is performed as time. In FIG. 4, in order to facilitate the comparison of the photoluminescence intensity at each heat treatment time, the value of the photoluminescence intensity at each heat treatment time is translated along the vertical axis. As shown in FIG. 4, it can be seen that an emission band appears in the vicinity of a wavelength of 549 nm, and the photoluminescence intensity at room temperature of the p-type ZnTe thin film is improved as the heat treatment time is increased. Thus, the quality of the epitaxial film can be improved as the heat treatment time for the p-type ZnTe thin film is extended.

また、被処理基板1に対して、熱処理温度を420℃として一定とし、熱処理時間を、0分(熱処理なし)、10分、20分、30分、1時間、2時間、3時間又は4時間として、それぞれ熱処理を行なった場合における、p型ZnTe薄膜の4.2K(液体ヘリウム温度)で測定したフォトルミネッセンススペクトルの変化を示すグラフを図5に示す。また、図5における520〜540nmの波長域について拡大したグラフを図6に示す。なお、図5及び図6においては、各熱処理時間におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理時間におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動している。また、図5及び図6のおいて、DAP発光はドナーとアクセプタの対発光、FB発光はアクセプタの発光、Ia発光はアクセプタ束縛励起子発光をそれぞれ示している。   In addition, the heat treatment temperature is kept constant at 420 ° C. for the substrate 1 to be treated, and the heat treatment time is 0 minutes (no heat treatment), 10 minutes, 20 minutes, 30 minutes, 1 hour, 2 hours, 3 hours, or 4 hours. FIG. 5 shows a graph showing changes in the photoluminescence spectrum measured at 4.2 K (liquid helium temperature) of the p-type ZnTe thin film when heat treatment is performed. Moreover, the graph expanded about the wavelength range of 520-540 nm in FIG. 5 is shown in FIG. In FIGS. 5 and 6, in order to facilitate the comparison of the photoluminescence intensity at each heat treatment time, the value of the photoluminescence intensity at each heat treatment time is translated along the vertical axis. In FIGS. 5 and 6, DAP emission indicates donor-acceptor pair emission, FB emission indicates acceptor emission, and Ia emission indicates acceptor-bound exciton emission.

なお、本願発明者は、この発明の第1の実施形態における熱処理工程によって、飛躍的にキャリア濃度及びフォトルミネッセンス強度の向上が見られた本発明のメカニズムについて、図5及び図6の結果を考察することで、以下のように推測した。   The inventors of the present application considered the results of FIGS. 5 and 6 for the mechanism of the present invention in which the carrier concentration and the photoluminescence intensity were dramatically improved by the heat treatment process in the first embodiment of the present invention. I guessed as follows.

図5及び図6に示すように、熱処理時間が0分(熱処理なし)の場合には、DAPの発光が現われており、p型ZnTe薄膜1b中に、ドナーとアクセプタとが共存していることがわかる。   As shown in FIGS. 5 and 6, when the heat treatment time is 0 minute (no heat treatment), DAP emission appears, and the donor and acceptor coexist in the p-type ZnTe thin film 1b. I understand.

ここで、TeはVI族で、燐(P)はV族であり、VI族のTeの格子位置にV族の燐(P)が入ると、電子が1個不足するために、燐(P)がアクセプタとして機能する。また、p型ZnTe薄膜1bは、成膜処理工程において、Zn及びTeの原料ガスを基板1a上に吹き付け、ZnとTeとが反応して化合物となって基板1a上に積層されることになるが、ZnとTeとが正規の格子位置からずれて配置される場合がある。この場合に、ZnTeに燐(P)をドープすると、燐(P)が正規のアクセプタの格子位置に入らないために、燐(P)がアクセプタとして機能する格子位置だけでなく、ドナーとして機能する格子位置に入ることとなる。これにより、p型ZnTe薄膜1b中に、ドナーとアクセプタとが共存することになり、DAP発光が現われることになる。   Here, Te is a group VI, phosphorus (P) is a group V, and when a group V phosphorus (P) enters a lattice position of a group VI Te, one electron is insufficient. ) Functions as an acceptor. In addition, the p-type ZnTe thin film 1b is laminated on the substrate 1a by spraying Zn and Te source gases onto the substrate 1a and reacting Zn and Te into a compound in the film forming process. However, there are cases where Zn and Te are displaced from the normal lattice position. In this case, when ZnTe is doped with phosphorus (P), phosphorus (P) does not enter the lattice position of the normal acceptor, so that phosphorus (P) functions as a donor as well as a lattice position that functions as an acceptor. It will enter the grid position. Thereby, the donor and the acceptor coexist in the p-type ZnTe thin film 1b, and DAP emission appears.

また、図5及び図6に示すように、熱処理時間を長くしていくと、DAP発光の位置が短波長側に推移し、熱処理時間が1時間では、DAP発光が存在せず、FB発光が現われている。これは、正規のアクセプタの格子位置に配置されていない燐(P)が、外部から熱を加えられることによって、正規のアクセプタの格子位置に入ることとなり、p型ZnTe薄膜中に、ドナーが存在しなくなりアクセプタだけになったためである。これにより、正規の格子位置であれば現われる発光ピークが存在することとなった。   Further, as shown in FIGS. 5 and 6, as the heat treatment time is increased, the position of DAP emission shifts to the short wavelength side, and when the heat treatment time is 1 hour, there is no DAP emission and FB emission occurs. Appears. This is because phosphorus (P) which is not arranged at the lattice position of the normal acceptor enters the lattice position of the normal acceptor by applying heat from the outside, and there is a donor in the p-type ZnTe thin film. This is because there is no longer an acceptor. As a result, there is an emission peak that appears at a regular lattice position.

したがって、熱処理なしの従来のp型ZnTe薄膜では、正規のアクセプタの格子位置に配置していない燐(P)が存在したために、p型ZnTe薄膜中の全ての燐(P)がアクセプタとしての機能を果たすことができなかったのであるが、熱処理を行なうことで、正規のアクセプタの格子位置に配置していない燐(P)を、正規のアクセプタの格子位置に移動させるができ、アクセプタとして機能する燐(P)の数を、従来のp型ZnTe薄膜と比較して増加させることができたと考えられる。   Therefore, in the conventional p-type ZnTe thin film without heat treatment, there is phosphorus (P) that is not arranged at the regular acceptor lattice position. Therefore, all phosphorus (P) in the p-type ZnTe thin film functions as an acceptor. However, by performing heat treatment, phosphorus (P) that is not arranged at the lattice position of the regular acceptor can be moved to the lattice position of the regular acceptor, and functions as an acceptor. It is considered that the number of phosphorus (P) could be increased as compared with the conventional p-type ZnTe thin film.

以上のように、この発明の第1の実施形態においては、p型ZnTe薄膜に熱処理を行なうことで、キャリア濃度及びフォトルミネッセンス強度を増加させることができる。すなわち、キャリア濃度が増加することは、直列抵抗を低下させることであり、フォトルミネッセンス強度が増加することは、非発光再結合中心を減少させることでもある。したがって、この発明の第1の実施形態に係るp型ZnTe薄膜を用いた光電変換機能素子の発光効率を向上させることができる。   As described above, in the first embodiment of the present invention, the carrier concentration and the photoluminescence intensity can be increased by performing heat treatment on the p-type ZnTe thin film. That is, increasing the carrier concentration decreases the series resistance, and increasing the photoluminescence intensity also decreases non-radiative recombination centers. Therefore, the light emission efficiency of the photoelectric conversion functional element using the p-type ZnTe thin film according to the first embodiment of the present invention can be improved.

(本発明の第2の実施形態)
図7はこの発明を実施するための第2の実施形態における半導体の積層構造を説明するための断面図、図8はこの発明を実施するための第2の実施形態における半導体のアルミニウム不純物の濃度分布を示すグラフである。図7において、図1と同じ符号は、同一または相当部分を示し、その説明を省略する。
(Second embodiment of the present invention)
FIG. 7 is a cross-sectional view for explaining a laminated structure of a semiconductor according to the second embodiment for carrying out the present invention, and FIG. 8 shows the concentration of aluminum impurities in the semiconductor according to the second embodiment for carrying out the present invention. It is a graph which shows distribution. 7, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and the description thereof is omitted.

この第2の実施形態においては、ZnTe薄膜が複数層からなり、熱拡散処理工程を行なうところのみが実施の形態1と異なるところであり、後述する熱拡散処理工程による作用効果以外は、実施の形態1と同様の作用効果を奏する。   The second embodiment is different from the first embodiment only in that the ZnTe thin film is composed of a plurality of layers and performs the thermal diffusion treatment process. 1 has the same operational effects.

図7において、被処理基板1は、前述した従来の成膜処理工程によって、ZnTe基板10上に、第1のp型ZnTe薄膜11a及び第2のp型ZnTe薄膜11bを順次成膜し、前述した熱処理工程で熱処理を行なったものである。   In FIG. 7, the substrate 1 to be processed is formed by sequentially forming the first p-type ZnTe thin film 11a and the second p-type ZnTe thin film 11b on the ZnTe substrate 10 by the conventional film forming process described above. The heat treatment is performed in the heat treatment step.

第2のp型ZnTe薄膜11bは、第1のp型ZnTe薄膜11aと比較して正孔濃度が低い薄膜であり、第1のp型ZnTe薄膜11aの正孔濃度X[cm-3]は、所望の界面アルミニウム不純物濃度と一致させている。 The second p-type ZnTe thin film 11b has a lower hole concentration than the first p-type ZnTe thin film 11a, and the hole concentration X [cm −3 ] of the first p-type ZnTe thin film 11a is , Consistent with the desired interfacial aluminum impurity concentration.

つぎに、この発明の第2の実施形態における熱拡散処理工程について説明する。
まず、図7に示した被処理基板1の表面に、真空蒸着法又はスパッタ法などの各種の薄膜作製法により、10nm以上の膜厚を有するAl薄膜を堆積する。
つぎに、Al薄膜を堆積した被処理基板1を電気炉の処理室内に設置し、窒素、水素、ヘリウム又はアルゴンなどの雰囲気中で、400〜600℃の温度下において、任意の時間をかけて熱拡散を行なう。
Next, the thermal diffusion treatment process in the second embodiment of the present invention will be described.
First, an Al thin film having a thickness of 10 nm or more is deposited on the surface of the substrate 1 to be processed shown in FIG. 7 by various thin film manufacturing methods such as vacuum evaporation or sputtering.
Next, the substrate 1 on which the Al thin film is deposited is placed in a processing chamber of an electric furnace, and an arbitrary time is taken at a temperature of 400 to 600 ° C. in an atmosphere of nitrogen, hydrogen, helium or argon. Perform thermal diffusion.

ここで、熱拡散の処理温度及び時間は、第1のp型ZnTe薄膜11a及び第2のp型ZnTe薄膜11bの膜厚、並びに第1のp型ZnTe薄膜11aの正孔濃度に依存し、熱拡散終了後の第1のp型ZnTe薄膜11aと第2のp型ZnTe薄膜11bとの界面におけるアルミニウム不純物濃度が、第1のp型ZnTe薄膜11aの正孔濃度を上回るような条件に設定する必要がある。   Here, the thermal diffusion treatment temperature and time depend on the film thicknesses of the first p-type ZnTe thin film 11a and the second p-type ZnTe thin film 11b, and the hole concentration of the first p-type ZnTe thin film 11a, The conditions are set such that the aluminum impurity concentration at the interface between the first p-type ZnTe thin film 11a and the second p-type ZnTe thin film 11b after thermal diffusion exceeds the hole concentration of the first p-type ZnTe thin film 11a. There is a need to.

つぎに、このような条件下で作製した被処理基板1におけるアルミニウム不純物の濃度プロファイルを図8に示す。
通常の半導体シリコン等では、表面濃度が常に一定の条件下で不純物の熱拡散を行なった場合には、その不純物の深さ分布は、図8の二点鎖線で示す補誤差関数(erfc関数)に従うことになる。
Next, an aluminum impurity concentration profile in the substrate 1 to be processed manufactured under such conditions is shown in FIG.
In the case of normal semiconductor silicon or the like, when the thermal diffusion of impurities is performed under the condition that the surface concentration is always constant, the depth distribution of the impurities is the complementary error function (erfc function) shown by the two-dot chain line in FIG. Will follow.

しかしながら、図7に示す構造を有する被処理基板1にアルミニウム不純物の熱拡散を施した場合には、図8の実線に示すように、第1のp型ZnTe薄膜11aの正孔濃度X[cm-3]とアルミニウム不純物濃度とが一致する深さYを境にして、非常に急峻なアルミニウム不純物分布を形成できる。なお、界面におけるアルミニウム不純物濃度は、第1のp型ZnTe薄膜11aの正孔濃度X[cm-3]とほぼ一致する。 However, when thermal diffusion of aluminum impurities is performed on the substrate 1 having the structure shown in FIG. 7, the hole concentration X [cm] of the first p-type ZnTe thin film 11a is shown as shown by the solid line in FIG. −3 ] and the depth Y at which the aluminum impurity concentration matches, a very steep aluminum impurity distribution can be formed. Note that the aluminum impurity concentration at the interface substantially matches the hole concentration X [cm −3 ] of the first p-type ZnTe thin film 11a.

このような急峻なアルミニウム不純物分布が形成できる要因は、深さYを境にして、被処理基板1の表面側はアルミニウム不純物(ドナー)濃度が高いのでn型となり、ZnTe基板10側は正孔濃度が高いp型となっており、この界面にpn接合の拡散電位が生じている。   The reason why such a steep aluminum impurity distribution can be formed is that the surface side of the substrate 1 to be processed is n-type because the aluminum impurity (donor) concentration is high at the depth Y, and the ZnTe substrate 10 side has holes. The concentration is p-type, and a pn junction diffusion potential is generated at this interface.

熱拡散によってZnTe内に導入されるAl原子は、イオンの状態で拡散していると推測され、拡散電位の存在により、アルミニウム不純物の拡散が阻害されるために、この界面を境にして、ZnTe基板10側には拡散しにくくなり、急峻な濃度分布を形成できるものと推測される。   It is presumed that Al atoms introduced into ZnTe by thermal diffusion are diffused in an ionic state, and the presence of a diffusion potential inhibits the diffusion of aluminum impurities. It is estimated that it becomes difficult to diffuse on the substrate 10 side, and a steep concentration distribution can be formed.

なお、発光デバイスなどの電子デバイスを作製する上で、急峻な界面を有する構造を形成することは高性能化に繋がる重要な要素であり、この第2の実施形態における半導体の製造方法は、電子デバイスを高性能化する上できわめて有効な手法であるといえる。   In manufacturing an electronic device such as a light-emitting device, forming a structure having a steep interface is an important element that leads to high performance. The semiconductor manufacturing method in the second embodiment is an electronic device. It can be said that this is an extremely effective technique for improving the performance of devices.

なお、この実施の形態2においては、3層構造(ZnTe基板10を含め)のp型ZnTeからなる被処理基板1を用いて、熱拡散処理工程を行なう例を示したが、この積層数に限られるものではなく、基板1aから表面に向かって正孔濃度が減少する複数の層からなるp型ZnTe薄膜1bであればよく、p型ZnTe薄膜1bに、正孔濃度を希釈化する不純物を表面から熱拡散させることで、急峻な濃度分布を形成することができる。   In the second embodiment, an example in which the thermal diffusion treatment process is performed using the substrate 1 to be processed made of p-type ZnTe having a three-layer structure (including the ZnTe substrate 10) is shown. The p-type ZnTe thin film 1b is not limited and may be any p-type ZnTe thin film 1b composed of a plurality of layers whose hole concentration decreases from the substrate 1a toward the surface. Impurities for diluting the hole concentration are added to the p-type ZnTe thin film 1b. By performing thermal diffusion from the surface, a steep concentration distribution can be formed.

また、n型のZnTe薄膜1bを成膜した被処理基板1に対して、熱拡散処理工程を行なうのであれば、n型ZnTe薄膜1bを基板1aから表面に向かって電子濃度が減少する複数の層とし、n型ZnTe薄膜1bに電子濃度を希釈化する不純物を表面から熱拡散させることで、急峻な濃度分布を形成することができる。   Further, if a thermal diffusion treatment process is performed on the substrate 1 to be processed on which the n-type ZnTe thin film 1b is formed, the n-type ZnTe thin film 1b has a plurality of electron concentrations that decrease from the substrate 1a toward the surface. A steep concentration distribution can be formed by forming a layer and thermally diffusing impurities for diluting the electron concentration from the surface into the n-type ZnTe thin film 1b.

また、この第2の実施形態においては、前述した成膜処理工程及び熱処理工程を行なった被処理基板1に対して熱拡散処理工程を行なっているが、成膜処理工程の後に熱処理工程を兼ねた熱拡散処理工程を行なうことで、半導体の製造工程数を削減できる上に、第1の実施形態及び第2の実施形態と同様の作用効果を奏することができる。   In the second embodiment, the thermal diffusion treatment process is performed on the substrate 1 to which the film formation process and the heat treatment process described above have been performed. The heat treatment process is also performed after the film formation process. By performing the thermal diffusion treatment step, the number of semiconductor manufacturing steps can be reduced, and the same effects as those of the first and second embodiments can be achieved.

なお、熱処理工程を兼ねた熱拡散処理工程とは、第1の実施形態において前述した成膜処理工程における基板1a上に成膜したp型ZnTe薄膜1bを、基板1aから表面に向かって正孔濃度が減少する複数の層とし、第1の実施形態において前述した熱処理工程におけるテルル化亜鉛と反応しない気体を、窒素、水素、ヘリウム又はアルゴンとし、熱処理温度を400〜600℃として、被処理基板1に対して熱処理工程を行なうのであるが、この熱処理工程前に、p型ZnTe薄膜1bの表面にアルミニウムを成膜しておくことで、熱処理工程でアルミニウム不純物がp型ZnTe薄膜1bの表面から熱拡散することとなる。   The thermal diffusion process that also serves as a heat treatment process is a process in which the p-type ZnTe thin film 1b formed on the substrate 1a in the film formation process described in the first embodiment has holes from the substrate 1a toward the surface. A plurality of layers with decreasing concentrations, a gas that does not react with zinc telluride in the heat treatment step described above in the first embodiment is nitrogen, hydrogen, helium, or argon, and a heat treatment temperature is 400 to 600 ° C. 1 is subjected to a heat treatment step. Before this heat treatment step, aluminum is deposited on the surface of the p-type ZnTe thin film 1b, so that aluminum impurities are removed from the surface of the p-type ZnTe thin film 1b in the heat treatment step. Thermal diffusion will occur.

この発明を実施するための第1の実施形態において用いる熱処理装置を示す概略構成図である。It is a schematic block diagram which shows the heat processing apparatus used in 1st Embodiment for implementing this invention. 熱処理時間が一定の熱処理によるZnTe薄膜の電気的特性の変化を示すグラフである。It is a graph which shows the change of the electrical property of the ZnTe thin film by heat processing with fixed heat processing time. 熱処理時間が一定の熱処理によるZnTe薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図である。It is a room temperature photoluminescence characteristic figure which shows the change of the photoluminescence spectrum at room temperature of the ZnTe thin film by heat processing with fixed heat processing time. 熱処理温度が一定の熱処理によるZnTe薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図である。It is a room temperature photoluminescence characteristic figure which shows the change of the photoluminescence spectrum in the room temperature of the ZnTe thin film by heat processing with constant heat processing temperature. 熱処理温度が一定の熱処理によるZnTe薄膜の4.2Kでのフォトルミネッセンススペクトルの変化を示すフォトルミネッセンス特性図である。It is a photoluminescence characteristic figure which shows the change of the photoluminescence spectrum in 4.2K of the ZnTe thin film by heat processing with constant heat processing temperature. 図5に示す特性図のうち波長域520〜540nmを拡大した特性図である。It is the characteristic view which expanded wavelength range 520-540 nm among the characteristic views shown in FIG. この発明を実施するための第2の実施形態において半導体の積層構造を説明するための断面図である。It is sectional drawing for demonstrating the laminated structure of a semiconductor in 2nd Embodiment for implementing this invention. この発明を実施するための第2の実施形態における半導体のアルミニウム不純物の濃度分布を示すグラフである。It is a graph which shows concentration distribution of the aluminum impurity of the semiconductor in 2nd Embodiment for implementing this invention.

符号の説明Explanation of symbols

1 被処理基板
1a 基板
1b ZnTe薄膜
2 熱処理装置
3 処理室
4 電気炉
5 ガス導入口
6 排気口
10 ZnTe基板
11a 第1のp型ZnTe薄膜
11b 第2のp型ZnTe薄膜


1 Substrate
1a substrate
1b ZnTe thin film
2 Heat treatment equipment
3 treatment room
4 Electric furnace
5 Gas inlet
6 Exhaust port 10 ZnTe substrate 11a First p-type ZnTe thin film 11b Second p-type ZnTe thin film


Claims (3)

燐をドープした型のテルル化亜鉛を有機金属気相成長法により基板上に成膜する成膜処理工程と、
前記p型のテルル化亜鉛を成膜した基板を、当該p型のテルル化亜鉛と反応しない気体の雰囲気中において、アニールする熱処理工程と、
を備え
前記成膜処理工程における基板上に成膜したp型のテルル化亜鉛薄膜は、当該基板から表面に向かって正孔濃度が減少する複数の層からなり、
前記p型のテルル化亜鉛薄膜に、前記正孔濃度を希釈化する不純物を表面から熱拡散させる熱拡散処理工程と、を備えたことを特徴とする半導体の製造方法。
A film forming process for forming phosphorus-doped p- type zinc telluride on a substrate by metal organic vapor phase epitaxy ;
The substrate was deposited a zinc telluride of the p-type, in an atmosphere of a gas which does not react with the zinc telluride of the p-type, a heat treatment step of annealing,
Equipped with a,
The p-type zinc telluride thin film formed on the substrate in the film forming process step is composed of a plurality of layers in which the hole concentration decreases from the substrate toward the surface,
And a thermal diffusion treatment step of thermally diffusing the impurity for diluting the hole concentration from the surface of the p-type zinc telluride thin film .
前記請求項1に記載の半導体の製造方法において、
前記熱処理工程における熱処理温度が、前記成膜処理工程における成膜温度以下とすることを特徴とする半導体の製造方法。
In the semiconductor manufacturing method according to claim 1,
A method for manufacturing a semiconductor, wherein a heat treatment temperature in the heat treatment step is equal to or lower than a film formation temperature in the film formation step.
前記請求項1又は2に記載の半導体の製造方法において、  In the manufacturing method of the semiconductor according to claim 1 or 2,
前記不純物はアルミニウムであることを特徴とする半導体の製造方法。  A method for manufacturing a semiconductor, wherein the impurity is aluminum.
JP2006222455A 2006-08-17 2006-08-17 Semiconductor manufacturing method Active JP4992080B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006222455A JP4992080B2 (en) 2006-08-17 2006-08-17 Semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222455A JP4992080B2 (en) 2006-08-17 2006-08-17 Semiconductor manufacturing method

Publications (2)

Publication Number Publication Date
JP2008047731A JP2008047731A (en) 2008-02-28
JP4992080B2 true JP4992080B2 (en) 2012-08-08

Family

ID=39181163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222455A Active JP4992080B2 (en) 2006-08-17 2006-08-17 Semiconductor manufacturing method

Country Status (1)

Country Link
JP (1) JP4992080B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101673B2 (en) * 1993-03-12 1995-11-01 日本電気株式会社 Method for manufacturing p-type ZnTe
JPH0786697A (en) * 1993-09-16 1995-03-31 Sony Corp Light-emitting device
JPH10326944A (en) * 1997-03-28 1998-12-08 Sony Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JP2008047731A (en) 2008-02-28

Similar Documents

Publication Publication Date Title
EP2017884A2 (en) Buried contact devices for nitride-based films and manufacture thereof
TWI244223B (en) III-nitride optoelectronic device structure with high al AlGaN diffusion barrier
JP6290782B2 (en) Process for high pressure nitrogen annealing of metal nitrides
JP2016072629A (en) METHOD OF ACTIVATING DOPANT IN GaN-BASED SEMICONDUCTOR LAYER
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
JP4992080B2 (en) Semiconductor manufacturing method
JP2005536882A (en) MBE growth of semiconductor layer structure
JP2001156003A (en) Method of manufacturing p-type gallium nitride semiconductor, and light-emitting element using p-type gallium nitride semiconductor
JP2006019648A (en) Iron-silicide light emitting element and its manufacturing method
WO2022177761A1 (en) Indium-gallium-nitride light emitting diodes with increased quantum efficiency
JP3625686B2 (en) Compound semiconductor epitaxial wafer, method for manufacturing the same, and light emitting diode manufactured using the same
JP2004363401A (en) Method for manufacturing semiconductor device
JP4137223B2 (en) Method for producing compound semiconductor
US8470697B2 (en) Method of forming p-type compound semiconductor layer
US9698310B2 (en) Method for producing a semiconductor device
JPH05206519A (en) Growing method for gallium nitride compound semiconductor
JP3026102B2 (en) Gallium nitride based compound semiconductor light emitting device
JP5076236B2 (en) Semiconductor device and manufacturing method thereof
JPWO2014136416A1 (en) Semiconductor device manufacturing method and III-V semiconductor crystal growth method
JP4285337B2 (en) Method for producing gallium nitride compound semiconductor wafer
JP4293061B2 (en) Gallium nitride compound semiconductor wafer
JP3884717B2 (en) Method for producing gallium nitride compound semiconductor
KR20150133622A (en) Light emitting device and method of fabricating the same
JP4963301B2 (en) Manufacturing method of nitride semiconductor light emitting device
CN118053738A (en) Preparation method of gallium oxide epitaxial wafer and silicon carbide-based gallium oxide epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150