JP5076236B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5076236B2 JP5076236B2 JP2007256110A JP2007256110A JP5076236B2 JP 5076236 B2 JP5076236 B2 JP 5076236B2 JP 2007256110 A JP2007256110 A JP 2007256110A JP 2007256110 A JP2007256110 A JP 2007256110A JP 5076236 B2 JP5076236 B2 JP 5076236B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- zinc telluride
- type zinc
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
この発明は、発光ダイオード（ＬＥＤ：Light Emitting Diode）やレーザーダイオード（ＬＤ：laser diode）などの光電変換機能素子に使用できる半導体装置及びその製造方法に関し、特に、緑色発光の光電変換機能素子の半導体材料となるテルル化亜鉛（ＺｎＴｅ）薄膜を基板上に形成した半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device that can be used for a photoelectric conversion functional element such as a light emitting diode (LED) or a laser diode (LD), and a manufacturing method thereof, and more particularly, a semiconductor of a green light emitting photoelectric conversion functional element. The present invention relates to a semiconductor device in which a zinc telluride (ZnTe) thin film as a material is formed on a substrate and a manufacturing method thereof.
従来の発光ダイオードにおいては、図１８（ａ）に示すように、緑色から黄色までの波長領域（波長λ＝５００ｎｍ〜６００ｎｍ）における発光効率（パワー効率）が、他の波長領域と比較して劣っている。特に、純緑色（波長λ＝５５０ｎｍ）における発光効率は、０．１％程度と非常に低い。図１８（ａ）は各半導体材料により作製した発光ダイオードのピーク発光波長と発光効率との関係を示したグラフである。 In the conventional light emitting diode, as shown in FIG. 18A, the light emission efficiency (power efficiency) in the wavelength region from green to yellow (wavelength λ = 500 nm to 600 nm) is inferior to that in other wavelength regions. ing. In particular, the luminous efficiency in pure green (wavelength λ = 550 nm) is as low as about 0.1%. FIG. 18A is a graph showing the relationship between the peak light emission wavelength and the light emission efficiency of a light emitting diode made of each semiconductor material.
このため、緑色の発光ダイオードを実現するために、赤色側の発光ダイオードの半導体材料として用いられているガリウムリン（ＧａＰ）や、青色側の発光ダイオードの半導体材料として用いられているガリウムインジウムナイトライド（ＧａＩｎＮ）を利用する試みがある。 Therefore, in order to realize a green light-emitting diode, gallium phosphide (GaP) used as a semiconductor material for a red-side light-emitting diode, or gallium indium nitride used as a semiconductor material for a blue-side light-emitting diode. There are attempts to use (GaInN).
しかしながら、ＧａＰは、間接遷移型半導体であるために、非常に弱い発光となり、発光効率を上げることには限界がある。
また、ＧａＩｎＮ（正確には、Ｇａ1-xＩｎxＮ（ｘ＞０．１））を用いる場合には、ＧａＩｎＮ全体に対するインジウム（Ｉｎ）の添加量の割合を増加するほど、ＧａＩｎＮのバンドギャップが小さくなり、ピーク発光波長が純緑色の波長に近づくのであるが、以下のような問題点がある。
However, since GaP is an indirect transition semiconductor, it emits very weak light, and there is a limit to increasing the light emission efficiency.
Further, in the case of using GaInN (exactly Ga 1-x In x N (x> 0.1)), the band gap of GaInN increases as the ratio of the amount of indium (In) added to the entire GaInN increases. The peak emission wavelength approaches the wavelength of pure green, but there are the following problems.
ＧａＩｎＮは窒素化合物であり、バルク結晶成長は極めて困難であるため、ガリウムインジウムナイトライド（ＧａＩｎＮ）自体の基板がないうえに、ガリウムナイトライド（ＧａＮ）やインジウムナイトライド（ＩｎＮ）の基板は容易に作製できない。このため、通常は、サファイア（α−Ａｌ2Ｏ3）基板上にＧａＩｎＮの結晶を成長させるのであるが、α−Ａｌ2Ｏ3とＧａＩｎＮとは格子定数が異なり、ＧａＩｎＮ全体に対するインジウムの添加量の割合を増加するほど、格子定数の不整合率が大きくなるために、ＧａＩｎＮ成長層内に結晶欠陥が多数生じることになる。また、α−Ａｌ2Ｏ3（０００１）基板上にＧａＩｎＮ発光ダイオードを作製した場合に、基板との格子定数差による応力で生じた格子歪により、結晶内部にピエゾ電界が発生し、電子と正孔の波動関数が空間的に分離されるため発光再結合確率が低下するという問題点もある。 Since GaInN is a nitrogen compound and bulk crystal growth is extremely difficult, there is no substrate for gallium indium nitride (GaInN) itself, and a substrate for gallium nitride (GaN) or indium nitride (InN) is easy. It cannot be made. For this reason, normally, a GaInN crystal is grown on a sapphire (α-Al 2 O 3 ) substrate, but α-Al 2 O 3 and GaInN have different lattice constants, and the amount of indium added to the entire GaInN As the ratio is increased, the lattice constant mismatch rate is increased, so that many crystal defects are generated in the GaInN growth layer. In addition, when a GaInN light-emitting diode is fabricated on an α-Al 2 O 3 (0001) substrate, a piezoelectric field is generated inside the crystal due to lattice strain caused by stress due to a lattice constant difference from the substrate, and positive and negative electrons are generated. There is also a problem that the light emission recombination probability decreases because the wave functions of the holes are spatially separated.
これに対して、直接遷移型半導体であり、室温でのバンドギャップが２．２６ｅＶ（波長にして約５５０ｎｍ）である、ＺｎＴｅを、緑色の発光ダイオードの半導体材料として用いる試みもある。このＺｎＴｅは、図１８（ｂ）に示すように、ＧａＰ及びＧａＩｎＮと比較して、緑色発光ダイオードの作製に用いる半導体材料として適しており、高輝度な純緑色の発光ダイオードの作製に用いる半導体材料として期待されている。図１８（ｂ）は市販の緑色発光ダイオードの作製に用いられている半導体材料（ＧａＰ，ＧａＩｎＮ）と緑色発光ダイオードの作製に用いるＺｎＴｅとを比較した表である。 On the other hand, there is an attempt to use ZnTe, which is a direct transition type semiconductor and has a band gap at room temperature of 2.26 eV (wavelength of about 550 nm) as a semiconductor material for a green light-emitting diode. As shown in FIG. 18B, this ZnTe is more suitable as a semiconductor material used for manufacturing a green light emitting diode than GaP and GaInN, and is a semiconductor material used for manufacturing a high-brightness pure green light emitting diode. As expected. FIG. 18B is a table comparing a semiconductor material (GaP, GaInN) used for manufacturing a commercially available green light emitting diode and ZnTe used for manufacturing the green light emitting diode.
例えば、従来のｐ型ＺｎＴｅの製造方法は、有機金属気相成長法を用い、ドーピングガスとしてフォスフィン（ＰＨ3）あるいはターシャルブチルフォスフィン（ＴＢＰ：ｔ−Ｃ4Ｈ9ＰＨ2）など、燐を構成元素として含む水素化物あるいは有機金属を用いる。反応管にＧａＡｓ基板を入れ、表面をクリーニングした後、ジメチル亜鉛（ＤＭＺｎ）とジエチルテルル（ＤＥＴｅ）のバブラーをバブリングし、ドーピングソースＰＨ3を供給して成長する（例えば、特許文献１参照）。
従来のｐ型ＺｎＴｅの製造方法は、ガリウム砒素（ＧａＡｓ）基板上に、ｐ型ＺｎＴｅの成長膜を得るものであり、このｐ型ＺｎＴｅを用いて発光素子を作製した場合には、ＺｎＴｅのｐｎ接合部付近で電子と正孔とが再結合して５５０ｎｍをピーク発光波長とする光を放出する。これに対し、ＧａＡｓの室温でのバンドギャップ（１．４３ｅＶ）が、ＺｎＴｅの室温でのバンドギャップ（２．２６ｅＶ）と比較して小さいために、５５０ｎｍの純緑色光に対してＧａＡｓ基板は透明な基板ではなく、ｐｎ接合部付近で放出した光の一部である５５０ｎｍの純緑色光が、ＧａＡｓ基板を通過する間に吸収され、緑色光の発光効率を低下させるという問題点があった。 A conventional method for producing p-type ZnTe is to obtain a growth film of p-type ZnTe on a gallium arsenide (GaAs) substrate. When a light-emitting element is produced using this p-type ZnTe, the pn of ZnTe is used. In the vicinity of the junction, electrons and holes are recombined to emit light having a peak emission wavelength of 550 nm. On the other hand, since the band gap (1.43 eV) of GaAs at room temperature is smaller than the band gap (2.26 eV) of ZnTe at room temperature, the GaAs substrate is transparent to pure green light of 550 nm. There is a problem in that pure green light of 550 nm, which is a part of the light emitted in the vicinity of the pn junction, is absorbed while passing through the GaAs substrate, and the light emission efficiency of green light is reduced.
同様に、ｐ型ＺｎＴｅ基板上にＺｎＴｅのｐｎ接合を形成し発光素子を作製した場合であっても、放出される光のエネルギーは、基板材料のバンドギャップエネルギーと等しいために、基板を通過する過程で光が吸収され、外部に放出される光が弱くなる。つまり、効率が低くなるという問題点があった。 Similarly, even when a light emitting element is manufactured by forming a ZnTe pn junction on a p-type ZnTe substrate, the energy of the emitted light is equal to the band gap energy of the substrate material, and thus passes through the substrate. In the process, light is absorbed and light emitted to the outside is weakened. That is, there is a problem that efficiency is lowered.
この発明は、上述のような課題を解決するためになされたもので、基板上にＺｎＴｅを成膜した半導体装置において、緑色光の発光効率が高い光電変換機能素子に使用できる半導体装置及びその製造方法を提供するものである。 The present invention has been made to solve the above-described problems. In a semiconductor device in which ZnTe is formed on a substrate, the semiconductor device can be used for a photoelectric conversion functional element having high emission efficiency of green light, and its manufacture. A method is provided.
この発明に係る半導体装置においては、テルル化亜鉛の室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、当該テルル化亜鉛の結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料のｐ型半導体からなる基板と、前記基板上に積層したｐ型テルル化亜鉛からなるｐ型テルル化亜鉛薄膜層と、前記ｐ型テルル化亜鉛薄膜層上に積層したｎ型テルル化亜鉛からなるｎ型テルル化亜鉛薄膜層と、を備えているものである。 In the semiconductor device according to the present invention, the band gap is larger than 2.26 eV, which is the band gap of zinc telluride at room temperature, and has the same crystal structure as the zinc blende structure which is the crystal structure of zinc telluride. A substrate made of a p-type semiconductor of material, a p-type zinc telluride thin film layer made of p-type zinc telluride laminated on the substrate, and an n-type zinc telluride laminated on the p-type zinc telluride thin film layer. And an n-type zinc telluride thin film layer.
また、この発明に係る半導体装置においては、テルル化亜鉛の室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、当該テルル化亜鉛の結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料からなる基板と、前記基板上に積層したｐ型テルル化亜鉛からなるｐ型テルル化亜鉛薄膜層と、前記ｐ型テルル化亜鉛薄膜層上に積層したｎ型テルル化亜鉛からなるｎ型テルル化亜鉛薄膜層と、備え、前記基板は、前記ｐ型テルル化亜鉛薄膜層側の表面上に前記基板と同一の材料からなる薄膜が成膜されているものである。
また、この発明に係る半導体装置においては、必要に応じて、前記基板は、テルル化亜鉛マグネシウムからなる。
In the semiconductor device according to the present invention, the zinc telluride has a band gap larger than 2.26 eV which is the band gap at room temperature, and the same crystal structure as the zinc blende structure which is the crystal structure of the zinc telluride A substrate made of a material, a p-type zinc telluride thin film layer made of p-type zinc telluride laminated on the substrate, and an n-type zinc telluride laminated on the p-type zinc telluride thin film layer. A thin film made of the same material as the substrate is formed on the surface of the p-type zinc telluride thin film layer side.
In the semiconductor device according to the present invention, the substrate is made of zinc magnesium telluride as required.
さらに、この発明に係る半導体装置においては、必要に応じて、前記基板は、ｐ型テルル化亜鉛マグネシウムからなり、前記薄膜は、有機金属気相成長法による成長時に燐（Ｐ）を構成元素として含むドーパントを供給して成膜するものである。
また、この発明に係る半導体装置においては、必要に応じて、前記基板は、（００４）面におけるＸ線ロッキングカーブの半値幅が１００秒以下である。
Further, in the semiconductor device according to this invention, if necessary, the substrate is made of p-type zinc telluride magnesium, the thin film is an element phosphorus (P) during the growth by metal organic chemical vapor deposition method As a film, a dopant is added to form a film.
In the semiconductor device according to the present invention, the half width of the X-ray rocking curve on the (004) plane is 100 seconds or less as necessary.
さらに、この発明に係る半導体装置においては、必要に応じて、前記ｐ型テルル化亜鉛薄膜層は、表面の二乗平均粗さが１００ｎｍ以下である。
また、この発明に係る半導体装置においては、必要に応じて、前記ｐ型テルル化亜鉛薄膜層は、膜厚が１．１μｍ以下である。
Furthermore, in the semiconductor device according to the present invention, if necessary, the p-type zinc telluride thin film layer has a surface mean square roughness of 100 nm or less.
In the semiconductor device according to the present invention, if necessary, the p-type zinc telluride thin film layer has a thickness of 1.1 μm or less.
また、この発明に係る半導体装置の製造方法においては、原料物質を亜鉛、テルル、マグネシウム及び燐として、垂直ブリッジマン法により成長したバルク結晶から基板を作製する第１の工程と、前記第１の工程により作製した基板上に、原料物質をジメチル亜鉛、ジエチルテルル及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛を成長させる第２の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜上に、アルミニウムを真空蒸着させる第３の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜に対して、前記第３の工程により真空蒸着させたアルミニウムを熱拡散してｎ型テルル化亜鉛を形成する第４の工程と、を備える。 In the method of manufacturing a semiconductor device according to the present invention, a first step of manufacturing a substrate from a bulk crystal grown by a vertical Bridgman method using zinc, tellurium, magnesium and phosphorus as source materials, A second step of growing p-type zinc telluride by metalorganic vapor phase epitaxy using dimethylzinc, diethyltellurium and trisdimethylaminophosphorus as raw materials on the substrate prepared by the steps; A third step of vacuum-depositing aluminum on the grown p-type zinc telluride thin film and a p-type zinc telluride thin film grown by the second step are vacuum-deposited by the third step. A fourth step of thermally diffusing the formed aluminum to form n-type zinc telluride.
さらに、この発明に係る半導体装置の製造方法においては、ｐ型テルル化亜鉛マグネシウム基板上に、原料物質をジメチル亜鉛、ジエチルテルル）、ビスメチルシクロペンタジエニルマグネシウム及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛マグネシウムを成長させる第１の工程と、前記第１の工程により成長させたｐ型テルル化亜鉛マグネシウム薄膜上に、原料物質をジメチル亜鉛、ジエチルテルル及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛を成長させる第２の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜上に、アルミニウムを真空蒸着させる第３の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜に対して、前記第３の工程により真空蒸着させたアルミニウムを熱拡散してｎ型テルル化亜鉛を形成する第４の工程と、を備える。 Furthermore, in the method for manufacturing a semiconductor device according to the present invention, the source materials are dimethylzinc and diethyltellurium, bismethylcyclopentadienylmagnesium and trisdimethylaminophosphorus on the p-type zinc magnesium telluride substrate. A first step of growing p-type zinc magnesium telluride by vapor deposition and a source material on the p-type zinc magnesium telluride thin film grown by the first step are dimethyl zinc, diethyl tellurium and trisdimethyl. A second step of growing p-type zinc telluride as an amino phosphorus by metalorganic vapor phase epitaxy, and a third step of vacuum-depositing aluminum on the p-type zinc telluride thin film grown by the second step. And the third step for the p-type zinc telluride thin film grown by the second step. Comprising a fourth step of forming a n-type zinc telluride aluminum which has more vacuum deposited by thermal diffusion, the.
この発明に係る半導体装置においては、テルル化亜鉛の室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、当該テルル化亜鉛の結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料のｐ型半導体からなる基板と、前記基板上に積層したｐ型テルル化亜鉛からなるｐ型テルル化亜鉛薄膜層と、前記ｐ型テルル化亜鉛薄膜層上に積層したｎ型テルル化亜鉛からなるｎ型テルル化亜鉛薄膜層と、を備えていることにより、５５０ｎｍの純緑色光に対して基板は透明であり、ｐｎ接合部付近で放出した光の一部である５５０ｎｍの純緑色光が、基板を通過する間に吸収されることがなく、緑色光の発光効率が高い光電変換機能素子に使用できる。また、基板又は基板上に成膜された薄膜とｐ型テルル化亜鉛薄膜層との界面に形成させるポテンシャルバリアによりキャリアを閉じ込め、発光再結合の効率を向上させることができる。 In the semiconductor device according to the present invention, the band gap is larger than 2.26 eV, which is the band gap of zinc telluride at room temperature, and has the same crystal structure as the zinc blende structure which is the crystal structure of zinc telluride. A substrate made of a p-type semiconductor of material, a p-type zinc telluride thin film layer made of p-type zinc telluride laminated on the substrate, and an n-type zinc telluride laminated on the p-type zinc telluride thin film layer. The n-type zinc telluride thin film layer is transparent to 550 nm pure green light, and 550 nm pure green light, which is part of the light emitted near the pn junction, It is not absorbed while passing through the substrate, and can be used for a photoelectric conversion functional element having high emission efficiency of green light. Further, carriers can be confined by the potential barrier formed at the interface between the substrate or the thin film formed on the substrate and the p-type zinc telluride thin film layer, and the efficiency of light emission recombination can be improved.
また、この発明に係る半導体装置においては、テルル化亜鉛の室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、当該テルル化亜鉛の結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料からなる基板と、前記基板上に積層したｐ型テルル化亜鉛からなるｐ型テルル化亜鉛薄膜層と、前記ｐ型テルル化亜鉛薄膜層上に積層したｎ型テルル化亜鉛からなるｎ型テルル化亜鉛薄膜層と、備え、前記基板は、前記ｐ型テルル化亜鉛薄膜層側の表面上に前記基板と同一の材料からなる薄膜が成膜されていることにより、基板の表面に、機械研磨によるダメージや表面汚染物が残留している場合であっても、基板上に成膜された薄膜とｐ型テルル化亜鉛薄膜層によって、所望の界面を得ることができる。 In the semiconductor device according to the present invention, the zinc telluride has a band gap larger than 2.26 eV which is the band gap at room temperature, and the same crystal structure as the zinc blende structure which is the crystal structure of the zinc telluride A substrate made of a material, a p-type zinc telluride thin film layer made of p-type zinc telluride laminated on the substrate, and an n-type zinc telluride laminated on the p-type zinc telluride thin film layer. A thin film made of the same material as the substrate is formed on the surface of the p-type zinc telluride thin film layer side. Even if mechanical polishing damage or surface contaminants remain, a desired interface can be obtained by the thin film formed on the substrate and the p-type zinc telluride thin film layer.
また、この発明に係る半導体装置においては、必要に応じて、前記基板は、テルル化亜鉛マグネシウムからなることにより、基板を特定している。
In the semiconductor device according to the present invention, if necessary, the substrate is made of zinc magnesium telluride to identify the substrate .
また、この発明に係る半導体装置においては、必要に応じて、前記基板は、ｐ型テルル化亜鉛マグネシウムからなり、前記薄膜は、有機金属気相成長法による成長時に燐を構成元素として含むドーパントを供給して成膜することにより、所望のキャリア濃度を有するｐ型半導体を形成することができる。 In the semiconductor device according to the present invention, if necessary, the substrate is made of p-type zinc magnesium telluride, and the thin film contains a dopant containing phosphorus as a constituent element during growth by metal organic vapor phase epitaxy. By supplying and forming a film, a p-type semiconductor having a desired carrier concentration can be formed.
また、この発明に係る半導体装置においては、必要に応じて、前記基板は、（００４）面におけるＸ線ロッキングカーブの半値幅が１００秒以下であることにより、光電変換機能素子の発光強度を顕著に向上させることができる。 In the semiconductor device according to the present invention, if necessary, the substrate has a light emission intensity of the photoelectric conversion functional element that is not more than 100 seconds at a half value width of the X-ray rocking curve on the (004) plane. Can be improved.
さらに、この発明に係る半導体装置においては、必要に応じて、前記ｐ型テルル化亜鉛薄膜層は、表面の二乗平均粗さが１００ｎｍ以下であることにより、光電変換機能素子の発光強度を顕著に向上させることができる。 Furthermore, in the semiconductor device according to the present invention, if necessary, the p-type zinc telluride thin film layer has a surface mean square roughness of 100 nm or less, thereby significantly increasing the light emission intensity of the photoelectric conversion functional element. Can be improved.
また、この発明に係る半導体装置においては、必要に応じて、前記ｐ型テルル化亜鉛薄膜層は、膜厚が１．１μｍ以下であることにより、ＺｎＴｅに起因する自己吸収効果を格段に抑制させることができる。 Moreover, in the semiconductor device according to the present invention, if necessary, the p-type zinc telluride thin film layer has a film thickness of 1.1 μm or less, thereby significantly suppressing the self-absorption effect due to ZnTe. be able to.
また、この発明に係る半導体装置の製造方法においては、原料物質を亜鉛、テルル、マグネシウム及び燐として、垂直ブリッジマン法により成長したバルク結晶から基板を作製する第１の工程と、前記第１の工程により作製した基板上に、原料物質をジメチル亜鉛、ジエチルテルル及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛を成長させる第２の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜上に、アルミニウムを真空蒸着させる第３の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜に対して、前記第３の工程により真空蒸着させたアルミニウムを熱拡散してｎ型テルル化亜鉛を形成する第４の工程と、を備えることにより、５５０ｎｍの純緑色光に対して基板が透明であり、ｐｎ接合部付近で放出した光の一部である５５０ｎｍの純緑色光が、基板を通過する間に吸収されることがなく、緑色光の発光効率が高い光電変換機能素子に使用できる半導体装置を製造することができる。 In the method of manufacturing a semiconductor device according to the present invention, a first step of manufacturing a substrate from a bulk crystal grown by a vertical Bridgman method using zinc, tellurium, magnesium and phosphorus as source materials, A second step of growing p-type zinc telluride by metalorganic vapor phase epitaxy using dimethylzinc, diethyltellurium and trisdimethylaminophosphorus as raw materials on the substrate prepared by the steps; A third step of vacuum-depositing aluminum on the grown p-type zinc telluride thin film and a p-type zinc telluride thin film grown by the second step are vacuum-deposited by the third step. And a fourth step of forming n-type zinc telluride by thermally diffusing the aluminized aluminum, whereby the substrate is transparent to 550 nm pure green light A semiconductor that can be used for a photoelectric conversion function element with high emission efficiency of green light, in which pure green light of 550 nm, which is part of light emitted near the pn junction, is not absorbed while passing through the substrate. The device can be manufactured.
また、この発明に係る半導体装置の製造方法においては、ｐ型テルル化亜鉛マグネシウム基板上に、原料物質をジメチル亜鉛、ジエチルテルル、ビスメチルシクロペンタジエニルマグネシウム及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛マグネシウムを成長させる第１の工程と、前記第１の工程により成長させたｐ型テルル化亜鉛マグネシウム薄膜上に、原料物質をジメチル亜鉛）、ジエチルテルル及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛を成長させる第２の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜上に、アルミニウムを真空蒸着させる第３の工程と、前記第２の工程により成長させたｐ型テルル化亜鉛薄膜に対して、前記第３の工程により真空蒸着させたアルミニウムを熱拡散してｎ型テルル化亜鉛を形成する第４の工程と、を備えることにより、５５０ｎｍの純緑色光に対して基板が透明であり、ｐｎ接合部付近で放出した光の一部である５５０ｎｍの純緑色光が、基板を通過する間に吸収されることがなく、緑色光の発光効率が高い光電変換機能素子に使用できる半導体装置を製造することができると共に、基板の表面に、機械研磨によるダメージや表面汚染物が残留している場合であっても、ｐ型テルル化亜鉛マグネシウム薄膜とｐ型テルル化亜鉛薄膜とによって、所望の界面を有する半導体装置を製造することができる。 In the method of manufacturing a semiconductor device according to the present invention, an organic metal gas is formed on a p-type zinc magnesium telluride substrate using dimethylzinc, diethyltellurium, bismethylcyclopentadienylmagnesium and trisdimethylaminophosphorus as source materials. A first step of growing p-type zinc magnesium telluride by a phase growth method, and a source material is dimethyl zinc on the p-type zinc magnesium telluride thin film grown by the first step), diethyl tellurium and trisdimethyl A second step of growing p-type zinc telluride as an amino phosphorus by metalorganic vapor phase epitaxy, and a third step of vacuum-depositing aluminum on the p-type zinc telluride thin film grown by the second step. And the third step for the p-type zinc telluride thin film grown by the second step. And a fourth step of forming n-type zinc telluride by thermal diffusion of vacuum-deposited aluminum, whereby the substrate is transparent to pure green light of 550 nm and emitted near the pn junction. 550 nm pure green light, which is a part of the emitted light, is not absorbed while passing through the substrate, and a semiconductor device that can be used for a photoelectric conversion functional element with high emission efficiency of green light can be manufactured. A semiconductor device having a desired interface is formed by a p-type zinc telluride magnesium thin film and a p-type zinc telluride thin film even if damage or surface contamination due to mechanical polishing remains on the surface of the substrate. Can be manufactured.
（本発明の第１の実施形態）
図１（ａ）はこの発明を実施するための第１の実施形態における半導体装置の断面図、図１（ｂ）はｐ−ＺｎＭｇＴｅとｐ−ＺｎＴｅとの界面に形成させるポテンシャルバリアによるキャリアの閉じ込め効果を説明するための説明図、図２は図１（ａ）に示す半導体装置の製造方法を説明するための説明図、図３（ａ）はＺｎＭｇＴｅ結晶のＳＥＭ像を示す説明図、図３（ｂ）はＺｎＭｇＴｅ結晶のＣＬ像を示す説明図、図４はＺｎＭｇＴｅ結晶の（００４）面におけるＸＲＣを示すグラフ、図５はＺｎＭｇＴｅ結晶の（００４）面におけるＸＲＣとＬＥＤの発光強度との関係を示すグラフ、図６はｐ−ＺｎＴｅ薄膜の４ＫにおけるＰＬスペクトルを示すフォトルミネッセンス特性図、図７（ａ）は基板温度とｐ−ＺｎＴｅ薄膜の成長速度との関係を示すグラフ、図７（ｂ）は基板温度とｐ−ＺｎＴｅ薄膜表面の二乗平均粗さとの関係を示すグラフ、図８はｐ−ＺｎＴｅ薄膜表面の二乗平均粗さとＬＥＤの発光強度との関係を示すグラフ、図９は熱処理前後におけるＴＤＭＡＰの供給量とＰ−ＺｎＴｅ薄膜の電気的特性との関係を示すグラフ、図１０は熱処理時間が一定の熱処理によるＺｎＴｅ薄膜の室温でのフォトルミネッセンススペクトルの変化を示す室温フォトルミネッセンス特性図、図１１は図１（ａ）に示す半導体装置の製造方法の熱拡散処理におけるＡｌ濃度−拡散深さの特性図、図１２は拡散制御層を有しない半導体装置の製造方法の熱拡散処理におけるＡｌ濃度−拡散深さの特性図、図１３はＬＥＤのＳＥＭ及びＥＢＩＣ像を示す説明図、図１４は室温におけるＬＥＤのＥＬスペクトルを示すエレクトロルミネッセンス特性図である。
(First embodiment of the present invention)
FIG. 1A is a cross-sectional view of a semiconductor device according to the first embodiment for carrying out the present invention, and FIG. 1B is a diagram showing a carrier confinement by a potential barrier formed at the interface between p-ZnMgTe and p-ZnTe. FIG. 2 is an explanatory diagram for explaining the effect, FIG. 2 is an explanatory diagram for explaining a method of manufacturing the semiconductor device shown in FIG. 1A, FIG. 3A is an explanatory diagram showing an SEM image of a ZnMgTe crystal, and FIG. (B) is an explanatory view showing a CL image of a ZnMgTe crystal, FIG. 4 is a graph showing XRC in the (004) plane of the ZnMgTe crystal, and FIG. 5 is a relationship between XRC in the (004) plane of the ZnMgTe crystal and the emission intensity of the LED. FIG. 6 is a photoluminescence characteristic diagram showing the PL spectrum at 4K of the p-ZnTe thin film, and FIG. 7A shows the substrate temperature and the growth rate of the p-ZnTe thin film. FIG. 7B is a graph showing the relationship between the substrate temperature and the root mean square roughness of the p-ZnTe thin film surface, and FIG. 8 is the relationship between the root mean square roughness of the p-ZnTe thin film surface and the light emission intensity of the LED. FIG. 9 is a graph showing the relationship between the supply amount of TDMAP before and after heat treatment and the electrical characteristics of the P-ZnTe thin film, and FIG. 10 is a graph showing the photoluminescence spectrum at room temperature of the ZnTe thin film by heat treatment with a constant heat treatment time. FIG. 11 is a characteristic diagram of Al concentration-diffusion depth in the thermal diffusion process of the semiconductor device manufacturing method shown in FIG. 1A, and FIG. 12 is a semiconductor device having no diffusion control layer. FIG. 13 is an explanatory diagram showing SEM and EBIC images of an LED, and FIG. 14 is a graph showing the L at room temperature. It is a electroluminescence characteristic diagram showing the EL spectrum of D.
図１及び図２において、半導体装置１０は、基板１ａ上に積層したｐ型テルル化亜鉛（ｐ−ＺｎＴｅ）からなるｐ−ＺｎＴｅ薄膜２ａと、ｐ−ＺｎＴｅ薄膜２ａ上に積層したｎ型テルル化亜鉛（ｎ−ＺｎＴｅ）からなるｎ−ＺｎＴｅ薄膜２ｂとを少なくとも備えている。また、半導体装置１０は、ｎ−ＺｎＴｅ薄膜２ｂ上に積層したｎ型電極４ａと、基板１ａに対してｎ型電極４ａと対向するように基板１ａに積層したｐ型電極５ａとを備えることで、光電変換機能素子を構成することができる。なお、この第１の実施形態においては、ｎ−ＺｎＴｅ薄膜２ｂ（ｐ−ＺｎＴｅ薄膜２）とｎ型電極４ａ（Ａｌ薄膜４）との中間に、拡散されるＡｌ薄膜４のアルミニウム（Ａｌ）の拡散係数がＺｎＴｅ中に比べて小さい物質からなる拡散制御層３（例えば、ｐ−ＺｎＴｅ薄膜２のＺｎ及びＴｅ並びにＡｌ薄膜４のＡｌを酸化させた酸化膜）を積層した構造を示している。 1 and 2, the semiconductor device 10 includes a p-ZnTe thin film 2a made of p-type zinc telluride (p-ZnTe) laminated on a substrate 1a and an n-type tellurium laminated on the p-ZnTe thin film 2a. And an n-ZnTe thin film 2b made of zinc (n-ZnTe). Further, the semiconductor device 10 includes an n-type electrode 4a laminated on the n-ZnTe thin film 2b and a p-type electrode 5a laminated on the substrate 1a so as to face the n-type electrode 4a with respect to the substrate 1a. A photoelectric conversion functional element can be configured. In the first embodiment, aluminum (Al) of the Al thin film 4 to be diffused is interposed between the n-ZnTe thin film 2b (p-ZnTe thin film 2) and the n-type electrode 4a (Al thin film 4). A structure in which a diffusion control layer 3 (for example, an oxide film obtained by oxidizing Zn and Te of the p-ZnTe thin film 2 and Al of the Al thin film 4) made of a material having a smaller diffusion coefficient than that of ZnTe is shown.
基板１ａは、垂直ブリッジマン法、水平ブリッジマン法、ゾーンレベリング法、フォローティングゾーン法又は引き上げ法などにより成長させたバルク結晶から作製した基板であり、ＺｎＴｅの室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、このＺｎＴｅの結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料からなる。 The substrate 1a is a substrate made of a bulk crystal grown by a vertical Bridgman method, a horizontal Bridgman method, a zone leveling method, a following zone method, a pulling method, or the like, and is a band gap of ZnTe at room temperature. The band gap is larger than 26 eV, and it is made of a material having the same crystal structure as the zinc blende structure that is the crystal structure of ZnTe.
この基板１ａの材料としては、例えば、テルル化亜鉛マグネシウム（Ｚｎ1-xＭｇxＴｅ（０．０５＜ｘ＜０．５））、テルル化亜鉛マンガン（Ｚｎ1-xＭｎxＴｅ（０．０５＜ｘ＜０．５））、テルル化亜鉛セレン（ＺｎＴｅ1-xＳｅx（０．１＜ｘ＜０．５））、又はテルル化亜鉛マンガンセレン（Ｚｎ1-xＭｇxＳｅ1-yＴｅy（０．０２＜ｘ＜０．８、０．０２＜ｙ＜０．８））などが挙げられる。なお、これらの基板材料にｐ型不純物を添加することにより、電気抵抗やキャリア濃度を変化させ、電気的特性などを制御することができる。特に、図１（ｂ）に示すように、ｐ−ＺｎＭｇＴｅとｐ−ＺｎＴｅとの界面に形成させるポテンシャルバリアによりキャリアを閉じ込め、発光再結合の効率を向上させることができる。 Examples of the material of the substrate 1a include zinc magnesium telluride (Zn 1-x Mg x Te (0.05 <x <0.5)) and zinc manganese telluride (Zn 1-x Mn x Te (0. 05 <x <0.5)), zinc selenium telluride (ZnTe 1-x Se x (0.1 <x <0.5)), or zinc telluride manganese selenium (Zn 1-x Mg x Se 1- y Te y (0.02 <x <0.8, 0.02 <y <0.8)). Note that by adding p-type impurities to these substrate materials, electrical resistance and carrier concentration can be changed, and electrical characteristics and the like can be controlled. In particular, as shown in FIG. 1B, carriers can be confined by a potential barrier formed at the interface between p-ZnMgTe and p-ZnTe, and the efficiency of light emission recombination can be improved.
ｐ−ＺｎＴｅ薄膜２は、分子線エピキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）や有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition、ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）などを用いて、基板１ａ上にｐ−ＺｎＴｅを成長させたものである。 The p-ZnTe thin film 2 is formed by using molecular beam epitaxy (MBE), metal organic chemical vapor deposition (MOCVD), or MOVPE (Metal-Organic Vapor Phase Epitaxy). P-ZnTe is grown on 1a.
なお、Ｚｎの原料ガスとしては、Ｚｎを含有し、分子線エピキシャル成長法や有機金属気相成長法などによってＺｎＴｅを成膜できるのであれば、特に限定されるものではなく、亜鉛単体、又は有機金属原料としてジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）若しくはジエチル亜鉛トリエチルアミン（ＤＭＺｎ−ＴＥＮ）などが挙げられる。 The Zn source gas is not particularly limited as long as it contains Zn and can form a film of ZnTe by molecular beam epitaxy, metal organic vapor phase epitaxy, or the like. Examples of the metal raw material include dimethyl zinc (DMZn), diethyl zinc (DEZn), and diethyl zinc triethylamine (DMZn-TEN).
また、Ｔｅの原料ガスとしても、Ｔｅを含有し、分子線エピキシャル成長法や有機金属気相成長法などによってＺｎＴｅを成膜できるのであれば、特に限定されるものではなく、テルル単体、又は有機金属原料としてジエチルテルル（ＤＥＴｅ）、ダイアリルテルル（ＤＡＴｅ）若しくはダイイソプロピルテルル（ＤｉＰＴｅ）などが挙げられる。 The Te source gas is not particularly limited as long as it contains Te and can form a film of ZnTe by molecular beam epitaxy or metal organic vapor phase epitaxy. Examples of the metal raw material include diethyl tellurium (DETe), diallyl tellurium (DATe), and diisopropyl tellurium (DiPTe).
また、ｐ型ドーパントとして、砒素（Ａｓ）、アンチモン（Ｓｂ）、燐（Ｐ）、リチウム（Ｌｉ）若しくは窒素（Ｎ）又はトリスジメチルアミノ燐（ＴＤＭＡＰ）などの燐を構成元素として含むドーパントなどが挙げられる。 Further, as a p-type dopant, a dopant containing phosphorus as a constituent element such as arsenic (As), antimony (Sb), phosphorus (P), lithium (Li), nitrogen (N), or trisdimethylaminophosphorus (TDMAP), etc. Can be mentioned.
ｎ型電極４ａは、ｎ型半導体であるｎ−ＺｎＴｅに対して形成されるオーミック電極であり、真空蒸着法又はスパッタ法などの各種の薄膜作製法により、ｎ−ＺｎＴｅ薄膜２ｂ上に堆積させた金属薄膜に対して、所定の形状にエッチングしてパターン形成したものである。
ｎ−ＺｎＴｅ薄膜２ｂは、ｐ−ＺｎＴｅ薄膜２上に成膜したｎ型ドーパントを、窒素、水素、ヘリウム又はアルゴンなどの雰囲気中で、４００〜６００℃の温度下において、任意の時間をかけて、ｐ−ＺｎＴｅ薄膜２の表面から熱拡散させたものである。
The n-type electrode 4a is an ohmic electrode formed on n-ZnTe, which is an n-type semiconductor, and is deposited on the n-ZnTe thin film 2b by various thin film manufacturing methods such as vacuum evaporation or sputtering. The metal thin film is formed into a pattern by etching into a predetermined shape.
The n-ZnTe thin film 2b is an n-type dopant formed on the p-ZnTe thin film 2 in an atmosphere of nitrogen, hydrogen, helium, argon, etc. at a temperature of 400 to 600 ° C., taking an arbitrary time. The p-ZnTe thin film 2 is thermally diffused from the surface.
したがって、ｐ−ＺｎＴｅ薄膜２ａは、ｐ−ＺｎＴｅ薄膜２のうちｎ型ドーパントの熱拡散が及んでいない、ｐ−ＺｎＴｅ薄膜２からｎ−ＺｎＴｅ薄膜２ｂを除いた部分である。 Therefore, the p-ZnTe thin film 2a is a portion obtained by removing the n-ZnTe thin film 2b from the p-ZnTe thin film 2 where the thermal diffusion of the n-type dopant does not reach in the p-ZnTe thin film 2.
ｐ型電極５ａは、ｐ型半導体であるｐ−ＺｎＴｅに対して形成されるオーミック電極であり、真空蒸着法又はスパッタ法などの各種の薄膜作製法により、基板１ａに対してｎ型電極４ａと対向するように基板１ａに金属を堆積させた薄膜に対して、所定の形状にエッチングしてパターン形成したものである。 The p-type electrode 5a is an ohmic electrode formed with respect to p-ZnTe which is a p-type semiconductor, and the n-type electrode 4a and the n-type electrode 4a are formed on the substrate 1a by various thin film forming methods such as vacuum deposition or sputtering. A thin film in which metal is deposited on the substrate 1a so as to face each other is etched into a predetermined shape to form a pattern.
つぎに、この発明の第１の実施形態における半導体装置１０の製造方法の一例について説明する。
まず、垂直ブリッジマン（ＶＢ：Vertical Bridgman）法により、基板１ａとなるｐ−ＺｎＭｇＴｅのバルク結晶を成長させる。なお、この第１の実施形態においては、基板１ａの材料として、ｐ−ＺｎＭｇＴｅを用いて説明するが、ＺｎＴｅの室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、ＺｎＴｅの結晶構造である閃亜鉛鉱型構造と同一の結晶構造であれば、ｐ−ＺｎＭｇＴｅに限られるものではない。また、バルク結晶の成長技術は、構造欠陥が少なく、純度の高い結晶を成長させることができるのであれば、垂直ブリッジマン法に限られるものではない。
Next, an example of a method for manufacturing the semiconductor device 10 according to the first embodiment of the present invention will be described.
First, a bulk crystal of p-ZnMgTe to be the substrate 1a is grown by a vertical Bridgman (VB) method. In the first embodiment, p-ZnMgTe is used as the material for the substrate 1a. However, the band gap is larger than 2.26 eV, which is the band gap of ZnTe at room temperature, and the crystal structure of ZnTe. The crystal structure is not limited to p-ZnMgTe as long as it has the same crystal structure as a certain zinc blende structure. The bulk crystal growth technique is not limited to the vertical Bridgman method as long as there are few structural defects and a crystal with high purity can be grown.
ｐ−ＺｎＭｇＴｅバルク結晶は、原料物質を、亜鉛（Ｚｎ）、テルル（Ｔｅ）、マグネシウム（Ｍｇ）及び燐（Ｐ）とし、Ｍｇ／（Ｚｎ＋Ｍｇ）＝０．１５の関係を満たすように秤量する。そして、これらの原料物質をＰＢＮ坩堝に入れ、さらに、この坩堝を石英アンプル内に真空封入する。なお、本願発明者らは、当初、前記原料物質を石英管内に直接封入して結晶成長実験を試みたが、Ｍｇが石英管と反応してしまい良好な結晶を得ることができなかった。そこで、この反応を防ぐために、ＰＢＮ坩堝を使用したところ、前述の反応は生じず、良好な結晶を得ることができることが分かった。このようにして作製したアンプルを所定の温度分布を有する電気炉内に投入し、結晶成長させる。なお、引き下げ速度は５〜３０ｍｍ／日であり、温度勾配は５〜１０℃／ｍｍとした。 The p-ZnMgTe bulk crystal is weighed so that the raw material is zinc (Zn), tellurium (Te), magnesium (Mg), and phosphorus (P), and the relationship Mg / (Zn + Mg) = 0.15 is satisfied. These raw materials are put in a PBN crucible, and this crucible is vacuum-sealed in a quartz ampoule. The inventors of the present application initially tried a crystal growth experiment by directly encapsulating the raw material in a quartz tube, but Mg reacted with the quartz tube and could not obtain a good crystal. Then, in order to prevent this reaction, when the PBN crucible was used, it turned out that the above-mentioned reaction does not arise and a favorable crystal can be obtained. The ampoule thus produced is put into an electric furnace having a predetermined temperature distribution and crystal is grown. The pulling rate was 5 to 30 mm / day, and the temperature gradient was 5 to 10 ° C./mm.
そして、ｐ−ＺｎＭｇＴｅバルク結晶を、例えば、基板１ａの厚みが２００μｍとなるようにスライス及び研磨して、面方位が（００１）であるｐ−ＺｎＭｇＴｅ基板１ａを作製する（図２（ａ））。 Then, the p-ZnMgTe bulk crystal is sliced and polished so that the thickness of the substrate 1a becomes 200 μm, for example, to produce a p-ZnMgTe substrate 1a having a (001) plane orientation (FIG. 2A). .
ここで、作製したｐ−ＺｎＭｇＴｅバルク結晶において、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）像及びカソードルミネッセンス（ＣＬ：cathodoluminescence）像を検証したところ、図３に示すように、結晶欠陥に起因するダークスポットやダークラインがほとんど観測されておらず、欠陥密度が１０4ｃｍ-2以下の高い結晶品質が得られていることがわかる。なお、ＣＬ取得条件は、パンクロモードにおいて室温で１５ｋＶの電子線を照射した。 Here, in the fabricated p-ZnMgTe bulk crystal, when a scanning electron microscope (SEM) image and a cathode luminescence (CL) image were verified, as shown in FIG. 3, it was caused by crystal defects. It can be seen that almost no dark spots or dark lines are observed, and a high crystal quality with a defect density of 10 4 cm −2 or less is obtained. The CL acquisition condition was that an electron beam of 15 kV was irradiated at room temperature in the panchromatic mode.
また、作製したｐ−ＺｎＭｇＴｅバルク結晶において、（００４）面におけるＸ線ロッキングカーブ（ＸＲＣ：X-ray Rocking Curve）を検証したところ、図４に示すように、半値幅（ＦＷＨＭ：full width at half maximum）が８８arcsecと狭く、良質の結晶が得られており、ＣＬの実験結果と十分一致している。また、（００４）面におけるＸ線ロッキングカーブの半値幅と後述するＬＥＤの発光特性との関係を調べたところ、図５に示すように、（００４）面におけるＸ線ロッキングカーブの半値幅を１００秒以下にすることで、ＬＥＤの発光強度を顕著に向上させることができることがわかる。 Further, when the X-ray rocking curve (XRC) in the (004) plane was verified in the produced p-ZnMgTe bulk crystal, as shown in FIG. 4, the full width at half (FWHM) is shown. maximum) is as narrow as 88 arcsec, and high-quality crystals are obtained, which is in good agreement with the CL experimental results. Further, when the relationship between the half-value width of the X-ray rocking curve on the (004) plane and the light emission characteristics of the LED described later was examined, the half-value width of the X-ray rocking curve on the (004) plane was set to 100 as shown in FIG. It can be seen that the emission intensity of the LED can be remarkably improved by setting it to 2 seconds or less.
特に、ｐ−ＺｎＭｇＴｅ基板１ａを量産する場合には、ｐ−ＺｎＭｇＴｅの半導体ウエハを作製することになる。半導体ウエハの作製には、ｐ−ＺｎＭｇＴｅバルク結晶の両端を切断し、半導体ウエハの直径をそろえるための外周研磨を行ない、半導体ウエハとなったとき結晶の方位がわかるようにするオリエンテーションフラットをつける。そして、ｐ−ＺｎＭｇＴｅバルク結晶を円盤状に切断するスライスが行なわれる。スライスされた半導体ウエハ表面には、ソーマークと呼ばれる切断に伴う傷が存在するので、それを除去すると共に、半導体ウエハの厚さの平均一性や平行度、反りなどを修正するために、荒い研磨であるラッピングが行なわれる。ラッピングをした半導体ウエハには加工ひずみが残っているために、その除去のためのエッチングを行なう。そして、半導体ウエハ表面の凹凸を取り、歪みのない鏡面に仕上げるため、ポリシングを行なう。ポリシングの後、洗浄及びクリーニングをして、半導体ウエハの完成である。この半導体ウエハを所望の大きさに切削することで、ｐ−ＺｎＭｇＴｅ基板１ａを得ることができる。 In particular, when mass-producing the p-ZnMgTe substrate 1a, a p-ZnMgTe semiconductor wafer is manufactured. In manufacturing the semiconductor wafer, both ends of the p-ZnMgTe bulk crystal are cut, and peripheral polishing is performed to make the diameter of the semiconductor wafer uniform, and an orientation flat is attached so that the orientation of the crystal can be understood when the semiconductor wafer is formed. Then, slicing of the p-ZnMgTe bulk crystal into a disc shape is performed. The surface of the sliced semiconductor wafer has a so-called cut mark called a saw mark, which is removed to remove it, and at the same time, rough polishing to correct the average uniformity, parallelism, warpage, etc. of the semiconductor wafer. Wrapping is performed. Since the processing strain remains in the lapped semiconductor wafer, etching is performed to remove it. Then, polishing is performed in order to remove the irregularities on the surface of the semiconductor wafer and finish the surface without distortion. After polishing, the semiconductor wafer is completed by cleaning and cleaning. By cutting this semiconductor wafer into a desired size, the p-ZnMgTe substrate 1a can be obtained.
つぎに、Ｚｎの原料ガスであるジメチル亜鉛（ＤＭＺｎ）と、Ｔｅの原料ガスであるジエチルテルル（ＤＥＴｅ）と、ｐ型ドーパントであるトリスジメチルアミノ燐（ＴＤＭＡＰ）のドーピングガスとを導入したチャンバー内で、有機金属気相成長法を用いて、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２を成長させる（図２（ｂ））。なお、成長温度は４２０℃とし、後述するＥＬスペクトルの検証のために、膜厚を２μｍ、４μｍ又は６μｍとするｐ−ＺｎＴｅ薄膜２を三枚のｐ−ＺｎＭｇＴｅ基板１ａ上にそれぞれ成長させた。また、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２が成膜できるのであれば、この原料ガス及びドーパント並びに有機金属気相成長法を用いることに限られるものではない。 Next, inside the chamber into which dimethyl zinc (DMZn), which is a source gas of Zn, diethyl tellurium (DETe), which is a source gas of Te, and a doping gas of trisdimethylaminophosphorus (TDMAP), which is a p-type dopant, are introduced. Then, the p-ZnTe thin film 2 is grown on the p-ZnMgTe substrate 1a using the metal organic chemical vapor deposition method (FIG. 2B). The growth temperature was set to 420 ° C., and the p-ZnTe thin film 2 having a film thickness of 2 μm, 4 μm, or 6 μm was grown on the three p-ZnMgTe substrates 1a for the purpose of verifying the EL spectrum described later. Further, as long as the p-ZnTe thin film 2 can be formed on the p-ZnMgTe substrate 1a, the present invention is not limited to using the source gas, the dopant, and the metal organic chemical vapor deposition method.
ここで、ｐ−ＺｎＭｇＴｅ基板１ａ上に成膜したｐ−ＺｎＴｅ薄膜２において、ｐ−ＺｎＴｅ薄膜２の４Ｋにおけるフォトルミネッセンス（ＰＬ：photoluminescence）スペクトルを検証したところ、図６に示すように、既存のｐ−ＺｎＴｅ基板上に成膜したｐ−ＺｎＴｅ薄膜とほぼ同様のＰＬスペクトルであることが確認できる。また、ＰＬスペクトルが、ＦＢ発光（アクセプタ束縛励起子発光）と共に非常に強いＩａ発光（アクセプタの発光）によって特徴付けられており、高い結晶品質の燐（Ｐ）ドープ層であることがわかる。すなわち、高品質のｐ−ＺｎＴｅ薄膜２は、既存のｐ−ＺｎＴｅ基板と同様に、本発明に係るｐ−ＺｎＭｇＴｅ基板１ａ上に成長させることができる。 Here, in the p-ZnTe thin film 2 formed on the p-ZnMgTe substrate 1a, the photoluminescence (PL: photoluminescence) spectrum at 4K of the p-ZnTe thin film 2 was verified. As shown in FIG. It can be confirmed that the PL spectrum is almost the same as that of the p-ZnTe thin film formed on the p-ZnTe substrate. Further, the PL spectrum is characterized by very strong Ia emission (acceptor emission) together with FB emission (acceptor-bound exciton emission), and it can be seen that this is a high crystal quality phosphorus (P) doped layer. That is, the high-quality p-ZnTe thin film 2 can be grown on the p-ZnMgTe substrate 1a according to the present invention in the same manner as the existing p-ZnTe substrate.
なお、図６において、左側のフォトルミネッセンス特性図は、右側のフォトルミネッセンス特性図のうち波長域５２０ｎｍ〜５４０ｎｍを拡大した図である。また、図６の各フォトルミネッセンス特性図において、上側のＰＬスペクトルは既存のｐ−ＺｎＴｅ基板上に成膜したｐ−ＺｎＴｅ薄膜に対するものであり、下側のＰＬスペクトルは本発明のｐ−ＺｎＭｇＴｅ基板１ａ上に成膜したｐ−ＺｎＴｅ薄膜２ａに対するものである。
また、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２を成長させる場合における、基板温度とｐ−ＺｎＴｅ薄膜２の成長速度及び表面の二乗平均粗さとの関係を検証した。
In FIG. 6, the left-side photoluminescence characteristic diagram is an enlarged view of the wavelength region 520 nm to 540 nm in the right-side photoluminescence characteristic diagram. In each photoluminescence characteristic diagram of FIG. 6, the upper PL spectrum is for a p-ZnTe thin film formed on an existing p-ZnTe substrate, and the lower PL spectrum is the p-ZnMgTe substrate of the present invention. This is for the p-ZnTe thin film 2a formed on 1a.
Further, the relationship between the substrate temperature, the growth rate of the p-ZnTe thin film 2 and the root mean square roughness when the p-ZnTe thin film 2 was grown on the p-ZnMgTe substrate 1a was verified.
まず、図７（ａ）に示すように、基板温度が約３９５℃以下の範囲においては、基板温度が高いほどｐ−ＺｎＴｅ薄膜２の成長速度が速いことがわかる。すなわち、基板温度が低い場合には、混合された原料ガスが熱分解反応や化学反応を起こし難いために、この範囲のｐ−ＺｎＴｅ薄膜２の成長は、これらの反応の程度によって律速されている反応律速領域である。また、基板温度が約４０５℃以上の範囲においては、基板温度に関係なくｐ−ＺｎＴｅ薄膜２の成長速度がほぼ一定であることがわかる。すなわち、基板温度が非常に高い場合（約４０５℃以上）には、混合された原料ガスの熱分解反応や化学反応が顕著であり、原料ガスが供給されるとすぐに反応が起こるために、この範囲のｐ−ＺｎＴｅ薄膜２の成長は、原料ガスの供給量によって律速されている供給律速領域である。 First, as shown in FIG. 7A, it can be seen that the growth rate of the p-ZnTe thin film 2 increases as the substrate temperature increases in the range where the substrate temperature is about 395 ° C. or lower. That is, when the substrate temperature is low, the mixed source gas hardly causes a thermal decomposition reaction or a chemical reaction. Therefore, the growth of the p-ZnTe thin film 2 in this range is limited by the degree of these reactions. It is a reaction rate limiting region. It can also be seen that the growth rate of the p-ZnTe thin film 2 is substantially constant regardless of the substrate temperature in the range where the substrate temperature is about 405 ° C. or higher. That is, when the substrate temperature is very high (about 405 ° C. or higher), the thermal decomposition reaction or chemical reaction of the mixed source gas is remarkable, and the reaction occurs as soon as the source gas is supplied. The growth of the p-ZnTe thin film 2 in this range is a supply rate-determining region that is limited by the supply amount of the source gas.
つぎに、図７（ｂ）に示すように、基板温度の４００℃を基準にして、基板温度が低いほど、ｐ−ＺｎＴｅ薄膜２の表面の二乗平均粗さ（ＲＭＳ）が大きいことがわかる。また、基板温度が４００℃〜４５０℃の範囲において、基板温度が高いほど、ｐ−ＺｎＴｅ薄膜２の表面の二乗平均粗さ（ＲＭＳ）が大きく、基板温度が４５０℃以上の範囲において、ｐ−ＺｎＴｅ薄膜２の表面の二乗平均粗さ（ＲＭＳ）がほぼ一定であることがわかる。 Next, as shown in FIG. 7B, it can be seen that the lower the substrate temperature, the larger the root mean square roughness (RMS) of the p-ZnTe thin film 2 with respect to the substrate temperature of 400 ° C. In addition, when the substrate temperature is in the range of 400 ° C. to 450 ° C., the higher the substrate temperature is, the larger the root mean square roughness (RMS) of the surface of the p-ZnTe thin film 2 is. It can be seen that the root mean square roughness (RMS) of the surface of the ZnTe thin film 2 is substantially constant.
したがって、反応律速領域と供給律速領域との境界付近の基板温度の条件下で、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２を成膜することが、薄膜表面の二乗平均粗さ（ＲＭＳ）を小さくし、良質の薄膜を形成できるので好ましい。特に、基板温度が４００℃の条件下で、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２を成膜することが、薄膜表面の二乗平均粗さ（ＲＭＳ）を最小にできるのでさらに好ましい。 Therefore, forming the p-ZnTe thin film 2 on the p-ZnMgTe substrate 1a under the condition of the substrate temperature in the vicinity of the boundary between the reaction rate limiting region and the supply rate limiting region is the root mean square roughness (RMS) of the thin film surface. Is preferable because a high-quality thin film can be formed. In particular, it is more preferable to form the p-ZnTe thin film 2 on the p-ZnMgTe substrate 1a under the condition that the substrate temperature is 400 ° C., because the root mean square roughness (RMS) of the thin film surface can be minimized.
また、この表面の二乗平均粗さ（ＲＭＳ）と後述するＬＥＤの発光特性との関係を調べたところ、図８に示すように、ｐ−ＺｎＴｅ薄膜２の表面の二乗平均粗さ（ＲＭＳ）を１００ｎｍ以下にすることで、ＬＥＤの発光強度を顕著に向上させることができることがわかる。すなわち、室温において蛍光灯の下で確認できる発光を得るためには、表面の二乗平均粗さ（ＲＭＳ）を１００ｎｍ以下にする必要がある。この原因としては、表面の二乗平均粗さ（ＲＭＳ）が大きい場合には、形成されるｐｎ接合界面が平坦にならずに凸凹となり、局所的に電界が集中することや、電流のリークパスが形成されうるために、発光強度が低くなると推測される。 Further, when the relationship between the root mean square roughness (RMS) of this surface and the light emission characteristics of the LED to be described later was examined, the mean square roughness (RMS) of the surface of the p-ZnTe thin film 2 was determined as shown in FIG. It turns out that the light emission intensity of LED can be improved notably by setting it as 100 nm or less. That is, in order to obtain light emission that can be confirmed under a fluorescent lamp at room temperature, the surface root mean square roughness (RMS) needs to be 100 nm or less. This is because, when the surface root mean square roughness (RMS) is large, the formed pn junction interface is not flat but uneven, and the electric field is locally concentrated, or a current leakage path is formed. Therefore, the emission intensity is estimated to be low.
また、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２を成長させる場合における、ＴＤＭＡＰの供給量とｐ−ＺｎＴｅ薄膜の電気的特性（キャリア濃度、移動度）との関係を検証した。図９に示すように、熱処理前のｐ−ＺｎＴｅ薄膜２においては、キャリア濃度及び移動度が、高いＴＤＭＰの供給量で飽和する傾向がある。また、４２０℃の熱処理によって、キャリア濃度が顕著に増加していることがわかる。具体的には、ＴＤＭＡＰの供給量が３５μｍｏｌ／分における、熱処理なしのｐ−ＺｎＴｅ薄膜２においては、キャリア濃度が９．４６×１０17ｃｍ-3であるに対して、４２０℃の熱処理を行なったｐ−ＺｎＴｅ薄膜２においては、キャリア濃度が５．１６×１０18ｃｍ-3となり、約５倍のキャリア濃度の向上がみられた。これは、ｐ−ＺｎＴｅ薄膜２中の燐（Ｐ）が活性化したためであると考えられる。なお、図９において、白丸（○）が熱処理前のキャリア濃度の値、黒丸（●）が熱処理後のキャリ濃度の値、白三角（△）が熱処理前の移動度の値、黒三角（▲）が熱処理後の移動度の値をそれぞれ示している。 Further, the relationship between the supply amount of TDMAP and the electrical characteristics (carrier concentration, mobility) of the p-ZnTe thin film when the p-ZnTe thin film 2 was grown on the p-ZnMgTe substrate 1a was verified. As shown in FIG. 9, in the p-ZnTe thin film 2 before the heat treatment, the carrier concentration and the mobility tend to be saturated with a high supply amount of TDMP. It can also be seen that the carrier concentration is remarkably increased by the heat treatment at 420 ° C. Specifically, in the p-ZnTe thin film 2 without heat treatment at a supply amount of TDMAP of 35 μmol / min, the carrier concentration is 9.46 × 10 17 cm −3 while heat treatment at 420 ° C. is performed. In the p-ZnTe thin film 2, the carrier concentration was 5.16 × 10 18 cm −3 , and the carrier concentration was improved about 5 times. This is presumably because phosphorus (P) in the p-ZnTe thin film 2 was activated. In FIG. 9, white circles (◯) are carrier concentration values before heat treatment, black circles (●) are carrier concentration values after heat treatment, white triangles (Δ) are mobility values before heat treatment, black triangles (▲ ) Shows the mobility values after heat treatment.
また、ｐ−ＺｎＴｅ薄膜２を成長させたｐ−ＺｎＭｇＴｅ基板１ａに対して、熱処理時間を３０分として一定とし、熱処理温度を、熱処理なし、３００℃、４００℃、５００℃、６００℃、７００℃又は８００℃として、それぞれ熱処理を行なった場合における、ｐ−ＺｎＴｅ薄膜２の室温で測定したフォトルミネッセンススペクトルの変化を示すグラフを図１０に示す。なお、図１０においては、各熱処理温度におけるフォトルミネッセンス強度の比較を容易にするために、各熱処理温度におけるフォトルミネッセンス強度の値を縦軸に沿って平行移動しており、フォトルミネッセンス強度は各熱処理温度における最高値から最低値までの差を比較した。 Further, the p-ZnMgTe substrate 1a on which the p-ZnTe thin film 2 is grown is kept constant at a heat treatment time of 30 minutes, and the heat treatment temperature is 300 ° C, 400 ° C, 500 ° C, 600 ° C, 700 ° C without heat treatment. Or the graph which shows the change of the photo-luminescence spectrum measured at room temperature of the p-ZnTe thin film 2 at the time of performing each heat processing at 800 degreeC is shown in FIG. In FIG. 10, in order to facilitate comparison of the photoluminescence intensity at each heat treatment temperature, the value of the photoluminescence intensity at each heat treatment temperature is translated along the vertical axis, and the photoluminescence intensity is calculated for each heat treatment temperature. The difference in temperature from the highest value to the lowest value was compared.
図１０に示すように、熱処理温度の増加に伴って、フォトルミネッセンス強度が顕著に増加し、熱処理温度が５００℃より高くなると、熱処理温度が５００℃の場合におけるフォトルミネッセンス強度に対して、フォトルミネッセンス強度が減少していることがわかる。具体的には、熱処理なしのｐ−ＺｎＴｅ薄膜２においては、室温でのフォトルミネッセンス強度が１２０であるに対して、５００℃の熱処理を行なったｐ−ＺｎＴｅ薄膜２においては、室温でのフォトルミネッセンス強度が１１３０となり、約１０倍のフォトルミネッセンス強度の向上がみられた。このように、熱処理時間が一定であれば、成膜温度を上限として、ｐ−ＺｎＴｅ薄膜２に対する熱処理温度を上昇させるほど、エピタキシャル膜の品質を向上させることができる。 As shown in FIG. 10, as the heat treatment temperature is increased, the photoluminescence intensity is remarkably increased. When the heat treatment temperature is higher than 500 ° C., the photoluminescence intensity is higher than the photoluminescence intensity at the heat treatment temperature of 500 ° C. It can be seen that the strength is decreasing. Specifically, the p-ZnTe thin film 2 without heat treatment has a photoluminescence intensity of 120 at room temperature, whereas the p-ZnTe thin film 2 subjected to heat treatment at 500 ° C. has a photoluminescence intensity at room temperature. The intensity was 1130, and the photoluminescence intensity was improved about 10 times. Thus, if the heat treatment time is constant, the quality of the epitaxial film can be improved as the heat treatment temperature for the p-ZnTe thin film 2 is increased with the film formation temperature as the upper limit.
なお、成膜温度より高い熱処理温度であっても、熱処理なしのｐ−ＺｎＴｅ薄膜２と比較して、フォトルミネッセンス強度を向上させることができるのであるが、ｐ−ＺｎＴｅ薄膜２の構成元素が蒸発したり、面荒れが生じたりするのを防止するためにも、成膜温度より低い熱処理温度で熱処理を行なうことが好ましい。また、成膜温度とほぼ同一の熱処理温度で熱処理を行なうことが、熱処理時間が一定の場合に、最高値から最低値までの差が最大となるフォトルミネッセンス強度を得ることができるのでより好ましい。 Even if the heat treatment temperature is higher than the film formation temperature, the photoluminescence intensity can be improved as compared with the p-ZnTe thin film 2 without heat treatment, but the constituent elements of the p-ZnTe thin film 2 are evaporated. In order to prevent occurrence of surface roughness and surface roughness, it is preferable to perform the heat treatment at a heat treatment temperature lower than the film formation temperature. In addition, it is more preferable to perform the heat treatment at substantially the same heat treatment temperature as the film formation temperature because the photoluminescence intensity that maximizes the difference from the highest value to the lowest value can be obtained when the heat treatment time is constant.
このように、熱処理前後の室温でのフォトルミネッセンス特性を比較した結果から、熱処理を施すことにより発光強度が約１０倍に増加することが確認できた。このことから、熱処理によりキャリア濃度が増加することに加えて、非発光再結合中心として作用する欠陥準位の密度が減少していると推測される。 Thus, from the result of comparing the photoluminescence characteristics at room temperature before and after the heat treatment, it was confirmed that the emission intensity increased about 10 times by the heat treatment. From this, it is presumed that the density of defect levels acting as non-radiative recombination centers is decreased in addition to an increase in carrier concentration due to heat treatment.
また、ｐ−ＺｎＴｅ薄膜２を成長させたｐ−ＺｎＭｇＴｅ基板１ａにおいて、熱処理を施した試料と、熱処理を施していない試料とを用いて、後述するＬＥＤを作製し、発光特性の比較を行ったところ、熱処理を施していない試料においては、蛍光灯下で発光を確認することができなかったが、熱処理を施した試料においては、蛍光灯下においても発光を確認することができた。 Further, in the p-ZnMgTe substrate 1a on which the p-ZnTe thin film 2 was grown, an LED to be described later was fabricated using a sample subjected to heat treatment and a sample not subjected to heat treatment, and the light emission characteristics were compared. However, in the sample not subjected to heat treatment, light emission could not be confirmed under the fluorescent lamp, but in the sample subjected to heat treatment, light emission could be confirmed even under the fluorescent lamp.
つぎに、ｐ−ＺｎＴｅ薄膜２を成膜したｐ−ＺｎＭｇＴｅ基板１ａを、図示しない真空蒸着装置内にセットし、この装置内に１×１０-8Ｔｏｒｒ以下の圧力まで真空排気する。
そして、この真空状態で、ｐ−ＺｎＭｇＴｅ基板１ａを水素ラジカルにより表面のクリーニング処理を実行する。なお、このクリーニング処理は反射高速電子線回折により処理状態を確認することもできる。
Next, the p-ZnMgTe substrate 1a on which the p-ZnTe thin film 2 is formed is set in a vacuum vapor deposition apparatus (not shown) and evacuated to a pressure of 1 × 10 −8 Torr or less in this apparatus.
Then, in this vacuum state, the surface of the p-ZnMgTe substrate 1a is cleaned with hydrogen radicals. In this cleaning process, the processing state can also be confirmed by reflection high-energy electron diffraction.
クリーニング処理されたｐ−ＺｎＭｇＴｅ基板１ａのｐ−ＺｎＴｅ薄膜２上に、酸素ラジカルを照射することにより、この表面のＺｎ及びＴｅを酸化させて、約２〜１０ｎｍの酸化膜として拡散制御層３を形成する（図２（ｃ））。 By irradiating oxygen radicals onto the p-ZnTe thin film 2 of the cleaned p-ZnMgTe substrate 1a, the surface Zn and Te are oxidized to form the diffusion control layer 3 as an oxide film of about 2 to 10 nm. It forms (FIG.2 (c)).
つぎに、ｐ−ＺｎＴｅ薄膜２上に、真空蒸着法により、１０ｎｍ以上の膜厚を有するＡｌ薄膜４を堆積する（図２（ｄ））。なお、薄膜堆積前の真空層内の圧力は１０-6Ｐａより小さく、蒸着温度は室温とした。 Next, an Al thin film 4 having a thickness of 10 nm or more is deposited on the p-ZnTe thin film 2 by a vacuum vapor deposition method (FIG. 2D). The pressure in the vacuum layer before thin film deposition was less than 10 −6 Pa and the vapor deposition temperature was room temperature.
そして、ｐ−ＺｎＴｅ薄膜２及びＡｌ薄膜４を堆積したｐ−ＺｎＭｇＴｅ基板１ａを電気炉の処理室内に設置し、窒素、水素、ヘリウム又はアルゴンなどの雰囲気中で、４２０℃の温度下において、５時間をかけて熱拡散を行なう。これにより、ｎ−ＺｎＴｅ薄膜２ｂを得ると共に、ｐ−ＺｎＴｅ薄膜２の膜厚がｐ−ＺｎＴｅ薄膜２ａとなる（図２（ｅ））。 Then, a p-ZnMgTe substrate 1a on which the p-ZnTe thin film 2 and the Al thin film 4 are deposited is placed in a processing chamber of an electric furnace, and 5 ° C. at a temperature of 420 ° C. in an atmosphere of nitrogen, hydrogen, helium or argon. Thermal diffusion takes place over time. Thereby, the n-ZnTe thin film 2b is obtained, and the film thickness of the p-ZnTe thin film 2 becomes the p-ZnTe thin film 2a (FIG. 2 (e)).
なお、この熱拡散処理において、図１１に示すように、Ａｌ薄膜４のＡｌ１００％の濃度が酸化膜の拡散制御層３を介して段階的に熱拡散し、この拡散制御層３の膜厚及び拡散制御層３におけるＡｌの拡散係数などに応じてその濃度を減少しながらｐ−ＺｎＴｅ薄膜２のｐ−ＺｎＴｅ内へｎ型の不純物であるＡｌを熱拡散させ、その拡散深さを調整できることとなる。 In this thermal diffusion treatment, as shown in FIG. 11, the Al 100% concentration of the Al thin film 4 is thermally diffused stepwise through the diffusion control layer 3 of the oxide film. The diffusion depth can be adjusted by thermally diffusing Al, which is an n-type impurity, into p-ZnTe of the p-ZnTe thin film 2 while reducing its concentration in accordance with the diffusion coefficient of Al in the diffusion control layer 3. Become.
すなわち、拡散制御層３の膜厚などにより、ｐ−ＺｎＴｅ薄膜２のｐ−ＺｎＴｅがｎ−ＺｎＴｅとして形成されるためのＡｌの表面濃度をＱ（％）から１００（％）の間とするのに対し、拡散制御層３を有しない半導体装置の製造方法では、図１２におけるＡｌ濃度−拡散深さの特性図に示すように、Ｒ（％）（Ｒ＞Ｑ）から１００（％）の間という狭い範囲でしか調整できないことが解る。 That is, depending on the film thickness of the diffusion control layer 3, the surface concentration of Al for forming the p-ZnTe of the p-ZnTe thin film 2 as n-ZnTe is set between Q (%) and 100 (%). On the other hand, in the method of manufacturing a semiconductor device that does not have the diffusion control layer 3, as shown in the Al concentration-diffusion depth characteristic diagram in FIG. 12, between R (%) (R> Q) and 100 (%). It can be seen that it can only be adjusted within a narrow range.
このように、酸化膜からなる拡散制御層３により、Ａｌ濃度を、広い範囲で調整できることから、この拡散制御層３の厚み、物性を任意に調整することにより、ｐ−ＺｎＴｅ薄膜２への拡散深さを予め特定して、ｎ−ＺｎＴｅのドーピング領域及び濃度を独立かつ高精度に正確に作製することができる。 Thus, since the Al concentration can be adjusted in a wide range by the diffusion control layer 3 made of an oxide film, diffusion to the p-ZnTe thin film 2 can be performed by arbitrarily adjusting the thickness and physical properties of the diffusion control layer 3. The depth can be specified in advance, and the doping region and concentration of n-ZnTe can be independently and accurately produced accurately.
すなわち、この第１の実施形態においては、Ａｌ薄膜４の堆積前に、拡散されるＡｌ濃度を制御するための非常に薄い拡散制御層３を堆積することで、熱拡散層内のＡｌ濃度が効率良く発光させうる適切な濃度範囲になるようにした。
なお、拡散制御層３は、拡散制御層におけるＡｌ薄膜４の元素の固溶限が大きくなるほど、薄膜の厚みが厚くなるように形成することもできる。
That is, in the first embodiment, the Al concentration in the thermal diffusion layer is reduced by depositing the very thin diffusion control layer 3 for controlling the Al concentration to be diffused before the Al thin film 4 is deposited. An appropriate concentration range that allows efficient light emission was set.
The diffusion control layer 3 can also be formed so that the thickness of the thin film increases as the solid solubility limit of the element of the Al thin film 4 in the diffusion control layer increases.
また、拡散制御層３を形成する酸化膜が数ｎｍから数十ｎｍと非常に薄いことから、この拡散制御層３の酸化膜中を電流がトンネル効果により流れて電気特性に影響を及ぼすことは無かったが、何等かの影響を及ぼす場合には、熱拡散後、この拡散制御層３の酸化膜を除去する構成とすることもできる。 In addition, since the oxide film forming the diffusion control layer 3 is very thin, from several nm to several tens of nm, current flows through the oxide film of the diffusion control layer 3 due to the tunnel effect and affects the electrical characteristics. Although there was no effect, the oxide film of the diffusion control layer 3 can be removed after the thermal diffusion if there is any influence.
また、拡散制御層３は、酸化膜に限定されるものではなく、Ａｌなどのドナー不純物に比べて半導体内における拡散速度の遅い元素で形成される膜、例えば、窒化膜で形成することもできる。また、その厚さを制御することにより、Ａｌ薄膜４中の不純物を制御する構成とすることもできる。 Further, the diffusion control layer 3 is not limited to an oxide film, and can be formed of a film formed of an element having a slower diffusion rate in a semiconductor than a donor impurity such as Al, for example, a nitride film. . Moreover, it can also be set as the structure which controls the impurity in the Al thin film 4 by controlling the thickness.
さらに、拡散源を構成する任意の導電型の元素が金属Ａｌに限定されるものではなく、Ａｌを含む合金、Ｇａ、Ｉｎ、Ｃｌ、Ｂｒ、Ｉ若しくはＢ、又はそれらを含む混合材料であってもよい。 Furthermore, the element of any conductivity type constituting the diffusion source is not limited to metal Al, but is an alloy containing Al, Ga, In, Cl, Br, I or B, or a mixed material containing them. Also good.
そして、ｐ−ＺｎＭｇＴｅ基板１ａのうち、ｐ−ＺｎＴｅ薄膜２ａ、ｎ−ＺｎＴｅ薄膜２ｂ、拡散制御層３及びＡｌ薄膜４が積層された表面と対向する裏面に、無電解メッキ法により、ｐ−ＺｎＭｇＴｅに対するオーミック電極としてパラジウム（Ｐｄ）薄膜５を堆積する（図２（ｆ））。 Then, on the back surface of the p-ZnMgTe substrate 1a facing the surface on which the p-ZnTe thin film 2a, the n-ZnTe thin film 2b, the diffusion control layer 3 and the Al thin film 4 are laminated, p-ZnMgTe is formed by electroless plating. A palladium (Pd) thin film 5 is deposited as an ohmic electrode against (Fig. 2 (f)).
なお、半導体装置１０を光電変換機能素子に使用する場合には、Ａｌ薄膜４及びＰｄ薄膜５を所定の形状にエッチングしてパターン形成することで、ｎ型電極４ａ及びｐ型電極５ａを得ることになる（図１（ａ））。 In addition, when using the semiconductor device 10 for a photoelectric conversion functional element, the n-type electrode 4a and the p-type electrode 5a are obtained by patterning by etching the Al thin film 4 and the Pd thin film 5 into a predetermined shape. (FIG. 1A).
ここで、作製した半導体装置１０によるＬＥＤの走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）及び電子線誘起電流（ＥＢＩＣ：Electron Bean Induced Current）像を検証したところ、図１３に示すように、ＥＢＩＣ像から、ｐｎ接合の深さが約０．９μｍであると推定される。 Here, when the scanning electron microscope (SEM) and electron beam induced current (EBIC) image of the LED by the manufactured semiconductor device 10 were verified, as shown in FIG. 13, an EBIC image was obtained. Therefore, it is estimated that the depth of the pn junction is about 0.9 μm.
また、前述したｐ−ＺｎＴｅ薄膜２の膜厚を２μｍ、４μｍ又は６μｍとして成膜して作製した半導体装置１０によるＬＥＤの室温でのフォトルミネッセンス（ＥＬ：electroluminescence）スペクトルを検証したところ、図１４に示すように、ＥＬのピーク位置は、ｐ−ＺｎＴｅ薄膜２の膜厚を減少させることで、ＺｎＴｅのバンド端発光に一致している波長、すなわち、５５０ｎｍに近づくことがわかる。 Further, when the photoluminescence (EL) spectrum at room temperature of the LED by the semiconductor device 10 manufactured by forming the p-ZnTe thin film 2 with a film thickness of 2 μm, 4 μm or 6 μm was verified, FIG. As shown, the peak position of EL approaches the wavelength that matches the band edge emission of ZnTe, that is, 550 nm by decreasing the film thickness of the p-ZnTe thin film 2.
これは、放出された光の大部分が、ｐ−ＺｎＴｅ薄膜２ａ及びｐ−ＺｎＭｇＴｅ基板１ａを通過してきたものであり、ｐ−ＺｎＴｅ薄膜２の膜厚が２μｍ、４μｍ又は６μｍである場合に、ｐ−ＺｎＴｅ薄膜２ａの膜厚が約１．１μｍ、３．１μｍ又は５．１μｍにそれぞれ対応することから、基板１ａとしてｐ−ＺｎＭｇＴｅ基板１ａを用いたうえで、膜厚が１．１μｍ以下のｐ−ＺｎＴｅ薄膜２ａを用いることで、ＺｎＴｅに起因する自己吸収効果が格段に抑制されたことを示している。なお、ｐ−ＺｎＴｅ薄膜２ａの膜厚を限りなく０に近づけた場合であっても、ピーク発光波長が５５０ｎｍより小さくなることはなく、膜厚が１．１μｍ以下のｐ−ＺｎＴｅ薄膜２ａをＬＥＤに用いることで、良好な純緑色（波長λ＝５５０ｎｍ）における発光を得ることができる。特に、ｐ−ＺｎＴｅ薄膜２ａを無くした場合には、ｎ−ＺｎＴｅ薄膜２ｂとｐ−ＺｎＭｇＴｅ基板１ａとによりｐｎ接合となる。 This is because most of the emitted light has passed through the p-ZnTe thin film 2a and the p-ZnMgTe substrate 1a, and the thickness of the p-ZnTe thin film 2 is 2 μm, 4 μm, or 6 μm. Since the film thickness of the p-ZnTe thin film 2a corresponds to about 1.1 μm, 3.1 μm, or 5.1 μm, respectively, the film thickness is 1.1 μm or less after using the p-ZnMgTe substrate 1a as the substrate 1a. It shows that the self-absorption effect due to ZnTe is remarkably suppressed by using the p-ZnTe thin film 2a. Even when the thickness of the p-ZnTe thin film 2a is as close to 0 as possible, the peak emission wavelength does not become smaller than 550 nm, and the p-ZnTe thin film 2a having a film thickness of 1.1 μm or less is used as the LED. By using this, light emission in good pure green (wavelength λ = 550 nm) can be obtained. In particular, when the p-ZnTe thin film 2a is eliminated, a pn junction is formed by the n-ZnTe thin film 2b and the p-ZnMgTe substrate 1a.
以上のように、この第１の実施形態に係る半導体装置１０においては、基板１ａとして、テルル化亜鉛（ＺｎＴｅ）の室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、テルル化亜鉛（ＺｎＴｅ）の結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料とすることで、５５０ｎｍの純緑色光に対して基板１ａが透明となり、ｐｎ接合部付近で放出した光の一部である５５０ｎｍの純緑色光が、基板１ａを通過する間に吸収されることがなく、緑色光の発光効率が高い光電変換機能素子に使用することができる。 As described above, in the semiconductor device 10 according to the first embodiment, as the substrate 1a, the band gap is larger than 2.26 eV which is the band gap of zinc telluride (ZnTe) at room temperature, and zinc telluride ( By using a material having the same crystal structure as the zinc blende structure, which is a crystal structure of ZnTe), the substrate 1a becomes transparent to pure green light of 550 nm, and a part of the light emitted in the vicinity of the pn junction 550 nm pure green light is not absorbed while passing through the substrate 1a, and can be used for a photoelectric conversion functional element having high emission efficiency of green light.
また、基板１ａがｐ型半導体からなることにより、基板１ａとｐ型テルル化亜鉛（ｐ−ＺｎＴｅ）薄膜２ａとの界面に形成させるポテンシャルバリアによりキャリアを閉じ込め、発光再結合の効率を向上させることができる。 Further, since the substrate 1a is made of a p-type semiconductor, carriers are confined by a potential barrier formed at the interface between the substrate 1a and the p-type zinc telluride (p-ZnTe) thin film 2a, thereby improving the efficiency of light emission recombination. Can do.
なお、この第１の実施形態においては、Ａｌ薄膜４の堆積前に、拡散されるＡｌ濃度を制御するための拡散制御層３を堆積することにしているが、拡散制御層３を堆積しない場合であっても、基板１ａとして、テルル化亜鉛（ＺｎＴｅ）の室温でのバンドギャップである２．２６ｅＶよりバンドギャップが大きく、テルル化亜鉛（ＺｎＴｅ）の結晶構造である閃亜鉛鉱型構造と同一の結晶構造である材料とすることによる、作用効果を奏することができる。 In the first embodiment, the diffusion control layer 3 for controlling the Al concentration to be diffused is deposited before the Al thin film 4 is deposited, but the diffusion control layer 3 is not deposited. Even so, the substrate 1a has a band gap larger than 2.26 eV which is the band gap of zinc telluride (ZnTe) at room temperature, and is identical to the zinc blende structure which is the crystal structure of zinc telluride (ZnTe). By using a material having a crystal structure of the above, it is possible to achieve an effect.
（本発明の第２の実施形態）
図１５はこの発明を実施するための第２の実施形態における半導体装置の断面図、図１６はこの発明を実施するための第２の実施形態において用いるＭＯＶＰＥ装置を示す概略構成図、図１７はＴＤＭＡＰの供給量とＰ−ＺｎＭｇＴｅ薄膜の電気的特性との関係を示すグラフである。図１５乃至図１７において、図１乃至図１４と同じ符号は、同一または相当部分を示し、その説明を省略する。
(Second embodiment of the present invention)
15 is a sectional view of a semiconductor device according to the second embodiment for carrying out the present invention, FIG. 16 is a schematic configuration diagram showing a MOVPE apparatus used in the second embodiment for carrying out the present invention, and FIG. It is a graph which shows the relationship between the supply amount of TDMAP, and the electrical property of a P-ZnMgTe thin film. 15 to 17, the same reference numerals as those in FIGS. 1 to 14 denote the same or corresponding parts, and the description thereof is omitted.
この第２の実施形態においては、ｐ−ＺｎＭｇＴｅ基板１ａとｐ−ＺｎＴｅ薄膜２ａとの間にｐ−ＺｎＭｇＴｅ薄膜１ｂが介在しているところのみが第１の実施形態と異なるところであり、後述するｐ−ＺｎＭｇＴｅ薄膜１ｂによる作用効果以外は、第１の実施形態と同様の作用効果を奏する。 The second embodiment is different from the first embodiment only in that the p-ZnMgTe thin film 1b is interposed between the p-ZnMgTe substrate 1a and the p-ZnTe thin film 2a. -Except the effect of the ZnMgTe thin film 1b, there exists an effect similar to 1st Embodiment.
第１の実施形態においては、ｐ−ＺｎＭｇＴｅ基板１ａ上に、直接、ｐ−ＺｎＴｅ薄膜２ａを形成するあたり、ｐ−ＺｎＭｇＴｅ基板１ａの表面に、機械研磨によるダメージが生じていることや、洗浄工程で取り除くことができなかった表面汚染物が残留していることがある。このため、これらの影響を受けて、再結合中心となりうる界面準位などが形成され、所望の界面を得ることが困難となる。そこで、この第２の実施形態においては、ｐ−ＺｎＭｇＴｅ基板１ａとｐ−ＺｎＴｅ薄膜２ａとのヘテロ界面は利用せずに、エピタキシャル成長により、ｐ−ＺｎＭｇＴｅ基板１ａ上に、ｐ−ＺｎＭｇＴｅ薄膜１ｂ及びｐ−ＺｎＴｅ薄膜２ａを成長させ、その界面を形成する。 In the first embodiment, when the p-ZnMgTe substrate 2a is directly formed on the p-ZnMgTe substrate 1a, the surface of the p-ZnMgTe substrate 1a is damaged due to mechanical polishing, or a cleaning process. Surface contaminants that could not be removed in the process may remain. For this reason, under these influences, interface states that can become recombination centers are formed, making it difficult to obtain a desired interface. Therefore, in the second embodiment, the p-ZnMgTe thin film 1b and the p-ZnMgTe thin film 1b and p are formed on the p-ZnMgTe substrate 1a by epitaxial growth without using the heterointerface between the p-ZnMgTe substrate 1a and the p-ZnTe thin film 2a. A ZnTe thin film 2a is grown and its interface is formed.
図１５において、ｐ−ＺｎＭｇＴｅ薄膜１ｂは、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition、ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）を用いて、基板１ａ上にｐ−ＺｎＭｇＴｅを成長させたものである。 In FIG. 15, p-ZnMgTe thin film 1 b is obtained by growing p-ZnMgTe on substrate 1 a using metal organic chemical vapor deposition (MOCVD). Is.
なお、Ｚｎの原料ガスとしては、Ｚｎを含有し、有機金属気相成長法によってｐ−ＺｎＭｇＴｅを成膜できるのであれば、特に限定されるものではなく、ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）又はジエチル亜鉛トリエチルアミン（ＤＭＺｎ−ＴＥＮ）などが挙げられる。 The source gas for Zn is not particularly limited as long as it contains Zn and can form a p-ZnMgTe film by metal organic vapor phase epitaxy. Dimethylzinc (DMZn), diethylzinc (DEZn) ) Or diethylzinc triethylamine (DMZn-TEN).
また、Ｔｅの原料ガスとしても、Ｔｅを含有し、有機金属気相成長法によってｐ−ＺｎＭｇＴｅを成膜できるのであれば、特に限定されるものではなく、ジエチルテルル（ＤＥＴｅ）、ダイアリルテルル（ＤＡＴｅ）又はダイイソプロピルテルル（ＤｉＰＴｅ）などが挙げられる。 The Te source gas is not particularly limited as long as it contains Te and can form a p-ZnMgTe film by metal organic vapor phase epitaxy. Diethyl tellurium (DETe), diallyl tellurium ( DATe) or diisopropyl tellurium (DiPTe).
また、Ｍｇの原料ガスとしても、Ｍｇを含有し、有機金属気相成長法によってｐ−ＺｎＭｇＴｅを成膜できるのであれば、特に限定されるものではなく、ビスメチルシクロペンタジエニルマグネシウム（（ＭｅＣｐ）2Ｍｇ）、シクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）又はビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）2Ｍｇ）などが挙げられる。
また、ｐ型ドーパントは、トリスジメチルアミノ燐（ＴＤＭＡＰ）などの燐を構成元素として含むドーパントを用いる。
The Mg source gas is not particularly limited as long as it contains Mg and can form a p-ZnMgTe film by metal organic vapor phase epitaxy. Bismethylcyclopentadienylmagnesium ((MeCp ) 2 Mg), cyclopentadienyl magnesium (Cp 2 Mg), bisethylcyclopentadienyl magnesium ((EtCp) 2 Mg), and the like.
As the p-type dopant, a dopant containing phosphorus as a constituent element such as trisdimethylaminophosphorus (TDMAP) is used.
つぎに、この発明の第２の実施形態における半導体装置１０の製造方法の一例について、図１６を用いて説明する。なお、この発明の第２の実施形態における半導体装置１０の製造方法は、第１の実施形態における半導体装置１０の製造方法であるｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＴｅ薄膜２を成膜する工程の前に、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＭｇＴｅ薄膜１ｂを成膜する工程を挿入する以外は、第１の実施形態とほぼ同一の製造方法である。このため、以下の説明においては、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＭｇＴｅ薄膜１ｂを成膜する工程のみを説明する。 Next, an example of a method for manufacturing the semiconductor device 10 according to the second embodiment of the present invention will be described with reference to FIG. The manufacturing method of the semiconductor device 10 according to the second embodiment of the present invention is a step of forming the p-ZnTe thin film 2 on the p-ZnMgTe substrate 1a which is the manufacturing method of the semiconductor device 10 according to the first embodiment. The manufacturing method is substantially the same as that of the first embodiment except that a step of forming a p-ZnMgTe thin film 1b on the p-ZnMgTe substrate 1a is inserted before the step. For this reason, in the following description, only the step of forming the p-ZnMgTe thin film 1b on the p-ZnMgTe substrate 1a will be described.
まず、基板１ａは、試料室１１からロードロック室１２に搬送される。ロードロック室１２は、成長室１３を大気中に開放しないで基板１ａの取入れ、取出しを行なうための真空室であり、成長室１３にゲートバルブ１４を介して配置され、ゲートバルブ１４とターボ分子ポンプ１５（ＴＭＰ：Turbo molecular Pump）及び回転ポンプ１６（Ｒ．Ｐ．：Rotary Pump）による真空排気系動作との組合せで成長室１３を常に真空に保持している。
そして、基板１ａは、ロードロック室１２から成長室１３に搬送され、成長台１３ａに載置される。
First, the substrate 1 a is transferred from the sample chamber 11 to the load lock chamber 12. The load lock chamber 12 is a vacuum chamber for taking in and taking out the substrate 1a without opening the growth chamber 13 to the atmosphere. The load lock chamber 12 is disposed in the growth chamber 13 via the gate valve 14, and is connected to the gate valve 14 and the turbo molecule. The growth chamber 13 is always kept in a vacuum by a combination with a vacuum pumping system operation by a pump 15 (TMP: Turbo molecular Pump) and a rotary pump 16 (RP: Rotary Pump).
Then, the substrate 1a is transferred from the load lock chamber 12 to the growth chamber 13, and placed on the growth stage 13a.
成長室１３では、ｐ−ＺｎＭｇＴｅ薄膜１ｂの構成元素を含む気化された原料ガス（ＤＭＺｎ、ＤＥＴｅ、（ＭｅＣｐ）2Ｍｇ）及びドーパントガス（ＴＤＭＡＰ）を、水素（Ｈ2）及び窒素（Ｎ2）のキャリアガスと混合し、高温加熱したｐ−ＺｎＭｇＴｅ基板１ａの表面にできるだけ均一になるように送り込み、基板表面で化学反応を起こさせ、ｐ−ＺｎＭｇＴｅ基板１ａ上に膜厚が０．１μｍ以上のｐ−ＺｎＭｇＴｅ薄膜１ｂを成長させる。 In the growth chamber 13, vaporized source gas (DMZn, DETe, (MeCp) 2 Mg) and dopant gas (TDMAP) containing the constituent elements of the p-ZnMgTe thin film 1 b are mixed with hydrogen (H 2 ) and nitrogen (N 2 ). The p-ZnMgTe substrate 1a heated at a high temperature is fed as uniformly as possible to cause a chemical reaction on the substrate surface, and a film thickness of 0.1 μm or more is formed on the p-ZnMgTe substrate 1a. A p-ZnMgTe thin film 1b is grown.
なお、ｐ−ＺｎＭｇＴｅ薄膜１ｂの成長条件としては、成長温度を４２０℃、成長圧力を大気圧とした。また、原料ガスであるＤＭＺｎの供給量を１５μｍｏｌ／分、ＤＥＴｅの供給量を１５μｍｏｌ／分、及び（ＭｅＣｐ）2Ｍｇの供給量を１０μｍｏｌ／分、並びにドーパントガスであるＴＤＭＡＰの供給量を３μｍｏｌ／分として、流量制御装置１７（ＭＦＣ：Mass Flow Controller）及びバルブ１８で制御する。また、有機金属によりポンプ内が劣化することを防ぐため、液体窒素で冷却した有機金属を吸着するトラップ（ＴＲＡＰ）１９を介して、真空槽内のガスは回転ポンプ１６で吸引され、吸着筒２０を介して排気する。 The growth conditions for the p-ZnMgTe thin film 1b were a growth temperature of 420 ° C. and a growth pressure of atmospheric pressure. Further, the supply amount of DMZn as a source gas is 15 μmol / min, the supply amount of DETe is 15 μmol / min, the supply amount of (MeCp) 2 Mg is 10 μmol / min, and the supply amount of TDMAP as a dopant gas is 3 μmol / min. As a minute, it is controlled by a flow rate controller 17 (MFC: Mass Flow Controller) and a valve 18. In order to prevent the inside of the pump from being deteriorated by the organic metal, the gas in the vacuum chamber is sucked by the rotary pump 16 through the trap (TRAP) 19 that adsorbs the organic metal cooled by liquid nitrogen, and the adsorption cylinder 20 Exhaust through.
なお、ｐ−ＺｎＭｇＴｅ基板１ａ上にｐ−ＺｎＭｇＴｅ薄膜１ｂを成長させる場合における、ＴＤＭＡＰの供給量とｐ−ＺｎＭｇＴｅ薄膜１ｂの電気的特性（キャリア濃度）との関係を検証したところ、図１７に示すように、ＴＤＭＡＰの供給量が多いほど、キャリア濃度が高いことがわかる。 In addition, when the p-ZnMgTe thin film 1b was grown on the p-ZnMgTe substrate 1a, the relationship between the supply amount of TDMAP and the electrical characteristics (carrier concentration) of the p-ZnMgTe thin film 1b was verified. Thus, it can be seen that the greater the amount of TDMAP supplied, the higher the carrier concentration.
１ａ 基板
１ｂ ｐ−ＺｎＭｇＴｅ薄膜
２ ｐ−ＺｎＴｅ薄膜
２ａ ｐ−ＺｎＴｅ薄膜
２ｂ ｎ−ＺｎＴｅ薄膜
３ 拡散制御層
４ Ａｌ薄膜
４ａ ｎ型電極
５ Ｐｄ薄膜
５ａ ｐ型電極
１０ 半導体装置
１１ 試料室
１２ ロードロック室
１３ 成長室
１３ａ 成長台
１４ ゲートバルブ
１５ ターボ分子ポンプ
１６ 回転ポンプ
１７ 流量制御装置
１８ バルブ
１９ トラップ
２０ 吸着筒
1a substrate
1b p-ZnMgTe thin film
2 p-ZnTe thin film
2a p-ZnTe thin film
2b n-ZnTe thin film
3 Diffusion control layer
4 Al thin film
4a n-type electrode
5 Pd thin film
5a p-type electrode 10 semiconductor device 11 sample chamber 12 load lock chamber 13 growth chamber 13a growth platform 14 gate valve 15 turbo molecular pump 16 rotary pump 17 flow control device 18 valve 19 trap 20 adsorption cylinder
Claims (9)
前記基板上に積層したｐ型テルル化亜鉛からなるｐ型テルル化亜鉛薄膜層と、
前記ｐ型テルル化亜鉛薄膜層上に積層したｎ型テルル化亜鉛からなるｎ型テルル化亜鉛薄膜層と、
を備えていることを特徴とする半導体装置。 A substrate made of a p-type semiconductor of a material having a band gap larger than 2.26 eV which is a band gap of zinc telluride at room temperature and having the same crystal structure as the zinc blende structure which is the crystal structure of zinc telluride ,
A p-type zinc telluride thin film layer made of p-type zinc telluride laminated on the substrate;
An n-type zinc telluride thin film layer made of n-type zinc telluride laminated on the p-type zinc telluride thin film layer;
A semiconductor device comprising:
前記基板上に積層したｐ型テルル化亜鉛からなるｐ型テルル化亜鉛薄膜層と、
前記ｐ型テルル化亜鉛薄膜層上に積層したｎ型テルル化亜鉛からなるｎ型テルル化亜鉛薄膜層と、
を備え、
前記基板は、前記ｐ型テルル化亜鉛薄膜層側の表面上に前記基板と同一の材料からなる薄膜が成膜されていることを特徴とする半導体装置。 A substrate made of a material having a band gap larger than 2.26 eV, which is the band gap of zinc telluride at room temperature, and having the same crystal structure as the zinc blende structure, which is the crystal structure of zinc telluride,
A p-type zinc telluride thin film layer made of p-type zinc telluride laminated on the substrate;
An n-type zinc telluride thin film layer made of n-type zinc telluride laminated on the p-type zinc telluride thin film layer;
With
The semiconductor device, wherein a thin film made of the same material as the substrate is formed on the surface of the p-type zinc telluride thin film layer side.
前記基板は、テルル化亜鉛マグネシウムからなることを特徴とする半導体装置。 In the semiconductor device according to claim 1 or 2,
The semiconductor device is characterized in that the substrate is made of zinc magnesium telluride.
前記基板は、ｐ型テルル化亜鉛マグネシウムからなり、
前記薄膜は、有機金属気相成長法による成長時に燐を構成元素として含むドーパントを供給して成膜することを特徴とする半導体装置。 The semiconductor device according to claim 2 ,
The substrate is made of p-type zinc magnesium telluride;
The thin film is formed by supplying a dopant containing phosphorus as a constituent element during growth by metal organic vapor phase epitaxy .
前記基板は、（００４）面におけるＸ線ロッキングカーブの半値幅が１００秒以下であることを特徴とする半導体装置。 In the semiconductor device according to any one of claims 1 to 4 ,
The semiconductor device is characterized in that the half width of the X-ray rocking curve on the (004) plane is 100 seconds or less .
前記ｐ型テルル化亜鉛薄膜層は、表面の二乗平均粗さが１００ｎｍ以下であることを特徴とする半導体装置。 In the semiconductor device according to any one of claims 1 to 5,
The p-type zinc telluride thin film layer has a root mean square roughness of 100 nm or less .
前記ｐ型テルル化亜鉛薄膜層は、膜厚が１．１μｍ以下であることを特徴とする半導体装置。 In the semiconductor device according to any one of claims 1 to 6,
The p-type zinc telluride thin film layer has a thickness of 1.1 μm or less .
前記第１の工程により作製した基板上に、原料物質をジメチル亜鉛、ジエチルテルル及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛を成長させる第２の工程と、
前記第２の工程により成長させたｐ型テルル化亜鉛薄膜上に、アルミニウムを真空蒸着させる第３の工程と、
前記第２の工程により成長させたｐ型テルル化亜鉛薄膜に対して、前記第３の工程により真空蒸着させたアルミニウムを熱拡散してｎ型テルル化亜鉛を形成する第４の工程と、
を含むことを特徴とする半導体装置の製造方法。 A first step of producing a substrate from a bulk crystal grown by a vertical Bridgman method using zinc, tellurium, magnesium and phosphorus as source materials;
A second step of growing p-type zinc telluride by metalorganic vapor phase epitaxy using dimethylzinc, diethyltellurium and trisdimethylaminophosphorus as source materials on the substrate produced by the first step;
A third step of vacuum-depositing aluminum on the p-type zinc telluride thin film grown by the second step;
A fourth step of forming n-type zinc telluride by thermally diffusing aluminum vacuum-deposited by the third step on the p-type zinc telluride thin film grown by the second step;
A method for manufacturing a semiconductor device, comprising:
前記第１の工程により成長させたｐ型テルル化亜鉛マグネシウム薄膜上に、原料物質をジメチル亜鉛、ジエチルテルル及びトリスジメチルアミノ燐として、有機金属気相成長法によりｐ型テルル化亜鉛を成長させる第２の工程と、
前記第２の工程により成長させたｐ型テルル化亜鉛薄膜上に、アルミニウムを真空蒸着させる第３の工程と、
前記第２の工程により成長させたｐ型テルル化亜鉛薄膜に対して、前記第３の工程により真空蒸着させたアルミニウムを熱拡散してｎ型テルル化亜鉛を形成する第４の工程と、
を含むことを特徴とする半導体装置の製造方法。 A p-type zinc magnesium telluride is grown on a p-type zinc magnesium telluride substrate by metalorganic vapor phase epitaxy using dimethylzinc, diethyltellurium, bismethylcyclopentadienylmagnesium and trisdimethylaminophosphorus as source materials . 1 process,
First , p-type zinc telluride is grown on the p-type zinc telluride magnesium thin film grown in the first step using dimethylzinc, diethyltellurium and trisdimethylaminophosphorus as source materials by metal organic chemical vapor deposition. Two steps;
A third step of vacuum-depositing aluminum on the p-type zinc telluride thin film grown by the second step;
A fourth step of forming n-type zinc telluride by thermally diffusing aluminum vacuum-deposited by the third step on the p-type zinc telluride thin film grown by the second step;
The method of manufacturing a semiconductor device, which comprises a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007256110A JP5076236B2 (en) | 2007-09-28 | 2007-09-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007256110A JP5076236B2 (en) | 2007-09-28 | 2007-09-28 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009088248A JP2009088248A (en) | 2009-04-23 |
| JP5076236B2 true JP5076236B2 (en) | 2012-11-21 |
Family
ID=40661278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007256110A Expired - Fee Related JP5076236B2 (en) | 2007-09-28 | 2007-09-28 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5076236B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8288255B2 (en) * | 2011-02-04 | 2012-10-16 | Varian Semiconductor Equipment Associates, Inc. | N-type doping of zinc telluride |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653904B2 (en) * | 1990-07-30 | 1997-09-17 | シャープ株式会社 | Compound semiconductor light emitting device |
| JPH0997802A (en) * | 1995-09-29 | 1997-04-08 | Sony Corp | Semiconductor laminate structure |
| JP2001144327A (en) * | 1999-11-10 | 2001-05-25 | Japan Energy Corp | Photoelectric conversion device |
| JP2003017747A (en) * | 2001-07-03 | 2003-01-17 | Nikko Materials Co Ltd | Photoelectric conversion function element and manufacturing method therefor |
-
2007
- 2007-09-28 JP JP2007256110A patent/JP5076236B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009088248A (en) | 2009-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573783B2 (en) | Group III nitride semiconductor light-emitting element and method of manufacturing same | |
| JP6179624B2 (en) | Crystal growth method and light emitting device manufacturing method | |
| US6830949B2 (en) | Method for producing group-III nitride compound semiconductor device | |
| JP3409958B2 (en) | Semiconductor light emitting device | |
| US6291085B1 (en) | Zinc oxide films containing P-type dopant and process for preparing same | |
| US7498182B1 (en) | Method of manufacturing an ultraviolet light emitting AlGaN composition and ultraviolet light emitting device containing same | |
| US8546797B2 (en) | Zinc oxide based compound semiconductor device | |
| JP5545269B2 (en) | Group III nitride semiconductor light-emitting device and method for manufacturing the same | |
| JP6117199B2 (en) | Semiconductor substrate and method of forming the same | |
| JP3700283B2 (en) | Nitride compound semiconductor device | |
| US7795118B2 (en) | Gallium nitride based compound semiconductor device including compliant substrate and method for manufacturing the same | |
| JP2012169621A (en) | METHOD FOR GROWING AlInGaN LAYER AND, OPTOELECTRONIC, PHOTOVOLTAIC AND ELECTRONIC DEVICES | |
| WO2023081540A1 (en) | Reactive gas modulation for group iii/iv compound deposition systems | |
| JPH05109621A (en) | Method for growing gallium nitride thin film | |
| JP2006100518A (en) | Method for treating surface of substrate and method for manufacturing group iii nitride compound semiconductor light-emitting element | |
| JP5076236B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006128653A (en) | Group iii-v compound semiconductor, its manufacturing method and its use | |
| JP3625686B2 (en) | Compound semiconductor epitaxial wafer, method for manufacturing the same, and light emitting diode manufactured using the same | |
| JP2007103955A (en) | Nitride semiconductor and method for growing nitride semiconductor crystal layer | |
| JP7296614B2 (en) | Nitride semiconductor manufacturing method, nitride semiconductor, and light emitting device | |
| JPH05243613A (en) | Light-emitting device and its manufacture | |
| JP2011096902A (en) | ZuO-BASED COMPOUND SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME | |
| JP7133786B2 (en) | III-nitride semiconductor and manufacturing method thereof | |
| JP4009043B2 (en) | Method for producing p-type group III nitride semiconductor | |
| JP2004200723A (en) | Method for improving crystallinity of iii-v group compound semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |