JP4987830B2 - Magnetic memory - Google Patents
Magnetic memory Download PDFInfo
- Publication number
- JP4987830B2 JP4987830B2 JP2008246717A JP2008246717A JP4987830B2 JP 4987830 B2 JP4987830 B2 JP 4987830B2 JP 2008246717 A JP2008246717 A JP 2008246717A JP 2008246717 A JP2008246717 A JP 2008246717A JP 4987830 B2 JP4987830 B2 JP 4987830B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic field
- bias magnetic
- magnetic
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 399
- 230000005415 magnetization Effects 0.000 claims description 99
- 239000010410 layer Substances 0.000 description 624
- 239000010408 film Substances 0.000 description 63
- 238000000034 method Methods 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 37
- 230000008569 process Effects 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 8
- 239000000395 magnesium oxide Substances 0.000 description 8
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910005335 FePt Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910015187 FePd Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002902 ferrimagnetic material Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、磁気メモリに係り、例えば書き込み電流に基づいて抵抗値が変化する磁気抵抗素子を備えた磁気メモリに関する。 The present invention relates to a magnetic memory, for example, a magnetic memory including a magnetoresistive element whose resistance value changes based on a write current.
磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)は、トンネル磁気抵抗(TMR:Tunneling Magnetoresistive)効果を利用するMTJ(Magnetic Tunnel Junction)素子を記憶素子として備えている。MTJ素子は、磁性材料からなる記録層及び参照層と、これらに挟まれた絶縁層との3層の薄膜で構成されており、記録層及び参照層の磁化状態により情報を記憶する。スピン注入型MRAMでは、MTJ素子への情報の書き込みは、MTJの膜面に対して垂直方向に通電することにより行なわれる。 A magnetic random access memory (MRAM) includes an MTJ (Magnetic Tunnel Junction) element that uses a tunneling magnetoresistive (TMR) effect as a storage element. The MTJ element is composed of three thin films, a recording layer and a reference layer made of a magnetic material, and an insulating layer sandwiched between them, and stores information according to the magnetization states of the recording layer and the reference layer. In the spin injection MRAM, information is written to the MTJ element by energizing in a direction perpendicular to the MTJ film surface.
MTJ素子に用いられる磁性層としては、磁化の方向が膜面に対して垂直方向を向く垂直磁化膜と、磁化の方向が面内方向を向く面内磁化膜とが提案されている。垂直磁化膜を採用した場合、参照層の磁化によって発生する漏洩磁界は記録層の磁化と同じ方向を向いているため、記録層に大きな垂直成分を持つ磁界が作用する。記録層に作用する参照層からの漏洩磁界は、記録層の磁化を参照層の磁化と平行にする方向に作用する。そのため、反平行から平行に記録層の磁化を反転させる場合は小さなスピン注入電流でよいが、逆に平行から反平行に反転をさせる場合は大きな電流が必要になる。 As magnetic layers used in the MTJ element, a perpendicular magnetization film in which the magnetization direction is perpendicular to the film surface and an in-plane magnetization film in which the magnetization direction is in the in-plane direction have been proposed. When the perpendicular magnetization film is employed, the leakage magnetic field generated by the magnetization of the reference layer is oriented in the same direction as the magnetization of the recording layer, and therefore a magnetic field having a large perpendicular component acts on the recording layer. The leakage magnetic field from the reference layer acting on the recording layer acts in a direction that makes the magnetization of the recording layer parallel to the magnetization of the reference layer. Therefore, when the magnetization of the recording layer is reversed from antiparallel to parallel, a small spin injection current may be used. However, when the magnetization is reversed from parallel to antiparallel, a large current is required.
また、漏洩磁界のために反平行状態が不安定である場合において、漏洩磁界が記録層の保磁力よりも大きくなると、MTJ素子の外部から磁界を印加しない状態では、MTJ素子の磁化状態を反平行状態に保持することができなくなってしまう。また、漏洩磁界が記録層の保磁力より小さい場合でも、長時間反平行状態を維持している間に熱擾乱によって反平行状態から平行状態に反転してしまい情報を保持できなくなってしまう問題が生じる。そのため、参照層からの漏洩磁界は、記録層の保磁力に対して十分小さくする必要がある。 Further, when the anti-parallel state is unstable due to the leakage magnetic field, if the leakage magnetic field becomes larger than the coercive force of the recording layer, the magnetization state of the MTJ element is reversed in the state where no magnetic field is applied from the outside of the MTJ element. It becomes impossible to hold in a parallel state. In addition, even when the leakage magnetic field is smaller than the coercive force of the recording layer, there is a problem that information cannot be retained because the anti-parallel state is reversed from the anti-parallel state due to thermal disturbance while the anti-parallel state is maintained for a long time. Arise. Therefore, the leakage magnetic field from the reference layer needs to be sufficiently small with respect to the coercive force of the recording layer.
一方、記録層の上下に非磁性層を挟んでそれぞれ参照層を配置するダブルジャンクション構造が提案されている(特許文献1)。垂直磁化膜を用いたMTJ素子をダブルジャンクション構造にする場合は、2つの参照層の磁化の方向は互いに反平行になるように設定する。この場合、2つの参照層から発生し、記録層に作用する漏洩磁界の垂直成分は互いに逆方向を向くため、2つの参照層の飽和磁化Ms及び厚さがほぼ同じになるように調整することで、漏洩磁界のz成分(膜面に垂直方向の成分)をほぼキャンセルすることができる。 On the other hand, a double junction structure has been proposed in which a reference layer is disposed above and below a recording layer with a nonmagnetic layer interposed therebetween (Patent Document 1). When the MTJ element using the perpendicular magnetization film has a double junction structure, the magnetization directions of the two reference layers are set to be antiparallel to each other. In this case, since the perpendicular components of the leakage magnetic field generated from the two reference layers and acting on the recording layer are opposite to each other, the saturation magnetization Ms and the thickness of the two reference layers are adjusted to be substantially the same. Thus, the z component (component perpendicular to the film surface) of the leakage magnetic field can be substantially canceled.
しかし、漏洩磁界の動径方向の成分は互いに増強する方向に作用するため、特に記録層の外周において強い横磁場が作用する。この横磁場のために磁化の垂直性及び磁気抵抗特性が低下し、記録層の磁化反転の一様性も劣化する問題がある。また、ダブルジャンクション構造では2つの参照層を互いに反平行にする必要があり、そのためには、2つの参照層の保磁力差を十分つけて別々に着磁を行なう必要があり、材料や構造、プロセス条件の自由度が制限される。
本発明は、記録層に作用する参照層からの漏洩磁界を低減することが可能な磁気メモリを提供する。 The present invention provides a magnetic memory capable of reducing a leakage magnetic field from a reference layer acting on a recording layer.
本発明の一態様に係る磁気メモリは、膜面に垂直方向の磁気異方性を有しかつスピン偏極した電子により磁化方向が変化する第1の磁性層と、膜面に垂直方向の磁気異方性を有しかつ磁化方向が不変である第2の磁性層と、前記第1の磁性層及び第2の磁性層に挟まれた非磁性層とを有する磁気抵抗素子と、前記第2の磁性層と平行な磁化を有し、かつ前記磁気抵抗素子を囲み、かつ前記第2の磁性層からの漏洩磁界を低減するバイアス磁界層とを具備する。
A magnetic memory according to one embodiment of the present invention includes a first magnetic layer that has a magnetic anisotropy perpendicular to a film surface and whose magnetization direction is changed by spin-polarized electrons, and a magnetic film perpendicular to the film surface. A magnetoresistive element having a second magnetic layer having anisotropy and a magnetization direction unchanged, and a nonmagnetic layer sandwiched between the first magnetic layer and the second magnetic layer; magnetic layer and has a magnetization parallel, and wherein enclose the magnetoresistive element, and comprising a bias magnetic field layer to reduce the leakage magnetic field from the second magnetic layer.
本発明の一態様に係る磁気メモリは、膜面に垂直方向の磁気異方性を有し、かつスピン偏極した電子により磁化方向が変化する複数の第1の磁性層と、前記複数の第1の磁性層上に設けられた複数の非磁性層と、平面状に延在するように前記複数の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である第2の磁性層と、前記複数の第1の磁性層にそれぞれ電気的に接続された電流経路の一端を有する複数の選択トランジスタと、前記複数の選択トランジスタの電流経路の他端にそれぞれ電気的に接続された複数のビット線とを具備する。 A magnetic memory according to one embodiment of the present invention includes a plurality of first magnetic layers having magnetic anisotropy in a direction perpendicular to a film surface and having a magnetization direction changed by spin-polarized electrons , and the plurality of first magnetic layers. A plurality of nonmagnetic layers provided on one magnetic layer, and provided on the plurality of nonmagnetic layers so as to extend in a plane, and having magnetic anisotropy in a direction perpendicular to the film surface; A second magnetic layer whose magnetization direction is unchanged ; a plurality of selection transistors each having one end of a current path electrically connected to the plurality of first magnetic layers; and a current path of the plurality of selection transistors And a plurality of bit lines electrically connected to the other end of each .
本発明によれば、記録層に作用する参照層からの漏洩磁界を低減することが可能な磁気メモリを提供することができる。 According to the present invention, it is possible to provide a magnetic memory capable of reducing the leakage magnetic field from the reference layer acting on the recording layer.
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, elements having the same function and configuration are denoted by the same reference numerals, and redundant description will be given only when necessary.
[第1の実施形態]
[1.記憶素子の構成]
まず、本実施形態のMRAMの記憶素子にあたる磁気抵抗素子[MTJ(magnetic tunnel junction)素子]10の構成について説明する。図1は、本発明の第1の実施形態に係るMTJ素子10の構成を示す断面図である。MTJ素子10は、それに含まれる2個の磁性体の相対的な磁化方向によって情報を記憶する記憶素子である。図中の矢印は、磁化方向を示している。
[First Embodiment]
[1. Configuration of storage element]
First, the configuration of the magnetoresistive element [MTJ (magnetic tunnel junction) element] 10 corresponding to the memory element of the MRAM of this embodiment will be described. FIG. 1 is a cross-sectional view showing a configuration of an
MTJ素子10は、結晶配向用の下地層11、記録層(記憶層、自由層ともいう)12、非磁性層(トンネルバリア層)13、参照層(固定層ともいう)14、上部電極15が順に積層された積層構造を有する。以下の説明において、記録層12、トンネルバリア層13、及び参照層14の部分を、単にMTJと称する。本実施形態では、結晶配向用下地層11が下部電極を兼ねて1つの層となっている構成を例示しているが、勿論、下地層と下部電極とを別々に積層してもよい。上部電極15は、ハードマスク層としての機能を兼ねている。なお、記録層12と参照層14とは、積層順序が逆であってもよい。
The
記録層12は、磁化(或いはスピン)の方向が可変である(反転する)。参照層14は、磁化の方向が不変である(固着している)。「参照層14の磁化方向が不変である」とは、記録層12の磁化方向を反転するために使用される磁化反転電流を参照層14に流した場合に、通電の前後において参照層14の磁化方向が変化しないことを意味する。従って、MTJ素子10において、参照層14として反転電流の大きな磁性層を用い、記録層12として参照層14よりも反転電流の小さい磁性層を用いることによって、磁化方向が可変の記録層12と磁化方向が不変の参照層14とを備えたMTJ素子10を実現することができる。スピン偏極電子により磁化反転を引き起こす場合、その反転電流は減衰定数、異方性磁界、及び体積に比例するため、これらを適切に調整して、記録層12と参照層14との反転電流に差を設けることができる。
The
参照層14及び記録層12はそれぞれ膜面に垂直方向の磁気異方性を有し、従って参照層14及び記録層12の容易磁化方向は膜面(或いは積層面)に対して垂直である(以下、垂直磁化という)。すなわち、MTJ素子10は、参照層14及び記録層12の磁化方向がそれぞれ膜面に対して垂直方向を向く、いわゆる垂直磁化型MTJ素子である。なお、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが低くなる方向である。困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが大きくなる方向である。
Each of the
下地層11は、平坦な垂直磁化の磁性層を成長させるために必要な層であり、一例としては、窒化チタン(TiN)等の化合物層と、タンタル(Ta)、白金(Pt)等の金属層と、厚さ0.5nm以下の薄い酸化マグネシウム(MgO)とが順に積層された積層構造である。
The
記録層12及び参照層14の材料としては、FePt或いはFePd等のL10構造を持つ強磁性材料、TbCoFe等のフェリ磁性材料、或いは、NiFe等の磁性材料とCu等の非磁性材料との積層構造からなる人工格子等が挙げられる。
As a material of the
トンネルバリア層13としては、酸化マグネシウム(MgO)或いは酸化アルミニウム(Al2O3)等の絶縁材料が挙げられる。上部電極(ハードマスク層)15としては、タンタル(Ta)或いは窒化チタン(TiN)等の金属が挙げられる。
Examples of the
このように構成されたMTJ素子10において、情報の書き込みは、以下のように行われる。情報の書き込み時、MTJ素子10は、膜面に垂直な方向において双方向に通電される。
In the
書き込み電流を記録層12から参照層14の方向に流した場合、電子の流れは参照層14から記録層12の方向になる。この場合、記録層12の磁化は参照層14の磁化と揃う方向にスピントルクを受ける。このため、記録層12の磁化が参照層14と反平行であった場合、記録層12の磁化は反転して参照層14と平行になる。
When a write current is passed from the
一方、書き込み電流を参照層14から記録層12の方向に流した場合、電子の流れは記録層12から参照層14の方向になる。この場合、記録層12の磁化は参照層14と反平行を向く方向にスピントルクを受ける。このため、記録層12の磁化が参照層14と平行であった場合、記録層12の磁化は反転して参照層14と反平行になる。
On the other hand, when a write current is passed from the
MTJ素子10に垂直方向の読み出し電流を流した場合の抵抗値は、磁気抵抗効果により2つの磁性層の相対的な方向に依存して変化する。例えば、MTJ素子10の抵抗値は、記録層12と参照層14との磁化の方向が平行の場合は低抵抗となり、反平行の場合は高抵抗となる。図1の例では、記録層12の磁化が上向きの状態が平行状態であり、下向きの状態が反平行状態である。例えば、低抵抗状態をデータ“0”、高抵抗状態をデータ“1”と規定することで、MTJ素子10に1ビットの情報を記憶させることができる。
The resistance value when a vertical read current flows through the
平行状態の抵抗値をR0、反平行状態の抵抗値をR1とすると、“(R1−R0)/R0”で定義される値を磁気抵抗比(MR比)と呼ぶ。磁気抵抗比はMTJ素子10を構成する材料やプロセス条件によって異なるが、数10%から数100%程度の値を取り得る。MRAMは磁気抵抗効果を利用して、MTJ素子10に記憶された情報の読み出しを行なう。読み出し動作時にMTJ素子10に流す読み出し電流は、スピン注入により記録層12の磁化が反転する電流よりも十分小さい電流値に設定する。
When the resistance value in the parallel state is R0 and the resistance value in the antiparallel state is R1, the value defined by “(R1−R0) / R0” is called a magnetoresistance ratio (MR ratio). The magnetoresistance ratio varies depending on the material constituting the
[2.バイアス磁界層16の構成]
次に、記録層12に作用する参照層14からの漏洩磁界をキャンセルする機能を有するバイアス磁界層16の構成について説明する。図2は、バイアス磁界層16を備えたMRAMの構成を示す斜視図である。
[2. Configuration of Bias Magnetic Field Layer 16]
Next, the configuration of the bias
MRAMは、マトリクス状に2次元配列された複数のMTJ素子10を備えている。各MTJ素子10の構成は、図1と同じである。なお、図2では、複数のMTJ素子10のうち4個を抽出して示している。
The MRAM includes a plurality of
バイアス磁界層16は、MTJを膜面方向に延長した空間と重なる位置に配置される。バイアス磁界層16は、実効的に2次元の平面状に広がっており、マトリクス状に複数の孔が空いている。MTJ素子10は、バイアス磁界層16の孔の中に突き刺すように配置されている。換言すると、バイアス磁界層16は、MTJと同一平面に延在しており、各MTJ素子10を囲むように構成されている。「バイアス磁界層16がMTJと同一平面に延在」とは、バイアス磁界層16の厚さ方向の中心の位置(中心線)が、MTJを構成する記録層、トンネルバリア層及び参照層のいずれかを通過することを意味し、典型的にはMTJを構成する記録層の中心の位置(中心線)と参照層の中心の位置(中心線)との間(これらの中心の位置と一致する場合を含む。)に位置することを意味するものとする。
The bias
バイアス磁界層16は、参照層14と平行な方向(垂直方向)の磁気異方性を有しており、すなわち、それの容易磁化方向は膜面に対して垂直である。よって、バイアス磁界層16は、それの磁化方向が参照層14の磁化方向と平行になるように着磁を行なう。バイアス磁界層16の飽和磁化Msは、参照層14の飽和磁化と同程度かそれ以上に設定される。
The bias
バイアス磁界層16は、MTJ素子10と絶縁されており、絶縁信頼性の確保できる数nm以上の厚さの絶縁膜(図示せず)によって分離されている。上部電極15は、上部配線に電気的に接続される。下部電極11は、選択トランジスタ、或いは上部配線と直交する下部配線に電気的に接続される。図2では、MTJ素子10の平面形状が円である場合を例示している。MTJ素子10の平面形状について特に制限がなく、円以外に、楕円、正方形、長方形等いずれを用いてもよい。また、正方形或いは長方形の角が丸くなった形状であってもよい。バイアス磁界層16の孔の形状は、MTJ素子10の平面形状と同じに設定される。そして、MTJ素子10の周囲とバイアス磁界層16との距離は、絶縁膜を介して等間隔に設定される。
The bias
図2では、記録層12が参照層14に対して下側(基板側)に配置されている構造の例を示したが、逆に記録層12を参照層14に対して上側(基板と反対側)に配置させる構造でも、図2と同じようにバイアス磁界層16を配置することで、記録層12に作用する参照層14からの漏洩磁界をほぼキャンセルすることができる。
2 shows an example of a structure in which the
図3は、記録層12に作用する参照層14からの漏洩磁界をバイアス磁界層16がキャンセルする様子を説明する図である。参照層14の磁化が上方向である場合、バイアス磁界層16の磁化も上方向に設定される。
FIG. 3 is a diagram for explaining how the bias
参照層14は、図3の実線矢印で示すように、記録層12に上向きの漏洩磁界を印加する。また、参照層14によって、記録層12の面内方向の端部は中心部よりも強い漏洩磁界が作用する。一方、バイアス磁界層16は、図3の点線矢印で示すように、記録層12に下向きの漏洩磁界を印加する。このように、参照層14から発生する漏洩磁界とバイアス磁界層16から発生する漏洩磁界とは、互いに逆向きになり、記録層12に作用する外部磁界は相殺される。また、記録層12に作用する漏洩磁界は、垂直方向成分だけでなく、動径方向成分も逆方向に作用するため、漏洩磁界の動径方向成分も相殺される。
The
参照層14及びバイアス磁界層16の隙間がなく、かつ、参照層14及びバイアス磁界層16の厚さと飽和磁化とが等しく、かつ、バイアス磁界層16の外径が厚さに対して十分(例えば、100倍程度以上)大きい場合には、参照層14とバイアス磁界層16との磁界はほぼ完全にキャンセルされ、記録層12に作用する漏洩磁界はほぼゼロになる。この場合、参照層14及びバイアス磁界層16を合わせて1つの磁性膜と見なすことができ、この磁性膜が十分広い場合には漏洩磁界が磁性膜から外に漏れないと言い換えることができる。この理由を図4を用いて説明する。
There is no gap between the
図4は、垂直磁化を有しかつ面内方向に広がる磁性膜の一部を示している。この磁性膜は、バイアス磁界層16と記録層12とを併せたものとみなすことができる。磁性膜の上面及び底面にはそれぞれ、正及び負の磁荷が誘起されており、磁界はこれらの磁荷によって発生すると見なすことができる。ここで、磁性膜は十分広いので磁界は膜面に対して垂直方向を向いており、磁束密度が保存されるため、磁界強度は膜面からの距離に依存しない。このため、例えば点Aに正の磁荷によって作られる磁界(実線の矢印)と負の磁荷によって作られる磁界(破線の矢印)は同じ強度で逆向きになるため、その合成磁界はキャンセルされてゼロになる。
FIG. 4 shows a part of the magnetic film having perpendicular magnetization and extending in the in-plane direction. This magnetic film can be regarded as a combination of the bias
図3及び図4の原理によると、参照層14とバイアス磁界層16との距離がゼロに近くなれば、バイアス磁界層16を参照層14の真横に(参照層14と同一平面に)配置し、かつバイアス磁界層16と参照層14との飽和磁化を同じにすることで、記録層12に作用する参照層14からの漏洩磁界をバイアス磁界層16によってキャンセルすることが可能である。よって、基本的には、このようにバイアス磁界層16を構成することが好ましい。
According to the principle of FIGS. 3 and 4, when the distance between the
しかし、参照層14とバイアス磁界層16との間には、絶縁膜の厚さ分の距離が空いているため、参照層14からの漏洩磁界を完全にキャンセルするには、絶縁膜分の磁化を補う必要がある。この方法としては、後述するように、バイアス磁界層16の飽和磁化を参照層14の飽和磁化より少し大きくする、或いは、バイアス磁界層16を記録層12に多少近づける等があげられる。この調整幅は、参照層14とバイアス磁界層16との距離に依存する。なお、バイアス磁界層16の飽和磁化は、磁性材料、及びその厚さによって調整することが可能である。
However, since there is a distance corresponding to the thickness of the insulating film between the
図5は、バイアス磁界層16を備えたMRAMの他の構成例を示す斜視図である。図5のMRAMは、接合分離のためのエッチングプロセスを絶縁層(トンネルバリア層)で止めたバリア止めプロセスによって形成されたMTJ素子10にバイアス磁界層16を適用した例である。図5では、マトリクス状に2次元配列された複数のMTJ素子10のうち2個を抽出して示している。
FIG. 5 is a perspective view showing another configuration example of the MRAM including the bias
MTJ素子10は、下部電極11、参照層14、トンネルバリア層13、記録層12、上部電極15が順に積層された積層構造を有している。すなわち、プロセス上の制約から、参照層14が記録層12に対して下側(基板側)に配置されている。記録層12及び上部電極15の平面形状は、図2のMTJ素子10のものと同じである。参照層14の面積は、記録層12の面積より大きい。参照層14は、例えば、長方形の角が丸くなった平面形状を有している。バイアス磁界層16は、参照層14を膜面方向に延長した空間と重なる位置に配置される。バイアス磁界層16は、実効的に2次元の平面状に広がっており、マトリクス状に複数の孔が空いている。参照層14は、バイアス磁界層16の孔の中に突き刺すように配置されている。換言すると、バイアス磁界層16は、参照層14と同一平面に延在しており、各参照層14を囲むように構成されている。
The
バイアス磁界層16は、参照層14と平行な方向(垂直方向)の磁気異方性を有しており、すなわち、それの容易磁化方向は膜面に対して垂直である。バイアス磁界層16の飽和磁化は、参照層14の飽和磁化と同程度かそれ以上に設定される。バイアス磁界層16は、MTJ素子10と絶縁しており、絶縁信頼性の確保できる数nm以上の厚さの絶縁膜(図示せず)によって分離されている。上部電極15は、上部配線に電気的に接続される。下部電極11は、コンタクトを介して選択トランジスタ、或いは上部配線と直交する下部配線に電気的に接続される。
The bias
図5のようにMRAMを構成した場合でも、図2のMRAMと同様に、バイアス磁界層16は、記録層12に作用する参照層14からの漏洩磁界をほぼキャンセルすることができる。
Even when the MRAM is configured as shown in FIG. 5, the bias
図6は、バイアス磁界層16の効果を確認するためのシミュレーション計算に用いたモデルを示す図である。図6は、1個のMTJ素子10とその周囲に配置されたバイアス磁界層16との断面を示している。
FIG. 6 is a diagram showing a model used for the simulation calculation for confirming the effect of the bias
記録層12の中心を原点とし、膜面に対して垂直方向にz軸を設定する。参照層14の厚さ10nm、記録層12の厚さ2.2nm、トンネルバリア層の厚さ1nm、MTJを直径60nmの円板形状とした。また、バイアス磁界層16は、計算を簡単にするために、内径100nmのリング形状とした。MTJとバイアス磁界層16との間には、20nmの絶縁領域を設けた。リングの外径Rは20μmとした。図2のようにバイアス磁界層16が隣同士つながっている場合、着目しているMTJ素子10に作用する磁界は、隣にもMTJ素子が存在することによって殆ど変わらないと仮定して計算を行なった。また、バイアス磁界層16の厚さを“d”、バイアス磁界層16の高さと記録層12の高さとの差を“h”とし、バイアス磁界層16の高さが記録層12の高さと同じである場合をh=0とする。なお、“バイアス磁界層16の高さ”とは、厚さ方向におけるバイアス磁界層16の中心の位置での高さをいうものとする。同様に、“記録層12の高さ”とは、厚さ方向における記録層12の中心の位置での高さをいうものとする。参照層14及びバイアス磁界層16の飽和磁化は共に1000emu/cc程度とした。
The center of the
図7は、記録層12と同じ高さにバイアス磁界層16を配置した場合(h=0)に、記録層12の厚さ方向の中心の位置に作用する漏洩磁界分布を示すグラフである。図7の横軸は記録層12の中心から動径方向の距離、縦軸は参照層14及びバイアス磁界層16から記録層12に印加される合成磁界のz成分[Hz(Oe)]を示している。図7には、バイアス磁界層16の厚さdを10〜20nmの範囲で変化させた場合のそれぞれの結果について示している。
FIG. 7 is a graph showing the leakage magnetic field distribution acting on the center position in the thickness direction of the
参照層14の半径は30nmであるので、距離30nm以下の領域では参照層14が発生する磁界とバイアス磁界層16が発生する磁界とが打ち消しあう方向に働き、磁界Hzがゼロ近傍になっている。すなわち、バイアス磁界層16の厚さdを調整することで、記録層12に印加される漏洩磁界を相殺することができる。図6のモデルでは、バイアス磁界層16の厚さdが15〜17nmである場合が効果が大きい。
Since the radius of the
図8は、記録層12の厚さ方向の中心の位置に作用する漏洩磁界の面積平均を示すグラフである。図8の横軸はバイアス磁界層16の厚さd(nm)、縦軸は参照層14及びバイアス磁界層16から記録層12に印加される合成磁界のz成分における面積平均[Hz(Oe)]を示している。バイアス磁界層16の厚さdを厚くすることにより下向きの磁界が強くなり、厚さdが約15nmで参照層14の漏洩磁界をキャンセルすることができる。
FIG. 8 is a graph showing the average area of the leakage magnetic field acting on the central position of the
図9は、バイアス磁界層16の外径R=170nmに固定した場合の記録層12の厚さ方向の中心の位置に作用する漏洩磁界の面積平均を示すグラフである。図9の横軸はバイアス磁界層16の厚さd(nm)、縦軸は参照層14及びバイアス磁界層16から記録層12に印加される合成磁界のz成分における面積平均[Hz(Oe)]を示している。バイアス磁界層16の外径以外のパラメータ及び計算方法は、図8と同じである。
FIG. 9 is a graph showing the average area of the leakage magnetic field acting on the center position in the thickness direction of the
図9の条件では、バイアス磁界層16の厚さを20nmまで増やしても870Oe程度の磁界が残ってしまう。図8のR=20μmの条件では、バイアス磁界層16の外周部は記録層12の中心から30nm以下の領域から十分離れているため、バイアス磁界層16の外周部から発生する漏洩磁界の記録層12に対する影響は無視することができる。しかし、図9のR=170nmの条件では、記録層12からバイアス磁界層16の外周部までの距離がバイアス磁界層16の厚さdに対して十分大きいとはいえず、バイアス磁界層16の外周部から発生する漏洩磁界が記録層12に作用し、参照層14からの漏洩磁界を強める方向に働くために、記録層12に作用する外部磁界が残ってしまう。図9を外挿(extrapolation)することにより、完全に漏洩磁界をキャンセルするためのバイアス磁界層16の厚さdは約35nmになる。この厚さdの磁性膜の磁化を垂直に立たせることは難しいので、バイアス磁界層16の外周部は記録層12から十分離す方が好ましい。
Under the conditions of FIG. 9, a magnetic field of about 870 Oe remains even if the thickness of the bias
一方で、MRAMの容量を大きくするためにはMTJ素子アレイのピッチを大きくすることは好ましくない。図2或いは図5に示したように複数のMTJ素子10でバイアス磁界層16を共通にすることにより、MTJ素子アレイのピッチを大きくすることなく、バイアス磁界層16の外周部をMTJ素子から十分離すことが可能になる。この場合、アレイの外周領域に配置されたMTJ素子もバイアス磁界層16の端から離す必要がある。
On the other hand, in order to increase the capacity of the MRAM, it is not preferable to increase the pitch of the MTJ element array. As shown in FIG. 2 or FIG. 5, the bias
図10は、バイアス磁界層16の厚さd=15nmに固定し、バイアス磁界層16の外径Rをパラメータとした場合の記録層12の厚さ方向の中心の位置に作用する漏洩磁界の計算結果を示すグラフである。図10の横軸はバイアス磁界層16の外径R(nm)、縦軸は参照層14及びバイアス磁界層16から記録層12に印加される合成磁界のz成分における面積平均[Hz(Oe)]を示している。
FIG. 10 shows the calculation of the leakage magnetic field acting on the center position in the thickness direction of the
図10の結果によると、磁界Hzの許容量を100Oeとすると外径Rが約2μm以上必要となるので、バイアス磁界層16の外周部とMTJ素子10との距離はその半分である約1μm以上必要になる。そのため、バイアス磁界層16を共有するMTJ素子アレイのうち最外周に配置されたMTJ素子に対して、バイアス磁界層16の端部を約1μm以上のマージンをとって設定する必要がある。
According to the result of FIG. 10, since the outer diameter R is required to be about 2 μm or more when the allowable amount of the magnetic field Hz is 100 Oe, the distance between the outer peripheral portion of the bias
図11は、バイアス磁界層16の端部のマージンを説明する図である。“A”及び“B”は、MTJ素子アレイの最外周に配置されたMTJ素子である。これらMTJ素子からバイアス磁界層16の端部までの距離dA及びdBは、約1μm以上のマージンが必要である。ただし、記憶素子として使用しないダミーのMTJ素子をマージン領域に配置してもよい。このようにダミーMTJ素子を使用することで、実際に記憶素子として使用するMTJ素子とバイアス磁界層16の端部までの距離を大きくすることが可能である。
FIG. 11 is a diagram for explaining a margin at the end of the bias
図12は、参照層14と同じ高さにバイアス磁界層16を配置した場合(h=7.1nm)の記録層12の厚さ方向の中心の位置に作用する漏洩磁界の面積平均を示すグラフである。図12の横軸はバイアス磁界層16の厚さd(nm)、縦軸は参照層14及びバイアス磁界層16から記録層12に印加される合成磁界のz成分における面積平均[Hz(Oe)]を示している。バイアス磁界層16の外径R=20μmで計算している。
FIG. 12 is a graph showing the average area of the leakage magnetic field acting on the center position in the thickness direction of the
図12に示すように、バイアス磁界層16の厚さd=16nmにした時に、参照層14及びバイアス磁界層16から記録層12に印加される漏洩磁界がキャンセルされる。図12の結果と図8の結果とを比較すると、記録層12に印加されるz成分の漏洩磁界をキャンセルする効率は、バイアス磁界層16の高さを参照層14と同じにする方が記録層12と同じにする場合よりもわずかに悪くなる。しかし、バイアス磁界層16の高さを参照層14と同じにした場合は、動径方向成分の漏洩磁界もキャンセルされることになる。そのため、バイアス磁界層16の高さを参照層14と同じにする方が望ましいが、バイアス磁界層16の飽和磁化や厚さを十分大きくできない場合は、バイアス磁界層16の高さを参照層14と記録層12との間で調整する。
As shown in FIG. 12, when the thickness d of the bias
なお、記録層12の厚さをdF、トンネルバリア層13の厚さをdT、参照層14の厚さをdPとすると、バイアス磁界層16の高さが記録層12の高さと参照層14の高さの間、つまり“0<h≦(dF/2)+(dP/2)+dT”の条件を満たす場合には、参照層14とバイアス磁界層16との漏洩磁界の動径方向成分は互いに低減する方向に作用する。よって、上記hの範囲を満たすようにバイアス磁界層16の高さを設定することで、記録層12に印加される漏洩磁界の動径方向成分を低減することができる。
When the thickness of the
[3.MRAMの製造方法]
次に、バイアス磁界層16を備えたMRAMの製造方法の一例について図面を参照しながら説明する。
[3. Manufacturing method of MRAM]
Next, an example of a method for manufacturing the MRAM including the bias
半導体基板上に形成されたMOSトランジスタやFEOL(Front End Of Line)上に層間絶縁層21を堆積し、この層間絶縁層21内に下部配線或いはMOSトランジスタ等に電気的に接続されるコンタクト22を形成後、CMP(Chemical Mechanical Polishing)及びエッチバックにより上面を平坦化した断面を図13に示す。層間絶縁層21としては、例えば酸化シリコン(SiO2)が用いられ、コンタクト22としては、例えばタングステン(W)が用いられる。
An interlayer insulating
続いて、図14に示すように、コンタクト22上に、下地層11、MTJ膜、ハードマスク層15を順に、例えばスパッタにより成膜する。下地層11は平坦な垂直磁化の磁性層を成長させるために必要な層であり、前述した材料によって構成される。MTJ膜は、下から記録層12、トンネルバリア層13、参照層14からなる。記録層12及び参照層14の材料としては、例えばL10構造を持つFePtが用いられ、トンネルバリア層13としては、例えば酸化マグネシウム(MgO)が用いられる。ハードマスク層15としては、例えばタンタル(Ta)が用いられる。MTJ膜とハードマスク層15との間には、薄い酸化マグネシウム(MgO)或いはルテニウム(Ru)等のキャップ層を挟むようにしてもよい。
Subsequently, as illustrated in FIG. 14, the
続いて、図15に示すように、リソグラフィ及びエッチングにより素子分離を行ない、複数のMTJ素子10を形成する。続いて、図16に示すように、MTJ素子10上及び露出した層間絶縁層21上に、絶縁膜23を堆積する。絶縁膜23としては、例えば酸化シリコン(SiO2)或いは窒化シリコン(SiN)が用いられる。この絶縁膜23は、MTJ素子10とバイアス磁界層16とを絶縁するためのものである。従って、絶縁膜23はMTJ素子10の側面にも形成されており、この絶縁膜23の厚さは絶縁信頼性の確保できる程度に厚く、同時にバイアス磁界層16によってMTJ素子10の記録層12に作用する参照層14からの漏洩磁界のキャンセルが可能である条件を満たす必要がある。例えば、絶縁膜23の厚さは、5〜30nm程度になる。
Subsequently, as shown in FIG. 15, element separation is performed by lithography and etching to form a plurality of
続いて、図17に示すように、絶縁膜23上に、例えばスパッタにより、下地層24、バイアス磁界層16を順に成膜する。バイアス磁界層16とMTJ素子10との距離は、MTJ素子10の側面に形成された絶縁膜23の厚さによってセルフアラインで制御されるため、ばらつきが小さくなり、よってMTJ素子10毎のシフト磁界のばらつきを抑えることができる。バイアス磁界層16のスパッタは指向性の高い条件で行い、ハードマスク層15の側面に付着する磁性層が少なくなるようにする。
Subsequently, as shown in FIG. 17, the
バイアス磁界層16の磁性材料は、磁化の方向が垂直で飽和磁化が参照層14と同程度がそれ以上の材料を用いる。バイアス磁界層16としては、例えば、参照層14と同じL10構造を持つFePtが用いられる。また、バイアス磁界層16の下には適当な下地層24を設けることで、バイアス磁界層16の磁化の垂直性を保ち、バイアス磁界層16の高さとMTJの高さをほぼ同じになるように調整する。その後、バイアス磁界層16上に、このバイアス磁界層16を保護するためのキャップ層(図示せず)を形成する。下地層24には、下地層11と同様の材料が用いられる。
As the magnetic material for the bias
続いて、図18に示すように、試料全面に、例えば酸化シリコン(SiO2)或いは窒化シリコン(SiN)からなる層間絶縁層25を堆積する。続いて、図19に示すように、CMPにより、層間絶縁層25の平坦化を行なう。同時に、MTJ素子10の上面に堆積されたバイアス磁界層16及び下地層24も削り、MTJ膜上のハードマスク層15を露出させる。
Subsequently, as shown in FIG. 18, an
続いて、図20に示すように、MTJ素子10上に、ハードマスク層15と電気的に接続する上部配線26を形成する。上部配線26としては、例えばアルミニウム(Al)或いは銅(Cu)が用いられる。このようにして、本実施形態のMRAMが形成される。
Subsequently, as shown in FIG. 20, an
次に、ハードマスク層15の側面にバイアス磁界層16が付着するのを防ぐようにした、MRAMの他の製造方法について説明する。図21に示すように、MTJ膜を成膜後、このMTJ膜上に、金属からなる第1のハードマスク層15、絶縁体からなる第2のハードマスク層15Aを順に成膜する。第1のハードマスク層15としては、例えばタンタル(Ta)が用いられる。第2のハードマスク層15Aとしては、例えば酸化シリコン(SiO2)が用いられる。
Next, another method of manufacturing the MRAM that prevents the bias
続いて、図22に示すように、リソグラフィ及びRIE(Reactive Ion Etching)により、第2のハードマスク層15AをMTJ素子10の平面形状と同じ形状にパターニングする。続いて、等方性の強い条件(高温、低バイアス、塩素ガス(Cl2)等)のRIEにより第1のハードマスク層15をエッチングすることで、第2のハードマスク層15Aの下にアンダーカットを入れる。
Subsequently, as shown in FIG. 22, the second
続いて、図23に示すように、斜入射ミリング等により、第1のハードマスク層15をマスクとしてMTJ及び下地層11をエッチングする。この時、MTJは、順テーパ形状を有している。続いて、試料全面に、例えば窒化シリコンからなる絶縁膜23を堆積する。
Subsequently, as shown in FIG. 23, the MTJ and the
続いて、図24に示すように、指向性の高い条件でのスパッタにより、絶縁膜23上に下地層(図示せず)及びバイアス磁界層16を成膜する。この時、第2のハードマスク層15Aの下にはアンダーカットが入っているために、第1のハードマスク層15の側面はオーバーハングの下に隠れている。これにより、バイアス磁界層16の成膜時に、このバイアス磁界層16が第1のハードマスク層15の側面に付着するのを防いでいる。
Subsequently, as shown in FIG. 24, a base layer (not shown) and a bias
続いて、図25に示すように、試料全面に、例えば酸化シリコン(SiO2)からなる層間絶縁層25を堆積する。続いて、CMPにより、第1のハードマスク層15の上面に堆積されたバイアス磁界層16、下地層、絶縁膜23及び第2のハードマスク層15Aを削り、第1のハードマスク層15を露出させる。続いて、図26に示すように、ハードマスク層15上に上部配線26を形成する。
Subsequently, as shown in FIG. 25, an
このプロセスのポイントは、第1のハードマスク層15の側面にバイアス磁界層16を付着させないために、第2のハードマスク層15Aにオーバーハングを形成する(換言すると、第2のハードマスク層15Aの下にアンダーカットを入れる)ことにある。これによって、バイアス磁界層16の成膜時に第1のハードマスク層15の側面が第2のハードマスク層15Aの影になるため、磁性層の付着が起こらない。そのための方法の1つは、図22で説明したように、2層のハードマスクのうち下側の層をサイドエッチングの入りやすい条件で等方性エッチングすることにより、アンダーカットを形成する。
The point of this process is that an overhang is formed in the second
図22の例以外に、図27に示すように、第1のハードマスク層15上に、例えば窒化シリコン(SiN)からなる第2のハードマスク層15B、例えば酸化シリコン(SiO2)からなる第3のハードマスク層15Aを順に成膜し、例えばCDE(Chemical Dry Etching)により第2のハードマスク層15Bをエッチングすることで、第3のハードマスク層15Aの下にアンダーカットを入れる方法もある。或いは、下側の第2のハードマスク層15Bを酸化シリコン(SiO2)で構成し、上側の第3のハードマスク層15Aを窒化シリコン(SiN)で構成する。そして、酸化シリコン(SiO2)からなる第2のハードマスク層15Bをフッ酸(HF)を用いてエッチングすることで、第3のハードマスク層15Aの下にアンダーカットを入れるようにしてもよい。その後、第1のハードマスク層15、MTJ、下地層11を所望の形状にパターニングする。
In addition to the example of FIG. 22, as shown in FIG. 27, on the first
次に、ハードマスク層にオーバーハング(或いは、アンダーカット)を形成する他の方法について説明する。図28に示すように、MTJ膜を成膜後に、このMTJ膜上に、例えば酸化シリコン(SiO2)からなる絶縁層27を堆積する。続いて、リソグラフィ及びエッチングにより、絶縁層27のエッチング面が順テーパになるように、絶縁層27内にMTJ膜を露出する孔28を形成する。
Next, another method for forming an overhang (or undercut) in the hard mask layer will be described. As shown in FIG. 28, after forming the MTJ film, an insulating
続いて、図29に示すように、孔28内に、例えばタンタル(Ta)からなるハードマスク層15を埋め込んだ後、ハードマスク層15の上面をCMPにより平坦化する。そして、絶縁層27を除去することで、オーバーハングを有するハードマスク層15を形成することができる。
Subsequently, as shown in FIG. 29, after the
以上詳述したように第1の実施形態では、マトリクス状に2次元配列された複数のMTJ素子10を有するMRAMが、これら複数のMTJ素子10に共有され、かつ各MTJ素子10を囲むバイアス磁界層16を新たに備えている。また、このバイアス磁界層16は、実効的に2次元の平面状に広がっている。そして、バイアス磁界層16は、参照層14と同じ垂直方向の磁気異方性を有しており、その飽和磁化は、参照層14の飽和磁化と同程度かそれ以上に設定される。
As described in detail above, in the first embodiment, an MRAM having a plurality of
従って第1の実施形態によれば、記録層12に作用する参照層14からの漏洩磁界をバイアス磁界層16によってほぼキャンセルすることができる。これにより、記録層12の磁化状態が漏洩磁界によって反転するのを防ぐことが可能となる。特に、記録層12と参照層14との磁化が反平行状態での安定性が向上する。この結果、記憶素子としてのMTJ素子10のリテンション特性を向上させることができる。
Therefore, according to the first embodiment, the leakage magnetic field from the
また、バイアス磁界層16の厚さ及び飽和磁化を調整する、或いは、バイアス磁界層16の高さを調整することで、記録層12に作用する漏洩磁界を高精度に相殺することができる。
Further, by adjusting the thickness and saturation magnetization of the bias
また、バイアス磁界層16と参照層14との磁化の方向が同じであるため、バイアス磁界層16と参照層14とに保磁力差をつける必要がない。また、バイアス磁界層16と参照層14との着磁を同時に行なうことができる。これにより、材料の選択が容易となり、プロセス条件の制約を少なくすることができる。
Further, since the magnetization directions of the bias
[第2の実施形態]
第2の実施形態は、上部配線26と同じ方向に延在するようにバイアス磁界層16を形成し、このバイアス磁界層16を直接、或いは上部配線26を介して参照層14に電気的に接続するようにしている。
[Second Embodiment]
In the second embodiment, the bias
[1.バイアス磁界層16の構成]
図30は、本発明の第2の実施形態に係るMRAMの構成を示す斜視図である。MRAMは、マトリクス状に2次元配列された複数のMTJ素子10を備えている。各MTJ素子10は、下地層11、記録層12、トンネルバリア層13、参照層14、ハードマスク層15が順に積層された積層構造を有する。記録層12は、下地層11を介して選択トランジスタ、或いは上部配線と直交する下部配線に電気的に接続される。なお、図30では、図面の理解を容易にするために、下地層11及びハードマスク層15の図示を省略しており、すなわち、図30にはMTJ部分のみを示している。図30には、マトリクス状に2次元配列された複数のMTJのうち12(4×3)個を抽出して示している。
[1. Configuration of Bias Magnetic Field Layer 16]
FIG. 30 is a perspective view showing the configuration of the MRAM according to the second exemplary embodiment of the present invention. The MRAM includes a plurality of
MRAMは、MTJの列数に対応した数の複数のバイアス磁界層16を備えており、複数のバイアス磁界層16は、X方向に隣接して配置されている。各バイアス磁界層16は、上部配線と同じ方向(Y方向)に延在する構造を有しており、同一平面内において1列分のMTJに含まれる参照層14の各々を囲むように形成されている。すなわち、バイアス磁界層16は、MTJに対応する数の孔を有している。バイアス磁界層16は、参照層14と同じ向き(垂直方向)の磁気異方性を有しており、バイアス磁界層16の飽和磁化は、参照層14の飽和磁化と同程度に設定される。
The MRAM includes a plurality of bias magnetic field layers 16 corresponding to the number of MTJ columns, and the plurality of bias magnetic field layers 16 are arranged adjacent to each other in the X direction. Each bias
バイアス磁界層16は、参照層14に直接接触しており、少なくとも上部配線の一部を形成している。図30に示すように、上部配線を設けずに、バイアス磁界層16が上部配線の機能を兼ねるようにしてもよい。実際には、バイアス磁界層16上にこのバイアス磁界層16と同じ方向に延在する上部配線26を設け、この上部配線26にバイアス磁界層16及び参照層14を電気的に接続することで、電気抵抗を低減することが望ましい。このように上部配線26を設ける場合は、バイアス磁界層16と参照層14とが直接接触している必要はなく、バイアス磁界層16と参照層14とがそれぞれ上部配線26に電気的に接続されていればよい。すなわち、図30において、バイアス磁界層16と参照層14と間に絶縁領域を設けてもよい。この構成例を以下に説明する。
The bias
図31は、第2の実施形態に係るMRAMの他の構成例を示す平面図である。図32は、図31に示したA−A´線に沿ったMRAMの断面図である。図31では、マトリクス状に2次元配列された複数のMTJのうち9(3×3)個を抽出して示している。 FIG. 31 is a plan view showing another configuration example of the MRAM according to the second embodiment. FIG. 32 is a cross-sectional view of the MRAM along the line AA ′ shown in FIG. In FIG. 31, 9 (3 × 3) pieces of a plurality of MTJs arranged in a two-dimensional matrix are extracted and shown.
MRAMは、MTJの列数に対応した数の複数のバイアス磁界層16を備えており、複数のバイアス磁界層16はそれぞれ、Y方向に延在している。各バイアス磁界層16は、同一平面内において一列分のMTJ素子10の各々を囲むように構成されており、絶縁膜23によってMTJ素子10と絶縁されている。バイアス磁界層16は、参照層14と同じ向き(垂直方向)の磁気異方性を有しており、バイアス磁界層16の飽和磁化は、参照層14の飽和磁化と同程度かそれ以上に設定される。
The MRAM includes a plurality of bias magnetic field layers 16 corresponding to the number of MTJ columns, and each of the plurality of bias magnetic field layers 16 extends in the Y direction. Each bias
バイアス磁界層16上及びハードマスク層15上には、Y方向に延在する上部配線26が設けられている。すなわち、バイアス磁界層16と参照層14とは、上部配線26を介して電気的に接続されている。この上部配線26は、バイアス磁界層16と同様に、Y方向に延在している。このようにして第2の実施形態のMRAMを構成するようにしてもよい。
An
X方向に隣接して配置された複数のバイアス磁界層16と参照層14とは、バイアス磁界層16間の距離を小さくすることで、同一平面状に広がった1個の磁性膜とみなすことができる。よって、第2の実施形態で示したバイアス磁界層16を用いた場合、参照層14及びバイアス磁界層16から記録層12に作用する漏洩磁界をほぼキャンセルすることができる。漏洩磁界がキャンセルされる原理は、第1の実施形態で示した図3及び図4と同じである。
The plurality of bias magnetic field layers 16 and the
図33は、バイアス磁界層16と参照層14とが接触している条件で、バイアス磁界層16の効果を確認するためのシミュレーション計算に用いたモデルを示す図である。図33は、図30の構成をX方向に沿って切断した断面図に対応する。このモデルにおいて、バイアス磁界層16及び参照層14の幅が50nm、厚さが10nm、トンネルバリア層13の厚さを1nm、記録層12の幅が50nm、厚さが2nmとした。隣接するバイアス磁界層16間の距離は50nmとした。また、図33の構造が2μm×2μmの領域に広がっているとして計算した。
FIG. 33 is a diagram illustrating a model used for simulation calculation for confirming the effect of the bias
図34は、記録層12の厚さ方向の中心の位置(一点鎖線の位置)に作用する漏洩磁界分布を示すグラフである。図34の横軸はバイアス磁界層16の端からの距離(nm)、縦軸は記録層12の厚さ方向の中心の位置での漏洩磁界のz成分[Hz(Oe)]を示している。また、図34には、参照層14から発生される漏洩磁界のz成分、バイアス磁界層16から発生される漏洩磁界のz成分、及びこれらの合成磁界のz成分を示している。
FIG. 34 is a graph showing the leakage magnetic field distribution acting on the center position (the position of the alternate long and short dash line) in the thickness direction of the
図34に示すように、記録層12の厚さ方向の中心の位置において、参照層14とバイアス磁界層16との漏洩磁界は互いに打ち消しあう方向に働く。なお、バイアス磁界層16間の距離がゼロではないため、参照層14からの漏洩磁界を完全にキャンセルするには、この距離分の磁化を補う必要がある。図33のモデルでは、参照層14の飽和磁化=1000emu/cc、バイアス磁界層16の飽和磁化=1200emu/ccに設定することで、参照層14及びバイアス磁界層16から記録層12に作用する漏洩磁界をほぼゼロにすることができる。
As shown in FIG. 34, the leakage magnetic field between the
なお、第2の実施形態においても第1の実施形態と同様の理由により、MTJ素子アレイのうち最外周に配置されたMTJ素子からバイアス磁界層16の端部までの距離は、約1μm以上のマージンが必要である。よって、第2の実施形態においても、MTJ素子アレイのうち最外周に配置されたMTJ素子に対して、バイアス磁界層16の端部を約1μm以上のマージンをとって設定する必要がある。
In the second embodiment, for the same reason as in the first embodiment, the distance from the MTJ element arranged at the outermost periphery of the MTJ element array to the end of the bias
また、バイアス磁界層16の高さは、記録層12に印加される漏洩磁界がキャンセルされるように、参照層14と記録層12との間で調整する。
The height of the bias
[2.MRAMの製造方法]
次に、バイアス磁界層16を備えたMRAMの製造方法の一例について図面を参照しながら説明する。なお、図13乃至図17までの製造工程は、第1の実施形態と同じである。
[2. Manufacturing method of MRAM]
Next, an example of a method for manufacturing the MRAM including the bias
図35に示すように、バイアス磁界層16上に例えばルテニウム(Ru)からなるキャップ層(図示せず)を堆積した後、試料全面に、例えばアルミニウム(Al)からなる上部配線26を例えばスパッタにより堆積する。続いて、図36に示すように、CMPにより、ハードマスク層15の途中まで平坦化を行ない、ハードマスク層15の上面を露出させる。
As shown in FIG. 35, after a cap layer (not shown) made of, for example, ruthenium (Ru) is deposited on the bias
続いて、図37に示すように、例えばスパッタにより、上部配線26の積み増しを行う。続いて、CMPにより、上部配線26の上面を平坦化する。続いて、図38に示すように、リソグラフィ及びエッチングにより、上部配線26をパターニングするとともに、バイアス磁界層16及び下地層24を切断する。これにより、X方向に隣接するバイアス磁界層16を電気的に分離でき、かつ各バイアス磁界層16をこれに対応する上部配線26に電気的に接続することができる。このようにして、本実施形態のMRAMが形成される。
Subsequently, as shown in FIG. 37, the
以上詳述したように第2の実施形態では、マトリクス状に2次元配列された複数のMTJ素子10を有するMRAMにおいて、列数に対応する複数のバイアス磁界層16を設け、各バイアス磁界層16は、一列に配列されたMTJ素子10に共有され、かつこれら一列のMTJ素子10をそれぞれ囲むように構成される。そして、バイアス磁界層16は、これと同じ方向に延在する上部配線26を介して参照層14に電気的に接続され、或いは上部配線26を介さずに直接参照層14に電気的に接続されている。
As described above in detail, in the second embodiment, a plurality of bias magnetic field layers 16 corresponding to the number of columns are provided in an MRAM having a plurality of
従って第2の実施形態によれば、記録層12に作用する参照層14からの漏洩磁界をバイアス磁界層16によってほぼキャンセルすることができる。これにより、記録層12の磁化状態が漏洩磁界によって反転するのを防ぐことが可能となる。
Therefore, according to the second embodiment, the leakage magnetic field from the
また、図30の構造では、バイアス磁界層16と参照層14とを絶縁する必要がない。よって、第1の実施形態で説明したような、バイアス磁界層16を成膜する際に参照層14の側面に磁性層が付着しないようにするための工程が不要である。これにより、バイアス磁界層16の成膜工程を容易にすることが可能となる。
In the structure of FIG. 30, it is not necessary to insulate the bias
また、バイアス磁界層16を上部配線の一部として使用しているため、バイアス磁界層を有しない従来のデバイス構造と同様の構造を用いることができる。すなわち、MRAMの大きな設計変更を行う必要がなく、MRAMにバイアス磁界層16を適用したことによる製造工程の増加も抑えることができる。
Further, since the bias
[第3の実施形態]
第3の実施形態は、参照層14を平面状に構成し、この参照層14を複数のMTJ素子10で共有するようにしている。これにより、参照層14から記録層12に作用する漏洩磁界をなくすようにしている。
[Third Embodiment]
In the third embodiment, the
[1.MRAMの構成]
図39は、本発明の第3の実施形態に係るMRAMの構成を示す平面図である。図40は、図39に示したA−A´線に沿ったMRAMの断面図である。
[1. Configuration of MRAM]
FIG. 39 is a plan view showing the configuration of the MRAM according to the third embodiment of the present invention. FIG. 40 is a cross-sectional view of the MRAM along the line AA ′ shown in FIG.
MRAMは、記録層12、トンネルバリア層13、参照層14が順に積層されたMTJを複数個備えている。図39では、マトリクス状に2次元配列された複数のMTJのうち6(2×3)個を抽出して示している。各MTJの参照層14は電気的に接続されている。すなわち、参照層14は、平面状に広がっており、複数のMTJに共有されている。
The MRAM includes a plurality of MTJs in which a
換言すると、本実施形態は、参照層14とバイアス磁界層とが一体になっている或いは電気的に接続されている構造である。この構造では、参照層14とバイアス磁界層との隙間がないのと等価であるため、参照層14を平面状に形成する(すなわち、参照層14及びバイアス磁界層の厚さ及び飽和磁化を同じにする)ことで、参照層14から記録層12に作用する漏洩磁界をなくすことができる。
In other words, the present embodiment has a structure in which the
各記録層12の下には、第1の実施形態と同様に下地層(図示せず)が設けられる。平面状の参照層14上には、例えば参照層14と同じ平面形状を有する上部配線(図示せず)が設けられる。
Under each
図40の構造では、MTJの参照層同士が電気的に接続されるため、素子選択は、MTJの下側(基板側)のみで行なう必要が生じる。このため、記録層12は、選択トランジスタ31を介してビット線BLに電気的に接続される。選択トランジスタ31のゲート端子は、ワード線WLに電気的に接続される。
In the structure of FIG. 40, since the MTJ reference layers are electrically connected to each other, it is necessary to select an element only on the lower side (substrate side) of the MTJ. For this reason, the
図41は、第3の実施形態に係るMRAMの他の構成例を示す平面図である。図42は、図41に示したA−A´線に沿ったMRAMの断面図である。 FIG. 41 is a plan view showing another configuration example of the MRAM according to the third embodiment. FIG. 42 is a cross-sectional view of the MRAM along the line AA ′ shown in FIG.
バイアス磁界層16は、MTJと同一平面に延在しており、複数のMTJの各々を囲むように構成されている。また、バイアス磁界層16は、絶縁膜23によってMTJ素子10と絶縁されている。バイアス磁界層16上及び参照層14上には、平面状に広がった上部配線26が設けられている。すなわち、バイアス磁界層16と参照層14とは、上部配線26を介して電気的に接続されている。このようにして第3の実施形態のMRAMを構成することも可能である。
The bias
[2.MRAMの製造方法]
次に、第3の実施形態に係るMRAMの製造方法の一例について図面を参照しながら説明する。
[2. Manufacturing method of MRAM]
Next, an example of a method for manufacturing the MRAM according to the third embodiment will be described with reference to the drawings.
図43に示すように、下地層(図示せず)上に、参照層14、トンネルバリア層13、記録層12を順に成膜し、MTJ膜を形成する。続いて、図44に示すように、リソグラフィ及びエッチングにより、記録層12及びトンネルバリア層13を所望の平面形状にパターニングすることで、素子分離を行なう。
As shown in FIG. 43, a
続いて、図45に示すように、素子選択のための回路(選択トランジスタ31を含む)を別の基板に作成する。そして、記録層12が回路基板と向き合うようにして、2つの基板を貼り合わせる。このようにして、図39及び図40に示したMRAMが形成される。
Subsequently, as shown in FIG. 45, a circuit for element selection (including the selection transistor 31) is formed on another substrate. Then, the two substrates are bonded together so that the
次に、第3の実施形態に係るMRAMの他の製造方法について説明する。図13乃至図17までの製造工程は、第1の実施形態と同じである。続いて、図46に示すように、CMPにより、ハードマスク層15まで除去し、参照層14及びバイアス磁界層16の上面を露出させる。
Next, another method for manufacturing the MRAM according to the third embodiment will be described. The manufacturing steps from FIG. 13 to FIG. 17 are the same as those in the first embodiment. Subsequently, as shown in FIG. 46, the
続いて、図47に示すように、参照層14及びバイアス磁界層16上に、例えばアルミニウム(Al)からなる上部配線26を例えばスパッタにより堆積する。その後、CMPにより、上部配線26の上面を平坦化する。このようにして、図41及び図42に示したMRAMが形成される。
Subsequently, as shown in FIG. 47, the
以上詳述したように第3の実施形態では、参照層14を平面状に構成することで、参照層14から記録層12に作用する漏洩磁界をなくすようにしている。これにより、記録層12の磁化状態が漏洩磁界によって反転するのを防ぐことが可能となる。
As described above in detail, in the third embodiment, the
[実施例]
以下に、第1及び第2の実施形態で示したMRAMの実施例について説明する。
[Example]
Examples of the MRAM shown in the first and second embodiments will be described below.
図48は、実施例の係るMRAMの構成を示す回路図である。MRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ32を備えている。メモリセルアレイ32には、それぞれが列(カラム)方向に延在するように、複数のビット線対BL,/BLが配設されている。また、メモリセルアレイ32には、それぞれが行(ロウ)方向に延在するように、複数のワード線WLが配設されている。
FIG. 48 is a circuit diagram illustrating a configuration of the MRAM according to the embodiment. The MRAM includes a
ビット線BLとワード線WLとの交差領域には、メモリセルMCが配置されている。各メモリセルMCは、MTJ素子10、及びNチャネルMOSトランジスタからなる選択トランジスタ31を備えている。MTJ素子10の一端は、ビット線BLに接続されている。MTJ素子10の他端は、選択トランジスタ31のドレイン端子に接続されている。選択トランジスタ31のゲート端子は、ワード線WLに接続されている。選択トランジスタ31のソース端子は、ビット線/BLに接続されている。
A memory cell MC is arranged in an intersection region between the bit line BL and the word line WL. Each memory cell MC includes an
ワード線WLには、ロウデコーダ33が接続されている。ビット線対BL,/BLには、書き込み回路35及び読み出し回路36が接続されている。書き込み回路35及び読み出し回路36には、カラムデコーダ34が接続されている。各メモリセルMCは、ロウデコーダ33及びカラムデコーダ34により選択される。
A
メモリセルMCへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLがロウデコーダによって活性化される。これにより、選択トランジスタ31がターンオンする。さらに、接続メモリセルMCに接続されたビット線対BL,/BLがカラムデコーダ34によって選択される。
Data is written to the memory cell MC as follows. First, in order to select a memory cell MC for data writing, the word line WL connected to the memory cell MC is activated by the row decoder. As a result, the
ここで、MTJ素子10には、書き込みデータに応じて、双方向の書き込み電流が供給される。具体的には、MTJ素子10に左から右へ書き込み電流を供給する場合、書き込み回路35は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、MTJ素子10に右から左へ書き込み電流を供給する場合、書き込み回路35は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ“0”、或いはデータ“1”を書き込むことができる。
Here, a bidirectional write current is supplied to the
次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、書き込みの場合と同様に、選択されたメモリセルMCの選択トランジスタ31がターンオンする。読み出し回路36は、MTJ素子10に、例えば右から左へ流れる読み出し電流を供給する。この読み出し電流は、スピン注入によって磁化反転する閾値よりも小さい値に設定される。そして、読み出し回路36は、読み出し電流に基づいて、MTJ素子10の抵抗値を検出する。このようにして、MTJ素子10に記憶されたデータを読み出すことができる。
Next, data reading from the memory cell MC is performed as follows. First, as in the case of writing, the
本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。 The present invention is not limited to the above-described embodiment, and can be embodied by modifying the components without departing from the scope of the invention. In addition, various inventions can be configured by appropriately combining a plurality of constituent elements disclosed in the embodiments. For example, some constituent elements may be deleted from all the constituent elements disclosed in the embodiments, or constituent elements of different embodiments may be appropriately combined.
10…MTJ素子、11…下地層、12…記録層、13…トンネルバリア層、14…参照層、16…バイアス磁界層、21…層間絶縁層、22…コンタクト、23…絶縁膜、24…下地層、25…層間絶縁層、26…上部配線、27…絶縁層、28…孔、31…選択トランジスタ、32…メモリセルアレイ、33…ロウデコーダ、34…カラムデコーダ、35…書き込み回路、36…読み出し回路、BL…ビット線、WL…ワード線、MC…メモリセル。
DESCRIPTION OF
Claims (10)
前記第2の磁性層と平行な磁化を有し、かつ前記磁気抵抗素子を囲み、かつ前記第2の磁性層からの漏洩磁界を低減するバイアス磁界層と、
を具備することを特徴とする磁気メモリ。 A first magnetic layer having a magnetic anisotropy perpendicular to the film surface and having a magnetization direction changed by spin-polarized electrons, and a magnetic anisotropy perpendicular to the film surface and the magnetization direction being unchanged. A magnetoresistive element having a second magnetic layer and a nonmagnetic layer sandwiched between the first magnetic layer and the second magnetic layer;
A bias magnetic field layer to reduce the leakage magnetic field from the second having a magnetization parallel and the magnetic layer, and wherein enclose the magnetoresistive element, and said second magnetic layer,
A magnetic memory comprising:
前記複数の第1の磁性層上に設けられた複数の非磁性層と、
平面状に延在するように前記複数の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である第2の磁性層と、
前記複数の第1の磁性層にそれぞれ電気的に接続された電流経路の一端を有する複数の選択トランジスタと、
前記複数の選択トランジスタの電流経路の他端にそれぞれ電気的に接続された複数のビット線と、
を具備することを特徴とする磁気メモリ。 A plurality of first magnetic layers having magnetic anisotropy perpendicular to the film surface and having a magnetization direction changed by spin-polarized electrons ;
A plurality of nonmagnetic layers provided on the plurality of first magnetic layers;
A second magnetic layer that is provided on the plurality of nonmagnetic layers so as to extend in a plane, has a magnetic anisotropy in a direction perpendicular to the film surface, and has an invariable magnetization direction;
A plurality of select transistors having one end of a current path electrically connected to each of the plurality of first magnetic layers;
A plurality of bit lines respectively electrically connected to the other ends of the current paths of the plurality of select transistors;
A magnetic memory comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008246717A JP4987830B2 (en) | 2008-09-25 | 2008-09-25 | Magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008246717A JP4987830B2 (en) | 2008-09-25 | 2008-09-25 | Magnetic memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010080649A JP2010080649A (en) | 2010-04-08 |
JP4987830B2 true JP4987830B2 (en) | 2012-07-25 |
Family
ID=42210766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008246717A Active JP4987830B2 (en) | 2008-09-25 | 2008-09-25 | Magnetic memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4987830B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9269889B2 (en) | 2014-03-12 | 2016-02-23 | Keiji Hosotani | Semiconductor memory device and manufacturing method thereof |
US9679943B2 (en) | 2014-10-08 | 2017-06-13 | Samsung Electronics Co., Ltd. | Semiconductor device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5644493B2 (en) * | 2010-12-28 | 2014-12-24 | 富士通セミコンダクター株式会社 | Magnetic device and manufacturing method thereof |
JP5383744B2 (en) * | 2011-05-24 | 2014-01-08 | 株式会社日立製作所 | Magnetic memory |
JP2013041912A (en) | 2011-08-12 | 2013-02-28 | Toshiba Corp | Magnetic random access memory |
JP5571142B2 (en) * | 2012-09-25 | 2014-08-13 | 株式会社東芝 | Magnetic memory |
US9240547B2 (en) * | 2013-09-10 | 2016-01-19 | Micron Technology, Inc. | Magnetic tunnel junctions and methods of forming magnetic tunnel junctions |
JP5752831B2 (en) * | 2014-05-07 | 2015-07-22 | 株式会社東芝 | Magnetic memory |
JP6572141B2 (en) * | 2016-01-26 | 2019-09-04 | 株式会社東芝 | Magnetic sensor and magnetic sensor device |
JP6581634B2 (en) * | 2017-09-20 | 2019-09-25 | 株式会社東芝 | Magnetic storage |
US20230189657A1 (en) * | 2021-12-09 | 2023-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic Tunnel Junction Device and Method of Forming the Same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299584A (en) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | Magnetic random access memory device and semiconductor device |
JP4405103B2 (en) * | 2001-04-20 | 2010-01-27 | 株式会社東芝 | Semiconductor memory device |
US6870758B2 (en) * | 2002-10-30 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Magnetic memory device and methods for making same |
US6929957B2 (en) * | 2003-09-12 | 2005-08-16 | Headway Technologies, Inc. | Magnetic random access memory designs with patterned and stabilized magnetic shields |
JP2007266498A (en) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | Magnetic recording element and magnetic memory |
JP2008159613A (en) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | Magnetic random access memory and its writing method |
JP2008171882A (en) * | 2007-01-09 | 2008-07-24 | Sony Corp | Storage element and memory |
-
2008
- 2008-09-25 JP JP2008246717A patent/JP4987830B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9269889B2 (en) | 2014-03-12 | 2016-02-23 | Keiji Hosotani | Semiconductor memory device and manufacturing method thereof |
US9679943B2 (en) | 2014-10-08 | 2017-06-13 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2010080649A (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987830B2 (en) | Magnetic memory | |
US11925122B2 (en) | Magnetoresistive structure having two dielectric layers, and method of manufacturing same | |
JP5214691B2 (en) | Magnetic memory and manufacturing method thereof | |
JP5542831B2 (en) | Magnetic memory | |
US8120127B2 (en) | Magnetic random access memory and method of manufacturing the same | |
US8508979B2 (en) | Magnetic recording element and nonvolatile memory device | |
JP5535161B2 (en) | Magnetoresistive element and manufacturing method thereof | |
JP5571142B2 (en) | Magnetic memory | |
JP4583997B2 (en) | Magnetic memory cell array and manufacturing method thereof | |
JP5609652B2 (en) | Magnetic tunnel junction element, manufacturing method thereof, and MRAM | |
KR101154468B1 (en) | Solid-state memory device and method for arrangement of solid-state memory cells | |
JP2013041912A (en) | Magnetic random access memory | |
JP2011040580A (en) | Magnetoresistive memory and method for manufacturing the same | |
US20050270828A1 (en) | Magnetic memory device and manufacturing method thereof | |
JP2010219098A (en) | Semiconductor memory device and method of manufacturing the same | |
JP2011166015A (en) | Semiconductor device and method of manufacturing the same | |
JP2020013921A (en) | Magnetic tunnel junction device, magnetic memory using the same, and manufacturing method of magnetic tunnel junction device | |
JP5691604B2 (en) | Magnetic tunnel junction device and magnetic random access memory | |
JP5752831B2 (en) | Magnetic memory | |
WO2017169540A1 (en) | Memory element and memory element manufacturing method | |
US20110291209A1 (en) | Magnetic memory device | |
WO2019049244A1 (en) | Tunnel magnetoresistance effect element and magnetic memory | |
JP2007123512A (en) | Magnetic storage device | |
JP2009146995A (en) | Magnetic memory device | |
JP2014053508A (en) | Semiconductor storage device and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4987830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |