JP4984691B2 - 動画像表示装置および動画像表示方法 - Google Patents

動画像表示装置および動画像表示方法 Download PDF

Info

Publication number
JP4984691B2
JP4984691B2 JP2006187579A JP2006187579A JP4984691B2 JP 4984691 B2 JP4984691 B2 JP 4984691B2 JP 2006187579 A JP2006187579 A JP 2006187579A JP 2006187579 A JP2006187579 A JP 2006187579A JP 4984691 B2 JP4984691 B2 JP 4984691B2
Authority
JP
Japan
Prior art keywords
moving image
period
display
liquid crystal
display elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006187579A
Other languages
English (en)
Other versions
JP2008015305A (ja
Inventor
啓佐敏 竹内
隆博 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006187579A priority Critical patent/JP4984691B2/ja
Publication of JP2008015305A publication Critical patent/JP2008015305A/ja
Application granted granted Critical
Publication of JP4984691B2 publication Critical patent/JP4984691B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、動画像表示装置および動画像表示方法に関する。
従来、テレビやプロジェクタ等の動画像表示装置において動画像を表示する場合、動画像中の移動体を表す部分におけるちらつき(以下「動画フリッカ」と呼ぶ)やボケ(以下「動画ボケ」と呼ぶ)が生じる場合があった。動画フリッカは、一般に、走査によるフレーム画像の表示切り替えの際に、人間の視覚が、切り替え前のフレーム画像と切り替え後のフレーム画像との両方を同時に感じることが原因で発生すると考えられる。また、動画ボケは、人間の脳が、フレーム切り替え後も、切り替え前のフレーム画像を残像として感じることが原因で発生すると考えられる。このような動画フリッカや動画ぼけは、液晶パネルを用いた液晶表示装置のように、各画素が蓄積型の表示素子で構成される動画像表示装置(以下「蓄積型表示装置」と呼ぶ)において発生しやすい。
動画像表示装置において動画像を表示する際の表示特性を向上させるための種々の技術が開示されている(例えば特許文献1)。特許文献1には、動画像を構成する各フレーム画像を垂直方向に沿って2分の1に圧縮すると共に、表示素子アレイ上の隣接する2ライン(2行)のそれぞれに対して同時に同一の画像信号を供給する走査を行うことによって、画面全体の走査に要する期間を2分の1に短縮する技術が開示されている。フレーム周期の内、走査期間以外の期間は、黒画像を表示するブランキング期間として利用される。
特開2003−66918号公報 特開2005−049819号公報 特開2001−42282号公報 特開2004−271719号公報
特許文献1記載の技術では、走査期間、すなわち切り替え前のフレーム画像と切り替え後のフレーム画像との両方が同時に感じられる期間が短縮されるため、動画像表示の際の動画フリッカの発生が抑制されると考えられる。また、ブランキング期間として黒画像を表示する期間を設けることにより、動画像表示の際の動画ボケの発生が抑制されると考えられる。しかし、特許文献1記載の技術では、動画像を構成する各フレーム画像が垂直方向に沿って圧縮されるため、垂直解像度が低下する。そのため、特許文献1記載の技術では、動画像表示の際の表示特性を向上させることはできるものの、動画像の質が低下する恐れがあるという問題があった。
本発明は、上述した従来の課題を解決するためになされたものであり、動画像の質の低下を抑制しつつ動画像を表示する際の表示特性を向上させることを可能とする技術を提供することを目的とする。
上記課題の少なくとも一部を解決するために、本発明の動画像表示装置は、
動画像データに基づき動画像を表示する動画像表示装置であって、
マトリクス状に配置された複数の表示素子であって、所定の行数の前記表示素子をそれぞれ含むi(iは2以上の整数)個の表示素子グループに組み分けされた複数の表示素子と、
前記複数の表示素子を駆動する駆動部であって、前記i個の表示素子グループのそれぞれについて並列的に、前記表示素子を1行毎に順次選択すると共に、選択された前記表示素子に対して前記動画像データに応じた駆動信号を供給する駆動部と、を備え、
前記駆動部は、さらに、前記i個の表示素子グループのそれぞれについて並列的に、前記駆動信号の供給のための前記表示素子の選択とは異なるタイミングに従って前記表示素子を選択し、選択された前記表示素子に対して黒画像を表示するための黒信号を供給する。
この動画像表示装置では、駆動部が、i個の表示素子グループのそれぞれについて並列的に、表示素子を1行毎に順次選択し、選択された表示素子に対して動画像データに応じた駆動信号を供給する。そのため、この動画像表示装置では、動画像表示のための走査期間を短縮することができ、動画フリッカの発生を抑制することができる。また、この動画像表示装置では、垂直解像度の低下が発生することがない。従って、この動画像表示装置では、動画像の質の低下を抑制しつつ動画像を表示する際の表示特性を向上させることができる。
また、この動画像表示装置では、駆動部が、i個の表示素子グループのそれぞれについて並列的に、表示素子を1行毎に順次選択し、選択された表示素子に対して黒信号を供給する。そのため、動画像の表示の際に、表示画像中の少なくとも一部が黒画像となる。従って、この動画像表示装置では、動画ボケの発生を抑制することができる。
上記動画像表示装置において、前記駆動部は、前記黒信号の供給のための前記表示素子の選択のタイミングを調整して、前記動画像表示装置により表示される画像に占める黒画像の割合を設定する黒割合設定部を含むとしてもよい。
このようにすれば、表示画像に占める黒画像の割合を調整することができ、動画像全体としての照度を調整することができる。
また、上記動画像表示装置において、前記駆動部は、1つの前記表示素子グループに含まれるすべての前記表示素子に対する前記駆動信号の供給が行われる期間中に、他の前記表示素子グループに含まれる少なくとも1つの前記表示素子に対する前記駆動信号の供給が行われるように、前記複数の表示素子を駆動するとしてもよい。
このようにすれば、駆動部は、i個の表示素子グループのそれぞれについて並列的に、表示素子を駆動することができる。
また、上記動画像表示装置において、前記i個の表示素子グループは、同じ行数の前記表示素子をそれぞれ含み、
前記駆動部は、各表示素子グループに共通の第1のタイミングに従って、前記駆動信号の供給のための前記表示素子の選択および前記表示素子に対する前記駆動信号の供給を行うと共に、各表示素子グループに共通の第2のタイミングに従って、前記黒信号の供給のための前記表示素子の選択および前記表示素子に対する前記黒信号の供給を行うとしてもよい。
このようにすれば、複数の表示素子をi個の表示素子グループに組み分けした場合において、動画像を表示するための走査期間と黒画像を表示するための走査期間とをそれぞれ最短とすることができ、動画像を表示する際の表示特性をより向上させることができる。
また、上記動画像表示装置において、さらに、
前記動画像データに基づき、前記i個の表示素子グループに供給するためのi個の前記駆動信号を生成し、前記駆動部に対して前記i個の駆動信号を並列的に出力する駆動信号出力部を備えるとしてもよい。
このようにすれば、駆動部が、駆動信号出力部により並列的に出力されるi個の駆動信号を用いて、i個の表示素子グループのそれぞれについて並列的に、表示素子の駆動を行うことができる。
また、上記動画像表示装置において、前記動画像データは、複数のフレーム画像データにより構成され、
前記駆動信号出力部は、少なくとも(i−1)個の前記表示素子グループに対応付けられた前記フレーム画像データの部分を格納するデータ格納部を含むとしてもよい。
このようにすれば、駆動信号出力部が、i個の駆動信号を駆動部に対して並列的に出力することができる。
また、上記動画像表示装置において、さらに、
前記複数の表示素子に光を照射して画像を表す画像光を生成する光源部と、
前記駆動部が前記複数の表示素子に前記駆動信号を供給している期間には、残りの期間の少なくとも一部と比較して前記光源部の照射光の輝度が低下するように、前記光源部を制御する光源制御部と、を備えるとしてもよい。
このようにすれば、減光期間がいわゆるブランキング期間となって、動画ボケの発生が抑制される。そのため、この動画像表示装置では、動画像を表示する際の表示特性をさらに向上させることができる。
また、上記動画像表示装置において、前記光源制御部は、前記残りの期間の少なくとも一部には、前記光源部の照射光の輝度を変化させる制御を行わない場合と比較して前記光源部の照射光の輝度が増大するように、前記光源部を制御するとしてもよい。
このようにすれば、動画像の照度の低下を全体として抑制することができ、動画像の質の低下を抑制しつつ動画像を表示する際の表示特性を向上させることができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、動画像表示方法および装置、動画像調整方法および装置、動画像補正方法および装置、動画像出力方法および装置、これらの方法、システムまたは装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.第1実施例:
B.第2実施例:
C.変形例:
A.第1実施例:
図1は、本発明の第1実施例としての動画像表示装置100の構成を概略的に示す説明図である。第1実施例の動画像表示装置100は、液晶プロジェクタとして構成されている。動画像表示装置100は、入力処理部110と、メモリ書込制御部120と、フレームメモリ130と、メモリ読出制御部140と、表示デバイス駆動部150と、マルチラインメモリ160と、表示デバイス200と、光源ユニット170と、投写光学系180と、CPU190と、を備えている。CPU190は、動画像表示装置100全体を制御する。
本実施例の表示デバイス200は、後述するように、液晶パネルを用いた蓄積型の表示装置として構成されている。光源ユニット170は、表示デバイス200内の液晶パネルに向けて照明光を照射する。投写光学系180は、光源ユニット170から発せられた後、表示デバイス200内の液晶パネルによって画像を表すように変換された光(画像光)を、投写スクリーンSC上に結像させることにより、投写スクリーンSC上に画像を投写する。
入力処理部110は、DVDプレーヤやビデオデッキ、パーソナルコンピュータなどの外部機器からコンポジット信号やSビデオ信号、コンポーネント信号などの映像信号を入力し、メモリ書込制御部120で処理可能な信号に変換する。本実施例では、入力される映像信号は、1秒あたり30枚のフレーム画像から構成されているアナログ映像信号であるものとする。
入力処理部110は、入力された映像信号から、垂直同期信号Vsや水平同期信号Hsを分離すると共に、垂直同期信号Vsや水平同期信号Hsの周期に応じて、PLL回路等を利用してドットクロックの生成を行う。また、入力処理部110は、同期信号SNKの分離されたアナログの映像信号をデジタルの映像信号に変換する。
メモリ書込制御部120は、入力処理部110から出力されたデジタルの映像信号に含まれるフレーム画像を、同期信号SNKに同期して順にフレームメモリ130に書き込む。
メモリ読出制御部140は、フレームメモリ130に書き込まれたフレーム画像を、同期信号SNKに同期して読み出す。また、メモリ読出制御部140は、必要により、読み出したフレーム画像を、後述の表示デバイス200内の液晶パネルの解像度に適合するように拡大または縮小する。なお、フレーム画像の拡大/縮小は、メモリ書込制御部120がフレームメモリ130にフレーム画像を書き込む際に行うものとしてもよい。メモリ読出制御部140は、同期信号SNKと共に、フレーム画像を画像データIDataとして表示デバイス駆動部150に供給する。
表示デバイス駆動部150は、マルチラインメモリ160を利用しつつ、メモリ読出制御部140から供給された画像データIDataに基づき、表示デバイス200を駆動する。具体的には、表示デバイス駆動部150は、表示デバイス200に対し、画像データIDataを、分割画像データIData(1)〜IData(4)として供給する。なお、表示デバイス駆動部150およびマルチラインメモリ160の組合せは、本発明における駆動信号出力部に相当する。また、マルチラインメモリ160は、本発明におけるデータ格納部に相当する。
図2は、表示デバイス駆動部150による画像データ処理のタイミングチャートである。図2の上段には、1フレーム画像分の画像データIDataがメモリ読出制御部140から表示デバイス駆動部150に供給されるタイミングと、画像データIDataの同期信号SNK(垂直同期信号Vsおよび水平同期信号Hs)とを示している。本実施例では、1フレーム画像分の画像データIDataを時間軸に沿って4分割した画像データを、分割画像データIData(1)〜IData(4)と呼ぶ。また、分割画像データIData(1)〜IData(4)の表す画像を分割画像(1)〜(4)と呼ぶ。
図3は、フレーム画像と分割画像との対応関係を概念的に示す説明図である。図3(a)に示すように、分割画像は、フレーム画像を垂直方向に沿って4分割した画像である。
表示デバイス駆動部150(図1)は、図2に示すように、メモリ読出制御部140から供給される画像データIDataの内、最初の4分の1の部分については、データの受領と並行して、受領したデータを分割画像データIData(1)としてマルチラインメモリ160に書き込む。これにより、マルチラインメモリ160には、図3(b)に示すように、分割画像(1)が書き込まれる。
同様に、画像データIDataの内、次の4分の1の部分については、表示デバイス駆動部150が、受領したデータを分割画像データIData(2)としてマルチラインメモリ160に書き込む(図3(c)参照)。画像データIDataの内、さらに次の4分の1の部分については、表示デバイス駆動部150が、受領したデータを分割画像データIData(3)としてマルチラインメモリ160に書き込む(図3(d)参照)。この時点で、マルチラインメモリ160には、分割画像(1)〜(3)が書き込まれる。
その後、表示デバイス駆動部150は、画像データIDataの内、最後の4分の1の部分を受領するが、図2に示すように、このときには、データの受領と並行して、受領したデータを分割画像データIData(4)として表示デバイス200に転送する。さらに、この分割画像データIData(4)の転送の際には、表示デバイス駆動部150は、マルチラインメモリ160に書き込まれている分割画像データIData(1)〜IData(3)の読み出しおよび表示デバイス200への転送を並行して行う。これにより、表示デバイス駆動部150から表示デバイス200に対して、分割画像データIData(1)〜IData(4)が並列的に転送されることとなる。
また、表示デバイス駆動部150は、同期信号SNKに基づき、表示デバイス200を駆動するための水平同期信号MHs、垂直同期信号MVs、ドットクロックMDCLKを生成し、表示デバイス200に供給する。なお、便宜上、水平同期信号MHsと垂直同期信号MVsとドットクロックMDCLKとをまとめて、同期信号MSNKとも呼ぶ。
図4は、表示デバイス200の詳細構成を示す説明図である。図4に示すように、表示デバイス200は、表示デバイス制御部210と、DAコンバータ220(以下「DAC220」とも呼ぶ)と、極性反転部230と、ビデオアンプ240と、黒割合設定部250と、液晶パネルモジュール300と、を含んでいる。
表示デバイス制御部210は、表示デバイス駆動部150(図1)から供給される同期信号MSNKに従って、CPU190の制御の下、表示デバイス200の全体を制御する。また、表示デバイス制御部210は、液晶パネルモジュール300を制御するための各種信号を生成し、液晶パネルモジュール300に供給する。具体的には、表示デバイス制御部210は、水平開始信号Hstと、水平クロック信号HCLKと、イネーブル信号ENBと、プリチャージ書込信号PWと、垂直クロック信号VCLKと、第1垂直開始信号Vst1と、を生成し、液晶パネルモジュール300に供給する。
黒割合設定部250は、CPU190の制御の下、動画像表示装置100により表示される画像に占める黒画像の割合を設定するための各種信号を生成し、液晶パネルモジュール300に供給する。具体的には、黒割合設定部250は、黒レベル書込信号BWと第2垂直開始信号Vst2とを生成し、液晶パネルモジュール300に供給する。なお、表示デバイス制御部210および黒割合設定部250により生成される上述の各種信号の詳細については、後述する。
図4に示すように、表示デバイス200には、DAC220と極性反転部230とビデオアンプ240とのセットが、4つ含まれている。この4つのセットは、4つの分割画像データIData(1)〜IData(4)と対応している。すなわち、表示デバイス駆動部150から供給された4つの分割画像データの内、分割画像データIData(1))は、1つのDAC220によりアナログ信号に変換され、1つの極性反転部230において極性反転処理に供され、1つのビデオアンプ240により増幅されることにより、液晶パネルモジュール300を駆動する駆動データDData(1)に変換される。駆動データDData(1)は、液晶パネルモジュール300に供給される。なお、本発明における駆動信号出力部は、本実施例において、表示デバイス駆動部150およびマルチラインメモリ160に、DAC220と極性反転部230とビデオアンプ240とが付加されたものに相当するととらえることも可能である。
他の分割画像データ(分割画像データIData(2)〜(4))についても同様に、他のDAC220、極性反転部230、ビデオアンプ240による処理を経て駆動データDData(2)〜(4)に変換される。駆動データDData(2)〜(4)も、液晶パネルモジュール300に供給される。
上述したように、本実施例では、表示デバイス駆動部150から表示デバイス200に対して、分割画像データIData(1)〜IData(4)が並列的に転送されるため、駆動データDData(1)〜(4)の液晶パネルモジュール300への供給もまた、並列的に行われる。
図5は、液晶パネルモジュール300の詳細構成を示す説明図である。図5に示すように、液晶パネルモジュール300は、液晶パネル310と、データ線選択回路320と、第1の行選択回路331と、第2の行選択回路332と、黒電圧発生部340と、を含んでいる。
図5に示すように、本実施例では、液晶パネルモジュール300に含まれる液晶パネル310は、4つの領域(領域(1)〜(4))に区分されている。液晶パネル310のそれぞれの領域には、m本の走査線SLとn本のデータ線DLとの交差点のそれぞれに対応して、液晶素子312が、m行×n列のマトリクス状に配置されている。すなわち、液晶パネル310には、合計4m行×n列の液晶素子312が配置されている。各液晶素子312は、走査線SL上の信号により開閉されるスイッチ素子314(例えばTFTを用いて構成される)を介して、データ線DLと接続されており、データ線DLから供給される駆動信号(電圧信号)に応じて階調表現を行う。
なお、図5においては、液晶パネル310の各領域(領域(1)〜(4))を分離した位置に表現しているが、実際には、液晶パネル310の4つの領域は、全体として1つの液晶パネルとして機能する。また、図5では、液晶パネル310の領域(1)に配置された液晶素子312の一部および、他の領域(領域(2)〜(4))に配置された液晶素子312の図示を省略している。
また、このような液晶パネル310の構成は、以下のようにとらえることもできる。すなわち、本実施例では、液晶パネル310に配置された合計4m行×n列の液晶素子312が、m行の液晶素子312をそれぞれ含む4つの液晶素子グループ(液晶パネル310の各領域に配置された液晶素子312の集合)に組み分けされている。
データ線選択回路320は、液晶素子312の列を選択するための回路である。データ線選択回路320は、シフトレジスタを用いて構成されている。データ線選択回路320のデータ入力端子には、水平開始信号Hstが入力され、クロック入力端子には、水平クロック信号HCLKが入力される。データ線選択回路320は、それぞれ液晶素子312の各列に対応付けられたn個の出力端子を有している。データ線選択回路320のn個の出力端子QH1、QH2、・・・・、QHnからの出力信号は、同じく液晶素子312の各列に対応付けられたn個のAND回路352の一方の入力端子に入力される。AND回路352の他方の入力端子には、イネーブル信号ENBが入力される。
AND回路352の出力端子からの出力信号は、同じく液晶素子312の各列に対応付けられたn個のOR回路354の一方の入力端子に入力される。OR回路354の他方の入力端子には、プリチャージ書込信号PWが入力される。
OR回路354の出力端子からの出力信号は、液晶パネル310の領域のそれぞれについて液晶素子312の各列に対応付けて設けられたn個のスイッチ素子356のゲートに供給される。すなわち、1つのOR回路354からの出力信号は、液晶パネル310の4つの領域に対応した4つのスイッチ素子356のゲートに共通して供給される。
スイッチ素子356のドレインは、データ線DLと接続されている。また、スイッチ素子356のソースには、駆動データDDataと黒電圧発生部340からの出力信号(以下「黒信号」とも呼ぶ)とのいずれか一方が供給される。黒信号は、液晶素子312に黒画像を表現させるための電圧信号である。駆動データDDataと黒信号との選択は、黒レベル書込信号BWにより開閉されるスイッチ素子358により行われる。なお、ここでいう駆動データDDataは、液晶パネル310の各領域に対応付けられた駆動データDDataを意味している。すなわち、液晶パネル310の領域(1)に対応したスイッチ素子356に関しては、駆動データDData(1)を意味している。液晶パネル310の他の領域(領域(2)〜(4))についても同様である。
第1の行選択回路331は、駆動データDDataに従い液晶素子312を駆動する際に、液晶素子312の行を選択するための回路である。第1の行選択回路331は、データ線選択回路320と同様に、シフトレジスタを用いて構成されている。第1の行選択回路331のデータ入力端子には、第1垂直開始信号Vst1が入力され、クロック入力端子には、垂直クロック信号VCLKが入力される。第1の行選択回路331は、それぞれ液晶素子312の各行に対応付けられたm個の出力端子を有している。第1の行選択回路331のm個の出力端子QV1、QV2、・・・・、QVmからの出力信号は、液晶素子312の各行に対応付けられたm個のOR回路362の一方の入力端子に入力される。
OR回路362の出力端子からの出力信号は、液晶パネル310の各領域に共通して、各OR回路362に対応付けられた液晶素子312の行の走査線SLに供給される。すなわち、1つのOR回路362からの出力信号は、液晶パネル310の4つの領域のそれぞれにおける1本の走査線SLに共通して供給される。
第2の行選択回路332は、黒信号に従い液晶素子312を駆動する際に、液晶素子312の行を選択するための回路である。第2の行選択回路332は、第1の行選択回路331と同様に、シフトレジスタを用いて構成されている。第2の行選択回路332のデータ入力端子には、第2垂直開始信号Vst2が入力され、クロック入力端子には、垂直クロック信号VCLKが入力される。第2の行選択回路332は、それぞれ液晶素子312の各行に対応付けられたm個の出力端子を有している。第2の行選択回路332のm個の出力端子QB1、QB2、・・・・、QBmからの出力信号は、液晶素子312の各行に対応付けられたm個のOR回路362の一方の入力端子に入力される。
図6ないし図8は、液晶パネルモジュール300の駆動タイミングチャートである。図6には、おおよそ映像信号の1フレーム周期(Vsの周期)におけるタイミングチャートを示している。図7には、図6の期間t1におけるいくつかの信号を拡大して示しており、図8には、図6の期間t2におけるいくつかの信号を拡大して示している。
図6の上段には、駆動データDData(1)〜(4)の供給タイミングを示している。上述したように、駆動データDData(1)〜(4)は、フレーム周期の最後の4分の1の期間(以下「フレーム画像走査期間Tv」と呼ぶ)において液晶パネルモジュール300に供給される。
表示デバイス駆動部150から表示デバイス制御部210に供給される同期信号MSNK(図4参照)は、映像信号の同期信号に対応した信号となっているが、垂直同期信号MVsは、1フレーム期間のおおよそ4分の3の時点において瞬間的にHレベルとなる信号となっている。
図6に示すように、垂直クロック信号VCLKは、水平同期信号MHsと同様の信号であり、第1垂直開始信号Vst1は、垂直同期信号MVsと同様の信号である。従って、第1の行選択回路331(図5)の出力端子QV1、QV2、・・・・、QVmからは、フレーム画像走査期間Tvにおいて、Hレベル信号が垂直クロック信号VCLKの周期で順次出力される。
一方、第2垂直開始信号Vst2は、1フレーム期間のおおよそ4分の1の時点において瞬間的にHレベルとなる信号となっている。従って、第2の行選択回路332(図5)の出力端子QB1、QB2、・・・・、QBmからは、1フレーム期間のおおよそ4分の1の時点から2分の1の時点までの期間(以下「黒走査期間Tb」と呼ぶ)において、Hレベル信号が垂直クロック信号VCLKの周期で順次出力される。
従って、液晶素子312の1行目からm行目までに対応したm個のOR回路362の出力V1〜Vmは、図6に示すような信号となる。このため、液晶パネル310の各領域では、フレーム画像走査期間Tvにおいて、垂直クロック信号VCLKの周期で液晶素子312の各行が順次選択される。さらに、液晶パネル310の各領域では、黒走査期間Tbにおいても、垂直クロック信号VCLKの周期で液晶素子312の各行が順次選択される。なお、液晶素子312の行が選択されるとは、液晶素子312の行に対応付けられ走査線SLにHレベル信号が供給されることによりスイッチ素子314がONとなり、当該行の液晶素子312がデータ線DLと導通されることを意味している。
黒レベル書込信号BWは、黒走査期間TbにおいてHレベルとなり、その他の期間においてLレベルとなる信号である。黒レベル書込信号BWがHレベルになると、4つのスイッチ素子358は、黒電圧発生部340の出力端子に接続されるようにスイッチングされる。そのため、黒走査期間Tbにおいては、スイッチ素子356のソースに黒電圧発生部340からの黒信号が供給される。一方、その他の期間では、スイッチ素子358が駆動データDDataの入力端子に接続されるようにスイッチングされる。そのため、黒走査期間Tb以外の期間においては、スイッチ素子356のソースに駆動データDDataが供給される。
イネーブル信号ENBは、フレーム画像走査期間TvにおいてHレベルとなり、その他の期間においてLレベルとなる信号である。水平クロック信号HCLKは、ドットクロックMDCLKと同様の信号である。
ここで、フレーム画像走査期間Tvにおける各信号の詳細について、図7に示した期間t1におけるタイミングチャートを用いて説明する。図7に示すように、本実施例では、駆動データDDataは、所定の電圧値を有するプリチャージレベル信号PLと、フレーム画像を表す有効ビデオ信号EVと、を含んでいる。より詳細には、駆動データDDataは、液晶素子312の1行分に対応した有効ビデオ信号EVの直前にプリチャージレベル信号PLが表れるように、有効ビデオ信号EVとプリチャージレベル信号PLとが周期的に繰り返される信号となっている。
水平開始信号Hstは、駆動データDDataがプリチャージレベル信号PLから有効ビデオ信号EVへ切り替わるタイミングでHレベルとなる信号である。従って、図7に示すように、データ線選択回路320(図5)の出力端子QH1、QH2、・・・・、QHnからは、Hレベル信号が水平クロック信号HCLKの周期で順次出力される。
一方、プリチャージ書込信号PWは、駆動データDDataがプリチャージレベル信号PLの状態となるタイミングにHレベルとなる信号である。従って、液晶素子312の1列目からn列目までに対応したn個のOR回路354の出力H1〜Hnは、図7に示すような信号となる。
期間t1中の最初の所定の期間(1水平走査期間)には、上述したように、液晶パネル310の各領域の1行目の液晶素子312に対応したOR回路362(図5)の出力V1がHレベルとなっており、1行目の液晶素子312がデータ線DLと導通している。そのため、OR回路354の出力H1〜Hnによりスイッチ素子356がON状態となると、データ線DLを介して駆動データDDataが液晶素子312に供給される。より詳細には、駆動データDDataに含まれるプリチャージレベル信号PLが、1列目からn列目までのすべての液晶素子312に同時に書き込まれた後、1列目の液晶素子312からn列目の液晶素子312まで順次、有効ビデオ信号EVが書き込まれる。これにより、液晶素子312は、有効ビデオ信号EV(駆動データDData)に応じた階調表現を行う。
1水平走査期間が経過すると、次の水平走査期間において、液晶パネル310の各領域の2行目の液晶素子312に対応したOR回路362(図5)の出力V2がHレベルとなり、2行目の液晶素子312がデータ線DLと導通する。そのためこの期間では、OR回路354の出力H1〜Hnに従い、2行目の液晶素子312へのプリチャージレベル信号PLおよび有効ビデオ信号EVの書き込みが行われる。3行目からm行目の液晶素子312へのプリチャージレベル信号PLおよび有効ビデオ信号EVの書き込みについても同様である。
このように、フレーム画像走査期間Tv(図6)においては、液晶パネル310の各領域(領域(1)〜(4))について、フレーム画像を表示するための走査が並列的に行われる。
次に、黒走査期間Tb(図6)における各信号の詳細について、図8に示した期間t2におけるタイミングチャートを用いて説明する。上述したように、黒レベル書込信号BWは、黒走査期間Tbを通じてHレベルを維持する。そのため、黒走査期間Tbにおいては、スイッチ素子356(図5)のソースに、黒電圧発生部340から出力される黒信号が供給される。
また、イネーブル信号ENBは、黒走査期間Tbを通じてLレベルを維持する。そのため、AND回路352(図5)の出力も、黒走査期間Tbを通じてLレベルを維持する。従って、液晶素子312の1列目からn列目までに対応したn個のOR回路354の出力H1〜Hnは、図7に示すように、すべてプリチャージ書込信号PWと同様の信号となる。
期間t2中の最初の所定の期間(1水平走査期間)には、上述したように、液晶パネル310の各領域の1行目の液晶素子312に対応したOR回路362(図5)の出力V1がHレベルとなっており、1行目の液晶素子312がデータ線DLと導通している。そのため、OR回路354の出力H1〜Hnによりスイッチ素子356がON状態となると、データ線DLを介して黒信号が液晶素子312に供給される。より詳細には、1水平走査期間の最初に、1列目からn列目までのn個の液晶素子312に同時に黒信号が供給され、n個の液晶素子312が同時に黒画像を表現する。
1水平走査期間が経過すると、次の水平走査期間において、液晶パネル310の各領域の2行目の液晶素子312に対応したOR回路362(図5)の出力V2がHレベルとなり、2行目の液晶素子312がデータ線DLと導通する。そのためこの期間では、OR回路354の出力H1〜Hnに従い、2行目の液晶素子312への黒信号の供給が行われる。3行目からm行目の液晶素子312への黒信号の供給についても同様である。
このように、黒走査期間Tb(図6)においては、液晶パネル310の各領域(領域(1)〜(4))について、黒画像を表示するための走査が並列的に行われる。
図9は、第1実施例における走査の様子を概念的に示す説明図である。図9(a)には、液晶パネル310(図5)に、あるフレーム画像(K番目フレームのフレーム画像)が表示されている様子を示している。図9(b)には、黒走査期間Tb(図6)において、液晶パネル310の各領域について、黒画像を表示するための走査が並列的に行われている様子を示している。黒走査期間Tbの終了時には、図9(c)に示すように、液晶パネル310のすべての領域のすべての液晶素子312が黒画像を表現し、液晶パネル310全体として全黒画像の表示が行われる。
また、図9(d)には、フレーム画像走査期間Tv(図6)において、液晶パネル310の各領域について、フレーム画像を表示するための走査が並列的に行われている様子を示している。フレーム画像走査期間Tvの終了時には、図9(e)に示すように、液晶パネル310のすべての領域のすべての液晶素子312について走査が完了し、次のフレーム画像((K+1)番目フレームのフレーム画像)が表示される。
このように、本実施例の動画像表示装置100では、フレーム画像走査期間Tv(図6)において、液晶パネル310の各領域について、フレーム画像を表示するための走査が並列的に行われる。より詳細には、液晶パネル310の各領域について、共通のタイミングに従って、液晶素子312が1行毎に順次選択され、選択された液晶素子312に対して駆動データDDataが供給される。そのため、従来のように液晶パネル310全体で点順次の走査を行う場合と比較して、フレーム画像を表示するための走査に要する時間が4分の1に短縮される。一般に、フレーム画像を表示するための走査期間が短縮されると動画像表示の際の動画フリッカの発生が抑制される。そのため、本実施例の動画像表示装置100では、動画フリッカの発生を抑制して動画像の表示特性を向上させることができる。
また、本実施例の動画像表示装置100では、黒走査期間Tb(図6)において、黒画像を表示するための走査が行われ、液晶パネル310の少なくとも一部に黒画像が表示される。液晶パネル310に黒画像が表示されると、黒画像表示前に表示されていたフレーム画像を人間の脳が残像として感じることを抑制することができる。そのため、本実施例の動画像表示装置100では、動画ボケの発生を抑制して動画像の表示特性を向上させることができる。
特に、本実施例の動画像表示装置100では、黒画像を表示するための走査が、液晶パネル310の各領域について並列的に行われる。より詳細には、液晶パネル310の各領域について、共通のタイミングに従って、液晶素子312が1行毎に順次選択され、選択された液晶素子312に対して黒信号が供給される。そのため、本実施例の動画像表示装置100では、液晶パネル310における黒画像表示位置の偏りを低減することができ、より効果的に動画ボケの発生を抑制することができる。
なお、本実施例の動画像表示装置100では、黒割合設定部250(図4)が、黒レベル書込信号BWおよび第2垂直開始信号Vst2(図6)におけるHレベルの位置を変更することができる。これにより、フレーム画像周期中における黒走査期間Tbの位置を設定することができる。例えば、黒割合設定部250が、図6に示した黒レベル書込信号BWおよび第2垂直開始信号Vst2におけるHレベルの位置を、フレーム画像周期の4分の1だけ遅らせた場合には、黒走査期間Tbもフレーム画像周期の4分の1だけ遅れた位置に設定される。このようにフレーム画像周期中における黒走査期間Tbの位置を調整することにより、動画像表示装置100により表示される動画像に占める黒画像の時間的割合を調整することができ、動画像全体としての照度を調整することができる。
また、本実施例の動画像表示装置100では、液晶パネル310の各領域のそれぞれに対し、駆動データDDataが並列に供給されるため、動画像を構成する各フレーム画像の垂直解像度が低下することがない。そのため、本実施例の動画像表示装置100では、動画像の質の低下を抑制しつつ、動画像の表示特性を向上させることができる。
B.第2実施例:
図10は、本発明の第2実施例としての動画像表示装置100aの構成を概略的に示す説明図である。第2実施例の動画像表示装置100aは、光源制御部172を備えている点が、図1に示した第1実施例の動画像表示装置100とは異なっている。
光源制御部172は、表示デバイス駆動部150から入力される光源制御信号LSCに基づき光源ユニット170の点灯電力を可変に制御することにより、光源ユニット170の輝度を可変に制御する。
図11は、第2実施例における液晶パネルモジュール300(図4)の駆動タイミングチャートである。第2実施例では、液晶パネルモジュール300の駆動の際に光源の輝度制御が行われるが、その他の駆動タイミングは第1実施例と同様である。そのため、図11に示した第2実施例における駆動タイミングチャートは、図6に示した第1実施例における駆動タイミングチャートに、光源制御のタイミングを付加したものである。なお、図11では、一部の信号の図示を省略している。
図11に示すように、第2実施例では、黒走査期間Tbの直後からフレーム画像走査期間Tv終了までの期間においては、光源制御部172(図10)が光源ユニット170の点灯電力を減少させ、光源ユニット170の輝度を減少させる。この期間(以下「減光期間」と呼ぶ)では、光源ユニット170の輝度は、輝度制御を行わない場合(以下「通常駆動時」と呼ぶ)の光源ユニット170の輝度と比較して小さくなる。一方、減光期間以外の期間においては、光源制御部172が光源ユニット170の点灯電力を増加させ、光源ユニット170の輝度を増加させる。この期間(以下「過剰点灯期間」と呼ぶ)では、光源ユニット170の輝度は、通常駆動時の光源ユニット170の輝度と比較して大きくなる。
本実施例では、過剰点灯期間における点灯電力Po(W)は、下記の式(1)により算出される。過剰点灯期間において、式(1)により算出された点灯電力Poを用いて光源ユニット170を制御すれば、動画像全体としての照度低下を抑制することができる。
Po=Pty×(To+Tu)/To・・・(1)
ただし
Pty:通常駆動時における点灯電力(W)
To:過剰点灯期間(s)
Tu:減光期間(s)
以上説明したように、第2実施例では、上述の減光期間において、光源ユニット170の輝度が小さくなるように光源制御が行われる。そのため、減光期間がいわゆるブランキング期間となって、動画ボケの発生がより抑制される。従って、第2実施例の動画像表示装置100aでは、動画像の質の低下を抑制しつつ、動画像の表示特性をさらに向上させることができる。
C.変形例:
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
C1.変形例1:
上記各実施例では、動画像表示装置100をプロジェクタとして構成した例を示したが、動画像表示装置100は、液晶ディスプレイや、ブラウン管ディスプレイ、プラズマディスプレイ、SED等として構成することも可能である。この場合には、図1に示した表示デバイス駆動部150や表示デバイス200等は、各表示装置に適合した駆動回路や表示デバイスに置き換えられる。また、光源ユニット170や投写光学系180は、不要となる場合がある。
C2.変形例2:
上記各実施例では、液晶パネル310(図5)が4つの領域に分割されているが、液晶パネル310を分割する数(領域数)は、2以上の整数であれば任意の数に設定可能である。上記実施例において、液晶パネル310は、最大4m個の領域に分割することができる。液晶パネル310の領域数を増加させるほど、フレーム画像走査期間Tvを短くすることができるため、動画像の表示特性をより向上させることができる。
また、上記各実施例では、1つのデータ線選択回路320(図5)が液晶パネル310の4つの領域に共用されているが、データ線選択回路320を液晶パネル310の領域数と同じ数だけ専用として設けてもよい。
C3.変形例3:
上記各実施例では、動画像表示装置100において、液晶パネル310の各領域について、共通の(同一の)タイミングで、フレーム画像を表示するための走査が行われている。すなわち、液晶パネル310の各領域において、同一のタイミングで行の選択が行われ、同一のタイミングで液晶素子312への駆動データDDataの供給が行われている。しかし、液晶パネル310の各領域について並列的にフレーム画像を表示するための走査が行われれば、必ずしも共通のタイミングで走査が行われる必要はない。ここで、並列的に走査が行われるとは、液晶パネル310の1つの領域に含まれるすべての液晶素子312に対する駆動データDDataの供給が行われる期間中に、他の領域に含まれる少なくとも1つの液晶素子312に対する駆動データDDataの供給が行われることを意味している。
C4.変形例4:
上記各実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
本発明の第1実施例としての動画像表示装置100の構成を概略的に示す説明図である。 表示デバイス駆動部150による画像データ処理のタイミングチャートである。 フレーム画像と分割画像との対応関係を概念的に示す説明図である。 表示デバイス200の詳細構成を示す説明図である。 液晶パネルモジュール300の詳細構成を示す説明図である。 液晶パネルモジュール300の駆動タイミングチャートである。 液晶パネルモジュール300の駆動タイミングチャートである。 液晶パネルモジュール300の駆動タイミングチャートである。 第1実施例における走査の様子を概念的に示す説明図である。 本発明の第2実施例としての動画像表示装置100aの構成を概略的に示す説明図である。 第2実施例における液晶パネルモジュール300の駆動タイミングチャートである。
符号の説明
100…動画像表示装置
110…入力処理部
120…メモリ書込制御部
130…フレームメモリ
140…メモリ読出制御部
150…表示デバイス駆動部
160…マルチラインメモリ
170…光源ユニット
172…光源制御部
180…投写光学系
190…CPU
200…表示デバイス
210…表示デバイス制御部
220…DAC
230…極性反転部
240…ビデオアンプ
250…黒割合設定部
300…液晶パネルモジュール
310…液晶パネル
312…液晶素子
314…スイッチ素子
320…データ線選択回路
331…第1の行選択回路
332…第2の行選択回路
340…黒電圧発生部
352…AND回路
354…OR回路
356…スイッチ素子
358…スイッチ素子
362…OR回路

Claims (7)

  1. 複数のフレーム画像データにより構成された動画像データに基づき動画像を表示する動画像表示装置であって、
    マトリクス状に配置された複数の表示素子であって、所定の行数の前記表示素子をそれぞれ含むi(iは2以上の整数)個の表示素子グループに組み分けされた複数の表示素子と、
    前記複数の表示素子を駆動する駆動部であって、前記i個の表示素子グループのそれぞれについて並列的に、前記表示素子を1行毎に順次選択すると共に、選択された前記表示素子に対して前記動画像データを構成する各前記フレーム画像データに応じた駆動信号を供給する駆動部であって、一の前記フレーム画像データに応じた前記駆動信号が前記所定の行数の前記表示素子に対して供給される第1の期間と次の前記フレーム画像データに応じた前記駆動信号が前記所定の行数の前記表示素子に対して供給される第2の期間との間の第3の期間に、前記i個の表示素子グループのそれぞれについて並列的に前記表示素子を順次選択し、選択された前記表示素子に対して黒を表示するための駆動信号である黒信号を供給する駆動部と、
    前記複数の表示素子に光を照射して画像を表す画像光を生成する光源部と、
    前記第3の期間の終了時から直後の前記第2の期間の終了時までの期間には、前記光源部の照射光の輝度が低下するように前記光源部を制御すると共に、前記第2の期間の終了時から前記第3の期間の終了時までの期間には、前記光源部の照射光の輝度を低下させる制御を行わない場合と比較して前記光源部の照射光の輝度が増大するように前記光源部を制御する光源制御部と、を備える、動画像表示装置。
  2. 請求項1記載の動画像表示装置であって、
    前記駆動部は、前記黒信号の供給のための前記表示素子の選択のタイミングを調整して、前記動画像表示装置により表示される画像に占める黒画像の割合を設定する黒割合設定部を含む、動画像表示装置。
  3. 請求項1記載の動画像表示装置であって、
    前記駆動部は、1つの前記表示素子グループに含まれるすべての前記表示素子に対する前記駆動信号の供給が行われる期間中に、他の前記表示素子グループに含まれる少なくとも1つの前記表示素子に対する前記駆動信号の供給が行われるように、前記複数の表示素子を駆動する、動画像表示装置。
  4. 請求項1記載の動画像表示装置であって、
    前記i個の表示素子グループは、同じ行数の前記表示素子をそれぞれ含み、
    前記駆動部は、各表示素子グループに共通の第1のタイミングに従って、前記駆動信号の供給のための前記表示素子の選択および前記表示素子に対する前記駆動信号の供給を行うと共に、各表示素子グループに共通の第2のタイミングに従って、前記黒信号の供給のための前記表示素子の選択および前記表示素子に対する前記黒信号の供給を行う、動画像表示装置。
  5. 請求項1ないし請求項4のいずれかに記載の動画像表示装置であって、さらに、
    前記動画像データに基づき、前記i個の表示素子グループに供給するためのi個の前記駆動信号を生成し、前記駆動部に対して前記i個の駆動信号を並列的に出力する駆動信号出力部を備える、動画像表示装置。
  6. 請求項5記載の動画像表示装置であって、
    前記動画像データは、複数のフレーム画像データにより構成され、
    前記駆動信号出力部は、少なくとも(i−1)個の前記表示素子グループに対応付けられた前記フレーム画像データの部分を格納するデータ格納部を含む、動画像表示装置。
  7. 複数のフレーム画像データにより構成された動画像データに基づき動画像を表示する動画像表示方法であって、
    (a)マトリクス状に配置された複数の表示素子であって、所定の行数の前記表示素子をそれぞれ含むi(iは2以上の整数)個の表示素子グループに組み分けされた複数の表示素子を準備する工程と、
    (b)前記複数の表示素子を駆動する工程であって、前記i個の表示素子グループのそれぞれについて並列的に、前記表示素子を1行毎に順次選択すると共に、選択された前記表示素子に対して前記動画像データを構成する各前記フレーム画像データに応じた駆動信号を供給する工程であって、一の前記フレーム画像データに応じた前記駆動信号が前記所定の行数の前記表示素子に対して供給される第1の期間と次の前記フレーム画像データに応じた前記駆動信号が前記所定の行数の前記表示素子に対して供給される第2の期間との間の第3の期間に、前記i個の表示素子グループのそれぞれについて並列的に前記表示素子を順次選択し、選択された前記表示素子に対して黒を表示するための駆動信号である黒信号を供給する工程と、
    (c)前記複数の表示素子に光を照射して画像を表す画像光を生成する光源部を準備する工程と、
    (d)前記第3の期間の終了時から直後の前記第2の期間の終了時までの期間には、前記光源部の照射光の輝度が低下するように前記光源部を制御すると共に、前記第2の期間の終了時から前記第3の期間の終了時までの期間には、前記光源部の照射光の輝度を低下させる制御を行わない場合と比較して前記光源部の照射光の輝度が増大するように前記光源部を制御する工程と、を備える、動画像表示方法。
JP2006187579A 2006-07-07 2006-07-07 動画像表示装置および動画像表示方法 Expired - Fee Related JP4984691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006187579A JP4984691B2 (ja) 2006-07-07 2006-07-07 動画像表示装置および動画像表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006187579A JP4984691B2 (ja) 2006-07-07 2006-07-07 動画像表示装置および動画像表示方法

Publications (2)

Publication Number Publication Date
JP2008015305A JP2008015305A (ja) 2008-01-24
JP4984691B2 true JP4984691B2 (ja) 2012-07-25

Family

ID=39072370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006187579A Expired - Fee Related JP4984691B2 (ja) 2006-07-07 2006-07-07 動画像表示装置および動画像表示方法

Country Status (1)

Country Link
JP (1) JP4984691B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196721A (ja) * 2000-12-25 2002-07-12 Sony Corp エレクトロルミネッセンス・ディスプレイとその駆動方法
JP2003036047A (ja) * 2001-07-25 2003-02-07 Toray Ind Inc 表示装置の駆動方法
JP3732775B2 (ja) * 2001-11-08 2006-01-11 株式会社東芝 液晶表示装置及び液晶表示装置の駆動方法
JP4619095B2 (ja) * 2002-12-06 2011-01-26 シャープ株式会社 液晶表示装置
TW200509037A (en) * 2003-08-22 2005-03-01 Ind Tech Res Inst A gate driver for a display
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
JP2005338262A (ja) * 2004-05-25 2005-12-08 Sharp Corp 表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP2008015305A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
JP4218249B2 (ja) 表示装置
JP5220268B2 (ja) 表示装置
JP5058524B2 (ja) 表示装置及びその駆動方法
JP4301769B2 (ja) 液晶表示装置の色補正方法及び装置
JP4598061B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP4602608B2 (ja) 表示装置
JP5522334B2 (ja) 液晶駆動方法及び液晶駆動装置
JP2006106689A (ja) 液晶パネルの表示方法、液晶表示装置及び電子機器
KR20090007027A (ko) 액정표시장치 및 그의 구동방법
JP2003280600A (ja) 表示装置およびその駆動方法
WO2007018219A1 (ja) 表示装置の駆動制御装置、表示方法、表示装置、表示モニター、テレビジョン受像機
JP3749433B2 (ja) 液晶表示装置および液晶駆動方法
JP4772351B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
WO2012108361A1 (ja) 表示装置および駆動方法
JP2004253827A (ja) 液晶表示装置
JP2004240410A (ja) 液晶表示装置
JP2006030834A (ja) オーバードライブ制御法による駆動方法及びその方法を用いた液晶ディスプレイ
KR101263533B1 (ko) 표시 장치
JP2008533519A (ja) バックライト式lcdディスプレイ装置及びその駆動方法
JP2006330479A (ja) 液晶表示装置
JP4421653B2 (ja) 表示装置及びその駆動制御装置、並びに表示方法
JP2002149132A (ja) 液晶表示装置
US9483972B2 (en) Display device, display method, and electronic system
JP4984691B2 (ja) 動画像表示装置および動画像表示方法
JP4732440B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees