JP4984425B2 - Field effect transistor and epitaxial substrate - Google Patents

Field effect transistor and epitaxial substrate Download PDF

Info

Publication number
JP4984425B2
JP4984425B2 JP2005132949A JP2005132949A JP4984425B2 JP 4984425 B2 JP4984425 B2 JP 4984425B2 JP 2005132949 A JP2005132949 A JP 2005132949A JP 2005132949 A JP2005132949 A JP 2005132949A JP 4984425 B2 JP4984425 B2 JP 4984425B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
aln
field effect
effect transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005132949A
Other languages
Japanese (ja)
Other versions
JP2006310644A (en
Inventor
誠 木山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005132949A priority Critical patent/JP4984425B2/en
Publication of JP2006310644A publication Critical patent/JP2006310644A/en
Application granted granted Critical
Publication of JP4984425B2 publication Critical patent/JP4984425B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、電界効果トランジスタおよびエピタキシャル基板に関する。   The present invention relates to a field effect transistor and an epitaxial substrate.

非特許文献1には、ヘテロ構造を有する電界効果トランジスタが記載されている。この電界効果トランジスタは、AlGaN/GaN/AlN構造を有しており、またAlN基板のAl面上に順に設けられたAlN層、アンドープGaN層およびAlGaN層を含む。ゲート電極は、AlGaN層にショットキ接合を成す。この電界効果トランジスタでは、AlN層とAlGaN層との間にアンドープGaN層が位置しており、基板の材料のバンドギャップがAlGaNのバンドギャップより大きい。
Applied PhysicsLetters,82(2003) pp.1299-1301
Non-Patent Document 1 describes a field effect transistor having a heterostructure. This field effect transistor has an AlGaN / GaN / AlN structure, and includes an AlN layer, an undoped GaN layer, and an AlGaN layer sequentially provided on the Al surface of the AlN substrate. The gate electrode forms a Schottky junction with the AlGaN layer. In this field effect transistor, an undoped GaN layer is located between the AlN layer and the AlGaN layer, and the band gap of the substrate material is larger than the band gap of AlGaN.
Applied PhysicsLetters, 82 (2003) pp.1299-1301

発明者の知見によれば、非特許文献1に記載された電界効果トランジスタでは、AlGaN/GaN界面に二次元電子ガスが生成される。さらに、AlN/GaN界面には、二次元正孔ガスが生成される。この電界効果トランジスタでは、二次元電子ガスだけではなく、二次元正孔ガスも電気伝導に寄与する。この二次元正孔ガスは、上記二次元電子ガスに比べて、AlGaN層上に設けられたゲート電極によって制御されにくいので、トランジスタ特性が悪化する。   According to the inventor's knowledge, in the field effect transistor described in Non-Patent Document 1, a two-dimensional electron gas is generated at the AlGaN / GaN interface. Furthermore, two-dimensional hole gas is generated at the AlN / GaN interface. In this field effect transistor, not only a two-dimensional electron gas but also a two-dimensional hole gas contributes to electrical conduction. Since this two-dimensional hole gas is less likely to be controlled by the gate electrode provided on the AlGaN layer than the two-dimensional electron gas, transistor characteristics are deteriorated.

本発明は、二次元正孔ガスの電気伝導を避けることができる構造を有しておりWruzite構造の窒化物系材料から成る電界効果トランジスタおよびこの電界効果トランジスタのためのエピタキシャル基板を提供することを目的とする。   The present invention provides a field effect transistor having a structure capable of avoiding electrical conduction of a two-dimensional hole gas and comprising a nitride material having a Wruzite structure, and an epitaxial substrate for the field effect transistor. Objective.

本発明の一側面によれば、電界効果トランジスタは、(a)Wruzite構造のAlGa1−XN支持基体(0<X≦1)と、(b)前記AlGa1−XN支持基体のN面上に設けられたAlGa1−XNエピタキシャル層と、(c)前記AlGa1−XNエピタキシャル層上に設けられたAlGa1−YNエピタキシャル層(0≦Y<1、Y<X)と、(d)前記AlGa1−YNエピタキシャル層にショットキ接合を成すゲート電極と、(e)前記AlGa1−YNエピタキシャル層上に設けられたソース電極と、(f)前記AlGa1−YNエピタキシャル層上に設けられたドレイン電極とを備える。 According to one aspect of the present invention, a field effect transistor includes: (a) an Al X Ga 1-X N supporting base (0 <X ≦ 1) having a Wruzite structure; and (b) the Al X Ga 1-X N supporting. a Al X Ga 1-X N epitaxial layer provided on the N surface of the substrate, (c) said Al X Ga 1-X N Al provided on the epitaxial layer Y Ga 1-Y N epitaxial layer (0 ≦ Y <1, Y <X), (d) a gate electrode forming a Schottky junction with the Al Y Ga 1- YN epitaxial layer, and (e) provided on the Al Y Ga 1-YN epitaxial layer. A source electrode; and (f) a drain electrode provided on the Al Y Ga 1-Y N epitaxial layer.

この電界効果トランジスタによれば、AlGa1−XN支持基体のN面上に設けられたAlGa1−XNエピタキシャル層とAlGa1−YNエピタキシャル層とのヘテロ接合を含むので、該電界効果トランジスタにおいて二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスがトランジスタの伝導に寄与する。 This field effect transistor includes a heterojunction of an Al X Ga 1-X N epitaxial layer and an Al Y Ga 1-Y N epitaxial layer provided on the N surface of the Al X Ga 1-X N support base. Therefore, the two-dimensional electron gas at the interface of the heterojunction contributes to the conduction of the transistor without forming a two-dimensional hole gas in the field effect transistor.

本発明に係る電界効果トランジスタでは、前記AlGa1−XNエピタキシャル層の厚みは50nm以上であることが好ましい。AlGa1−XNエピタキシャル層の厚みが50nm以上であれば、良好な結晶品質のAlGa1−XNを形成できる。 In the field effect transistor according to the present invention, the Al X Ga 1-X N epitaxial layer preferably has a thickness of 50 nm or more. If the thickness of the Al X Ga 1-X N epitaxial layer is 50 nm or more, Al X Ga 1-X N with good crystal quality can be formed.

本発明の一側面の電界効果トランジスタでは、前記AlGa1−YNエピタキシャル層の厚みは1nm以上且つ100nm以下であることが好ましい。この電界効果トランジスタでは、AlGa1−YNエピタキシャル層の厚みが1nm以上であるので、充分な密度の二次元電子ガスが蓄積される。また、AlGa1−YNエピタキシャル層の厚みが100nm以下であれば、良好な結晶品質のAlGa1−YNをAlGa1−XN層上に形成できる。 In the field effect transistor of one aspect of the present invention, the thickness of the Al Y Ga 1-Y N epitaxial layer is preferably 1 nm or more and 100 nm or less. In this field effect transistor, since the thickness of the Al Y Ga 1-Y N epitaxial layer is 1 nm or more, a two-dimensional electron gas having a sufficient density is accumulated. Moreover, if the thickness of the Al Y Ga 1-Y N epitaxial layer is 100 nm or less, it is possible to form Al Y Ga 1-Y N having good crystal quality on the Al X Ga 1-X N layer.

本発明の別の側面によれば、電界効果トランジスタは、(a)Wruzite構造のAlN支持基体と、(b)前記AlN支持基体のN面上に設けられたAlNエピタキシャル層と、(c)前記AlNエピタキシャル層上に設けられたAlGa1−YNエピタキシャル層(0<Y<1)と、(d)前記AlGa1−YNエピタキシャル層にショットキ接合を成す電極と、(e)前記AlGa1−YNエピタキシャル層上に設けられたソース電極と、(f)前記AlGa1−YNエピタキシャル層上に設けられたドレイン電極とを備える。 According to another aspect of the present invention, a field effect transistor includes: (a) an AlN support base having a Wruzite structure; (b) an AlN epitaxial layer provided on the N surface of the AlN support base; An Al Y Ga 1-Y N epitaxial layer (0 <Y <1) provided on the AlN epitaxial layer, (d) an electrode forming a Schottky junction with the Al Y Ga 1-Y N epitaxial layer, and (e) A source electrode provided on the Al Y Ga 1-Y N epitaxial layer; and (f) a drain electrode provided on the Al Y Ga 1-Y N epitaxial layer.

この電界効果トランジスタでは、AlN支持基体のN面上に設けられたAlNエピタキシャル層とAlGa1−YNエピタキシャル層とのヘテロ接合を含むので、該電界効果トランジスタに二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスがトランジスタの伝導に寄与する。 Since this field effect transistor includes a heterojunction of an AlN epitaxial layer and an Al Y Ga 1 -YN epitaxial layer provided on the N surface of the AlN support base, two-dimensional hole gas is formed in the field effect transistor. Instead, the two-dimensional electron gas at the interface of the heterojunction contributes to the conduction of the transistor.

本発明の別の側面に係る電界効果トランジスタでは、前記AlNエピタキシャル層の厚みは、50nm以上であることが好ましい。この電界効果トランジスタによれば、AlNエピタキシャル層の厚みが50nm以上であれば、良好な結晶品質のAlNを形成できる。   In the field effect transistor according to another aspect of the present invention, the thickness of the AlN epitaxial layer is preferably 50 nm or more. According to this field effect transistor, if the thickness of the AlN epitaxial layer is 50 nm or more, it is possible to form AlN with good crystal quality.

本発明の別の側面によれば、電界効果トランジスタは、前記AlGa1−YNエピタキシャル層の厚みは1nm以上且つ100nm以下であることが好ましい。この電界効果トランジスタでは、AlGa1−YNエピタキシャル層の厚みが1nm以上であるので、充分な密度の二次元電子ガスが蓄積される。また、AlGa1−YNエピタキシャル層の厚みが100nm以下であれば、良好な結晶品質のAlGaNをAlN層上に形成できる。 According to another aspect of the present invention, in the field effect transistor, the Al Y Ga 1-Y N epitaxial layer preferably has a thickness of 1 nm or more and 100 nm or less. In this field effect transistor, since the thickness of the Al Y Ga 1-Y N epitaxial layer is 1 nm or more, a two-dimensional electron gas having a sufficient density is accumulated. Moreover, if the thickness of the Al Y Ga 1-Y N epitaxial layer is 100 nm or less, AlGaN with good crystal quality can be formed on the AlN layer.

本発明の別の側面によれば、電界効果トランジスタは、(a)Wruzite構造のAlN支持基体と、(b)前記AlN支持基体のN面上に設けられたAlNエピタキシャル層と、(c)前記AlNエピタキシャル層上に設けられたGaNエピタキシャル層と、(d)前記GaNエピタキシャル層にショットキ接合を成すゲート電極と、(e)前記AlNエピタキシャル層上に設けられたソース電極と、(f)前記AlNエピタキシャル層上に設けられたドレイン電極とを備える。   According to another aspect of the present invention, a field effect transistor includes: (a) an AlN support base having a Wruzite structure; (b) an AlN epitaxial layer provided on the N surface of the AlN support base; A GaN epitaxial layer provided on the AlN epitaxial layer; (d) a gate electrode forming a Schottky junction with the GaN epitaxial layer; (e) a source electrode provided on the AlN epitaxial layer; and (f) the AlN. And a drain electrode provided on the epitaxial layer.

AlN支持基体のN面上に設けられたAlNエピタキシャル層とGaNエピタキシャル層とのヘテロ接合を含むので、該電界効果トランジスタに二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスがトランジスタの伝導に寄与する。   Since the heterojunction of the AlN epitaxial layer and the GaN epitaxial layer provided on the N surface of the AlN support base is included, two-dimensional hole gas is not formed in the field effect transistor, and the interface between the heterojunction two layers is formed. The dimensional electron gas contributes to the conduction of the transistor.

本発明の別の側面の電界効果トランジスタでは、前記AlNエピタキシャル層の厚みは50nm以上であることが好ましい。この電界効果トランジスタによれば、AlNエピタキシャル層の厚みが50nm以上であれば、良好な結晶品質のAlNを形成できる。   In the field effect transistor according to another aspect of the present invention, the thickness of the AlN epitaxial layer is preferably 50 nm or more. According to this field effect transistor, if the thickness of the AlN epitaxial layer is 50 nm or more, it is possible to form AlN with good crystal quality.

本発明の別の側面に係る電界効果トランジスタでは、前記GaNエピタキシャル層の厚みは1nm以上且つ100nm以下であることが好ましい。この電界効果トランジスタによれば、GaNエピタキシャル層の厚みが1nm以上であるので、充分な密度の二次元電子ガスが蓄積される。また、GaNエピタキシャル層の厚みが100nm以下であれば、良好な結晶品質のGaNをAlN層上に形成できる。   In the field effect transistor according to another aspect of the present invention, the thickness of the GaN epitaxial layer is preferably 1 nm or more and 100 nm or less. According to this field effect transistor, since the thickness of the GaN epitaxial layer is 1 nm or more, a two-dimensional electron gas having a sufficient density is accumulated. Moreover, if the thickness of the GaN epitaxial layer is 100 nm or less, GaN with good crystal quality can be formed on the AlN layer.

本発明の上記のいくつかの側面に係る電界効果トランジスタでは、前記ソース電極の材料は、Ti、Al、Au、Pt、Pd、Moの少なくともいずれかを含むことが好ましく、前記ドレイン電極の材料は、Ti、Al、Au、Pt、Pd、Moの少なくともいずれかを含むことが好ましい。該電界効果トランジスタによれば、好適なソース電極およびドレイン電極が提供される。   In the field effect transistor according to some aspects of the present invention, the source electrode material preferably includes at least one of Ti, Al, Au, Pt, Pd, and Mo, and the drain electrode material is , Ti, Al, Au, Pt, Pd, and Mo are preferably included. According to the field effect transistor, a suitable source electrode and drain electrode are provided.

本発明の上記のいくつかの側面に係る電界効果トランジスタでは、前記ゲート電極の材料は、Ni,Au,Pt,Pdの少なくともいずれかを含むことが好ましい。該電界効果トランジスタによれば、ゲート電極に好適なショットキ接合が提供される。   In the field effect transistor according to some aspects of the present invention, the material of the gate electrode preferably includes at least one of Ni, Au, Pt, and Pd. According to the field effect transistor, a Schottky junction suitable for the gate electrode is provided.

本発明の更なる別の側面によれば、エピタキシャル基板は、(a)Wruzite構造のAlGa1−XN基板(0<X≦1)と、(b)前記AlGa1−XN基板のN面上に設けられたAlGa1−XNエピタキシャル膜と、(c)前記AlGa1−XNエピタキシャル膜上に設けられたAlGa1−YNエピタキシャル膜(0≦Y<1、Y<X)とを備える。 According to still another aspect of the present invention, an epitaxial substrate includes: (a) an Al X Ga 1-X N substrate (0 <X ≦ 1) having a Wruzite structure; and (b) the Al X Ga 1-X N a Al X Ga 1-X N epitaxial film provided on the N surface of the substrate, (c) said Al X Ga 1-X N Al provided on the epitaxial film Y Ga 1-Y N epitaxial layer (0 ≦ Y <1, Y <X).

このエピタキシャル基板では、AlGa1−XN基板のN面上に設けられたAlGa1−XNエピタキシャル膜とAlGa1−YNエピタキシャル膜とのヘテロ接合を含むので、該ヘテロ接合の界面に二次元正孔ガスが形成されることなく、二次元電子ガスが伝導に寄与する。故に、このエピタキシャル基板は、二次元正孔ガスではなく二次元電子ガスを利用して動作するトランジスタに好適である。 Because this epitaxial substrate, comprising a heterojunction between Al X Ga 1-X N is provided on the N surface of the substrate Al X Ga 1-X N epitaxial layer and Al Y Ga 1-Y N epitaxial film, the hetero The two-dimensional electron gas contributes to conduction without the formation of the two-dimensional hole gas at the junction interface. Therefore, this epitaxial substrate is suitable for a transistor that operates using a two-dimensional electron gas instead of a two-dimensional hole gas.

本発明の更なる別の側面に係るエピタキシャル基板では、前記AlGa1−XNエピタキシャル層の厚みは50nm以上であることが好ましい。このエピタキシャル基板によれば、AlGa1−XNエピタキシャル層の厚みが50nm以上であれば、良好な結晶品質のAlGa1−XNを形成できる。 In the epitaxial substrate according to still another aspect of the present invention, the thickness of the Al X Ga 1-X N epitaxial layer is preferably 50 nm or more. According to this epitaxial substrate, if the thickness of the Al X Ga 1-X N epitaxial layer is 50 nm or more, Al X Ga 1-X N with good crystal quality can be formed.

本発明の更なる別の側面に係るエピタキシャル基板では、前記AlGa1−YNエピタキシャル層の厚みは1nm以上且つ100nm以下であることが好ましい。このエピタキシャル基板によれば、AlGa1−YNエピタキシャル層の厚みが1nm以上であるので、電界効果トランジスタのために充分な密度の二次元電子ガスが蓄積される。また、AlGa1−YNエピタキシャル層の厚みが100nm以下であれば、電界効果トランジスタのために良好な結晶品質のAlGa1−YNをAlGa1−XN上に形成できる。 In the epitaxial substrate according to still another aspect of the present invention, the thickness of the Al Y Ga 1-Y N epitaxial layer is preferably 1 nm or more and 100 nm or less. According to this epitaxial substrate, since the thickness of the Al Y Ga 1-Y N epitaxial layer is 1 nm or more, a two-dimensional electron gas having a sufficient density for the field effect transistor is accumulated. Moreover, if the thickness of the Al Y Ga 1-Y N epitaxial layer is 100 nm or less, Al Y Ga 1-Y N having good crystal quality can be formed on the Al X Ga 1-X N for the field effect transistor. .

本発明の更なる別の側面に係るエピタキシャル基板では、前記AlGa1−XN基板はAlN基板であり、前記AlGa1−XNエピタキシャル膜はAlNエピタキシャル膜であることができる。エピタキシャル基板は、主面にN面を有するAlN基板上に設けられたAlN膜とAlGa1−YN膜とのヘテロ接合を含むので、二次元電子ガスの伝導のみを利用して動作するトランジスタに好適なエピタキシャル基板が提供される。 In the epitaxial substrate according to still another aspect of the present invention, the Al X Ga 1-X N substrate may be an AlN substrate, and the Al X Ga 1-X N epitaxial film may be an AlN epitaxial film. Since the epitaxial substrate includes a heterojunction of an AlN film and an Al Y Ga 1-Y N film provided on an AlN substrate having an N surface on the main surface, the epitaxial substrate operates using only the conduction of a two-dimensional electron gas. An epitaxial substrate suitable for a transistor is provided.

本発明の更なる別の側面に係るエピタキシャル基板では、前記AlGa1−YNエピタキシャル膜はGaNエピタキシャル膜であることが好ましい。このエピタキシャル基板は、AlN基板のN面上に設けられたAlN膜とGaN膜とのヘテロ接合を含むので、二次元正孔ガスではなく二次元電子ガスを利用して動作するトランジスタに好適である。 In the epitaxial substrate according to still another aspect of the present invention, the Al Y Ga 1-Y N epitaxial film is preferably a GaN epitaxial film. Since this epitaxial substrate includes a heterojunction between an AlN film and a GaN film provided on the N surface of the AlN substrate, it is suitable for a transistor that operates using a two-dimensional electron gas instead of a two-dimensional hole gas. .

本発明の更なる別の側面に係るエピタキシャル基板では、前記AlNエピタキシャル膜の厚みは50nm以上であることが好ましい。このエピタキシャル基板によれば、AlNエピタキシャル層の厚みが50nm以上であれば、良好な結晶品質のAlNを形成できる。   In the epitaxial substrate according to still another aspect of the present invention, the thickness of the AlN epitaxial film is preferably 50 nm or more. According to this epitaxial substrate, if the thickness of the AlN epitaxial layer is 50 nm or more, it is possible to form AlN with good crystal quality.

本発明の更なる別の側面に係るエピタキシャル基板では、前記GaNエピタキシャル膜の厚みは1nm以上且つ100nm以下であることが好ましい。このエピタキシャル基板によれば、GaNエピタキシャル層の厚みが1nm以上であるので、電界効果トランジスタのために充分な密度の二次元電子ガスが蓄積される。また、GaNエピタキシャル層の厚みが100nm以下であれば、電界効果トランジスタのために良好な結晶品質のGaNをAlN層上に形成できる。   In the epitaxial substrate according to still another aspect of the present invention, the GaN epitaxial film preferably has a thickness of 1 nm or more and 100 nm or less. According to this epitaxial substrate, since the thickness of the GaN epitaxial layer is 1 nm or more, a two-dimensional electron gas having a sufficient density for the field effect transistor is accumulated. Moreover, if the thickness of the GaN epitaxial layer is 100 nm or less, GaN having good crystal quality can be formed on the AlN layer for the field effect transistor.

本発明の更なる別の側面に係るエピタキシャル基板では、該前記AlGa1−XN基板の主面は一または複数のエリアを有しており、該エリアの少なくとも一つには前記AlGa1−XN基板のN面が現れているようにしてもよい。 In the epitaxial substrate according to still another aspect of the present invention, the main surface of the Al X Ga 1-X N substrate has one or a plurality of areas, and at least one of the areas includes the Al X The N face of the Ga 1-X N substrate may appear.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。   The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明によれば、二次元正孔ガスの電気伝導を避けることができる構造を有しておりWruzite構造の窒化物系材料から成る電界効果トランジスタおよびこの電界効果トランジスタのためのエピタキシャル基板が提供される。   As described above, according to the present invention, a field effect transistor having a structure capable of avoiding electrical conduction of a two-dimensional hole gas and made of a nitride material of a Wruzite structure, and the field effect transistor. An epitaxial substrate is provided.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の電界効果トランジスタおよびエピタキシャル基板に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the field effect transistor and the epitaxial substrate according to the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

(第1の実施の形態)
図1は、本実施の形態に係る電界効果トランジスタを示す図面である。この電界効果トランジスタ11は、AlN支持基体13と、AlNエピタキシャル層15と、GaNエピタキシャル層17と、ゲート電極19とを備える。AlN支持基体13は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。AlNエピタキシャル層15は、AlN支持基体13のN面エリア上に設けられている。GaNエピタキシャル層17は、AlNエピタキシャル層15上に設けられている。
(First embodiment)
FIG. 1 is a drawing showing a field effect transistor according to the present embodiment. The field effect transistor 11 includes an AlN support base 13, an AlN epitaxial layer 15, a GaN epitaxial layer 17, and a gate electrode 19. The AlN support base 13 is made of a crystal having a Wruzite structure and is a conductive or insulating support. The AlN epitaxial layer 15 is provided on the N-plane area of the AlN support base 13. The GaN epitaxial layer 17 is provided on the AlN epitaxial layer 15.

AlN支持基体13のN面上に設けられたAlNエピタキシャル層15とGaNエピタキシャル層17とのヘテロ接合21を含むので、該ヘテロ接合21の界面に二次元正孔ガスが形成されることなく、トランジスタ11の伝導が二次元電子ガス23を介して提供される。   Since the heterojunction 21 of the AlN epitaxial layer 15 and the GaN epitaxial layer 17 provided on the N surface of the AlN support base 13 is included, a two-dimensional hole gas is not formed at the interface of the heterojunction 21, and the transistor Eleven conduction is provided through the two-dimensional electron gas 23.

ゲート電極19は、GaNエピタキシャル層17上に設けられており、該GaNエピタキシャル層17にショットキ接合する。ゲート電極19は、二次元電子ガス23の伝導を制御する。ソース電極25およびドレイン電極27には、該ゲート電極19によって制御される電流が流れる。既に説明したように、AlNエピタキシャル層15はAlN支持基体13の主面13aのN面エリア上に設けられており、これ故に、AlNエピタキシャル層15の表面15aには、AlN支持基体13のN面エリアに対応してN面が現れる。また、GaNエピタキシャル層17はAlNエピタキシャル層15上に設けられており、これ故に、GaNエピタキシャル層17の表面17aには、AlNエピタキシャル層15のN面エリアに対応してN面が現れる。   The gate electrode 19 is provided on the GaN epitaxial layer 17 and is Schottky bonded to the GaN epitaxial layer 17. The gate electrode 19 controls the conduction of the two-dimensional electron gas 23. A current controlled by the gate electrode 19 flows through the source electrode 25 and the drain electrode 27. As already described, the AlN epitaxial layer 15 is provided on the N-plane area of the main surface 13a of the AlN support base 13, and therefore, the surface 15a of the AlN epitaxial layer 15 has an N-face on the AlN support base 13. The N plane appears corresponding to the area. The GaN epitaxial layer 17 is provided on the AlN epitaxial layer 15, and therefore, an N plane appears on the surface 17 a of the GaN epitaxial layer 17 corresponding to the N plane area of the AlN epitaxial layer 15.

AlNは高い熱伝導率を有しているので、トランジスタ11は放熱性に優れる。GaNエピタキシャル層17は、例えばアンドープである。また、AlNエピタキシャル層15は、例えばアンドープであることが好ましく、しかしながらn型ドーパントを含んでいてもよい。GaNエピタキシャル層17の窒化ガリウムのバンドギャップはAlNエピタキシャル層15の窒化アルミニウムのバンドギャップより小さい。二次元電子ガス23は、GaNエピタキシャル層17とAlNエピタキシャル層15の界面のGaNエピタキシャル層側に蓄積され、GaNエピタキシャル層17内を走行する。窒化ガリウムのバンドギャップが窒化アルミニウムのバンドギャップより小さいので、ソース電極25およびドレイン電極27は、GaNエピタキシャル層17に接合することが好ましい。   Since AlN has high thermal conductivity, the transistor 11 is excellent in heat dissipation. The GaN epitaxial layer 17 is, for example, undoped. The AlN epitaxial layer 15 is preferably undoped, for example, but may contain an n-type dopant. The band gap of gallium nitride in the GaN epitaxial layer 17 is smaller than the band gap of aluminum nitride in the AlN epitaxial layer 15. The two-dimensional electron gas 23 is accumulated on the GaN epitaxial layer side at the interface between the GaN epitaxial layer 17 and the AlN epitaxial layer 15 and travels in the GaN epitaxial layer 17. Since the band gap of gallium nitride is smaller than that of aluminum nitride, the source electrode 25 and the drain electrode 27 are preferably joined to the GaN epitaxial layer 17.

電界効果トランジスタ11では、AlNエピタキシャル層15の厚みD1が50nm以上であれば、良好な結晶品質のAlNを形成できる。また、AlNエピタキシャル層15の厚みD1が100μm以下であれば、実用的であり、また良好な結晶品質のAlNを形成できる。また、電界効果トランジスタ11では、AlGa1−YNエピタキシャル層17の厚みD2が1nm以上であれば、充分な密度の二次元電子ガスが蓄積される。また、AlGa1−YNエピタキシャル層17の厚みD2が100nm以下であれば、良好な結晶品質のGaNをAlN層上に形成できる。 In the field effect transistor 11, if the thickness D1 of the AlN epitaxial layer 15 is 50 nm or more, AlN having good crystal quality can be formed. Moreover, if the thickness D1 of the AlN epitaxial layer 15 is 100 μm or less, it is practical and AlN with good crystal quality can be formed. Further, in the field effect transistor 11, if the thickness D2 of the Al Y Ga 1 -YN epitaxial layer 17 is 1 nm or more, a two-dimensional electron gas having a sufficient density is accumulated. Moreover, if the thickness D2 of the Al Y Ga 1-Y N epitaxial layer 17 is 100 nm or less, GaN with good crystal quality can be formed on the AlN layer.

(実施例1)
次のような作製法により、図2(A)に示される構造の電界効果トランジスタを形成する。Wruzite構造のAlN基板31のN面上に、0.5μm厚のAlN膜33を堆積する。このAlN膜33上に、30nm厚のGaN膜35を堆積する。これらのエピタキシャル成長は、減圧MOCVD装置を用いて行われる。原料としては、例えばTMAl、TMG、NHを用いることができる。本実施例では、いずれの層もアンドープである。GaN膜上にTi/Al/Ti/Auから成るソース電極37a及びドレイン電極37bを形成する。次いで、Auから成るゲート電極37cを作製する。ゲート長は、例えば2μmである。
Example 1
A field effect transistor having the structure shown in FIG. 2A is formed by the following manufacturing method. An AlN film 33 having a thickness of 0.5 μm is deposited on the N surface of the AlN substrate 31 having a Wruzite structure. A 30 nm thick GaN film 35 is deposited on the AlN film 33. These epitaxial growths are performed using a low pressure MOCVD apparatus. As a raw material, for example, TMAl, TMG, and NH 3 can be used. In this example, both layers are undoped. A source electrode 37a and a drain electrode 37b made of Ti / Al / Ti / Au are formed on the GaN film. Next, a gate electrode 37c made of Au is produced. The gate length is 2 μm, for example.

一方、図2(B)に示される構造の電界効果トランジスタを形成する。Wruzite構造のAlN基板41のAl面上に、0.5μm厚のAlN膜43を堆積する。このAlN膜43上に、100nm厚のGaN膜45を堆積する。このGaN膜45上に、30nm厚のAl0.2Ga0.8N膜47を堆積する。これらのエピタキシャル成長は、減圧MOCVD装置を用いて行われる。原料としては、例えばTMAl、TMG、NHを用いることができる。本実施例では、いずれの層もアンドープである。AlGaN膜上にTi/Al/Ti/Auから成るソース電極49a及びドレイン電極49bを形成する。次いで、Auから成るゲート電極49cを作製する。ゲート長は、例えば2μmである。 On the other hand, a field effect transistor having the structure shown in FIG. 2B is formed. An AlN film 43 having a thickness of 0.5 μm is deposited on the Al surface of the AlN substrate 41 having a Wruzite structure. A GaN film 45 having a thickness of 100 nm is deposited on the AlN film 43. On the GaN film 45, an Al 0.2 Ga 0.8 N film 47 having a thickness of 30 nm is deposited. These epitaxial growths are performed using a low pressure MOCVD apparatus. As a raw material, for example, TMAl, TMG, and NH 3 can be used. In this example, both layers are undoped. A source electrode 49a and a drain electrode 49b made of Ti / Al / Ti / Au are formed on the AlGaN film. Next, a gate electrode 49c made of Au is produced. The gate length is 2 μm, for example.

図3(A)は、図2(A)に示される構造の電界効果トランジスタの電流特性Aを示す図面である。図3(B)は、図2(B)に示される構造の電界効果トランジスタの電流特性Bを示す図面である。横軸はソース−ドレイン電圧を示し、縦軸はドレイン電流を示している。図3(A)および図3(B)の各々には、ゲート電圧に応じて、いくつかのI−V特性が描かれている。電流特性Aを電流特性Bとを比較すると、特性Bではゲート電圧が深く(マイナス側に大きく)ソース−ドレイン電圧が大きいとき、特性Aに比べて、ゲートバイアスによってはトランジスタが充分にオフさせることができていない。故に、電界効果トランジスタの電流特性Aは、ピンチオフ特性に優れていることが理解される。   FIG. 3A is a diagram showing current characteristics A of the field effect transistor having the structure shown in FIG. FIG. 3B is a drawing showing current characteristics B of the field effect transistor having the structure shown in FIG. The horizontal axis indicates the source-drain voltage, and the vertical axis indicates the drain current. In each of FIGS. 3A and 3B, several IV characteristics are depicted depending on the gate voltage. Comparing the current characteristic A with the current characteristic B, when the gate voltage is deep (large on the negative side) and the source-drain voltage is large in the characteristic B, the transistor is sufficiently turned off depending on the gate bias as compared with the characteristic A. Is not done. Therefore, it is understood that the current characteristic A of the field effect transistor is excellent in the pinch-off characteristic.

本構造のトランジスタは、Wruzite構造のAlN基板のN面上に成長された複数のエピタキシャル層を含む構造(AlN/GaN構造)を有しているので、AlN基板上に良質な結晶が成長される。また、AlN/GaN構造のうちのAlNは、AlN基板のN面上にホモ接合をするので、AlNホモエピタキシャル層は結晶欠陥の少ない良好な品質の結晶から成る。この結果、AlNホモエピタキシャル層上に成長されるGaN層も、また結晶欠陥の少ない良好な品質の結晶から成る。この結果、優れた品質のAlN/GaNヘテロ接合が形成される。また、このヘテロ接合がAlN基板のN面上に形成されるので、伝導に有効に寄与する二次元電子ガスがAlN/GaN界面に形成されると共に二次元正孔ガスが形成されないので、高性能なトランジスタ動作が可能になる。つまり、サファイア基板等を用いたのでは、本実施の形態のような優れた構造は実現できない。さらに、本実施の形態ではヘテロ接合がAlN/GaN構造であるので、ヘテロ界面における伝導帯エネルギー差△Eが大きくなり、リーク電流が少なくピンチオフ特性の優れたトランジスタ動作が可能になる。 Since the transistor having this structure has a structure (AlN / GaN structure) including a plurality of epitaxial layers grown on the N-plane of the AlN substrate having a Wruzite structure, a high-quality crystal is grown on the AlN substrate. . In addition, since AlN in the AlN / GaN structure is homojunction on the N surface of the AlN substrate, the AlN homoepitaxial layer is composed of crystals of good quality with few crystal defects. As a result, the GaN layer grown on the AlN homoepitaxial layer also consists of a good quality crystal with few crystal defects. As a result, an excellent quality AlN / GaN heterojunction is formed. In addition, since this heterojunction is formed on the N surface of the AlN substrate, a two-dimensional electron gas that effectively contributes to conduction is formed at the AlN / GaN interface and a two-dimensional hole gas is not formed. Transistor operation becomes possible. That is, if a sapphire substrate or the like is used, an excellent structure as in this embodiment cannot be realized. Furthermore, heterojunctions in this embodiment since it is AlN / GaN structure, the conduction band energy difference at the hetero interface △ E C is increased, allowing excellent transistor operation of leakage current less pinch-off characteristics.

(第2の実施の形態)
図4は、本実施の形態に係る電界効果トランジスタを示す図面である。この電界効果トランジスタ51は、AlN支持基体53と、AlNエピタキシャル層55と、AlGa1−YNエピタキシャル層(0<Y<1)57と、ゲート電極59とを備える。AlN支持基体53は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。AlNエピタキシャル層55は、AlN支持基体53のN面エリア上に設けられている。AlGa1−YNエピタキシャル層57は、AlNエピタキシャル層55上に設けられている。
(Second Embodiment)
FIG. 4 is a diagram showing a field effect transistor according to the present embodiment. The field effect transistor 51 includes an AlN support base 53, an AlN epitaxial layer 55, an Al Y Ga 1-Y N epitaxial layer (0 <Y <1) 57, and a gate electrode 59. The AlN support base 53 is made of a crystal having a Wruzite structure and is a conductive or insulating support. The AlN epitaxial layer 55 is provided on the N-plane area of the AlN support base 53. The Al Y Ga 1-Y N epitaxial layer 57 is provided on the AlN epitaxial layer 55.

AlN支持基体53のN面上に設けられたAlNエピタキシャル層55とAlGa1−YNエピタキシャル層57とのヘテロ接合61を含むので、二次元正孔ガスが形成されることなく、トランジスタ51の伝導が該ヘテロ接合61の界面の二次元電子ガス63を介して提供される。 Since the heterojunction 61 of the AlN epitaxial layer 55 and the Al Y Ga 1-Y N epitaxial layer 57 provided on the N surface of the AlN support base 53 is included, the transistor 51 is formed without forming a two-dimensional hole gas. Is provided via the two-dimensional electron gas 63 at the interface of the heterojunction 61.

ゲート電極59は、AlGa1−YNエピタキシャル層57上に設けられており、該AlGa1−YNエピタキシャル層57にショットキ接合する。ゲート電極59は、二次元電子ガス63の伝導を制御する。ソース電極65およびドレイン電極67には、該ゲート電極59によって制御される電流が流れる。既に説明したように、AlNエピタキシャル層55はAlN支持基体53の主面53aのN面エリア上に設けられており、これ故に、AlNエピタキシャル層55の表面55aには、AlN支持基体53のN面エリアに対応してN面が現れる。また、AlGa1−YNエピタキシャル層57はAlNエピタキシャル層55上に設けられており、これ故に、AlGa1−YNエピタキシャル層57の表面57aには、AlNエピタキシャル層55のN面エリアに対応してN面が現れる。 The gate electrode 59 is provided on the Al Y Ga 1-Y N epitaxial layer 57, and Schottky junction to the Al Y Ga 1-Y N epitaxial layer 57. The gate electrode 59 controls the conduction of the two-dimensional electron gas 63. A current controlled by the gate electrode 59 flows through the source electrode 65 and the drain electrode 67. As already described, the AlN epitaxial layer 55 is provided on the N-plane area of the main surface 53a of the AlN support base 53. Therefore, the surface 55a of the AlN epitaxial layer 55 is provided on the N face of the AlN support base 53. The N plane appears corresponding to the area. Further, the Al Y Ga 1-Y N epitaxial layer 57 is provided on the AlN epitaxial layer 55, and therefore, the surface 57 a of the Al Y Ga 1-Y N epitaxial layer 57 has an N surface of the AlN epitaxial layer 55. The N plane appears corresponding to the area.

AlGa1−YNエピタキシャル層57は、例えばアンドープである。また、AlNエピタキシャル層55は、例えばアンドープであることが好ましく、しかしながらn型ドーパントを含んでいてもよい。AlGa1−YNエピタキシャル層57のバンドギャップはAlNエピタキシャル層55のバンドギャップより小さい。二次元電子ガス63は、AlGa1−YNエピタキシャル層57とAlNエピタキシャル層55の界面のAlGa1−YNエピタキシャル層側に蓄積され、AlGa1−YNエピタキシャル層57内を走行する。AlGa1−YNのバンドギャップがAlNのバンドギャップより小さいので、ソース電極65およびドレイン電極67は、AlGa1−YNエピタキシャル層57に接合することが好ましい。好ましくは、AlGa1−YNのアルミニウム組成の範囲は、0以上0.9以下である。AlNエピタキシャル層55との組成差を0.1程度以上とることにより、十分な2次元電子ガス濃度と伝導帯エネルギー差△Eを得ることができ、リーク電流が減少すると共にピンチオフ特性が向上する。 The Al Y Ga 1-Y N epitaxial layer 57 is, for example, undoped. The AlN epitaxial layer 55 is preferably undoped, for example, but may contain an n-type dopant. The band gap of the Al Y Ga 1-Y N epitaxial layer 57 is smaller than the band gap of the AlN epitaxial layer 55. Two-dimensional electron gas 63 is stored in the Al Y Ga 1-Y N epitaxial layer side of the interface of the Al Y Ga 1-Y N epitaxial layer 57 and the AlN epitaxial layer 55, the Al Y Ga 1-Y N epitaxial layer 57 Drive on. Since the band gap of Al Y Ga 1-Y N is smaller than that of AlN, the source electrode 65 and the drain electrode 67 are preferably joined to the Al Y Ga 1-Y N epitaxial layer 57. Preferably, the range of the aluminum composition of Al Y Ga 1-Y N is 0 or more and 0.9 or less. By setting the composition difference with the AlN epitaxial layer 55 to about 0.1 or more, a sufficient two-dimensional electron gas concentration and conduction band energy difference ΔE C can be obtained, the leakage current is reduced and the pinch-off characteristics are improved. .

電界効果トランジスタ51では、AlNエピタキシャル層55の厚みD3が50nm以上であれば、良好な結晶品質のAlNを形成できる。また、AlNエピタキシャル層55の厚みD3が100μm以下であれば、実用的であり、また良好な結晶品質のAlNを形成できる。また、電界効果トランジスタ51では、AlGa1−YNエピタキシャル層57の厚みD4が1nm以上であるので、充分な密度の二次元電子ガスが蓄積される。また、AlGa1−YNエピタキシャル層57の厚みD4が50nm以下であれば、良好な結晶品質のAlGa1−YNをAlN層上に形成できる。 In the field effect transistor 51, if the thickness D3 of the AlN epitaxial layer 55 is 50 nm or more, AlN having good crystal quality can be formed. Further, if the thickness D3 of the AlN epitaxial layer 55 is 100 μm or less, it is practical and AlN having a good crystal quality can be formed. Further, in the field effect transistor 51, since the thickness D4 of the Al Y Ga 1-Y N epitaxial layer 57 is 1 nm or more, a two-dimensional electron gas having a sufficient density is accumulated. Also, if the thickness D4 of the Al Y Ga 1-Y N epitaxial layer 57 is 50 nm or less, Al Y Ga 1-Y N with good crystal quality can be formed on the AlN layer.

(実施例2)
次のような作製法により、図2(A)に示される構造の電界効果トランジスタを形成する。Wruzite構造のAlN基板のN面上に、0.5μm厚のAlN膜を堆積する。このAlN膜上に、30nm厚のAl0.25Ga0.75N膜を堆積する。これらのエピタキシャル成長は、減圧MOCVD装置を用いて行われる。原料としては、例えばTMAl、TMG、NHを用いることができる。本実施例では、いずれの層もアンドープである。Al0.25Ga0.75N上にTi/Al/Ti/Auから成るソース電極及びドレイン電極を形成する。次いで、Auから成るゲート電極を作製する。ゲート長は、例えば2μmである。
(Example 2)
A field effect transistor having the structure shown in FIG. 2A is formed by the following manufacturing method. An AlN film having a thickness of 0.5 μm is deposited on the N surface of an AlN substrate having a Wruzite structure. A 30 nm thick Al 0.25 Ga 0.75 N film is deposited on the AlN film. These epitaxial growths are performed using a low pressure MOCVD apparatus. As a raw material, for example, TMAl, TMG, and NH 3 can be used. In this example, both layers are undoped. A source electrode and a drain electrode made of Ti / Al / Ti / Au are formed on Al 0.25 Ga 0.75 N. Next, a gate electrode made of Au is produced. The gate length is 2 μm, for example.

以上説明したように、本構造のトランジスタは、Wruzite構造のAlN基板のN面上に成長された複数のエピタキシャル層を含む構造(AlN/AlGa1−YN構造)を有しているので、AlN基板上に良質な結晶が成長される。また、AlN/AlGa1−YN構造のうちのAlNは、AlN基板のN面上にホモ接合をするので、このAlNホモエピタキシャル層は結晶欠陥の少ない良好な品質の結晶から成る。この結果、AlNホモエピタキシャル層にヘテロ接合を成すAlGa1−YN層も、また結晶欠陥の少ない良好な品質の結晶から成る。この結果、優れた品質のAlN/AlGa1−YNヘテロ接合が形成される。また、このヘテロ接合がAlN基板のN面上に形成されるので、伝導に有効に寄与する二次元電子ガスがAlN/AlGa1−YN界面に形成されると共に二次元正孔ガスが形成されないので、高性能なトランジスタ動作が可能になる。第1の実施の形態と同様に、サファイア基板等を用いたのでは、本実施の形態のような優れた構造は実現できない。 As described above, the transistor of this structure has a structure (AlN / Al Y Ga 1-Y N structure) including a plurality of epitaxial layers grown on the N surface of the AlN substrate having a Wruzite structure. A good quality crystal is grown on the AlN substrate. Further, since AlN in the AlN / Al Y Ga 1-Y N structure forms a homojunction on the N surface of the AlN substrate, this AlN homoepitaxial layer is composed of crystals of good quality with few crystal defects. As a result, Al Y Ga 1-Y N layers forming the heterojunction AlN homoepitaxial layer may also consist of less good quality crystal crystal defects. As a result, excellent AlN / Al Y Ga 1-Y N heterojunction quality is formed. In addition, since this heterojunction is formed on the N surface of the AlN substrate, a two-dimensional electron gas that effectively contributes to conduction is formed at the AlN / Al Y Ga 1-Y N interface and a two-dimensional hole gas is formed. Since it is not formed, high-performance transistor operation becomes possible. Similar to the first embodiment, if a sapphire substrate or the like is used, an excellent structure as in the present embodiment cannot be realized.

(第3の実施の形態)
図5は、本実施の形態に係る電界効果トランジスタを示す図面である。この電界効果トランジスタ71は、AlGa1−XN支持基体(0<X<1)73と、AlGa1−XNエピタキシャル層75と、AlGa1−YNエピタキシャル層(0≦Y<1、Y<X)77と、ゲート電極79とを備える。AlGa1−XN支持基体73は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。AlGa1−XNエピタキシャル層75は、AlGa1−XN支持基体73のN面エリア上に設けられている。AlGa1−YNエピタキシャル層77は、AlGa1−XNエピタキシャル層75上に設けられている。
(Third embodiment)
FIG. 5 is a diagram showing a field effect transistor according to the present embodiment. The field effect transistor 71 includes an Al X Ga 1-X N support base (0 <X <1) 73, an Al X Ga 1-X N epitaxial layer 75, and an Al Y Ga 1-Y N epitaxial layer (0 ≦ Y <1, Y <X) 77 and a gate electrode 79. The Al X Ga 1-X N support base 73 is made of a crystal having a Wruzite structure and is a conductive or insulating support. The Al X Ga 1-X N epitaxial layer 75 is provided on the N-plane area of the Al X Ga 1-X N support base 73. The Al Y Ga 1-Y N epitaxial layer 77 is provided on the Al X Ga 1-X N epitaxial layer 75.

AlGa1−XN支持基体73のN面上に設けられたAlGa1−XNエピタキシャル層75とAlGa1−YNエピタキシャル層77とのヘテロ接合81を含むので、該電界効果トランジスタに二次元正孔ガスが形成されることなく、トランジスタ71の伝導が該ヘテロ接合81の界面の二次元電子ガス83を介して提供される。 Since including the Al X Ga 1-X N Al X Ga 1-X N epitaxial layer 75 and the Al Y Ga 1-Y N heterojunction 81 between the epitaxial layer 77 provided on the N surface of the support base 73, the electric field The conduction of the transistor 71 is provided through the two-dimensional electron gas 83 at the interface of the heterojunction 81 without the formation of a two-dimensional hole gas in the effect transistor.

ゲート電極79は、AlGa1−YNエピタキシャル層77上に設けられており、該AlGa1−YNエピタキシャル層77にショットキ接合する。ゲート電極79は、二次元電子ガス83の伝導を制御する。ソース電極85およびドレイン電極87には、該ゲート電極79によって制御される電流が流れる。既に説明したように、AlGa1−XNエピタキシャル層75はAlGa1−XN支持基体73の主面73aのN面エリア上に設けられており、これ故に、AlGa1−XNエピタキシャル層75の表面75aには、AlGa1−XN支持基体73のN面エリアに対応してN面が現れる。また、AlGa1−YNエピタキシャル層77はAlGa1−XNエピタキシャル層75上に設けられており、これ故に、GaNエピタキシャル層77の表面77aには、AlGa1−XNエピタキシャル層75のN面エリアに対応してN面が現れる。 The gate electrode 79 is provided on the Al Y Ga 1-Y N epitaxial layer 77, and Schottky junction to the Al Y Ga 1-Y N epitaxial layer 77. The gate electrode 79 controls the conduction of the two-dimensional electron gas 83. A current controlled by the gate electrode 79 flows through the source electrode 85 and the drain electrode 87. As already described, the Al X Ga 1-X N epitaxial layer 75 is provided on the N-plane area of the main surface 73a of the Al X Ga 1-X N support base 73, and therefore, Al X Ga 1- 1 On the surface 75 a of the X N epitaxial layer 75, an N plane appears corresponding to the N plane area of the Al X Ga 1-X N support base 73. Further, the Al Y Ga 1-Y N epitaxial layer 77 is provided on the Al X Ga 1-X N epitaxial layer 75, and therefore, the surface 77 a of the GaN epitaxial layer 77 has Al X Ga 1-X N An N plane appears corresponding to the N plane area of the epitaxial layer 75.

AlGa1−YNエピタキシャル層77は、例えばアンドープである。また、AlGa1−XNエピタキシャル層75は、例えばアンドープであることが好ましく、しかしながらn型ドーパントを含んでいてもよい。AlGa1−YN(AlGa1−YNエピタキシャル層77)のバンドギャップはAlGa1−XN(AlGa1−XNエピタキシャル層75)のバンドギャップより小さい。二次元電子ガス83は、AlGa1−YNエピタキシャル層77とAlGa1−XNエピタキシャル層75の界面のAlGa1−YNエピタキシャル層側に蓄積され、AlGa1−YNエピタキシャル層77内を走行する。AlGa1−YNのバンドギャップがAlGa1−XNのバンドギャップより小さいので、ソース電極85およびドレイン電極87は、AlGa1−YNエピタキシャル層77に接合することが好ましい。 The Al Y Ga 1-Y N epitaxial layer 77 is undoped, for example. The Al X Ga 1-X N epitaxial layer 75 is preferably undoped, for example, and may contain an n-type dopant. The band gap of Al Y Ga 1-Y N (Al Y Ga 1-Y N epitaxial layer 77) is smaller than the band gap of Al X Ga 1-X N (Al X Ga 1-X N epitaxial layer 75). Two-dimensional electron gas 83 is stored in the Al Y Ga 1-Y N epitaxial layer side of the interface of the Al Y Ga 1-Y N epitaxial layer 77 and the Al X Ga 1-X N epitaxial layer 75, Al Y Ga 1- It travels in the YN epitaxial layer 77. Since the band gap of Al Y Ga 1-Y N is smaller than that of Al X Ga 1-X N, the source electrode 85 and the drain electrode 87 are preferably joined to the Al Y Ga 1-Y N epitaxial layer 77. .

電界効果トランジスタ71では、AlGa1−XNエピタキシャル層75の厚みD5が50nm以上であれば、良好な結晶品質のAlGaNを形成できる。また、AlGa1−XNエピタキシャル層75の厚みD5が100μm以下であれば、実用的であり、また良好な結晶品質のAlGaNを形成できる。また、電界効果トランジスタ71では、AlGa1−YNエピタキシャル層77の厚みD6が1nm以上であるので、充分な密度の二次元電子ガスが蓄積される。また、AlGa1−YNエピタキシャル層77の厚みD6が100nm以下であれば、良好な結晶品質のAlGa1−YNをAlGa1−XN層上に形成できる。 In the field effect transistor 71, if the Al X Ga 1-X N thickness D5 of the epitaxial layer 75 is 50nm or more, it can be formed of AlGaN good crystal quality. If the thickness D5 of the Al X Ga 1-X N epitaxial layer 75 is 100 μm or less, it is practical and AlGaN with good crystal quality can be formed. In the field effect transistor 71, since the thickness D6 of the Al Y Ga 1-Y N epitaxial layer 77 is 1 nm or more, a two-dimensional electron gas having a sufficient density is accumulated. In addition, if the thickness D6 of the Al Y Ga 1-Y N epitaxial layer 77 is 100 nm or less, Al Y Ga 1-Y N having good crystal quality can be formed on the Al X Ga 1-X N layer.

(実施例3)
次のような作製法により、本実施の形態に係る電界効果トランジスタを形成する。Wruzite構造のAl0.5Ga0.5N基板のN面上に、0.5μm厚のAl0.5Ga0.5N膜を堆積する。このAl0.5Ga0.5N膜上に、30nm厚のAl0.2Ga0.8N膜を堆積する。これらのエピタキシャル成長は、減圧MOCVD装置を用いて行われる。原料としては、例えばTMAl、TMG、NH)を用いることができる。本実施例では、いずれの層もアンドープである。Al0.2Ga0.8N膜上にTi/Al/Ti/Auから成るソース電極及びドレイン電極を形成する。次いで、Auから成るゲート電極を作製する。ゲート長は、例えば2μmである。
Example 3
The field effect transistor according to this embodiment is formed by the following manufacturing method. An Al 0.5 Ga 0.5 N film having a thickness of 0.5 μm is deposited on the N surface of an Al 0.5 Ga 0.5 N substrate having a Wruzite structure. A 30 nm thick Al 0.2 Ga 0.8 N film is deposited on the Al 0.5 Ga 0.5 N film. These epitaxial growths are performed using a low pressure MOCVD apparatus. As the raw material, for example, TMAl, TMG, NH 3 ) can be used. In this example, both layers are undoped. A source electrode and a drain electrode made of Ti / Al / Ti / Au are formed on the Al 0.2 Ga 0.8 N film. Next, a gate electrode made of Au is produced. The gate length is 2 μm, for example.

(実施例4)
次のような作製法により、電界効果トランジスタを形成する。Wruzite構造のAl0.5Ga0.5N基板のN面上に、0.5μm厚のAl0.5Ga0.5N膜を堆積する。このAl0.5Ga0.5N膜上に、30nm厚のGaN膜を堆積する。これらのエピタキシャル成長は、減圧MOCVD装置を用いて行われる。原料としては、例えばTMAl、TMG、NHを用いることができる。本実施例では、いずれの層もアンドープである。GaN膜上にTi/Al/Ti/Auから成るソース電極及びドレイン電極を形成する。次いで、Auから成るゲート電極を作製する。ゲート長は、例えば2μmである。
Example 4
A field effect transistor is formed by the following manufacturing method. An Al 0.5 Ga 0.5 N film having a thickness of 0.5 μm is deposited on the N surface of an Al 0.5 Ga 0.5 N substrate having a Wruzite structure. A GaN film having a thickness of 30 nm is deposited on the Al 0.5 Ga 0.5 N film. These epitaxial growths are performed using a low pressure MOCVD apparatus. As a raw material, for example, TMAl, TMG, and NH 3 can be used. In this example, both layers are undoped. A source electrode and a drain electrode made of Ti / Al / Ti / Au are formed on the GaN film. Next, a gate electrode made of Au is produced. The gate length is 2 μm, for example.

以上説明したように、本構造のトランジスタは、Wruzite構造のAlGa1−XN基板のN面上に成長された複数のエピタキシャル層を含む構造(AlGa1−XN/AlGa1−YN構造、0≦X<Y<1)を有しているので、AlGaN基板上に良質な結晶が成長される。また、AlGa1−XN/AlGa1−YN構造のうちのAlGa1−XNは、AlGa1−XN基板のN面上にホモ接合をするので、このAlGa1−XNホモエピタキシャル層は結晶欠陥の少ない良好な品質の結晶から成る。この結果、AlGa1−XNホモエピタキシャル層にヘテロ接合を成すAlGa1−YN層も、また結晶欠陥の少ない良好な品質の結晶から成る。この結果、優れた品質のAlGa1−XN/AlGa1−YNヘテロ接合が形成される。また、このヘテロ接合がAlGa1−XN基板のN面上に形成されるので、伝導に有効に寄与する二次元電子ガスがAlGa1−XN/AlGa1−YN界面に形成されると共に二次元正孔ガスが形成されないので、高性能なトランジスタ動作が可能になる。第1の実施の形態と同様に、サファイア基板等を用いたのでは、本実施の形態のような優れた構造は実現できない。 As described above, the transistor of this structure has a structure including a plurality of epitaxial layers (Al X Ga 1-X N / Al Y Ga Ga) grown on the N surface of an Al X Ga 1-X N substrate having a Wruzite structure. Since it has a 1-YN structure, 0 ≦ X <Y <1), a high-quality crystal is grown on the AlGaN substrate. Also, Al X Ga 1-X N of the Al X Ga 1-X N / Al Y Ga 1-Y N structure, since the homozygous on N surface of the Al X Ga 1-X N substrate, the The Al X Ga 1-X N homoepitaxial layer consists of a good quality crystal with few crystal defects. As a result, Al Y Ga 1-Y N layers forming the heterojunction Al X Ga 1-X N homoepitaxial layers may also consist of less good quality crystal crystal defects. As a result, an excellent quality Al X Ga 1-X N / Al Y Ga 1-Y N heterojunction is formed. Moreover, since this heterojunction is formed on the N surface of the Al X Ga 1-X N substrate, the two-dimensional electron gas that effectively contributes to conduction is Al X Ga 1-X N / Al Y Ga 1-Y N. Since it is formed at the interface and no two-dimensional hole gas is formed, high-performance transistor operation is possible. Similar to the first embodiment, if a sapphire substrate or the like is used, an excellent structure as in the present embodiment cannot be realized.

本実施の形態ではヘテロ接合がAlGa1−XN/AlGa1−YN構造(0<Y<1)であるので、好ましくは、AlGa1−YNとAlGa1−XNとのアルミニウム組成の差(Y−X)は、0.1程度である。AlGa1−YNエピタキシャル層とAlGa1−XNエピタキシャル層との組成差を0.1程度以上とることにより、十分な2次元電子ガス濃度と伝導帯エネルギー差△Eを得ることができ、リーク電流が減少し、またピンチオフ特性が向上する。よって、AlGa1−XNのアルミニウム組成の範囲は0.1以上であることが好ましい。また、AlGa1−XNのアルミニウム組成の範囲は1以下程度が好ましい。さらに、AlGa1−YNのアルミニウム組成の範囲は、0以上であることが好ましい。さらにまた、AlGa1−YNのアルミニウム組成の範囲は、0.9以下程度が好ましい。 In this embodiment, since the heterojunction has an Al X Ga 1-X N / Al Y Ga 1-Y N structure (0 <Y <1), preferably, Al Y Ga 1-Y N and Al X Ga 1 the difference in the aluminum composition between -X N (Y-X) is about 0.1. A sufficient two-dimensional electron gas concentration and conduction band energy difference ΔE C are obtained by setting the composition difference between the Al Y Ga 1-Y N epitaxial layer and the Al X Ga 1-X N epitaxial layer to about 0.1 or more. Leakage current is reduced, and pinch-off characteristics are improved. Therefore, the range of the aluminum composition of Al X Ga 1-X N is preferably 0.1 or more. Moreover, the range of the aluminum composition of Al X Ga 1-X N is preferably about 1 or less. Further, the range of the aluminum composition of Al Y Ga 1-Y N is preferably 0 or more. Furthermore, the range of the aluminum composition of Al Y Ga 1-Y N is preferably about 0.9 or less.

好ましくは、AlGa1−XNのアルミニウム組成の範囲は、0.1程度以下である。 Preferably, the range of the aluminum composition of Al X Ga 1-X N is about 0.1 or less.

第1〜第3の実施の形態において、電界効果トランジスタ11、51、71では、ソース電極の材料は、Ti、Al、Au、Pt、Pd、Moの少なくともいずれかを含むことが好ましい。また、ドレイン電極の材料は、Ti、Al、Au、Pt、Pd、Moの少なくともいずれかを含むことが好ましい。該ソース電極およびドレイン電極の材料によれば、窒化ガリウム系材料に対して低抵抗な接合が提供される。また、電界効果トランジスタ11、51、71では、ゲート電極の材料は、Ni,Au,Pt,Pdの少なくともいずれかを含むことが好ましい。これらのゲート電極の材料を用いると、窒化ガリウム系材料に対して良好なショットキ接合が提供される。   In the first to third embodiments, in the field effect transistors 11, 51, 71, the source electrode material preferably includes at least one of Ti, Al, Au, Pt, Pd, and Mo. The material of the drain electrode preferably contains at least one of Ti, Al, Au, Pt, Pd, and Mo. According to the material of the source electrode and the drain electrode, a low resistance junction is provided for the gallium nitride material. In the field effect transistors 11, 51, 71, the material of the gate electrode preferably includes at least one of Ni, Au, Pt, and Pd. When these gate electrode materials are used, a good Schottky junction is provided for a gallium nitride-based material.

以上説明したように、第1〜第3の実施の形態に係る電界効果トランジスタは、AlGa1−XN支持基体(0<X≦1)と、AlGa1−XNエピタキシャル層と、AlGa1−YNエピタキシャル層(0≦Y<1、Y<X)と、ゲート電極と、ソース電極と、ドレイン電極とを備える。AlGa1−XN支持基体はWruzite構造を有する。AlGa1−XN支持基体の主面の一部または全てはN面である。AlGa1−XNエピタキシャル層は、AlGa1−XN支持基体のN面エリア上に設けられている。AlGa1−YNエピタキシャル層は、AlGa1−XNエピタキシャル層上に設けられている。AlGa1−XN支持基体のN面上に設けられたAlGa1−XNエピタキシャル層とAlGa1−YNエピタキシャル層とのヘテロ接合を含むので、電界効果トランジスタに二次元正孔ガスが形成されることなく、トランジスタの伝導が該ヘテロ接合の界面の二次元電子ガスを介して行われる。また、第1〜第3の実施の形態に係る電界効果トランジスタのソース電極およびドレイン電極の直下にn型ドーパントを含む領域を設けることが好ましい。 As described above, the field effect transistors according to the first to third embodiments include the Al X Ga 1-X N support base (0 <X ≦ 1), the Al X Ga 1-X N epitaxial layer, , Al Y Ga 1-Y N epitaxial layer (0 ≦ Y <1, Y <X), a gate electrode, a source electrode, and a drain electrode. The Al X Ga 1-X N support substrate has a Wruzite structure. Part or all of the main surface of the Al X Ga 1-X N support base is an N plane. The Al X Ga 1-X N epitaxial layer is provided on the N-plane area of the Al X Ga 1-X N support base. The Al Y Ga 1-Y N epitaxial layer is provided on the Al X Ga 1-X N epitaxial layer. Since the heterojunction of the Al X Ga 1-X N epitaxial layer and the Al Y Ga 1-Y N epitaxial layer provided on the N surface of the Al X Ga 1-X N support base is included, the field effect transistor has a two-dimensional structure. Without the formation of hole gas, the transistor conducts through the two-dimensional electron gas at the interface of the heterojunction. Moreover, it is preferable to provide the area | region containing an n-type dopant immediately under the source electrode and drain electrode of the field effect transistor which concerns on the 1st-3rd embodiment.

(第4の実施の形態)
図6(A)は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を示す図面である。エピタキシャル基板91は、Wruzite構造のAlGa1−XN基板(0<X≦1)93と、AlGa1−XNエピタキシャル膜95と、AlGa1−YNエピタキシャル膜(0≦Y<1、Y<X)97とを備える。
AlGa1−XNエピタキシャル膜95は、AlGa1−XN基板93のN面上に設けられている。AlGa1−YNエピタキシャル膜97は、AlGa1−XNエピタキシャル膜95上に設けられている。
(Fourth embodiment)
FIG. 6A shows an epitaxial substrate for a group III nitride field effect transistor. The epitaxial substrate 91 includes a Wruzite Al X Ga 1-X N substrate (0 <X ≦ 1) 93, an Al X Ga 1-X N epitaxial film 95, and an Al Y Ga 1-Y N epitaxial film (0 ≦ X ). Y <1, Y <X) 97.
The Al X Ga 1-X N epitaxial film 95 is provided on the N surface of the Al X Ga 1-X N substrate 93. The Al Y Ga 1-Y N epitaxial film 97 is provided on the Al X Ga 1-X N epitaxial film 95.

このエピタキシャル基板では、AlGa1−XN基板のN面上に設けられたAlGa1−XNエピタキシャル膜とAlGa1−YNエピタキシャル膜とのヘテロ接合を含むので、二次元正孔ガスが形成されることなく、該ヘテロ接合の界面の二次元電子ガスが形成される。好適な半導体の組み合わせは、
AlGa1−XN基板93、AlGa1−XN膜95、AlGa1−YN膜97
AlN、 AlN、 GaN
AlN、 AlN、 AlGaN
AlGaN、 AlGaN、 GaN
AlGa1−XN、 AlGa1−XN、 AlGa1−YN(X>Y)
である。
Because this epitaxial substrate, comprising a heterojunction between Al X Ga 1-X N is provided on the N surface of the substrate Al X Ga 1-X N epitaxial layer and Al Y Ga 1-Y N epitaxial layer, two-dimensional A two-dimensional electron gas at the interface of the heterojunction is formed without forming a hole gas. Preferred semiconductor combinations are
Al X Ga 1-X N substrate 93, Al X Ga 1-X N film 95, Al Y Ga 1-Y N film 97
AlN, AlN, GaN
AlN, AlN, AlGaN
AlGaN, AlGaN, GaN
Al X Ga 1-X N, Al X Ga 1-X N, Al Y Ga 1-Y N (X> Y)
It is.

AlGa1−XNエピタキシャル層95の厚みおよびAlGa1−YNエピタキシャル層97の厚みとして、既に第1〜第3の実施の形態におけるトランジスタに用いられた範囲が好適である。 The thickness of Al X Ga 1-X N thickness of the epitaxial layer 95 and the Al Y Ga 1-Y N epitaxial layer 97, is already suitable range used for transistors in the first to third embodiments.

図6(B)および図6(C)は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を作製する方法を説明する図面である。図6(B)に示されるように、Wruzite構造のAlGa1−XN基板(0<X≦1)93を準備する。AlGa1−XN基板93の主面93aの一部または全部には、N面が現れている。図6(C)に示されるように、AlGa1−XN基板93の主面93a上に、AlGa1−XN膜95をエピタキシャル成長する。AlGa1−XNエピタキシャル層95の厚みは、例えば50nm〜100μmである。AlGa1−XN膜95はAlGa1−XN基板93にホモ接合を成すので、AlGa1−XN膜95の結晶品質は優れている。AlGa1−XN膜95の主面95aには、AlGa1−XN基板93の主面93aのN面エリアに対応して、N面が現れる。図6(D)に示されるように、AlGa1−XN膜95の主面95a上に、AlGa1−YN膜97をエピタキシャル成長する。AlGa1−YN膜97の厚みは、例えば1nm以上であり、大きくても100nm程度である。AlGa1−YN膜97はAlGa1−XN膜95にヘテロ接合を成している。優れた結晶品質のAlGa1−XN膜95上に成長されるので、AlGa1−YN膜97の結晶品質は優れている。AlGa1−YN膜97の主面97aには、AlGa1−XN基板93の主面93aのN面エリアに対応して、N面が現れる。エピタキシャル成長は、例えば減圧MOCVD法で行われることができる。 FIGS. 6B and 6C are diagrams illustrating a method of manufacturing an epitaxial substrate for a group III nitride field effect transistor. As shown in FIG. 6B, an Al X Ga 1-X N substrate (0 <X ≦ 1) 93 having a Wruzite structure is prepared. An N plane appears on part or all of the main surface 93 a of the Al X Ga 1-X N substrate 93. As shown in FIG. 6C, an Al X Ga 1-X N film 95 is epitaxially grown on the main surface 93 a of the Al X Ga 1-X N substrate 93. The thickness of the Al X Ga 1-X N epitaxial layer 95 is, for example, 50 nm to 100 μm. Since the Al X Ga 1-X N film 95 forms a homojunction with the Al X Ga 1-X N substrate 93, the crystal quality of the Al X Ga 1-X N film 95 is excellent. On the main surface 95 a of the Al X Ga 1-X N film 95, an N surface appears corresponding to the N surface area of the main surface 93 a of the Al X Ga 1-X N substrate 93. As shown in FIG. 6D, an Al Y Ga 1-Y N film 97 is epitaxially grown on the main surface 95a of the Al X Ga 1-X N film 95. The thickness of the Al Y Ga 1-Y N film 97 is, for example, 1 nm or more, and at most about 100 nm. The Al Y Ga 1-Y N film 97 forms a heterojunction with the Al X Ga 1-X N film 95. Since the crystal is grown on the Al X Ga 1 -XN film 95 having excellent crystal quality, the crystal quality of the Al Y Ga 1 -YN film 97 is excellent. On the main surface 97 a of the Al Y Ga 1-Y N film 97, an N surface appears corresponding to the N surface area of the main surface 93 a of the Al X Ga 1-X N substrate 93. The epitaxial growth can be performed by, for example, a low pressure MOCVD method.

以上説明したように、本発明の例示として説明された本実施の形態によれば、分極が強いWruzite構造の窒化物系材料を用いても、高電子移動度トランジスタにおいて二次元正孔ガスの電気伝導を避けることができる。   As described above, according to the present embodiment described as an example of the present invention, even if a highly polarized Wruzite structure nitride-based material is used, the electric conductivity of the two-dimensional hole gas is increased in the high electron mobility transistor. Conduction can be avoided.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。   While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

図1は第1実施の形態の電界効果トランジスタを示す図面である。FIG. 1 shows a field effect transistor according to a first embodiment. 図2(A)は、AlN基板のN面上に設けられたエピタキシャル層を含む電界効果トランジスタを示す図面である。図2(B)は、AlN基板のAl面上に設けられたエピタキシャル層を含む電界効果トランジスタを示す図面である。FIG. 2A shows a field effect transistor including an epitaxial layer provided on the N surface of an AlN substrate. FIG. 2B shows a field effect transistor including an epitaxial layer provided on the Al surface of the AlN substrate. 図3(A)は、図2(A)に示される構造の電界効果トランジスタの電流特性Aを示す図面である。図3(B)は、図2(B)に示される構造の電界効果トランジスタの電流特性Bを示す図面である。FIG. 3A is a diagram showing current characteristics A of the field effect transistor having the structure shown in FIG. FIG. 3B is a drawing showing current characteristics B of the field effect transistor having the structure shown in FIG. 図4は第2実施の形態の電界効果トランジスタを示す図面である。FIG. 4 shows a field effect transistor according to the second embodiment. 図5は第3実施の形態の電界効果トランジスタを示す図面である。FIG. 5 shows a field effect transistor according to the third embodiment. 図6(A)は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を示す図面である。図6(B)、図6(C)および図6(D)は、III族窒化物電界効果トランジスタのためのエピタキシャル基板を作製する方法を説明する図面である。FIG. 6A shows an epitaxial substrate for a group III nitride field effect transistor. 6 (B), 6 (C), and 6 (D) are diagrams illustrating a method of manufacturing an epitaxial substrate for a group III nitride field effect transistor.

符号の説明Explanation of symbols

11…電界効果トランジスタ、13…AlN支持基体、15…AlNエピタキシャル層、17…GaNエピタキシャル層、19…ゲート電極、21…ヘテロ接合、23…二次元電子ガス、25…ソース電極、27…ドレイン電極、51…電界効果トランジスタ、53…AlN支持基体、55…AlNエピタキシャル層、57…AlGa1−YNエピタキシャル層、59…ゲート電極、61…ヘテロ接合、63…二次元電子ガス、65…ソース電極、67…ドレイン電極、71…電界効果トランジスタ、73…AlGa1−XN支持基体、75…AlGa1−XNエピタキシャル層、77…AlGa1−YNエピタキシャル層、79…ゲート電極、91…エピタキシャル基板、93…AlGa1−XN基板、95…AlGa1−XNエピタキシャル膜、97…AlGa1−YNエピタキシャル膜
DESCRIPTION OF SYMBOLS 11 ... Field effect transistor, 13 ... AlN support base, 15 ... AlN epitaxial layer, 17 ... GaN epitaxial layer, 19 ... Gate electrode, 21 ... Heterojunction, 23 ... Two-dimensional electron gas, 25 ... Source electrode, 27 ... Drain electrode , 51 ... FET, 53 ... AlN support base, 55 ... AlN epitaxial layer, 57 ... Al Y Ga 1- Y N epitaxial layer, 59 ... gate electrode, 61 ... heterozygous, 63 ... two-dimensional electron gas, 65 ... source electrode, 67 ... drain electrode, 71 ... FET, 73 ... Al X Ga 1- X N supporting substrate, 75 ... Al X Ga 1- X N epitaxial layer, 77 ... Al Y Ga 1- Y N epitaxial layer, 79 ... gate electrode, 91 ... epitaxial substrate, 93 ... Al X Ga 1- X N substrate, 95 ... A X Ga 1-X N epitaxial layer, 97 ... Al Y Ga 1- Y N epitaxial layer

Claims (15)

電界効果トランジスタであって、
Wruzite構造のAlGa1−XN支持基体(0<X≦1)と、
前記AlGa1−XN支持基体のN面上に設けられたAlGa1−XNエピタキシャル層と、
前記AlGa1−XNエピタキシャル層上に設けられたAlGa1−YNエピタキシャル層(0<Y<1、Y<X)と、
前記AlGa1−YNエピタキシャル層にショットキ接合を成すゲート電極と、
前記AlGa1−YNエピタキシャル層上に設けられたソース電極と、
前記AlGa1−YNエピタキシャル層上に設けられたドレイン電極と
を備え、
前記電界効果トランジスタは高電子移動度トランジスタであり、
前記AlGa1−XNエピタキシャル層と前記AlGa1−YNエピタキシャル層とはヘテロ接合を形成することを特徴とする電界効果トランジスタ。
A field effect transistor,
Al X Ga 1-X N supporting substrate (0 <X ≦ 1) having a Wruzite structure;
An Al X Ga 1-X N epitaxial layer provided on the N surface of the Al X Ga 1-X N support base;
An Al Y Ga 1-Y N epitaxial layer (0 <Y <1, Y <X) provided on the Al X Ga 1-X N epitaxial layer;
A gate electrode forming a Schottky junction with the Al Y Ga 1-Y N epitaxial layer;
A source electrode provided on the Al Y Ga 1-Y N epitaxial layer;
A drain electrode provided on the Al Y Ga 1-Y N epitaxial layer,
The field effect transistor is a high electron mobility transistor;
The field effect transistor, wherein the Al X Ga 1-X N epitaxial layer and the Al Y Ga 1-Y N epitaxial layer form a heterojunction.
前記AlGa1−XNエピタキシャル層の厚みは50nm以上である、ことを特徴とする請求項1に記載された電界効果トランジスタ。 2. The field effect transistor according to claim 1, wherein the thickness of the Al X Ga 1-X N epitaxial layer is 50 nm or more. 前記AlGa1−YNエピタキシャル層の厚みは1nm以上且つ100nm以下である、ことを特徴とする請求項1または請求項2に記載された電界効果トランジスタ。 3. The field effect transistor according to claim 1, wherein a thickness of the Al Y Ga 1-Y N epitaxial layer is 1 nm or more and 100 nm or less. 電界効果トランジスタであって、
Wruzite構造のAlN支持基体と、
前記AlN支持基体のN面上に設けられたAlNエピタキシャル層と、
前記AlNエピタキシャル層上に設けられたAlGa1−YNエピタキシャル層(0<Y<1)と、
前記AlGa1−YNエピタキシャル層にショットキ接合を成すゲート電極と、
前記AlGa1−YNエピタキシャル層上に設けられたソース電極と、
前記AlGa1−YNエピタキシャル層上に設けられたドレイン電極と
を備え、
前記電界効果トランジスタは高電子移動度トランジスタであり、
前記AlNエピタキシャル層と前記AlGa1−YNエピタキシャル層とはヘテロ接合を形成することを特徴とする電界効果トランジスタ。
A field effect transistor,
An AlN support substrate having a Wruzite structure;
An AlN epitaxial layer provided on the N surface of the AlN support substrate;
An Al Y Ga 1-Y N epitaxial layer (0 <Y <1) provided on the AlN epitaxial layer;
A gate electrode forming a Schottky junction with the Al Y Ga 1-Y N epitaxial layer;
A source electrode provided on the Al Y Ga 1-Y N epitaxial layer;
A drain electrode provided on the Al Y Ga 1-Y N epitaxial layer,
The field effect transistor is a high electron mobility transistor;
A field effect transistor, wherein the AlN epitaxial layer and the Al Y Ga 1-Y N epitaxial layer form a heterojunction.
前記AlNエピタキシャル層の厚みは、50nm以上である、ことを特徴とする請求項4に記載された電界効果トランジスタ。   The field effect transistor according to claim 4, wherein the thickness of the AlN epitaxial layer is 50 nm or more. 前記AlGa1−YNエピタキシャル層の厚みは1nm以上且つ50nm以下である、ことを特徴とする請求項4または請求項5に記載された電界効果トランジスタ。 6. The field effect transistor according to claim 4, wherein the Al Y Ga 1-Y N epitaxial layer has a thickness of 1 nm or more and 50 nm or less. 前記AlGa1−XN支持基体は前記AlGa1−XNエピタキシャル層とホモ接合を成すことを特徴とする請求項1〜請求項3のいずれか一項に記載された電界効果トランジスタ。 4. The field effect transistor according to claim 1, wherein the Al X Ga 1-X N support base forms a homojunction with the Al X Ga 1-X N epitaxial layer. 5. . 前記AlN支持基体は前記AlNエピタキシャル層にホモ接合を成すことを特徴とする請求項4〜請求項6のいずれか一項に記載された電界効果トランジスタ。   The field effect transistor according to any one of claims 4 to 6, wherein the AlN support substrate forms a homojunction with the AlN epitaxial layer. 前記ソース電極の材料は、Ti、Al、Au、Pt、Pd、Moの少なくともいずれかを含んでおり、
前記ドレイン電極の材料は、Ti、Al、Au、Pt、Pd、Moの少なくともいずれかを含む、ことを特徴とする請求項1から請求項8のいずれか一項に記載された電界効果トランジスタ。
The material of the source electrode includes at least one of Ti, Al, Au, Pt, Pd, and Mo.
The field effect transistor according to any one of claims 1 to 8, wherein the material of the drain electrode includes at least one of Ti, Al, Au, Pt, Pd, and Mo.
前記ゲート電極の材料は、Ni,Au,Pt,Pdの少なくともいずれかを含む、ことを特徴とする請求項1から請求項9のいずれか一項に記載された電界効果トランジスタ。   10. The field effect transistor according to claim 1, wherein the material of the gate electrode includes at least one of Ni, Au, Pt, and Pd. 11. エピタキシャル基板であって、
Wruzite構造のAlGa1−XN基板(0<X≦1)と、
前記AlGa1−XN基板のN面上に設けられたAlGa1−XNエピタキシャル層と、
前記AlGa1−XNエピタキシャル層上に設けられたAlGa1−YNエピタキシャル層(0<Y<1、Y<X)と
を備え、
前記AlGa1−XNエピタキシャル層と前記AlGa1−YNエピタキシャル層とは、高電子移動度トランジスタの二次元電子ガスを形成するためにヘテロ接合を形成することを特徴とするエピタキシャル基板。
An epitaxial substrate,
Al X Ga 1-X N substrate (0 <X ≦ 1) having a Wruzite structure;
A Al X Ga 1-X N epitaxial layer provided on the N surface of the Al X Ga 1-X N substrate,
An Al Y Ga 1-Y N epitaxial layer (0 <Y <1, Y <X) provided on the Al X Ga 1-X N epitaxial layer,
The epitaxial layer characterized in that the Al X Ga 1-X N epitaxial layer and the Al Y Ga 1-Y N epitaxial layer form a heterojunction to form a two-dimensional electron gas of a high electron mobility transistor. substrate.
前記AlGa1−XNエピタキシャル層(0<X≦1)の厚みは50nm以上且つ100μm以下である、ことを特徴とする請求項11に記載されたエピタキシャル基板。 12. The epitaxial substrate according to claim 11, wherein a thickness of the Al X Ga 1-X N epitaxial layer (0 <X ≦ 1) is 50 nm or more and 100 μm or less. 前記AlGa1−YNエピタキシャル層の厚みは1nm以上且つ100nm以下である、ことを特徴とする請求項11または請求項12に記載されたエピタキシャル基板。 The epitaxial substrate according to claim 11 or 12, wherein a thickness of the Al Y Ga 1-Y N epitaxial layer is 1 nm or more and 100 nm or less. 前記AlGa1−XN基板はAlN基板であり、
前記AlGa1−XNエピタキシャル層はAlNエピタキシャル層である、ことを特徴とする請求項13に記載されたエピタキシャル基板。
The Al X Ga 1-X N substrate is an AlN substrate,
The epitaxial substrate according to claim 13, wherein the Al X Ga 1-X N epitaxial layer is an AlN epitaxial layer.
前記AlNエピタキシャル層の厚みは50nm以上である、ことを特徴とする請求項14に記載されたエピタキシャル基板。   The epitaxial substrate according to claim 14, wherein the thickness of the AlN epitaxial layer is 50 nm or more.
JP2005132949A 2005-04-28 2005-04-28 Field effect transistor and epitaxial substrate Expired - Fee Related JP4984425B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005132949A JP4984425B2 (en) 2005-04-28 2005-04-28 Field effect transistor and epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132949A JP4984425B2 (en) 2005-04-28 2005-04-28 Field effect transistor and epitaxial substrate

Publications (2)

Publication Number Publication Date
JP2006310644A JP2006310644A (en) 2006-11-09
JP4984425B2 true JP4984425B2 (en) 2012-07-25

Family

ID=37477173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132949A Expired - Fee Related JP4984425B2 (en) 2005-04-28 2005-04-28 Field effect transistor and epitaxial substrate

Country Status (1)

Country Link
JP (1) JP4984425B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789973B2 (en) * 2008-05-22 2011-10-12 シャープ株式会社 MOS field effect transistor and manufacturing method thereof
JP5665171B2 (en) * 2010-05-14 2015-02-04 住友電気工業株式会社 Group III nitride semiconductor electronic device, method of fabricating group III nitride semiconductor electronic device
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
JP6940762B2 (en) * 2017-09-07 2021-09-29 富士通株式会社 Semiconductor devices and their manufacturing methods
JP7037801B2 (en) * 2017-10-30 2022-03-17 国立大学法人山口大学 Field effect transistor and its manufacturing method
JP7195539B2 (en) * 2019-03-26 2022-12-26 国立研究開発法人物質・材料研究機構 Semiconductor devices, power devices and control electronic devices
US20240266426A1 (en) * 2023-02-03 2024-08-08 Wolfspeed, Inc. Semiconductor Structure for Improved Radio Frequency Thermal Management

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260276B2 (en) * 1998-03-27 2009-04-30 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP3836697B2 (en) * 2000-12-07 2006-10-25 日本碍子株式会社 Semiconductor element
JP4984407B2 (en) * 2005-03-15 2012-07-25 日立電線株式会社 Semiconductor wafer and manufacturing method thereof
JP2006269534A (en) * 2005-03-22 2006-10-05 Eudyna Devices Inc Semiconductor device and its manufacturing method, substrate for manufacturing semiconductor device and its manufacturing method, and substrate for semiconductor growth
JP4895520B2 (en) * 2005-03-28 2012-03-14 日本電信電話株式会社 Schottky diode and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006310644A (en) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4984425B2 (en) Field effect transistor and epitaxial substrate
JP4531071B2 (en) Compound semiconductor device
US6177685B1 (en) Nitride-type III-V HEMT having an InN 2DEG channel layer
US7687828B2 (en) Field-effect transistor
US7595544B2 (en) Semiconductor device and manufacturing method thereof
JP4221697B2 (en) Semiconductor device
JP4220683B2 (en) Semiconductor device
US6531718B2 (en) Semiconductor device
JP4117535B2 (en) Compound semiconductor device
US20080121897A1 (en) Boron aluminum nitride diamond heterostructure
JPH10335637A (en) Hetero-junction field effect transistor
JP4577460B2 (en) Semiconductor device and manufacturing method thereof
JP2018533837A (en) AlGaN / GaN high electron mobility transistor
US8183596B2 (en) High electron mobility transistor, epitaxial wafer, and method of fabricating high electron mobility transistor
JP2014179546A (en) Semiconductor device
JP4728582B2 (en) High electron mobility transistor
JP2008539587A (en) High electron mobility transistor based on binary group III nitride and method of manufacturing the same
JP2007088185A (en) Semiconductor device and its fabrication process
US7821030B2 (en) Semiconductor device and method for manufacturing the same
JP2011166067A (en) Nitride semiconductor device
JP4474292B2 (en) Semiconductor device
US20060054929A1 (en) Semiconductor device
JP2010199597A (en) Method of manufacturing compound semiconductor device
JP2005285869A (en) Epitaxial substrate and semiconductor device using the same
JP2007073873A (en) Semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees