JP4978294B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4978294B2
JP4978294B2 JP2007111250A JP2007111250A JP4978294B2 JP 4978294 B2 JP4978294 B2 JP 4978294B2 JP 2007111250 A JP2007111250 A JP 2007111250A JP 2007111250 A JP2007111250 A JP 2007111250A JP 4978294 B2 JP4978294 B2 JP 4978294B2
Authority
JP
Japan
Prior art keywords
inner lead
lead frame
lead
temperature
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007111250A
Other languages
Japanese (ja)
Other versions
JP2008270512A (en
Inventor
厚司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007111250A priority Critical patent/JP4978294B2/en
Publication of JP2008270512A publication Critical patent/JP2008270512A/en
Application granted granted Critical
Publication of JP4978294B2 publication Critical patent/JP4978294B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To secure a bonding force between an inner lead and a mold resin even when Pd is deposited on the surface of the inner lead in a resin sealed semiconductor device using a Pd-PPF (Pre Plated Flame). <P>SOLUTION: Wire bonding is carried out between a semiconductor element 30 and a lead frame 40 as a laminate having a Ni plated layer 40b, a Pd plated layer 40c, and an Au plated layer 40d sequentially laminated on a surface of a Cu-made base material 40a; an inner lead 41 of the lead frame 40 is heat treated at a temperature higher than the temperature of the inner lead 41 applied upon the wire bonding; the amount of Cu present in the outermost surface of the inner lead 41 when the surface of the inner lead is analyzed by an Auger electron spectroscopy is set not to be smaller than 40% of the amount of Pd present in the outermost surface thereof; and then the inner lead is sealed with a mold resin 60. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、Cuよりなる母材上にNi、Pd、Auメッキを積層してなるPd−PPF(Pre Plated Flame)を用いた樹脂封止型の半導体装置およびその製造方法に関する。   The present invention relates to a resin-encapsulated semiconductor device using a Pd-PPF (Pre Plated Frame) obtained by laminating Ni, Pd, and Au plating on a base material made of Cu, and a method for manufacturing the same.

従来より、この種の半導体装置は、リードフレームとしてのPd−PPFと半導体素子とをボンディングワイヤにより電気的に接続した後、リードフレーム、ボンディングワイヤおよび半導体素子をモールド樹脂によって封止してなるものである。   Conventionally, this type of semiconductor device is obtained by electrically connecting Pd-PPF as a lead frame and a semiconductor element with a bonding wire and then sealing the lead frame, the bonding wire and the semiconductor element with a mold resin. It is.

そして、リードフレームとしてPd−PPFを用いているため、リードフレームのうちモールド樹脂で封止される部位であるインナーリードは、Cuよりなる母材の表面上に、当該母材側からNiメッキよりなるNi層、PdメッキよりなるPdメッキ層、AuよりなるAuメッキ層が順次積層されたものとして構成されている。   Since Pd-PPF is used as the lead frame, the inner lead, which is a portion sealed with the mold resin, of the lead frame is formed on the surface of the base material made of Cu by Ni plating from the base material side. The Ni layer, the Pd plating layer made of Pd plating, and the Au plating layer made of Au are sequentially laminated.

ここで、Pd−PPFは、モールド樹脂と接触するメッキ最表面の金属成分として、フレーム製造時にはAuが覆っているが、ダイマウントやワイヤボンディング等の熱履歴に曝されることにより下地のPdなどの浮き出しが原因で、モールド樹脂との密着強度が低下する現象がある。   Here, Pd-PPF is covered with Au as a metal component on the outermost surface of the plating that comes into contact with the mold resin at the time of manufacturing the frame. However, Pd-PPF is exposed to a thermal history such as die mount or wire bonding. There is a phenomenon in which the adhesion strength with the mold resin is reduced due to the relief of the resin.

この下地金属の表面拡散を抑制するため、Pd−PPFにおいては、高価な金属であるAuを厚く形成することが必要となってくる。しかし、通常は、コストを考慮して表面のAuメッキ層をさほど厚く形成することはできないため、上記の熱履歴を経ることにより、インナーリードの最表面にPdが拡散してくる。   In order to suppress the surface diffusion of the base metal, in Pd-PPF, it is necessary to form a thick Au, which is an expensive metal. However, normally, the Au plating layer on the surface cannot be formed so thick in consideration of the cost, so that Pd diffuses to the outermost surface of the inner lead through the thermal history described above.

これにより、たとえばワイヤボンディング時の加熱温度によっても、Pdがインナーリードの最表面に拡散し、Pd−PPFとモールド樹脂との密着力が低下してくるという傾向が生じる。つまり、現状のワイヤボンディング条件を経たPd−PPFとモールド樹脂との密着力が低下した状態において、モールド樹脂による成形が行われることになり、その密着力がばらつくことになる。   As a result, for example, Pd diffuses to the outermost surface of the inner lead due to the heating temperature at the time of wire bonding, and the adhesion between Pd-PPF and the mold resin tends to decrease. That is, in the state where the adhesive force between the Pd-PPF and the mold resin that has undergone the current wire bonding conditions is reduced, molding with the mold resin is performed, and the adhesive force varies.

このPd−PPFとモールド樹脂との密着性を向上させるために、従来では、特許文献1に記載されているように、インナーリードの表面に浮き出たPdを酸化させてモールド樹脂との密着性を確保するリードフレームの製造方法が提案されている。
特開平10−163397号公報
In order to improve the adhesion between the Pd-PPF and the mold resin, conventionally, as described in Patent Document 1, the Pd that has been exposed on the surface of the inner lead is oxidized to improve the adhesion with the mold resin. Proposed lead frame manufacturing methods have been proposed.
JP-A-10-16397

しかしながら、上記特許文献1に記載の方法によれば、予めリードフレームのインナーリード上にPd酸化膜を形成するため、ワイヤボンディング時には、当該Pd酸化膜の上にAuやAlといった電極を形成することとなる。そのため、このPd酸化膜が当該電極形成の障害となり、ボンディング強度が初期に比べて低下してしまう問題がある。   However, according to the method described in Patent Document 1, since a Pd oxide film is formed on the inner lead of the lead frame in advance, an electrode such as Au or Al is formed on the Pd oxide film during wire bonding. It becomes. Therefore, this Pd oxide film becomes an obstacle to the electrode formation, and there is a problem that the bonding strength is reduced compared to the initial stage.

本発明は、上記問題に鑑みてなされたものであり、Pd−PPFを用いた樹脂封止型の半導体装置において、インナーリードの表面にPdが析出したとしても、インナーリードとモールド樹脂との密着力を確保できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a resin-encapsulated semiconductor device using Pd-PPF, even when Pd is deposited on the surface of the inner lead, the inner lead and the molding resin are adhered to each other. The purpose is to ensure power.

上記目的を達成するため、本発明者は、Pd−PPFを構成するAu、Pd、Cu、Niといった各金属とエポキシ樹脂よりなるモールド樹脂との密着力を調査した。その結果、AuとCuとは同等の強度を示したのに対して、Pdとの密着力は3割程度低下することがわかった(後述の図5参照)。   In order to achieve the above object, the present inventor investigated the adhesion between each metal such as Au, Pd, Cu, and Ni constituting Pd-PPF and a mold resin made of an epoxy resin. As a result, it was found that the adhesion strength with Pd was reduced by about 30% while Au and Cu showed the same strength (see FIG. 5 described later).

また、Pd−PPFをワイヤボンディング時の加熱温度を超える温度、例えば275℃にて熱処理することにより、母材であるCuがNiメッキ層、Pdメッキ層、Auメッキ層を通して最表面に浮き出してくる現象を見出した。   In addition, when Pd-PPF is heat-treated at a temperature exceeding the heating temperature at the time of wire bonding, for example, 275 ° C., the base material Cu is exposed to the outermost surface through the Ni plating layer, the Pd plating layer, and the Au plating layer. I found the phenomenon.

さらに、インナーリードにおける最表面に存在するCuおよびPdの量をオージェ電子分光法による表面分析によって求め、Cuの量と上記密着力との関係を調査した。その結果、インナーリードの最表面において、Cuの量がPdの量の40%以上であれば、モールド樹脂の剥離防止の可能な密着力が実現されうることを見出した(後述の図3、図4、図6)参照)。   Further, the amounts of Cu and Pd present on the outermost surface of the inner lead were obtained by surface analysis by Auger electron spectroscopy, and the relationship between the amount of Cu and the above-mentioned adhesion was investigated. As a result, it has been found that if the amount of Cu is 40% or more of the amount of Pd on the outermost surface of the inner lead, an adhesive force capable of preventing the mold resin from peeling can be realized (see FIGS. 4, see FIG. 6)).

本発明は、上記したような検討の結果、実験的に見出されたものであり、インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量が、当該最表面に存在するPdの量の40%以上となっており、Niメッキ層(40b)、Pdメッキ層(40c)、Auメッキ層(40d)のそれぞれの膜厚は、0.3μm以上2.3μm未満、0.005μm以上0.05μm未満、0.003μm以上0.02μm未満であることを第1の特徴とする。 The present invention has been found experimentally as a result of the above-described studies. When the outermost surface of the inner lead (41) is subjected to surface analysis by Auger electron spectroscopy, Cu present on the outermost surface is analyzed. The amount is 40% or more of the amount of Pd present on the outermost surface, and the thickness of each of the Ni plating layer (40b), the Pd plating layer (40c), and the Au plating layer (40d) is 0. The first feature is that it is 3 μm or more and less than 2.3 μm, 0.005 μm or more and less than 0.05 μm, or 0.003 μm or more and less than 0.02 μm .

このように、オージェ電子分光法によって表面分析したときの原子比で比較して、インナーリード(41)の最表面に存在するCuの量を当該最表面に存在するPdの量の40%以上とすれば、インナーリード(41)上にPdが析出したとしても、インナーリード(41)とモールド樹脂(60)との密着力を確保することができる。   As described above, the amount of Cu existing on the outermost surface of the inner lead (41) is 40% or more of the amount of Pd existing on the outermost surface as compared with the atomic ratio when surface analysis is performed by Auger electron spectroscopy. Then, even if Pd is deposited on the inner lead (41), the adhesion between the inner lead (41) and the mold resin (60) can be secured.

さらに、本発明では、インナーリード(41)を構成するメッキ層であるNiメッキ層(40b)、Pdメッキ層(40c)、Auメッキ層(40d)のそれぞれの膜厚は、0.3μm〜2.3μm、0.005μm〜0.05μm、0.003μm〜0.02μmであるものとしている。本発明は、このような一般的なPd−PPFに対して効果が確認されている。また、モールド樹脂(60)はエポキシ樹脂よりなるものにできる。 In the present invention, the Ni plating layer (40b), the Pd plating layer (40c), and the Au plating layer (40d), which are plating layers constituting the inner lead (41), each have a film thickness of 0.3 μm to 2 μm. .3μm, 0.005μm~0.05μm, are assumed to be 0.003μm~0.02μm. The present invention has been confirmed to be effective for such a general Pd-PPF. The mold resin (60) can be made of an epoxy resin.

また、上記したように、Pd−PPFを、ワイヤボンディング時の加熱温度を超える温度にて熱処理することにより、インナーリード(41)の最表面にCuを析出させ、当該最表面におけるCuの量をPdの量の40%以上にすることができる。   Further, as described above, by heat-treating Pd-PPF at a temperature exceeding the heating temperature at the time of wire bonding, Cu is deposited on the outermost surface of the inner lead (41), and the amount of Cu on the outermost surface is reduced. It can be 40% or more of the amount of Pd.

しかし、Pd−PPFの最表面にCu酸化膜が存在すると、ワイヤボンディング性が低下し、最悪の場合、ボンディングができなくなる可能性がある。そこで、本発明者は、この課題に対して、ワイヤボンディング後に上記加熱処理を実施することとした。この点を考慮して、本発明者は、次のような半導体装置の製造方法を創出した。   However, if a Cu oxide film is present on the outermost surface of Pd—PPF, wire bonding performance is degraded, and in the worst case, bonding may not be possible. In view of this, the present inventor decided to carry out the above heat treatment after wire bonding. In consideration of this point, the present inventor has created the following semiconductor device manufacturing method.

すなわち、本発明は、リードフレーム(40)と半導体素子(30)との間でワイヤボンディングを行った後、リードフレーム(40)のうちインナーリード(41)を、ワイヤボンディング時にインナーリード(41)に加わる温度よりも高い温度で加熱処理することにより、インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、しかる後、モールド樹脂(60)による封止を行うことを、第2の特徴とする。   That is, according to the present invention, after wire bonding is performed between the lead frame (40) and the semiconductor element (30), the inner lead (41) of the lead frame (40) is used as the inner lead (41) during wire bonding. The amount of Cu present on the outermost surface when the outermost surface of the inner lead (41) is subjected to surface analysis by Auger electron spectroscopy is present on the outermost surface. The second feature is that the amount is 40% or more of the amount of Pd, and thereafter sealing with the mold resin (60) is performed.

それによれば、ワイヤボンディング性を低下させることなく上記第1の特徴を有する半導体装置を製造することができる。ここで、インナーリード(41)を加熱処理する工程の温度は、275℃以上であることが好ましく、より好ましくは295℃以上である。   Accordingly, the semiconductor device having the first feature can be manufactured without deteriorating the wire bonding property. Here, the temperature of the step of heat-treating the inner lead (41) is preferably 275 ° C. or higher, more preferably 295 ° C. or higher.

また、Pd−PPFにおいて、インナーリード(41)以外のアイランド(10)に半導体素子(30)が搭載される場合、この半導体素子(30)とインナーリード(41)とをボンディングワイヤ(50)により接続した状態で、上記記加熱処理を行う。この場合、アイランド(10)に搭載されている半導体素子(30)も同時に加熱されることになり、半導体素子(30)側のボンディング強度の劣化が考えられる。   In addition, in the Pd-PPF, when the semiconductor element (30) is mounted on the island (10) other than the inner lead (41), the semiconductor element (30) and the inner lead (41) are connected by the bonding wire (50). The above heat treatment is performed in a connected state. In this case, the semiconductor element (30) mounted on the island (10) is also heated at the same time, and the bonding strength on the semiconductor element (30) side can be deteriorated.

そこで、この場合には、半導体素子(30)を搭載するアイランド(10)については実質的に非加熱とし、半導体素子(30)および半導体素子(30)におけるボンディング部の温度上昇を防止することが望ましい。この点を考慮すれば、インナーリード(41)を加熱処理する工程は、アイランド(10)は当該加熱処理の温度よりも低い温度とした状態でインナーリード(41)の加熱を行うことが好ましい。   Therefore, in this case, the island (10) on which the semiconductor element (30) is mounted is substantially unheated to prevent the temperature rise of the semiconductor element (30) and the bonding portion in the semiconductor element (30). desirable. Considering this point, it is preferable that the step of heat-treating the inner lead (41) heats the inner lead (41) in a state where the island (10) is set to a temperature lower than the temperature of the heat-treatment.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図1(a)は、本発明の実施形態に係る樹脂封止型半導体装置100の概略断面構成を示す図であり、図1(b)は図1(a)中のモールド樹脂60の内部におけるリードフレーム40すなわちインナーリード41の拡大概略断面図である。   FIG. 1A is a view showing a schematic cross-sectional configuration of a resin-encapsulated semiconductor device 100 according to an embodiment of the present invention, and FIG. 1B is a view inside the mold resin 60 in FIG. 2 is an enlarged schematic cross-sectional view of a lead frame 40, that is, an inner lead 41. FIG.

図1に示されるように、半導体装置100においては、アイランド10に、導電性接着剤やはんだなどのダイマウント材20を介して、半導体素子としての半導体チップ30が搭載されている。そして、この半導体チップ30とリードフレーム40とがボンディングワイヤ50を介して結線され電気的に接続されている。   As shown in FIG. 1, in a semiconductor device 100, a semiconductor chip 30 as a semiconductor element is mounted on an island 10 via a die mount material 20 such as a conductive adhesive or solder. The semiconductor chip 30 and the lead frame 40 are connected and electrically connected via the bonding wire 50.

ここで、半導体チップ30は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ50は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。   Here, the semiconductor chip 30 is formed by forming a transistor element or the like on a silicon semiconductor substrate using a well-known semiconductor manufacturing technique. The bonding wire 50 is a wire made of gold (Au) or aluminum (Al) formed by wire bonding.

これら半導体チップ30、ボンディングワイヤ50、およびリードフレーム40におけるインナーリード41はモールド樹脂60により包み込まれるようにモールドされ封止されている。つまり、インナーリード41は、リードフレーム10のうちモールド樹脂60で被覆されている部位である。   The semiconductor chip 30, the bonding wire 50, and the inner lead 41 in the lead frame 40 are molded and sealed so as to be encased in a molding resin 60. That is, the inner lead 41 is a portion of the lead frame 10 that is covered with the mold resin 60.

このモールド樹脂60は、通常のPd−PPF用に用いられる一般的なエポキシ樹脂よりなるもので、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂60が、半導体装置の本体すなわちパッケージボディを構成している。   The mold resin 60 is made of a general epoxy resin used for ordinary Pd-PPF, and is formed by a transfer molding method using a mold or the like. The mold resin 60 constitutes the main body of the semiconductor device, that is, the package body.

ここでは、モールド樹脂60は、インナーリード41の最表面を構成するAuメッキ層40dとの密着性を向上させるため、例えば硫黄成分を含有したエポキシ系の樹脂を採用している。しかし、Auメッキ層40dとの密着力が維持できれば、モールド樹脂60としては、その他の材料を用いてもよい。   Here, the mold resin 60 employs, for example, an epoxy resin containing a sulfur component in order to improve the adhesion with the Au plating layer 40d constituting the outermost surface of the inner lead 41. However, other materials may be used as the mold resin 60 as long as the adhesion with the Au plating layer 40d can be maintained.

ここで、リードフレーム40のうちアウターリード42は、モールド樹脂60から突出している。このアウターリード42は、図1に示されるように、モールド樹脂60側の根元部と先端部との中間部にて曲げられた形状となっている。   Here, the outer leads 42 of the lead frame 40 protrude from the mold resin 60. As shown in FIG. 1, the outer lead 42 has a shape bent at an intermediate portion between the root portion and the tip portion on the mold resin 60 side.

本実施形態では、アウターリード42は当該中間部にて2箇所曲げられた曲がり形状を有している。そして、このアウターリード42を介して、本半導体装置100は、図示しない基板(たとえばプリント基板など)に対して、はんだなどにより接続されるようになっている。   In the present embodiment, the outer lead 42 has a bent shape that is bent at two locations at the intermediate portion. The semiconductor device 100 is connected to a substrate (not shown) (for example, a printed circuit board) by solder or the like via the outer lead 42.

ここで、本実施形態のリードフレーム40の表面付近の構成は、図1(b)に示される。図1(b)に示されるように、本実施形態のリードフレーム40は、たとえばCuよりなるリードフレーム材料を母材40aとしている。ここで、母材40aがCuよりなるとは、銅のみに限るものではなく、銅合金も含むものである。   Here, the configuration in the vicinity of the surface of the lead frame 40 of the present embodiment is shown in FIG. As shown in FIG. 1B, the lead frame 40 of this embodiment uses a lead frame material made of Cu, for example, as a base material 40a. Here, that the base material 40a is made of Cu is not limited to only copper, but also includes a copper alloy.

そして、この母材40aの表面に、Ni(ニッケル)メッキよりなるNiメッキ層40b、Pd(パラジウム)メッキよりなるPdメッキ層40c、AuメッキよりなるAuメッキ層40dが、それぞれ順次形成されたものである。なお、ここでは、リードフレーム40において、インナーリード41とアウターリード42は同じ構成となっている。   A Ni plating layer 40b made of Ni (nickel) plating, a Pd plating layer 40c made of Pd (palladium) plating, and an Au plating layer 40d made of Au plating are sequentially formed on the surface of the base material 40a. It is. Here, in the lead frame 40, the inner lead 41 and the outer lead 42 have the same configuration.

たとえば、本例のリードフレーム40では、母材40aは銅よりなる板材であり、その板厚は0.125mm〜0.25mm程度、幅は0.2mm〜0.5mm程度とすることができる。また、メッキ層40b〜40eは、リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで形成されるものである。   For example, in the lead frame 40 of this example, the base material 40a is a plate made of copper, and the plate thickness can be about 0.125 mm to 0.25 mm and the width can be about 0.2 mm to 0.5 mm. Further, the plating layers 40b to 40e are formed by patterning a lead frame material plate into a lead frame shape by etching or stamping and then performing a plating process.

また、Niメッキ層40b、Pdメッキ層40c、Auメッキ層40dの各厚さは、一般的なPd−PPFと同様であり、それぞれ、Niメッキ層40bが0.3μm〜2.3μm、Pdメッキ層40cが0.005μm〜0.05μm、Auメッキ層40dが0.003μm〜0.02μmである。   The thicknesses of the Ni plating layer 40b, the Pd plating layer 40c, and the Au plating layer 40d are the same as those of a general Pd-PPF, and the Ni plating layer 40b has a thickness of 0.3 μm to 2.3 μm, respectively. The layer 40c is 0.005 μm to 0.05 μm, and the Au plating layer 40d is 0.003 μm to 0.02 μm.

また、本例においては、リードフレーム40の表面のメッキ層が粗化されたものとしている。つまり、最表面であるAuメッキ層40dの表面粗度が母材40aの表面粗度よりも大きいものとなっている。   In this example, the plated layer on the surface of the lead frame 40 is roughened. That is, the surface roughness of the Au plating layer 40d as the outermost surface is larger than the surface roughness of the base material 40a.

このようなPd−PPFにおける粗化されたメッキ層の形成は公知であり、たとえば、Niメッキ層40bを粗化することにより実現できる。この場合、たとえば、Niメッキ層40bの厚さは0.6μm〜1.4μm程度であり、比表面積値として1.05〜1.25程度となる。ここで、比表面積は、単位面積あたりの凹凸を含めた表面積値を示しており、原子間力顕微鏡(Nonopics2000:SIIナノテクノロジー社製)を用いて測定した値を用いた。   Formation of such a rough plating layer in Pd-PPF is known, and can be realized, for example, by roughening the Ni plating layer 40b. In this case, for example, the thickness of the Ni plating layer 40b is about 0.6 μm to 1.4 μm, and the specific surface area value is about 1.05 to 1.25. Here, the specific surface area indicates a surface area value including unevenness per unit area, and a value measured using an atomic force microscope (Nonpics 2000: manufactured by SII Nanotechnology) was used.

また、本実施形態のリードフレーム40における各メッキ層40b〜40dは、一般的なメッキ方法により形成できるものであり、電気メッキまたは無電解メッキのいずれの方法で形成してもよい。また、粗化されたNiメッキ層40bとしては、たとえば、メッキ成膜時にメッキ条件や薬液成分を調整することなどにより形成できる。   Moreover, each plating layer 40b-40d in the lead frame 40 of this embodiment can be formed by a general plating method, and may be formed by any method of electroplating or electroless plating. Further, the rough Ni plating layer 40b can be formed, for example, by adjusting plating conditions or chemical components during plating film formation.

そして、本実施形態においては、このようなリードフレーム40のうちインナーリード41における最表面をオージェ電子分光法によって表面分析したとき、当該最表面に存在するCuの量が当該最表面に存在するPdの量の40%以上となっている。   In this embodiment, when the outermost surface of the inner lead 41 of such a lead frame 40 is subjected to surface analysis by Auger electron spectroscopy, the amount of Cu present on the outermost surface is Pd present on the outermost surface. 40% or more of the amount.

つまり、本実施形態では、インナーリード41におけるAuメッキ層40dの表面をオージェ電子分光法によって表面分析し、この分析によって当該最表面に存在するCuの量およびPdの量を求めたとき、当該Cuの量が当該Pdの量の40%以上となっている。このことについての詳細は、後述する。   That is, in this embodiment, when the surface of the Au plating layer 40d in the inner lead 41 is subjected to surface analysis by Auger electron spectroscopy, and the amount of Cu and the amount of Pd present on the outermost surface are determined by this analysis, the Cu Is 40% or more of the amount of Pd. Details of this will be described later.

次に、本実施形態の樹脂封止型半導体装置100の製造方法について、説明する。まず、リードフレーム40の母材40aをエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理を行い、上記したメッキ層40b〜40dを形成する。   Next, a method for manufacturing the resin-encapsulated semiconductor device 100 of this embodiment will be described. First, after patterning the base material 40a of the lead frame 40 into a lead frame shape by etching or stamping, a plating process is performed to form the above-described plating layers 40b to 40d.

なお、本実施形態では、上記アイランド10は、リードフレーム40に一体に連結されたものであって最終的にはカット工程で分断されるものであり、このリードフレーム40のメッキ工程によって、アイランド10の表面も、インナーリード41と同様のメッキ構成となっている。   In the present embodiment, the island 10 is integrally connected to the lead frame 40 and finally divided by a cutting process. The island 10 is formed by the plating process of the lead frame 40. This surface also has the same plating structure as the inner lead 41.

次に、リードフレーム40のアイランド10上に半導体チップ30を搭載するため、アイランド10上にAgペーストなどのダイマウント材20を塗布した後、半導体チップ30をマウントする(ダイマウント工程)。その後、ダイマウント材20を180℃程度のオーブン中にて硬化させる。   Next, in order to mount the semiconductor chip 30 on the island 10 of the lead frame 40, the semiconductor chip 30 is mounted after applying the die mount material 20 such as Ag paste on the island 10 (die mounting step). Thereafter, the die mount material 20 is cured in an oven at about 180 ° C.

次に、リードフレーム40と、アイランド10に搭載された半導体チップ30との間でワイヤボンディングを行い、ボンディングワイヤ50によって互いを電気的に接続する(ワイヤボンディング工程)。このワイヤボンディングは、一般的な方法により行うものであり、リードフレーム40の温度は230℃〜250℃程度である。   Next, wire bonding is performed between the lead frame 40 and the semiconductor chip 30 mounted on the island 10, and the bonding wires 50 are electrically connected to each other (wire bonding process). This wire bonding is performed by a general method, and the temperature of the lead frame 40 is about 230 ° C. to 250 ° C.

次に、リードフレーム40のうちインナーリード41を、ワイヤボンディング時にインナーリード41に加わる温度(たとえば230℃〜250℃)よりも高い温度で加熱処理する。具体的には275℃以上の温度、好ましくは295℃以上の温度とする。たとえば295℃±5℃にて1時間の熱処理を施す。   Next, the inner lead 41 of the lead frame 40 is heat-treated at a temperature higher than the temperature (for example, 230 ° C. to 250 ° C.) applied to the inner lead 41 during wire bonding. Specifically, the temperature is 275 ° C. or higher, preferably 295 ° C. or higher. For example, heat treatment is performed at 295 ° C. ± 5 ° C. for 1 hour.

それにより、インナーリード41における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とすることが可能となる。   Thereby, when the outermost surface of the inner lead 41 is subjected to surface analysis by Auger electron spectroscopy, the amount of Cu existing on the outermost surface can be set to 40% or more of the amount of Pd existing on the outermost surface. Become.

図2は、このインナーリード41を加熱処理する工程における具体的な加熱方法を示す図である。なお、本工程は、この図2の方法に限定されるものではない。ここでは、リードフレーム40のうちインナーリード41のみに接触してインナーリード41の温度を調整する第1の温度調整器200と、アイランド10のみに接触してアイランド10の温度を調整する第2の温度調整器210とを使用する。   FIG. 2 is a diagram showing a specific heating method in the process of heat-treating the inner lead 41. As shown in FIG. In addition, this process is not limited to the method of this FIG. Here, the first temperature regulator 200 that adjusts the temperature of the inner lead 41 by contacting only the inner lead 41 of the lead frame 40 and the second temperature controller that adjusts the temperature of the island 10 by contacting only the island 10. A temperature regulator 210 is used.

これら温度調整器200、210は、たとえば通電式のヒータなどを採用できる。この加熱処理工程では、半導体チップ30とインナーリード41とをボンディングワイヤ50により接続した状態で、インナーリード41の加熱を行う。このとき、アイランド10は、当該加熱処理の温度よりも低い温度とした状態とする。   These temperature regulators 200 and 210 can employ energizing heaters, for example. In this heat treatment step, the inner lead 41 is heated in a state where the semiconductor chip 30 and the inner lead 41 are connected by the bonding wire 50. At this time, the island 10 is set to a temperature lower than the temperature of the heat treatment.

具体的には、第1の温度調整器200は加熱の状態、第2の温度調整器210は非加熱の状態とし、第1の温度調整器200の温度を295℃程度、第2の温度調整器210の温度をたとえば230℃以下とした状態で、インナーリード41の加熱処理を行う。これにより、インナーリード41の温度を295℃程度に保つことができ、さらにアイランド10上の半導体チップ30の温度を230℃程度以下に抑える。   Specifically, the first temperature regulator 200 is in a heated state, the second temperature regulator 210 is in a non-heated state, the temperature of the first temperature regulator 200 is about 295 ° C., and the second temperature regulator. The inner lead 41 is heat-treated in a state where the temperature of the vessel 210 is, for example, 230 ° C. or lower. As a result, the temperature of the inner lead 41 can be maintained at about 295 ° C., and the temperature of the semiconductor chip 30 on the island 10 is suppressed to about 230 ° C. or less.

それにより、アイランド10上の各部、たとえば半導体チップ30の熱による劣化などを防止できる。さらに、本加熱工程の加熱ゾーンはインナーリード41のみであることから、アウターリード42のはんだ付け処理を施す部分については、加熱による下地の浮き出しが無く、良好なはんだ付け性を確保できる。   Thereby, deterioration of each part on the island 10, for example, the semiconductor chip 30, due to heat can be prevented. Furthermore, since the heating zone of the main heating process is only the inner lead 41, the portion to which the outer lead 42 is subjected to the soldering process is freed from the foundation due to heating, and good solderability can be ensured.

こうして、インナーリード41の加熱処理を行った後、これら半導体チップ30、ボンディングワイヤ50およびリードフレーム40をモールド樹脂60で封止する。その後、ダイシングやアウターリード42の成形などを行うことにより、本実施形態の半導体装置100ができあがる。   Thus, after the heat treatment of the inner lead 41 is performed, the semiconductor chip 30, the bonding wire 50, and the lead frame 40 are sealed with the mold resin 60. Thereafter, the semiconductor device 100 of this embodiment is completed by performing dicing, molding of the outer leads 42, and the like.

なお、上記図2に示される加熱方法を用いた場合、インナーリード41およびアイランド10についてそれぞれ別個に温度調整が可能であるため、当該図2に示される状態で、上記ダイマウント工程および上記ワイヤボンディング工程を行うこともできる。   When the heating method shown in FIG. 2 is used, the temperature of the inner lead 41 and the island 10 can be adjusted separately. Therefore, in the state shown in FIG. 2, the die mounting step and the wire bonding are performed. A process can also be performed.

たとえば、上記第2の温度調整器210によりアイランド10を180℃に維持した状態でダイマウントを行ったり、上記第1および第2の温度調整器200、210により、インナーリード41およびアイランド10上の半導体チップ30を230℃程度に維持した状態で、ワイヤボンディングを行うようにしてもよい。   For example, die mounting is performed in a state where the island 10 is maintained at 180 ° C. by the second temperature regulator 210, or the inner leads 41 and the island 10 are formed by the first and second temperature regulators 200 and 210. Wire bonding may be performed while the semiconductor chip 30 is maintained at about 230 ° C.

ところで、本実施形態では、上述したように、インナーリード41の最表面においてオージェ電子分光法によるCuの量がPdの量の40%以上となっているが、これにより、インナーリード41上にPdが析出したとしても、インナーリード41とモールド樹脂60との密着力を確保している。このことは、本発明者が行った実験検討の結果、得られたものであり、その具体的な検討例について、次に述べることとする。   In the present embodiment, as described above, the amount of Cu by Auger electron spectroscopy on the outermost surface of the inner lead 41 is 40% or more of the amount of Pd. Even if deposited, the adhesion between the inner lead 41 and the mold resin 60 is secured. This has been obtained as a result of the experimental study conducted by the present inventor, and specific examples of the study will be described below.

図3は、Pd−PPFとしての本実施形態のリードフレーム40を加熱したとき、その加熱温度(フレーム加熱温度、単位:℃)と、リードフレーム40の最表面におけるPdおよびCuの量との関係を調査した結果を示す図である。   FIG. 3 shows the relationship between the heating temperature (frame heating temperature, unit: ° C.) and the amounts of Pd and Cu on the outermost surface of the lead frame 40 when the lead frame 40 of this embodiment as Pd-PPF is heated. It is a figure which shows the result of having investigated.

ここで、PdおよびCuの量は、一般的なオージェ電子分光法によって、加熱処理後のリードフレーム40の最表面を測定して求めた存在比率であり、リードフレーム40の最表面すなわちAuメッキ層40dの表面に存在するAu、Pd、Cuの存在量の合計を100%として表したものである。なお、このオージェ電子分光法による測定は、一般に行われているものであり、分光スペクトルから検出された原子について、その量を求めるものである。   Here, the amounts of Pd and Cu are abundance ratios obtained by measuring the outermost surface of the lead frame 40 after heat treatment by general Auger electron spectroscopy, and are the outermost surface of the lead frame 40, that is, the Au plating layer. The sum of the abundances of Au, Pd, and Cu existing on the surface of 40d is expressed as 100%. In addition, the measurement by this Auger electron spectroscopy is generally performed, and the amount of atoms detected from the spectrum is obtained.

図3に示されるように、Pd−PPFとしてのリードフレーム40を熱処理することにより、下地のPdやCuが最表面に析出してくる。そして、この加熱温度を高くするに従い、その析出量も増加することがわかる。   As shown in FIG. 3, when Pd—PPF as the lead frame 40 is heat-treated, the underlying Pd and Cu are deposited on the outermost surface. And it turns out that the precipitation amount also increases as this heating temperature is made high.

ここで、加熱温度を上記製造方法におけるワイヤボンディング工程に相当する230〜250℃としたとき、リードフレーム40の最表面では、Auの他に下地のPdが表面に拡散してきている。このことは、電子顕微鏡による観察からも確認される。   Here, when the heating temperature is set to 230 to 250 ° C. corresponding to the wire bonding step in the above manufacturing method, the base Pd is diffused on the surface in addition to Au on the outermost surface of the lead frame 40. This is also confirmed from observation with an electron microscope.

ただし、この温度では、表面にPdは拡散してきているものの、図3に示されるように、多くはAuで覆われていることもあり、酸化物層を介在してワイヤボンディングする等といったワイヤボンド強度を劣化させる要因は少ない。そのため、上記製造方法では、ワイヤボンディング性は良好な状態を保つことができる。   However, at this temperature, Pd has diffused on the surface, but as shown in FIG. 3, many are covered with Au, and wire bonding such as wire bonding with an oxide layer interposed. There are few factors that degrade strength. Therefore, in the above manufacturing method, the wire bonding property can be kept in a good state.

また、図3に示されるように、加熱温度を、上記製造方法においてインナーリード41を加熱処理する275℃としたとき、Cuの量は16%、Pdの量は40%であり、Cuの量はPdの量の2/5、すなわち40%となる。そして、275℃以上では、さらにCuの量は多くなり、Pdの量の40%以上になっていく。   Further, as shown in FIG. 3, when the heating temperature is 275 ° C. in which the inner lead 41 is heat-treated in the above manufacturing method, the amount of Cu is 16%, the amount of Pd is 40%, and the amount of Cu Is 2/5 of the amount of Pd, that is, 40%. At 275 ° C. or higher, the amount of Cu further increases and becomes 40% or more of the amount of Pd.

ここで、図4は、図3における加熱温度に対するインナーリード41とモールド樹脂60との密着強度の関係を、調査した結果を示す図である。密着強度は、加熱後のリードフレーム40とモールド樹脂60との室温におけるせん断強度、具体的にはプリンカップ強度(単位:MPa)で測定した。   Here, FIG. 4 is a diagram showing a result of investigating the relationship of the adhesion strength between the inner lead 41 and the mold resin 60 with respect to the heating temperature in FIG. The adhesion strength was measured by the shear strength at room temperature between the lead frame 40 and the mold resin 60 after heating, specifically, the pudding cup strength (unit: MPa).

図4に示されるように、250℃程度の加熱温度では、背景技術の欄に示したように、Pdの析出によりモールド樹脂60との密着強度が低下している。しかし、275℃以上の加熱温度ならば、当該密着強度は再び向上している。   As shown in FIG. 4, at the heating temperature of about 250 ° C., as shown in the background art column, the adhesion strength with the mold resin 60 is reduced due to the precipitation of Pd. However, if the heating temperature is 275 ° C. or higher, the adhesion strength is improved again.

具体的に、上記製造方法におけるインナーリード41の加熱処理については、モールド樹脂60との密着強度の要求値にもよるが、275℃以上の熱処理を施せばよい。図4に示されるように、275℃の温度では、リードフレーム製造初期のモールド樹脂60との密着性に対して、9割程度の強度を回復させることが可能である。   Specifically, the heat treatment of the inner lead 41 in the above manufacturing method may be performed at a temperature of 275 ° C. or higher although it depends on the required strength of adhesion with the mold resin 60. As shown in FIG. 4, at a temperature of 275 ° C., the strength of about 90% can be recovered with respect to the adhesion to the mold resin 60 at the initial stage of lead frame manufacture.

さらに、図4の結果に基くと、295以上の温度においては、モールド樹脂60との密着強度がリードフレーム製造初期の強度とほぼ同等となることから、上記製造方法におけるインナーリード41の加熱処理は、295℃以上の温度で行うことが望ましい。ただし、ボンディングワイヤ50などの他の部品の耐熱温度を越えないようにすることは、もちろん必要である。   Further, based on the result of FIG. 4, at a temperature of 295 or higher, the adhesion strength with the mold resin 60 is substantially equal to the strength at the time of manufacturing the lead frame. It is desirable to carry out at a temperature of 295 ° C. or higher. However, it is of course necessary not to exceed the heat resistance temperature of other parts such as the bonding wire 50.

これら図3および図4に示される結果から、インナーリード41の最表面においてオージェ電子分光法によるCuの量がPdの量の40%以上とすれば、従来よりも密着強度が向上し、十分な強度を確保できることがわかった。   From the results shown in FIG. 3 and FIG. 4, if the amount of Cu by Auger electron spectroscopy on the outermost surface of the inner lead 41 is 40% or more of the amount of Pd, the adhesion strength is improved as compared with the conventional case. It was found that the strength could be secured.

また、図5は、Pd−PPFを構成するAu、Pd、Cu、Niといった各金属およびAgと、エポキシ樹脂よりなるモールド樹脂との接着力を調査した結果を示す図である。この調査は、Cuよりなる板の上に、上記各金属のメッキを形成し、その上にモールド樹脂を接着したサンプルによるものであり、この接着力は上記図4のせん断強度と同様のものである。   FIG. 5 is a diagram showing the results of investigating the adhesive force between each metal such as Au, Pd, Cu, and Ni constituting Ag and Pd-PPF and the mold resin made of epoxy resin. This investigation is based on a sample in which the above-described metal plating is formed on a Cu plate and a mold resin is adhered thereon. This adhesive strength is the same as the shear strength in FIG. is there.

この図5に示されるように、モールド樹脂と金属メッキとの密着強度として、AuとCuとはほぼ同等の密着強度を示すのに対して、Pdとの密着強度はおおよそ7割程度にまで低下することがわかった。   As shown in FIG. 5, the adhesion strength between the mold resin and the metal plating is approximately the same as that between Au and Cu, whereas the adhesion strength with Pd is reduced to about 70%. I found out that

このことから、本実施形態において、Cuの量をPdの量の40%以上とすることで十分な密着強度を実現できることについては、以下のようなメカニズムが推定される。すなわち、加熱によるPdの表面拡散により密着強度がいったん低下し、その後のさらなる高温加熱により下地のCuが、Ni粒界を通じて表面に拡散し、存在比率としてモールド樹脂との密着力の高いAuとCuが多くなり、再びモールド樹脂との密着力が向上する傾向になったのではないかと考えられる。   From this, in this embodiment, the following mechanism is presumed that sufficient adhesion strength can be realized by setting the amount of Cu to 40% or more of the amount of Pd. That is, the adhesion strength once decreases due to the surface diffusion of Pd by heating, and the underlying Cu diffuses to the surface through the Ni grain boundary due to further high-temperature heating, and Au and Cu that have high adhesion to the mold resin as the abundance ratio. It is thought that there was a tendency that the adhesion strength with the mold resin was improved again.

また、リードフレーム40において、Niメッキ層40bが厚い場合には、上記Cuの量がPdの量の40%以上になる温度領域が、高温側にシフトすることになる。しかしながら実際には、Niメッキ層40bの厚さが2.3μmを超えるような場合には、後工程のリード成形時に曲げ部のクラックが発生し、リードフレームとしての機能を低下させてしまう。   In the lead frame 40, when the Ni plating layer 40b is thick, the temperature region where the amount of Cu is 40% or more of the amount of Pd shifts to the high temperature side. However, in reality, when the thickness of the Ni plating layer 40b exceeds 2.3 μm, cracks in the bent portion are generated at the time of lead forming in the subsequent process, and the function as a lead frame is deteriorated.

そのため、Niメッキ層40bの厚さは2.3μm以下とするが、ここまでの厚さならば、実質的に上記した275℃以上の温度範囲で、上記Cuの量をPdの量の40%以上とすることができる。   Therefore, the thickness of the Ni plating layer 40b is 2.3 μm or less. However, if the thickness is so far, the amount of Cu is substantially 40% of the amount of Pd in the temperature range of 275 ° C. or more. This can be done.

ただし、リード曲げを行わないQFNパッケージなどのリードフレームの場合には、Niメッキ層40bの厚さを2.3μmよりも厚くしてもよい。その場合には、材料特性が著しく変動しない温度範囲にて、上記インナーリード41の加熱処理を行ってもよい。   However, in the case of a lead frame such as a QFN package in which lead bending is not performed, the thickness of the Ni plating layer 40b may be thicker than 2.3 μm. In that case, the heat treatment of the inner lead 41 may be performed in a temperature range in which the material characteristics do not vary significantly.

また、Niメッキ層40bが薄い場合には、上記Cuの量がPdの量の40%以上になる温度領域が、低温側にシフトすることになる。しかしながら実際には、Niメッキ層40bの厚さが0.3μm以下の場合には、通常のAuワイヤボンディング条件である200〜250℃の加熱にて、下地のPdが最表面に拡散してしまい、ワイヤボンド強度が低下してしまう。   When the Ni plating layer 40b is thin, the temperature region where the amount of Cu is 40% or more of the amount of Pd shifts to the low temperature side. However, in reality, when the thickness of the Ni plating layer 40b is 0.3 μm or less, the base Pd diffuses to the outermost surface by heating at 200 to 250 ° C. which is a normal Au wire bonding condition. The wire bond strength will be reduced.

そのため、Niメッキ層40bの厚さの下限値は0.3μmとなる。そして、この厚さが0.3μm以上ならば、実質的に上記した275℃以上の温度範囲で、上記Cuの量をPdの量の40%以上とすることができる。   Therefore, the lower limit value of the thickness of the Ni plating layer 40b is 0.3 μm. If the thickness is 0.3 μm or more, the amount of Cu can be made 40% or more of the amount of Pd in the temperature range of 275 ° C. or more.

また、上記インナーリード41の加熱処理の時間については、300℃以下での処理の場合、5分程度の加熱では効果が得られにくいことが本発明者の検討によりわかっており、1時間程度の加熱時間を施すことで、十分な効果を発揮できる。さらに、300℃を超えるような温度での処理の場合には、拡散速度が速くなることから、5〜10分程度の熱処理時間でも効果が得られることを確認している。   In addition, regarding the time for the heat treatment of the inner lead 41, it has been found by the inventor's examination that in the case of a treatment at 300 ° C. or less, it is difficult to obtain an effect by heating for about 5 minutes. By applying the heating time, a sufficient effect can be exhibited. Furthermore, in the case of a treatment at a temperature exceeding 300 ° C., it has been confirmed that the effect can be obtained even in a heat treatment time of about 5 to 10 minutes because the diffusion rate is increased.

また、上記製造方法において、エポキシ樹脂よりなるモールド樹脂60で封止する工程は、175±5℃程度の成形温度で実施し、その後、モールド樹脂60を完全に硬化させるためにキュアを施すのが、通常である。この封止工程においては、ワイヤボンディング工程よりも低温であることから、リードフレーム40の表面状態は変化しない。   Further, in the above manufacturing method, the step of sealing with the mold resin 60 made of epoxy resin is performed at a molding temperature of about 175 ± 5 ° C., and then cured to completely cure the mold resin 60. Is normal. In this sealing process, since the temperature is lower than that in the wire bonding process, the surface state of the lead frame 40 does not change.

このように、本実施形態によれば、インナーリード41の最表面において上記Cuの量をPdの量の40%以上とすることにより、インナーリード41上にPdが析出したとしても、インナーリード41とモールド樹脂60との密着力を確保することができる。   Thus, according to the present embodiment, even if Pd is deposited on the inner lead 41 by making the amount of Cu 40% or more of the amount of Pd on the outermost surface of the inner lead 41, the inner lead 41 And the mold resin 60 can be secured.

図6は、本実施形態の樹脂密着力の向上の効果の一具体例を示す図である。図6は、本実施形態の半導体装置100と、比較例として上記製造方法においてインナーリード41の加熱処理を行わずに製造した従来の半導体装置とについて、吸湿リフロー試験を行ったときの調査結果を示している。   FIG. 6 is a diagram showing a specific example of the effect of improving the resin adhesion of the present embodiment. FIG. 6 shows the results of a hygroscopic reflow test conducted on the semiconductor device 100 of this embodiment and a conventional semiconductor device manufactured without performing the heat treatment of the inner lead 41 in the above manufacturing method as a comparative example. Show.

この吸湿リフロー試験は、本実施形態および比較例の半導体装置のそれぞれ120台について、30℃、70RH%の雰囲気に2週間(336時間)連続して放置した後に、250℃ではんだリフローを施したものである。   In this moisture absorption reflow test, 120 semiconductor devices of this embodiment and comparative examples were each left in an atmosphere of 30 ° C. and 70 RH% continuously for 2 weeks (336 hours), and then subjected to solder reflow at 250 ° C. Is.

図6の縦軸は、剥離発生率(単位:%)であり、実施形態および比較例のそれぞれについて、120台中に、モールド樹脂60の剥離が発生した台数の比率を表したものである。なお、この剥離評価は超音波探傷法にて実施した。   The vertical axis of FIG. 6 is the peeling occurrence rate (unit:%), and represents the ratio of the number of peeling of the mold resin 60 in 120 units for each of the embodiment and the comparative example. In addition, this peeling evaluation was implemented by the ultrasonic flaw detection method.

図6に示されるように、従来の半導体装置では、インナーリード41とモールド樹脂60との間に剥離が生じているのに対して、本実施形態では上記剥離は見られなかった。このように、インナーリード41の最表面において、上記Cuの量がPdの量の40%以上であれば、モールド樹脂60の剥離の防止可能な密着力が実現される。   As shown in FIG. 6, in the conventional semiconductor device, peeling occurs between the inner lead 41 and the mold resin 60, whereas in the present embodiment, the peeling is not observed. Thus, on the outermost surface of the inner lead 41, if the amount of Cu is 40% or more of the amount of Pd, an adhesion force that can prevent the mold resin 60 from peeling off is realized.

また、上記した本実施形態の製造方法では、インナーリード41を加熱処理する工程をワイヤボンディングの後に行っている。この加熱処理をワイヤボンディングよりも前に施すと、上述したようにリードフレーム40の最表面に表面拡散したCuの酸化物が形成され、例えばAu線をリードフレーム40上にボンディングする際、AuとAuの間にCu酸化膜が介在することになる。   In the manufacturing method of the present embodiment described above, the step of heat-treating the inner lead 41 is performed after the wire bonding. When this heat treatment is performed before wire bonding, an oxide of Cu diffused on the outermost surface of the lead frame 40 is formed as described above. For example, when bonding an Au wire on the lead frame 40, Au and A Cu oxide film is interposed between Au.

そして、冷熱サイクルが加わることにより、上記Cuの酸化物が劣化し、リードフレーム40上のボンディング強度が低下、最悪の場合には断線することになる。その点、本実施形態の製造方法によれば、そのような問題を回避することができ、ボンディング強度を維持しつつ、モールド樹脂60との密着強度も向上させることができる。   Then, by applying a cooling / heating cycle, the Cu oxide is deteriorated, the bonding strength on the lead frame 40 is lowered, and in the worst case, it is disconnected. In that respect, according to the manufacturing method of the present embodiment, such a problem can be avoided, and the adhesion strength with the mold resin 60 can be improved while maintaining the bonding strength.

また、上記したインナーリード41の加熱処理によるモールド樹脂60との密着強度の向上効果は、この種のPd−PPFにおいて採用される粗化状態に関わらず、発揮されることを確認している。つまり、本実施形態のPd−PPFとしてのリードフレーム40は、上記した比表面積1.05〜1.25程度のものでなくてもよく、それ以外の比表面積のものや粗化されていないものであってもよい。   Further, it has been confirmed that the effect of improving the adhesion strength with the mold resin 60 by the heat treatment of the inner lead 41 is exhibited regardless of the roughened state employed in this type of Pd-PPF. That is, the lead frame 40 as the Pd-PPF of this embodiment does not have to have a specific surface area of about 1.05 to 1.25, and has a specific surface area other than that or is not roughened. It may be.

具体的に、Cuよりなる母材40a上に、膜厚0.3μm〜2.3μmのNiメッキ層40b、膜厚0.005μm〜0.05μmのPdメッキ層40c、膜厚0.003μm〜0.02μmのAuメッキ層40dを形成してなるリードフレーム40において、最表面の粗化状態を変えたものについて、上記効果を調べた。   Specifically, a Ni plating layer 40b having a film thickness of 0.3 μm to 2.3 μm, a Pd plating layer 40c having a film thickness of 0.005 μm to 0.05 μm, and a film thickness of 0.003 μm to 0 are formed on the base material 40a made of Cu. In the lead frame 40 formed by forming the 0.02 μm Au plating layer 40d, the above-mentioned effects were examined for the outermost surface with the roughened state changed.

ここで、ダイマウント時のリードフレーム40にかかる温度は180℃、同ワイヤボンディング時の加熱温度は200〜250℃であり、その後に上記インナーリード41の加熱処理を、ワイヤボンディング時の加熱温度を超える温度(たとえば、290℃程度の温度)にて行った。   Here, the temperature applied to the lead frame 40 at the time of die mounting is 180 ° C., and the heating temperature at the time of wire bonding is 200 to 250 ° C. Thereafter, the heating treatment of the inner lead 41 is performed, and the heating temperature at the time of wire bonding is set. The temperature was exceeded (for example, a temperature of about 290 ° C.).

そして、上記粗化状態にかかわらず、最表面の上記Cuの量がPdの量の40%以上になれば、上記図3や上記図4に示したのと同様に、モールド樹脂60との密着力が回復する傾向が見られた。   If the amount of Cu on the outermost surface is 40% or more of the amount of Pd regardless of the roughened state, the adhesiveness to the mold resin 60 is the same as shown in FIG. 3 and FIG. There was a tendency for power to recover.

具体的に、リードフレーム40の最表面が、粗化されずに平らな面である場合においては、上記密着強度が、初期ではおおよそ7〜8MPaであったのに対して、ワイヤボンディングによる熱履歴を施した場合には5〜6MPaに低下し、ワイヤボンディング後に上記インナーリードの加熱処理を施すことで、7〜8MPaまでに向上(回復)した。   Specifically, in the case where the outermost surface of the lead frame 40 is a flat surface without being roughened, the adhesion strength is about 7 to 8 MPa in the initial stage, whereas the thermal history due to wire bonding. Was reduced to 5 to 6 MPa, and was improved (recovered) to 7 to 8 MPa by subjecting the inner lead to heat treatment after wire bonding.

また、リードフレーム40の最表面が粗化されている場合においては、たとえば比表面積が1.1〜1.3程度の場合は、ワイヤボンディングによる熱履歴を施した場合には、密着強度は8〜9MPaであったのに対して、ワイヤボンディング後に上記インナーリードの加熱処理を施すことで、密着強度は10〜12MPaに向上(回復)した。   Further, when the outermost surface of the lead frame 40 is roughened, for example, when the specific surface area is about 1.1 to 1.3, the adhesion strength is 8 when the thermal history by wire bonding is applied. Whereas it was ˜9 MPa, the adhesive strength was improved (recovered) to 10 to 12 MPa by subjecting the inner lead to heat treatment after wire bonding.

さらに、比表面積が1.4〜1.5の場合には、リードフレーム40の表面の凹凸が激しくなり、表面状態の影響を受け難いため、本製造方法の加熱処理による表面状態の変化は、比表面積1.1〜1.3のリードフレームに比べて顕著に表われないが、それでもワイヤボンディングによる熱履歴を施した場合には、おおよそ15〜18MPaの接着強度であったのに対して、上記インナーリードの加熱処理を施すことで、17〜20MPaに向上する傾向が見られた。   Furthermore, when the specific surface area is 1.4 to 1.5, the unevenness of the surface of the lead frame 40 becomes severe and is not easily affected by the surface state. Although it does not appear remarkably as compared with a lead frame having a specific surface area of 1.1 to 1.3, it still has an adhesive strength of about 15 to 18 MPa when subjected to a thermal history by wire bonding, A tendency to increase to 17 to 20 MPa was observed by performing the heat treatment of the inner lead.

(他の実施形態)
なお、上記実施形態におけるインナーリード41の加熱処理は、その目的が、モールド樹脂60の内部のインナーリード41の樹脂密着性を向上させることであるため、局所的に加熱する方法として、例えばレーザ加熱のような方法を用いてもよい。また、リードフレーム10は、Pd−PPFであって上記したCuの量を考慮した表面構成を持つものであればよく、上記実施形態に限定されるものではない。
(Other embodiments)
In addition, since the purpose of the heat treatment of the inner lead 41 in the above embodiment is to improve the resin adhesion of the inner lead 41 inside the mold resin 60, as a method of locally heating, for example, laser heating Such a method may be used. Further, the lead frame 10 is not limited to the above embodiment as long as it is a Pd-PPF and has a surface configuration in consideration of the amount of Cu described above.

また、上記実施形態では、リードフレーム40において、インナーリード41とアウターリード42は同じ構成となっているが、インナーリード41のみが上記したメッキおよび表面の構成であるものであってもよい。そして、アウターリード42は必要に応じて、インナーリード41とは異なるメッキ構成、表面状態であってもよい。   In the above embodiment, in the lead frame 40, the inner lead 41 and the outer lead 42 have the same configuration, but only the inner lead 41 may have the above-described plating and surface configuration. The outer lead 42 may have a different plating configuration and surface state from the inner lead 41 as necessary.

つまり、上記実施形態にかかる構造および製造方法は、モールド樹脂60の内部のインナーリード41に関するものであり、モールド樹脂60の外側すなわちアウターリード42に関する特性については、特に限定するものではない。たとえば、プリント基板実装時の位置決めのための検査として、アウターリード42を光干渉法で位置を検出する場合に、これに対応できるように、表面光沢を得るための比表面積の限定(たとえば1.23以下)を設けたリードフレームであってもよい。   That is, the structure and the manufacturing method according to the above embodiment relate to the inner lead 41 inside the mold resin 60, and the characteristics relating to the outside of the mold resin 60, that is, the outer lead 42 are not particularly limited. For example, when the position of the outer lead 42 is detected by optical interference as an inspection for positioning at the time of mounting on a printed circuit board, the specific surface area for obtaining the surface gloss is limited (for example, 1.. 23 or less) may be used.

さらには、インナーリードのみを粗化して樹脂密着強度を向上させ、かつ、アウターリードを上記位置決め検査性向上のために非粗化状態とする部分粗化リードフレームなどであってもよい。さらに、上記構成および製造方法は、表面実装用の半導体パッケージのみでなく、一般的なセンサー部品などのリードフレームとモールド樹脂を密着させる部品にも適用が可能である。   Further, it may be a partially roughened lead frame in which only the inner lead is roughened to improve the resin adhesion strength and the outer lead is in a non-roughened state in order to improve the positioning inspection property. Furthermore, the above-described configuration and manufacturing method can be applied not only to a semiconductor package for surface mounting, but also to a component that brings a lead frame such as a general sensor component into close contact with a mold resin.

(a)は、本発明の実施形態に係る樹脂封止型半導体装置の概略断面図であり、(b)は(a)中のインナーリードの拡大図である。(A) is a schematic sectional drawing of the resin-encapsulated semiconductor device which concerns on embodiment of this invention, (b) is an enlarged view of the inner lead in (a). インナーリードを加熱処理する具体的な加熱方法を示す図である。It is a figure which shows the specific heating method which heat-processes an inner lead. リードフレームの加熱温度とリードフレームの最表面におけるPdおよびCuの量との関係を示す図である。It is a figure which shows the relationship between the heating temperature of a lead frame, and the quantity of Pd and Cu in the outermost surface of a lead frame. 上記図3における加熱温度に対するインナーリードとモールド樹脂との密着強度の関係を示す図である。It is a figure which shows the relationship of the adhesion strength of the inner lead and mold resin with respect to the heating temperature in the said FIG. Pd−PPFを構成する各金属およびAgについてモールド樹脂との接着力を示す図である。It is a figure which shows the adhesive force with mold resin about each metal and Ag which comprise Pd-PPF. 樹脂密着力の向上効果の一具体例を示す図である。It is a figure which shows an example of the improvement effect of resin contact | adhesion power.

符号の説明Explanation of symbols

10…アイランド、30…半導体素子としての半導体チップ、
40…リードフレーム、40a…リードフレームの母材、
40b…Niメッキ層、40c…Pdメッキ層、40d…Auメッキ層、
41…インナーリード、42…アウターリード、50…ボンディングワイヤ。
10 ... island, 30 ... semiconductor chip as a semiconductor element,
40 ... Lead frame, 40a ... Base material of lead frame,
40b ... Ni plating layer, 40c ... Pd plating layer, 40d ... Au plating layer,
41: inner leads, 42: outer leads, 50: bonding wires.

Claims (6)

半導体素子(30)と、ボンディングワイヤ(50)を介して前記半導体素子(30)に電気的に接続されたリードフレーム(40)と、前記半導体素子(30)、前記ボンディングワイヤ(50)および前記リードフレーム(40)を封止するモールド樹脂(60)とを備え、
前記リードフレーム(40)における前記モールド樹脂(60)で封止されている部位であるインナーリード(41)は、Cuよりなる母材(40a)の表面上に、当該母材(40a)側からNiメッキよりなるNiメッキ層(40b)、PdメッキよりなるPdメッキ層(40c)、AuよりなるAuメッキ層(40d)が、順次積層されてなるものである半導体装置において、
前記インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量が、当該最表面に存在するPdの量の40%以上となっており、
前記Niメッキ層(40b)、前記Pdメッキ層(40c)、前記Auメッキ層(40d)のそれぞれの膜厚は、0.3μm以上2.3μm未満、0.005μm以上0.05μm未満、0.003μm以上0.02μm未満であることを特徴とする半導体装置。
A semiconductor element (30), a lead frame (40) electrically connected to the semiconductor element (30) via a bonding wire (50), the semiconductor element (30), the bonding wire (50), and the A mold resin (60) for sealing the lead frame (40),
An inner lead (41) which is a portion sealed with the mold resin (60) in the lead frame (40) is formed on the surface of the base material (40a) made of Cu from the base material (40a) side. In a semiconductor device in which a Ni plating layer (40b) made of Ni plating, a Pd plating layer (40c) made of Pd plating, and an Au plating layer (40d) made of Au are sequentially laminated.
When the outermost surface of the inner lead (41) is subjected to surface analysis by Auger electron spectroscopy, the amount of Cu present on the outermost surface is 40% or more of the amount of Pd present on the outermost surface ,
The thicknesses of the Ni plating layer (40b), the Pd plating layer (40c), and the Au plating layer (40d) are 0.3 μm or more and less than 2.3 μm, 0.005 μm or more and less than 0.05 μm, and 0.0. A semiconductor device having a thickness of 003 μm or more and less than 0.02 μm .
前記モールド樹脂(60)はエポキシ樹脂よりなることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the mold resin is made of an epoxy resin. モールド樹脂(60)で封止される部位であるインナーリード(41)がCuよりなる母材(40a)の表面上に、当該母材(40a)側からNiメッキよりなるNiメッキ層(40b)、PdメッキよりなるPdメッキ層(40c)、AuよりなるAuメッキ層(40d)が、順次積層されてなるものとして構成されているリードフレーム(40)と、半導体素子(30)とを、ボンディングワイヤ(50)により電気的に接続し、
前記リードフレーム(40)、前記ボンディングワイヤ(50)および前記半導体素子(30)を前記モールド樹脂(60)によって封止してなる半導体装置の製造方法において、
前記リードフレーム(40)と前記半導体素子(30)との間でワイヤボンディングを行って前記ボンディングワイヤ(50)による接続を行った後、
前記リードフレーム(40)のうち前記インナーリード(41)を、前記ワイヤボンディング時に前記インナーリード(41)に加わる温度よりも高い温度で加熱処理することにより、前記インナーリード(41)における最表面をオージェ電子分光法によって表面分析したときの当該最表面に存在するCuの量を、当該最表面に存在するPdの量の40%以上とし、
しかる後、前記モールド樹脂(60)による封止を行うことを特徴とする半導体装置の製造方法。
The Ni lead layer (40b) made of Ni plating from the base material (40a) side on the surface of the base material (40a) where the inner lead (41), which is the portion sealed with the mold resin (60), is formed. A lead frame (40) constituted by sequentially laminating a Pd plating layer (40c) made of Pd plating and an Au plating layer (40d) made of Au is bonded to the semiconductor element (30). Electrically connected by wire (50),
In the method of manufacturing a semiconductor device, wherein the lead frame (40), the bonding wire (50), and the semiconductor element (30) are sealed with the mold resin (60).
After performing the wire bonding between the lead frame (40) and the semiconductor element (30) and performing the connection by the bonding wire (50),
By heating the inner lead (41) of the lead frame (40) at a temperature higher than the temperature applied to the inner lead (41) during wire bonding, the outermost surface of the inner lead (41) is formed. The amount of Cu present on the outermost surface when surface analysis is performed by Auger electron spectroscopy is 40% or more of the amount of Pd present on the outermost surface,
Thereafter, the semiconductor device is sealed with the mold resin (60).
前記インナーリード(41)を加熱処理する工程の温度は、275℃以上であることを特徴とする請求項に記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 3 , wherein the temperature of the step of heat-treating the inner lead (41) is 275 [deg.] C. or higher. 前記インナーリード(41)を加熱処理する工程の温度は、295℃以上であることを特徴とする請求項に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 4 , wherein the temperature of the heat treatment of the inner lead (41) is 295 ° C. or higher. 前記インナーリード(41)を加熱処理する工程では、前記リードフレーム(40)のアイランド(10)に前記半導体素子(30)を搭載し、この半導体素子(30)と前記インナーリード(41)とを前記ボンディングワイヤ(50)により接続した状態で、前記加熱処理を行うものであり、
当該加熱処理は、前記アイランド(10)は当該加熱処理の温度よりも低い温度とした状態で前記インナーリード(41)の加熱を行うことを特徴とする請求項ないしのいずれか1つに記載の半導体装置の製造方法。
In the step of heat-treating the inner lead (41), the semiconductor element (30) is mounted on the island (10) of the lead frame (40), and the semiconductor element (30) and the inner lead (41) are connected. In the state connected by the bonding wire (50), the heat treatment is performed.
To the heat treatment, said island (10) is any one of claims 3, characterized in that for heating the while the temperature lower than the temperature of the heat treatment inner lead (41) 5 The manufacturing method of the semiconductor device of description.
JP2007111250A 2007-04-20 2007-04-20 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4978294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007111250A JP4978294B2 (en) 2007-04-20 2007-04-20 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007111250A JP4978294B2 (en) 2007-04-20 2007-04-20 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008270512A JP2008270512A (en) 2008-11-06
JP4978294B2 true JP4978294B2 (en) 2012-07-18

Family

ID=40049629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007111250A Expired - Fee Related JP4978294B2 (en) 2007-04-20 2007-04-20 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4978294B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010101924A (en) 2008-10-21 2010-05-06 Sony Corp Image processing apparatus, image processing method, and program
JP6777365B2 (en) 2016-12-09 2020-10-28 大口マテリアル株式会社 Lead frame

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334087A (en) * 1993-05-21 1994-12-02 Hitachi Cable Ltd Manufacture of lead frame for semiconductor device
JPH1140722A (en) * 1997-07-15 1999-02-12 Mitsui High Tec Inc Manufacture of lead frame for semiconductor device
JP2000077593A (en) * 1998-08-27 2000-03-14 Hitachi Cable Ltd Lead frame for semiconductor
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP4857594B2 (en) * 2005-04-26 2012-01-18 大日本印刷株式会社 Circuit member and method of manufacturing circuit member
US7462926B2 (en) * 2005-12-01 2008-12-09 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom

Also Published As

Publication number Publication date
JP2008270512A (en) 2008-11-06

Similar Documents

Publication Publication Date Title
JP2746840B2 (en) Integrated circuit package and lead frame
JP2006222406A (en) Semiconductor device
KR101924407B1 (en) Lead frame and semiconductor device
US7608916B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US9355987B2 (en) Electronic component and manufacturing method for electronic component
US7329944B2 (en) Leadframe for semiconductor device
JP2006303492A (en) Lead frame for semiconductor package
JP2007287765A (en) Resin-sealed semiconductor device
JP2007158327A (en) Leadframe provided with tin plating, or intermetallic layer formed of tin plating
JP2001110971A (en) Lead frame for semiconductor package and its manufacturing method
USH498H (en) Electronic component including soldered electrical leads
JP4978294B2 (en) Semiconductor device and manufacturing method thereof
US8125060B2 (en) Electronic component with layered frame
Zheng Study of copper applications and effects of copper oxidation in microelectronic package
US9769933B2 (en) Printed circuit board and method of manufacturing the same
US6404066B1 (en) Semiconductor device and process for manufacturing the same
CN100550363C (en) The bonding structure of terminal pad and scolder, semiconductor device and the manufacture method of this semiconductor device with this bonding structure
JP4931835B2 (en) Semiconductor device
US9646950B2 (en) Corrosion-resistant copper bonds to aluminum
US20030042597A1 (en) Semiconductor device
JP5293728B2 (en) Bonding wire
JPH08204081A (en) Lead frame for semiconductor device, semiconductor device, and manufacturing method thereof
KR101451361B1 (en) Cu alloy bonding wire for semiconductor package
TWI436465B (en) Wire bonding structure, method for bonding a wire and method for manufacturing a semiconductor package
JPH118340A (en) Lead frame for semiconductor device and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees