JP4977169B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4977169B2 JP4977169B2 JP2009124512A JP2009124512A JP4977169B2 JP 4977169 B2 JP4977169 B2 JP 4977169B2 JP 2009124512 A JP2009124512 A JP 2009124512A JP 2009124512 A JP2009124512 A JP 2009124512A JP 4977169 B2 JP4977169 B2 JP 4977169B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- insulating layer
- semiconductor structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってCSP(chip size package)と呼ばれる半導体装置が開発されている。このCSPは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜(中間絶縁膜)を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される配線を形成し、各配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。 In recent years, a semiconductor device called a CSP (chip size package) has been developed in conjunction with downsizing of a portable electronic device represented by a mobile phone. This CSP is provided with a passivation film (intermediate insulating film) on the upper surface of a bare semiconductor device in which a plurality of connection pads for external connection are formed, and an opening is formed in a corresponding portion of each connection pad of the passivation film. A wiring connected to each connection pad is formed through the opening, a columnar external connection electrode is formed on the other end side of each wiring, and a sealing material is filled between each external connection electrode Is.
このような、CSPによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。 According to such CSP, by forming solder balls on each columnar external connection electrode, it is possible to bond to a circuit board having connection terminals by a face-down method, and the mounting area is almost bare. Therefore, the electronic device can be significantly reduced in size as compared with a conventional face-up bonding method using wire bonding or the like.
このような、CSPにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、配線、外部接続用電極および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある(例えば、特許文献1参照)。 In such a CSP, in order to increase productivity, a passivation film, a wiring, an external connection electrode and a sealing material are formed on a semiconductor substrate in a wafer state, and further exposed without being covered with the sealing material. There is one in which a solder ball is provided on the upper surface of the external connection electrode and then cut by a dicing line (see, for example, Patent Document 1).
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、CSPは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。 By the way, the conventional semiconductor device has the following problems when the number of external connection electrodes increases as integration increases. That is, as described above, the CSP arranges the external connection electrodes on the upper surface of the bare semiconductor device. Therefore, the CSP is usually arranged in a matrix. For this reason, the CSP has a large number of external connection electrodes. In some cases, the size and pitch of the external connection electrodes become extremely small, and therefore, this is not applicable to the case where the number of external connection electrodes is large for the size of the bare semiconductor device. Met.
すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。 That is, if the size and pitch of the electrodes for external connection become extremely small, not only alignment with the circuit board is difficult, but also the bonding strength is insufficient, and a short circuit between the electrodes occurs during bonding, usually silicon A fatal problem such as destruction of the external connection electrode occurs due to the stress generated due to the difference between the linear expansion coefficients of the semiconductor substrate and the circuit board.
また、上記従来の半導体装置では、回路基板にフェースダウン方式でボンディングするので、ベアーの半導体装置の接続パッド形成面とは反対側の面が上面となり、この面を回路基板のグランドに接続する場合には、それ専用の接続部品をCSPの外部に配置することとなり、配線長が増大し、インピーダンス(浮遊容量等)の増加等の問題が生じるため、より一層の高密度実装が要求される。 In addition, since the conventional semiconductor device is bonded to the circuit board in a face-down manner, the surface opposite to the connection pad forming surface of the bare semiconductor device is the upper surface, and this surface is connected to the ground of the circuit substrate. In this case, a dedicated connection component is disposed outside the CSP, which increases the wiring length and causes problems such as an increase in impedance (such as stray capacitance). Therefore, higher density mounting is required.
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、より一層の高密度実装が可能となる半導体装置およびその製造方法を提供することを目的とする。 Accordingly, the present invention provides a semiconductor device capable of making the size and pitch necessary, even when the number of external connection electrodes is increased, and capable of further high-density mounting, and the semiconductor device An object is to provide a manufacturing method.
上記目的を達成するため、この発明の請求項1に記載の発明は、下層導体を有するベース板と、前記ベース板上に設けられ、上面に外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に前記半導体構成体の全周側面に接する第2の領域と、該第2の領域の周囲にスリットにより複数に分断されて設けられた第1の領域とを有し、前記スリット内に第2の領域が設けられ、前記第1の領域は補強材が埋入された熱硬化性樹脂からなり、前記第2の領域は補強材が埋入されておらず、且つ前記第1の領域と同一材料の熱硬化性樹脂からなる絶縁層と、前記半導体構成体上および前記絶縁層上に設けられ、前記外部接続用電極を露出する開口部を有する上層絶縁膜と、前記上層絶縁膜に設けられ、前記開口部を介して前記外部接続用電極に接続された上層導体と、前記上層絶縁膜および前記絶縁層の前記第2の領域内に設けられ、前記上層導体と前記下層導体と電気的に接続する上下導通部と、を具備することを特徴とするものである。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記絶縁層の第2の領域は前記上下導通部が設けられた部分が、他の部分よりも外側に突き出す凸状とされていることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記絶縁層の第1の領域は前記上下導通部に対応しない部分の少なくとも一部が、他の部分よりも内側に突き出す凸状とされていることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記下層導体は前記ベース板の上面に設けられ、前記半導体構成体は前記下層導体の上面に接着されていることを特徴とするものである。
請求項5に記載の発明は、下層導体を有するベース板上に、おのおのが、複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体の周囲における前記ベース板上に、前記各半導体構成体の全周囲を囲み、前記各半導体構成体のサイズより大きいサイズの開口部を有し、前記半導体構成体よりも厚い、熱硬化性樹脂中に補強材が埋入された絶縁層形成用シートを配置する工程と、前記絶縁層形成用シートを加熱加圧して、前記開口部内に前記熱硬化性樹脂を前記開口部内に押し出し、前記前記半導体構成体の全周側面に接し、第1の領域に突き出すスリットを有する形状である補強材が含まれない第2の領域と、該第2の領域の周囲に、補強材が含まれる第1の領域を有する絶縁層を形成する工程と、前記半導体構成体上および前記絶縁層上に、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程と、前記上層絶縁膜に前記開口部を介して前記外部接続用電極に接続された上層導体を形成する工程と、前記上層絶縁膜および前記絶縁層の前記第2の領域内に前記上層導体と前記下層導体と電気的に接続する上下導通部を形成する工程と、前記半導体構成体間における前記絶縁層および前記ベース板を切断して前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記上下導通部を形成する工程は、上層絶縁膜および前記絶縁層の前記第2の領域内にレーザビームを照射するレーザ加工により貫通穴を形成する工程を含むことを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程は、前記半導体構成体の前記外部接続用電極に対応する部分にレーザビームを照射するレーザ加工により前記開口部を形成する工程を含むことを特徴とするものである。
請求項8に記載の発明は、請求項5に記載の発明において、前記絶縁層の第2の領域を形成する工程は、前記上下導通部を形成する部分が、他の部分よりも外側に突き出す凸状となるように形成することを特徴とするものである。
請求項9に記載の発明は、請求項5に記載の発明において、前記絶縁層の第1の領域を形成する工程は、前記上下導通部に対応しない部分の少なくとも一部が、他の部分よりも内側に突き出す凸状となるように形成することを特徴とするものである。
請求項10に記載の発明は、請求項5に記載の発明において、前記切断工程は、前記絶縁層の第1の領域を完全に切り離す工程であることを特徴とするものである。
In order to achieve the above object, an invention according to
According to a second aspect of the present invention, in the first aspect of the present invention, the second region of the insulating layer has a convex shape in which the portion where the vertical conduction portion is provided protrudes outside the other portion. It is characterized by being said.
According to a third aspect of the present invention, in the first aspect of the present invention, in the first region of the insulating layer, at least a part of a portion not corresponding to the vertical conduction portion protrudes more inward than the other portion. It is characterized by being made into a shape.
The invention according to
According to a fifth aspect of the present invention, there is provided the step of disposing a plurality of semiconductor structures each having a plurality of external connection electrodes on a base plate having a lower layer conductor, and each of the semiconductor structures. In the thermosetting resin, which has an opening having a size larger than the size of each semiconductor structure, and surrounds the entire periphery of each semiconductor structure on the base plate around A step of disposing an insulating layer forming sheet in which a reinforcing material is embedded; and heating and pressurizing the insulating layer forming sheet to extrude the thermosetting resin into the opening, and the semiconductor A second region that does not include a reinforcing material in contact with the entire peripheral side surface of the structure and has a slit protruding into the first region, and a first reinforcing material that is included around the second region. Forming an insulating layer having a region; Forming an upper insulating film having an opening exposing the external connection electrode of the semiconductor structure on the semiconductor structure and the insulating layer; and forming the opening in the upper insulating film. A step of forming an upper layer conductor connected to the external connection electrode, and vertical conduction to electrically connect the upper layer conductor and the lower layer conductor in the second region of the upper layer insulating film and the insulating layer. And forming a plurality of semiconductor devices each including at least one semiconductor structure by cutting the insulating layer and the base plate between the semiconductor structures. Is.
According to a sixth aspect of the present invention, in the fifth aspect of the present invention, in the step of forming the vertical conduction portion, the laser processing is performed by irradiating a laser beam in the second region of the upper insulating film and the insulating layer. Including a step of forming a through hole.
According to a seventh aspect of the invention, in the sixth aspect of the invention, the step of forming an upper insulating film having an opening exposing the external connection electrode of the semiconductor structure includes the step of forming the semiconductor structure. The method includes a step of forming the opening by laser processing that irradiates a portion corresponding to the external connection electrode with a laser beam.
According to an eighth aspect of the present invention, in the fifth aspect of the present invention, in the step of forming the second region of the insulating layer, the portion where the vertical conduction portion is formed protrudes outside the other portion. It is characterized by being formed to have a convex shape.
The invention according to
The invention according to
この発明によれば、半導体構成体およびその側面に設けられた上層絶縁膜上に上層導体を配置しているので、上層導体の接続パッド部(外部接続用電極)の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、絶縁層の第2の領域に設けられた上下導通部を介して上層導体と下層導体とを電気的に接続しているので、より一層の高密度実装が可能となる。さらに、半導体構成体の全周側面に接し、上下導通部が形成される絶縁層の第2の領域には補強材が埋入されていないので、絶縁層に補強材が全く埋入されていない場合において熱膨張係数の相違に起因する応力が増大するのを緩和し、また、第2の領域の全周囲に接する第1の領域に補強材が埋入されているので、熱膨張係数の相違に起因する応力の増大を抑制し、且つ、上下導通部形成用の貫通孔の形成を容易にすることができる。 According to this invention, since the upper layer conductor is disposed on the semiconductor structure and the upper insulating film provided on the side surface thereof, even if the number of connection pad portions (external connection electrodes) of the upper layer conductor is increased, The size and pitch can be made as large as necessary. In addition, since the upper layer conductor and the lower layer conductor are electrically connected via the vertical conduction portion provided in the second region of the insulating layer, further high-density mounting is possible. Furthermore, since the reinforcing material is not embedded in the second region of the insulating layer that is in contact with the entire circumferential side surface of the semiconductor structure and in which the vertical conduction portion is formed, no reinforcing material is embedded in the insulating layer. In some cases, the increase in stress due to the difference in thermal expansion coefficient is alleviated, and the reinforcing material is embedded in the first region in contact with the entire circumference of the second region, so that the difference in thermal expansion coefficient It is possible to suppress an increase in stress due to the above and to easily form a through hole for forming the vertical conduction portion.
(参考例1)
図1はこの発明の参考例1としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板1を備えている。ベース板1は、例えば、通常、プリント基板用として用いられている材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT(ビスマレイミド・トリアジン)樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
(Reference Example 1)
FIG. 1 is a sectional view of a semiconductor device as Reference Example 1 of the present invention. This semiconductor device includes a
ベース板1の上面には銅箔からなるべたパターンのグランド層(下層導体)2が設けられている。グランド層2の上面には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体3の下面がダイボンド材からなる接着層4を介して接着されている。
A ground layer (lower layer conductor) 2 having a solid pattern made of copper foil is provided on the upper surface of the
この場合、半導体構成体3は、後述する配線12、柱状電極13、封止膜14を有しており、一般的にはCSPと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線12、柱状電極13、封止膜14を形成した後、ダイシングにより個々の半導体構成体3を得る方法を採用しているため、特に、ウエハレベルCSP(W−CSP)とも言われている。以下に、半導体構成体3の構成について説明する。
In this case, the
半導体構成体3はシリコン基板(半導体基板)5を備えている。シリコン基板5の下面は接着層4を介してベース板1の上面に接着されている。ここで、グランド層2は、電気的な外部ノイズのシールドと電位の安定化を図るためのものであり、シリコン基板5の下面に電気的に接続されていてもよく、接続されていなくてもよい。したがって、接着層4は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよく、この実施形態の場合、上述の如く、ダイボンド材を用いている。
The
シリコン基板5の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド6が集積回路に接続されて設けられている。接続パッド6の中央部を除くシリコン基板5の上面には酸化シリコン等からなる絶縁膜7が設けられ、接続パッド6の中央部は絶縁膜7に設けられた開口部8を介して露出されている。
An integrated circuit (not shown) having a predetermined function is provided on the upper surface of the
絶縁膜7の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜9が設けられている。この場合、絶縁膜7の開口部8に対応する部分における保護膜9には開口部10が設けられている。保護膜9の上面には銅等からなる下地金属層11が設けられている。下地金属層11の上面全体には銅からなる配線12が設けられている。下地金属層11を含む配線12の一端部は、両開口部8、10を介して接続パッド6に接続されている。
A
配線12の接続パッド部上面には銅からなる柱状電極(外部接続用電極)13が設けられている。配線12を含む保護膜9の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜14がその上面が柱状電極13の上面と面一となるように設けられている。このように、W−CSPと呼ばれる半導体構成体3は、シリコン基板5、接続パッド6、絶縁膜7を含み、さらに、保護膜9、配線12、柱状電極13、封止膜14を含んで構成されている。
A columnar electrode (external connection electrode) 13 made of copper is provided on the upper surface of the connection pad portion of the
半導体構成体3の周囲におけるグランド層2を含むベース板1の上面には、半導体構成体3との間に間隔をおいて、方形枠状の第1の絶縁層(第1の領域)15がその上面が半導体構成体3の上面とほぼ面一となるように設けられている。ここで、図2は図1のII−II線に沿う横断平面図を示す。図2に示すように、第1の絶縁層15には半導体構成体3のサイズよりもある程度大きめの方形状の開口部16が設けられ、且つ、第1の絶縁層15の開口部16の内壁面の所定の箇所には方形状の開口部17が開口部16に連続して設けられている。
A rectangular frame-shaped first insulating layer (first region) 15 is provided on the upper surface of the
そして、グランド層2上において半導体構成体3の周囲における第1の絶縁層15の開口部16、17内には第2の絶縁層(第2の領域)18がその上面が半導体構成体3の上面とほぼ面一となるように設けられている。ここで、第1の絶縁層15は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維等からなる基材としての補強材にエポキシ系樹脂、ポリイミド系樹脂、BT樹脂等からなる熱硬化性樹脂を含浸させた複合材料、あるいは、エポキシ系樹脂、ポリイミド系樹脂、BT樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等の補強材を分散して埋入した複合材料からなっている。
A second insulating layer (second region) 18 is formed in the
すなわち、第2の絶縁層18の全周側面に接する枠状とされた第1の絶縁層15は、熱硬化性樹脂中に補強材が埋入された複合材料によって形成されている。半導体構成体3の全周側面に接する枠状とされた第2の絶縁層18は、第1の絶縁層15中の熱硬化性樹脂と同一の熱硬化性樹脂のみによって形成され、補強材は埋入されていない。
That is, the frame-shaped first insulating
半導体構成体3および第1、第2の絶縁層15、18の上面には上層絶縁膜19がその上面を平坦とされて設けられている。上層絶縁膜19は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、BT樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等の補強材を分散したものからなっている。
An upper insulating
柱状電極13の上面中央部に対応する部分における上層絶縁膜19には開口部20が設けられている。上層絶縁膜19の上面には銅等からなる上層下地金属層21が設けられている。上層下地金属層21の上面全体には銅からなる上層配線(上層導体)22が設けられている。上層下地金属層21を含む上層配線22の一端部は、上層絶縁膜19の開口部20を介して柱状電極13の上面に接続されており、他端側は接続パッド部となっている。
An
上層配線22を含む上層絶縁膜19の上面にはソルダーレジスト等からなる上層オーバーコート膜23が設けられている。上層配線22の接続パッド部に対応する部分における上層オーバーコート膜23には開口部24が設けられている。開口部24内およびその上方には半田ボール25が上層配線22の接続パッド部に接続されて設けられている。複数の半田ボール25は、上層オーバーコート膜23上にマトリクス状に配置されている。
An
上層絶縁膜22、第1の絶縁層15の開口部17内に設けられた第2の絶縁層18、グランド層2およびベース板1の所定の箇所には貫通孔26(図2参照)が設けられている。貫通孔26の内壁面には銅からなる下地金属層27aと銅層27bとからなる上下導通部27がグランド層2に接続されて設けられている。上下導通部27の上部はグランド用の上層配線22に接続されている。
Through holes 26 (see FIG. 2) are provided at predetermined locations of the upper insulating
上下導通部27の下部は、貫通孔26の周囲におけるベース板1の下面に島状に設けられた下層下地金属層28および下層配線29に接続されている。この場合、下層下地金属層28を含む下層配線29は、島状であるため、上下導通部27以外とはどことも電気的に接続されていない。上下導通部27内にはソルダーレジスト等からなる充填材30が充填されている。下層配線29を含むベース板1の下面にはソルダーレジスト等からなる下層オーバーコート膜31が設けられている。
The lower part of the
ところで、ベース板1のサイズを半導体構成体3のサイズよりもある程度大きくしているのは、シリコン基板5上の接続パッド6の数の増加に応じて、半田ボール25の配置領域を半導体構成体3のサイズよりもある程度大きくし、これにより、上層配線22の接続パッド部(上層オーバーコート膜23の開口部24内の部分)のサイズおよびピッチを柱状電極16のサイズおよびピッチよりも大きくするためである。
By the way, the size of the
このため、マトリクス状に配置された上層配線22の接続パッド部は、半導体構成体3に対応する領域のみでなく、半導体構成体3の周側面の外側に設けられた第1、第2の絶縁層15、18に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール25のうち、少なくとも最外周の半田ボール25は半導体構成体3よりも外側に位置する周囲に配置されている。
Therefore, the connection pad portions of the upper layer wirings 22 arranged in a matrix form not only the region corresponding to the
また、この半導体装置では、半導体構成体3下におけるベース板1の上面にグランド層2を設け、上層絶縁膜19、第1の絶縁層15の開口部17内に設けられた第2の絶縁層18、グランド層2およびベース板1に設けられた貫通孔26内に設けられた上下導通部27を介して、グランド層2をグランド用の上層配線22に接続しているので、その配線長を最短とすることができ、より一層の高密度実装が可能となる。
In this semiconductor device, the
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体3の製造方法の一例について説明する。この場合、まず、図3に示すように、ウエハ状態のシリコン基板(半導体基板)5上にアルミニウム系金属等からなる接続パッド6、酸化シリコン等からなる絶縁膜7およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜9が設けられ、接続パッド6の中央部が絶縁膜7および保護膜9に形成された開口部8、10を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板5には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド6は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
Next, an example of a method for manufacturing the
次に、図4に示すように、両開口部8、10を介して露出された接続パッド6の上面を含む保護膜9の上面全体に下地金属層11を形成する。この場合、下地金属層11は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
Next, as shown in FIG. 4, a
次に、下地金属層11の上面にメッキレジスト膜41をパターン形成する。この場合、配線12形成領域に対応する部分におけるメッキレジスト膜41には開口部42が形成されている。次に、下地金属層11をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜41の開口部42内の下地金属層11の上面に配線12を形成する。次に、メッキレジスト膜41を剥離する。
Next, a plating resist
次に、図5に示すように、配線12を含む下地金属層11の上面にメッキレジスト膜43をパターン形成する。この場合、柱状電極13形成領域に対応する部分におけるメッキレジスト膜43には開口部44が形成されている。次に、下地金属層11をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜43の開口部44内の配線12の接続パッド部上面に柱状電極13を形成する。次に、メッキレジスト膜43を剥離し、次いで、配線12をマスクとして下地金属層11の不要な部分をエッチングして除去すると、図6に示すように、配線12下にのみ下地金属層11が残存される。
Next, as shown in FIG. 5, a plating resist
次に、図7に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、柱状電極13および配線12を含む保護膜9の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜14をその厚さが柱状電極13の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極13の上面は封止膜14によって覆われている。
Next, as shown in FIG. 7, the entire upper surface of the
次に、封止膜14および柱状電極13の上面側を適宜に研磨し、図8に示すように、柱状電極13の上面を露出させ、且つ、この露出された柱状電極13の上面を含む封止膜14の上面を平坦化する。ここで、柱状電極13の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極13の高さにばらつきがあるため、このばらつきを解消して、柱状電極13の高さを均一にするためである。
Next, the upper surface side of the sealing
次に、図9に示すように、シリコン基板5の下面全体に接着層4を形成する。接着層4は、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板5に固着される。次に、シリコン基板5に固着された接着層4をダイシングテープ(図示せず)に貼り付け、図10に示すダイシング工程を経た後に、ダイシングテープから剥がすと、シリコン基板5の下面に接着層4を有する半導体構成体3が複数個得られる。
Next, as shown in FIG. 9, the
次に、このようにして得られた半導体構成体3を用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図11に示すように、図1に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板1を用意する。ベース板1は、限定する意味ではないが、例えば、平面方形状である。ベース板1は、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。この場合、ベース板1の上面には、ベース板1の上面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層2が形成されている。
Next, an example of manufacturing the semiconductor device shown in FIG. 1 using the
次に、各グランド層2の上面の所定の箇所にそれぞれ半導体構成体3のシリコン基板5の下面に接着された接着層4を接着する。ここでの接着は、加熱加圧により、接着層4を本硬化させる。次に、半導体構成体3の周囲におけるグランド層2を含むベース板1の上面に、格子状の3枚の絶縁層形成用シート15aを位置決めピン等(図示せず)で位置決めしながら積層して配置する。
Next, the
格子上の絶縁層形成用シート15aは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態(Bステージ)にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の開口部16、17(図12参照)を形成することにより得られる。
The insulating
この場合、開口部16のサイズは半導体構成体3のサイズよりもある程度大きくなっており、半導体構成体3の側面から離間している。半導体構成体3の側面と開口部16との離間寸法(片側)は、0.1mm〜1.0mm程度である。また、3枚の絶縁層形成用シート15aの合計厚さは、半導体構成体3の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、開口部16、17を十分に埋めることができる程度の厚さとなっている。なお、この場合、絶縁層形成用シート15aとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、3層であってもよいが、1層、2層または4層以上であってもよい。
In this case, the size of the
次に、図13に示すように、一対の加熱加圧板45、46を用いて上下から絶縁層形成用シート15aを加熱加圧する。すると、絶縁層形成用シート15a中の溶融された熱硬化性樹脂が図11および図12に示す開口部16、17内に押し出され、半導体構成体3の側面までの空隙部に充填され、その後の冷却により、半導体構成体3の周囲におけるグランド層2を含むベース板1の上面に半導体構成体3との間に間隔をおいて補強材が埋入された第1の絶縁層15が形成され、且つ、グランド層2の上面において半導体構成体3の周囲における第1の絶縁層15の開口部16、17内に補強材が埋入されていない第2の絶縁層18が形成される。
Next, as shown in FIG. 13, the insulating
この状態では、第1の絶縁層15は、ガラス布等からなる補強材に含浸されたエポキシ系樹脂等からなる熱硬化性樹脂が硬化された複合材料からなり、図11および図12に示す絶縁層形成用シート15aの配置位置とほぼ同一の位置に配置されている。したがって、第1の絶縁層15の開口部16、17の配置位置は、図11および図12に示す絶縁層形成用シート15aの開口部16、17の配置位置とほぼ同じである。第2の絶縁層18は、第1の絶縁層15中の熱硬化性樹脂と同一の熱硬化性樹脂が硬化されたもののみからなり、半導体構成体3の周囲における第1の絶縁層15の開口部16、17内に配置されている。
In this state, the first insulating
次に、図14に示すように、半導体構成体3および第1、第2の絶縁層15、18の上面に上層絶縁膜形成用シート19aを配置する。この場合、上層絶縁膜形成用シート19aは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート22aとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
Next, as shown in FIG. 14, the upper insulating
次に、図示しない一対の加熱加圧板を用いて上下から上層絶縁膜形成用シート19aを加熱加圧する。すると、半導体構成体3および第1、第2の絶縁層15、18の上面に上層絶縁膜19が形成される。この場合、上層絶縁膜19の上面は、上側の加熱加圧板の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜19の上面を平坦化するための研磨工程は不要である。
Next, the upper insulating
次に、図15に示すように、紫外線レーザやCO2レーザ等のレーザビームを上面側から照射するレーザ加工により、柱状電極13の上面中央部に対応する部分における上層絶縁膜19に開口部20を形成し、また、第1の絶縁層15の開口部17の部分に形成された第2の絶縁層18の中央部に対応する領域における上層絶縁膜19、第2の絶縁層18、グランド層2およびベース板1に貫通孔26を形成する。次に、必要に応じて、開口部20内および貫通孔26内等に発生したエポキシスミア等をデスミア処理により除去する。
Next, as shown in FIG. 15, an
ここで、図11および図12に示すように、プリプレグ材からなる絶縁層形成用シート15aを用いる場合、その開口部16のサイズは半導体構成体3のサイズよりもある程度大きくせざるを得ない。したがって、上述の如く、ガラス布等からなる補強材が埋入された複合材料からなる第1の絶縁層15と半導体構成体3との間に、ガラス布等からなる補強材が埋入されていない、熱硬化性樹脂のみからなる第2の絶縁層18が形成される。
Here, as shown in FIGS. 11 and 12, when the insulating
次に、寸法の一例について、図2を参照して説明すると、開口部16の内壁面と半導体構成体3との間隔は0.1mm〜0.5mm程度であり、貫通孔26の直径は(図示の都合上、貫通孔26の大きさをある程度大きくしているが)0.1mm〜0.3mm程度である。また、開口部17の図2での右側の内壁面と半導体構成体3との間隔は、絶縁層形成用シート15a中の溶融された熱硬化性樹脂が押し出されて開口部17の部分に十分に充填される最大間隔1.5mm以下である。
Next, an example of the dimensions will be described with reference to FIG. 2. The distance between the inner wall surface of the
そして、第1の絶縁層15の開口部16と第2の絶縁層18との境界部においては、吸収係数が比較的小さいガラス布等からなる補強材が埋入された領域とそのような補強材が埋入されていない領域とが隣接するため、吸収係数が不均一となり、この吸収係数の不均一な領域に、紫外線レーザやCO2レーザ等のレーザビームを照射するレーザ加工により、貫通孔26をきれいに形成することは困難である。
And in the boundary part of the
そこで、この実施形態では、上述の如く、第1の絶縁層15にその開口部16に連続する開口部17を形成し、この開口部17の部分に形成された第2の絶縁層18(この部分は開口部16内に形成された部分から凸状に突き出されている)の中央部に対応する領域における上層絶縁膜19、第2の絶縁層18、グランド層2およびベース板1に、すなわち、ガラス布等からなる補強材が埋入されていない、エポキシ系樹脂等の熱硬化性樹脂のみからなる第2の絶縁層18の部分に、紫外線レーザやCO2レーザ等のレーザビームを照射するレーザ加工により、貫通孔26を形成している。この場合、貫通孔26を比較的きれいに形成することができる。
Therefore, in this embodiment, as described above, the
なお、ガラス布等からなる補強材が埋入された複合材料からなる第1の絶縁層15に貫通孔26を形成することも考えられる。しかし、第1の絶縁層15に貫通孔26を形成すると、当該貫通孔26の外側に第1の絶縁層15およびベース板1をある程度大きい幅で設けなければならず、半導体装置が必要以上に大型化してしまい、好ましくない。例えば、上記寸法条件では、第1の絶縁層15に貫通孔26を形成する場合には、開口部17の部分に形成された第2の絶縁層18に貫通孔26を形成する場合と比較して、半導体装置のサイズが0.2mm程度大きくなってしまう。
It is also conceivable to form the through
また、ここで、第1、第2の絶縁層15、18を、補強材が全く埋入されていない、熱硬化性樹脂のみによって形成した場合には、熱膨張係数の相違に起因する応力が増大してしまい、好ましくない。一方、第1、第2の絶縁層15、18全体を補強材が埋入された熱硬化性樹脂によって形成した場合には、貫通孔26の形成時に補強材が障害となる場合がある。例えば、紫外線レーザの場合には、出力が比較的低いため、吸収係数が比較的小さいガラス布等からなる補強材が埋入された熱硬化性樹脂に貫通孔を形成するのは容易でない。
Here, when the first and second insulating
そこで、この実施形態では、上述の如く、補強材が埋入された第1の絶縁層15の開口部17の部分に形成された熱硬化性樹脂のみからなる第2の絶縁層18に、紫外線レーザ等のレーザビームを照射するレーザ加工により、貫通孔26を形成し、これにより、熱膨張係数の相違に起因する応力の増大を抑制し、且つ、貫通孔26の形成を容易にすることができる。
Therefore, in this embodiment, as described above, the second insulating
さて、図15に示すように、開口部20および貫通孔26を形成したら、次に、図16に示すように、開口部20を介して露出された柱状電極13の上面を含む上層絶縁膜19の上面全体、ベース板1の下面全体および貫通孔26の内壁面に、銅の無電解メッキにより、上層下地金属層21、下層下地金属層28、下地金属層27aを形成する。
Now, as shown in FIG. 15, after the
次に、上層下地金属層21の上面に上層メッキレジスト膜47をパターン形成し、また、下層下地金属層28の下面に下層メッキレジスト膜48をパターン形成する。この場合、貫通孔26を含む上層配線22形成領域に対応する部分における上層メッキレジスト膜47には開口部49が形成されている。また、貫通孔26を含む下層配線29形成領域に対応する部分における下層メッキレジスト膜48には開口部50が形成されている。
Next, the upper plating resist
次に、下地金属層21、28、27aをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜47の開口部49内の上層下地金属層21の上面に上層配線22を形成し、また、下層メッキレジスト膜48の開口部50内の下層下地金属層28の下面に下層配線29を形成し、さらに、貫通孔26内の下地金属層27aの表面に銅層27bを形成する。
Next, by performing copper electroplating using the base metal layers 21, 28, and 27 a as plating current paths, the
次に、両メッキレジスト膜47、48を剥離し、次いで、上層配線22および下層配線29をマスクとして下地金属層21、28の不要な部分をエッチングして除去すると、図17に示すように、上層配線22下にのみ上層下地金属層21が残存され、また、下層配線29上にのみ下層下地金属層28が残存される。この状態では、貫通孔26の内壁面には下地金属層27aと銅層27bとからなる上下導通部27がグランド層2に接続されて設けられている。
Next, the plating resist
次に、図18に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線22を含む上層絶縁膜19の上面にソルダーレジスト等からなる上層オーバーコート膜23を形成し、また、下層配線29を含むベース板1の下面にソルダーレジスト等からなる下層オーバーコート膜31を形成し、同時に、上下導通部27内にソルダーレジスト等からなる充填材30を充填する。この場合、上層配線22の接続パッド部に対応する部分における上層オーバーコート膜23には開口部24が形成されている。
Next, as shown in FIG. 18, an
次に、開口部24内およびその上方に半田ボール25を上層配線22の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体3間において、上層オーバーコート膜23、上層絶縁膜19、第1の絶縁層15、ベース板1および下層オーバーコート膜31を切断すると、図1に示す半導体装置が複数個得られる。
Next, a
以上のように、上記製造方法では、ベース板1上に複数の半導体構成体3を接着層4を介して配置し、複数の半導体構成体3に対して、特に、上層配線22、上下導通部27および半田ボール25の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図13に示す製造工程以降では、ベース板1と共に複数の半導体構成体3を搬送することができるので、これによっても製造工程を簡略化することができる。
As described above, in the manufacturing method described above, the plurality of
(参考例2)
図19はこの発明の参考例2としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、グランド層2をベース板1の下面に設け、ベース板1に貫通孔26よりもある程度大きめの開口部32を設け、開口部32内に第2の絶縁層18を設けた点である。この場合、下層下地金属層28および下層配線29はグランド層2の下面全体に設けられている。
(Reference Example 2)
FIG. 19 is a sectional view of a semiconductor device as Reference Example 2 of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the
この半導体装置を製造する場合には、まず、図20に示すように、図19に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板1を用意する。この場合、ベース板1の下面には、ベース板1の下面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層2が形成されている。
When manufacturing this semiconductor device, first, as shown in FIG. 20, a
次に、図21に示すように、上面側からレーザビームを照射するレーザ加工により、ベース板1の各半導体構成体3配置領域の近傍に開口部32を1つずつ形成する。次に、各グランド層2の上面の所定の箇所に各開口部32をアライメントマークとしてそれぞれ半導体構成体3のシリコン基板5の下面に接着された接着層4を本硬化させて接着する。なお、グランド層2上に半導体構成体3を配置した後に、ベース板1に開口部32を形成するようにしてもよい。
Next, as shown in FIG. 21, one
次に、図13に示す工程と同様の工程を経ると、図22に示すように、半導体構成体3の周囲におけるベース板1の上面に半導体構成体3との間に間隔をおいて第1の絶縁層15が形成され、且つ、ベース板1の上面において半導体構成体3の周囲における第1の絶縁層15の開口部16、17内およびベース板1の開口部32内に第2の絶縁層18が形成される。
Next, when the same process as the process shown in FIG. 13 is performed, as shown in FIG. 22, the first upper surface of the
以下、上記第1実施形態の場合と同様の工程を経ると、図19に示す半導体装置が複数個得られる。ただし、この場合、ベース板1に貫通孔26よりもある程度大きめの開口部32を1回目のレーザ加工で形成し、上層絶縁膜19、第2の絶縁層18およびグランド層2の所定の箇所に貫通孔26を2回目のレーザ加工で形成することになるので、レーザ加工の回数は2回となる。
Thereafter, through the same steps as in the first embodiment, a plurality of semiconductor devices shown in FIG. 19 are obtained. However, in this case, an
ここで、上記第1実施形態の場合には、図15に示すように、上層絶縁膜19、第2の絶縁層18、グランド層2およびベース板1の所定の箇所に貫通孔26を1回のレーザ加工で形成している。この場合、第2の絶縁層18は熱硬化性樹脂のみからなり、ベース板1はガラス布等からなる補強材が埋入された複合材料からなるので、これらの異なる層に対して1回のレーザ加工で貫通孔26を形成するのは容易でない場合がある。
Here, in the case of the first embodiment, as shown in FIG. 15, the through-
すなわち、紫外線レーザの場合には、出力が比較的低いため、吸収係数が比較的小さいガラス布等からなる補強材が埋入された複合材料からなるベース板1に貫通孔26を形成するのは容易でない。一方、CO2レーザの場合には、出力が比較的高いため、ベース板1に貫通孔26を形成するのは比較的容易である。
That is, in the case of an ultraviolet laser, since the output is relatively low, the through
そこで、上記第2実施形態の場合には、ベース板1に開口部32を形成するための1回目のレーザ加工はCO2レーザで行ない、上層絶縁膜19、第2の絶縁層18およびグランド層2に貫通孔26を形成するための2回目のレーザ加工は紫外線レーザで行なうと、開口部32および貫通孔26の形成を比較的容易に行なうことができる。しかも、この場合、上層絶縁膜19に開口部20を形成するための紫外線レーザによるレーザ加工を上面側から行なうとき、同時に、上層絶縁膜19、第2の絶縁層18およびグランド層2に貫通孔26を形成することが可能となる。
Therefore, in the case of the second embodiment, the first laser processing for forming the
(参考例3)
図23はこの発明の参考例3としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、ベース板1に貫通孔26よりもある程度大きめの開口部32を設け、開口部32を介して露出されたグランド層2の下面に上下導通部27を接合させた点である。
(Reference Example 3)
FIG. 23 is a sectional view of a semiconductor device as Reference Example 3 of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that an
この半導体装置を製造する場合において、ベース板1に開口部32を下面側からのレーザ加工により形成する工程は、グランド層2上に半導体構成体3を配置する前であってもよく、グランド層2上に半導体構成体3を配置した後であってもよい。このうち、グランド層2上に半導体構成体3を配置する前の場合には、グランド層2上に半導体構成体3を配置するとき、開口部32をアライメントマークとして利用することができる。
In the case of manufacturing this semiconductor device, the step of forming the
また、この第3実施形態でも、ベース板1に開口部32を形成するための1回目のレーザ加工はCO2レーザで行ない、上層絶縁膜19、第2の絶縁層18およびグランド層2に貫通孔26を形成するための2回目のレーザ加工は紫外線レーザで行なうと、開口部32および貫通孔26の形成を比較的容易に行なうことができる。また、この場合も、上層絶縁膜19に開口部20を形成するための紫外線レーザによるレーザ加工を上面側から行なうとき、同時に、上層絶縁膜19、第2の絶縁層18およびグランド層2に貫通孔26を形成することが可能となる。
Also in the third embodiment, the first laser processing for forming the
さらに、この第3実施形態では、ベース板1の開口部32を介して露出されたグランド層2の下面に上下導通部27を接合させているので、グランド層2の厚さが比較的薄い場合であっても、グランド層2と上下導通部27との電気的接続を容易に且つ確実に行なうことができる。なお、ベース板1に開口部32を下面側からのレーザ加工により形成する工程は、図15に示すように、貫通孔26を形成した後であってもよい。
Furthermore, in the third embodiment, since the
(参考例4)
図24はこの発明の参考例4としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、ガラス布基材エポキシ樹脂等の絶縁材料からなるベース板1を有せず、銅箔等からなる金属箔(ベース板)2Aの上面に半導体構成体3および第1、第2の絶縁層15、18を設け、金属箔2Aの下面全体に下層下地金属層28を含む下層配線29を設け、下層配線29の下面全体に下層オーバーコート膜31を設けた点である。この場合、下層配線29を含む金属箔2Aは、グランド層としての機能を有する。
(Reference Example 4)
FIG. 24 is a sectional view of a semiconductor device as Reference Example 4 of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that it does not have a
この半導体装置を製造する場合には、図11から図14に示す工程において、図25に示すように、ベース板1の上面全体にラミネートされた銅箔等からなる金属箔2Aの上面に半導体構成体3の下面を接着層4を介して接着し、半導体構成体3の周囲における金属箔2Aの上面に第1、第2の絶縁層15、18を形成し、半導体構成体3および第1、第2の絶縁層15、18の上面に上層絶縁膜19を形成する。次に、金属箔2Aからベース板1を剥離すると、図26に示すように、金属箔2Aが露出される。
When manufacturing this semiconductor device, in the steps shown in FIGS. 11 to 14, as shown in FIG. 25, the semiconductor structure is formed on the upper surface of the
この状態では、銅箔等からなる金属箔2A上に半導体構成体3および第1、第2の絶縁層15、18が設けられ、その上に上層絶縁膜19が設けられているので、銅箔等からなる金属箔2Aの腰が弱くても、強度的に何ら支障はない。以下の工程は、上記第1実施形態の場合とほぼ同じであるので、その説明を省略する。ところで、図24に示す半導体装置では、ベース板1を備えていないため、その分だけ、薄型化することができる。
In this state, since the
(参考例5)
図27はこの発明の参考例5としての半導体装置の断面図を示す。この半導体装置の半導体構成体3において、図1に示す半導体構成体3と異なる点は、柱状電極13および封止膜14を有せず、外部接続用電極としての接続パッド部を有する配線12を有する点である。この場合、上層下地金属層21を含む上層配線22の一端部は、上層絶縁膜19の開口部20を介して配線12の接続パッド部に接続されている。
(Reference Example 5)
FIG. 27 is a sectional view of a semiconductor device as Reference Example 5 of the present invention. The
(参考例6)
図28はこの発明の参考例6としての半導体装置の断面図を示す。この半導体装置の半導体構成体3において、図27に示す半導体構成体3と異なる点は、配線12を含む保護膜9の上面にエポキシ系樹脂やポリイミド系樹脂等からなるオーバーコート膜33を設けた点である。この場合、配線12の接続パッド部に対応する部分におけるオーバーコート膜33には開口部34が設けられている。そして、上層下地金属層21を含む上層配線22の一端部は、上層絶縁膜19およびオーバーコート膜33の開口部20、34を介して配線12の接続パッド部に接続されている。
(Reference Example 6)
FIG. 28 is a sectional view of a semiconductor device as Reference Example 6 of the present invention. The
なお、図28において、半導体構成体3は、当初、オーバーコート膜33に開口部34が設けられていないものであってもよい。そして、この場合には、図15を参照して説明すると、レーザビームを照射するレーザ加工により、上層絶縁膜19およびおよびオーバーコート膜33に開口部20、34を連続して形成するようにすればよい。
In FIG. 28, the
(参考例7)
図29はこの発明の参考例7としての半導体装置の断面図を示す。この半導体装置の半導体構成体3において、図28に示す半導体構成体3と異なる点は、オーバーコート膜33の開口部34内およびその近傍のオーバーコート膜33の上面に下地金属層35および外部接続用電極としての上層接続パッド36を設けた点である。この場合、下地金属層35を含む上層接続パッド36は、配線12の接続パッド部に接続されている。また、上層下地金属層21を含む上層配線22の一端部は、上層絶縁膜19の開口部20を介して上層接続パッド36に接続されている。
(Reference Example 7)
FIG. 29 is a sectional view of a semiconductor device as Reference Example 7 of the present invention. The
(参考例8)
図30はこの発明の参考例8としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、第1の絶縁層15の上面に、ベース板1と同一の材料からなる絶縁板37をその上面が半導体構成体3の上面とほぼ面一となるように設けた点である。
(Reference Example 8)
30 is a sectional view of a semiconductor device as Reference Example 8 of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that an insulating
この半導体装置を製造する場合には、例えば図11に示す工程において、最上層の絶縁層形成用シート15aの代わりに、開口部16、17に対応する開口部を有する絶縁板37を用いればよい。この場合、絶縁板37はベース板1と同一の材料からなり、その熱膨張係数は同じである。この結果、絶縁板37の部分における上下の材料構成がほぼ対称的となり、加熱加圧により、絶縁層形成用シート15aが上下方向にほぼ対称的に硬化収縮し、ひいては、ベース板1に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
When manufacturing this semiconductor device, for example, in the step shown in FIG. 11, an insulating
なお、絶縁板37の代わりに、上面または両面に配線を有する回路基板を用いるようにしてもよい。この場合、回路基板の上面に設けられた配線の接続パッド部に対応する部分における上層絶縁膜19に開口部をレーザ加工により形成し、この開口部を介して、上層下地金属層21を含む上層配線22を回路基板の上面に設けられた配線の接続パッド部に接続させるようにすればよい。
Instead of the insulating
(参考例9)
図31はこの発明の参考例9としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、上層絶縁膜および上層配線を2層とした点である。すなわち、第1の上層配線22Aを含む第1の上層絶縁膜19Aの上面には第1の上層絶縁膜19Aと同一の材料からなる第2の上層絶縁膜19Bが設けられている。第2の上層絶縁膜19Bの上面には第2の上層下地金属層21Bを含む第2の上層配線22Bが設けられている。
(Reference Example 9)
FIG. 31 is a sectional view of a semiconductor device as Reference Example 9 of the present invention. In this semiconductor device, the main difference from the case shown in FIG. 1 is that the upper insulating film and the upper wiring have two layers. That is, the second upper
第1の上層下地金属層21Aを含む第1の上層配線22Aの一端部は、第1の上層絶縁膜19Aの開口部20Aを介して柱状電極13の上面に接続されている。第2の上層下地金属層21Bを含む第2の上層配線22Bの一端部は、第2の上層絶縁膜19Bの開口部20Bを介して第1の上層配線22Aの接続パッド部に接続されている。半田ボール22は、上層オーバーコート膜23の開口部24を介して第2の上層配線22Bの接続パッド部に接続されている。この場合、グランド層2は、上下導通部27を介して、グランド用の第2の上層配線22Bに接続されている。なお、上層絶縁膜および上層配線は3層以上としてもよい。
One end of the first
(参考例10)
例えば、図1あるいは図19に示す場合において、グランド層2を有せず、ベース板1の下面に下層下地金属層28を含む下層配線29からなる通常の配線を形成するようにしてもよい。この場合、上層配線22と下層配線29とを接続するための上下導通部27は、1つに限らず、複数になることもある。
(Reference Example 10)
For example, in the case shown in FIG. 1 or FIG. 19, a normal wiring composed of the
図32はこの発明の参考例10その1としての半導体装置の図2同様の横断平面図を示す。この半導体装置では、半導体構成体3の周囲に設けられた第1の絶縁層15に、半導体構成体3よりもある程度大きめの方形状の開口部16が設けられ、開口部16の内壁面と半導体構成体3との間に第2の絶縁層18が設けられ、第2の絶縁層18の部分に、上層配線(図示せず)と下層配線(図示せず)とを接続するための上下導通部27が複数設けられている。
FIG. 32 shows a cross-sectional plan view similar to FIG. 2 of the semiconductor device as the first example 10 of the present invention. In this semiconductor device, the first insulating
図33はこの発明の参考例10その2としての半導体装置の図32同様の横断平面図を示す。この半導体装置において、図32に示す半導体装置と異なる点は、第1の絶縁層15の開口部16の内壁面の相対向する所定の4箇所に方形状の凸部15bを設けた点である。この場合、凸部15bと半導体構成体3との間隔を可及的に小さくすると、図11および図12に示すような工程において、位置決めピン等を用いた高精度な位置決めを行なうことなく、凸部15bの存在により、半導体構成体3の周囲に上下導通部27を形成するための貫通孔形成領域を容易に且つ確実に確保することができる。
33 is a cross-sectional plan view similar to FIG. 32 of the semiconductor device serving as the second example 10 of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 32 in that square
(第1実施形態)
図34はこの発明の第1実施形態としての半導体装置の図33同様の横断平面図を示す。この半導体装置において、図33に示す半導体装置と異なる点は、第1の絶縁層15にその外側と開口部16内とを連通するスリット16aを複数設け、スリット16a内に第2の絶縁層18を設けた点である。
(First embodiment)
FIG. 34 is a cross-sectional plan view similar to FIG. 33 of the semiconductor device as the first embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 33 in that the first insulating
この半導体装置を製造する場合には、第1、第2の絶縁層15、18を形成するための絶縁層形成用シート(図示せず)に開口部16および該開口部16に連続する複数のスリット16aを形成する。ただし、スリット16aは、上下左右に隣接する2つの開口部16間において非連続とされ、この非連続部により、絶縁層形成用シートはばらばらとならないようになっている。
When manufacturing this semiconductor device, an insulating layer forming sheet (not shown) for forming the first and second insulating
ここで、ガラス布等からなる補強材が埋入された複合材料からなる第1の絶縁層15は、そのような補強材が埋入されていない、熱硬化性樹脂のみからなる第2の絶縁層18と比べて、熱膨張係数が小さく、剛性が強いので、図33や図32に示すような場合には、熱膨張係数差に起因する熱応力により、方形枠状の第1の絶縁層15がその内側の第2の絶縁層18を締め付け、第2の絶縁層18等に設けられた上下導通部27の信頼性を損ねる要因となってしまう。
Here, the first insulating
これに対し、図34に示すような場合には、第1の絶縁層15は、スリット16aにより複数に分断されているため、熱膨張係数差に起因する熱応力が緩和され、第2の絶縁層18等に設けられた上下導通部27の信頼性を損ねる要因となることはない。
On the other hand, in the case as shown in FIG. 34, since the first insulating
(参考例10)
図35はこの発明の参考例10その3としての半導体装置の図32同様の横断平面図を示す。この半導体装置において、図32に示す半導体装置と異なる点は、第1の絶縁層15を備えていない点である。すなわち、例えば図18に示す工程後の切断で、第1の絶縁層15の部分を完全に切り離すと、図35に示す半導体装置が複数個得られる。この場合、半導体構成体3の周囲には熱硬化性樹脂のみからなる第2の絶縁層18のみが形成されるが、半導体装置の小型化を優先する場合には、このようにしてもよい。
(Reference Example 10)
FIG. 35 shows a cross-sectional plan view similar to FIG. 32 of the semiconductor device as the third example 10 of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 32 in that the first insulating
(その他の実施形態)
上記参考例1には、互いに隣接する半導体構成体3間において切断したが、これに限らず、2個またはそれ以上の半導体構成体3を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、2個で1組の半導体構成体3は同種、異種のいずれであってもよい。また、ベース板1下に下層配線および下層絶縁膜を2層以上設けるようにしてもよい。
(Other embodiments)
In the first reference example, the
1 ベース板
2 グランド層
3 半導体構成体
4 接着層
5 接続パッド
7 絶縁膜
9 保護膜
12 配線
13 柱状電極
14 封止膜
15 第1の絶縁層
18 第2の絶縁層
19 上層絶縁膜
22 上層配線
23 上層オーバーコート膜
25 半田ボール
26 貫通孔
27 上下導通部
29 下層配線
31 下層オーバーコート膜
DESCRIPTION OF
Claims (10)
前記ベース板上に設けられ、上面に外部接続用電極を有する半導体構成体と、
前記半導体構成体の周囲における前記ベース板上に前記半導体構成体の全周側面に接する第2の領域と、該第2の領域の周囲にスリットにより複数に分断されて設けられた第1の領域とを有し、前記スリット内に第2の領域が設けられ、
前記第1の領域は補強材が埋入された熱硬化性樹脂からなり、前記第2の領域は補強材が埋入されておらず、且つ前記第1の領域と同一材料の熱硬化性樹脂からなる絶縁層と、
前記半導体構成体上および前記絶縁層上に設けられ、前記外部接続用電極を露出する開口部を有する上層絶縁膜と、
前記上層絶縁膜に設けられ、前記開口部を介して前記外部接続用電極に接続された上層導体と、
前記上層絶縁膜および前記絶縁層の前記第2の領域内に設けられ、前記上層導体と前記下層導体と電気的に接続する上下導通部と、
を具備することを特徴とする半導体装置。 A base plate having a lower conductor;
A semiconductor structure provided on the base plate and having an external connection electrode on the upper surface;
A second region in contact with the entire peripheral side surface of the semiconductor structure on the base plate in the periphery of the semiconductor structure, and a first region provided by being divided into a plurality of slits around the second region by a slit And a second region is provided in the slit,
The first region is made of a thermosetting resin in which a reinforcing material is embedded, and the second region is a thermosetting resin that is not embedded in a reinforcing material and is made of the same material as the first region. An insulating layer comprising:
An upper insulating film provided on the semiconductor structure and on the insulating layer and having an opening exposing the external connection electrode;
An upper layer conductor provided in the upper layer insulating film and connected to the external connection electrode through the opening;
A vertical conduction portion provided in the second region of the upper insulating film and the insulating layer, and electrically connected to the upper conductor and the lower conductor;
A semiconductor device comprising:
前記各半導体構成体の周囲における前記ベース板上に、前記各半導体構成体の全周囲を囲み、前記各半導体構成体のサイズより大きいサイズの開口部を有し、
前記半導体構成体よりも厚い、熱硬化性樹脂中に補強材が埋入された絶縁層形成用シートを配置する工程と、
前記絶縁層形成用シートを加熱加圧して、前記開口部内に前記熱硬化性樹脂を前記開口部内に押し出し、前記前記半導体構成体の全周側面に接し、第1の領域に突き出すスリットを有する形状である補強材が含まれない第2の領域と、
該第2の領域の周囲に、補強材が含まれる第1の領域を有する絶縁層を形成する工程と、
前記半導体構成体上および前記絶縁層上に、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程と、
前記上層絶縁膜に前記開口部を介して前記外部接続用電極に接続された上層導体を形成する工程と、
前記上層絶縁膜および前記絶縁層の前記第2の領域内に前記上層導体と前記下層導体と電気的に接続する上下導通部を形成する工程と、
前記半導体構成体間における前記絶縁層および前記ベース板を切断して前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 A step of disposing a plurality of semiconductor constituents each having a plurality of external connection electrodes on a base plate having a lower layer conductor;
On the base plate around each semiconductor structure, the entire periphery of each semiconductor structure is surrounded, and an opening having a size larger than the size of each semiconductor structure is provided.
Disposing an insulating layer forming sheet in which a reinforcing material is embedded in a thermosetting resin, which is thicker than the semiconductor structure, and
A shape having a slit that heats and pressurizes the insulating layer forming sheet, pushes the thermosetting resin into the opening, contacts the entire circumferential side of the semiconductor structure, and protrudes into the first region. A second region that does not include the reinforcing material,
Forming an insulating layer having a first region containing a reinforcing material around the second region;
Forming an upper insulating film having an opening exposing the external connection electrode of the semiconductor structure on the semiconductor structure and the insulating layer;
Forming an upper layer conductor connected to the external connection electrode through the opening in the upper layer insulating film;
Forming a vertical conduction part electrically connected to the upper layer conductor and the lower layer conductor in the second region of the upper layer insulating film and the insulating layer;
Cutting the insulating layer and the base plate between the semiconductor structures to obtain a plurality of semiconductor devices including at least one semiconductor structure;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009124512A JP4977169B2 (en) | 2009-05-22 | 2009-05-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009124512A JP4977169B2 (en) | 2009-05-22 | 2009-05-22 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004183484A Division JP4341484B2 (en) | 2004-06-22 | 2004-06-22 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182366A JP2009182366A (en) | 2009-08-13 |
JP4977169B2 true JP4977169B2 (en) | 2012-07-18 |
Family
ID=41036034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009124512A Expired - Fee Related JP4977169B2 (en) | 2009-05-22 | 2009-05-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4977169B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102473056A (en) | 2009-08-05 | 2012-05-23 | 旭硝子株式会社 | Touch panel |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3888267B2 (en) * | 2002-08-30 | 2007-02-28 | カシオ計算機株式会社 | Semiconductor device and manufacturing method thereof |
JP3822549B2 (en) * | 2002-09-26 | 2006-09-20 | 富士通株式会社 | Wiring board |
-
2009
- 2009-05-22 JP JP2009124512A patent/JP4977169B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009182366A (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3925809B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4055717B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100595889B1 (en) | Semiconductor device having conducting portion of upper and lower conductive layers, and method of fabricating the same | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
KR101167384B1 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
KR100727540B1 (en) | Semiconductor device and manufacturing method thereof | |
JP4093186B2 (en) | Manufacturing method of semiconductor device | |
JP2012142559A (en) | Multilayer wiring board and method for manufacturing the same | |
US20110001245A1 (en) | Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof | |
JP2011258772A (en) | Wiring board and manufacturing method thereof, and semiconductor device | |
JP4157829B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4379693B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4438389B2 (en) | Manufacturing method of semiconductor device | |
JP2011171658A (en) | Multilayer substrate and method of manufacturing the same | |
JP4316624B2 (en) | Semiconductor device | |
JP4977169B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005260120A (en) | Semiconductor device | |
JP4341484B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4321758B2 (en) | Semiconductor device | |
JP5880036B2 (en) | Electronic component built-in substrate, manufacturing method thereof, and multilayer electronic component built-in substrate | |
KR101158213B1 (en) | Printed Circuit Board with Electronic Components Embedded therein and Method for Fabricating the same | |
JP2017069446A (en) | Printed wiring board and method of manufacturing the same | |
JP2009246404A (en) | Manufacturing method for semiconductor device | |
CN111385971A (en) | Circuit board and method for manufacturing the same | |
JPWO2018047612A1 (en) | Component built-in substrate and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090522 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |