JP4968654B2 - Oxide material, ferroelectric material, and electronic device using the same - Google Patents

Oxide material, ferroelectric material, and electronic device using the same Download PDF

Info

Publication number
JP4968654B2
JP4968654B2 JP2004095297A JP2004095297A JP4968654B2 JP 4968654 B2 JP4968654 B2 JP 4968654B2 JP 2004095297 A JP2004095297 A JP 2004095297A JP 2004095297 A JP2004095297 A JP 2004095297A JP 4968654 B2 JP4968654 B2 JP 4968654B2
Authority
JP
Japan
Prior art keywords
thin film
electronic device
oxide material
ferroelectric
blt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095297A
Other languages
Japanese (ja)
Other versions
JP2005285951A (en
Inventor
博 大木
石原  宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Tokyo Institute of Technology NUC
Original Assignee
Sharp Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Tokyo Institute of Technology NUC filed Critical Sharp Corp
Priority to JP2004095297A priority Critical patent/JP4968654B2/en
Publication of JP2005285951A publication Critical patent/JP2005285951A/en
Application granted granted Critical
Publication of JP4968654B2 publication Critical patent/JP4968654B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、電子デバイスに用いられる酸化物材料及び強誘電体材料、並びにその電子デバイスの製造方法に関するものであり、より詳細には、不揮発性メモリである強誘電体メモリに好適に使用され得る酸化物材料及び強誘電体材料、並びにそのような材料を用いた電子デバイスに関するものである。   The present invention relates to an oxide material and a ferroelectric material used for an electronic device, and a method for manufacturing the electronic device. More specifically, the present invention can be suitably used for a ferroelectric memory that is a nonvolatile memory. The present invention relates to an oxide material and a ferroelectric material, and an electronic device using such a material.

近年、携帯電話、ノートブックコンピューター、パーソナル・デジタル・アシスタント(Personal Digital Assistant;PDA)等に代表される携帯端末が広く利用されている。これらの携帯端末は、バッテリー駆動で利用されるのが一般的であるため、消費電力を低減して利用可能時間を長くするよう様々な工夫がなされている。   In recent years, mobile terminals represented by mobile phones, notebook computers, personal digital assistants (PDAs) and the like have been widely used. Since these portable terminals are generally used by battery drive, various ideas have been made to reduce power consumption and extend the usable time.

携帯端末の消費電力を低減する手段として、データの保持に電力を消費しないメモリを従来のDRAMやSRAMなどに代えて用いることが考えられる。具体的には、データ保持に電力が不要で、かつ、小型の携帯端末に搭載可能な強誘電体不揮発メモリの使用が検討されている。強誘電体不揮発メモリは、強誘電体材料が有する分極特性を利用することにより、電力を消費せずにデータを保持することができるメモリである。   As a means for reducing the power consumption of the portable terminal, it is conceivable to use a memory that does not consume power to hold data in place of a conventional DRAM or SRAM. Specifically, the use of a ferroelectric nonvolatile memory that does not require power for data retention and can be mounted on a small portable terminal has been studied. A ferroelectric nonvolatile memory is a memory that can hold data without consuming electric power by utilizing polarization characteristics of a ferroelectric material.

この強誘電体不揮発メモリは、
・ チタン酸ジルコン酸鉛(PZT;PbZrXTi1-XO3)ペロブスカイト型強誘電体材料(ABO3
・ ストロンチウムビスマスタンタレート(SBT;SrBi2Ta2O9)、ビスマスタイタネート(BIT;Bi4Ti3O12)、ビスマスランタンチタネート(BLT;Bi4-XLaXTi3O12)等のビスマス(Bi)層状ペロブスカイト型強誘電体材料(BiAm-1BmO3m+3
などの強誘電体材料を、上部電極(金属)/強誘電体薄膜/下部電極(金属)で挟んだ構造を有するものが代表的である。上記した構造は、MFM(Metal/ Ferroelectric/ Semiconductor)構造と呼ばれている。
This ferroelectric nonvolatile memory
・ Lead zirconate titanate (PZT; PbZr X Ti 1-X O 3 ) perovskite ferroelectric material (ABO 3 )
-Bismuth, such as strontium bismastantalate (SBT; SrBi 2 Ta 2 O 9 ), bismaster titanate (BIT; Bi 4 Ti 3 O 12 ), bismuth lanthanum titanate (BLT; Bi 4-X La X Ti 3 O 12 ) (Bi) Layered perovskite ferroelectric material (BiA m-1 B m O 3m + 3 )
A material having a structure in which a ferroelectric material such as the above is sandwiched between an upper electrode (metal) / ferroelectric thin film / lower electrode (metal) is representative. The structure described above is called an MFM (Metal / Ferroelectric / Semiconductor) structure.

他にも、上記した強誘電体材料を用いた以下のような構造を有する強誘電体不揮発メモリが存在する。
・ MFMIS(金属/強誘電体/金属/絶縁層/シリコン、いわゆるキャパシタ)構造
・ MFIS(金属/強誘電体/絶縁層/シリコン、いわゆるトランジスタ)構造
In addition, there is a ferroelectric nonvolatile memory having the following structure using the above-described ferroelectric material.
MFMIS (metal / ferroelectric / metal / insulating layer / silicon, so-called capacitor) structure MFIS (metal / ferroelectric / insulating layer / silicon, so-called transistor) structure

従来の強誘電体不揮発メモリとして、特許文献1には強誘電体デバイスが開示されており、特許文献2には強誘電体材料及びこれを用いたメモリが開示されており、特許文献3には半導体記憶装置が開示されている。また、特許文献4には、従来の強誘電体メモリや強誘電体キャパシタなどの電子デバイスに用いられる強誘電体薄膜の製造方法が開示されている。
特開平8−249876号公報 特開平10−22465号公報 特開平11−274429号公報 特開平8−264526号公報
As a conventional ferroelectric nonvolatile memory, Patent Document 1 discloses a ferroelectric device, Patent Document 2 discloses a ferroelectric material and a memory using the same, and Patent Document 3 discloses a ferroelectric device. A semiconductor memory device is disclosed. Patent Document 4 discloses a method for manufacturing a ferroelectric thin film used in a conventional electronic device such as a ferroelectric memory or a ferroelectric capacitor.
JP-A-8-249876 Japanese Patent Laid-Open No. 10-22465 JP-A-11-274429 JP-A-8-264526

しかしながら、上記した従来の強誘電体材料には、
・ ビスマス(Bi)層状ペロブスカイト型強誘電体材料であるSBTは、残留分極(Pr)が10μC/cm2以下と小さい
・ ビスマス(Bi)層状ペロブスカイト型強誘電体材料であるBIT及びBLTは抗電界が(Ec)100kV/cm以上と大きい
・ インプリント特性の劣化(ヒステリシス曲線のずれが生じる)
という問題があるため、これを用いた強誘電体メモリデバイスの高集積化、低電圧駆動化、信頼性の確保が困難となっていた。
However, the above-described conventional ferroelectric materials include
- a bismuth (Bi) layered perovskite ferroelectric material SBT is, BIT and BLT residual polarization (Pr) is 10 [mu] C / cm 2 or less and the small-bismuth (Bi) layered perovskite ferroelectric materials coercive field (Ec) 100kV / cm or more is large ・ Imprint characteristic deterioration (Hysteresis curve shift occurs)
For this reason, it has been difficult to achieve high integration, low voltage drive, and high reliability of ferroelectric memory devices using this.

本発明は、このような問題点に鑑みてなされたものであり、残留分極(Pr)が大きく抗電界(Ec)が小さい強誘電体材料を作成することができる酸化物材料を提供し、また、そのような強誘電体材料を用いた高信頼性、高集積化可能、低電圧駆動可能な電子デバイスを提供しようとするものである。   The present invention has been made in view of such problems, and provides an oxide material capable of producing a ferroelectric material having a large remanent polarization (Pr) and a small coercive electric field (Ec). An object of the present invention is to provide an electronic device using such a ferroelectric material, which is highly reliable, can be highly integrated, and can be driven at a low voltage.

上記解決課題に鑑みて鋭意研究の結果、本発明者は、強誘電体薄膜に用いるペロブスカイト構造の酸化物材料に多価金属イオン及び第IV族元素を所定の濃度で添加することにより、強誘電体薄膜の電気的特性(強誘電体特性)が向上されることを実験的に確認し、以下に説明する本発明の酸化物材料、強誘電体材料及びそれを用いた電子デバイスを発明するに到った。   As a result of diligent research in view of the above problems, the present inventor has found that a ferroelectric metal ion and a group IV element are added at a predetermined concentration to an oxide material having a perovskite structure used for a ferroelectric thin film. To experimentally confirm that the electrical properties (ferroelectric properties) of the thin body film are improved, and to invent the oxide material, ferroelectric material and electronic device using the same according to the present invention described below. Arrived.

本発明は、第1の電極層と、第2の電極層と、該第1及び第2の電極層の間に配置された強誘電体薄膜とからなる構造を有、前記強誘電体薄膜は、ペロブスカイト構造を有する酸化物材料であって、多価金属イオンにより該ペロブスカイト構造を構成する元素を部分的に置換しており、第IV族元素が添加されている酸化物材料を含んでいる電子デバイスであって、前記酸化物材料は、前記多価金属イオン濃度及び前記第IV族元素が、ともに0.05原子%〜0.25原子%の濃度範囲で含まれることを特徴とする電子デバイスを提供するものである。 The present invention includes a first electrode layer, possess a second electrode layer, a structure consisting of a ferroelectric thin film which is disposed between the first and second electrode layers, wherein the ferroelectric thin film Is an oxide material having a perovskite structure, in which an element constituting the perovskite structure is partially substituted with a polyvalent metal ion, and includes an oxide material to which a group IV element is added An electronic device , wherein the oxide material includes both the polyvalent metal ion concentration and the group IV element in a concentration range of 0.05 atomic% to 0.25 atomic%. Is.

本発明は、また、第1の電極層と、絶縁層と、該第1の電極層及び絶縁層の間に配置された強誘電体薄膜とからなる構造を有、前記強誘電体薄膜は、ペロブスカイト構造を有する酸化物材料であって、多価金属イオンにより該ペロブスカイト構造を構成する元素を部分的に置換しており、第IV族元素が添加されている酸化物材料を含んでいる電子デバイスであって、前記酸化物材料は、前記多価金属イオン濃度及び前記第IV族元素が、ともに0.05原子%〜0.25原子%の濃度範囲で含まれることを特徴とする電子デバイスを提供するものである。 The present invention also includes a first electrode layer, an insulating layer, have a deployed strength consisting of a dielectric thin film structure between the first electrode layer and the insulating layer, the ferroelectric thin film , An oxide material having a perovskite structure, in which an element comprising the perovskite structure is partially substituted by a polyvalent metal ion, and an oxide material containing a group IV element is added The device provides an electronic device characterized in that the oxide material contains both the polyvalent metal ion concentration and the group IV element in a concentration range of 0.05 atomic% to 0.25 atomic%. It is.

本発明の電子デバイスにおいて、前記ペロブスカイト構造を有する酸化物材料は、(Bi2O2)2+(Am-1BmO3m+1)2-のビスマス層状ペロブスカイト構造を有する酸化物材料であることを特徴とする。 In the electronic device of the present invention, the oxide material having a perovskite structure is an oxide material having a bismuth layered perovskite structure of (Bi 2 O 2 ) 2+ (A m-1 B m O 3m + 1 ) 2−. It is characterized by being.

但し、上記組成式において、Aは1価、2価又は3価のイオン、Bは4価、5価又は6価のイオン、mはペロブスカイト層のBO6の8面体の数を示す請求項1又は2に記載の電子デバイス。 Wherein A represents a monovalent, divalent or trivalent ion, B represents a tetravalent, pentavalent or hexavalent ion, and m represents the number of BO 6 octahedrons in the perovskite layer. Or the electronic device of 2.

本発明の電子デバイスにおいて、前記酸化物材料は、前記多価金属イオンと前記第IV族元素とが5:1〜1:2、好ましくはほぼ1:1の原子比で添加されていることを特徴する。   In the electronic device of the present invention, the oxide material is such that the polyvalent metal ion and the group IV element are added in an atomic ratio of 5: 1 to 1: 2, preferably about 1: 1. Characterize.

本発明の電子デバイスにおいて、前記酸化物材料は、前記第IV族元素が0.1〜1.0原子%添加されていることを特徴とする。   In the electronic device of the present invention, the oxide material is characterized in that the Group IV element is added in an amount of 0.1 to 1.0 atomic%.

本発明の電子デバイスにおいて、前記ペロブスカイト構造を有する酸化物材料は、ビスマスランタンチタネート(BLT;Bi4-XLaXTi3O12)、ビスマスタイタネート(BIT;Bi4Ti3O12)、及びストロンチウムビスマスタンタレート(SBT;SrBi2Ta2O9)からなる群から選択されることを特徴とする。 In the electronic device of the present invention, the oxide material having the perovskite structure includes bismuth lanthanum titanate (BLT; Bi 4-X La X Ti 3 O 12 ), bismaster titanate (BIT; Bi 4 Ti 3 O 12 ), and It is selected from the group consisting of strontium bismastantalate (SBT; SrBi 2 Ta 2 O 9 ).

本発明の電子デバイスにおいて、前記多価金属イオンは、Mo、W、T、Nb、Sb、Ta、Si、S、Ti、Ge、Se、Zr、Sn、Te、Ce及びHfの各イオンからなる群から選択されることを特徴とする。   In the electronic device of the present invention, the polyvalent metal ion is composed of Mo, W, T, Nb, Sb, Ta, Si, S, Ti, Ge, Se, Zr, Sn, Te, Ce, and Hf ions. It is selected from the group.

本発明の電子デバイスにおいて、前記多価金属イオンは、6配位のMoまたはWの各イオンであることを特徴とする。   In the electronic device of the present invention, the polyvalent metal ion is a six-coordinate Mo or W ion.

本発明の電子デバイスにおいて、前記第IV族元素は、Si、Ge及びSnからなる群から選択されることを特徴とする。   In the electronic device of the present invention, the Group IV element is selected from the group consisting of Si, Ge, and Sn.

本発明の電子デバイスにおいて、前記強誘電体薄膜は、前記多価金属イオンを0.05〜0.25原子%の濃度で含んでいることを特徴とする。   In the electronic device of the present invention, the ferroelectric thin film contains the polyvalent metal ion at a concentration of 0.05 to 0.25 atomic%.

本発明は、また、強誘電体材料を構成する酸化物材料であって、ペロブスカイト構造を有し、該ペロブスカイト構造を構成する元素が部分的に多価金属イオンで置換されており、第IV族元素が添加されている酸化物材料を提供するものである。   The present invention is also an oxide material constituting a ferroelectric material, having a perovskite structure, wherein the elements constituting the perovskite structure are partially substituted with polyvalent metal ions, An oxide material to which an element is added is provided.

本発明の酸化物材料は、(Bi2O2)2+(Am-1BmO3m+1)2-のビスマス層状ペロブスカイト構造を有することを特徴とする。 Oxide material of the present invention is characterized by having (Bi 2 O 2) 2+ ( A m-1 B m O 3m + 1) 2- bismuth layered perovskite structure.

但し、上記組成式において、Aは1価、2価又は3価のイオン、Bは4価、5価又は6価のイオン、mはペロブスカイト層のBO6の8面体の数を示す。 In the above composition formula, A represents a monovalent, divalent or trivalent ion, B represents a tetravalent, pentavalent or hexavalent ion, and m represents the number of BO 6 octahedrons in the perovskite layer.

本発明の酸化物材料は、前記多価金属イオンと前記第IV族元素とが5:1〜1:2、好ましくはほぼ1:1の原子比で添加されていることを特徴とする。   The oxide material of the present invention is characterized in that the polyvalent metal ion and the group IV element are added in an atomic ratio of 5: 1 to 1: 2, preferably about 1: 1.

本発明のペロブスカイト構造を有する酸化物材料は、ビスマスランタンチタネート(BLT;Bi4-XLaXTi3O12)、ビスマスタイタネート(BIT;Bi4Ti3O12)、及びストロンチウムビスマスタンタレート(SBT;SrBi2Ta2O9)からなる群から選択される酸化物材料であることを特徴とする。   The oxide material having a perovskite structure of the present invention is an oxide selected from the group consisting of bismuth lanthanum titanate (BLT; Bi4-XLaXTi3O12), bismaster titanate (BIT; Bi4Ti3O12), and strontium bismastantalate (SBT; SrBi2Ta2O9). It is a material.

本発明の酸化物材料において、前記多価金属イオンは、Mo、W、T、Nb、Sb、Ta、Si、S、Ti、Ge、Se、Zr、Sn、Te、Ce及びHfの各イオンからなる群から選択されることを特徴とする。   In the oxide material of the present invention, the polyvalent metal ions are from Mo, W, T, Nb, Sb, Ta, Si, S, Ti, Ge, Se, Zr, Sn, Te, Ce, and Hf ions. It is selected from the group consisting of:

本発明の酸化物材料において、前記多価金属イオンは、6配位のMoまたはWの各イオンであることを特徴とする。   In the oxide material of the present invention, the polyvalent metal ion is a hexacoordinate Mo or W ion.

本発明の酸化物材料において、前記第IV族元素は、Si、Ge及びSnからなる群から選択されることを特徴とする。   In the oxide material of the present invention, the Group IV element is selected from the group consisting of Si, Ge, and Sn.

本発明は、また、上記した酸化物材料から作製される強誘電体材料であって、前記多価金属イオンを0.05〜0.25原子%、第IV族元素を0.1〜1.0原子%の濃度でそれぞれ含んでいることを特徴とする強誘電体材料を提供するものである。   The present invention is also a ferroelectric material made from the oxide material described above, containing the polyvalent metal ion at a concentration of 0.05 to 0.25 atomic% and the group IV element at a concentration of 0.1 to 1.0 atomic%. The present invention provides a ferroelectric material characterized by

以上、説明したように、本発明によれば、残留分極(Pr)が大きく抗電界(Ec)が小さい強誘電体材料を作成することができる酸化物材料が提供される。特に、ビスマス(Bi)層状ペロブスカイト型強誘電体材料であるBLTに6価の金属イオン及びSiを含有させることにより好適な酸化物材料が提供される。   As described above, according to the present invention, an oxide material capable of producing a ferroelectric material having a large remanent polarization (Pr) and a small coercive electric field (Ec) is provided. In particular, a suitable oxide material is provided by including BLT, which is a bismuth (Bi) layered perovskite ferroelectric material, with a hexavalent metal ion and Si.

また、このような酸化物材料を強誘電体材料として用いることにより、高信頼性、高集積化可能、低電圧駆動可能な電子デバイスが作製される。   In addition, by using such an oxide material as a ferroelectric material, an electronic device with high reliability, high integration, and low voltage driving can be manufactured.

以下、添付図面を参照しながら、本発明の酸化物材料、強誘電体材料及びそれを用いた電子デバイスを実施するための最良の形態を詳細に説明する。図1〜図7は、本発明の実施の形態を例示する図であり、これらの図において、同一の符号を付した部分は同一物を表わし、基本的な構成は同様であるものとする。   The best mode for carrying out an oxide material, a ferroelectric material, and an electronic device using the same according to the present invention will be described below in detail with reference to the accompanying drawings. FIGS. 1-7 is a figure which illustrates embodiment of this invention, In these figures, the part which attached | subjected the same code | symbol represents the same thing, and the fundamental structure shall be the same.

第1の実施形態
本実施形態では、Bi層状ペロブスカイト構造を有する強誘電体材料を用いるが、その構造は、一般的に (Bi2O2)2+(Am-1BmO3m+1)2-で示されるものとする。 (Bi2O2)2+ がBi層状部分を、 (Am-1BmO3m+1)2-がペロブスカイト層部分を構成し、Aは1価、2価、3価のイオン、Bは4価、5価、6価のイオン、mはペロブスカイト層のBO6の8面体の数を示す。ここでは、特に、m=3のBi4-XLaXTi3O12の組成を有する強誘電体材料を用いるものとする。
First Embodiment In this embodiment, a ferroelectric material having a Bi layered perovskite structure is used, and the structure is generally (Bi 2 O 2 ) 2+ (A m-1 B m O 3m + 1). ) It shall be indicated by 2- . (Bi 2 O 2 ) 2+ constitutes a Bi layered part, (A m-1 B m O 3m + 1 ) 2- constitutes a perovskite layer part, A is a monovalent, divalent, trivalent ion, B Represents tetravalent, pentavalent and hexavalent ions, and m represents the number of octahedrons of BO 6 in the perovskite layer. Here, in particular, a ferroelectric material having a composition of Bi 4-X La X Ti 3 O 12 with m = 3 is used.

また、本実施形態では、BLT(Bi4-XLaXTi3O12)からなる強誘電体材料に対して、Bサイトを形成するチタン(Ti)と部分的に置換する多価金属イオン元素としてモリブデン(Mo)を用い、さらに、BLTに含有させる添加剤として第IV族元素のシリコン(Si)を用いる。尚、Moは6価のイオンである。 In the present embodiment, a polyvalent metal ion element that partially substitutes titanium (Ti) forming a B site with respect to a ferroelectric material made of BLT (Bi 4 -X La X Ti 3 O 12 ). Molybdenum (Mo) is used as an additive, and Group IV element silicon (Si) is used as an additive to be contained in BLT. Mo is a hexavalent ion.

強誘電体材料であるBLTはゾルゲル法により薄膜化することができる。具体的には、強誘電体材料を含むゾルゲル溶液Aと、多価金属イオン元素、第IV族元素を有機溶媒中に分散してなる有機金属化合物を含むゾルゲル溶液Bとを所望の濃度及び混合比で調整した混合ゾルゲル溶液Cを薄膜化する。このとき、多価金属イオン元素、第IV族元素の独立した制御は難しく、多価金属イオン元素と第IV族元素の組成比はゾルゲル溶液Bの組成に依存することとなる。   BLT, which is a ferroelectric material, can be thinned by a sol-gel method. Specifically, a sol-gel solution A containing a ferroelectric material and a sol-gel solution B containing an organometallic compound in which a polyvalent metal ion element and a group IV element are dispersed in an organic solvent have a desired concentration and mixing. The mixed sol-gel solution C adjusted by the ratio is thinned. At this time, independent control of the polyvalent metal ion element and the group IV element is difficult, and the composition ratio of the polyvalent metal ion element and the group IV element depends on the composition of the sol-gel solution B.

以下、図1及び図2を参照しながら、BLTからなる強誘電体材料を用いた電子デバイスの製造工程について説明する。本実施形態の電子デバイスは、白金(Pt)上部電極、Mo 及びSi を含有したBLT 薄膜、白金(Pt)下部電極からなる典型的なMFMキャパシタ構造を有するものである。   Hereinafter, a manufacturing process of an electronic device using a ferroelectric material made of BLT will be described with reference to FIGS. The electronic device of this embodiment has a typical MFM capacitor structure including a platinum (Pt) upper electrode, a BLT thin film containing Mo and Si, and a platinum (Pt) lower electrode.

図1(a)は、支持基板1上に絶縁層2を形成し、さらに絶縁層2上に下部電極層3を形成した後の工程断面図である。支持基板1は、シリコンウエハから作成するのが最も典型的である。支持基板1にシリコンウエハを用いれば、その表面にシリコンの熱酸化膜を形成することにより絶縁層2を容易に形成することができる。このシリコン熱酸化膜の形成工程は、従来のシリコン半導体製造ラインを使用して行うことができる点で好都合である。下部電極層3は、Ptを用いてスパッタ法により形成する。   FIG. 1A is a process cross-sectional view after the insulating layer 2 is formed on the support substrate 1 and the lower electrode layer 3 is further formed on the insulating layer 2. The support substrate 1 is most typically made from a silicon wafer. If a silicon wafer is used for the support substrate 1, the insulating layer 2 can be easily formed by forming a thermal oxide film of silicon on the surface. This silicon thermal oxide film forming step is advantageous in that it can be performed using a conventional silicon semiconductor production line. The lower electrode layer 3 is formed by sputtering using Pt.

図1(b)は、下部電極層3上に、酸化物材料薄膜層4、上部電極層5を順次堆積した後の工程断面図である。酸化物材料薄膜層4は、上述のBLTに多価金属イオン元素であるMoと第IV族元素であるSiとを含有させ、ゾルゲル法により薄膜化したMoSi-BLT薄膜である。上部電極層5は、Ptを用いてスパッタ法により形成する。   FIG. 1B is a process cross-sectional view after the oxide material thin film layer 4 and the upper electrode layer 5 are sequentially deposited on the lower electrode layer 3. The oxide material thin film layer 4 is a MoSi-BLT thin film formed by adding the multivalent metal ion element Mo and the group IV element Si to the BLT described above and thinning the film by a sol-gel method. The upper electrode layer 5 is formed by sputtering using Pt.

ゾルゲル法によるMoSi-BLT薄膜の具体的な作成方法は、以下のとおりである。BLT(原子比Bi:La:Ti=3.35:0.75:3)を含むゾルゲル溶液Aと、Mo及びSi(原子比1:1)を含むゾルゲル溶液Bとを、Tiに対するMoの置換量が0.1〜2%(原子比)程度になるように混合して混合ゾルゲル溶液Cを得る。その混合ゾルゲル溶液Cをスピンコート(2500回転、20秒)し、乾燥(240℃、10分、大気中)し、仮焼(400℃、10分、酸素雰囲気中)し、本焼(700℃、30分、酸素雰囲気中)することにより、MoSi-BLT薄膜が形成される。   A specific method for producing a MoSi-BLT thin film by the sol-gel method is as follows. A sol-gel solution A containing BLT (atomic ratio Bi: La: Ti = 3.35: 0.75: 3) and a sol-gel solution B containing Mo and Si (atomic ratio 1: 1) have a substitution amount of Mo of 0.1 to 0.1 with respect to Ti. The mixed sol-gel solution C is obtained by mixing so as to be about 2% (atomic ratio). The mixed sol-gel solution C is spin-coated (2500 rpm, 20 seconds), dried (240 ° C., 10 minutes, in air), calcined (400 ° C., 10 minutes, in an oxygen atmosphere), and fired (700 ° C. For 30 minutes in an oxygen atmosphere), a MoSi-BLT thin film is formed.

図2(a)は、図1(b)に示す工程に続いて、上部電極層5をパターニングして上部電極7を形成し、さらに酸化物材料薄膜層4をパターニングして酸化物材料薄膜6を形成した後の工程断面図である。また、本実施形態では、下部電極層3をさらにパターニングしてもよい。上部電極層5及び酸化物材料薄膜層4のパターニングは、従来のフォトリソグラフィー及びドライエッチング、あるいは、ウエットエッチングを用いて行うことができる。これらの微細加工技術については、当業者が設計するデザインルールに従って選択すればよい。   In FIG. 2A, following the step shown in FIG. 1B, the upper electrode layer 5 is patterned to form the upper electrode 7, and the oxide material thin film layer 4 is further patterned to form the oxide material thin film 6. It is process sectional drawing after forming. In the present embodiment, the lower electrode layer 3 may be further patterned. Patterning of the upper electrode layer 5 and the oxide material thin film layer 4 can be performed using conventional photolithography and dry etching, or wet etching. These microfabrication techniques may be selected according to design rules designed by those skilled in the art.

図2(b)は、上記のように形成したMFM(本実施形態では、Pt/MoSi-BLT/Ptキャパシタ)構造上に層間絶縁層8を形成し、所望の電極(本実施形態に於いては、上部電極7及び下部電極層3)にコンタクトホール9を形成した後の工程断面図である。層間絶縁層8は、酸化シリコンを用いてスピンコート、CVD蒸着、スパッタ法などにより形成するのが好ましい。本実施形態では、デバイスダメージを考慮し、SOG(Spin On Glass)を用いることとする。層間絶縁層8の形成に引き続き、フォトリソグラフィー及びエッチングにより上部電極7及び下部電極層3のそれぞれにコンタクトホール9を形成する。   FIG. 2B shows an interlayer insulating layer 8 formed on the MFM (in this embodiment, Pt / MoSi-BLT / Pt capacitor) structure formed as described above, and a desired electrode (in this embodiment). These are process sectional drawing after forming the contact hole 9 in the upper electrode 7 and the lower electrode layer 3). The interlayer insulating layer 8 is preferably formed using silicon oxide by spin coating, CVD vapor deposition, sputtering, or the like. In the present embodiment, SOG (Spin On Glass) is used in consideration of device damage. Following the formation of the interlayer insulating layer 8, contact holes 9 are formed in the upper electrode 7 and the lower electrode layer 3, respectively, by photolithography and etching.

図2(c)は、上記のように形成したコンタクトホール9に配線10を設けた後の工程断面図である。配線10は、2つのコンタクトホール9及びその周辺の層間絶縁層8上に配線材料であるアルミニウム(Al)堆積し、所望の形状にパターニングして形成する。この時、相互拡散を防止するために、Alの下層にチタンナイトライド(TiN)を設けるのが好ましい。   FIG. 2C is a process cross-sectional view after the wiring 10 is provided in the contact hole 9 formed as described above. The wiring 10 is formed by depositing aluminum (Al), which is a wiring material, on the two contact holes 9 and the surrounding interlayer insulating layer 8 and patterning the aluminum into a desired shape. At this time, in order to prevent mutual diffusion, it is preferable to provide titanium nitride (TiN) in the lower layer of Al.

以上の工程により、Mo及びSiを含有したBLT薄膜を用いた電子デバイスの構造が完成する。次に、このようにして形成した本実施形態のMFM構造の電子デバイスの電気的特性(強誘電体特性)について評価した結果を示す。   Through the above steps, the structure of the electronic device using the BLT thin film containing Mo and Si is completed. Next, the evaluation results of the electrical characteristics (ferroelectric characteristics) of the electronic device having the MFM structure of the present embodiment formed as described above will be shown.

図3は、上記のようにして作製された本実施形態の電子デバイスについて、MoSi-BLT薄膜中のMo濃度を横軸に、残留分極(Pr)及び抗電界(Ec)を縦軸にとり、これらの相関関係を示したグラフである。このグラフによれば、残留分極(Pr)は、低Mo濃度側ではMo濃度の増加に伴って増加し、Mo濃度が0.05原子%〜0.25原子%となったとき極大値をとり、その後は、Mo濃度の増加に伴って単調に減少している。一方、抗電界(Ec)は、低Mo濃度側ではMo濃度の増加に伴って増加し、Mo濃度0.05原子%付近で最大値をとり、その後は、Mo濃度の増加に伴って単調に減少している。尚、上記したようにMoSi-BLT薄膜中のSiの濃度(原子%)はMoの濃度と等しいが、Siの濃度と残留分極(Pr)及び抗電界(Ec)との相関関係についても図3に示すのと同様の結果が得られた(図示せず)。   FIG. 3 shows the electronic device of the present embodiment fabricated as described above, with the Mo concentration in the MoSi-BLT thin film as the horizontal axis and the remanent polarization (Pr) and coercive electric field (Ec) as the vertical axis. It is the graph which showed these correlations. According to this graph, the remanent polarization (Pr) increases with increasing Mo concentration on the low Mo concentration side, and takes a local maximum when the Mo concentration reaches 0.05 atomic% to 0.25 atomic%. It decreases monotonously with increasing Mo concentration. On the other hand, the coercive electric field (Ec) increases with increasing Mo concentration on the low Mo concentration side, takes a maximum value near 0.05 atomic percent of Mo concentration, and then decreases monotonously with increasing Mo concentration. ing. As described above, the Si concentration (atomic%) in the MoSi-BLT thin film is equal to the Mo concentration, but the correlation between the Si concentration, remanent polarization (Pr), and coercive electric field (Ec) is also shown in FIG. Results similar to those shown in (1) were obtained (not shown).

したがって、MoSi-BLT薄膜のMo濃度(又はSi濃度)が0.05原子%〜0.25原子%の範囲において、残留分極(Pr)がほぼ極大値をとり、かつ、抗電界(Ec)が減少しているので、これらの範囲においてMo及びSiの添加効果が好適なものとなる。最も好ましいMo濃度(又はSi濃度)は、0.1原子%であった。   Therefore, when the Mo concentration (or Si concentration) of the MoSi-BLT thin film is in the range of 0.05 atomic% to 0.25 atomic%, the remanent polarization (Pr) is almost maximum and the coercive electric field (Ec) is reduced. Therefore, the addition effect of Mo and Si is preferable in these ranges. The most preferable Mo concentration (or Si concentration) was 0.1 atomic%.

ここで、上記した好ましいMo濃度(又はSi濃度)範囲における残留分極(Pr)及び抗電界(Ec)と、Mo濃度(又はSi濃度)が0のときの残留分極(Pr)及び抗電界(Ec)とを比較すれば、多価金属イオン元素であるMo及び第IV族元素であるSiを酸化物材料であるBLTに含有した本実施形態の電子デバイスは、これらを含有しないBLTからなる電子デバイスに比べて、電気的特性が著しく向上していることが実験的に明らかとなった。このような残留分極(Pr)を増加させ、抗電界(Ec)を減少させた酸化物材料を用いることにより、電子デバイスの高集積化、低電圧駆動化が可能となる。   Here, the remanent polarization (Pr) and coercive electric field (Ec) in the preferable Mo concentration (or Si concentration) range, and the remanent polarization (Pr) and coercive electric field (Ec) when the Mo concentration (or Si concentration) is 0. ), The electronic device according to the present embodiment containing Mo, which is a polyvalent metal ion element, and Si, which is a group IV element, in BLT, which is an oxide material, is an electronic device made of BLT that does not contain these. It was experimentally clarified that the electrical characteristics were remarkably improved compared to. By using an oxide material that increases the remanent polarization (Pr) and decreases the coercive electric field (Ec), the electronic device can be highly integrated and driven at a low voltage.

図4は、Mo及びSiを0.1原子%含有するMoSi-BLT薄膜、Mo及びSiを全く含有しないBLT薄膜の強誘電体特性をそれぞれヒステリシス曲線によって示した図である。この図によれば、MoSi-BLT薄膜のヒステリシス曲線は、通常のBLT薄膜に比べて、ヒステリシス曲線の形状が著しく改善(残留分極が増加、抗電界が減少)しており、MoSi-BLT薄膜の強誘電体特性が大きく改善していることが確認できる。   FIG. 4 is a diagram showing the ferroelectric characteristics of a MoSi-BLT thin film containing 0.1 atomic% of Mo and Si and a BLT thin film containing no Mo and Si by hysteresis curves. According to this figure, the hysteresis curve of the MoSi-BLT thin film shows a marked improvement in the shape of the hysteresis curve (an increase in remanent polarization and a decrease in coercive field) compared to the normal BLT thin film. It can be confirmed that the ferroelectric characteristics are greatly improved.

以上より、BLT薄膜は、多価金属イオン元素であるMo及び第IV族元素であるSiを一定濃度で含有することにより、高集積化(残留分極の増加)、低電圧駆動化(抗電界の減少)が可能であることが分かる。   From the above, the BLT thin film contains high-concentration (increase in remanent polarization) and low-voltage drive (resistance of coercive electric field) by containing Mo, which is a polyvalent metal ion element, and Si, which is a Group IV element, at a constant concentration. (Decrease) is possible.

次に、本実施形態の電子デバイスに用いるMoSi-BLT薄膜(Mo及びSiを0.1原子%含有する)と、Mo及びSiを全く含有しないBLT薄膜とを温度115℃で1日加熱放置した後に、それぞれの電気的特性(強誘電体特性)について評価した結果を示す。   Next, after leaving the MoSi-BLT thin film (containing Mo and Si 0.1 atomic%) used in the electronic device of this embodiment and the BLT thin film containing no Mo and Si at 115 ° C. for 1 day, The result of evaluating each electrical characteristic (ferroelectric characteristic) is shown.

図5は、上記したMo及びSiを0.1原子%含有するMoSi-BLT薄膜の加熱前と加熱後の強誘電体特性をそれぞれヒステリシス曲線によって示した図である。図6は、上記したMo及びSiを全く含有しないBLT薄膜の加熱前と加熱後の強誘電体特性をそれぞれヒステリシス曲線によって示した図である。   FIG. 5 is a diagram showing the ferroelectric characteristics before and after heating of the MoSi-BLT thin film containing 0.1 atomic% of Mo and Si described above by hysteresis curves. FIG. 6 is a diagram showing the ferroelectric characteristics before and after heating of the above-described BLT thin film containing no Mo and Si by hysteresis curves.

図5及び図6から明らかなように、Mo及びSiを全く含有しないBLT薄膜については、加熱前と加熱後とでヒステリシス曲線にインプリント(ヒステリシス曲線のずれ)が観測されるが、一方で、Mo及びSiを0.1原子%含有するMoSi-BLT薄膜については、加熱前と加熱後とでヒステリシス曲線にインプリントがほとんど生じていない。   As is clear from FIG. 5 and FIG. 6, for the BLT thin film containing no Mo and Si, imprints (shifts in the hysteresis curve) are observed in the hysteresis curve before and after heating. For the MoSi-BLT thin film containing 0.1 atomic% of Mo and Si, imprint is hardly generated in the hysteresis curve before and after heating.

ところで、Mo及びSiを全く含有しないBLT薄膜であっても、750℃程度の結晶化温度で作製すると、ヒステリシス曲線のインプリントが発生しないとの実験結果が近年知られている。また、本実施形態にかかるMoSi-BLT薄膜も、Mo及びSiを全く含有しないBLT薄膜も、その結晶化温度は700℃である。そうすると、従来のBLT薄膜ではヒステリシス曲線のインプリントを抑制するためには750℃程度の結晶化温度作製する必要があったところ、本実施形態によれば、BLT薄膜にMo及びSiを添加することにより、700℃の結晶化温度で作成することが可能となる。すなわち、BLT薄膜の製造プロセスにおける温度が50℃低減されたこととなり、この点においても、本実施形態のMoSi-BLT薄膜が優れた強誘電体材料であることが分かる。   By the way, an experimental result is known in recent years that even if a BLT thin film containing no Mo and Si is produced at a crystallization temperature of about 750 ° C., imprinting of a hysteresis curve does not occur. Further, the crystallization temperature of the MoSi-BLT thin film according to the present embodiment and the BLT thin film containing no Mo and Si are 700 ° C. Then, in order to suppress the imprint of the hysteresis curve in the conventional BLT thin film, it was necessary to prepare a crystallization temperature of about 750 ° C. According to this embodiment, Mo and Si are added to the BLT thin film. Thus, it becomes possible to prepare at a crystallization temperature of 700 ° C. In other words, the temperature in the manufacturing process of the BLT thin film was reduced by 50 ° C. Also in this respect, it can be seen that the MoSi-BLT thin film of this embodiment is an excellent ferroelectric material.

以上より、BLT薄膜は、多価金属イオン元素であるMo及び第IV族元素であるSiを一定濃度で含有することにより、高集積化(残留分極の増加)、低電圧駆動化(抗電界の減少)が可能であることが分かる。   From the above, the BLT thin film contains high-concentration (increase in remanent polarization) and low-voltage drive (resistance of coercive electric field) by containing Mo, which is a polyvalent metal ion element, and Si, which is a Group IV element, at a constant concentration. (Decrease) is possible.

尚、本実施形態ではPt/MoSi-BLT/Ptキャパシタを用いたMFM構造を有する電子デバイスを例に挙げて説明したが、同様にしてMFIS構造を有する電子デバイスを形成することも可能である。この場合、MFIS構造のInsulatorとして、例えばランタン(La)をドープしたアルミナ(Al2O3)であるLa-Al2O3を用いればよい。この電子デバイスの製造方法は、本実施形態の電子デバイスにおける絶縁層2を省略するとともに下部電極層3をLa-Al2O3により形成する他は、本実施形態と同様の製造工程による。また、同様にしてMFMIS構造を有する電子デバイスを形成することも可能である。この場合、Insulator上に、例えば、本実施形態に用いたPt/MoSi-BLT/Pt(MFM構造)を設けることにより形成することができる。これらのMFIS構造又はMFMIS構造を有する電子デバイスにおいても、本実施形態と同様に、優れた電気的特性(強誘電体特性)が提供される。 In the present embodiment, an electronic device having an MFM structure using a Pt / MoSi-BLT / Pt capacitor has been described as an example. However, an electronic device having an MFIS structure can be formed in the same manner. In this case, for example, La-Al 2 O 3 which is alumina (Al 2 O 3 ) doped with lanthanum (La) may be used as an insulator having an MFIS structure. This electronic device manufacturing method is based on the same manufacturing process as in this embodiment except that the insulating layer 2 in the electronic device of this embodiment is omitted and the lower electrode layer 3 is formed of La—Al 2 O 3 . Similarly, an electronic device having an MFMIS structure can be formed. In this case, it can be formed by providing, for example, Pt / MoSi-BLT / Pt (MFM structure) used in this embodiment on the insulator. Also in the electronic device having these MFIS structure or MFMIS structure, excellent electrical characteristics (ferroelectric characteristics) are provided as in the present embodiment.

また、本実施形態ではMoSi-BLT強誘電体材料を例に挙げて説明したが、同様にしてBi層状ペロブスカイト構造を有する他の強誘電体材料、例えばSBT(SrBi2Ta2O9)やBIT(Bi4Ti3O12)、あるいはペロブスカイト構造を有するPZT(PbZrXTi1-XO3)などを用いることもできる。 In the present embodiment, the MoSi-BLT ferroelectric material has been described as an example. Similarly, other ferroelectric materials having a Bi layered perovskite structure such as SBT (SrBi 2 Ta 2 O 9 ) and BIT (Bi 4 Ti 3 O 12 ) or PZT (PbZr X Ti 1-X O 3 ) having a perovskite structure can also be used.

また、本実施形態で説明したように、下部電極層3及び上部電極層5には白金(Pt)を用いるのが典型的であるが、これに限定されるわけではなく、イリジウム(Ir)、ルテニウム(Ru)等を用いて電極層を形成してもよい。   Further, as described in the present embodiment, platinum (Pt) is typically used for the lower electrode layer 3 and the upper electrode layer 5, but the present invention is not limited to this, and iridium (Ir), The electrode layer may be formed using ruthenium (Ru) or the like.

さらに、多価金属イオンとしては、Mo、タングステン(W)、テルル(Te)等の6価イオンが好適であるが、5価イオン(Nb、Sb、Ta)又は4価イオン(Si、S、Ti、Ge、Se、Zr、Sn、Te、Ce、Hf)を用いてもよい。第IV族元素としては、シリコン(Si)が好適であるが、ゲルマニウム(Ge)、スズ(Sn)等を用いてもよい。多価金属イオンにWを用いた実施形態を次に示す。   Furthermore, as the polyvalent metal ions, hexavalent ions such as Mo, tungsten (W), tellurium (Te) are suitable, but pentavalent ions (Nb, Sb, Ta) or tetravalent ions (Si, S, Ti, Ge, Se, Zr, Sn, Te, Ce, Hf) may be used. As the group IV element, silicon (Si) is preferable, but germanium (Ge), tin (Sn), or the like may be used. An embodiment in which W is used for the polyvalent metal ion is shown below.

第2の実施形態
本実施形態では、第1の実施形態と同様に、強誘電体材料としてBi層状ペロブスカイト構造を有するBLT(原子比Bi:La:Ti=3.35:0.75:3)を用いるが、これに多価金属イオン元素W及び第IV族元素Siを含有させたWSi-BLT薄膜を酸化物材料薄膜層として用いた電子デバイスについて説明する。
Second Embodiment In this embodiment, as in the first embodiment, BLT (atomic ratio Bi: La: Ti = 3.35: 0.75: 3) having a Bi layered perovskite structure is used as a ferroelectric material. An electronic device using a WSi-BLT thin film containing a polyvalent metal ion element W and a group IV element Si as an oxide material thin film layer will be described.

本実施形態の電子デバイスの製造方法は、図1及び図2に示す第1の実施形態の電子デバイスの製造方法とほぼ同様である。WSi-BLT薄膜は、上記同様のゾルゲル法により作成する。すなわち、酸化物材料の供給源であるBLT(原子比Bi:La:Ti=3.35:0.75:3)ゾルゲル溶液Aと、W及びSiの供給源であるWSi(原子比1:1)ゾルゲル溶液Bとを、Tiに対するWの置換量が0.1〜2原子%程度になるように混合して混合ゾルゲル溶液Cを得る。その混合ゾルゲル溶液Cをスピンコート(2500回転、20秒)し、乾燥(240℃、10分、大気中)し、仮焼(400℃、10分、酸素雰囲気中)し、本焼(700℃、30分、酸素雰囲気中)することにより、WSi-BLT薄膜が形成される。   The manufacturing method of the electronic device of this embodiment is substantially the same as the manufacturing method of the electronic device of the first embodiment shown in FIGS. The WSi-BLT thin film is prepared by the same sol-gel method as described above. That is, BLT (atomic ratio Bi: La: Ti = 3.35: 0.75: 3) sol-gel solution A which is a source of oxide material and WSi (atomic ratio 1: 1) sol-gel solution B which is a source of W and Si Are mixed so that the substitution amount of W with respect to Ti is about 0.1 to 2 atomic% to obtain a mixed sol-gel solution C. The mixed sol-gel solution C is spin-coated (2500 rpm, 20 seconds), dried (240 ° C., 10 minutes, in air), calcined (400 ° C., 10 minutes, in an oxygen atmosphere), and fired (700 ° C. For 30 minutes in an oxygen atmosphere), a WSi-BLT thin film is formed.

図7は、上記のように作製した本実施形態の電子デバイスについて、WSi-BLT薄膜中のW濃度を横軸に、残留分極(Pr)及び抗電界(Ec)を縦軸にとり、これらの相関関係を示したグラフである。このグラフによれば、残留分極(Pr)は、低W濃度側ではW濃度の増加に伴って増加し、W濃度が0.05原子%〜0.25原子%となったとき極大値をとり、その後は、W濃度の増加に伴って単調に減少している。一方、抗電界(Ec)は、低W濃度側ではW濃度の増加に伴って増加し、W濃度0.05原子%付近で最大値をとり、その後は、W濃度の増加に伴って単調に減少している。尚、上記したようにWSi-BLT薄膜中のSiの濃度(原子%)はWの濃度と等しいが、Siの濃度と残留分極(Pr)及び抗電界(Ec)との相関関係についても図7に示すのと同様の結果が得られた(図示せず)。   FIG. 7 is a graph showing the correlation between the W concentration in the WSi-BLT thin film and the residual polarization (Pr) and coercive electric field (Ec) on the vertical axis. It is the graph which showed the relationship. According to this graph, the remanent polarization (Pr) increases as the W concentration increases on the low W concentration side, takes a local maximum when the W concentration becomes 0.05 atomic% to 0.25 atomic%, and thereafter, It decreases monotonically with increasing W concentration. On the other hand, the coercive electric field (Ec) increases with increasing W concentration on the low W concentration side, takes a maximum value around 0.05 atomic% W concentration, and then decreases monotonically with increasing W concentration. ing. As described above, the Si concentration (atomic%) in the WSi-BLT thin film is equal to the W concentration, but the correlation between the Si concentration, remanent polarization (Pr), and coercive electric field (Ec) is also shown in FIG. Results similar to those shown in (1) were obtained (not shown).

したがって、WSi-BLT薄膜のW濃度(又はSi濃度)が0.05原子%〜0.25原子%の範囲において、残留分極(Pr)がほぼ極大値をとり、かつ、抗電界(Ec)が減少しているので、これらの範囲においてW及びSiの添加効果が好適なものとなる。最も好ましいW濃度(又はSi濃度)は、0.05原子%であった。   Therefore, when the W concentration (or Si concentration) of the WSi-BLT thin film is in the range of 0.05 atomic% to 0.25 atomic%, the remanent polarization (Pr) has almost the maximum value and the coercive electric field (Ec) decreases. Therefore, the addition effect of W and Si is preferable in these ranges. The most preferable W concentration (or Si concentration) was 0.05 atomic%.

ここで、上記した好ましいW濃度(又はSi濃度)範囲における残留分極(Pr)及び抗電界(Ec)と、W濃度(又はSi濃度)が0のときの残留分極(Pr)及び抗電界(Ec)とを比較すれば、多価金属イオン元素であるW及び第IV族元素であるSiを酸化物材料であるBLTに含有した本実施形態の電子デバイスは、これらを含有しないBLTからなる電子デバイスに比べて、電気的特性が著しく向上していることが実験的に明らかとなった。このような残留分極(Pr)を増加させ、抗電界(Ec)を減少させた酸化物材料を用いることにより、電子デバイスの高集積化、低電圧駆動化が可能となる。   Here, the remanent polarization (Pr) and coercive electric field (Ec) in the preferable W concentration (or Si concentration) range, and the remanent polarization (Pr) and coercive electric field (Ec) when the W concentration (or Si concentration) is 0. ), The electronic device of the present embodiment in which W, which is a polyvalent metal ion element, and Si, which is a group IV element, is contained in BLT, which is an oxide material, is an electronic device made of BLT that does not contain these. It was experimentally clarified that the electrical characteristics were remarkably improved compared to. By using an oxide material that increases the remanent polarization (Pr) and decreases the coercive electric field (Ec), the electronic device can be highly integrated and driven at a low voltage.

尚、本実施形態ではPt/WSi-BLT/Ptキャパシタを用いたMFM構造を有する電子デバイスを例に挙げて説明したが、同様にしてMFIS構造を有する電子デバイスを形成することも可能である。この場合、MFIS構造のInsulatorとして、例えばランタン(La)をドープしたアルミナ(Al2O3)であるLa-Al2O3を用いればよい。この電子デバイスの製造方法は、本実施形態の電子デバイスにおける絶縁層を省略するとともに下部電極層をLa-Al2O3により形成する他は、本実施形態と同様の製造工程による。また、同様にしてMFMIS構造を有する電子デバイスを形成することも可能である。この場合、Insulator上に、例えば、本実施形態に用いたPt/WSi-BLT/Pt(MFM構造)を設けることにより形成することができる。これらのMFIS構造又はMFMIS構造を有する電子デバイスにおいても、本実施形態と同様に、優れた電気的特性(強誘電体特性)が提供される。 In this embodiment, the electronic device having the MFM structure using the Pt / WSi-BLT / Pt capacitor has been described as an example. However, an electronic device having the MFIS structure can be formed in the same manner. In this case, for example, La-Al 2 O 3 which is alumina (Al 2 O 3 ) doped with lanthanum (La) may be used as an insulator having an MFIS structure. This electronic device manufacturing method is based on the same manufacturing process as in this embodiment except that the insulating layer in the electronic device of this embodiment is omitted and the lower electrode layer is formed of La—Al 2 O 3 . Similarly, an electronic device having an MFMIS structure can be formed. In this case, it can be formed by providing, for example, Pt / WSi-BLT / Pt (MFM structure) used in this embodiment on the insulator. Also in the electronic device having these MFIS structure or MFMIS structure, excellent electrical characteristics (ferroelectric characteristics) are provided as in the present embodiment.

また、本実施形態ではWSi-BLT強誘電体材料を例に挙げて説明したが、同様にしてBi層状ペロブスカイト構造を有する他の強誘電体材料、例えばSBT(SrBi2Ta2O9)やBIT(Bi4Ti3O12)、あるいはペロブスカイト構造を有するPZT(PbZrXTi1-XO3)などを用いることもできる。 In the present embodiment, the WSi-BLT ferroelectric material has been described as an example. Similarly, other ferroelectric materials having a Bi layered perovskite structure, such as SBT (SrBi 2 Ta 2 O 9 ) and BIT, have been described. (Bi 4 Ti 3 O 12 ) or PZT (PbZr X Ti 1-X O 3 ) having a perovskite structure can also be used.

また、下部電極層及び上部電極層には白金(Pt)を用いるのが典型的であるが、これに限定されるわけではなく、イリジウム(Ir)、ルテニウム(Ru)等を用いて電極層を形成してもよい。   In addition, platinum (Pt) is typically used for the lower electrode layer and the upper electrode layer. However, the present invention is not limited to this, and the electrode layer is formed using iridium (Ir), ruthenium (Ru), or the like. It may be formed.

第3の実施形態
本実施形態では、第1及び第2の実施形態と同様に、強誘電体材料としてBi層状ペロブスカイト構造を有するBLT(原子比Bi:La:Ti=3.35:0.75:3)を用いるが、これに多価金属イオンMo及び第IV族元素Siを含有させた強誘電体薄膜を酸化物薄膜層として用いた電子デバイスについて説明する。第1及び第2の実施形態との違いは、MoSi、または、WSiのような多価金属イオンと第IV族元素との両者を含有するゾルゲル溶液を用いるのではなく、多価金属イオンと、第IV族元素とをそれぞれ個別に含有する2種類のゾルゲル溶液を用いることにある。
Third Embodiment In this embodiment, as in the first and second embodiments, BLT (atomic ratio Bi: La: Ti = 3.35: 0.75: 3) having a Bi layered perovskite structure as a ferroelectric material is used. An electronic device using a ferroelectric thin film containing a polyvalent metal ion Mo and a group IV element Si as an oxide thin film layer will be described. The difference between the first and second embodiments is that, instead of using a sol-gel solution containing both a polyvalent metal ion such as MoSi or WSi and a group IV element, a polyvalent metal ion, The purpose is to use two types of sol-gel solutions each containing a Group IV element individually.

本実施形態の電子デバイスの製造方法は、第1及び第2の実施形態で説明した製造方法と同様である。但し、混合ゾルゲル溶液の調製が異なる。即ち、酸化物材料の供給源であるBLT(原子比Bi:La:Ti=3.35:0.75:3)ゾルゲル溶液Aと、Moの供給源であるBiMo(原子比Bi:Mo=2.2:1.0)ゾルゲル溶液Bと、Siの供給源であるSiアルコキシドゾルゲル溶液Cとを、Tiに対するMoの置換量が0.1〜2原子%程度、また、BLTに対するSiの添加量が0.1〜1.0原子%程度になるように混合して混合ゾルゲル溶液Dを得て、これをスピンコート、乾燥、仮焼、及び本焼(第1及び第2の実施形態の説明に従う)することにより、Mo-Si-BLT薄膜が形成される。   The manufacturing method of the electronic device of this embodiment is the same as the manufacturing method described in the first and second embodiments. However, the preparation of the mixed sol-gel solution is different. That is, BLT (atomic ratio Bi: La: Ti = 3.35: 0.75: 3) sol-gel solution A which is a source of oxide material and BiMo (atomic ratio Bi: Mo = 2.2: 1.0) sol-gel which is a source of Mo Solution B and Si alkoxide sol-gel solution C, which is a Si supply source, are such that the amount of substitution of Mo with respect to Ti is about 0.1 to 2 atomic% and the amount of addition of Si with respect to BLT is about 0.1 to 1.0 atomic%. To obtain a mixed sol-gel solution D, which is spin-coated, dried, calcined, and baked (according to the description of the first and second embodiments) to form a Mo-Si-BLT thin film. Is done.

図8は、上記のように作製した本実施形態の電子デバイスについて、Mo-Si-BLT薄膜中のSi濃度を横軸に、残留分極値(2Pr)を縦軸にとり、これらの相関関係を示したグラフである。このグラフによれば、残留分極値(2Pr)は、Si濃度が0.1〜1.0原子%で増加し、特に、Si濃度が0.25原子%付近で最大値をとっていることが分かる。しかし、このような傾向は、Moを置換(Mo濃度は0.5原子%で一定)した強誘電体薄膜(図中の○のプロット)において顕著に見られ、Moを置換していない強誘電体薄膜(図中の△のプロット)においては効果が薄かった。従って、多価金属イオン存在下の第IV族元素の添加は、好適な電子デバイス、酸化物材料を得るために有効であることが分かった。   FIG. 8 shows the correlation between the Si device in the Mo-Si-BLT thin film and the remanent polarization (2Pr) on the vertical axis for the electronic device of this embodiment manufactured as described above. It is a graph. According to this graph, it is understood that the remanent polarization value (2Pr) increases when the Si concentration is 0.1 to 1.0 atomic%, and in particular, takes a maximum value when the Si concentration is around 0.25 atomic%. However, such a tendency is prominent in the ferroelectric thin film (Mo plot is constant at 0.5 atomic%) substituted with Mo (a circle in the figure), and the ferroelectric thin film without Mo substituted (The plot of Δ in the figure) was less effective. Accordingly, it has been found that the addition of a group IV element in the presence of a polyvalent metal ion is effective for obtaining a suitable electronic device and oxide material.

このような優れた特性を有する強誘電体材料は、多価金属イオンWの供給源であるBiW(原子比Bi:W=2.2:1.0)のゾルゲル溶液もまた用いることができる。   As the ferroelectric material having such excellent characteristics, a sol-gel solution of BiW (atomic ratio Bi: W = 2.2: 1.0) which is a supply source of polyvalent metal ions W can also be used.

以上、本発明の酸化物材料、強誘電体材料及びそれを用いた電子デバイスについて、具体的な実施の形態を示して説明したが、本発明はこれらに限定されるものではない。当業者であれば、本発明の要旨を逸脱しない範囲内において、上記各実施形態又は他の実施形態にかかる発明の構成及び機能に様々な変更・改良を加えることが可能である。   As mentioned above, although the oxide material of this invention, the ferroelectric material, and the electronic device using the same were shown and demonstrated concrete embodiment, this invention is not limited to these. A person skilled in the art can make various changes and improvements to the configurations and functions of the invention according to the above-described embodiments or other embodiments without departing from the gist of the present invention.

本発明の酸化物材料、強誘電体材料は、上記の各実施形態で例示した電子デバイスの材料として用いることができるほか、その分極性を利用した強誘電体不揮発メモリや強誘電体キャパシタ、その圧電性を利用した圧電フィルタや超音波トランスデューサ、その焦電性を利用した赤外線センサ、その電気光学効果を利用した光変調素子や光シャッタなどにも利用可能である。   The oxide material and ferroelectric material of the present invention can be used as a material for the electronic device exemplified in each of the above embodiments, as well as a ferroelectric nonvolatile memory and a ferroelectric capacitor using the polarizability thereof, It can also be used for piezoelectric filters and ultrasonic transducers using piezoelectricity, infrared sensors using pyroelectricity, light modulation elements and optical shutters using the electro-optic effect, and the like.

本発明の第1実施形態にかかるMFM型の電子デバイスの製造工程を示す図である。 (a)は、支持基板上に絶縁層を形成し、さらに絶縁層上に下部電極層を形成した後の工程断面図であり、(b)は、下部電極層上に、酸化物材料薄膜層、上部電極層を順次堆積した後の工程断面図である。It is a figure which shows the manufacturing process of the MFM type electronic device concerning 1st Embodiment of this invention. (A) is process sectional drawing after forming an insulating layer on a support substrate, and also forming a lower electrode layer on an insulating layer, (b) is an oxide material thin film layer on a lower electrode layer. FIG. 6 is a process cross-sectional view after sequentially depositing upper electrode layers. 本発明の第1実施形態にかかるMFM型の電子デバイスの製造工程を示す図である。 (a)は、図1(b)に示す工程に続いて、上部電極層をパターニングして上部電極を形成し、さらに酸化物材料薄膜層をパターニングして酸化物材料薄膜を形成した後の工程断面図であり、(b)は、(a)のMFM構造上に層間絶縁層を形成し、上部電極及び下部電極にコンタクトホールを形成した後の工程断面図であり、(c)は、そのコンタクトホールに配線を設けた後の工程断面図である。It is a figure which shows the manufacturing process of the MFM type electronic device concerning 1st Embodiment of this invention. (A) is a process after patterning the upper electrode layer to form the upper electrode, and further patterning the oxide material thin film layer to form the oxide material thin film, following the process shown in FIG. It is sectional drawing, (b) is process sectional drawing after forming an interlayer insulation layer on the MFM structure of (a), and forming a contact hole in an upper electrode and a lower electrode, (c) It is process sectional drawing after providing wiring in a contact hole. 本発明の第1実施形態の電子デバイスについて、MoSi-BLT薄膜中のMo濃度と、残留分極(Pr)及び抗電界(Ec)との関係を示すグラフである。It is a graph which shows the relationship between Mo density | concentration in a MoSi-BLT thin film, a residual polarization (Pr), and a coercive electric field (Ec) about the electronic device of 1st Embodiment of this invention. Mo及びSiを0.1原子%含有するMoSi-BLT薄膜、Mo及びSiを全く含有しないBLT薄膜の強誘電体特性をそれぞれヒステリシス曲線によって示す図である。It is a figure which shows the ferroelectric characteristic of the MoSi-BLT thin film containing Mo and Si 0.1 atomic%, and the BLT thin film which does not contain Mo and Si at all by a hysteresis curve, respectively. Mo及びSiを0.1原子%含有するMoSi-BLT薄膜の加熱前と加熱後の強誘電体特性をそれぞれヒステリシス曲線によって示した図である。It is the figure which showed the ferroelectric characteristic before the heating of the MoSi-BLT thin film containing Mo and Si 0.1 atomic% before and after a heating, respectively. Mo及びSiを全く含有しないBLT薄膜の加熱前と加熱後の強誘電体特性をそれぞれヒステリシス曲線によって示した図である。It is the figure which showed the ferroelectric characteristic before the heating of the BLT thin film which does not contain Mo and Si at all, and after the heating with the hysteresis curve, respectively. 本発明の第2実施形態の電子デバイスについて、WSi-BLT薄膜中のMo濃度と、残留分極(Pr)及び抗電界(Ec)との関係を示すグラフである。It is a graph which shows the relationship between Mo density | concentration in a WSi-BLT thin film, a residual polarization (Pr), and a coercive electric field (Ec) about the electronic device of 2nd Embodiment of this invention. 本発明の第3実施形態の電子デバイスについて、Mo-Si-BLT薄膜(Mo=0.5原子%)、及びSi-BLT中のSi濃度と、残留分極値との関係を示すグラフである。It is a graph which shows the relationship between the residual polarization | polarization value and the Si density | concentration in the Mo-Si-BLT thin film (Mo = 0.5 atomic%) and Si-BLT about the electronic device of 3rd Embodiment of this invention.

符号の説明Explanation of symbols

1 支持基板
2 絶縁層
3 下部電極層
4 酸化物材料薄膜層
5 上部電極層
6 酸化物材料薄膜
7 上部電極
8 層間絶縁層
9 コンタクトホール
10 配線
DESCRIPTION OF SYMBOLS 1 Support substrate 2 Insulating layer 3 Lower electrode layer 4 Oxide material thin film layer 5 Upper electrode layer 6 Oxide material thin film 7 Upper electrode 8 Interlayer insulating layer 9 Contact hole 10 Wiring

Claims (5)

第1の電極層と、第2の電極層と、該第1及び第2の電極層の間に配置された強誘電体薄膜とからなる構造を有し、前記強誘電体薄膜は、ペロブスカイト構造を有する酸化物材料であって、多価金属イオンにより該ペロブスカイト構造を構成する元素を部分的に置換しており、第IV族元素が添加されている酸化物材料を含んでいる電子デバイスであって、
前記酸化物材料は、ビスマスランタンチタネート(BLT;Bi4-XLaXTi3O12)」であり、
かつ、前記多価金属イオンがMo又はWの各イオンであり、かつ、前記第IV族元素がSiであり、
前記酸化物材料は、前記多価金属イオン濃度及び前記第IV族元素が、ともに0.05原子%〜0.25原子%の濃度範囲で含まれることを特徴とする電子デバイス
The ferroelectric thin film has a structure comprising a first electrode layer, a second electrode layer, and a ferroelectric thin film disposed between the first and second electrode layers, and the ferroelectric thin film has a perovskite structure. An electronic device comprising an oxide material having a group IV element added, wherein an element constituting the perovskite structure is partially substituted by a polyvalent metal ion. And
The oxide material is bismuth lanthanum titanate (BLT; Bi 4-X La X Ti 3 O 12 ) ”
And the polyvalent metal ion is each ion of Mo or W, and the group IV element is Si,
The electronic device, wherein the oxide material contains both the polyvalent metal ion concentration and the Group IV element in a concentration range of 0.05 atomic% to 0.25 atomic% .
第1の電極層と、絶縁層と、該第1の電極層及び絶縁層の間に配置された強誘電体薄膜とからなる構造を有し、前記強誘電体薄膜は、ペロブスカイト構造を有する酸化物材料であって、多価金属イオンにより該ペロブスカイト構造を構成する元素を部分的に置換しており、第IV族元素が添加されている酸化物材料を含んでいる電子デバイスであって、
前記酸化物材料は、ビスマスランタンチタネート(BLT;Bi4-XLaXTi3O12)」であり、
かつ、前記多価金属イオンがMo又はWの各イオンであり、かつ、前記第IV族元素がSiであり、
前記酸化物材料は、前記多価金属イオン濃度及び前記第IV族元素が、ともに0.05原子%〜0.25原子%の濃度範囲で含まれることを特徴とする電子デバイス
The ferroelectric thin film has a structure comprising a first electrode layer, an insulating layer, and a ferroelectric thin film disposed between the first electrode layer and the insulating layer, and the ferroelectric thin film has an oxide having a perovskite structure. An electronic device comprising an oxide material to which a group IV element is added, wherein the element constituting the perovskite structure is partially substituted with a polyvalent metal ion,
The oxide material is bismuth lanthanum titanate (BLT; Bi 4-X La X Ti 3 O 12 ) ”
And the polyvalent metal ion is each ion of Mo or W, and the group IV element is Si,
The electronic device, wherein the oxide material contains both the polyvalent metal ion concentration and the Group IV element in a concentration range of 0.05 atomic% to 0.25 atomic% .
前記多価金属イオンは、6配位のMoまたはWの各イオンであることを特徴とする請求項1又は2に記載の電子デバイス。 The electronic device according to claim 1, wherein the polyvalent metal ion is a hexacoordinate Mo or W ion. 強誘電体材料を構成し、ペロブスカイト構造を有し、該ペロブスカイト構造を構成する元素が部分的に多価金属イオンで置換されており、第IV族元素が添加されている酸化物材料であって、
前記酸化物材料は、ビスマスランタンチタネート(BLT;Bi4-XLaXTi3O12)」であり、
かつ、前記多価金属イオンがMo又はWの各イオンであり、かつ、前記第IV族元素がSiであり、
前記酸化物材料は、前記多価金属イオン濃度及び前記第IV族元素が、ともに0.05原子%〜0.25原子%の濃度範囲で含まれることを特徴とする酸化物材料
An oxide material comprising a ferroelectric material, having a perovskite structure, wherein the elements constituting the perovskite structure are partially substituted with polyvalent metal ions, and a group IV element is added. ,
The oxide material is bismuth lanthanum titanate (BLT; Bi 4-X La X Ti 3 O 12 ) ”
And the polyvalent metal ion is each ion of Mo or W, and the group IV element is Si,
The oxide material is characterized in that the polyvalent metal ion concentration and the group IV element are both contained in a concentration range of 0.05 atomic% to 0.25 atomic% .
請求項4に記載の酸化物材料において、
前記多価金属イオンは、6配位のMoまたはWの各イオンであることを特徴とする酸化物材料。
The oxide material according to claim 4,
The oxide material, wherein the polyvalent metal ions are hexacoordinate Mo or W ions.
JP2004095297A 2004-03-29 2004-03-29 Oxide material, ferroelectric material, and electronic device using the same Expired - Fee Related JP4968654B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095297A JP4968654B2 (en) 2004-03-29 2004-03-29 Oxide material, ferroelectric material, and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095297A JP4968654B2 (en) 2004-03-29 2004-03-29 Oxide material, ferroelectric material, and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2005285951A JP2005285951A (en) 2005-10-13
JP4968654B2 true JP4968654B2 (en) 2012-07-04

Family

ID=35184030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095297A Expired - Fee Related JP4968654B2 (en) 2004-03-29 2004-03-29 Oxide material, ferroelectric material, and electronic device using the same

Country Status (1)

Country Link
JP (1) JP4968654B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4210743B2 (en) * 2000-10-17 2009-01-21 シャープ株式会社 Oxide material, method for producing oxide thin film, and element using the material

Also Published As

Publication number Publication date
JP2005285951A (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP3258899B2 (en) Ferroelectric thin film element, semiconductor device using the same, and method of manufacturing ferroelectric thin film element
JP3319994B2 (en) Semiconductor storage element
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JP4998461B2 (en) Semiconductor device and manufacturing method thereof
KR19990013720A (en) Ferroelectric Capacitor, Manufacturing Method Thereof and Memory Cell Using the Capacitor
JP2007157982A (en) Transistor-type ferroelectric memory and method of manufacturing same
JPH11111930A (en) Manufacture of semiconductor storage element
JP4438963B2 (en) Ferroelectric capacitor
JP2009071144A (en) Method of manufacturing ferroelectric memory device
JP4823895B2 (en) Semiconductor device and manufacturing method thereof
JP2004079675A (en) Semiconductor device and method of manufacturing same
JPH104181A (en) Ferroelectric element and semiconductor device
JP2001326337A (en) Method for manufacturing dielectric film, method for manufacturing capacitor and method for manufacturing semiconductor device
JP4243853B2 (en) Ferroelectric capacitor manufacturing method and ferroelectric memory manufacturing method
JPH0969614A (en) Manufacturing method for ferroelectric thin film, dielectric thin film and integrated circuit containing ferroelectric thin film
JP4968654B2 (en) Oxide material, ferroelectric material, and electronic device using the same
JP4433200B2 (en) Ferroelectric capacitor and semiconductor device
JP3294214B2 (en) Thin film capacitors
JP4095582B2 (en) Semiconductor device and manufacturing method thereof
JPH08340084A (en) Manufacture of dielectric thin film and dielectric thin film manufactured by it
JP2009105223A (en) Semiconductor device, and its manufacturing method
JP2005216951A (en) Stratified anti-ferroelectric, capacitor and memory and manufacturing methods for these
JP2001338834A (en) Method of manufacturing dielectric capacitor
JP6217260B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH11186510A (en) Method for forming ferroelectric capacitor and method for manufacturing nonvolatile semiconductor storage device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040521

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees