JP4967738B2 - 演算増幅器を含むアナログ回路の入出力特性調整方法 - Google Patents
演算増幅器を含むアナログ回路の入出力特性調整方法 Download PDFInfo
- Publication number
- JP4967738B2 JP4967738B2 JP2007074894A JP2007074894A JP4967738B2 JP 4967738 B2 JP4967738 B2 JP 4967738B2 JP 2007074894 A JP2007074894 A JP 2007074894A JP 2007074894 A JP2007074894 A JP 2007074894A JP 4967738 B2 JP4967738 B2 JP 4967738B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- operational amplifier
- output
- voltage
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000005259 measurement Methods 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 54
- 238000004364 calculation method Methods 0.000 claims description 25
- 238000012937 correction Methods 0.000 claims description 25
- 238000012360 testing method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 24
- 102220503974 Endogenous retrovirus group K member 6 Rec protein_R13A_mutation Human genes 0.000 description 20
- 102220060025 rs141586345 Human genes 0.000 description 18
- 102220503972 Endogenous retrovirus group K member 6 Rec protein_R16A_mutation Human genes 0.000 description 17
- 102200016458 rs104894274 Human genes 0.000 description 15
- 102220465933 Beta-1,3-glucuronyltransferase LARGE2_R15A_mutation Human genes 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 13
- 102220024746 rs199473444 Human genes 0.000 description 12
- 102220503971 Endogenous retrovirus group K member 6 Rec protein_R14A_mutation Human genes 0.000 description 11
- 102200025788 rs179363875 Human genes 0.000 description 11
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000009966 trimming Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000012417 linear regression Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
昇降圧コンバータ13は、車両駆動時には電源12の電圧VL(例:280V)を、モータ11の駆動に適した電圧VH(例:750V)に昇圧し、車両の制動時には発電機となるモータ11から生じる電圧VH(例:750V)を電源回路の電圧VL(例:280V)に降圧して電力の回生動作を行う。
最初に、昇圧動作を説明する。図12の時刻t0〜t1間、時刻t2〜t3間、時刻t4〜t5間に示すように、スイッチング素子21のIGBT25がON(導通)すると、リアクトル16に電流Iが流れ、リアクトル16(インダクタンスL)にLI2/2のエネルギーが蓄積される。
一方、時刻t1〜t2間、時刻t3〜t4間、時刻t5以降に示すように、スイッチング素子21のIGBT25がOFF(非導通)すると、スイッチング素子22のダイオード28に電流Iが流れて、リアクトル16に蓄えられたエネルギーがコンデンサ17に送られる。
一方、スイッチング素子22のIGBT26がOFF(非導通)すると、スイッチング素子21のダイオード27に電流が流れて、リアクトル16に蓄えられたエネルギーが電源12へ回生される。
VL/VH=ONデューティ (%)
VL:電源電圧
VH:昇圧後の電圧
ONデューティ:スイッチイング素子21又は22のスイッチング周期に対する導通期間の割合。
しかし、実際には負荷の変動、電源電圧の変動などがあるので、昇降圧後の電圧VHを監視し、目標値となるように、スイッチング素子21,22のON時間(ONデューティ)の制御を行う。
これらIGBTチップ温度検出部45,55を、上アームのスイッチング部31のIGBTチップ温度検出部45を代表して図14に内部ブロック図を示し、その説明を行う。
デジタル・アナログ変換器90は、フォトカプラ35と、2値化回路91と、バッファ回路92と、LPF回路(低域通過フィルタ)93とを備えて構成されている。
このフォトカプラ35のトランジスタ88のエミッタに2値化回路91が接続され、この2値化回路91の出力側に+入力が接続されると共に−入力と出力とが接続されたオペアンプによるバッファ回路92が接続され、このバッファ回路92の出力にLPF回路93が接続されている。
三角波発生器78は、コンパレータ101及びオペアンプ102と、これら101,102の−,+入力端子と出力端子並びに電源Vcc1及びアースとの間に図示のように接続された抵抗器R21,R22、R23,R24,R25,R26と、コンデンサC11とを備えて構成されている。図14と同じ構成については同じ符号を用いて説明する。
温度検出用ダイオード40の順方向降下電圧VFは、バッファ回路71でインピーダンス変換された後、レベル変換器77にて、三角波信号の上限値と高温(例:165℃)側VFとが合致、三角波信号の下限値と低温(例:25℃)側VFとが合致するように、増幅及びレベルの加減算が行われる。
つまり、レベル変換器77は、三角波信号の上限と下限との幅のレベル(振幅)に、VF電圧信号の幅のレベルが一致するようにVF電圧信号の幅を拡大する{ゲイン(増幅率)の調整}と共に、この拡大したVF電圧信号のレベルの上下を三角波の上限と下限の位置に一致させる(オフセットの調整)。ゲインとオフセットの調整は次のように行う。
この動作によって生成されるコンパレータ79の出力パルスのデューティは、VF電圧信号に比例する。例えばデューティ0%は低温(例:25℃)側VF、100%は高温(例:165℃)側VFとして、次段のフォトカプラ35によるPWM信号の絶縁伝送回路を介して、上及び下アームのスイッチング部31,32から制御部23の2値化回路91へPWM信号として伝送される。
このため、抵抗素子、定電圧素子、オペアンプ等の回路素子は高精度品を用いる必要があるが、車両の環境温度は−40〜+105℃と広範囲での動作保証、車両用としての高信頼性及びクレームを生じた場合の敏速な対応が求められる点から、国内の大手半導体メーカー等の車載対応ICから選択せざるをえない。
レベル変換器77のオペアンプ73の+入力端子には、電源Vcc1の電位を抵抗器R11とR12で分圧した電位Vcc11に固定されているので、オペアンプ73の出力電圧は下式(1)で表される。
このような三角波発生器78の出力信号の上限値Vsuと下限値Vsdの三角波と、レベル変換器77の出力とを、コンパレータ79で比較して、下式(4)〜(6)で表される温度に比例したパルス幅のPWM信号を生成する。
これらの式(1)〜(7)において、±0.1%の高精度抵抗器を用いれば、LPF回路93の出力の誤差は電源Vcc1,Vcc2のバラツキに依存することになる。
特に、Vcc1はフルスパンが500mVの信号を取り扱う回路に用いられるので高安定、高精度な電圧源が必要とされ、高精度なシャントレギュレータを用いる必要がある。また、Vcc2はフルスパンが4Vの信号を取り扱うので、Vcc1よりも高い精度は要求されない。
これらの基準電圧源の電圧バラツキは上式(1)〜(7)において、Vcc1,Vcc2の値が変わるので、温度に比例したLPF回路93の出力において、温度幅が130℃で出力電圧幅が4Vに割り当てているスパン、及び温度25℃で出力が4.5Vに割り当てているオフセットが影響を受ける事になる。
上記のVcc1を変動させた場合のLPF回路93の出力への影響を図18及び図19に、Vcc2を変動させた場合のLPF回路93の出力への影響を図20及び図21に示す。
この目標値を得るために、例えば回路基板にIGBTに内蔵された温度検出用ダイオード40,50が接続される端子に、チップ温度が135℃相当の電圧1.607V、40℃相当の1.946Vを模擬VF信号として入力し、その時に得られる2つのLPF出力信号レベルから計算により求める手法、または抵抗値をレーザートリミング装置でトリミングしながら、LPF出力信号の目標値に対する誤差をフィードバックする手法がある。これとは別に、抵抗器R13,R15に関しては未実装としておき、試験によって調整抵抗値が定まった時点で、後実装を行う手法もある。
ところで、上述したように、従来の演算増幅器を用いたアナログ回路に該当するレベル変換器77においては、入出力特性を調整する場合、予め抵抗値の低い素子を実装しておき、これをレーザートリミング装置で抵抗パターンを部分的に切断することによって目標とする調整値に合致させるようになっている。しかし、このトリミング工程では、調整抵抗値を本来の値よりも低くしているため、製品の全数について抵抗値のトリミングを行う必要が有り、1.2σ以下(母集団の77%)に関しては、抵抗値の調整が不要であるにも関わらずトリミング工数が必ず発生し、その分、回路製造コストが高くなる。
更に、前述した調整抵抗値が定まった時点で後実装を行う手法は、後実装のため、回路基板及び初期実装回路素子に2度にわたる高温加熱が実施され、このため回路素子の信頼性が低下する恐れがある。
図22は、従来の演算増幅器を用いたアナログ回路である被測定回路302の入出力特性測定装置の構成を示す回路図である。
図23は、従来の入出力特性測定装置のレベル変換器の入出力特性図である。
図24は、従来の入出力特性測定装置のアナログ/PWM変換器及びPWM/アナログ変換器の入出力特性図である。
図26は、従来の入出力特性測定装置でのオフセット及びゲインの調整値が抵抗値調整に反映されるVF/PWM変換回路の構成を示す回路図である。
図27は、図26に示すVF/PWM変換回路のレベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との構成を示し、(a)は抵抗値調整前の構成、(b)は抵抗値調整後の構成を示す図である。
図29は、上記被測定回路の入出力特性における温度と出力の関係及び、設定VF値に対する許容誤差、測定誤差、調整範囲、許容誤差VF−ER、VF調整範囲VFS−H,VFS−Lを示す図である。
図31は、上記被測定回路のオフセット調整の有無を説明するための図である。
まず、図26〜図31を参照して、演算増幅器の入出力側に予め複数の抵抗器(調整用回路素子)を接続しておき、これら抵抗器を演算増幅器の出力信号のオフセット及びゲインが目標値となるように切断する構成が適用されたVF/PWM変換回路110について説明する。
このVF/PWM変換回路110が、図16に示したVF/PWM変換回路100と異なる点は、レベル変換器120に、1つのオフセット設定用抵抗器R13と、第1並列回路として3個一組のオフセット微調整用抵抗器R13A,R13B,R13Cと第2並列回路として同じく3個一組のオフセット微調整用抵抗器R16A,R16B,R16Cと、第3並列回路として3個一組のゲイン調整用抵抗器R14A,R14B,R14Cと第4並列回路として3個一組のゲイン調整用抵抗器R15A,R15B,R15Cとを備え、所望の抵抗器Rを並列回路から切り離すことによって、オペアンプ73の出力信号のオフセット及びゲインを調整するようにしたことにある。
更に説明すると、オペアンプ73の+入力端子の電位を、抵抗器R11の抵抗値=抵抗器R12の抵抗値とする事によって電源Vcc1の電圧の1/2に設定を行い、電源Vcc1とオペアンプ73の−入力端子との間に1組のオフセット微調整用抵抗器R13A,R13B,R13Cを、アースとオペアンプ73の負入力端子との間にもう1組のオフセット微調整用抵抗器R16A,R16B,R16Cを並列接続する。
ここで、第1並列回路(抵抗器R13A,13B,13C)の合成抵抗値と第2並列回路(抵抗器16A,16B,16C)の合成抵抗値を同じにしておく、即ち抵抗器R13A=R16A,R13B=R16B,R13C=R16Cとすれば、抵抗器R13A,R13B,R13C,R16A,R16B,R16Cの全てが実装されている状態では、互いにオフセット調整は相殺される。従って、本来調整が不要な1.2σ以下(母集団の77%)については調整工程が不要となり、オフセット設定用抵抗器R13のみによって初期のレベル合わせを行うことができる。
一方、ゲイン調整としては、オペアンプ73の−入力端子と出力端子との間に接続されて増幅率の分子を決定する抵抗器として、複数の抵抗器R15A,R15B,R15Cを並列接続した第4並列回路を用い、これを1組のゲイン調整用抵抗器とする。また、オペアンプ73の−入力端子とその前段のバッファ71の出力端子との間に接続されて増幅率の分母を決定する抵抗器として、複数の抵抗器R14A,R14B,R14Cを並列接続した第3並列回路を用い、これを他の1組のゲイン調整用抵抗器とする。
これらのオフセット調整用抵抗器R13、R13A〜R13C及びR16A〜R16C、ゲイン調整用抵抗器R14A〜R14C及びR15A〜R15Cを備えたオペアンプ73の出力は、下式(8)で表される。
但し、ゲイン調整によってオフセット量も変化するので、オフセット変化量によっては、オフセット量も調整により補正を行う必要がある。
上記のように、レベル変換器120において、オペアンプ73の+入力端子の電位を半分に設定し、同オペアンプ73の−入力端子と電源との間、並びに同−入力端子とアースとの間に、それぞれ同数のオフセット調整用抵抗器R13A〜R13C及びR16A〜R16Cを並列接続し、これら抵抗器のうちオフセット調整で不要となった抵抗器を並列回路から切り離すようにした。
このように等しくしたので、互いにオフセット調整が相殺され、この場合に、−入力端子と電源Vcc1との間に余分に1つ並列接続された抵抗器R13のみによってオペアンプ73の初期の出力レベル(オフセット量)を設定可能なようになっている。
上述のように抵抗器を切り離し又は抵抗器の抵抗被膜を切断・除去して、演算増幅器のオフセット及びゲインを目標値とする場合に、図22に示す入出力特性測定装置300で、そのオフセット及びゲインを目標値に調整するための抵抗値を求める方法について説明する。
被測定回路302は、図26に示したバッファ71、レベル変換器120、三角波発生器78、アナログ/PWM変換器(演算増幅器)79並びに、図17に示したPWM/アナログ変換器90aを備えて成る。
第1の電圧測定部306は、レベル変換器120の出力電圧を測定するものである。その出力電圧をVLEV_Mとする。
第2の電圧測定部307は、PWM/アナログ変換器90aの出力電圧を測定するものである。その出力電圧をVCTIとする。
第3の電圧測定部308は、レベル変換器120及び三角波発生器78の電源電圧Vcc1を測定するものである。
このような構成において、出力電圧VCTIが0%〜100%になるように数段階の電圧を入力信号電圧VFとして印加し、この入力信号電圧VFに対する出力電圧VLEV_M,VCTIの電圧を第1及び第2の電圧測定部306,307で測定する。
VCTIからVLEV_Mへの直線回帰式は、
VLEV_M=γ×VCTI+δ …(9)
ここで、温度検出系統回路の出力規定値VCTIの0%,100%での値を、例えば140℃でVCTI_H=0.5V、25℃でVCTI_L=4.5Vとすると、VLEVでの電圧は下式(10)及び(11)のように表わされる。
VLEV_M_H=γ×VCTI_H+δ …(10)
VLEV_M_L=γ×VCTI_L+δ …(11)
VLEV_MからVF_Mの直線回帰式は、
VF_M=α×VLEV_M+β …(12)
この式(12)を用いて、温度検出系統回路の出力規定値VCTIの0%,100%に相当するVLEVの電圧値VLEV_M_L,VLEV_M_Hに対するVFの値は下式(13)及び(14)のように表わされる。
VFM_H=α×VLEV_M_H+β …(13)
VFM_L=α×VLEV_M_L+β …(14)
このような入出力特性測定装置300によって、温度検出系統回路である被測定回路302の入出力特性を測定して把握を行った後に、当該被測定回路302のゲイン調整とオフセット調整とを行う場合について説明する。
図29には、温度検出用ダイオード40を用いて被測定回路302の温度測定を行う際のVF電圧の規定値(設定VF値)に対する許容誤差、測定誤差、調整範囲を示した。即ち、実線K1は設定VF値(規定値)、実線K1と破線K2及びK3の間は許容誤差VF−ER、実線K1と一点鎖線K4及びK5の間はVF調整範囲VFS−H,VFS−Lである。また、T1は低温側、T2は高温側の値を示す。
オフセット調整は、実際に上述のようにゲイン調整を行う場合であれば、ゲイン調整用抵抗器を削除した後の回路において、再度、入出力特性測定装置310を用いて、温度検出系統である被測定回路302に設定すべきVF調整範囲VFS−H,VFS−Lに対するレベル変換器120の出力範囲を測定し、これと被測定回路302の出力電圧の範囲に相当するレベル変換器120の出力電圧の範囲とを比較し、範囲のずれが最も少なくなるように調整用のオフセット電流を求める。そして、電圧源電圧値Vcc1からオフセット調整抵抗値を求め、オフセット電流を流したい側との反対側の抵抗列から、先に求めたオフセット調整抵抗値に近いオフセット調整用抵抗器(図26のR13、R13A〜R13C及びR16A〜R16)を削除してオフセット調整を完了する。
ステップS11において、被測定回路302の入出力特性の測定を行い、ステップS12において、アナログ/PWM変換器79及びPWM/アナログ変換器90aの入出力特性の目標値の決定を行う。ステップS13において、レベル変換器120の入出力特性の目標値の決定を行い、ステップS14において、レベル変換器120の入出力特性の目標値に対するゲイン補正値の計算を行う。
次に、ステップS16において、そのゲイン補正後のレベル変換器120の入出力特性の測定を行い、この結果に応じて、ステップS17において、レベル変換器120の入出力特性の目標値に対するオフセット補正値の計算を行う。
これによって、被測定回路302を所望の入出力特性とすることができる。
本発明は、このような課題に鑑みてなされたものであり、演算増幅器を含むアナログ回路の入出力特性を調整する工数を削減することができる演算増幅器を含むアナログ回路の入出力特性調整方法を提供することを目的としている。
これらの方法によれば、演算増幅器を含むアナログ回路の入出力特性の測定及び抵抗調整を、従来は各々2回必要であったが、各々1回で済ませることができる。
図1は、本発明の実施の形態に係る演算増幅器を含むアナログ回路の入出力特性調整方法を説明するためのフローチャートである。
本実施の形態の入出力特性調整方法の特徴は、演算増幅器を含むアナログ回路の入出力特性を測定し、この結果に応じてゲイン調整値を計算し、次に、この時点でゲイン調整を行わずゲイン調整後の当該アナログ回路の入出力特性を推定し、この結果に応じてオフセット調整値を計算し、既に計算されているゲイン調整値とそのオフセット調整値に応じてゲイン調整とオフセット調整を同時に行うことができるようにした点にある。つまり、従来の演算増幅器を含むアナログ回路の入出力特性の測定及び抵抗調整の各々2回を、本発明では各々1回で済むことである。
この入出力特性測定回路400は、既に前述で説明済みの図22に示した入出力特性測定回路300と略同構成であるが異なる点は、被測定回路402が図14に示した温度検出用ダイオード40に一定の順方向電流IF(IF電流)を供給する定電流源70を備え、定電流源70からのIF電流のバラツキが起因する温度検出用ダイオード40の順方向電圧VF(VF電圧)の変動を補正可能となっており、このVF電圧の変動を補正するために、電流測定部404と、演算部410と、測定用電源304の接続/切断用のスイッチ406とを備えたことにある。
更に、演算部410は、本実施の形態の特徴であるゲイン調整後のアナログ回路の入出力特性を推定してオフセット調整を可能とする演算処理を行うようになっている。なお、演算部410は、上記演算処理以外に、図22の演算部310と同様の演算処理機能を有する。
電流測定部404は、IF電流を測定し、この測定値を演算部410へ出力する。演算部410は、そのIF電流の測定値をもとに、次に記載するようにVF電圧の変動を補正する演算処理を行う。
図3は、温度検出用ダイオード40の温度をパラメータとしたVF/IF特性を示し、IF電流の変動に伴いVF電圧が変動することを示している。図4は、VF電圧の温度係数のIF依存性を示し、IF電流が±5%変動すると、VF温度係数が±0.15%変動することを示している。図5は、25℃におけるVF電圧のIF電流依存性を示し、これからVF電圧とIF電流とがリニアな関係にあることが判る。
従って、IF電流のずれにより変動するVF電圧の補正は、図6に示すように、温度に関係無く一義的に補正すれば良い。温度検出用ダイオード40のVF電圧は、温度によって大きく変化し、またIF電流によっても変化するので、本来、IF電流を固定値としてVF電圧を測定する必要があるが、回路のバラツキによりIF電流は固定値からずれてしまう。
従って、予め温度検出用ダイオード40のΔVF/ΔIFを図5のように測定値から求めておき、このΔVF/ΔIFを補正係数CΔVF/ΔIFとして演算部410に設定し、演算部410で、その補正係数CΔVF/ΔIFとIF電流の規定値からのずれ量ΔIFとの積から、本来の規定値のVF電圧値からのずれ量ΔVFを求める。
順方向電流IFが規定値IFSでのVF電圧は次の通りである。
VFSS_H(高温側順方向電圧)
VFSS_L(低温側順方向電圧)
順方向電流IFが規定値IFSからずれた電流IFMでのVF電圧は次の通りである。
VFS_H=VFSS_H+(IFM−IFS)×CΔVF/ΔIF …(15)
VFS_L=VFSS_L+(IFM−IFS)×CΔVF/ΔIF …(16)
このようにして、順方向電流IFが規定値IFSからずれていても、対応するVF値(VFS_H,VFS_L)を求める事が可能となる。これらVFS_H,VFS_Lは、前述の図22を参照した背景技術で説明したように、回路基板に要求されるVF入力範囲である。
このように入出力特性測定装置400において、定電流源70からのIF電流のバラツキが起因する温度検出用ダイオード40の順方向電圧VFの変動を補正することが可能となっている。
図1のステップS1において、測定用信号源304からオン状態のスイッチ406を介して被測定回路402に所定の電圧VFが供給され、また、定電流源70から温度検出用ダイオード40にIF電流が供給されている状態において、第2の電圧測定部307で被測定回路402の出力電圧VCTIを測定し、第3の電圧測定部308で電源電圧Vcc1を測定し、また、電流測定部404でIF電流を測定し、これら測定値並びに入力信号電圧VFを演算部410で検出して記憶する。更に、演算部410にて、入力信号電圧VFと、測定結果の出力電圧VCTIとから被測定回路402の入出力特性VF−VCTIを求める。
次に、ステップS2において、三角波発生器78の出力側からPWM/アナログ変換器90aの出力側までの入出力特性より、被測定回路402の出力電圧VCTIの最小値VCTI_L〜最大値VCTI_H間に対応するレベル変換器120の出力電圧VLEV_Mを演算部410によって算出する。但し、被測定回路402の出力電圧VCTIの最小値VCTI_L〜最大値VCTI_Hは、言い換えれば、温度検出系統回路の出力規定値VCTIの0%,100%である。
そして、演算部410で、それら測定値から図8に示すように、VCTI_L〜VCTI_Hに直線回帰関係となるVLEV_M_L〜VLEV_M_Hを求める。
次に、ステップS3において、バッファ回路71とレベル変換器120の入出力特性より、被測定回路402の出力電圧VCTIの最小値VCTI_L〜最大値VCTI_H間に対応するVF電圧を演算部410によって算出する。
次に、ステップS5において、演算部410で、VF電圧値の補正後のVF電圧設定範囲VFP_L,VFP_Hと、被測定回路402の実際のVF電圧範囲VFM_L,VFM_Hとを比較する。
そして、ステップS6において、演算部410で、上記ステップS5の比較結果であるVF電圧範囲の割合から、レベル変換器120のゲイン調整の補正値(ゲイン補正値)を算出(推定)する。この算出の詳細は後述で説明する。
次に、ステップS8において、レベル変換器120の出力電圧VLEV_Mが、被測定回路402の出力電圧VCTIの最小値VCTI_L〜最大値VCTI_H相当となるオフセット電流iH(高温側),iL(低温側)を、演算部410にて後述で説明するように算出する。このオフセット電流iH,iLを、図26に示す。
次に、ステップS9において、算出されたオフセット電流からオフセット調整抵抗値Roを後述で説明するように算出する。
ここで、オフセット調整抵抗値Roが+の場合、図26に示すR16A〜R16Cから該当オフセット調整抵抗値Rocとなるように組み合わせて除去し、一方、−の場合、R13、R13A〜R13Cから該当オフセット調整抵抗値Roとなるように組み合わせて除去する。この除去によって、対向側の実装抵抗器によりオフセット電流が流れることとなる。
まず、下式(17)は入力信号電圧VFから、レベル変換器120の出力電圧VLEVの理論値VLEV_Cを求める回路方程式である。図29に示すようにレベル変換器120のオペアンプ73の+入力電位は、抵抗器R11とR12の抵抗値を等しくすれば、Vcc1/2の電圧値となり、オペアンプ73の−入力電位も等価的にVcc1/2の電位となる。一方、R13A=R16A、R13B=R16B、R13C=R16Cとすれば、オペアンプ73のオフセット電流は抵抗器R11のみによって流れ込む。
上式(17)で入力信号電圧VFに対するVLEV_Cの計算値が求まるが、回路方程式に用いた回路定数は公称値であって、実際には誤差を持っている。
そこで、同一のVF電位を入力した時のVLEVの測定値VLEV_Mと、VLEVの理論値VLEV_Cとを比較し、回帰直線処理を行なって、下式(18)に示すゲイン補正値、オフセット補正値で、回路定数及び演算増幅器による公称値からのずれを表現する事が出来る。
VLEV_M=VLEV_C×Vg_C+Vo_C …(18)
但し、Vg_C:レベル変換器120のゲインの理論補正値。
Vo_C:レベル変換器120のオフセットの理論補正値。
前述の式(13)及び(14)で記述したVFM_H,VFM_Lは、温度検出系統回路の出力規定値VCTIの0%,100%に相当するVFの実力入力範囲を示し、VFS_H,VFS_Lを回路基板に要求されるVF入力範囲とすると、ゲイン補正値Vg_cは下式(19)で表わされる。
従って、ゲインを調整するのはR15B,R15C,R14B,R14Cとなり、これらの組み合わせでゲイン補正を−2.6%,−1.73%,−0.86%,+0.83%,+1.64%,+2.50%に設定可能で、上記のゲインの補正値Vg_cに最も近い組合せを選定することにより、VFの入力範囲の幅は所望の値に設定出来る。
一方、ゲイン調整後のレベル変換器120の出力電圧は、下式(20)及び(21)の右辺で表わされ、VLEVに近い値になるように、オフセット電流を調整する。
R15:ゲイン調整後のゲインの分子に相当する抵抗値。
上式(20)及び(21)を変形してオフセット電流(iH,iL)を求める式を下式(22)及び(23)に示す。
このようにして、レベル変換器120の出力調整用のオフセット電流の調整値(iH,iL)が求まる。
しかし、iH,iLの値が異なるので、実際には、それらの平均値IOを下式(24)のように求めて調整を行う。
IO=(iH+iL)/2 …(24)
このオフセット調整電流より削除する抵抗器の抵抗値(オフセット調整抵抗値Ro)を、下式(25)によって定める。
RO=Vcc1/2/IO …(25)
一方、ROが負の場合はR13側の抵抗器を削除して、電流のアンバランスを起こさせる事により、R16側の抵抗器にオフセット電流を引き込む。このオフセット抵抗値ROもゲイン調整と同様に、近い値をR13,R13A,R13B,R13C,R16A,R16B,R16Cから選定すれば良い。
11 電動機
12 電源
13 昇降圧コンバータ
14 インバータ
16 リアクトル
17,C119,C604,C631 コンデンサ
21,22 スイッチング素子
23a,23b 制御回路
25,26 IGBT
27,28,84 ダイオード
30 昇降圧コンバータ用IPM
31 上アームのスイッチング部
32 下アームのスイッチング部
34,35,36,37,38 フォトカプラ
40,50 温度検出用ダイオード
41,42,51,52,80,82,89、R11,R12,R14,R15,R628,R637 抵抗器
43,53 IGBT保護回路
44 ゲートドライバ
45,55 IGBTチップ温度検出部
56 VH検出回路
57 分圧回路
58 レベル調整回路
59 三角波生成器
60 比較器
62 LPF
63 VH比較器
64 ゲート信号発生器
70 定電流源
71,92 バッファ回路
73,101,102 オペアンプ
77,120 レベル変換器
78 三角波発生器
79 コンパレータ(アナログ/PWM変換器)
85 発光ダイオード
87 受光ダイオード
88,TR600 トランジスタ
90 デジタル・アナログ変換器
90a PWM/アナログ変換器
91 2値化回路
93 LPF回路
300,400 入出力特性測定装置
302,402 被測定回路
304 測定用電源
306 第1の電圧測定部
307 第2の電圧測定部
308 第3の電圧測定部
310,410 演算部
404 電流測定部
406 スイッチ
R13 オフセット設定用抵抗器
R13A,R13B,R13C,R16A,R16B,R16C オフセット微調整用抵抗器
R14A,R14B,R14C,R15A,R15B,R15C ゲイン調整用抵抗器
Vcc1 第1の電源(又は電源電圧)
Vcc2 第2の電源(又は電源電圧)
Vout IGBTチップ温度電圧信号(LPF出力)
Claims (4)
- オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第1の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第2の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第2の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、前記演算増幅器のオフセット及びゲインを、要求される入出力特性と前記第1の入出力特性とを比較して、求められた目標値に調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたアナログ回路の入出力特性調整方法において、
前記ゲイン調整の前に測定された前記演算増幅器の入出力特性の実測値をもとに、ゲイン調整後の演算増幅器の入出力特性を推定して前記オフセット調整を行うことを特徴とする演算増幅器を含むアナログ回路の入出力特性調整方法。 - オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第1の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第2の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第2の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、前記演算増幅器のオフセット及びゲインを、要求される入出力特性と前記第1の入出力特性とを比較して、求められた目標値に調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたアナログ回路の入出力特性調整方法において、
演算増幅器の入出力特性の調整限界範囲を、前記規定値に対する許容誤差から前記オフセットの調整分解能、前記電流測定手段での測定誤差及び誤差余裕度の各値を減じた値を、前記規定値に対して正及び負方向に拡げた範囲とし、
前記調整限界範囲を超過した際の前記演算増幅器のゲイン調整後の演算増幅器の入出力特性の測定を、当該ゲイン調整の前に測定された前記演算増幅器の入出力特性の実測値をもとにゲイン調整後の演算増幅器の入出力特性を推定することによって省略し、その推定値を用いて前記演算増幅器のオフセット調整を行うことを特徴とする演算増幅器を含むアナログ回路の入出力特性調整方法。 - 前記オフセット調整を行うと同時に、前記ゲイン調整後の演算増幅器の入出力特性の推定時に用いられるゲイン調整値に応じてゲイン調整を行うことを特徴とする請求項1または2に記載の演算増幅器を含むアナログ回路の入出力特性調整方法。
- 前記アナログ回路は、入力端子に接続された温度検出用のダイオードと、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段とを備え、前記演算手段が、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに、前記演算増幅器にて、前記アナログ回路の入力端子への印加電圧を規定値からずらす補正を行うことを特徴とする請求項1または2に記載の演算増幅器を含むアナログ回路の入出力特性調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074894A JP4967738B2 (ja) | 2007-03-22 | 2007-03-22 | 演算増幅器を含むアナログ回路の入出力特性調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074894A JP4967738B2 (ja) | 2007-03-22 | 2007-03-22 | 演算増幅器を含むアナログ回路の入出力特性調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008236945A JP2008236945A (ja) | 2008-10-02 |
JP4967738B2 true JP4967738B2 (ja) | 2012-07-04 |
Family
ID=39909055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007074894A Active JP4967738B2 (ja) | 2007-03-22 | 2007-03-22 | 演算増幅器を含むアナログ回路の入出力特性調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967738B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101808711B1 (ko) * | 2016-09-30 | 2017-12-14 | (주)모토닉 | 신호 절연 전송장치 및 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115495298B (zh) * | 2022-11-08 | 2023-03-21 | 北京紫光芯能科技有限公司 | 一种测试io驱动能力的方法及装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746054A (ja) * | 1993-07-28 | 1995-02-14 | Ando Electric Co Ltd | 出力電圧補正回路 |
JPH09265603A (ja) * | 1996-03-28 | 1997-10-07 | Toshiba Corp | 磁気記録再生装置およびその装置に適用される信号処理回路 |
JP4882706B2 (ja) * | 2005-11-30 | 2012-02-22 | 富士電機株式会社 | 演算増幅器を含むアナログ回路の入出力特性測定装置及び演算増幅器を含むアナログ回路の入出力特性測定方法 |
-
2007
- 2007-03-22 JP JP2007074894A patent/JP4967738B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101808711B1 (ko) * | 2016-09-30 | 2017-12-14 | (주)모토닉 | 신호 절연 전송장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2008236945A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4882706B2 (ja) | 演算増幅器を含むアナログ回路の入出力特性測定装置及び演算増幅器を含むアナログ回路の入出力特性測定方法 | |
JP5786571B2 (ja) | パワー半導体装置の温度測定装置 | |
US7586726B2 (en) | Switching element overcurrent protection circuit which operates within a high-voltage system that incorporates the switching element | |
US8587917B2 (en) | Static eliminator and static elimination control method | |
US9035624B1 (en) | Power supply circuitry and current measurement | |
US10024898B2 (en) | System and method for determining inductance in a power converter | |
US9041468B2 (en) | Switched-mode power supply and method of operation | |
US9225264B1 (en) | Method and apparatus for multiphase inverter control | |
US9641071B2 (en) | Cuk based current source | |
CN110677032A (zh) | 一种交错并联pfc电路的均流控制方法、装置和空调器 | |
US10418917B2 (en) | Active filter topology for cascaded inverters | |
US8283900B2 (en) | Methods and systems for controlling boost converters | |
US20220399808A1 (en) | Control circuit and ac-dc power supply applying the same | |
JP7247991B2 (ja) | 電力供給システム、制御装置及びリアクトル電流測定方法 | |
JP2020088971A (ja) | 電流制御システム、燃料電池システム、および、昇圧コンバータの制御方法 | |
JP2008005217A (ja) | 演算増幅器を用いたアナログ回路 | |
US10511233B2 (en) | Current estimating device | |
JP4967738B2 (ja) | 演算増幅器を含むアナログ回路の入出力特性調整方法 | |
KR20210122617A (ko) | 직류-직류 컨버터 | |
KR100983684B1 (ko) | 전압 발생 회로 | |
JP2001309561A (ja) | 連系装置 | |
JP2018137840A (ja) | 力率改善回路 | |
CN113497556A (zh) | 直流-直流转换器 | |
JP3875932B2 (ja) | 電気回路および制御方法 | |
CN110945330B (zh) | 温度传感器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4967738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |