JP4962367B2 - Optical semiconductor device - Google Patents
Optical semiconductor device Download PDFInfo
- Publication number
- JP4962367B2 JP4962367B2 JP2008068630A JP2008068630A JP4962367B2 JP 4962367 B2 JP4962367 B2 JP 4962367B2 JP 2008068630 A JP2008068630 A JP 2008068630A JP 2008068630 A JP2008068630 A JP 2008068630A JP 4962367 B2 JP4962367 B2 JP 4962367B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- optical waveguide
- optical
- layer
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、複数の半導体光導波路が光学的に接続されることによって形成された光半導体装置に関する。 The present invention relates to an optical semiconductor device formed by optically connecting a plurality of semiconductor optical waveguides.
図1は、半導体レーザ2と半導体受動導波路4が集積化された光導波路付き半導体レーザ6の斜視図である。ここで、図1(a)は、光導波路付き半導体レーザ6の全体図である。一方、図1(b)は、半導体埋め込み層8を透かして半導体レーザ2を透視した、光導波路付き半導体レーザ6の透視図である。
FIG. 1 is a perspective view of a
光導波路付き半導体レーザ6(図1(b)参照)のような、光を発生又は光増幅する活性層を第1のコア層10とする半導体光導波路12(以下、第1の光導波路と呼ぶ)と、第1のコア層10よりもバンドギャップ波長の短い半導体層によって形成された第2のコア層14を有する半導体光導波路16(以下、第2の光導波路と呼ぶ)とが光学的に接続された構造は、集積化光半導体装置の基本構造である。
A semiconductor optical waveguide 12 (hereinafter referred to as a first optical waveguide) having a
図1(b)に示すように、活性層を備えた第1の光導波路12の側面は、通常、半導体埋め込み層8によって覆われている。これは、側面が露出した活性層(コア層10)が、酸化等によって変質することを防止して、光半導体装置の長期安定性を確保するためである。
As shown in FIG. 1B, the side surface of the first
光導波路付き半導体レーザのように半導体光導波路が光学的に接続された構造体を形成する方法としては、2つの方法が報告されている。 Two methods have been reported as a method of forming a structure in which semiconductor optical waveguides are optically connected, such as a semiconductor laser with an optical waveguide.
第1の方法では、まず、第1のコア層を含む第1のスラブ導波路と、第2のコア層を含む第2のスラブ導波路が、半導体基板の上で突合せ接合(butt-joint)するように形成される。 In the first method, first, a first slab waveguide including a first core layer and a second slab waveguide including a second core layer are butt-joint on a semiconductor substrate. To be formed.
次に、第1のスラブ導波路が直線状に加工されて第1の光導波路12が形成され、その後、半導体埋め込み層によって第1の光導波路の側面が埋め込まれる。更に、第2のスラブ導波路が、直線状で且つ第1の光導波路に接続するように加工され、第2の光導波路16となる(特許文献1)。
Next, the first slab waveguide is processed into a straight line to form the first
第1及び第2の光導波路間の光学的接続を良好なものとするためには、第1及び第2の光導波路の中心軸を一致させる必要がある。しかし、第1の方法では、僅か1〜2μm幅の半導体光導波路に対して光露光装置を操作しなければならない。このため第1の方法には、半導体光導波路の中心軸のズレが起こりやすいという問題がある(特許文献2)。 In order to improve the optical connection between the first and second optical waveguides, it is necessary to match the central axes of the first and second optical waveguides. However, in the first method, the optical exposure apparatus must be operated for a semiconductor optical waveguide having a width of only 1 to 2 μm. For this reason, the first method has a problem that the center axis of the semiconductor optical waveguide is likely to be shifted (Patent Document 2).
このような中心軸のズレが発生すると、第1及び第2の光導波路間の光結合率が低下し、光損失が発生する。このため、第1の方法によって形成した集積化光半導体装置は、損失が大きく、満足のいく特性を有していない。 When such misalignment of the central axis occurs, the optical coupling rate between the first and second optical waveguides decreases, and optical loss occurs. For this reason, the integrated optical semiconductor device formed by the first method has a large loss and does not have satisfactory characteristics.
そこで、第1及び第2の光導波路を同時に形成する第2の方法が開発された(特許文献2)。 Therefore, a second method for simultaneously forming the first and second optical waveguides has been developed (Patent Document 2).
図2は、第2の方法を説明する斜視図である。 FIG. 2 is a perspective view for explaining the second method.
まず、第1のコア層10を含む第1のスラブ導波路と、第2のコア層14を含む第2のスラブ導波路が、n型の半導体基板17の上に一の境界面(突合せ接合面22)で接するように形成される。
First, the first slab waveguide including the
次に、第1及び第2のスラブ導波路の上に、突合せ接合面22を跨いで、直線状の第1のマスク18が形成される。この第1のマスク18をエッチングマスクとして、第1及び第2のスラブ導波路がエッチングされる。
Next, a linear
このエッチングにより、図2(a)に示すように、エッチングマスク18で保護された領域には、中心軸19,19´が完全に一致した第1及び第2の光導波路12,16が形成される。
By this etching, as shown in FIG. 2A, the first and second
次に、図2(b)に示すように、第1のマスク18によって頂上が保護された状態の第2の光導波路16を覆い、更にその両脇に延在する第2のマスク20が形成される。ここで、第1及び第2のマスク18,20は、夫々例えばSiO2及びAl2O3膜で形成される。
Next, as shown in FIG. 2B, a second mask 20 is formed which covers the second
次に、図3(a)に示すように、第1及び第2のマスク18,20で覆われていない半導体基板上に、p型の半導体層とn型の半導体層を有する半導体埋め込み層8が選択成長される。その後、第1及び第2のマスク18,20が除去される。
Next, as shown in FIG. 3A, a semiconductor buried
この第2の方法によれば、第1及び第2の光導波路12,16が、直線状の単一のマスクをエチングマスクとして形成されるので、第1及び第2の光導波路10,16の中心軸は完全に一致する。
According to the second method, since the first and second
従って、第1及び第2の光導波路間の光結合率は高くなる。故に、第2の方法によって形成された集積化光半導体装置の特性は良好である。
上記第2の方法によれば、中心軸が略完全に一致した状態で、2本の半導体光導波路を光学的に接続することができる。 According to the second method, the two semiconductor optical waveguides can be optically connected in a state where the central axes substantially coincide with each other.
しかし、これだけでは、半導体光導波路間の光学的接続は完全ではない。 However, this alone is not a perfect optical connection between semiconductor optical waveguides.
図3(a)に示されるように、第1の光導波路12は、その両脇が半導体埋め込み層8によって埋め込まれている。すなわち、第1のコア層10は、縦方向だけでなく半導体基板に水平な横方向も半導体によって覆われている。このため、第1のコア層10の横方向の屈折率変化は極僅かである。
As shown in FIG. 3A, both sides of the first
このため、第1のコア層10からは、伝播光が半導体埋め込み層8に滲みだしている。従って、第1の光導波路12を伝播する光の横方向のビーム径は、第1の光導波路12の幅24より広くなる。
For this reason, the propagating light oozes out from the
一方、第2の光導波路層16の両脇は、空の状態すなわち屈折率が略1.0の状態である。従って、半導体(屈折率;3.0〜4.0)によって形成された第2のコア層16に対する横方向の屈折率変化は2.0〜3.0と非常に大きい。このため、第2のコア層16を伝播する光は、略完全に第2の光導波路16に閉じ込められる。
On the other hand, both sides of the second
従って、第1及び第2の光導波路12,16の幅24,24´が等しい場合には、夫々の光導波路を伝播する光の電界強度分布が整合しない。このため、第1の光導波路12から第2の光導波路16に光が伝播する際、光損失が発生する(すなわち、光結合率が小さくなる。)。尚、ここで「光の電界強度分布」と呼んでいるものは、正確には、光の進行方向に垂直な面内の電界強度分布のことである。
Therefore, when the
このような電界強度分布の不一致を解消するためには、第2の光導波路16を、第1の光導波路12より幅広に形成することが有効である。
In order to eliminate such a mismatch in the electric field strength distribution, it is effective to form the second
図4は、このような第1及び第2の光導波路12,16の平面図である。同図に示すように、第2の光導波路16の幅24´は、第1の光導波路12の幅24より広く形成されている。このようにすると、第1の光導波路12の電界強度分布26と、第2の光導波路16の電界強度分布26´は略一致させることができる。従って、第1及び第2の光導波路12,16間の光結合率が高くなる。
FIG. 4 is a plan view of such first and second
この場合、第1及び第2の光導波路の幅は、突合せ接合面22と半導体埋め込み層8の端28が一致するとの仮定の下で、光結合率が高くなるように設計される。
In this case, the widths of the first and second optical waveguides are designed so as to increase the optical coupling rate under the assumption that the
半導体光導波路を形成する半導体材料(例えば、InP)の屈折率は3.0を超える。従って、半導体光導波路を伝播する光の波長(例えば、1.55μm)は、当該光導波路中では優に1μmを下回る。従って、突合せ接合面22と半導体埋め込み層の端28も、1μm以下の精度で一致させることが必要と考えられる。
The refractive index of the semiconductor material (for example, InP) forming the semiconductor optical waveguide exceeds 3.0. Therefore, the wavelength of light propagating through the semiconductor optical waveguide (for example, 1.55 μm) is well below 1 μm in the optical waveguide. Therefore, it is considered necessary to match the butt
このような一致を得るためには、半導体埋め込み層8の選択成長に用いる第2のマスク20の端と突合せ接合面22を、1μm以下の精度で一致させなければならない(図2(b)参照)。
In order to obtain such a match, the end of the second mask 20 used for the selective growth of the semiconductor buried
従って、第2のマスク20を形成するためには、ステッパ(縮小投影露光装置)や電子線描画装置のよう高精度露光装置を用いて、半導体基板17の上に堆積した絶縁体膜(例えば、Al2O3等)を加工する必要がある。
Therefore, in order to form the second mask 20, an insulator film (for example, a film deposited on the
このような高精度露光装置は、活性層を有する第1の光導波路上に電極を形成する際にも必要になる。 Such a high-precision exposure apparatus is also required when forming an electrode on the first optical waveguide having an active layer.
図5は、電極30が形成された第1の光導波路12と第2の光導波路16の状態を説明する平面図である。ここで、第1の光導波路12は、電極30を通して透視した状態で描かれている(以下、同様)。
FIG. 5 is a plan view for explaining the state of the first
図5には、電極30の端32が、半導体埋め込み層8の端28に一致した理想的な状態が描かれている。しかし、ステッパや電子線描画装置のような高精度露光装置を使用しない限り、電極30と半導体埋め込み層8の端を一致させることは事実上困難である。
FIG. 5 illustrates an ideal state in which the
図6は、電極30が半導体埋め込み層8の端28から外れた状態を説明する平面図である。
FIG. 6 is a plan view for explaining a state in which the
図6(a)は、電極30の端32が、半導体埋め込み層8の内側に形成された状態を説明する平面図である。一方、図6(b)は、電極30の端32が、半導体埋め込み層8の外側に形成された状態を説明する平面図である。
FIG. 6A is a plan view for explaining a state in which the
図6(a)のように、電極の端32が半導体埋め込み層8の内側に形成された場合、突合せ接合面22と電極の端32の間の領域34には、電極30が存在していない。このため、この領域34に存在する活性層は、電極30で覆われた領域36に存在する活性層で発光又は増幅された光を吸収してしまう。その結果、光半導体装置の出力が低下する。
When the
一方、図6(b)のように、電極の端32が半導体埋め込み層8の外側に形成された場合、電極30は、第2の光導波路16の上に延在するだけでなく、その一部38は第2の光導波路16から食み出してしまう。第2の光導波路16から食み出した電極30は、第2の光導波路16を形成するためのエッチングよって露出した基板17に接触する。このため、電極30を通して活性層に注入されるべき電流の一部が、基板に漏れてしまう。
On the other hand, when the
このように、電極の端32が半導体埋め込み層の端28に一致しないと、完成した光半導体装置の特性劣化(光出力の低下等)や動作不良(注入電流の漏れ)が起きる。このような特性劣化や動作不良を回避するためには、電極30も、ステッパや電子線描画装置のような高精度露光装置を使用して形成する必要がある。
As described above, if the
以上説明したように、活性層を有する第1の光導波路(すなわち、発光又は光増幅機能を有する光導波路)と第2の光導波路(例えば、受動導波路)を光学的に接続するためには、高精度露光装置が必要である。しかしながら、高精度露光装置は極めて高価である。 As described above, in order to optically connect a first optical waveguide having an active layer (that is, an optical waveguide having a light emission or optical amplification function) and a second optical waveguide (for example, a passive waveguide). A high-precision exposure apparatus is necessary. However, a high-precision exposure apparatus is extremely expensive.
そこで、本発明の目的は、コンタクト露光装置や投影露光装置のような安価な露光装置で製造可能な、発光又は光増幅機能を有する第1の光導波路(例えば、半導体レーザや半導体光増幅器)と第2の光導波路(例えば、受動導波路)が光学的に接続された光半導体装置を提供することである。尚、光半導体装置には、集積化半導体装置が含まれるものとする。 Therefore, an object of the present invention is to provide a first optical waveguide (for example, a semiconductor laser or a semiconductor optical amplifier) having a light emission or optical amplification function that can be manufactured by an inexpensive exposure apparatus such as a contact exposure apparatus or a projection exposure apparatus. An optical semiconductor device in which a second optical waveguide (for example, a passive waveguide) is optically connected is provided. The optical semiconductor device includes an integrated semiconductor device.
上記の目的を達成するために、本発明の一側面は、第1の半導体層により形成された第1のコア層を有する第1の半導体光導波路と、前記第1の半導体光導波路の側面を埋め込む第2の半導体層と、前記第1の半導体光導波路の上に形成された電極と、前記第1の半導体層よりもバンドギャップ波長の短い第3の半導体層によって形成された第2のコア層を有し、前記第1の半導体光導波路に光学的に接続された第2の半導体光導波路を、具備し、前記第2の半導体層は、前記第1の半導体光導波路と前記第2の半導体光導波路の境界を越えて前記第2の半導体光導波路の側面の一部を埋め込み、且つ、前記電極が前記境界と前記第2の半導体光導波路の側面を埋め込む前記第2の半導体層の端の間に延在している。 In order to achieve the above object, one aspect of the present invention includes a first semiconductor optical waveguide having a first core layer formed of a first semiconductor layer, and a side surface of the first semiconductor optical waveguide. A second core formed by a second semiconductor layer to be embedded, an electrode formed on the first semiconductor optical waveguide, and a third semiconductor layer having a band gap wavelength shorter than that of the first semiconductor layer A second semiconductor optical waveguide having a layer and optically connected to the first semiconductor optical waveguide, wherein the second semiconductor layer includes the first semiconductor optical waveguide and the second semiconductor optical waveguide. An end of the second semiconductor layer is embedded in a part of the side surface of the second semiconductor optical waveguide beyond the boundary of the semiconductor optical waveguide, and the electrode embeds the boundary and the side surface of the second semiconductor optical waveguide. It extends between.
上記側面に従う光半導体装置では、前記第2の半導体層が、前記第1の半導体光導波路と前記第2の半導体光導波路の境界を越えて前記第2の半導体光導波路の側面の一部を埋め込んでいるので、コンタクト露光装置(又は投影露光装置)を用いて容易に製造することができる。 In the optical semiconductor device according to the above aspect, the second semiconductor layer embeds a part of the side surface of the second semiconductor optical waveguide beyond the boundary between the first semiconductor optical waveguide and the second semiconductor optical waveguide. Therefore, it can be easily manufactured using a contact exposure apparatus (or projection exposure apparatus).
更に、前記第2の半導体層が、前記第1の半導体光導波路と前記第2の半導体光導波路の境界を越えて前記第2の半導体光導波路の側面の一部を埋め込んでいるので、前記第2の半導体光導波路の端と前記境界との間に前記電極を容易に形成することができる。 Further, since the second semiconductor layer embeds a part of the side surface of the second semiconductor optical waveguide beyond the boundary between the first semiconductor optical waveguide and the second semiconductor optical waveguide, The electrode can be easily formed between the end of the two semiconductor optical waveguides and the boundary.
従って、上記側面に従う光半導体装置は、動作不良(注入電流の漏れ)や特性劣化(出力の減少等)を起すことがない。更に、上記側面に従う光半導体装置では、第1及び第2の光導波路が高効率に結合される。 Therefore, the optical semiconductor device according to the above aspect does not cause malfunction (leakage of injected current) or characteristic deterioration (decrease in output, etc.). Furthermore, in the optical semiconductor device according to the above aspect, the first and second optical waveguides are coupled with high efficiency.
本発明によれば、発光又は光増幅機能を有する第1の光導波路(例えば、半導体レーザや半導体光増幅器)と第2の光導波路(例えば、半導体受動導波路)が高効率で光学的に接続されており、且つ動作不良(注入電流の漏れ)や特性劣化(出力の減少等)を起さない光半導体装置を、コンタクト露光装置や投影露光装置のような安価な光露光装置を用いて製造することができる。 According to the present invention, a first optical waveguide (for example, a semiconductor laser or semiconductor optical amplifier) having a light emission or optical amplification function and a second optical waveguide (for example, a semiconductor passive waveguide) are optically connected with high efficiency. Manufacturing optical semiconductor devices that do not cause malfunctions (injection current leakage) or characteristic deterioration (decrease in output, etc.) using inexpensive optical exposure devices such as contact exposure devices and projection exposure devices can do.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
(実施の形態1)
本実施の形態は、コンタクト露光装置又は投影露光装置で製造が可能な光導波路付き半導体レーザ6に関するものである。
(Embodiment 1)
This embodiment relates to a
(1)装置構成
図7は、このような光導波路付き半導体レーザ40の平面図である。図8は、図7のA−A´線に沿った光導波路付き半導体レーザ40の断面図である。また、図9は、図7に示された、第1の光導波路12(半導体レーザ)に第2の光導波路16(半導体受動導波路)が接続されている領域Bを拡大した平面図である。
(1) Device Configuration FIG. 7 is a plan view of such a
本実施の形態に従う光導波路付き半導体レーザ40は、図7及び図8に示すように、光増幅機能を有する第1の半導体層(即ち、活性層46)によって形成された第1のコア層10を備える第1の半導体光導波路12と、第1の半導体光導波路10の側面を埋め込む第2の半導体層(半導体埋め込み層8)を有している。ここで第1の光導波路12は、活性層の沿って延在する回折格子(図示せず)を有している。
As shown in FIGS. 7 and 8, the
また、光導波路付き半導体レーザ40は、第1の半導体光導波路12の上に形成された、第1のコア層10に電流を注入するための電極30を有している。
The
また、光導波路付き半導体レーザ40は、第1の半導体層(活性層46)よりもバンドギャップ波長の短い第3の半導体層によって形成された第2のコア層14を有し、第1の半導体光導波路12に光学的に接続された第2の半導体光導波路16を具備している。
The
そして、本実施の形態に係る光導波路付き半導体レーザ40では、図9に示すように、第2の半導体層(半導体埋め込み層8)が、第1の半導体光導波路12と第2の半導体光導波路16の境界(突合せ接合面22)から、コンタクト露光装置の位置合せ精度(例えば、5μm)の1倍以上3倍以下(例えば、5μm以上15μm以下)延在して、第2の半導体光導波路16の側面を埋め込んでいる。尚、図9には、第1及び第2の光導波路12,16は、電極30を通して透視した状態で描かれている。
In the semiconductor laser with an
更に、本実施の形態に係る光導波路付き半導体レーザ40では、電極30が上記境界(突合せ接合面22)と上記第2の半導体層(半導体埋め込み層8)の端28との間に延在している。
Furthermore, in the
ここで、第2の半導体層(半導体埋め込み層8)は、上記境界(突合せ接合面22)から、コンタクト露光装置ではなく投影露光装置の位置合せ精度(例えば、3μm)の1倍以上3倍以下(例えば、3μm以上9μm以下)延在していてもよい。 Here, the second semiconductor layer (semiconductor buried layer 8) is 1 to 3 times the alignment accuracy (for example, 3 μm) of the projection exposure apparatus, not the contact exposure apparatus, from the boundary (butt joint surface 22). (For example, 3 μm or more and 9 μm or less) may be extended.
(2)製造方法
次に、この光導波路付き半導体レーザ40が、コンタクト露光装置又は投影露光装置によって製造可能な理由を製造方法に従って説明する。
(2) Manufacturing Method Next, the reason why the
図10は、本実施の形態に従う光導波路付き半導体レーザ40の製造手順の一例を説明するフロー図である。図11乃至図13は、本実施の形態に従う光導波路付き半導体レーザ40の製造方法の一例を説明する平面工程図である。
FIG. 10 is a flowchart for explaining an example of the manufacturing procedure of the
(ステップS2)
まず、n型InPで形成された半導体基板17の上に、有機金属気相成長法(MOVPE: metal organic vapor phase epitaxy)を用いて、n型InP製の下部クラッド層42と、InGaAsP製の下部SCH(Separate Confinement Heterostrucure)層44と、バンドギャップ波長λgが1.55μmのInGaAsP製の活性層46と、上部SCH層48と、p型InP製の上部クラッド層50と、InGaAsP製のコンタクト層52が順次積層されて、第1の半導体積層構造54が形成される(図8参照)。尚、活性層46は、InGaAsP製の多重量子井戸(MQW: multi-quantum-well)としてもよい。また、活性層46の近傍には、図示されていない回折格子が形成される。
(Step S2)
First, a lower
ここで、下部SCH層44、活性層46、及び上部SCH層48は、第1のコア層10を形成される。
Here, the
次に、この第1の半導体積層構造54の一部を、除去して半導体基板17を露出させる。この露出した半導体基板17の上に、有機金属気相成長法(MOVPE: metal organic vapor phase epitaxy)を用いて、n型InP製の下部クラッド層42´と、バンドギャップ波長λgが1.3μmのノンドープInGaAsP製の第2のコア層14と、p型InP製の上部クラッド層50´が順次積層されて、第2の半導体積層構造56が形成される(図8及び図11(a)参照)。
Next, a part of the first
すなわち、本工程により、突合せ接合面22を境に、第1及び第2の半導体積層構造54,56が突き合わされた突合せ構造体58が形成される(図11(a)参照)。
That is, by this step, a
(ステップS4)
次に、この突合せ構造体58の上に、例えばSiO2膜が堆積される。
(Step S4)
Next, for example, a SiO 2 film is deposited on the
次に、フォトリソグラフィー技術を用いてこのSiO2膜を加工して、図11(b)に示すように、第1の半導体積層構造54側では2.0μm幅であり且つ第2の半導体積層構造56側では2.5μm幅の直線状のSiO2製エッチングマスク60が形成される。尚、図11乃至図13は、突合せ接合面22の近傍を拡大した図面である。
Next, this SiO 2 film is processed using a photolithography technique, and as shown in FIG. 11B, the first
エッチングマスク60の加工は、以下のような手順に従って行われる。
The
図14は、本実施の形態に従う光導波路付き半導体レーザの製造に使用するフォトマスクの平面図である。 FIG. 14 is a plan view of a photomask used for manufacturing a semiconductor laser with an optical waveguide according to the present embodiment.
まず、上記SiO2膜の上にフォトレジストを塗布する。 First, a photoresist is applied on the SiO 2 film.
次に、SiO2製エッチングマスク60と同一形状の不透明領域62を有するフォトマスク(図14(a)参照)を用意し、このフォトマスクを介して、SiO2膜上に塗布されたフォトレジストに紫外線を照射する。紫外線の照射には、コンタクト露光装置または投影露光装置(以下、単に光露光装置と呼ぶ)が用いられる。この際、光露光装置は、不透明領域62の幅が変わる不連続線64と(突合せ構造体58の)突合せ接合面22が一致するように操作される。
Next, a photomask (see FIG. 14A) having an
その後、フォトレジストが現像され、不透明領域62と同一形状のフォトレジスト製エッチングマスク(図示せず)が形成される。このフォトレジスト製エッチングマスクをマスクとして、上記SiO2膜がエッチングされ、SiO2製エッチングマスク60が形成される(図11(b)参照)。
Thereafter, the photoresist is developed, and a photoresist etching mask (not shown) having the same shape as the
(ステップS6)
次に、このSiO2製エッチングマスク60をマスクとして、突合せ構造体58が、ICP(Inductively Coupled Plasma)反応性イオンエッチングによってエッチングされる。このエッチングによって、第1及び第2の光導波路12,16が形成される(図12(a)参照)。
(Step S6)
Next, using the SiO 2 etching mask 60 as a mask, the
ここまでの手順(ステップS2〜S6)によって、上記「装置構成」で説明した構成のうち、第1の半導体層(活性層)によって形成された第1のコア層10を有する第1の半導体光導波路12と、第1の半導体(活性層)よりもバンドギャップ波長の短い半導体層によって形成された第2のコア層14を有し第1の半導体光導波路12に光学的に接続された第2の半導体光導波路16とが、光露光装置を用いて形成される。尚、活性層とは、光増幅機能を有する半導体層のことである。
The first semiconductor optical waveguide having the
(ステップS8)
次に、第1及び第2の光導波路12,16が形成された半導体基板17の上に、例えばAl2O3膜が堆積される。
(Step S8)
Next, for example, an Al 2 O 3 film is deposited on the
次に、フォトリソグラフィー技術を用いてこのAl2O3膜を加工して、SiO2製エッチングマスク60で頂上が覆われたままの第2の光導波路16及びその近傍を覆うように、突合せ接合形成用マスク66が形成される(図12(b)参照)。
Next, the Al 2 O 3 film is processed using a photolithographic technique, and butt-joining is performed so as to cover the second
Al2O3膜の加工は、ステップS4で説明したSiO2製エッチングマスク60と略同様の手順に従って行われる。但し、フォトレジスト製エッチングマスクは、図14(b)に示すような矩形の不透明領域62´を有するフォトマスクを用いて形成される。 The processing of the Al 2 O 3 film is performed according to substantially the same procedure as that for the SiO 2 etching mask 60 described in step S4. However, the photoresist etching mask is formed using a photomask having a rectangular opaque region 62 'as shown in FIG.
また、突合せ接合面22から光露装置の精度の2倍の距離だけ第2の光導波路16側に入った位置に、不透明領域62´の端68が来るように光露光装置が操作され、その後フォトレジストへの紫外線照射が行われる。
In addition, the light exposure apparatus is operated so that the
ここで光露光装置の精度とは、熟練した作業者が当該光露光装置を操作してフォトレジスト膜を感光し、更にこのフォトレジスト膜を現像して所望の形状(レジストパターン)に成型した場合に、当該形状が目標位置からどの程度ズレるかを示す指標である。 Here, the accuracy of the photoexposure device means that a skilled worker operates the photoexposure device to expose the photoresist film, and further develops the photoresist film to form a desired shape (resist pattern). And an index indicating how much the shape deviates from the target position.
図15は、目標位置に対するレジストパターンのズレδの分布を説明する図である。露光パターンのズレδは、図15に示すような正規分布に従うと考えられる。図15の横軸は、ズレδをその標準偏差σで正規化した値である。一方、縦軸は、ズレδが発生する頻度(密度関数)を表している。 FIG. 15 is a diagram for explaining the distribution of the deviation δ of the resist pattern with respect to the target position. The deviation δ of the exposure pattern is considered to follow a normal distribution as shown in FIG. The horizontal axis in FIG. 15 is a value obtained by normalizing the deviation δ by the standard deviation σ. On the other hand, the vertical axis represents the frequency (density function) at which the deviation δ occurs.
正規分布の性質から明らかなように、パターンのズレδは、略100%(正確には、99.7%)、−3σ<δ<+3σの範囲内で発生する(図15参照)。光露光装置の精度と呼ばれているのは、この3σのことである。 As is clear from the nature of the normal distribution, the pattern deviation δ occurs within a range of approximately 100% (more precisely, 99.7%) and −3σ <δ <+ 3σ (see FIG. 15). It is this 3σ that is called the accuracy of the light exposure apparatus.
よく知られているように、コンタクト露光装置の精度は5μmである。従って、コンタクト露光装置を用いて形成した、レジストパターンの位置ズレ分布の標準偏差を3倍すると、5μmになる。一方、投影露光装置の精度は3μmである。従って、投影露光装置を用いて形成した、レジストパターンの位置ズレ分布の標準偏差を3倍すると、3μmになる。 As is well known, the accuracy of the contact exposure apparatus is 5 μm. Accordingly, when the standard deviation of the positional deviation distribution of the resist pattern formed by using the contact exposure apparatus is tripled, it becomes 5 μm. On the other hand, the accuracy of the projection exposure apparatus is 3 μm. Accordingly, when the standard deviation of the positional deviation distribution of the resist pattern formed by using the projection exposure apparatus is tripled, it becomes 3 μm.
図16は、Al2O3製の突合せ接合形成用マスク66を形成するために使用するレジストパターンのズレ分布を説明する図である。図16の左上部には、光露光装置の位置合せ精度を単位とする目盛り74が示されている。
FIG. 16 is a diagram for explaining a deviation distribution of a resist pattern used for forming the butt-
上述したように、本ステップでは、突合せ接合面22から光露光装置の精度の2倍の距離だけ第2の光導波路16側に入った位置に、不透明領域62´の端68が来るように光露光装置が操作される。従って、不透明領域62´が転写されたフォトレジストパターンの端70は、図16に示すように、突合せ接合面22から第2の光導波路16側に、光露光装置の位置合せ精度の1倍以上3倍以下に亘って広がる範囲72の内部に分布する。
As described above, in this step, light is emitted so that the
具体的には、コンタクト露光装置を用いた場合、(突合せ接合形成用マスク66を形成するための)フォトレジストパターンの端70は、突合せ接合面22から第2の光導波路16側に5μm(=10μm−5μm、すなわち5μm×1)以上15μm(=10μm+5μm、すなわち5μm×3)の範囲に分布する。一方、投影露光装置を用いた場合、フォトレジストパターンの端70は、突合せ接合面22から第2の光導波路16側に3μm(=6μm−3μm、すなわち3μm×1)以上9μm(=6μm+3μm、すなわち3μm×3)の範囲に分布する。
Specifically, when the contact exposure apparatus is used, the
(ステップS10)
次に、MOVPE法を用いて、図13(a)のように、突合せ接合形成用マスク66及びSiO2製エッチングマスク60で覆われていない領域に、例えば半絶縁性InP製の半導体埋め込み層8が成長される。尚、半絶縁性InPの代わりに、p型InP、n型InP、及びp型InPが積層されたPN埋め込み構造を成長してもよい。
(Step S10)
Next, by using the MOVPE method, as shown in FIG. 13A, a semiconductor buried
すなわち、ステップS8及びS10では、第1の半導体光導波路12の側面を埋め込む半導体埋め込み層8が、第1の半導体光導波路12と第2の半導体光導波路層16の境界(すなわち、突合せ接合面22)から光露光装置の位置合せ精度の2倍の距離まで延在するように、光露光装置を用いて形成される。
That is, in steps S8 and S10, the semiconductor buried
その結果、上記「装置構成」で説明した構成のうち、第1の半導体光導波路12と第2の半導体光導波路16の境界(突合せ接合面22)から、コンタクト露光装置(又は投影露光装置)の位置合せ精度の1倍以上3倍以下延在して、第2の半導体光導波路16の側面を埋め込む半導体埋め込み層8が形成される。
(ステップS12)
次に、突合せ接合形成用マスク66及びSiO2製エッチングマスク60が除去される。
As a result, the contact exposure apparatus (or projection exposure apparatus) from the boundary (butt joint surface 22) between the first semiconductor
(Step S12)
Next, the butt
次に、光露光装置を用いて、例えばリフトオフ法によって電極30が形成される。
Next, the
この時、リフトオフ用レジスト膜を形成するために、図14(c)に示すような電極30に対応した透明領域76を備えたフォトマスクが使用される。
At this time, in order to form a lift-off resist film, a photomask having a
図13(b)に示すように、この透明領域76一方側の端78が、半導体埋め込み層8の端28と突合せ接合面22の中央80に来るように、光露光装置が操作されてリフトオフ用レジスト膜が形成される。
As shown in FIG. 13B, the light exposure apparatus is operated so that the
次に、リフトオフ用レジスト膜が形成された面にp型コンタクト用の電極材料が蒸着され、その後、余分な電極材料がリフトオフ用レジスト膜と伴に除去される。 Next, an electrode material for p-type contact is vapor-deposited on the surface on which the lift-off resist film is formed, and then the excess electrode material is removed together with the lift-off resist film.
次に、半導体基板17の裏面に、n型コンタクト用の電極材料が蒸着される。
Next, an electrode material for n-type contact is deposited on the back surface of the
最後に、熱処理が施され、p型及びn型コンタクト用の電極材料を、夫々コンタクト層及び半導体基板が夫々反応する。 Finally, heat treatment is performed so that the contact layer and the semiconductor substrate react with the electrode material for p-type and n-type contacts, respectively.
すなわち、本ステップでは、光露光装置を用いて、半導体埋め込み層8の端28及び突合せ接合面22の中央80に、突合せ接合面22から延在するように、第1のコア層への電流の注入を行うための電極30が形成される(図13(b)参照)。
That is, in this step, the current of the current to the first core layer is extended using the light exposure apparatus so as to extend from the butt
ところで、上記説明から明らかなように、光露光装置の位置合せ誤差により、半導体埋め込み層の端28と突合せ接合面22の間隔は、光露光装置の精度の1倍以上3倍以下になる。上述したように、光露光装置の精度は、形成されたレジストパターンの位置ズレ分布の標準偏差σの3倍である。従って、半導体埋め込み層の端28と突合せ接合面22の間隔が一番狭い場合(すなわち、当該間隔が位置合せ精度の1倍の場合)でも、半導体埋め込み層の端28は、電極の端32の形成予定位置(半導体埋め込み層の端28と突合せ接合面22の中央)から上記標準偏差σの1.5倍(=3σ×0.5)離れていることになる。同様に、突合せ接合面22も、電極の端32の形成予定位置から上記標準偏差σの1.5倍(=3σ×0.5)離れていることになる。
As is apparent from the above description, due to the alignment error of the light exposure apparatus, the distance between the
図17は、図15に示した位置ズレの発生頻度(図15の縦軸)を、−δから+δ間で積分して得られる位置ズレの累積分布である。横軸は、位置ズレ量δをその標準偏差σで規格化した値である。縦軸は、位置ズレの累積分布すなわち位置ズレが−δからδの間にある確率である。 FIG. 17 is a cumulative distribution of positional deviations obtained by integrating the frequency of occurrence of positional deviations shown in FIG. 15 (vertical axis in FIG. 15) between −δ and + δ. The horizontal axis is a value obtained by normalizing the positional deviation amount δ with the standard deviation σ. The vertical axis represents the cumulative distribution of positional deviations, that is, the probability that the positional deviation is between -δ and δ.
この図から明らかなように、電極の端28は、約90%の確率で半導体埋め込み層の端28と突合せ接合面22の間に形成される。すなわち、本実施の形態に従う製造方法によれば、光露光装置を用いても、約90%の確率で、突合せ接合面22と半導体埋め込み層の端28の間に電極の端32を延在させることができる。
As is apparent from this figure, the
従って、本ステップにより、上記「装置構成」で説明した構成のうち、第1の半導体光導波路12の上に形成され、突合せ接合面22と半導体埋め込み層の端28の間に延在している電極が形成される。
Therefore, this step is formed on the first semiconductor
以上説明したことから明らかなように、本実施の形態に従う製造方法によれば、安価な光露光装置を用いて、上記「装置構成」で説明した光導波路付き半導体レーザ40を製造することができる。
As is apparent from the above description, according to the manufacturing method according to the present embodiment, the
(3)動作及び特性
上述したように、本実施の形態に従う光導波路付き半導体レーザ40では、図13(b)に示すように、電極30が、突合せ接合面22と半導体埋め込み層の端28の間に延在している。
(3) Operation and Characteristics As described above, in the semiconductor laser with an
従って、第1の光導波路12の頂上は、完全に電極30によって覆われている。このため、活性層46全体に電流が注入されるので、活性層中に、伝播光に対して吸収体として作用する領域が生じることはない。故に、本実施の形態に従う光導波路付き半導体レーザ40では、光導波路付き半導体レーザ40の出力が低下するような動作不良が生じることはない。
Therefore, the top of the first
また、電極30は突合せ接合面22と半導体埋め込み層の端28の間に延在しているので、電極30が、半導体埋め込み層8の外側に食み出すことはない。従って、電極30の一部が、第1及び2の光導波路12,16を形成するためのエッチングよって露出した基板17に接触して、活性層に注入されるべき電流の一部が基板に漏れることもない。
Further, since the
ところで、本実施の形態に従う光導波路付き半導体レーザ40では、光導波路12,16の幅が切り替わる位置82が、半導体埋め込み層8の内側に形成されている(図7参照)。この場合、第1及び第2の光導波路12,16を伝播する光の電界分布がその接合面で一致しなくなり、光結合損失が発生する虞がある。
By the way, in the
図7に示すような、第1の光導波路12に対して第2の光導波路16の幅を広くした構造は、半導体埋め込み層の端28が光導波路幅切り替え位置82に一致しているという条件の下で、第1及び第2の光導波路間の結合損失が最低になるように設計されたものである。従って、両方が一致しない場合には、結合損失が増大する。
The structure in which the width of the second
図18は、光導波路幅切り替え位置82が半導体埋め込み層8の内部に入り込んだ距離(Z軸オフセットΔZ)と結合損失の関係を示す図である。図18の横軸は、Z軸オフセットを表す。一方、縦軸は、第1及び第2の光導波路間の結合損失を表している。
FIG. 18 is a diagram illustrating the relationship between the distance (Z-axis offset ΔZ) where the optical waveguide
図18は、上述した第1及び第2の光導波路12,16(導波路幅2.0μm及び2.5μm)に対して、数値計算によって結合損失求めた結果である。図18には、TEモード及びTMモードの夫々についての結合損失が示されている。
FIG. 18 shows a result of obtaining a coupling loss by numerical calculation for the first and second
尚、図19には、第1の光導波路12と第2の光導波路16が位置ズレしたまま接合された状態が示されている。この図中には、Z軸オフセットΔZ及び後述するX軸オフセットが図示されている。
FIG. 19 shows a state in which the first
図18に示すように、過剰損失(ΔZ=0の場合に対する結合損失の増加)は、ΔZ=10μmでも高々-0.25dBにしかならない。また、ΔZが10μmを超えても、結合損失の増加は僅かである(例えば、ΔZ=15μmでの過剰損失は、0.15dBである)。 As shown in FIG. 18, the excess loss (increased coupling loss with respect to ΔZ = 0) is at most −0.25 dB even when ΔZ = 10 μm. Further, even when ΔZ exceeds 10 μm, the increase in coupling loss is slight (for example, the excess loss at ΔZ = 15 μm is 0.15 dB).
従って、光導波路幅切り替え位置82が、半導体埋め込み層8の内側に形成されても、結合損失の増加による光導波路付き半導体レーザの特性劣化(出力の低下等)は殆どない。
Therefore, even if the optical waveguide
ところで、上記ステップS4で説明した通り、突合せ接合面22で光導波路12,16の幅が変化するように光露光装置が操作される。しかし、光導波路幅切り替え位置82は、光露光装置の精度の範囲内で、突合せ接合面22から位置ズレする。しかし、このようなズレが発生しても、第1及び第2の光導波路12,16は、組成の近似した半導体によって形成されているので、上記計算結果はさほど変化しない。
By the way, as described in step S4 above, the optical exposure apparatus is operated so that the widths of the
また、突合せ接合面22の位置を考慮すれば、光導波路幅切り替え位置82が、半導体埋め込み層8から食み出さないことは明らかである。
Further, considering the position of the butt
尚、比較のため、図20に、第1及び第2の光導波路の中心軸がズレた場合の結合損失を示す。図20の横軸は、第1及び第2の光導波路の中心軸のズレ(X軸オフセット;図19参照)を表している。一方、縦軸は、第1及び第2の光導波路間の結合損失である。図20に示すように、中心軸が僅かにズレただけでも、結合損失は著しく増加する。 For comparison, FIG. 20 shows the coupling loss when the center axes of the first and second optical waveguides are displaced. The horizontal axis in FIG. 20 represents the deviation of the central axes of the first and second optical waveguides (X-axis offset; see FIG. 19). On the other hand, the vertical axis represents the coupling loss between the first and second optical waveguides. As shown in FIG. 20, even if the central axis is slightly shifted, the coupling loss is remarkably increased.
以上説明した通り、本実施の形態では、上記第2の半導体層が、上記第1の半導体光導波路と上記第2の半導体光導波路の境界から、コンタクト露光装置及び投影露光装置の何れか一方の位置合せ精度の1倍以上3倍以下延在して、上記第2の半導体光導波路の側面を埋め込み、且つ、上記電極が、上記境界と上記第2の半導体層の端の間に延在している。 As described above, in the present embodiment, the second semiconductor layer is one of the contact exposure apparatus and the projection exposure apparatus from the boundary between the first semiconductor optical waveguide and the second semiconductor optical waveguide. It extends 1 to 3 times the alignment accuracy, embeds the side surface of the second semiconductor optical waveguide, and the electrode extends between the boundary and the end of the second semiconductor layer. ing.
すなわち、本実施の形態に従う光半導体装置は、上記第2の半導体層が、上記第1の半導体光導波路と上記第2の半導体光導波路の境界から、コンタクト露光装置及び投影露光装置の何れか一方の位置合せ精度の1倍以上3倍以下延在している。従って、コンタクト露光装置及び投影露光装置の何れか一方を用いて容易に製造することができる。 That is, in the optical semiconductor device according to the present embodiment, the second semiconductor layer is either a contact exposure apparatus or a projection exposure apparatus from the boundary between the first semiconductor optical waveguide and the second semiconductor optical waveguide. 1 to 3 times the alignment accuracy. Therefore, it can be easily manufactured using either the contact exposure apparatus or the projection exposure apparatus.
更に、上記第2の半導体層の端と上記境界の間隔が、コンタクト露光装置及び投影露光装置の何れか一方の位置合せ精度の1倍以上3倍以下延在しているので、上記電極を確実に上記間隔の間に形成することができる。 Furthermore, the distance between the edge of the second semiconductor layer and the boundary extends from 1 to 3 times the alignment accuracy of either the contact exposure apparatus or the projection exposure apparatus, so that the electrode can be securely connected. It can be formed during the above interval.
従って、本実施の形態に従う光半導体装置は、動作不良(注入電流の漏れ)や特性劣化(出力の減少等)を起すことがない。更に、本実施の形態に従う光半導体装置では、第1及び第2の光導波路が高効率に結合される。 Therefore, the optical semiconductor device according to the present embodiment does not cause malfunction (injection current leakage) or characteristic deterioration (output decrease, etc.). Furthermore, in the optical semiconductor device according to the present embodiment, the first and second optical waveguides are coupled with high efficiency.
故に、本実施の形態に従う光導波路付き半導体レーザは、安価な光露光装置を用いて製造しても、電極形成位置のズレに起因する動作不良(注入電流の漏れ)や特性劣化(出力の減少等)を起すことはない。 Therefore, even if the semiconductor laser with an optical waveguide according to the present embodiment is manufactured using an inexpensive optical exposure apparatus, malfunction (injection current leakage) or characteristic deterioration (decrease in output) due to displacement of the electrode formation position. Etc.).
(実施の形態2)
本実施の形態は、コンタクト露光装置又は投影露光装置で製造が可能な光導波路付き半導体レーザであって、テーパ状に変化する光導波路付き半導体レーザに関するものである。
(Embodiment 2)
The present embodiment relates to a semiconductor laser with an optical waveguide that can be manufactured by a contact exposure apparatus or a projection exposure apparatus, and relates to a semiconductor laser with an optical waveguide that changes in a tapered shape.
図21は、本実施の形態に従う光導波路付き半導体レーザ82の平面図である。本実施の形態に従う光導波路付き半導体レーザ82の構成は、第1の光導波路12(半導体レーザ)に接するテーパ領域86で、第2の光導波路16の幅が、第1の光導波路12に向かってテーパ状に広がっている。
FIG. 21 is a plan view of a
実施の形態1で説明したように、結合損失を小さくするために第2の光導波路の幅を第1の光導波路より広くすることが有効である。しかし、導波路幅が広くなり過ぎると、第2の光導波路がマルチモードになってしまう。このような光導波路付き半導体レーザが搭載されると、集積化光装置の特性は劣化する。 As described in the first embodiment, it is effective to make the width of the second optical waveguide wider than that of the first optical waveguide in order to reduce the coupling loss. However, if the waveguide width becomes too wide, the second optical waveguide becomes multimode. When such a semiconductor laser with an optical waveguide is mounted, the characteristics of the integrated optical device deteriorate.
このような場合には、図21に示すように、第1の光導波路12から離れ直線領域88では、第2の光導波路16の幅を単一モード条件を満たすように細くし、第1の光導波路12に接するテーパ領域86では第2の光導波路16の幅をテーパ状に少しずつ広げればよい(すなわち、導波路幅が断熱的に変化するようにすればよい。)。
In such a case, as shown in FIG. 21, in the
このような光導波路構造では、第1の光導波路12で発生又は増幅された光は、テーパ領域86に入射しても高次モードは励起せず基本モードのまま直線領域88に到達する。
In such an optical waveguide structure, the light generated or amplified in the first
従って、本実施の形態によれば、第2の光導波路16が単一モードを維持したままで、光結合損失を小さくすることができる。
Therefore, according to the present embodiment, it is possible to reduce the optical coupling loss while the second
尚、第2の光導波路16の幅を、第1の光導波路と結合損失を最小とする幅より広くしたい場合には、図21に示した例とは逆にテーパ領域86で導波路幅を第1の光導波路12に向かって少しずつ狭くすればよい。
If it is desired to make the width of the second
(実施の形態3)
本実施の形態は、光導波路付き半導体光増幅器がアレイ状に集積化された光ゲートスイッチに関するものである。
(Embodiment 3)
The present embodiment relates to an optical gate switch in which semiconductor optical amplifiers with optical waveguides are integrated in an array.
図22は、本実施の形態に従う光ゲートスイッチ90の平面図である。本実施の形態に従う光ゲートスイッチ90は、半導体光増幅器(SOA;semiconductor optical amplifier)に受動光導波路が接続された複数の光導波路付き半導体光増幅器92と、この光導波路付き半導体光増幅器92が入力側に並列に接続された多モード干渉(MMI; multimode interference)カプラー94と、この多モード干渉カプラー94の出力側に接続された光導波路付き半導体光増幅器92´を備えている。
FIG. 22 is a plan view of
光導波路付き半導体光増幅器92の構成は、活性層の近傍に回折格子が設けられていない点を除き、実施の形態1に従う光導波路付き半導体レーザ40と略同じである。
The configuration of the semiconductor
入力側の光導波路付き半導体光増幅器92が形成する各チャンネルに入射した信号光は、半導体光増幅器のスイッチ機能により選択され、多モード干渉カプラー94によって、出力側の光導波路付き半導体光増幅器92´に導かれる。そして、出力側の光導波路付き半導体光増幅器92´は、選択された光信号を増幅して出力する。すなわち、本実施の形態に従う光ゲートスイッチ90は、所望のチャネルに入射した光を選択して出力することができる。
The signal light incident on each channel formed by the semiconductor
本実施の形態に従う光ゲートスイッチ90では、半導体光増幅器の頂上全体に電流注入用の電極が形成されている。従って、光ゲートスイッチ90を形成する各半導体光増幅器の増幅率は高い。また、半導体光増幅器と光導波路の結合率が高いので、高品質な信号処理が可能になる。
In
尚、MMIの代わりに平坦フィールドカプラー(FFC;field flattened coupler)を用いてもよい。尚、平坦フィールドカプラーの詳細は、M. Bouda 等によって報告されている(M. Bouda, S. Takabayashi, K. Morito and Y. Kotaki, Proceedings of CPT (Contemporary Photonics Technology) International Symposium, “Novel power splitter with significantly reduced device length,” E-16, pp.91-92,Tokyo, Japan, Jan. 2002.)。 A flat field coupler (FFC) may be used instead of MMI. The details of the flat field coupler have been reported by M. Bouda et al. (M. Bouda, S. Takabayashi, K. Morito and Y. Kotaki, Proceedings of CPT (Contemporary Photonics Technology) International Symposium, “Novel power splitter with significantly reduced device length, ”E-16, pp.91-92, Tokyo, Japan, Jan. 2002.).
(実施の形態4)
本実施の形態は、光導波路付き半導体レーザがアレイ状に集積化されたモノリシック集積型波長可変光源96に関するものである。
(Embodiment 4)
The present embodiment relates to a monolithically integrated tunable
図23は、本実施の形態に従うモノリシック集積型波長可変光源96の平面図である。本実施の形態に従うモノリシック集積型波長可変光源96は、実施の形態1に従う複数の光導波路付き半導体レーザ40と、この複数の光導波路付き半導体レーザ40が入力側に接続された多モード干渉カプラー94と、この多モード干渉カプラー94の出力側に接続された光導波路付き半導体光増幅器92を備えている。
FIG. 23 is a plan view of monolithically integrated variable wavelength
但し、複数の光導波路付き半導体レーザ40は、夫々が少しずつ異なる波長の光を出射するように回折格子の周期が調整されている。
However, the period of the diffraction grating is adjusted so that each of the plurality of
各半導体レーザ(LD)で発生したレーザ光は、多モード干渉カプラー94によって半導体光増幅器(SOA)に導かれ、SOAによって増幅された後出力される。従って、動作させる半導体レーザを切り替えることにより、出力光の波長を制御することができる。
Laser light generated by each semiconductor laser (LD) is guided to a semiconductor optical amplifier (SOA) by a
本実施の形態に従うモノリシック集積型波長可変光源96では、半導体レーザ(LD)及び半導体光増幅器(SOA)の頂上全体に電流注入用の電極が形成されている。従って、半導体レーザ(LD)及び半導体光増幅器(SOA)の出力は大きい。また、半導体レーザ(LD)及び半導体光増幅器と夫々に接続された光導波路の結合率が高いので、光の損失が小さい。
In the monolithic integrated wavelength tunable
従って、本実施の形態に従うモノリシック集積型波長可変光源96によれば、大きな出力パワーを得ることができる。
Therefore, according to the monolithic integrated variable wavelength
2・・・半導体レーザ 4・・・半導体受動導波路
6・・・光導波路付き半導体レーザ 8・・・半導体埋め込み層
10・・・第1のコア層 12・・・第1の光導波路
14・・・第2のコア層 16・・・第2の光導波路
17・・・半導体基板 18・・・第1のマスク
19,19´・・・中心軸 20・・・第2のマスク
22・・・突合せ接合面 24,24´・・・導波路幅
26,26´・・・電界強度分布 28・・・半導体埋め込み層の端
30・・・電極 32・・・電極の端
34・・・突合せ接合面と電極端の間の領域
36・・・電極で覆われた領域 38・・・食み出した電極
40・・・光導波路付き半導体レーザ(実施の形態1)
42・・・下部クラッド層 44・・・下部SCH層
46・・・活性層 48・・・上部SCH層 50・・・上部クラッド層
52・・・コンタクト層 54・・・第1の半導体積層構造
56・・・第2の半導体積層構造 58・・・突合せ構造体
60・・・SiO2製エッチングマスク
60・・・不透明領域 64・・・不連続線
66・・・突合せ接合形成用マスク 68・・・不透明領域の端
70・・・不透明領域が転写されたフォトレジストパターンの端
72・・・フォトレジストパターンの端の分布範囲
74・・・位置合せ精度を単位とする目盛り
76・・・透明領域 78・・・透明領域の端
80・・・半導体埋め込み層の端と突合せ接合面の中央
82・・・導波路幅の切り替わり位置
84・・・光導波路付き半導体レーザ(実施の形態2)
86・・・テーパ領域 88・・・直線領域
90・・・光ゲートスイッチ 92,92´・・・光導波路付き半導体光増幅器
94・・・MMI 96・・・モノリシック集積型波長可変光源
DESCRIPTION OF
DESCRIPTION OF
42 ...
60 ... SiO 2 etching mask 60 ...
84... Semiconductor laser with optical waveguide (Embodiment 2)
86 ...
Claims (6)
前記第1の半導体光導波路の側面を埋め込む第2の半導体層と、
前記第1の半導体光導波路の上に形成された電極と、
前記第1の半導体層よりもバンドギャップ波長の短い第3の半導体層によって形成された第2のコア層を有し、前記第1の半導体光導波路に光学的に接続された第2の半導体光導波路を、具備し、
前記第2の半導体層は、前記第1の半導体光導波路と前記第2の半導体光導波路の境界を越えて前記第2の半導体光導波路の側面の一部を埋め込み、
且つ、前記電極が前記境界と前記第2の半導体光導波路の側面を埋め込む前記第2の半導体層の端の間に延在し、当該第2の半導体層の端および前記境界から前記電極の端部が離隔している光半導体装置。 A first semiconductor optical waveguide having a first core layer formed of a first semiconductor layer;
A second semiconductor layer that embeds a side surface of the first semiconductor optical waveguide;
An electrode formed on the first semiconductor optical waveguide;
A second semiconductor optical waveguide having a second core layer formed by a third semiconductor layer having a shorter bandgap wavelength than the first semiconductor layer and optically connected to the first semiconductor optical waveguide; Having a waveguide;
The second semiconductor layer embeds a part of a side surface of the second semiconductor optical waveguide beyond a boundary between the first semiconductor optical waveguide and the second semiconductor optical waveguide;
And, and extending between the ends of the second semiconductor layer in which the electrodes are embedded side of the said boundary second semiconductor optical waveguide, an end of the electrode from the end and the boundary of the second semiconductor layer An optical semiconductor device in which parts are separated .
前記第2の半導体層が、前記境界から5μm以上15μm以下の範囲内に延在していることを特徴とする光半導体装置。 The optical semiconductor device according to claim 1,
The optical semiconductor device, wherein the second semiconductor layer extends from the boundary to a range of 5 μm to 15 μm.
前記第2の半導体層が、半絶縁性半導体層及びpn埋め込み層の何れか一方であることを特徴とする光半導体装置。 The optical semiconductor device according to claim 1 or 2,
The optical semiconductor device, wherein the second semiconductor layer is one of a semi-insulating semiconductor layer and a pn buried layer.
前記第2の半導体光導波路の幅が前記境界に向かって、漸増していることを特徴とする光半導体装置。 The optical semiconductor device according to any one of claims 1 to 3,
An optical semiconductor device, wherein a width of the second semiconductor optical waveguide gradually increases toward the boundary.
前記第1の光半導体導波路が、半導体光増幅器、半導体レーザ装置、光変調器、位相変調器からなる群から選択された何れかの光半導体素子であることを特徴とする光半導体装置。 The optical semiconductor device according to claim 1,
The optical semiconductor device, wherein the first optical semiconductor waveguide is an optical semiconductor element selected from the group consisting of a semiconductor optical amplifier, a semiconductor laser device, an optical modulator, and a phase modulator.
前記第1の半導体層よりもバンドギャップ波長の短い第2の半導体層によって形成された第2のコア層を有し、前記第1の半導体光導波路に光学的に接続された第2の半導体光導波路とを、形成し、
前記第1の半導体光導波路の側面を埋め込む第3の半導体層を、前記第1の半導体光導波路と前記第2の半導体光導波路の境界を越えて該第2の半導体光導波路の側面の一部を埋め込むように形成し、
前記境界と前記第2の半導体光導波路の側面の一部を埋め込む前記第3の半導体層の端の間に延在し、当該第3の半導体層の端および前記境界から前記電極の端部が離隔するように、前記第1のコア層への電流の注入を行うための電極を形成する光半導体光装置の製造方法。 A first semiconductor optical waveguide having a first core layer formed by the first semiconductor layer;
A second semiconductor optical waveguide having a second core layer formed by a second semiconductor layer having a shorter bandgap wavelength than the first semiconductor layer and optically connected to the first semiconductor optical waveguide; Forming a waveguide,
Said third semiconductor layer to embed the side surfaces of the first semiconductor optical waveguide, the first semiconductor optical waveguide and the second semiconductor optical waveguides semiconductor optical waveguide path side of the second beyond the boundaries of the Form to embed a part,
And extending between said third end of the semiconductor layer to embed a portion of the boundary with the previous SL side surface of the second semiconductor optical waveguide path, the electrode from the end and the boundary of the third semiconductor layer in so that you spacing the ends, a method of manufacturing an optical semiconductor light device for forming an electrode for performing the injection of current into the first core layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068630A JP4962367B2 (en) | 2008-03-18 | 2008-03-18 | Optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068630A JP4962367B2 (en) | 2008-03-18 | 2008-03-18 | Optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224626A JP2009224626A (en) | 2009-10-01 |
JP4962367B2 true JP4962367B2 (en) | 2012-06-27 |
Family
ID=41241082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068630A Active JP4962367B2 (en) | 2008-03-18 | 2008-03-18 | Optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4962367B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63108788A (en) * | 1986-10-27 | 1988-05-13 | Hitachi Ltd | Optical integrated circuit |
JP3654429B2 (en) * | 2001-02-02 | 2005-06-02 | 日本電信電話株式会社 | Manufacturing method of optical semiconductor device |
JP2005286196A (en) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | Optically integrated device |
-
2008
- 2008-03-18 JP JP2008068630A patent/JP4962367B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009224626A (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5686347B2 (en) | Bistable element | |
JP6623073B2 (en) | Optical waveguide structure, integrated optical device, and method of manufacturing optical waveguide structure | |
JP5888883B2 (en) | Spot size converter, semiconductor optical device, and manufacturing method thereof | |
JP5177285B2 (en) | Optical element and manufacturing method thereof | |
US8380032B2 (en) | Semiconductor optical amplifier module | |
US7831124B2 (en) | Photonic crystal optical device | |
JP5306869B2 (en) | Optical integrated circuit | |
JP5718007B2 (en) | Manufacturing method of semiconductor optical waveguide device | |
US20120281274A1 (en) | Semiconductor optical devices and methods of fabricating the same | |
JP6388007B2 (en) | Optical device manufacturing method | |
JP2009021454A (en) | Semiconductor optical element | |
JP4962367B2 (en) | Optical semiconductor device | |
JP5326102B2 (en) | Bistable element | |
US5787105A (en) | Integrated semiconductor laser apparatus | |
JP2005142182A (en) | Optical semiconductor device and its manufacturing method | |
JPH0961652A (en) | Semiconductor optical waveguide and its production | |
JP2013236067A (en) | Optical semiconductor device and manufacturing method therefor | |
JP5730702B2 (en) | Optical element manufacturing method and optical element | |
US20060120428A1 (en) | Distributed feedback (DFB) semiconductor laser and fabrication method thereof | |
JP2016018894A (en) | Integrated semiconductor optical element | |
JP2011077329A (en) | Semiconductor optical integrated element and method of manufacturing the same | |
JP2008205113A (en) | Optical semiconductor integrated element and its manufacturing method | |
JP2012235069A (en) | Method of manufacturing optical integrated element | |
JP2013110274A (en) | Semiconductor integrated element | |
US20210126430A1 (en) | Semiconductor Laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4962367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |