JP4962323B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP4962323B2
JP4962323B2 JP2008005343A JP2008005343A JP4962323B2 JP 4962323 B2 JP4962323 B2 JP 4962323B2 JP 2008005343 A JP2008005343 A JP 2008005343A JP 2008005343 A JP2008005343 A JP 2008005343A JP 4962323 B2 JP4962323 B2 JP 4962323B2
Authority
JP
Japan
Prior art keywords
black
layer
electrode
black stripe
stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008005343A
Other languages
Japanese (ja)
Other versions
JP2009170193A (en
Inventor
勝利 真銅
茂行 奥村
兼治 桐山
整 仲川
浩一 松本
尚継 米田
智 棚橋
直宏 栗原
広志 瀬戸口
崇司 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008005343A priority Critical patent/JP4962323B2/en
Publication of JP2009170193A publication Critical patent/JP2009170193A/en
Application granted granted Critical
Publication of JP4962323B2 publication Critical patent/JP4962323B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示デバイス等に用いるAC型のプラズマディスプレイパネルに関する。   The present invention relates to an AC type plasma display panel used for a display device or the like.

プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板上には、1対の走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面基板上には、複数の平行なデータ電極と、それらを覆う誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このようなパネルの各放電セルの内部でガス放電により紫外線を発生させ、この紫外線で赤、緑、青各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front substrate and a rear substrate which are arranged to face each other. On the front substrate, a plurality of display electrode pairs including a pair of scan electrodes and sustain electrodes are formed in parallel to each other, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs. A plurality of parallel data electrodes, a dielectric layer covering them, and a plurality of barrier ribs are formed on the rear substrate in parallel with the data electrodes. The surface of the dielectric layer and the side surfaces of the barrier ribs are formed on the rear substrate. A phosphor layer is formed on the substrate. Then, the front substrate and the rear substrate are disposed opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas is sealed in the internal discharge space. Here, a discharge cell is formed at a portion where the display electrode pair and the data electrode face each other. Color display is performed by generating ultraviolet rays by gas discharge inside each discharge cell of such a panel, and exciting and emitting phosphors of red, green, and blue colors with the ultraviolet rays.

上記の構成のパネルでは、前面基板と背面基板とを対向配置すると、前面基板の保護層と背面基板の隔壁とが当接するが、このとき隔壁に欠損が生じ、放電セルが正常に動作しなくなることがあった。このような問題を解決するために、隔壁の強度不足をなくし隔壁の欠損を抑える方法(例えば、特許文献1参照)や、隔壁の頂部に緩衝材を設ける方法(例えば、特許文献2参照)が開示されている。
特開2000−1333号公報 特開2003−297236号公報
In the panel having the above configuration, when the front substrate and the rear substrate are disposed to face each other, the protective layer of the front substrate and the barrier ribs of the rear substrate come into contact with each other. There was a thing. In order to solve such a problem, there are a method for eliminating the partition wall strength deficiency and suppressing the partition wall defect (for example, see Patent Document 1) and a method for providing a buffer material on the top of the partition wall (for example, Patent Document 2). It is disclosed.
JP 2000-1333 A JP 2003-297236 A

しかしながら、上記方法においても隔壁の欠損を完全になくすことは難しかった。特に近年のパネルの大画面化、高精細度化にともない、パネル1枚あたりの欠損箇所の数が増える傾向にあり、さらにパネルまたはプラズマディスプレイ装置の搬送中に欠損が生じる確率も高まっている。そのため隔壁の欠損に対する早期の対策が望まれている。   However, even in the above method, it is difficult to completely eliminate the defect of the partition walls. In particular, with the recent increase in screen size and definition of panels, the number of defective portions per panel tends to increase, and the probability of defects occurring during the transportation of the panel or plasma display device is increasing. Therefore, an early countermeasure against the defect of the partition wall is desired.

本発明はこれらの課題に鑑みなされたものであり、隔壁の欠損を抑えるとともに、隔壁の欠損が生じた場合であっても放電セルの動作不良を生じることなく、高品質な画像を表示することのできるパネルを提供することを目的とする。   The present invention has been made in view of these problems, and suppresses defects in the barrier ribs and displays a high-quality image without causing malfunction of the discharge cells even when the barrier ribs are defective. It aims at providing the panel which can be used.

上記目的を達成するために本発明のパネルは、走査電極と維持電極とブラックストライプとを有する前面基板と、データ電極と隔壁とを有する背面基板とを、走査電極および維持電極とデータ電極とが立体交差するように対向配置して構成したパネルであって、走査電極と維持電極とは2本ずつ交互に形成され、ブラックストライプは、隣り合う維持電極の間に形成された第1のブラックストライプと、隣り合う走査電極の間に形成された第2のブラックストライプとを有し、隔壁は、データ電極に平行に形成された縦隔壁と、高さが縦隔壁より低くかつ縦隔壁と交差するように形成された横隔壁とを有し、第1のブラックストライプの位置で縦隔壁と前面基板とが当接し、第1のブラックストライプは黒色層と白色層で形成され、第2のブラックストライプは黒色層で形成されたことを特徴とする。この構成により、隔壁の欠損を抑えるとともに、隔壁の欠損が生じた場合であっても放電セルの動作不良を生じることなく、高品質な画像を表示することのできるパネルを提供することができる。
To achieve the above object, the panel of the present invention comprises a front substrate having scan electrodes, sustain electrodes and black stripes, a rear substrate having data electrodes and barrier ribs, and scan electrodes, sustain electrodes and data electrodes. The panel is configured to face each other so as to cross three-dimensionally. Two scanning electrodes and two sustain electrodes are alternately formed, and a black stripe is a first black stripe formed between adjacent sustain electrodes. And a second black stripe formed between adjacent scanning electrodes, and the barrier rib is formed in parallel with the data electrode, and the height is lower than the vertical barrier rib and intersects with the vertical barrier rib. and a formed transverse bulkhead as a vertical barrier ribs and the front substrate at the position of the first black stripe abuts the first black stripes are formed with black layer and a white layer, a second blanking Click stripe is characterized in that it is formed by a black layer. With this configuration, it is possible to provide a panel that can suppress defects in the barrier ribs and display a high-quality image without causing defective operation of the discharge cells even when the barrier ribs are defective.

また本発明のパネルの第1のブラックストライプは、ストライプ状の黒色層にストライプ状の白色層を積層した構造であってもよい。   The first black stripe of the panel of the present invention may have a structure in which a striped white layer is laminated on a striped black layer.

また本発明のパネルの第1のブラックストライプは、ストライプ状の黒色層に、縦隔壁と対向する位置に島状に白色層を積層した構造であってもよい。   The first black stripe of the panel of the present invention may have a structure in which a white layer is stacked in an island shape at a position facing a vertical partition wall on a striped black layer.

本発明によれば、隔壁の欠損を抑えるとともに、隔壁の欠損が生じた場合であっても放電セルの動作不良を生じることなく、高品質な画像を表示することのできるパネルを提供することが可能となる。   According to the present invention, it is possible to provide a panel that can suppress a defect of a partition wall and can display a high-quality image without causing a malfunction of a discharge cell even when the partition wall is defective. It becomes possible.

以下、本発明の実施の形態におけるパネルについて、図面を用いて説明する。   Hereinafter, a panel according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態)
図1は、本発明の実施の形態におけるパネル10の構造を示す分解斜視図である。パネル10は、前面基板21と背面基板31を対向配置し、周辺部を封着部材(図示せず)を用いて封着することにより構成されており、内部に多数の放電セルが形成されている。
(Embodiment)
FIG. 1 is an exploded perspective view showing a structure of panel 10 according to the embodiment of the present invention. The panel 10 is configured by disposing the front substrate 21 and the rear substrate 31 so as to face each other and sealing the periphery using a sealing member (not shown), and a large number of discharge cells are formed therein. Yes.

ガラス製の前面基板21上には、1対の走査電極22と維持電極23とからなる表示電極対24が互いに平行に複数対形成されている。走査電極22と維持電極23とは2本ずつ交互に形成されている。そして隣り合う維持電極23の間には第1のブラックストライプ25が形成され、隣り合う走査電極22の間には第2のブラックストライプ26が形成されている。従って前面基板21上には、走査電極22、維持電極23、第1のブラックストライプ25、維持電極23、走査電極22、第2のブラックストライプ26、走査電極22、維持電極23、第1のブラックストライプ25、維持電極23、走査電極22、第2のブラックストライプ26、・・・となるように形成されている。   On the glass front substrate 21, a plurality of pairs of display electrodes 24 including a pair of scanning electrodes 22 and sustaining electrodes 23 are formed in parallel to each other. Two scanning electrodes 22 and two sustaining electrodes 23 are alternately formed. A first black stripe 25 is formed between adjacent sustain electrodes 23, and a second black stripe 26 is formed between adjacent scan electrodes 22. Therefore, on the front substrate 21, the scan electrode 22, the sustain electrode 23, the first black stripe 25, the sustain electrode 23, the scan electrode 22, the second black stripe 26, the scan electrode 22, the sustain electrode 23, and the first black The stripe 25, the sustain electrode 23, the scan electrode 22, the second black stripe 26,... Are formed.

走査電極22は、透明電極22aと不透明であるバス電極22bとを有する。維持電極23も同様に、透明電極23aとバス電極23bとを有する。   The scanning electrode 22 includes a transparent electrode 22a and an opaque bus electrode 22b. Similarly, sustain electrode 23 includes transparent electrode 23a and bus electrode 23b.

透明電極22a、23aは、前面基板21上にITO、SnO、ZnO等の導電性金属酸化物を帯状に形成したものである。バス電極22bは、下層としての黒色層22cと上層としての白色層22dとを積層して形成され、バス電極23bも同様に黒色層23cと白色層23dとを積層して形成されている。黒色層22c、23cは、パネルを表示面側から見たときに表示電極対24を黒く見せるために設けられており、黒色の材料を上述の透明電極22a、23aのそれぞれの上にその透明電極よりも幅を狭く積層して形成したものである。そして白色層22d、23dは、導電性を高めるために設けられており、黒色層22c、23cのさらにその上にAgを含む導電性の材料を積層して形成したものである。 The transparent electrodes 22a and 23a are formed by forming a conductive metal oxide such as ITO, SnO 2 , or ZnO in a band shape on the front substrate 21. The bus electrode 22b is formed by stacking a black layer 22c as a lower layer and a white layer 22d as an upper layer, and the bus electrode 23b is similarly formed by stacking a black layer 23c and a white layer 23d. The black layers 22c and 23c are provided to make the display electrode pair 24 appear black when the panel is viewed from the display surface side, and a black material is placed on each of the transparent electrodes 22a and 23a. It is formed by stacking narrower than the width. The white layers 22d and 23d are provided to increase the conductivity, and are formed by laminating a conductive material containing Ag on the black layers 22c and 23c.

第1のブラックストライプ25は、黒色層25cと白色層25dとを積層して形成されている。第2のブラックストライプ26は、黒色層26cで形成されており、白色層は積層していない。黒色層25c、26cは、パネルを表示面側から見たときに第1のブラックストライプ25、第2のブラックストライプ26を黒く見せるために設けられており、黒色の材料を前面基板21上に形成したものである。白色層25dは第1のブラックストライプ25の厚みを確保するために設けられており、本実施の形態においては白色層22d、23dと同じ材料を用いて形成されている。   The first black stripe 25 is formed by laminating a black layer 25c and a white layer 25d. The second black stripe 26 is formed of the black layer 26c, and the white layer is not laminated. The black layers 25c and 26c are provided to make the first black stripe 25 and the second black stripe 26 appear black when the panel is viewed from the display surface side, and a black material is formed on the front substrate 21. It is a thing. The white layer 25d is provided to ensure the thickness of the first black stripe 25, and is formed using the same material as the white layers 22d and 23d in the present embodiment.

そしてそれら表示電極対24および第1のブラックストライプ25、第2のブラックストライプ26を覆うように誘電体層27が形成され、誘電体層27上に保護層28が形成されている。   A dielectric layer 27 is formed so as to cover the display electrode pair 24, the first black stripe 25, and the second black stripe 26, and a protective layer 28 is formed on the dielectric layer 27.

ガラス製の背面基板31上には、複数のデータ電極32が互いに平行に形成されている。このデータ電極32は、Agを主成分とする導電性材料で形成されている。そして、データ電極32を覆うように誘電体層33が形成されている。   A plurality of data electrodes 32 are formed in parallel to each other on a glass back substrate 31. The data electrode 32 is made of a conductive material containing Ag as a main component. A dielectric layer 33 is formed so as to cover the data electrode 32.

誘電体層33の上には、データ電極32に平行な縦隔壁34aと、縦隔壁34aと交差する横隔壁34bとを有する井桁状の隔壁34が形成されている。隣接するデータ電極32のそれぞれに対応する放電セルの相互干渉を防ぐために、本実施の形態においては、縦隔壁34aの高さは横隔壁34bの高さよりわずかに高く形成されている。誘電体層33の表面と隔壁34の側面とに赤、緑、青各色に発光する蛍光体層35が形成されている。   On the dielectric layer 33, a grid-like barrier rib 34 having a vertical barrier rib 34 a parallel to the data electrode 32 and a horizontal barrier rib 34 b intersecting the vertical barrier rib 34 a is formed. In this embodiment, the height of the vertical barrier ribs 34a is slightly higher than the height of the horizontal barrier ribs 34b in order to prevent mutual interference between discharge cells corresponding to the adjacent data electrodes 32. On the surface of the dielectric layer 33 and the side surfaces of the partition walls 34, phosphor layers 35 that emit red, green, and blue light are formed.

そして、表示電極対24とデータ電極32とが立体交差するように前面基板21と背面基板31とが対向配置され、表示電極対24とデータ電極32とが対向する部分に放電セルが形成される。放電セルが形成された画像表示領域の外側の位置で、前面基板21と背面基板31とは低融点ガラスを用いて封着され、内部の放電空間には放電ガスが封入されている。   Then, the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 are three-dimensionally crossed, and a discharge cell is formed at a portion where the display electrode pair 24 and the data electrode 32 face each other. . The front substrate 21 and the rear substrate 31 are sealed using low-melting glass at a position outside the image display area where the discharge cells are formed, and a discharge gas is sealed in the internal discharge space.

ここで、本実施の形態においては、縦隔壁34aの高さを横隔壁34bの高さよりわずかに高く形成しているため、前面基板21と背面基板31を対向配置した際に、前面基板21上の保護層28と縦隔壁34aとが当接することになる。   Here, in the present embodiment, since the height of the vertical partition wall 34a is slightly higher than the height of the horizontal partition wall 34b, when the front substrate 21 and the rear substrate 31 are disposed to face each other, The protective layer 28 and the vertical partition wall 34a come into contact with each other.

図2は、本発明の実施の形態におけるパネル10の各電極およびブラックストライプの配列図である。行方向に長いn本の走査電極22およびn本の維持電極23が2本ずつ交互に配列され、それらと交差するように列方向に長いm本のデータ電極32が配列されている。そして、1対の走査電極22および維持電極23と1つのデータ電極32とが交差した部分に放電セルが形成され、m×n個の放電セルで画像表示領域を形成している。そして上述したように、隣り合う維持電極23の間には第1のブラックストライプ25が形成され、隣り合う走査電極22の間には第2のブラックストライプ26が形成されている。従って前面基板21上には、走査電極22、維持電極23、第1のブラックストライプ25、維持電極23、走査電極22、第2のブラックストライプ26、走査電極22、維持電極23、第1のブラックストライプ25、維持電極23、走査電極22、第2のブラックストライプ26、・・・となるように形成されている。   FIG. 2 is an arrangement diagram of each electrode and black stripe of panel 10 in accordance with the exemplary embodiment of the present invention. Two n scanning electrodes 22 and n sustain electrodes 23 that are long in the row direction are alternately arranged, and m data electrodes 32 that are long in the column direction are arranged so as to intersect with them. A discharge cell is formed at a portion where the pair of scan electrode 22 and sustain electrode 23 and one data electrode 32 intersect, and an image display area is formed by m × n discharge cells. As described above, the first black stripe 25 is formed between the adjacent sustain electrodes 23, and the second black stripe 26 is formed between the adjacent scan electrodes 22. Therefore, on the front substrate 21, the scan electrode 22, the sustain electrode 23, the first black stripe 25, the sustain electrode 23, the scan electrode 22, the second black stripe 26, the scan electrode 22, the sustain electrode 23, and the first black The stripe 25, the sustain electrode 23, the scan electrode 22, the second black stripe 26,... Are formed.

次に、パネル10の製造方法について説明する。図3は、本発明の実施の形態におけるパネル10の前面基板21の製造方法を示す図である。   Next, a method for manufacturing the panel 10 will be described. FIG. 3 is a diagram showing a method for manufacturing front substrate 21 of panel 10 in the embodiment of the present invention.

まず、蒸着法またはスパッタリング法等の公知技術を用いて、前面基板21の表面上に、厚さ約1200ÅのITO(Indium Tin Oxide)またはSnO等の導電体材料を帯状に複数列形成することにより透明電極22a、23aを形成する(図3(a))。 First, a plurality of rows of conductive materials such as ITO (Indium Tin Oxide) or SnO 2 having a thickness of about 1200 mm are formed on the surface of the front substrate 21 using a known technique such as vapor deposition or sputtering. Thus, the transparent electrodes 22a and 23a are formed (FIG. 3A).

次に、スクリーン印刷法、フォトリソグラフィー法等の公知技術を用いて、この透明電極22a、23a上に膜厚が約5μmの黒色層22c、23cの前駆体を形成する。このとき、第1のブラックストライプ25および第2のブラックストライプ26の黒色層25c、26cの前駆体も同時に形成する。そしてその上に、Agからなる膜厚が約7μmの白色層22d、23dの前駆体を形成する。このとき、第1のブラックストライプ25の白色層25dの前駆体も同時に形成する(図3(b))。   Next, precursors of black layers 22c and 23c having a film thickness of about 5 μm are formed on the transparent electrodes 22a and 23a by using known techniques such as screen printing and photolithography. At this time, the precursors of the black layers 25c and 26c of the first black stripe 25 and the second black stripe 26 are also formed at the same time. On top of this, precursors of white layers 22d and 23d made of Ag and having a thickness of about 7 μm are formed. At this time, the precursor of the white layer 25d of the first black stripe 25 is also formed simultaneously (FIG. 3B).

なお、図3(b)において、前面基板21および透明電極22a、23a以外の部材は上記のように前駆体であるが、各前駆体を指す符号として、各前駆体を焼結して形成される部材を指す符号を用いている。   In FIG. 3B, members other than the front substrate 21 and the transparent electrodes 22a and 23a are precursors as described above, but are formed by sintering the precursors as symbols indicating the precursors. Reference numerals indicating members are used.

このような前駆体が形成された前面基板21を、ピーク温度550〜600℃で焼成することにより、それぞれの黒色層および白色層の前駆体が焼結され、走査電極22および維持電極23のバス電極22b、23b、および第1のブラックストライプ25および第2のブラックストライプ26が形成される。焼結後の黒色層の厚みは約1μm、白色層の厚みは約5μmである。従って、バス電極22b、23b、および第1のブラックストライプ25の厚みは約6μm、第2のブラックストライプ26の厚みは約1μmである(図3(c))。   By firing the front substrate 21 on which such a precursor is formed at a peak temperature of 550 to 600 ° C., the precursors of the respective black layers and white layers are sintered, and the buses of the scan electrodes 22 and the sustain electrodes 23 are sintered. Electrodes 22b and 23b, and a first black stripe 25 and a second black stripe 26 are formed. The thickness of the black layer after sintering is about 1 μm, and the thickness of the white layer is about 5 μm. Accordingly, the bus electrodes 22b and 23b and the first black stripe 25 have a thickness of about 6 μm, and the second black stripe 26 has a thickness of about 1 μm (FIG. 3C).

そして、走査電極22、維持電極23、第1のブラックストライプ25および第2のブラックストライプ26が生成された前面基板21上にダイコート印刷法等の公知技術により誘電体層27の前駆体を形成する。この誘電体層27の前駆体を焼結することによって厚さ約39μmの誘電体層27が生成される。さらにその上に、スパッタリング法等の公知技術により厚さ約8000Åの保護層28が生成される(図3(d))。   Then, a precursor of the dielectric layer 27 is formed on the front substrate 21 on which the scan electrode 22, the sustain electrode 23, the first black stripe 25, and the second black stripe 26 are generated by a known technique such as a die coat printing method. . By sintering the precursor of the dielectric layer 27, the dielectric layer 27 having a thickness of about 39 μm is generated. Further thereon, a protective layer 28 having a thickness of about 8000 mm is produced by a known technique such as sputtering (FIG. 3D).

このようにして、バス電極22b、23bを形成するプロセスに新たなプロセスを追加することなく第1のブラックストライプ25および第2のブラックストライプ26を形成することができる。   In this manner, the first black stripe 25 and the second black stripe 26 can be formed without adding a new process to the process of forming the bus electrodes 22b and 23b.

こうして形成された誘電体層27および保護層28の表面は完全に平坦ではなく、凹凸が生じている。透明電極22a、23aは非常に薄く、誘電体層27および保護層28の表面の形状にはほとんど影響を与えないが、黒色層および白色層は比較的厚いために、誘電体層27および保護層28の表面に凹凸を生じる。本実施の形態においては、表示電極対24をなす走査電極22と維持電極23との中間の位置Aに比較して保護層28の表面が、バス電極22b、23b、および第1のブラックストライプ25の位置で約2μm、第2のブラックストライプ26の位置で約0.1μm、高くなることが確認できている。   The surfaces of the dielectric layer 27 and the protective layer 28 formed in this way are not completely flat and have irregularities. The transparent electrodes 22a and 23a are very thin and hardly affect the shapes of the surfaces of the dielectric layer 27 and the protective layer 28. However, since the black layer and the white layer are relatively thick, the dielectric layer 27 and the protective layer Unevenness is produced on the surface of 28. In the present embodiment, the surface of the protective layer 28 has the bus electrodes 22b and 23b and the first black stripe 25 compared to the position A intermediate between the scan electrode 22 and the sustain electrode 23 that form the display electrode pair 24. It has been confirmed that the height is increased by about 2 μm at the position of about 2 μm and about 0.1 μm at the position of the second black stripe 26.

次に背面基板31の製造方法について説明する。図4は、本発明の実施の形態におけるパネル10の背面基板31の製造方法を示す図である。   Next, a method for manufacturing the back substrate 31 will be described. FIG. 4 is a diagram showing a method for manufacturing the back substrate 31 of the panel 10 according to the embodiment of the present invention.

まず、スクリーン印刷法、フォトリソグラフィー法等の公知技術を用いて、背面基板31上に、Agを主成分とする導電体材料を一定間隔でストライプ状に塗布し、データ電極32の前駆体を形成する。その後、背面基板31を焼成して、膜厚が約2.5μmのデータ電極32を形成する(図4(a))。   First, using a known technique such as a screen printing method or a photolithography method, a conductor material mainly composed of Ag is applied on the back substrate 31 in stripes at a predetermined interval to form a precursor of the data electrode 32. To do. Thereafter, the back substrate 31 is baked to form the data electrodes 32 having a film thickness of about 2.5 μm (FIG. 4A).

続いて、データ電極32を形成した背面基板31上に、低融点ガラスのペーストを塗布し、この背面基板31を焼成して厚さ約10μmの誘電体層33を形成する(図4(b))。   Subsequently, a low melting point glass paste is applied on the back substrate 31 on which the data electrodes 32 are formed, and the back substrate 31 is baked to form a dielectric layer 33 having a thickness of about 10 μm (FIG. 4B). ).

続いて、誘電体層33を形成した背面基板31上に感光性ガラスペーストを膜厚が約270μmになるように塗布した後乾燥し、横隔壁34bの形状に露光する。そしてさらにその上に感光性ガラスペーストを膜厚が約37μmになるように塗布した後乾燥し、今度は縦隔壁34aの形状に露光する。その後エッチングし、焼成することにより高さ約120μmの縦隔壁34aと高さ約104μmの横隔壁34bとを持つ隔壁34を形成する(図4(c))。   Subsequently, a photosensitive glass paste is applied on the back substrate 31 on which the dielectric layer 33 is formed so as to have a film thickness of about 270 μm, and then dried and exposed to the shape of the horizontal barrier ribs 34b. Further, a photosensitive glass paste is further applied thereon so as to have a film thickness of about 37 μm, followed by drying, and this time, exposure is performed in the shape of the vertical partition wall 34a. Thereafter, etching and baking are performed to form a partition wall 34 having a vertical partition wall 34a having a height of about 120 μm and a horizontal partition wall 34b having a height of about 104 μm (FIG. 4C).

そして、隔壁34の壁面および誘電体層33の表面に、赤色蛍光体、緑色蛍光体、青色蛍光体のいずれかを含む蛍光体インクを塗布する。その後乾燥、焼成を行い各色に発光する蛍光体層35を形成する(図4(d))。   Then, a phosphor ink containing any one of a red phosphor, a green phosphor, and a blue phosphor is applied to the wall surface of the partition wall 34 and the surface of the dielectric layer 33. Thereafter, drying and baking are performed to form a phosphor layer 35 that emits light in each color (FIG. 4D).

図5は、本発明の実施の形態におけるパネル10の断面図であり、データ電極32に平行な面での切断面の拡大図である。なお、透明電極22a、23aは非常に薄く、また保護層28も非常に薄いため、図5では、透明電極22a、23aおよび保護層28を省略した。また図面を見やすくするため、蛍光体層35も省略した。   FIG. 5 is a cross-sectional view of panel 10 in accordance with the exemplary embodiment of the present invention, and is an enlarged view of a cut surface in a plane parallel to data electrode 32. Since the transparent electrodes 22a and 23a are very thin and the protective layer 28 is also very thin, the transparent electrodes 22a and 23a and the protective layer 28 are omitted in FIG. Further, the phosphor layer 35 is also omitted for easy viewing of the drawing.

上述したように、前面基板21と背面基板31を対向配置した際に、誘電体層27上の保護層28と縦隔壁34aとが当接するが、本実施の形態においては、図5に示したように、縦隔壁34aは第1のブラックストライプ25の位置で当接している。   As described above, when the front substrate 21 and the rear substrate 31 are arranged to face each other, the protective layer 28 on the dielectric layer 27 and the vertical partition wall 34a come into contact with each other. In this embodiment, the protective layer 28 is shown in FIG. Thus, the vertical partition wall 34 a abuts at the position of the first black stripe 25.

この位置で当接する理由は、第1のブラックストライプ25が、黒色層25cと白色層25dとを積層して形成されており、誘電体層27および保護層28の表面がこの位置で高くなっているためである。もちろんバス電極22b、23bも黒色層22c、23cと白色層22d、23dとを積層して形成されているので、バス電極22b、23bの位置でも当接する可能性はある。しかし、第1のブラックストライプ25の位置での縦隔壁34aの高さがバス電極22b、23bの位置での縦隔壁34aの高さよりも高くなる傾向がある。そのため、第1のブラックストライプ25を黒色層25cと白色層25dとを積層して形成することにより、縦隔壁34aは、おもに第1のブラックストライプ25の位置で当接することになる。   The reason for contact at this position is that the first black stripe 25 is formed by laminating the black layer 25c and the white layer 25d, and the surfaces of the dielectric layer 27 and the protective layer 28 are raised at this position. Because it is. Of course, since the bus electrodes 22b and 23b are also formed by laminating the black layers 22c and 23c and the white layers 22d and 23d, the bus electrodes 22b and 23b may contact each other. However, the height of the vertical partition wall 34a at the position of the first black stripe 25 tends to be higher than the height of the vertical partition wall 34a at the position of the bus electrodes 22b and 23b. Therefore, by forming the first black stripe 25 by laminating the black layer 25c and the white layer 25d, the vertical partition wall 34a comes into contact mainly at the position of the first black stripe 25.

もし仮に、第1のブラックストライプ25が黒色層25cだけで形成されていたと仮定すると、バス電極22b、23bの位置で縦隔壁34aが保護層28と当接することになる。そしてこの位置で隔壁34の欠損が発生すると、対応する放電セル内部に隔壁34の破片が飛散するとともに蛍光体層35もはがれて蛍光体が落下し、放電セルが正常に動作せず発光しなくなる。   If it is assumed that the first black stripe 25 is formed of only the black layer 25c, the vertical partition wall 34a comes into contact with the protective layer 28 at the positions of the bus electrodes 22b and 23b. If the defect of the partition wall 34 occurs at this position, the fragments of the partition wall 34 are scattered inside the corresponding discharge cell and the phosphor layer 35 is peeled off and the phosphor is dropped, so that the discharge cell does not operate normally and does not emit light. .

しかしながら本実施の形態においては、第1のブラックストライプ25が黒色層25cと白色層25dとを積層して形成されているので、第1のブラックストライプ25の位置で縦隔壁34aが保護層28と当接することになる。この位置は縦隔壁34aと横隔壁34bとの交点であり隔壁34の欠損が発生しにくい位置である。加えて、この位置は縦方向に隣接する2つの放電セルの隙間であるので、この位置でもし隔壁34の欠損が発生しても、放電セル内部に隔壁34の破片が飛散する可能性は低く、また放電セル内部に蛍光体が落下する可能性も低いため、放電セルが正常に動作しなくなる可能性は低い。   However, in the present embodiment, since the first black stripe 25 is formed by laminating the black layer 25c and the white layer 25d, the vertical partition wall 34a is connected to the protective layer 28 at the position of the first black stripe 25. It will abut. This position is an intersection of the vertical partition wall 34a and the horizontal partition wall 34b, and is a position where the partition wall 34 is not easily damaged. In addition, since this position is a gap between two discharge cells adjacent in the vertical direction, even if a defect in the partition wall 34 occurs at this position, the possibility that fragments of the partition wall 34 are scattered inside the discharge cell is low. In addition, since the possibility of the phosphor falling inside the discharge cell is low, the possibility that the discharge cell does not operate normally is low.

また、白色層はAgを含む導電性の材料が用いられているため、不用意に白色層を設けるとフローティング電極として働き、放電セルの正常な動作を阻害する可能性がある。しかしながら本実施の形態においては、走査電極22と維持電極23とを2本ずつ交互に並べ、同一の駆動電圧を印加する維持電極23の間に形成された第1のブラックストライプ25にのみ白色層25dが形成され、異なる駆動電圧を印加する走査電極22の間に設けられた第2のブラックストライプ26には白色層が形成されていない。従って、黒色層25cと白色層25dとを積層して形成された第1のブラックストライプ25が放電セルの正常な動作を阻害する恐れはない。また第2のブラックストライプ26の位置では縦隔壁34aと保護層28とは当接しないが、第1のブラックストライプ25の位置で縦隔壁34aと保護層28とが当接するため、バス電極22b、23bの位置で当接する可能性が高まることはない。   In addition, since a conductive material containing Ag is used for the white layer, if the white layer is inadvertently provided, it functions as a floating electrode and may hinder the normal operation of the discharge cell. However, in this embodiment, two scanning electrodes 22 and two sustain electrodes 23 are alternately arranged, and the white layer is formed only on the first black stripe 25 formed between the sustain electrodes 23 to which the same drive voltage is applied. A white layer is not formed on the second black stripe 26 provided between the scanning electrodes 22 to which 25d is formed and different drive voltages are applied. Therefore, the first black stripe 25 formed by laminating the black layer 25c and the white layer 25d does not possibly disturb the normal operation of the discharge cell. The vertical barrier ribs 34a and the protective layer 28 are not in contact with each other at the position of the second black stripe 26, but the vertical barrier ribs 34a and the protective layer 28 are in contact with each other at the position of the first black stripe 25. The possibility of contact at the position 23b does not increase.

なお本実施の形態においては、第1のブラックストライプ25がストライプ状の黒色層25cにストライプ状の白色層25dを積層した構造であるとして説明した。しかし白色層25dは第1のブラックストライプ25の厚みを確保し、隣接する放電セルの間で保護層28と縦隔壁34aとを当接させるために設けられている。そのため白色層25dは必ずしもストライプ状に形成されていなくてもよく、ストライプ状の黒色層25cに、縦隔壁34aと対向する位置に、例えば矩形の白色層を積層した構造であってもよい。すなわちストライプ状の黒色層25cに、白色層を島状に形成した構造であってもよい。   In the present embodiment, the first black stripe 25 has been described as having a structure in which a stripe-like white layer 25d is stacked on a stripe-like black layer 25c. However, the white layer 25d is provided to secure the thickness of the first black stripe 25 and to bring the protective layer 28 and the vertical barrier rib 34a into contact with each other between adjacent discharge cells. Therefore, the white layer 25d is not necessarily formed in a stripe shape, and may have a structure in which, for example, a rectangular white layer is laminated on the stripe-shaped black layer 25c at a position facing the vertical partition wall 34a. That is, a structure in which a white layer is formed in an island shape on the striped black layer 25c may be used.

なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性や仕様等に合わせて、適宜最適な値に設定することが望ましい。   It should be noted that the specific numerical values used in the present embodiment are merely examples, and it is desirable to appropriately set the optimal values according to the panel characteristics and specifications.

本発明は、隔壁の欠損を抑えるとともに、隔壁の欠損が生じた場合であっても放電セルの動作不良を生じることなく、パネルとして有用である。   The present invention is useful as a panel while suppressing defects in the barrier ribs and causing no malfunction of the discharge cells even when the barrier ribs are defective.

本発明の実施の形態におけるパネルの構造を示す分解斜視図The disassembled perspective view which shows the structure of the panel in embodiment of this invention 同パネルの各電極およびブラックストライプの配列図Arrangement of each electrode and black stripe on the panel 同パネルの前面基板の製造方法を示す図The figure which shows the manufacturing method of the front substrate of the panel 同パネルの背面基板の製造方法を示す図The figure which shows the manufacturing method of the back substrate of the panel 同パネルの断面図Cross section of the panel

符号の説明Explanation of symbols

10 パネル
21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b バス電極
22c,23c,25c,26c 黒色層
22d,23d,25d 白色層
23 維持電極
24 表示電極対
25 第1のブラックストライプ
26 第2のブラックストライプ
27 誘電体層
28 保護層
31 背面基板
32 データ電極
33 誘電体層
34 隔壁
34a 縦隔壁
34b 横隔壁
35 蛍光体層
10 panel 21 front substrate 22 scanning electrode 22a, 23a transparent electrode 22b, 23b bus electrode 22c, 23c, 25c, 26c black layer 22d, 23d, 25d white layer 23 sustain electrode 24 display electrode pair 25 first black stripe 26 second Black stripes 27 Dielectric layer 28 Protective layer 31 Rear substrate 32 Data electrode 33 Dielectric layer 34 Partition 34a Vertical partition 34b Horizontal partition 35 Phosphor layer

Claims (3)

走査電極と維持電極とブラックストライプとを有する前面基板と、データ電極と隔壁とを有する背面基板とを、前記走査電極および前記維持電極と前記データ電極とが立体交差するように対向配置して構成したプラズマディスプレイパネルであって、
前記走査電極と前記維持電極とは2本ずつ交互に形成され、
前記ブラックストライプは、隣り合う前記維持電極の間に形成された第1のブラックストライプと、隣り合う前記走査電極の間に形成された第2のブラックストライプとを有し、前記隔壁は、前記データ電極に平行に形成された縦隔壁と、高さが前記縦隔壁より低くかつ前記縦隔壁と交差するように形成された横隔壁とを有し、
前記第1のブラックストライプの位置で前記縦隔壁と前記前面基板とが当接し、
前記第1のブラックストライプは黒色層と白色層とで形成され、
前記第2のブラックストライプは黒色層で形成されたことを特徴とするプラズマディスプレイパネル。
A front substrate having a scan electrode, a sustain electrode, and a black stripe, and a rear substrate having a data electrode and a barrier rib are arranged so as to face each other so that the scan electrode, the sustain electrode, and the data electrode are three-dimensionally crossed. A plasma display panel,
The scan electrodes and the sustain electrodes are alternately formed by two,
The black stripe includes a first black stripe formed between adjacent sustain electrodes and a second black stripe formed between adjacent scan electrodes, and the partition includes the data A vertical barrier rib formed in parallel with the electrode, and a horizontal barrier rib formed to have a height lower than the vertical barrier rib and intersect the vertical barrier rib,
The vertical barrier rib and the front substrate abut at the position of the first black stripe,
The first black stripe is formed of a black layer and a white layer,
The plasma display panel, wherein the second black stripe is formed of a black layer.
前記第1のブラックストライプはストライプ状の黒色層にストライプ状の白色層を積層した構造であることを特徴とする請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the first black stripe has a structure in which a stripe-like white layer is laminated on a stripe-like black layer. 前記第1のブラックストライプはストライプ状の黒色層に、前記縦隔壁と対向する位置に島状に白色層を積層した構造であることを特徴とする請求項1に記載のプラズマディスプレイパネル。 2. The plasma display panel according to claim 1, wherein the first black stripe has a structure in which a white layer is stacked in an island shape at a position facing the vertical barrier ribs on a striped black layer.
JP2008005343A 2008-01-15 2008-01-15 Plasma display panel Expired - Fee Related JP4962323B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008005343A JP4962323B2 (en) 2008-01-15 2008-01-15 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005343A JP4962323B2 (en) 2008-01-15 2008-01-15 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2009170193A JP2009170193A (en) 2009-07-30
JP4962323B2 true JP4962323B2 (en) 2012-06-27

Family

ID=40971151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005343A Expired - Fee Related JP4962323B2 (en) 2008-01-15 2008-01-15 Plasma display panel

Country Status (1)

Country Link
JP (1) JP4962323B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203174A (en) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd Plasma display panel

Also Published As

Publication number Publication date
JP2009170193A (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP2004235042A (en) Gas discharge display device and method of manufacturing device
JP2000082407A (en) Plasma display panel
JP4962323B2 (en) Plasma display panel
US7531963B2 (en) Plasma display panel with insulation layer having projections
JPWO2007023564A1 (en) Plasma display panel and manufacturing method thereof
JP4375113B2 (en) Plasma display panel
JPH10283936A (en) Gas discharge display device
US7986097B2 (en) Plasma display panel
US20090309495A1 (en) Plasma display panel
US7474053B2 (en) Plasma display panel without transparent electrodes
KR100599786B1 (en) Plasma display panel
JP2004311274A (en) Plasma display panel
JP4830723B2 (en) Plasma display panel
JP4428042B2 (en) Plasma display panel
JP4816271B2 (en) Plasma display panel
JP2006324033A (en) Plasma display panel
JP4314983B2 (en) Plasma display panel
JP2004288401A (en) Tabular display panel
JP2006107940A (en) Plasma display panel
WO2009095951A1 (en) Plasma display panel
JP2006344577A (en) Plasma display apparatus
JP2006253059A (en) Plasma display panel
JP2013084406A (en) Plasma display panel and method for manufacturing the same
JP2004279844A (en) Tile display device
KR20120070774A (en) Pdp panel for multi screen display apparatus and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees