JP4961735B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4961735B2
JP4961735B2 JP2005350438A JP2005350438A JP4961735B2 JP 4961735 B2 JP4961735 B2 JP 4961735B2 JP 2005350438 A JP2005350438 A JP 2005350438A JP 2005350438 A JP2005350438 A JP 2005350438A JP 4961735 B2 JP4961735 B2 JP 4961735B2
Authority
JP
Japan
Prior art keywords
quantum dots
layer
temperature
semiconductor device
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005350438A
Other languages
Japanese (ja)
Other versions
JP2007157975A (en
Inventor
研一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005350438A priority Critical patent/JP4961735B2/en
Publication of JP2007157975A publication Critical patent/JP2007157975A/en
Application granted granted Critical
Publication of JP4961735B2 publication Critical patent/JP4961735B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特にコラムナ量子ドットを有する半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a manufacturing method of a semiconductor device having columnar quantum dots.

長距離光通信素子の高性能化のため、利得媒質に量子ドットを用いることが提案されている。特に、量子ドットの不均一広がりによる広帯域性、低次元構造に起因する高速応答性の点から、ファイバ伝送の中継器として機能する半導体光増幅器への応用が期待されている。量子ドットを用いてファイバ伝送用の中継器を構成するためには、信号光の偏波に依存しない利得を有する半導体量子ドットが必要である。光ファイバを通る光の偏波方向は定まっていないからである。   In order to improve the performance of long-distance optical communication elements, it has been proposed to use quantum dots as gain media. In particular, it is expected to be applied to a semiconductor optical amplifier functioning as a fiber transmission repeater from the viewpoint of wide bandwidth due to non-uniform spread of quantum dots and high-speed response due to a low-dimensional structure. In order to configure a fiber transmission repeater using quantum dots, semiconductor quantum dots having a gain independent of the polarization of signal light are required. This is because the polarization direction of light passing through the optical fiber is not fixed.

量子ドットに偏波無依存の利得特性をもたせるためには、横方向のサイズと高さとを同程度にする必要がある。しかしながら、一般的な量子ドットの形成技術であるStranski-Krastanov成長様式（Ｓ−Ｋモード）を利用した自己組織化量子ドットは、横方法サイズに対して高さが１／７以下という極端に扁平な形状を有している。このため、Ｓ−Ｋモードで形成した量子ドットを単純に用いたのでは、量子ドットの横方向に電界成分を持つＴＥ光に対してしか十分な利得を得ることができない。   In order for the quantum dot to have a polarization-independent gain characteristic, it is necessary to make the size and height in the horizontal direction comparable. However, self-assembled quantum dots using the Stranski-Krastanov growth mode (SK mode), which is a general quantum dot formation technology, are extremely flat with a height of 1/7 or less with respect to the lateral method size. It has a different shape. For this reason, if quantum dots formed in the SK mode are simply used, a sufficient gain can be obtained only for TE light having an electric field component in the lateral direction of the quantum dots.

そこで、Ｓ−Ｋモードで形成した量子ドットを用いて横方向サイズと高さとを実効的に同じにする技術として、扁平な量子ドットを複数段重ねたコラムナ量子ドット（接合量子ドット）が提案されている。扁平な量子ドットを厚さ方向に重ねることにより、量子ドットの高さを高くすることができ、偏波無依存の利得特性を得ることができる。
特開２００４−１１１７１０号公報 特開２００３−３０９３２２号公報 特開２０００−１３３８７６号公報 Therefore, columnar quantum dots (junction quantum dots) in which flat quantum dots are stacked in multiple stages have been proposed as a technology for effectively making the horizontal size and height the same using quantum dots formed in the SK mode. ing. By stacking flat quantum dots in the thickness direction, the height of the quantum dots can be increased, and gain characteristics independent of polarization can be obtained.
JP 2004-111710 A JP 2003-309322 A JP 2000-133876 A

長距離光通信に用いられる波長１．６μｍ帯の素子には、１．６μｍ帯の発光が実現可能なＩｎＡｓ量子ドット／ＩｎＧａＡｓＰバリア層の材料系が用いられている。しかしながら、ＩｎＡｓ量子ドット／ＩｎＧａＡｓＰバリア層の材料系において本願発明者等が鋭意検討を行ったところ、一般的な成膜温度である５００℃以上の基板温度でコラムナ量子ドットを作製使用とすると、上下の量子ドットの間にＩｎＧａＡｓＰ層が形成されてしまい、量子ドットが接合しないことがあった。このため、偏波無依存の利得特性を得ることができなかった。   An InAs quantum dot / InGaAsP barrier layer material system capable of realizing light emission in the 1.6 μm band is used for an element having a wavelength of 1.6 μm band used for long-distance optical communication. However, when the inventors of the present invention diligently studied in the material system of InAs quantum dots / InGaAsP barrier layers, if columnar quantum dots are produced and used at a substrate temperature of 500 ° C. or more which is a general film formation temperature, InGaAsP layers are formed between the quantum dots, and the quantum dots may not be joined. For this reason, polarization-independent gain characteristics could not be obtained.

本発明の目的は、ＩｎＡｓ量子ドット／ＩｎＧａＡｓＰバリア層の材料系において、偏波無依存の利得特性を有する高性能のコラムナ量子ドットを容易に形成しうる半導体装置の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a semiconductor device that can easily form a high-performance columnar quantum dot having polarization-independent gain characteristics in an InAs quantum dot / InGaAsP barrier layer material system. .

本発明の一観点によれば、４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を前記量子ドットの高さ以下の膜厚で形成する工程とを繰り返し行い、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを形成する工程を有することを特徴とする半導体装置の製造方法が提供される。 According to one aspect of the present invention, a step of forming quantum dots made of InAs by self-organized growth at a first temperature of 400 ° C. or higher and 480 ° C. or lower; and In x Ga 1-x at the first temperature. A step of forming a first barrier layer made of As 1-y P y (0 ≦ x <1, 0 ≦ y <1) with a film thickness equal to or less than the height of the quantum dots, and There is provided a method for manufacturing a semiconductor device, comprising a step of forming columnar quantum dots in which dots are stacked via the first barrier layer.

また、本発明の他の観点によれば、半導体基板上に、第１のクラッド層を形成する工程と、４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎＧａＡｓＰよりなる第１のバリア層を前記量子ドットの高さ以下の膜厚で形成する工程とを繰り返し行い、前記第１のクラッド層上に、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを有する活性層を形成する工程と、前記活性層上に、第２のクラッド層を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
According to another aspect of the present invention, a step of forming a first cladding layer on a semiconductor substrate and a quantum film made of InAs by self-organized growth at a first temperature of 400 ° C. or more and 480 ° C. or less. A step of forming dots and a step of forming a first barrier layer made of InGaAsP with a film thickness equal to or less than the height of the quantum dots at the first temperature are repeated on the first cladding layer, A step of forming an active layer having a columnar quantum dot in which a plurality of the quantum dots are stacked via the first barrier layer; and a step of forming a second cladding layer on the active layer. A method for manufacturing a semiconductor device is provided.

本発明によれば、４８０℃以下の温度でＩｎＡｓ量子ドットを積層してコラムナ量子ドットを形成するので、ＩｎＡｓ量子ドット上におけるＡｓ／Ｐ置換を効果的に防止することができる。これにより、層厚方向のＩｎＡｓ量子ドット同士が電子的に接合され、偏波無依存の利得特性を有するコラムナ量子ドットを容易に形成することができる。   According to the present invention, InAs quantum dots are formed by laminating InAs quantum dots at a temperature of 480 ° C. or lower, and As / P substitution on InAs quantum dots can be effectively prevented. Thereby, InAs quantum dots in the layer thickness direction are electronically joined to each other, and columnar quantum dots having polarization-independent gain characteristics can be easily formed.

また、コラムナ量子ドットを積層して積層コラムナ量子ドットを形成するに際し、コラムナ量子ドット間のバリア層をコラムナ量子ドットの成長温度よりも高い温度で成長するので、バリア層の平坦性が向上し、ひいてはコラムナ量子ドットの均一性をも向上することができる。   In addition, when forming columnar quantum dots by stacking columnar quantum dots, the barrier layer between the columnar quantum dots is grown at a temperature higher than the growth temperature of the columnar quantum dots, improving the flatness of the barrier layer, As a result, the uniformity of columnar quantum dots can also be improved.

［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。 [First Embodiment]
The semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention will be described with reference to FIGS.

図１は本実施形態による半導体装置の構造を示す概略断面図、図２は本実施形態による半導体装置の製造方法を示す工程断面図、図３はＩｎＡｓ量子ドットの横方向サイズと成長温度との関係を示すグラフ、図４は本実施形態による半導体装置におけるコラムナ量子ドットの偏光ＰＬスペクトルを示すグラフ、図５は本実施形態による半導体装置におけるコラムナ量子ドットの高さとＰＬ発光強度との関係を示すグラフである。   FIG. 1 is a schematic cross-sectional view showing the structure of the semiconductor device according to the present embodiment, FIG. 2 is a process cross-sectional view showing the method for manufacturing the semiconductor device according to the present embodiment, and FIG. 3 shows the lateral size of InAs quantum dots and the growth temperature. FIG. 4 is a graph showing the polarization PL spectrum of the columnar quantum dot in the semiconductor device according to the present embodiment. FIG. 5 is a graph showing the relationship between the height of the columnar quantum dot and the PL emission intensity in the semiconductor device according to the present embodiment. It is a graph.

はじめに、本実施形態による半導体装置の構造について図１を用いて説明する。   First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG.

ＩｎＰ基板１０上には、ＩｎＰバッファ層１２が形成されている。ＩｎＰバッファ層１２上には、ＩｎＧａＡｓＰ層１４が形成されている。ＩｎＧａＡｓＰ層１４上には、ＩｎＡｓ量子ドット１６ａ、ＩｎＧａＡｓＰスペーサ層１８ａ、ＩｎＡｓ量子ドット１６ｂ、ＩｎＧａＡｓＰスペーサ層１８ｂ、ＩｎＡｓ量子ドット１６ｃ、ＩｎＧａＡｓＰスペーサ層１８ｃ、ＩｎＡｓ量子ドット１６ｄ、ＩｎＧａＡｓＰスペーサ層１８ｄが順次積層されてなるコラムナ量子ドット２０ａが形成されている。コラムナ量子ドット２０ａ上には、ＩｎＧａＡｓＰ層２２ａが形成されている。なお、本願明細書において、スペーサ層は、バリア層と表現することもある。   An InP buffer layer 12 is formed on the InP substrate 10. An InGaAsP layer 14 is formed on the InP buffer layer 12. On the InGaAsP layer 14, an InAs quantum dot 16a, an InGaAsP spacer layer 18a, an InAs quantum dot 16b, an InGaAsP spacer layer 18b, an InAs quantum dot 16c, an InGaAsP spacer layer 18c, an InAs quantum dot 16d, and an InGaAsP spacer layer 18d are sequentially stacked. Columnar quantum dots 20a are formed. An InGaAsP layer 22a is formed on the columnar quantum dot 20a. In the present specification, the spacer layer may be expressed as a barrier layer.

ＩｎＡｓ量子ドット１６ａ，１６ｂ，１６ｃ，１６ｄは、横方向サイズが４０ｎｍ以下、例えば２５ｎｍ程度であり、１．６μｍ通信波長帯に用いる量子ドットとして好適なサイズを有している。また、層厚方向にＩｎＧａＡｓＰスペーサ層１８を介して積み重ねたＩｎＡｓ量子ドット１６同士が互いに電子的に接合され、量子力学的に１つの量子ドット（コラムナ量子ドット２０ａ）を構成している。コラムナ量子ドット２０ａは、ＩｎＡｓ量子ドット層１６及びＩｎＧａＡｓＰスペーサ層１８の層数によってその高さが制御されており（例えば１８ｎｍ）、コラムナ量子ドット２０ａが偏波無依存の利得特性を有するようになっている。   The InAs quantum dots 16a, 16b, 16c, and 16d have a lateral size of 40 nm or less, for example, about 25 nm, and have a size suitable as a quantum dot used in the 1.6 μm communication wavelength band. The InAs quantum dots 16 stacked in the layer thickness direction via the InGaAsP spacer layer 18 are electronically joined to each other to form one quantum dot (columnar quantum dot 20a) quantum mechanically. The height of the columnar quantum dot 20a is controlled by the number of layers of the InAs quantum dot layer 16 and the InGaAsP spacer layer 18 (for example, 18 nm), and the columnar quantum dot 20a has gain characteristics independent of polarization. ing.

次に、本実施形態による半導体装置の製造方法について図２を用いて説明する。   Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS.

本実施形態による半導体装置の製造には、例えば有機金属気相成長（Metalorganic Vapor-Phase Epitaxy：ＭＯＶＰＥ）法を用いる。   For example, a metal organic vapor phase epitaxy (MOVPE) method is used for manufacturing the semiconductor device according to the present embodiment.

まず、成膜装置の反応室内に、成膜対象の基板、例えば面方位（１００）のＩｎＰ基板１０を搬入する。   First, a substrate to be deposited, for example, an InP substrate 10 having a plane orientation (100) is carried into the reaction chamber of the deposition apparatus.

次いで、成膜装置内にＰＨ３（ホスフィン）を供給して反応室圧力を例えば５０Ｔｏｒｒとし、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度を６００〜６５０℃まで昇温する。なお、本願明細書において基板温度及び成長温度は、基板の表面温度を意味する。 Next, PH 3 (phosphine) is supplied into the film forming apparatus to set the reaction chamber pressure to, for example, 50 Torr, and the substrate temperature of the InP substrate 10 is raised to 600 to 650 ° C. in the PH 3 atmosphere. In the present specification, the substrate temperature and the growth temperature mean the surface temperature of the substrate.

次いで、ＩｎＰ基板１０の温度が安定した後、反応室内にＴＭＩｎ（トリメチルインジウム）を供給する。これにより、ＩｎＰ基板１０上に、例えば膜厚１００ｎｍのＩｎＰ層よりなるＩｎＰバッファ層１２を形成する。   Next, after the temperature of the InP substrate 10 is stabilized, TMIn (trimethylindium) is supplied into the reaction chamber. Thereby, the InP buffer layer 12 made of, for example, an InP layer having a thickness of 100 nm is formed on the InP substrate 10.

次いで、反応室内に、ＴＭＩｎ、ＴＭＧａ（トリエチルガリウム）、ＡｓＨ３（アルシン）及びＰＨ３を供給する。これにより、ＩｎＰバッファ層１２上に、例えば膜厚５０ｎｍのＩｎＧａＡｓＰ層１４を堆積する。 Next, TMIn, TMGa (triethylgallium), AsH 3 (arsine), and PH 3 are supplied into the reaction chamber. As a result, an InGaAsP layer 14 of, eg, a 50 nm-thickness is deposited on the InP buffer layer 12.

次いで、ＴＭＩｎ、ＴＭＧａ及びＡｓＨ３の供給を停止した後、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度を４３０〜４５０℃まで降温する。 Next, after the supply of TMIn, TMGa, and AsH 3 is stopped, the substrate temperature of the InP substrate 10 is lowered to 430 to 450 ° C. in the PH 3 atmosphere.

次いで、ＩｎＰ基板１０の温度が安定した後、反応室内へのＰＨ３の供給を停止し、反応室内にＴＭＩｎとＡｓＨ３（アルシン）とを供給する。これにより、ＩｎＧａＡｓＰ層１４上に、ＩｎＡｓよりなるＩｎＡｓ量子ドット１６ａを形成する（図２（ａ））。例えば、III族原料であるＴＭＩｎとＶ族原料であるＡｓＨ３との供給比（Ｖ／III比）を５〜２０とし、III族原料であるＴＭＩｎを２次元層厚換算で１〜４ＭＬ相当供給することにより、高さ１〜３ｎｍ程度のＩｎＡｓ量子ドット１６ａを形成する。 Next, after the temperature of the InP substrate 10 is stabilized, the supply of PH 3 into the reaction chamber is stopped, and TMIn and AsH 3 (arsine) are supplied into the reaction chamber. Thereby, InAs quantum dots 16a made of InAs are formed on the InGaAsP layer 14 (FIG. 2A). For example, the supply ratio (V / III ratio) of TMIn which is a Group III material and AsH 3 which is a Group V material is 5 to 20, and TMIn which is a Group III material is supplied corresponding to 1 to 4 ML in terms of two-dimensional layer thickness. As a result, InAs quantum dots 16a having a height of about 1 to 3 nm are formed.

ＩｎＡｓ量子ドット１６ａは、Ｓ−Ｋ（Stranski-Krastanov）成長モードと呼ばれる自己組織化成長様式を用いて形成する。Ｓ−Ｋ成長モードとは、下地材料（ＩｎＧａＡｓＰ）と量子ドット材料（ＩｎＡｓ）との間の格子定数差に起因して、２次元成長から３次元成長への成長モードの遷移を生じる成長様式であり、３次元成長を引き起こしてすぐに成長を停止させることにより、量子ドットを得ることができる。   The InAs quantum dots 16a are formed using a self-organized growth mode called SK (Stranski-Krastanov) growth mode. The SK growth mode is a growth mode that causes a transition of a growth mode from two-dimensional growth to three-dimensional growth due to a lattice constant difference between the base material (InGaAsP) and the quantum dot material (InAs). Yes, quantum dots can be obtained by causing three-dimensional growth to stop growth immediately.

次いで、反応室内に、ＴＭＩｎ、ＴＭＧａ（トリエチルガリウム）、ＡｓＨ３及びＰＨ３を供給する。これにより、ＩｎＡｓ量子ドット１６が形成されたバッファ層１２上に、ＩｎＡｓ量子ドット１６ａの高さ以下の膜厚、例えば膜厚１ｎｍのＩｎＧａＡｓＰ層を堆積する。これにより、ＩｎＧａＡｓＰ層よりなるＩｎＧａＡｓＰスペーサ層１８ａを形成する（図２（ｂ））。なお、スペーサ層を構成するＩｎＧａＡｓＰは、ＩｎｘＧａ１−ｘＡｓ１−ｙＰｙとして、組成比ｘを０≦ｘ＜１、組成比ｙを０≦ｙ＜１とする。ＩｎＧａＡｓＰのほか、ＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓによりスペーサ層を構成してもよい。 Next, TMIn, TMGa (triethylgallium), AsH 3 and PH 3 are supplied into the reaction chamber. As a result, an InGaAsP layer having a thickness equal to or less than the height of the InAs quantum dots 16a, for example, an InGaAsP layer is deposited on the buffer layer 12 on which the InAs quantum dots 16 are formed. Thereby, an InGaAsP spacer layer 18a made of an InGaAsP layer is formed (FIG. 2B). Note that InGaAsP constituting the spacer layer is In x Ga 1-x As 1-y P y , and the composition ratio x is 0 ≦ x <1 and the composition ratio y is 0 ≦ y <1. In addition to InGaAsP, the spacer layer may be made of GaAs, GaAsP, or InGaAs.

次いで、上記と同様にして、ＩｎＧａＡｓＰスペーサ層１８上に、ＩｎＡｓ量子ドット１６ｂ，１６ｃ，１６ｄとＩｎＧａＡｓＰスペーサ層１８ｂ、１８ｃ、１８ｄとを交互に堆積する。これにより、ＩｎＧａＡｓＰ層１４上に、ＩｎＡｓ量子ドット１６ａ、ＩｎＧａＡｓＰスペーサ層１８ａ、ＩｎＡｓ量子ドット１６ｂ、ＩｎＧａＡｓＰスペーサ層１８ｂ、ＩｎＡｓ量子ドット１６ｃ、ＩｎＧａＡｓＰスペーサ層１８ｃ、ＩｎＡｓ量子ドット１６ｄ及びＩｎＧａＡｓＰスペーサ層１８ｄが順次積層されてなるコラムナ量子ドット２０ａを形成する（図２（ｃ））。なお、ＩｎＡｓ量子ドット１６及びＩｎＧａＡｓＰスペーサ層１８を積層する層数は、コラムナ量子ドット２０ａが偏波無依存の利得特性を有するように適宜制御する。   Next, InAsP quantum dots 16b, 16c and 16d and InGaAsP spacer layers 18b, 18c and 18d are alternately deposited on the InGaAsP spacer layer 18 in the same manner as described above. Thereby, the InAs quantum dot 16a, the InGaAsP spacer layer 18a, the InAs quantum dot 16b, the InGaAsP spacer layer 18b, the InAs quantum dot 16c, the InGaAsP spacer layer 18c, the InAs quantum dot 16d, and the InGaAsP spacer layer 18d are sequentially formed on the InGaAsP layer 14. The stacked columnar quantum dots 20a are formed (FIG. 2C). The number of layers in which the InAs quantum dots 16 and the InGaAsP spacer layer 18 are stacked is appropriately controlled so that the columner quantum dots 20a have polarization-independent gain characteristics.

次いで、反応室内に、ＴＭＩｎ、ＴＭＧａ、ＡｓＨ３及びＰＨ３を供給する。これにより、コラムナ量子ドット２０ａ上に、例えば膜厚１０ｎｍのＩｎＧａＡｓＰよりなるＩｎＧａＡｓＰ層２２ａを形成する（図２（ｄ））。なお、ＩｎＧａＡｓＰ層２２ａは、ＩｎｘＧａ１−ｘＡｓ１−ｙＰｙとして、組成比ｘを０≦ｘ＜１、組成比ｙを０≦ｙ＜１とする。 Next, TMIn, TMGa, AsH 3 and PH 3 are supplied into the reaction chamber. Thereby, an InGaAsP layer 22a made of, for example, InGaAsP with a thickness of 10 nm is formed on the columnar quantum dots 20a (FIG. 2D). The InGaAsP layer 22a is In x Ga 1-x As 1-y P y , and the composition ratio x is 0 ≦ x <1 and the composition ratio y is 0 ≦ y <1.

ここで、本実施形態による半導体装置の製造方法は、ＩｎＡｓ量子ドット１６ａ，１６ｂ，１６ｃ，１６ｄとＩｎＧａＡｓＰスペーサ層１８ａ，１８ｂ，１８ｃ，１８ｄとを、４００℃以上、４８０℃以下の温度、例えば４５０℃で堆積していることに主たる特徴がある。   Here, in the method of manufacturing the semiconductor device according to the present embodiment, the InAs quantum dots 16a, 16b, 16c, and 16d and the InGaAsP spacer layers 18a, 18b, 18c, and 18d are heated to a temperature of 400 ° C. or higher and 480 ° C. or lower, for example, 450. The main feature is that it is deposited at ℃.

ＩｎＧａＡｓＰ系の化合物半導体材料では、約５００℃以上の高い温度下において、Ｖ族原子のＡｓとＰとが入れ替わるＡｓ／Ｐ置換の反応が生じる。このため、成長温度５００℃以上でＩｎＧａＡｓＰ層をスペーサ層とするコラムナ量子ドットを形成しようとした場合、ＩｎＧａＡｓＰスペーサ層の厚さをＩｎＡｓ量子ドットの高さ以下に設定しても、ＩｎＡｓ量子ドットの頂上部においてＡｓ／Ｐ置換の反応が生じてＩｎＡｓＰバリア層が形成されてしまい、コラムナ量子ドットを形成することができなかった。   In an InGaAsP-based compound semiconductor material, an As / P substitution reaction occurs in which As and P of group V atoms are exchanged at a high temperature of about 500 ° C. or higher. For this reason, when trying to form a columnar quantum dot having an InGaAsP layer as a spacer layer at a growth temperature of 500 ° C. or higher, even if the thickness of the InGaAsP spacer layer is set below the height of the InAs quantum dot, the InAs quantum dot An As / P substitution reaction occurred at the top, and an InAsP barrier layer was formed, making it impossible to form columnar quantum dots.

このような背景において本願発明者が鋭意検討を行ったところ、５００℃よりも低い温度、より具体的には４８０℃以下の温度において、Ａｓ／Ｐ置換が無視できる程度に小さくなるできることが判明した。そして、４８０℃以下の成長温度でコラムナ量子ドットを形成することにより、ＩｎＡｓ量子ドットの高さ以下の膜厚のＩｎＧａＡｓＰ層をスペーサ層として積層することでＩｎＡｓ量子ドット同士が厚さ方向に電子的に接合され、コラムナ量子ドットを形成できることが判った。なお、成長温度の下限値は、原料が分解してＩｎＧａＡｓＰ層を成長することが可能な温度の下限値によって規定され、およそ４００℃である。   Under such circumstances, the inventors of the present invention have made extensive studies and found that the As / P substitution can be negligibly small at a temperature lower than 500 ° C., more specifically at a temperature of 480 ° C. or lower. . Then, by forming columnar quantum dots at a growth temperature of 480 ° C. or less, an InGaAsP layer having a thickness less than the height of the InAs quantum dots is stacked as a spacer layer, so that the InAs quantum dots are electronically arranged in the thickness direction. It was found that columnar quantum dots can be formed. The lower limit value of the growth temperature is defined by the lower limit value of the temperature at which the raw material can be decomposed to grow the InGaAsP layer, and is approximately 400 ° C.

図３は、ＩｎＡｓ量子ドットの成長温度（Growth Temperature）と横方向サイズ（Lateral Size）との関係を、本願発明者が実験により求めた結果を示すグラフである。   FIG. 3 is a graph showing the results of experiments conducted by the inventor of the present application regarding the relationship between the growth temperature (Growth Temperature) and the lateral size (Lateral Size) of InAs quantum dots.

図示するように、ＩｎＡｓ量子ドットの成長温度が低くなるほどに、ＩｎＡｓ量子ドットの横方向サイズが小さくなることが判明した。これは、成長温度を下げるとＩｎ原子の基板上での拡散長が短くなるためと考えられる。特に、成長温度が４８０℃以下になるとＩｎＡｓ量子ドットの横方向サイズが急激に小さくなり、成膜温度が４５０℃以下ではＩｎＡｓ量子ドットの横方向サイズを２５ｎｍ以下まで縮小することができた。   As shown in the drawing, it has been found that the lateral size of the InAs quantum dots decreases as the growth temperature of the InAs quantum dots decreases. This is presumably because when the growth temperature is lowered, the diffusion length of In atoms on the substrate is shortened. In particular, when the growth temperature was 480 ° C. or lower, the lateral size of the InAs quantum dots rapidly decreased, and when the film formation temperature was 450 ° C. or lower, the lateral size of the InAs quantum dots could be reduced to 25 nm or lower.

本願発明者が検討を行ったところ、約２５ｎｍ程度以下までＩｎＡｓ量子ドットの横方向サイズを縮小することにより、この量子ドットによって偏波無依存型の利得特性を有するコラムナ量子ドットを形成したときに、コラムナ量子ドットの発光波長が１．６μｍ通信波長帯になることが判明した。   As a result of investigation by the inventors of the present application, when a columnar quantum dot having a polarization-independent gain characteristic is formed by this quantum dot by reducing the lateral size of the InAs quantum dot to about 25 nm or less. It has been found that the emission wavelength of columnar quantum dots is in the 1.6 μm communication wavelength band.

図４は、本実施形態により製造したコラムナ量子ドットの偏光ＰＬスペクトルである。縦軸がＰＬ強度（PL Intensity）であり、横軸が波長（Wavelength）である。   FIG. 4 is a polarization PL spectrum of a columnar quantum dot manufactured according to this embodiment. The vertical axis is PL intensity (PL Intensity), and the horizontal axis is wavelength (Wavelength).

図示するように、コラムナ量子ドットが高くなるにつれ、ＴＭ利得が上昇する。高さ１８ｎｍのコラムナ量子ドットに至っては、１．６μｍ通信波長帯において偏波無依存の利得特性を有している。   As shown, the TM gain increases as the columnar quantum dot increases. The columnar quantum dot having a height of 18 nm has a polarization-independent gain characteristic in the 1.6 μm communication wavelength band.

図５は、本実施形態による半導体装置の製造方法により製造したコラムナ量子ドットにおけるコラムナ量子ドットの高さ（Height）と発光強度（Integrated PL Intensity）との関係を示すグラフである。   FIG. 5 is a graph showing the relationship between the columnar quantum dot height (Height) and the emission intensity (Integrated PL Intensity) in the columnar quantum dot manufactured by the semiconductor device manufacturing method according to the present embodiment.

図示するように、本実施形態により製造したコラムナ量子ドットの発光強度は、コラムナ量子ドットが高くなってもほぼ一定である。このことは、本実施形態により製造した量子ドットはサイズが小さいため、アスペクト比を高くすることによる発光強度の減少はなく結晶性が良好であることを示している。   As shown in the figure, the emission intensity of the columnar quantum dots manufactured according to the present embodiment is substantially constant even when the columnar quantum dots are increased. This indicates that since the quantum dots manufactured according to the present embodiment are small in size, the emission intensity is not reduced by increasing the aspect ratio, and the crystallinity is good.

このように、本実施形態によれば、４８０℃以下の温度でコラムナ量子ドットを形成するので、ＩｎＡｓ量子ドット上におけるＡｓ／Ｐ置換を効果的に防止することができる。これにより、層厚方向のＩｎＡｓ量子ドット同士を電子的に接合することができ、コラムナ量子ドットを容易に形成することができる。   Thus, according to the present embodiment, columnar quantum dots are formed at a temperature of 480 ° C. or lower, and As / P substitution on InAs quantum dots can be effectively prevented. Thereby, InAs quantum dots in the layer thickness direction can be electronically joined, and columnar quantum dots can be easily formed.

［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図６及び図７を用いて説明する。なお、図１乃至図５に示す第１実施形態による半導体装置と同様の構成には同一の符号を付し説明を省略し或いは簡潔にする。 [Second Embodiment]
A method for fabricating a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. The same components as those of the semiconductor device according to the first embodiment shown in FIGS. 1 to 5 are denoted by the same reference numerals, and description thereof is omitted or simplified.

図６は本実施形態による半導体装置の構造を示す概略断面図、図７は本実施形態による半導体装置の製造方法を示す工程断面図である。   FIG. 6 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment. FIG. 7 is a process sectional view showing the method for manufacturing the semiconductor device according to the present embodiment.

はじめに、本実施形態による半導体装置の構造について図６を用いて説明する。   First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG.

ＩｎＰ基板１０上には、ＩｎＰバッファ層１２と、ＩｎＧａＡｓＰ層１４とが形成されている。ＩｎＧａＡｓＰ層１４上には、ＩｎＡｓ量子ドットとＩｎＧａＡｓＰスペーサ層とが繰り返し積層されてなるコラムナ量子ドット２０ａが形成されている。コラムナ量子ドット２０ａ上には、ＩｎＧａＡｓＰ層２２ａ，２４ａが形成されている。ＩｎＧａＡｓＰ層２４ａ上には、ＩｎＡｓ量子ドットとＩｎＧａＡｓＰスペーサ層とが繰り返し積層されてなるコラムナ量子ドット２０ｂが形成されている。コラムナ量子ドット２０ｂ上には、ＩｎＧａＡｓＰ層２２ｂが形成されている。   An InP buffer layer 12 and an InGaAsP layer 14 are formed on the InP substrate 10. On the InGaAsP layer 14, a columnar quantum dot 20a is formed by repeatedly laminating InAs quantum dots and InGaAsP spacer layers. InGaAsP layers 22a and 24a are formed on the columnar quantum dots 20a. On the InGaAsP layer 24a, columnar quantum dots 20b are formed by repeatedly laminating InAs quantum dots and InGaAsP spacer layers. An InGaAsP layer 22b is formed on the columnar quantum dot 20b.

このように、本実施形態による半導体装置は、第１実施形態による半導体装置のコラムナ量子ドット２０が、ＩｎＧａＡｓＰ層２４ａを介して積層されていることに主たる特徴がある。コラムナ量子ドット２０を積層して積層コラムナ量子ドットを構成することにより、第１実施形態による半導体装置と比較して、利得の絶対量を増加することができる。コラムナ量子ドットは、２層のみならず３層以上積層してもよい。   As described above, the semiconductor device according to the present embodiment is mainly characterized in that the columnar quantum dots 20 of the semiconductor device according to the first embodiment are stacked via the InGaAsP layer 24a. By stacking columnar quantum dots 20 to form a stacked columnar quantum dot, the absolute amount of gain can be increased compared to the semiconductor device according to the first embodiment. The columnar quantum dots may be stacked not only in two layers but also in three or more layers.

次に、本実施形態による半導体装置の製造方法について図７を用いて説明する。   Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS.

まず、図２（ａ）乃至図２（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＩｎＰ基板１０上に、ＩｎＰバッファ層１２、ＩｎＧａＡｓＰ層１４、コラムナ量子ドット２０ａ及びＩｎＧａＡｓＰ層２２ａを形成する。   First, in the same manner as in the method of manufacturing the semiconductor device according to the first embodiment shown in FIGS. 2A to 2D, an InP buffer layer 12, an InGaAsP layer 14, a columnar quantum dot 20a, and An InGaAsP layer 22a is formed.

次いで、反応室内へのＴＭＩｎ、ＴＭＧａ及びＡｓＨ３の供給を停止した後、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度を４８０℃程度まで昇温する。 Next, after stopping the supply of TMIn, TMGa, and AsH 3 into the reaction chamber, the substrate temperature of the InP substrate 10 is raised to about 480 ° C. in a PH 3 atmosphere.

次いで、ＩｎＰ基板１０の温度が安定した後、反応室内にＴＭＩｎ、ＴＭＧａ、ＡｓＨ３及びＰＨ３を供給する。これにより、ＩｎＧａＡｓＰ層２２ａ上に、例えば膜厚３０ｎｍのＩｎＧａＡｓＰよりなるＩｎＧａＡｓＰ層２４ａを形成する（図７（ａ））。ＩｎＧａＡｓＰ層２４ａを構成するＩｎＧａＡｓＰは、ＩｎｓＧａ１−ｓＡｓ１−ｔＰｔとして、組成比ｓを０≦ｓ＜１、組成比ｔを０≦ｔ＜１とする。 Next, after the temperature of the InP substrate 10 is stabilized, TMIn, TMGa, AsH 3 and PH 3 are supplied into the reaction chamber. Thereby, an InGaAsP layer 24a made of, for example, InGaAsP with a thickness of 30 nm is formed on the InGaAsP layer 22a (FIG. 7A). InGaAsP constituting the InGaAsP layer 24a has In s Ga 1-s As 1-t Pt , the composition ratio s is 0 ≦ s <1, and the composition ratio t is 0 ≦ t <1.

なお、ＩｎＧａＡｓＰ層２２ａ，２４ａは、層方向に積層されるコラムナ量子ドット間を分離する中間層となる。中間層は、ＩｎＧａＡｓＰのほか、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰにより構成してもよい。本願明細書において、中間層は、バリア層と表現することもある。   The InGaAsP layers 22a and 24a serve as intermediate layers that separate columnar quantum dots stacked in the layer direction. The intermediate layer may be made of GaAs, InGaAs, or GaAsP in addition to InGaAsP. In the present specification, the intermediate layer is sometimes expressed as a barrier layer.

次いで、反応室内へのＴＭＩｎ、ＴＭＧａ及びＡｓＨ３の供給を停止した後、ＰＨ３雰囲気中にてＩｎＰ基板１０の基板温度をコラムナ量子ドットの成長温度（４３０〜４５０℃）まで降温する。 Next, after the supply of TMIn, TMGa, and AsH 3 into the reaction chamber is stopped, the substrate temperature of the InP substrate 10 is lowered to the columnar quantum dot growth temperature (430 to 450 ° C.) in a PH 3 atmosphere.

次いで、ＩｎＰ基板１０の温度が安定した後、第１実施形態による半導体装置の製造方法と同様にして、ＩｎＧａＡｓＰ層２４ａ上に、コラムナ量子ドット２０ｂ及びＩｎＧａＡｓＰ層２２ｂを形成する（図７（ｂ））。   Next, after the temperature of the InP substrate 10 is stabilized, columnar quantum dots 20b and an InGaAsP layer 22b are formed on the InGaAsP layer 24a in the same manner as in the semiconductor device manufacturing method according to the first embodiment (FIG. 7B). ).

上述の通り、本実施形態による半導体装置の製造方法では、コラムナ量子ドット２０間に形成される中間層としてのＩｎＧａＡｓＰ層２４ａの成長温度を、コラムナ量子ドット２０ａ，２０ｂの成長温度よりも高い温度に設定している。   As described above, in the method for manufacturing the semiconductor device according to the present embodiment, the growth temperature of the InGaAsP layer 24a as the intermediate layer formed between the columnar quantum dots 20 is set to a temperature higher than the growth temperature of the columnar quantum dots 20a and 20b. It is set.

積層コラムナ量子ドットを形成する場合、総ての層をコラムナ量子ドットの成長温度と同じ温度で成長することは可能である。しかしながら、本発明においてＩｎＡｓ量子ドットの成長温度を低温化しているのはコラムナ量子ドットを再現性よく確実に形成するためであり、コラムナ量子ドット間に形成される中間層については必ずしも低温で形成する必要はない。その逆に、ＩｎＧａＡｓＰ層２４ａの成長温度を高くすれば、ＩｎＧａＡｓＰ層２４の膜質及び平坦性を改善することができる。   When forming stacked columnar quantum dots, it is possible to grow all layers at the same temperature as the columnar quantum dot growth temperature. However, the reason why the growth temperature of InAs quantum dots is lowered in the present invention is to form columnar quantum dots with good reproducibility, and the intermediate layer formed between columnar quantum dots is not necessarily formed at a low temperature. There is no need. Conversely, if the growth temperature of the InGaAsP layer 24a is increased, the film quality and flatness of the InGaAsP layer 24 can be improved.

したがって、ＩｎＧａＡｓＰ層２４の成長温度をコラムナ量子ドット２０の成長温度よりも高くすることにより、ＩｎＧａＡｓＰ層２４の平坦性が向上し、ひいてはコラムナ量子ドットの均一性をも向上することができる。   Therefore, by making the growth temperature of the InGaAsP layer 24 higher than the growth temperature of the columnar quantum dots 20, the flatness of the InGaAsP layer 24 can be improved, and hence the uniformity of the columnar quantum dots can be improved.

このように、本実施形態によれば、第１実施形態による半導体装置におけるコラムナ量子ドットを積層して積層コラムナ量子ドットを構成するので、第１実施形態による半導体装置と比較して、利得の絶対量を増加することができる。また、コラムナ量子ドットを積層する際にコラムナ量子ドット間に介在させるＩｎＧａＡｓＰ層の成長温度をコラムナ量子ドットの成長温度よりも高くするので、ＩｎＧａＡｓＰ層の平坦性が向上し、ひいてはコラムナ量子ドットの均一性をも向上することができる。   As described above, according to the present embodiment, the columnar quantum dots in the semiconductor device according to the first embodiment are stacked to form a stacked columnar quantum dot. Therefore, the absolute gain is smaller than that of the semiconductor device according to the first embodiment. The amount can be increased. In addition, since the growth temperature of the InGaAsP layer interposed between the columnar quantum dots when the columnar quantum dots are stacked is made higher than the growth temperature of the columnar quantum dots, the flatness of the InGaAsP layer is improved, and the columnar quantum dots are uniform. Can also be improved.

［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図８を用いて説明する。なお、図１乃至図７に示す第１及び第２実施形態による半導体装置と同様の構成には同一の符号を付し説明を省略し或いは簡潔にする。 [Third Embodiment]
A semiconductor device and a manufacturing method thereof according to the third embodiment of the present invention will be described with reference to FIGS. The same components as those of the semiconductor device according to the first and second embodiments shown in FIGS. 1 to 7 are denoted by the same reference numerals, and description thereof is omitted or simplified.

図８は本実施形態による半導体装置の構造を示す概略断面図である。   FIG. 8 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment.

はじめに、本実施形態による半導体装置の構造について図８を用いて説明する。   First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG.

ＩｎＰ基板３０上には、ｎ−ＩｎＰクラッド層３２が形成されている。ｎ−ＩｎＰクラッド層３２上には、活性層４０が形成されている。活性層４０は、ＩｎＧａＡｓＰバリア層３４と、コラムナ量子ドット３６ａ，３６ｂ，３６ｃと、ＩｎＧａＡｓＰバリア層３８とが順次積層されてなり、本発明の第２実施形態による積層コラムナ量子ドットを構成している。活性層４０及びｎ−Ｉｎｐクラッド層３２は、メサ形状に加工されている。メサ形状に加工された活性層４０及びｎ−Ｉｎｐクラッド層３２の両側面側には、ｐ−ＩｎＰ埋め込み層４２が埋め込まれている。ｐ−ＩｎＰ埋め込み層４２上には、ｎ−ＩｎＰブロック層４４が形成されている。活性層４０及びｎ−ＩｎＰブロック層上には、ｐ−ＩｎＰクラッド層４６が形成されている。ｐ−ＩｎＰクラッド層４６上には、ｐ−ＩｎＧａＡｓコンタクト層４８が形成されている。ＩｎＰ基板３０の裏面側には、ｎ側電極５０が形成されている。また、ｐ−ＩｎＧａＡｓコンタクト層４８上には、ｐ側電極５２が形成されている。   An n-InP clad layer 32 is formed on the InP substrate 30. An active layer 40 is formed on the n-InP cladding layer 32. The active layer 40 is formed by sequentially laminating an InGaAsP barrier layer 34, columnar quantum dots 36a, 36b, 36c, and an InGaAsP barrier layer 38, and constitutes a stacked columnar quantum dot according to the second embodiment of the present invention. . The active layer 40 and the n-Inp clad layer 32 are processed into a mesa shape. A p-InP buried layer 42 is buried on both side surfaces of the active layer 40 and the n-Inp cladding layer 32 processed into a mesa shape. An n-InP block layer 44 is formed on the p-InP buried layer 42. A p-InP cladding layer 46 is formed on the active layer 40 and the n-InP block layer. A p-InGaAs contact layer 48 is formed on the p-InP cladding layer 46. An n-side electrode 50 is formed on the back side of the InP substrate 30. A p-side electrode 52 is formed on the p-InGaAs contact layer 48.

このように、本実施形態による半導体装置は、半導体光増幅器の利得媒質として、第２実施形態による積層コラムナ量子ドットを適用したものである。このようにして半導体光増幅器を構成することにより、偏波無依存の利得特性を有する半導体光増幅器を形成することができる。また、積層コラムナ量子ドットを用いることにより、半導体光増幅器の利得の絶対量を増加することができる。   As described above, the semiconductor device according to the present embodiment uses the stacked columnar quantum dots according to the second embodiment as the gain medium of the semiconductor optical amplifier. By configuring the semiconductor optical amplifier in this manner, a semiconductor optical amplifier having a polarization-independent gain characteristic can be formed. Further, by using the stacked columnar quantum dots, the absolute amount of gain of the semiconductor optical amplifier can be increased.

次に、本実施形態による半導体装置の製造方法について図８を用いて説明する。   Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS.

まず、ＩｎＰ基板３０上に、例えば膜厚３００〜５００ｎｍのｎ−ＩｎＰ層を成長する。ｎ−ＩｎＰ層のｎ型不純物濃度は、例えば５×１０１７ｃｍ−３とする。これにより、ＩｎＰ基板３０上に、ｎ−ＩｎＰクラッド層３２を形成する。 First, an n-InP layer having a thickness of 300 to 500 nm, for example, is grown on the InP substrate 30. The n-type impurity concentration of the n-InP layer is, for example, 5 × 10 17 cm −3 . Thereby, the n-InP clad layer 32 is formed on the InP substrate 30.

次いで、ｎ−ＩｎＰクラッド層３２上に、第２実施形態による半導体装置の製造方法と同様にして、ＩｎＧａＡｓＰバリア層３４と、コラムナ量子ドット３６ａ，３６ｂ，３６ｃと、ＩｎＧａＡｓＰバリア層３８とを順次積層する。   Next, an InGaAsP barrier layer 34, columnar quantum dots 36a, 36b, and 36c, and an InGaAsP barrier layer 38 are sequentially stacked on the n-InP cladding layer 32 in the same manner as in the semiconductor device manufacturing method according to the second embodiment. To do.

この際、コラムナ量子ドット３６ａ，３６ｂ，３６ｃは４８０℃以下の成長温度で形成する。また、コラムナ量子ドット３６ａとコラムナ量子ドット３６ｂとの間及びコラムナ量子ドット３６ｂとコラムナ量子ドット３６ｃとの間には、ラムナ量子ドット３６ａ，３６ｂ，３６ｃの成長温度より高い温度で成長したＩｎＧａＡｓＰ層（図示せず）を介在させる。   At this time, the columnar quantum dots 36a, 36b, and 36c are formed at a growth temperature of 480 ° C. or lower. In addition, an InGaAsP layer (growth at a temperature higher than the growth temperature of the Ramuna quantum dots 36a, 36b, 36c) between the columnar quantum dots 36a and 36b and between the columnar quantum dots 36b and 36c. (Not shown).

これにより、ｎ−ＩｎＰクラッド層３２上に、コラムナ量子ドット３６ａ，３６ｂ，３６ｃが積層されてなる積層コラムナ量子ドットを有する活性層４０を形成する。   Thus, the active layer 40 having the stacked columnar quantum dots formed by stacking the columnar quantum dots 36a, 36b, and 36c is formed on the n-InP cladding layer 32.

次いで、フォトリソグラフィ及びドライエッチングにより活性層４０及びｎ−ＩｎＰクラッド層３２をパターニングし、ｎ−ＩｎＰクラッド層の途中まで達するメサを形成する。   Next, the active layer 40 and the n-InP cladding layer 32 are patterned by photolithography and dry etching to form a mesa that reaches the middle of the n-InP cladding layer.

次いで、メサの両側面部分に、メサを埋めるようにｐ−ＩｎＰ埋め込み層４２を成長した後、ｎ−ＩｎＰブロック層４４を成長する。   Next, a p-InP buried layer 42 is grown on both sides of the mesa so as to fill the mesa, and then an n-InP block layer 44 is grown.

次いで、活性層４０上及びｎ−ＩｎＰブロック層４４上に、例えば膜厚２〜３μｍのｐ−ＩｎＰ層を成長する。ｐ−ＩｎＰ層のｐ型不純物濃度は、例えば１×１０１８ｃｍ−３とする。これにより、活性層４０上及びｎ−ＩｎＰブロック層４４上に、ｐ−ＩｎＰクラッド層４６を形成する。 Next, a p-InP layer having a film thickness of, for example, 2 to 3 μm is grown on the active layer 40 and the n-InP block layer 44. The p-type impurity concentration of the p-InP layer is, for example, 1 × 10 18 cm −3 . Thereby, the p-InP clad layer 46 is formed on the active layer 40 and the n-InP block layer 44.

次いで、ｐ−ＩｎＰクラッド層４６上に、ｐ−ＩｎＧａＡｓ層を形成する。ｐ−ＩｎＧａＡｓ層のｐ型不純物濃度は、例えば１×１０１９ｃｍ−３とする。 Next, a p-InGaAs layer is formed on the p-InP cladding layer 46. The p-type impurity concentration of the p-InGaAs layer is, for example, 1 × 10 19 cm −3 .

次いで、ＩｎＰ基板３０の裏面側にｎ側電極５０を形成し、ｐ−ＩｎＧａＡｓコンタクト層上にｐ側電極５２を形成する。   Next, the n-side electrode 50 is formed on the back side of the InP substrate 30 and the p-side electrode 52 is formed on the p-InGaAs contact layer.

このように、本実施形態によれば、半導体光増幅器の利得媒質として、第２実施形態による積層コラムナ量子ドットを適用するので、偏波無依存の利得特性を有する半導体光増幅器を形成することができる。また、積層コラムナ量子ドットを用いることにより、半導体光増幅器の利得の絶対量を増加することができる。   Thus, according to the present embodiment, the stacked columnar quantum dot according to the second embodiment is applied as the gain medium of the semiconductor optical amplifier, so that a semiconductor optical amplifier having polarization-independent gain characteristics can be formed. it can. Further, by using the stacked columnar quantum dots, the absolute amount of gain of the semiconductor optical amplifier can be increased.

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。 [Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.

例えば、上記第１実施形態では、ＩｎＡｓ量子ドット１６を４層積層してコラムナ量子ドット２０を形成したが、コラムナ量子ドット２０を構成するＩｎＡｓ量子ドット１６の層数はこれに限定されるものではない。前述のように、偏波無依存の利得特性を有する量子ドットを形成するためには、ＩｎＡｓ量子ドット１６の横方向サイズと高さとの関係が重要である。積層するＩｎＡｓ量子ドット１６の層数は、ＩｎＡｓ量子ドット１６の横方向サイズ及び高さ、必要な利得特性等に応じて適宜設定することが望ましい。   For example, in the first embodiment, four layers of InAs quantum dots 16 are stacked to form the columnar quantum dot 20, but the number of InAs quantum dots 16 constituting the columnar quantum dot 20 is not limited to this. Absent. As described above, in order to form quantum dots having polarization-independent gain characteristics, the relationship between the lateral size and height of the InAs quantum dots 16 is important. The number of InAs quantum dots 16 to be stacked is desirably set as appropriate in accordance with the lateral size and height of the InAs quantum dots 16 and necessary gain characteristics.

また、上記第２実施形態では、２つのコラムナ量子ドット２０ａ，２０ｂを積層して積層コラムナ量子ドットを構成したが、積層するコラムナ量子ドット２０の層数はこれに限定されるものではない。前述のように、コラムナ量子ドット２０の層数を増加することにより、利得の絶対量を増加することができる。したがって、コラムナ量子ドット２０の層数は、半導体装置に必要とされる利得等に応じて適宜設定することが望ましい。   In the second embodiment, two columnar quantum dots 20a and 20b are stacked to form a stacked columnar quantum dot. However, the number of layered columnar quantum dots 20 is not limited to this. As described above, the absolute amount of gain can be increased by increasing the number of columnar quantum dots 20. Therefore, the number of layers of the columnar quantum dots 20 is desirably set as appropriate according to the gain required for the semiconductor device.

以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。   As detailed above, the characteristics of the present invention are summarized as follows.

（付記１）４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を形成する工程とを繰り返し行い、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。 (Supplementary Note 1) 400 ° C. or higher, a step of forming quantum dots of InAs by self-assembled growth at a first temperature of 480 ° C. or less, In in the first temperature x Ga 1-x As 1- y P a columnar quantum in which a plurality of quantum dots are stacked via the first barrier layer by repeating the step of forming a first barrier layer made of y (0 ≦ x <1, 0 ≦ y <1) The manufacturing method of the semiconductor device characterized by having the process of forming a dot.

（付記２）付記１記載の半導体装置の製造方法において、
前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎｓＧａ１−ｓＡｓ１−ｔＰｔ（０≦ｓ＜１、０≦ｔ＜１）よりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。 (Additional remark 2) In the manufacturing method of the semiconductor device of Additional remark 1,
The Koramuna forming a quantum dot, a consisting In s Ga 1-s As 1 -t P t (0 ≦ s <1,0 ≦ t <1) at said first temperature or the second temperature And a step of forming a stacked columner quantum dot in which a plurality of the columnar quantum dots are stacked via the second barrier layer. Production method.

（付記３）付記１又は２記載の半導体装置の製造方法において、
前記コラムナ量子ドットが偏波無依存の利得特性を有するように、前記量子ドットの層数を制御する
ことを特徴とする半導体装置の製造方法。 (Appendix 3) In the method for manufacturing a semiconductor device according to Appendix 1 or 2,
The method of manufacturing a semiconductor device, wherein the number of layers of the quantum dots is controlled so that the columnar quantum dots have polarization-independent gain characteristics.

（付記４）付記１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記第１の温度により、前記量子ドットの横方向サイズを制御する
ことを特徴とする半導体装置の製造方法。 (Appendix 4) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 3,
The method for manufacturing a semiconductor device, wherein the lateral size of the quantum dots is controlled by the first temperature.

（付記５）付記１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記第１の温度は４５０℃以下の温度であり、前記量子ドットの前記横方向サイズは２５ｎｍ以下である
ことを特徴とする半導体装置の製造方法。 (Appendix 5) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 4,
The first temperature is a temperature of 450 ° C. or less, and the lateral size of the quantum dots is 25 nm or less.

（付記６）付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第１のバリア層を形成する工程では、前記量子ドットの高さ以下の膜厚の前記第１のバリア層を形成する
ことを特徴とする半導体装置の製造方法。 (Appendix 6) In the method for manufacturing a semiconductor device according to any one of appendices 1 to 5,
In the step of forming the first barrier layer, the first barrier layer having a film thickness equal to or less than the height of the quantum dots is formed.

（付記７）半導体基板上に、第１のクラッド層を形成する工程と、
４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎＧａＡｓＰよりなる第１のバリア層を形成する工程とを繰り返し行い、前記第１のクラッド層上に、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを有する活性層を形成する工程と、
前記活性層上に、第２のクラッド層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 (Appendix 7) A step of forming a first cladding layer on a semiconductor substrate;
The step of forming quantum dots made of InAs by self-organized growth at a first temperature of 400 ° C. or higher and 480 ° C. or lower and the step of forming a first barrier layer made of InGaAsP at the first temperature are repeated. And forming an active layer having columnar quantum dots in which a plurality of quantum dots are stacked via the first barrier layer on the first cladding layer;
Forming a second cladding layer on the active layer. A method for manufacturing a semiconductor device, comprising:

（付記８）付記７記載の半導体装置の製造方法において、
前記活性層を形成する工程では、前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎＧａＡｓＰよりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する
ことを特徴とする半導体装置の製造方法。 (Appendix 8) In the method for manufacturing a semiconductor device according to Appendix 7,
In the step of forming the active layer, a step of forming the columnar quantum dots and a step of forming a second barrier layer made of InGaAsP at a second temperature equal to or higher than the first temperature are repeatedly performed. A method of manufacturing a semiconductor device, comprising forming a stacked columnar quantum dot in which the columnar quantum dots are stacked via the second barrier layer.

本発明の第１実施形態による半導体装置の構造を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device by 1st Embodiment of this invention. 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment of this invention. ＩｎＡｓ量子ドットの横方向サイズと成長温度との関係を示すグラフである。It is a graph which shows the relationship between the horizontal direction size of InAs quantum dot, and growth temperature. 本発明の第１実施形態による半導体装置におけるコラムナ量子ドットの偏光ＰＬスペクトルを示すグラフである。It is a graph which shows the polarization PL spectrum of the columner quantum dot in the semiconductor device by 1st Embodiment of this invention. 本発明の第１実施形態による半導体装置におけるコラムナ量子ドットの高さとＰＬ発光強度との関係を示すグラフである。It is a graph which shows the relationship between the height of the columnar quantum dot in the semiconductor device by 1st Embodiment of this invention, and PL light emission intensity. 本発明の第２実施形態による半導体装置の構造を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor device by 2nd Embodiment of this invention. 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor device by 2nd Embodiment of this invention. 本発明の第３実施形態による半導体装置及びその製造方法を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device by 3rd Embodiment of this invention, and its manufacturing method.

符号の説明Explanation of symbols

１０…ＩｎＰ基板
１２…ＩｎＰバッファ層
１４，１８，２２，２４…ＩｎＧａＡｓＰ層
１６…ＩｎＡｓ量子ドット
２０…コラムナ量子ドット
３０…ＩｎＰ基板
３２…ｎ−ＩｎＰクラッド層
３４，３８…ＩｎＧａＡｓＰバリア層
３６…コラムナ量子ドット
４０…活性層
４２…ｐ−ＩｎＰ埋め込み層
４４…ｎ−ＩｎＰブロック層
４６…ｐ−ＩｎＰクラッド層
４８…ｐ−ＩｎＧａＡｓコンタクト層
５０…ｎ側電極
５２…ｐ側電極 DESCRIPTION OF SYMBOLS 10 ... InP substrate 12 ... InP buffer layer 14, 18, 22, 24 ... InGaAsP layer 16 ... InAs quantum dot 20 ... Columna quantum dot 30 ... InP substrate 32 ... n-InP clad layer 34, 38 ... InGaAsP barrier layer 36 ... Columnar Quantum dots 40 ... active layer 42 ... p-InP buried layer 44 ... n-InP block layer 46 ... p-InP cladding layer 48 ... p-InGaAs contact layer 50 ... n-side electrode 52 ... p-side electrode

Claims (5)

４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ＜１、０≦ｙ＜１）よりなる第１のバリア層を前記量子ドットの高さ以下の膜厚で形成する工程とを繰り返し行い、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。 Forming a quantum dot made of InAs by self-organized growth at a first temperature of 400 ° C. or higher and 480 ° C. or lower; and In x Ga 1-x As 1-y P y (0 ≦ 0) at the first temperature. a step of forming a first barrier layer of x <1, 0 ≦ y <1) with a film thickness equal to or less than a height of the quantum dots, and the plurality of quantum dots serve as the first barrier layer. A method for manufacturing a semiconductor device, comprising: forming columnar quantum dots that are stacked via each other. 請求項１記載の半導体装置の製造方法において、
前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎｓＧａ１−ｓＡｓ１−ｔＰｔ（０≦ｓ＜１、０≦ｔ＜１）よりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する工程を有する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The Koramuna forming a quantum dot, a consisting In s Ga 1-s As 1 -t P t (0 ≦ s <1,0 ≦ t <1) at said first temperature or the second temperature And a step of forming a stacked columner quantum dot in which a plurality of the columnar quantum dots are stacked via the second barrier layer. Production method. 請求項１又は２記載の半導体装置の製造方法において、
前記第１の温度は４５０℃以下の温度であり、前記量子ドットの横方向サイズは２５ｎｍ以下である
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or 2,
The first temperature is a temperature of 450 ° C. or less, and the lateral size of the quantum dots is 25 nm or less. 半導体基板上に、第１のクラッド層を形成する工程と、
４００℃以上、４８０℃以下の第１の温度において自己組織化成長によりＩｎＡｓよりなる量子ドットを形成する工程と、前記第１の温度においてＩｎＧａＡｓＰよりなる第１のバリア層を前記量子ドットの高さ以下の膜厚で形成する工程とを繰り返し行い、前記第１のクラッド層上に、複数の前記量子ドットが前記第１のバリア層を介して積層されたコラムナ量子ドットを有する活性層を形成する工程と、
前記活性層上に、第２のクラッド層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 Forming a first cladding layer on a semiconductor substrate;
400 ° C. or higher, self-organization and forming quantum dots of InAs by growth, the height of the first barrier layer the quantum dots formed of InGaAsP in the first temperature at a first temperature of 480 ° C. or less And forming the active layer having columnar quantum dots in which a plurality of the quantum dots are stacked via the first barrier layer on the first cladding layer. Process,
Forming a second cladding layer on the active layer. A method for manufacturing a semiconductor device, comprising: 請求項４記載の半導体装置の製造方法において、
前記活性層を形成する工程では、前記コラムナ量子ドットを形成する工程と、前記第１の温度以上の第２の温度においてＩｎＧａＡｓＰよりなる第２のバリア層を形成する工程とを繰り返し行い、複数の前記コラムナ量子ドットが前記第２のバリア層を介して積層された積層コラムナ量子ドットを形成する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
In the step of forming the active layer, a step of forming the columnar quantum dots and a step of forming a second barrier layer made of InGaAsP at a second temperature equal to or higher than the first temperature are repeatedly performed. A method of manufacturing a semiconductor device, comprising forming a stacked columnar quantum dot in which the columnar quantum dots are stacked via the second barrier layer.
JP2005350438A 2005-12-05 2005-12-05 Manufacturing method of semiconductor device Active JP4961735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005350438A JP4961735B2 (en) 2005-12-05 2005-12-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005350438A JP4961735B2 (en) 2005-12-05 2005-12-05 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007157975A JP2007157975A (en) 2007-06-21
JP4961735B2 true JP4961735B2 (en) 2012-06-27

Family

ID=38241951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005350438A Active JP4961735B2 (en) 2005-12-05 2005-12-05 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4961735B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5187884B2 (en) * 2007-08-10 2013-04-24 国立大学法人名古屋大学 Quantum dot manufacturing method
JP5082839B2 (en) * 2007-12-28 2012-11-28 富士通株式会社 Manufacturing method of semiconductor optical device having quantum dot structure
EP2136445B1 (en) * 2008-06-19 2016-04-13 Alcatel Lucent An optical device having a quantum-dot structure
JP5494464B2 (en) * 2010-12-22 2014-05-14 富士通株式会社 Semiconductor device and method for manufacturing semiconductor device
JP6195305B2 (en) * 2013-12-17 2017-09-13 富士通株式会社 Optical semiconductor device and method for manufacturing optical semiconductor device
CN113745971A (en) * 2021-08-11 2021-12-03 江苏华兴激光科技有限公司 Method for preparing ultra-wide light-emitting spectrum indium arsenide/indium phosphide quantum dot laser epitaxial wafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196193A (en) * 1998-12-25 2000-07-14 Fujitsu Ltd Semiconductor device and its manufacture
JP2004063957A (en) * 2002-07-31 2004-02-26 Hitachi Ltd Manufacturing method of semiconductor member having semiconductor quantum dot, semiconductor laser, and optical module

Also Published As

Publication number Publication date
JP2007157975A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US7019325B2 (en) Broadband light emitting device
US7260137B2 (en) Vertical-cavity surface-emission type laser diode and fabrication process thereof
JP4922036B2 (en) Quantum dot semiconductor device
JP4737745B2 (en) Semiconductor device
JPH11266004A (en) Quantum semiconductor device and quantum semiconductor light emitting device
US20070091419A1 (en) Semicondutor optical amplifier suitable for coarse WDM communications and light amplification method
JP4961735B2 (en) Manufacturing method of semiconductor device
JP4554526B2 (en) Semiconductor light emitting device
JP4704215B2 (en) Semiconductor quantum dot device
JP4795747B2 (en) Quantum dot optical semiconductor device manufacturing method
JP2008091420A (en) Method of manufacturing quantum dot optical semiconductor element
JP3045115B2 (en) Method for manufacturing optical semiconductor device
JP2010212664A (en) Semiconductor laser, and method of manufacturing the same
JP2006237045A (en) Semiconductor quantum dot structure and manufacturing method thereof
JP5119789B2 (en) Quantum dot semiconductor laser
JP2012182335A (en) Quantum optical semiconductor device
JP4999038B2 (en) Manufacturing method of semiconductor device
JP2013187309A (en) Semiconductor device and manufacturing method of the same
JP5494464B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2019102581A (en) Optical semiconductor integrated device, method for manufacturing the same, and optical communication system
US20160013621A1 (en) Distributed feedback laser diode array and method of manufacturing same
JP2005294510A (en) Semiconductor device
JP2546381B2 (en) Distributed feedback semiconductor laser and manufacturing method thereof
JPH06283803A (en) Semiconductor light emitting device
JP5617353B2 (en) Semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4961735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3